JPH0653189A - 成膜層の平坦化方法 - Google Patents

成膜層の平坦化方法

Info

Publication number
JPH0653189A
JPH0653189A JP20540092A JP20540092A JPH0653189A JP H0653189 A JPH0653189 A JP H0653189A JP 20540092 A JP20540092 A JP 20540092A JP 20540092 A JP20540092 A JP 20540092A JP H0653189 A JPH0653189 A JP H0653189A
Authority
JP
Japan
Prior art keywords
film
forming layer
preliminary
flattening
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20540092A
Other languages
English (en)
Inventor
Yukio Kasuya
行男 糟谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP20540092A priority Critical patent/JPH0653189A/ja
Publication of JPH0653189A publication Critical patent/JPH0653189A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 エッチバックの回数を低減し表面の凹凸の少
ない平坦面を得る成膜層の平坦化方法を提供することに
ある。 【構成】 下地上に第1成膜層パタ−ン110を埋め込
んで第2成膜層用の予備成膜層120を形成する。この
予備成膜層上に平坦化犠牲膜130を積層し、平坦化犠
牲膜の表面から第1成膜層パタ−ンの頂部までドライエ
ッチング技術を用いたエッチバックを行って第2成膜層
122の表面を平坦化する。このとき予備成膜層のエッ
チング速度を平坦化犠牲膜のエッチング速度よりも大き
くする。予備成膜層のエッチング速度と平坦化犠牲膜の
エッチング速度との比(予備成膜層のエッチング速度/
平坦化犠牲膜のエッチング速度)をγとしたとき1<γ
<100とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、LSI多層配線技術
の平坦化方法、特に絶縁膜や配線層の成膜層の平坦化方
法に関するものである。
【0002】
【従来の技術】LSIの高集積化、大規模化に伴い配線
がチップにしめる面積が大きくなり配線の多層化、パタ
−ンの微細化がますます重要になってきた。配線や接続
孔等のパタ−ンの基板に平行な横方向寸法はスケ−リン
グ則にしたがって微細化するのに対し、配線や絶縁膜の
厚さ等の縦方向寸法は、配線抵抗、浮遊容量、絶縁耐圧
および耐マイグレ−ション性等の信頼性を維持する必要
があり横方向なみに微細化することが困難である。ま
た、配線や接続孔のパタ−ンは微細化のために異方性の
強いエッチングによって形成されるためパタ−ンの端面
形状が急峻となる。更に、配線が多層になるため、必然
的にLSIチップ表面の凹凸が激しくなる。このような
表面の凹凸は、パタ−ンの加工精度の低下、配線の断線
および信頼性の低下を招く。更に、配線間をつなぐ接続
孔のアスペクト比も増大するので接続孔での断線や信頼
性の低下を招く。このような問題を解決する手段として
絶縁膜の平坦化または配線層の平坦化技術が次世代の超
LSI開発には欠くことのできない必須技術となってい
る。また、絶縁膜とか配線層の平坦化技術としては、例
えば、文献I:「多層配線平坦化技術の最近動向」月刊
Semiconductor World、1987.
3、P36−P42に各種の平坦化方法が開示されてい
る。
【0003】平坦化方法には、大きく分けて絶縁膜の平
坦化と配線層の平坦化(接続孔への導体の埋め込み)に
よる2種類の方法がある。ここでは、絶縁膜および配線
層の平坦化の両者に用いられる汎用性の高いエッチング
方法について説明する。
【0004】従来のエッチバック法を用いて絶縁膜の平
坦化方法につき説明する。
【0005】まず、基板上に配線層12を形成し、複数
の配線層12を埋め込むように予備絶縁膜14を形成
し、予備絶縁膜14上に積層させて平坦化犠牲膜16を
形成して図5の(A)に示すような構造体を得る。この
構造体の表面は、平坦面となっている。このとき平坦化
犠牲膜16と予備絶縁膜14をそれぞれ等しいエッチン
グ速度の条件で形成する。
【0006】図5(B)は、図5(A)に示す構造体の
表面からエッチバックを行って予備絶縁膜14を平坦化
して得られた構造体を示す。エッチバックにより平坦化
犠牲膜16の平坦性が予備絶縁膜に転写されて、平坦性
の良い残存予備絶縁膜14が形成される。この予備絶縁
膜14には、例えば、ポリイミドなどを使用し、また、
この平坦化犠牲膜16としてエッチバック用レジスト膜
を使用することにより平坦性の良い残存予備絶縁膜15
を形成することができる。
【0007】
【発明が解決しようとする課題】この従来のエッチバッ
ク法では、配線層の膜厚が2μm〜3μm程度と比較的
薄い層について平坦化は容易である。しかしながら、配
線層の膜厚が厚くなると(例えば5μm以上)、平坦化
犠牲膜の表面の凹凸も配線層の影響を受けて大きくな
り、従って、エッチバック後の絶縁層の平坦度も悪くな
る。
【0008】図6は、従来の方法により絶縁膜を平坦化
した場合のエッチバック法で得られた1層配線基板の断
面図を示している。基板20上には、配線層22a〜2
2cと絶縁膜30が形成されている。しかし、配線層の
膜厚が厚いため平坦化犠牲膜の表面の凹凸が絶縁膜30
にも反映し、絶縁膜の表面に凹部32a〜32dが形成
されしまう。
【0009】また、図7は、予め設けられている絶縁膜
間に配線層を設け、配線層をエッチバック法で平坦化し
た場合に得られた1層配線基板の断面図を示している。
基板20上に絶縁膜38a、38bとその間の配線層4
8とを形成した構造となっている。この例でも絶縁膜の
厚さの影響を受けて平坦化犠牲膜の凹凸がそのまま配線
層表面に凹部49となって現われている。
【0010】このように、従来のエッチバック法を用い
た絶縁膜または配線層の平坦化技術では、最終的に表面
平坦化を達成するためには、複数回のエッチバックを繰
り返すことになり、そのため作業の効率が悪くなるとい
う問題があった。また、エッチバックのとき平坦化犠牲
膜のエッチング速度と予備絶縁膜のエッチング速度また
は、平坦化犠牲膜のエッチング速度と配線用導体層のエ
ッチング速度を等しくする制御が極めて高い精度を要す
るという制御性の面でも困難な問題があった。
【0011】この発明は、上述した従来の問題点に鑑み
なされたものであり、従って、この発明の目的は、平坦
化を行うためのエッチバックの回数を低減させ、しかも
成膜層形成の段階で表面凹凸の少ない成膜層を得る平坦
化方法を提供することにある。
【0012】
【課題を解決するための手段】この目的の達成を図るた
め、この発明の成膜層表面の平坦化方法によれば、エッ
チレ−トの異なる2種類の材料を積層させてエッチバッ
クをおこなって表面の平坦化を行う。下地上に設けた第
1成膜層パタ−ンを埋め込んで第2成膜層用の予備成膜
層を形成した後、該予備成膜層上に平坦化犠牲膜を積層
し、該平坦化犠牲膜の表面から前記第1成膜層パタ−ン
の頂部までドライエッチング技術を用いたエッチバック
を行って前記第2成膜層の表面を平坦化する成膜層の平
坦化方法において、前記予備成膜層のエッチング速度を
前記平坦化犠牲膜のエッチング速度よりも大きくしたド
ライエッチング条件でエッチバックを行うことを特徴と
する。
【0013】この発明の実施に当たり、好ましくは、こ
の第1成膜層パタ−ンを配線層パタ−ンとし、および第
2成膜層を絶縁膜とするのが良い。
【0014】また、この発明の他の実施例では、第1成
膜層パタ−ンを絶縁層パタ−ンとし、および第2成膜層
を配線層とするのが好まい。
【0015】また、この発明の他の実施例では、予備絶
縁膜のエッチング速度と前記平坦化犠牲膜のエッチング
速度の比(予備絶縁膜のエッチング速度/平坦化犠牲膜
のエッチング速度)をγとしたとき、γを1<γ<10
0の範囲内の値に設定するドライエッチング条件とする
のが好適である。
【0016】また、この発明の好適実施例では、エッチ
バックの途中における、前記予備成膜層の頂部とエッチ
バックされた平坦化犠牲膜の谷部との段差をαとし、ま
たエッチバックを行なったとき残存している前記予備成
膜層部分の頂部と谷部との段差をβとするとき、β<α
となるようにβを設定するドライエッチング条件とする
ことを特徴とする。
【0017】
【作用】上述したように、この発明の成膜層の平坦化方
法によれば、第2成膜層用の予備成膜層上にこの予備成
膜層のエッチング速度よりも小さい平坦化犠牲膜を設け
てエッチバックを行なう。このようにすれば第2成膜層
の表面の凹凸の段差を従来よりも小さくすることができ
る。このため、予備成膜層の形成、平坦化犠牲膜の堆積
に続くエッチバックを従来よりもその回数を低減でき
る。
【0018】また、このとき予備成膜層のエッチング速
度と平坦化犠牲膜のエッチング速度の比をγとしたと
き、ドライエッチング条件によりエッチング速度比1<
γ<100となるようにγを設定することによって、通
常のエッチバック(γ=1のとき)で形成された予備成
膜層の表面の凹凸に比べてより平坦な予備成膜層が形成
できる。
【0019】また、上述したエッチング速度比でエッチ
バックさせた場合エッチバック途中における予備成膜層
の頂部とエッチングされた平坦化犠牲膜の谷部との段差
をαとし、更にエッチバックを行なったとき残存してい
る予備成膜層部分の頂部と谷部との段差をβとしたと
き、ドライエッチング条件によりαとβの関係をβ<α
に設定すると、後工程の配線層を予備成膜層から露出さ
せるときエッチバックの回数を従来よりもさらに低減す
ることができるため作業性の向上に寄与する。また、従
来のように平坦化犠牲膜のエッチング速度と予備成膜層
のエッチング速度を等しくする必要がないためエッチン
グの制御が容易になる。
【0020】また、絶縁膜の平坦化の場合には、第1成
膜層パタ−ンを配線層パタ−ンとし、かつ、第2成膜層
を絶縁膜とすれば良い。また、配線層の平坦化の場合に
は、第1成膜層パタ−ンを絶縁層パタ−ンとし、かつ、
第2成膜層を配線層とすれば良い。
【0021】
【実施例】以下、図面を参照して、この発明の実施例に
つき説明する。尚、各図は、これらの発明が理解できる
程度に、各構成成分の寸法、形状および配置関係を概略
的に示してあるにすぎない。また、以下の説明では、特
定の材料および条件をもちいて説明するがこれらの材料
および条件は、一つの好適例にすぎず、従って、この発
明では何らこれに限定されるものではない。
【0022】まず、この発明の基本的概念につき説明す
る。
【0023】図1は、この発明の成膜層の平坦化方法の
説明に供する要部断面図である。
【0024】先ず、この発明によれば、従来と同様に下
地100上に第1成膜層パタ−ン110を形成してお
く。図中、この第1成膜層パタ−ン110を3つの断面
で表してあるが、平面的に見た場合、個別のパタ−ンと
なっていても、或いは、互いに、全部または下地上のい
ずれかの箇所でつながっていても良い。ここでは、個別
の成膜層パタ−ン110a、110bおよび110cと
して扱う。この第1成膜層パタ−ン110を厚みがおよ
そ5μm以上という厚膜としてある。
【0025】次に、これら第1成膜層パタ−ン110
a、110b、110cを全体的に埋め込むように第2
成膜層用の予備成膜層120を形成する。このとき第1
成膜層パタ−ン110が厚膜であるため下地100面に
対する凹凸がこの予備成膜層120の表面にも反映す
る。この第2成膜層用の予備成膜層120の凹凸表面を
図1に破線で示している。
【0026】次に、この予備成膜層120上に平坦化犠
牲膜130を積層する。この平坦化犠牲膜130をその
表面が実質的に平坦面となるような膜厚で形成しようと
すると、相当厚くする必要があり、成膜に時間が掛りす
ぎて実用的でない。従って、この発明では、この犠牲膜
130をある程度の膜厚に押えておく。
【0027】そして、後工程のエッチバック処理の回数
を従来よりも低減させるため、この発明では、この平坦
化犠牲膜のエッチング速度を下側の予備成膜層のエッチ
ング速度より小さく(従って、予備成膜層のエッチング
速度を平坦化犠牲膜のエッチング速度よりも大きく)な
るようなドライエッチング条件を設定することが大切で
ある。このように、積層された平坦化犠牲膜130の表
面側から第1成膜層パタ−ン100の頂部までドライエ
ッチング技術をもちいたエッチバックを行って、図1に
実線140で示す平坦化面を形成する。その結果、第1
成膜層パタ−ン110a、110bおよび110cの周
囲を埋め込んでいる残存予備成膜層部分が第2成膜層1
22となる。なお、第1成膜層を第2成膜層の表面から
露出させたいときは、第2成膜層の表面上に平坦化犠牲
膜を積層させて任意好適なドライエッチング条件でエッ
チバックする。このようにして更に、成膜層表面を平坦
化することができる。
【0028】既に、説明したように、予備成膜層のエッ
チング速度よりも小さいエッチング速度の平坦化犠牲膜
を用いているため、エッチバックが予備成膜層120の
凹凸表面に達したとき、この凸部間の谷の部分の平坦化
犠牲膜はこの凸部表面よりも深く、エッチングされ、依
然としてエッチバックされた表面は大きな段差をもった
凹凸面となっていて、その凹凸面はエッチバック前の平
坦化犠牲膜130の、図中点線表示の凹凸面と同じ表面
形状となっていると考えられる。しかし、エッチバック
がこの予備成膜層120の凸面に達した以後は、予備成
膜層120のエッチバックと平坦化犠牲膜130のエッ
チバックとが並列に行われる。この並列のエッチバック
では、予備成膜層120のエッチバックが平坦化犠牲膜
130よりも速く進行するので、エッチング面の凹凸の
段差は小さくなり、従って、予備成膜層の凹凸も小さく
なる。
【0029】このようにして、この平坦面が図1に示す
ような凹凸の少ない表面を有する第2成膜層を得ること
ができる。
【0030】次に、第1成膜層パタ−ンを配線層パタ−
ンとし、および第2成膜層を絶縁膜とする絶縁膜の平坦
化方法につき説明する。
【0031】図2の(A)は、下地200(ここでは、
基板を指す。)上に設けた複数の配線層パタ−ン(以
下、単に配線層ともいう。)220a〜220cを埋め
込んだ予備成膜層としての予備絶縁膜240を形成し、
更に予備絶縁膜240上に平坦化犠牲膜260を積層し
た構造を示している。
【0032】ここで、下地の基板200には、好ましく
は、シリコン(Si)ウエハ、セラミック、ガラス等の
うちいずれかの材料を用いるのが良い。この基板200
上に配線層220a〜220cをスパッタ−法、CVD
法、蒸着法、めっき法等のうちいずれかの適当な方法を
用いて成膜すれば良い。通常、好ましくは、ホトリソグ
ラフィの工程を用いて配線層を形成する。このとき、配
線層220a〜220cの材料として、好ましくは、例
えばアルミニウム(Al)、銅(Cu)、クロム(C
r)、ニッケル(Ni)、タングステン(W)、シリサ
イド、サリサイド等のようないずれかの適当な導体を用
いるのが良い。
【0033】予備絶縁膜240の材料としては、無機材
料でも有機材料のいずれでも良い。無機材料としては、
好ましくは、例えば、酸化シリコン(SiO2 )や窒化
シリコン(Si3 4 )等を用いるのが良い。有機材料
としては、好ましくは、ポリイミドやポリアミド等を用
いるのが良い。
【0034】次に、予備絶縁膜240上にフォトレジス
トのような平坦化犠牲膜260をスピンコ−ティング法
によって基板を回転させながら塗布して平坦化犠牲膜2
60を堆積して図2の(A)に示す構造体を得る。しか
し、既に説明したように配線層220a〜220cの膜
厚が厚いと平坦化犠牲膜260の表面に凹凸ができる
(図2の(A))。
【0035】次に、図2の(A)に示す構造体の表面か
らドライエッチング技術を用いてエッチバックを行なっ
て予備絶縁膜240を平坦化する。このとき、予備絶縁
膜240上に、予備絶縁膜240のエッチング速度より
も平坦化犠牲膜260のエッチング速度が小さくなるド
ライエッチング条件でエッチバックを行う。
【0036】このため、ドライエッチングの装置として
は、例えばRIE(反応性イオンエッチング)装置を用
いる。ウエハをエッチング容器内に設置した後、十分に
真空排気する。これは、例えば10-5Torr以下に真
空にすることによって水分や残留ガスおよび反応生成物
等を除去しエッチングの再現性を確保しておく。
【0037】次に、反応性ガスとして、好ましくは、例
えばCF4 、C2 6 、O2 、Ar、N2 、SF6 、C
Cl等のうちからひとつまたは複数の混合ガスを用いる
のが良い。所望のスパッタ圧力に達した後、高周波電力
を10W〜1000Wを印加して放電させ容器内をガス
プラズマ状態としてエッチングする。尚、このときのガ
ス圧力は、10-1〜102 パスカル(Pa)とし、ガス
流量は、1sccm〜1sLMとするのが好適である。
上述した条件の下で任意好適な時間エッチングを行ない
図2の(B)の構造体を得る。図2の(B)は、平坦化
犠牲膜260をエッチバックさせて予備絶縁膜240の
頂部までエッチングをおこなったときの構造体を示して
いる。エッチバックの途中において予備絶縁膜240の
頂部とエッチングされた平坦化犠牲膜の谷部との間に段
差αが生じる。この段差αは、100A°〜100μm
程度の範囲内の値になる。尚、段差αの測定には、段差
計が用いられる。
【0038】次に、更にエッチバックを行なって配線層
220a〜220cの頂部付近までエッチングする。こ
のとき残存する予備絶縁膜320の部分の凹凸の頂部と
谷部との間に段差βが生じる(図3)。このときの段差
βは、1μm以下程度の値になる。また、図3ような構
造体にするには、好ましくは、平坦化犠牲膜260と予
備絶縁膜240とのエッチング速度比γを1<γ<10
0になるように条件を設定する。ただし、エッチング速
度比γは、予備絶縁膜のエッチング速度/平坦化犠牲膜
のエッチング速度で表わされる。
【0039】このようにしてエッチバックにより形成さ
れた絶縁膜の表面の凹凸は、従来のエッチバック法で行
った場合よりも表面の凹凸が少なくなるため次工程での
エッチバック回数を低減できる。しかもエッチング速度
を従来のように予備絶縁膜と平坦化犠牲膜を等しくする
(エッチレ−ト比を1にする。)必要がないためエッチ
ングの制御が容易となる。
【0040】次に、第1成膜層パタ−ンを絶縁膜パタ−
ンとし、および第2成膜層を配線層とする配線層の平坦
化方法につき説明する。
【0041】図4の(A)〜(C)は、配線層を平坦化
するための製造工程を説明する図である。
【0042】基板200上に絶縁膜材料をスピンコ−テ
ィング法等を用いて塗布し、絶縁膜パタ−ン380a〜
380bを形成する。この絶縁膜パタ−ン380a、3
80bを埋めるように第2成膜層用の予備成膜配層とし
ての配線用導体層400を例えば、蒸着、めっき、CV
D、スパッタ等のいずれかの方法を用いて堆積させる。
この配線用導体層400上にスピンコ−ティング法等を
用いて平坦化犠牲膜420を形成し、図4の(A)に示
すような構造体を得る。この構造体の平坦化犠牲膜42
0の表面は、絶縁膜パタ−ン380aと380bとの間
の凹所に対応した部分に凹部430が形成される。この
とき、平坦化犠牲膜420のエッチング速度が配線用導
体層400のエッチング速度より小さくなるドライエッ
チング条件でエッチバックを行う。尚、好ましくは、エ
ッチング速度比γ(この場合は配線用導体層のエッチン
グ速度/平坦化犠牲膜のエッチング速度になる。)が1
<γ<100とするのが良い。
【0043】次に、エッチバックを開始し、配線用導体
層の表面までエッチバックさせて図4の(B)に示すよ
うな構造体を得る。この実施例の場合にも、エッチバッ
クの途中において、配線用導体層400の表面に平坦化
犠牲膜の凹凸がそのまま転写される。このときの配線導
体層400の頂部と、残存している平坦化犠牲膜440
の谷部の段差をαとする(図4の(B))。
【0044】更に、エッチバックさせていくと、配線導
体層の表面に凹部がのこる。
【0045】このとき、図中、絶縁膜パタ−ン380a
と380bとの間に残存する配線用導体層の部分が配線
層460となる。このとき、配線層の頂部と谷部の段差
をβとする。このようにエッチング速度比を1<γ<1
00に設定することによって配線層の平坦化を図ること
ができる(図4の(C))。尚、この実施例の場合に
も、前述した実施例との場合と同様に、段差αを100
A°〜100μm程度の範囲内の値とし、また、段差β
を1μm程度以下とすることができる。
【0046】次に、エッチング速度比γが100を越え
る場合につき説明する。
【0047】図8は、絶縁膜を平坦化する例であり、こ
のときγが100を越えるとする。この場合には、図2
の(B)に示す状態からさらにエッチバックをを続ける
と予備絶縁膜240の方がエッチング速度が速くなるの
で、このエッチバックにより配線層220a〜220c
の上側の予備絶縁膜240の部分が速くエッチングさ
れ、このため頂部が露出したときには、絶縁膜340a
〜340dが配線層の頂部表面から突出してしまい予備
絶縁膜の頂部と谷部の段差がδとなる。従って、このよ
うにγが100を越える条件では、δが大きくなる。従
って、エッチバックしても従来と変わらない程度の凹凸
のある成膜面となってしまうため、実用に供することが
できなくなる。
【0048】また、図9は、配線層を平坦化するときエ
ッチング速度比γが100を越えた場合の例である。こ
の場合にも、上述と同様に、配線層500に深い凹部が
できて実用に供することができない。
【0049】また、図10は、配線層の平坦化をすると
きエッチング速度比γが1より小さくした(γ<1)場
合の例である。この場合は配線層520の凹部は、γ=
1の大きさと同じになる(図7参照)。しかしながら絶
縁膜400aと400bの表面に凹部が発生し実用に供
することができない。
【0050】上述したことから明らかなようにエッチン
グ速度比γを1<γ<100になるようにエッチング条
件を設定してエッチバックを行なうことにより予備絶縁
膜の表面の凹凸の少ない平坦な膜が形成される。また、
従来のように平坦化犠牲膜および予備絶縁膜のエッチン
グ速度を等しくする必要がないためエッチングの制御が
容易になる。
【0051】この発明の特色は、異なるエッチング速度
を有する少なくとも2つの材料を用いてエッチングを行
なって表面が平坦な層または膜を形成することにある。
【0052】また、先に配線層のパタ−ンを形成し絶縁
膜の平坦化を図ってもよいし、或は先に、絶縁膜のパタ
−ンを形成しておいて配線層の平坦化を図ってもよい。
【0053】
【発明の効果】上述した説明からも明らかなように、こ
の発明の成膜層の平坦化方法によれば、予備成膜層上に
この予備成膜層のエッチング速度よりも平坦化犠牲膜の
エッチレ−トの方が小さくなるようにドライエッチング
条件を設定してエッチバックを行なう。エッチバックの
途中において、予備成膜層の頂部とエッチングされた平
坦化犠牲膜の谷部との間の段差をαとし、また、エッチ
バックを行なったとき残存する予備成膜層の部分の頂部
と谷部との段差をβとするとき、両者の関係は、β<α
となる。従って、このときのエッチング速度比γ(予備
成膜層のエッチング速度/平坦化犠牲膜のエッチング速
度)を1<γ<100となるドライエッチング条件を設
定することにより、予備成膜層の表面を凹凸の少ない平
坦な面に形成できる。このためこの発明ではエッチバッ
ク回数を従来の方法に比べて低減できるため作業性の向
上を図ることができる。
【0054】また、従来の平坦化犠牲膜のエッチング速
度と予備成膜層のエッチング速度を等しくなるエッチバ
ック条件を設定する方法に比べ、エッチングの制御が容
易になる。
【図面の簡単な説明】
【図1】この発明の基本的概念を説明するための要部断
面図である。
【図2】(A)〜(B)は、この発明の実施例の基本的
な工程を説明する工程図である。
【図3】図2に続いてこの実施例の製造工程でエッチン
グ速度比を設定したときの工程図である。
【図4】(A)〜(C)は、配線層の表面の平坦化を説
明するための工程図である。
【図5】(A)〜(B)は、従来の配線層の膜厚が薄い
場合のエッチバック法で形成される予備絶縁膜の表面平
坦度を示す工程図である。
【図6】従来の配線層の膜厚が厚い場合のエッチバック
法で形成される絶縁膜の表面平坦度を示す断面図であ
る。
【図7】従来の絶縁膜の膜厚が厚い場合のエッチバック
法で形成される配線層の表面平坦度を示す断面図であ
る。
【図8】エッチング速度比をこの実施例の範囲以上に大
きくしたときの絶縁膜の表面平坦度を示す断面図であ
る。
【図9】エッチング速度比をこの実施例の範囲以上に大
きくしたときの配線層の表面平坦度を示す断面図であ
る。
【図10】エッチング速度比をこの実施例の範囲以上に
小さくしたときの配線層の表面平坦度を示す断面図であ
る。
【符号の説明】
100:下地 110:第1成膜層パターン 120:予備成膜層 122:第2成膜層 140:平坦化面 200:基板 220a〜220c、460:配線層 240:予備絶縁膜 130、260、420:平坦化犠牲膜 380a〜380b:絶縁膜 400:配線用導体層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 下地上に設けた第1成膜層パタ−ンを埋
    め込んで第2成膜層用の予備成膜層を形成した後、該予
    備成膜層上に平坦化犠牲膜を積層し、該平坦化犠牲膜の
    表面から前記第1成膜層パタ−ンの頂部までドライエッ
    チング技術を用いたエッチバックを行って前記第2成膜
    層の表面を平坦化する成膜層の平坦化方法において、 前記予備成膜層のエッチング速度を前記平坦化犠牲膜の
    エッチング速度よりも大きくしたドライエッチング条件
    でエッチバックを行うことを特徴とする成膜層の平坦化
    方法。
  2. 【請求項2】 請求項1に記載の成膜層の平坦化方法に
    おいて、 前記第1成膜層パタ−ンを配線層パタ−ンとし、および
    第2成膜層を絶縁膜とすることを特徴とする成膜層の平
    坦化方法。
  3. 【請求項3】 請求項1に記載の成膜層の平坦化方法に
    おいて、 前記第1成膜層パタ−ンを絶縁層パタ−ンとし、および
    第2成膜層を配線層とすることを特徴とする成膜層の平
    坦化方法。
  4. 【請求項4】 請求項1に記載の成膜層の平坦化方法に
    おいて、 予備絶縁膜のエッチング速度と前記平坦化犠牲膜のエッ
    チング速度の比(予備絶縁膜のエッチング速度/平坦化
    犠牲膜のエッチング速度)をγとしたとき、該γを1<
    γ<100の範囲内の値に設定するドライエッチング条
    件とすることを特徴とする成膜層の平坦化方法。
  5. 【請求項5】 請求項1に記載の成膜層の平坦化方法に
    おいて、 前記エッチバックの途中における、前記予備成膜層の頂
    部とエッチバックされた平坦化犠牲膜の谷部との段差を
    αとし、またエッチバックを行なったとき残存している
    前記予備成膜層部分の頂部と谷部との段差をβとすると
    き、β<αとなるようにβを設定するドライエッチング
    条件とすることを特徴とする絶縁膜の平坦化方法。
JP20540092A 1992-07-31 1992-07-31 成膜層の平坦化方法 Pending JPH0653189A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20540092A JPH0653189A (ja) 1992-07-31 1992-07-31 成膜層の平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20540092A JPH0653189A (ja) 1992-07-31 1992-07-31 成膜層の平坦化方法

Publications (1)

Publication Number Publication Date
JPH0653189A true JPH0653189A (ja) 1994-02-25

Family

ID=16506208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20540092A Pending JPH0653189A (ja) 1992-07-31 1992-07-31 成膜層の平坦化方法

Country Status (1)

Country Link
JP (1) JPH0653189A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005064598A1 (ja) * 2003-12-25 2005-07-14 Tdk Corporation 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法
JP2006318648A (ja) * 2003-12-25 2006-11-24 Tdk Corp 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法
CN100343905C (zh) * 2004-02-10 2007-10-17 Tdk股份有限公司 磁记录媒体的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50107877A (ja) * 1974-01-30 1975-08-25
JPS59167030A (ja) * 1983-03-11 1984-09-20 Toshiba Corp 半導体装置の製造方法
JPH0236529A (ja) * 1988-07-26 1990-02-06 Sumitomo Chem Co Ltd 層間絶縁膜の平担化法
JPH03132028A (ja) * 1989-10-18 1991-06-05 Sanyo Electric Co Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50107877A (ja) * 1974-01-30 1975-08-25
JPS59167030A (ja) * 1983-03-11 1984-09-20 Toshiba Corp 半導体装置の製造方法
JPH0236529A (ja) * 1988-07-26 1990-02-06 Sumitomo Chem Co Ltd 層間絶縁膜の平担化法
JPH03132028A (ja) * 1989-10-18 1991-06-05 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005064598A1 (ja) * 2003-12-25 2005-07-14 Tdk Corporation 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法
JP2006318648A (ja) * 2003-12-25 2006-11-24 Tdk Corp 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法
CN100350463C (zh) * 2003-12-25 2007-11-21 Tdk股份有限公司 凹凸图形的凹部充填方法和磁记录介质的制造方法
US7300595B2 (en) 2003-12-25 2007-11-27 Tdk Corporation Method for filling concave portions of concavo-convex pattern and method for manufacturing magnetic recording medium
CN100343905C (zh) * 2004-02-10 2007-10-17 Tdk股份有限公司 磁记录媒体的制造方法

Similar Documents

Publication Publication Date Title
US4789648A (en) Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JP2611615B2 (ja) 半導体装置の製造方法
US6063711A (en) High selectivity etching stop layer for damascene process
US5461010A (en) Two step etch back spin-on-glass process for semiconductor planarization
JPH0653189A (ja) 成膜層の平坦化方法
JP2716156B2 (ja) 半導体装置の製造方法
JPH06244286A (ja) 半導体装置の製造方法
JP2768294B2 (ja) 半導体装置の製造方法
JPS6376351A (ja) 多層配線の形成方法
KR100668221B1 (ko) Mim 캐패시터 형성 방법
JPH098007A (ja) 絶縁膜の平坦化方法
JP2783898B2 (ja) 半導体装置の製造方法
JPS61206242A (ja) 半導体装置の製造方法
KR950002953B1 (ko) 다층금속 배선구조를 이용한 반도체 장치의 제조방법
JPS61154148A (ja) 半導体装置の製造方法
JPH05304219A (ja) 半導体装置における絶縁層の形成方法
JPH07211714A (ja) 半導体装置の製造方法
JPH06338500A (ja) 半導体装置の製造方法
JPH05308073A (ja) 半導体装置の製造方法
JPH0488634A (ja) 薄膜配線の形成方法
JPH09172075A (ja) 半導体装置の多層配線における層間接続孔の製造方法
JPH06140397A (ja) 多層配線の形成方法
JPH07283308A (ja) 半導体装置の製造方法
JPH02117137A (ja) 半導体装置
JPH05326504A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980428