JPH0236529A - 層間絶縁膜の平担化法 - Google Patents

層間絶縁膜の平担化法

Info

Publication number
JPH0236529A
JPH0236529A JP18746288A JP18746288A JPH0236529A JP H0236529 A JPH0236529 A JP H0236529A JP 18746288 A JP18746288 A JP 18746288A JP 18746288 A JP18746288 A JP 18746288A JP H0236529 A JPH0236529 A JP H0236529A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
etching
cvd
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18746288A
Other languages
English (en)
Inventor
Haruo Inoue
晴夫 井上
Takashi Nakada
孝 中田
Masayuki Takashima
正之 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP18746288A priority Critical patent/JPH0236529A/ja
Publication of JPH0236529A publication Critical patent/JPH0236529A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体製造プロセスにおける多層配線工程にお
いて、ウェハー上に生じる段差を、平坦化する方法に関
する。
さらに詳しくは、プラズマCVD膜とポリシロキサン系
の塗布液とを組合せて積層膜を形成後エッチバックする
ことにより平坦化する方法に関するものである。
〈従来の技術〉 集積回路の各素子を接続する配線は縦横にはしっており
、配線層の間は薄いSlO□の膜で絶縁されている。
この5102膜は従来プラズマCVD(化学的蒸気堆積
法)によって形成してきた。しかし集積度が向上し配線
間隔が狭まってくると細い溝巾の部分にはCVD膜が完
全に堆積せず、ボイドを生じる不都合がある。又配線を
2層、3層と積層していく場合、上に積み重ねる程段差
が激しくなり、■ 段差部ではフォトレジストの厚さが
変化し、段差の上下で最適な焦点位置が異なるためフォ
トリソグラフィー工程でのパターン精度が劣化する。
■ エツチング残り等段差側壁に不良が生じやすい。
■ 段差があると配線長が長くなりその分抵抗や寄生容
量が増加するため、集積回路の動作速度が遅くなる、な
ど段差に基因する不都合が多々生じてくる。そこで層間
絶縁膜による平坦化が重要になり、近年種々の方法によ
る平坦化が検討されている。
気相法では、スパッタエツチングの入射角を変化させる
バイアススパッタ法、プラズマCVDにおけるバイアス
εCRプラズマCVD法が開発されているがまだ開発段
階で装置的にも高価であり、実用化には問題が多い。そ
の点、塗布膜法は量産には適した方法である。
塗布膜の中で有機系のポリイミドやポリイミドシリコー
ン等は平坦性、耐クラツク性には優れているものの、耐
熱性や無機材料との密着性に劣っており、長期間におけ
る劣化の問題を有している。
又無機系のシリカグラス系の塗布膜は耐熱性や無機材料
との密着性に優れているが、耐クラツク性に劣り、最高
5000 A以下の用途しか使用できない欠点を有して
いる。
そこで本発明者らは、先に有機系のオルガノシロキサン
からなる塗布液を開発し、厚膜でもクラックの発生はな
く、耐熱性に優れた焼成膜が得られることを提案した(
特願昭60−285060号)。
しかし単に塗布、焼成しただけでは平坦化はまだ不十分
である。完全平坦化するためにエッチバックの方法が開
発されている(A、 C9Adams、 C1D。
Capio;J、 Electrochem、Soc、
128.423 (1981) )。
この方法は、段差上にCVD膜を堆積し、次いでレジス
トなどの有機材料を塗布し、CVD膜とレジ。
ストとのエツチング速度が等しくなるような条件下で全
体をエツチングする方法である。
この方法を適用して1μmの段差の平坦化が検討されて
いるが、エッチバック速度がレジストの方がわずかに速
いため、レジスト塗布時の平坦性よりエッチバック後の
平坦性は悪くなり、完全平坦化が達成されていない。
又、本発明者らが提案したオルガノポリシロキサンの塗
布膜とプラズマCVD膜を組合せた系でも通常の方法で
は、オルガノポリシロキサンの塗布膜のエツチング速度
がプラズマCVD膜に比べ速いため、平坦性が良くなら
なかった。
以上のように、従来のエッチバックでは厳密な終点管理
を行っても、オーバーエッチになり易く平坦性が悪くな
る傾向にあった。
〈発明が解決しようとする課題〉 かかる現状において、本発明が解決しようとする課題は
、段差の生じたウェハー表面を簡便な手段平坦する方法
を提供することである。
平坦化することにより、多層配線が可能になり、集積度
の高い高速デバイスを得ることが容易になる。
く課題を解決するための手段〉 本発明は、塗布膜を用いて平坦化し、エッチバックによ
り更に一層平坦化する方法について種々検討した結果、
到達したものであり、以下のような特徴を有する。
即ち、半導体製造プロセスにおける多層配線工程におい
て生じるウェハー上の段差を平坦化する際に、下層にC
VD膜、上層にポリシロキサン系塗布膜を積層してなる
層間絶縁膜を形成し、上層のポリシロキサン系塗布膜(
以下SOG膜という。)のエツチング速度A(Å/mi
n) 、下層のCVD膜のエツチング速度B(人/m1
n)がA≦Bを満足する条件下で段差上に形成された膜
の大部分をエッチバックして除去することを特徴とする
層間絶縁膜の平坦化法である。
ウェハー表面の1層目の段差の上にCVD膜を形成し、
その上にSOGを積層し、上層のSOGに比べ下層のC
VD膜のエツチング速度が早くなる条件下で、段差上に
形成された膜の大部分をエッチバックすることによりほ
ぼ完全な平坦化が達成でき、エッチバック後上層に再度
CVD膜を形成し、フォトリソグラフィーによりパター
ン形成後、湿式エツチング、反応性イオンエツチング(
以下RIEという。)等を組合せてスルーホールを形成
しレジスト剥離後、2層目の配線用メタルをスパッタリ
ングまたは、蒸着により形成しパターニングすれば2層
の配線が出来上がる。 これを繰り返せば多層配線が出
来る。
本発明の特徴は、有機系のポリシロキサンから形成した
焼成膜は一般に多孔質であり、RIEによるエツチング
速度は非常に速い。しかし、エツチング速度の異なる膜
を積層したにもかかわらず、特定の反応ガス組成などの
エツチング条件を制御することにより上層のSOG膜よ
りも下層のCVD膜のエツチング速度を早くし、平坦化
し易くした点にある。
本発明に用いられるCVD膜は常圧CVD、減圧CVD
、プラズマCvDの各方法で形成された膜が用いられる
が、より低温で膜が形成できるプラズマCVD膜が好ま
しい。膜の種類としてはケイ素の酸化膜、ケイ素の窒化
膜、リン含有ケイ素の酸化膜等があるが、酸化膜系が好
ましい。
上層に形成する塗布膜としては厚膜が形成でき平坦性が
達成できるオルガノポリシロキサン系の塗布液が望まし
い。具体的には、 一般式      R,S+(OR’)4−a(式中R
,R’はアルキル基、フェニル基、aは0〜2の整数を
表す)で示されるアルキルアルコキシシラン類の共加水
分解縮合により得られる任意のオルガノポリシロキサン
を含む塗布液が用いられる。
特にメチルトリエトキシシラン、メチルトリメトキシシ
ラン、ジメチルジェトキシシラン、ジメチルジメトキシ
シラン等のアルキルアルコキシシランとテトラエトキシ
シラン又は、テトラメトキシシランとの共加水分解縮合
物から得られる塗布液が望ましい。段差ウェハー上に形
成された2層膜をエッチバックすることにより凸部上の
SOG膜を除去することによって、平坦が達成される。
エッチバックは、RIBにより行うが、用いる反応ガス
はSiO□膜とオルガノポリシロキサンをエツチングす
るものであれば、任意に選べる。例えばCHF3、CF
3CF3、NFs、SF6等のフッソ化合物があげられ
る。
エツチング速度の制御は、膜の種類によっても異なるが
、例えばプラズマCVDで形成したSlO□とオルガノ
ポリシロキサンとを組合せた場合、CHF。
と0□の混合ガスで制御できる。
02ガスの濃度を低くするとプラズマCVD膜のエツチ
ング速度は早くなり逆にオルガノポリシロキサンのエツ
チング速度は遅くなる。
エツチング速度がほぼ等しくなるのは、0□ガス濃度が
5%であり、5%以下の濃度でエッチバックすると完全
平坦化膜が容易に得られる。中でも0□ガス濃度 2%
〜3%において、特に良好な平坦化膜が得られた。
〈実施例〉 以下実施例によって本発明を具体的に説明するが、これ
によって本発明を限定するものではない。
実施例−1〜5 SOGとプラズマCVD (p−CVD)膜とのエツチ
ング速度を求めるためシリコンウェハー上にプラズマC
vDによりSiO□膜5000人を形成し次いで有機系
5OG(住友化学工業@製5F−2700)を塗布し1
30℃で10分間乾燥後、450℃で30分間焼成した
。SOGの膜厚は6000人であった。
このようにしてウェハー上に形成した積層膜を反応性イ
オンエツチング装置(日電アネルバ製OEM−451!
4)に入れエッチバックした。
エッチバックの条件として真空度16Pa、出力220
Wと一定にし、トータルのガス流量を50SCCMにし
てガス組成だけを変化させ膜厚の変化からエツチング速
度を求めた。
膜厚の測定はナノメトリクス社製のNanospecを
用いて非接触の光学方式で求めた。
結果を第1表に示す。
第1表 実施例−6 ウェハーの表面に、各種のアルミニウム線幅(以下A1
線幅と略す。)しμm、スペースSμmを有するテスト
パターンを形成した1μm厚みのアルミニウムの段差ウ
ェハーの全面にプラズマCVO法によりケイ素の酸化膜
5(](10Aを形成し、次いで有機系SOG (テト
ラエトキシシラン、メチルエトキシシラン、ジメチルジ
ェトキシシランの共加水分解縮合物)を塗布し、130
℃で10分プリベークし、溶剤を蒸散した後450℃で
30分間焼成し、積層膜を形成した。 段差上のSOG
の膜厚は約200OAであった。
このようにして形成したウェハーを反応性イオンエツチ
ングの装置に入れエッチバックした。
エッチバックの条件は、真空度16pa、出力220w
、ガス流量 CHF3 49SCCM、0□ I SC
CMで実施した。15分間エッチバックした後、ウェハ
ーを割断し、電子顕微鏡で各部分の断面を観察した。
平坦化率は、最初の段差を8μmとし、エッチバック後
の段差上の厚みとスペース部の厚みの差を5μmとして
次式で求めた。
平坦化率= (1−b/a) X100  (%)各ス
ペース幅で平坦化率を比較した結果第2表にまとめた。
第2表   平坦化率(%) 1・・・ウェハー基板、2・・・アルミニウム線、3・
・・CVD、・4・・・5OGSS・・・スペース幅、
L・・・アルミニウム線幅、a・・・エッチバックする
前の段差、b・・・エッチバック後の段差上の厚みとス
ペース部の厚みの差 〈発明の効果〉 エツチング速度をガス組成で制御できるためエツチング
速度の異なる二層を積層し、下要のエツチング速度が速
くなるような条件でエッチバックするとエッチバックの
終点は少しオーバーエツチング気味にしても容易に平坦
化できる。
この方法を用いることにより各層の平坦化がほぼ完全に
なり多層に配線を積み重ねても断線の心配もなく短絡も
なく信頼性の高い多層配線を作ることができる。
【図面の簡単な説明】
第1図は、ウェハーの割断面を模型的に示した図である

Claims (4)

    【特許請求の範囲】
  1. (1)半導体製造プロセスにおける多層配線工程におい
    て生じるウェハー上の段差を平坦化する際に、下層にC
    VD膜、上層にポリシロキサン系塗布膜を積層してなる
    層間絶縁膜を形成し、上層のポリシロキサン系塗布膜の
    エッチング速度A(Å/min)、下層のCVD膜のエ
    ッチング速度B(Å/min)がA≦Bを満足する条件
    下で段差上に形成された膜の大部分をエッチバックして
    除去することを特徴とする層間絶縁膜の平坦化法。
  2. (2)CVD膜がプラズマCVDで形成したケイ素の酸
    化膜であり、ポリシロキサン系塗布膜がケイ素に直結し
    たアルキル基を有する有機系シロキサンである請求項1
    記載の層間絶縁膜の平坦化法。
  3. (3)請求項2記載の層間絶縁膜の平坦化法において、
    5%以下の酸素を含有するフッソ化合物を用いてエッチ
    バックすることを特徴とする層間絶縁膜の平坦化法。
  4. (4)プラズマCVD膜の厚さが、1000Å〜10,
    000Åであり、ポリシロキサン系塗布膜の厚さが2,
    000Å〜15,000Åである請求項1、2又は3記
    載の層間絶縁膜の平坦化法。
JP18746288A 1988-07-26 1988-07-26 層間絶縁膜の平担化法 Pending JPH0236529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18746288A JPH0236529A (ja) 1988-07-26 1988-07-26 層間絶縁膜の平担化法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18746288A JPH0236529A (ja) 1988-07-26 1988-07-26 層間絶縁膜の平担化法

Publications (1)

Publication Number Publication Date
JPH0236529A true JPH0236529A (ja) 1990-02-06

Family

ID=16206500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18746288A Pending JPH0236529A (ja) 1988-07-26 1988-07-26 層間絶縁膜の平担化法

Country Status (1)

Country Link
JP (1) JPH0236529A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653189A (ja) * 1992-07-31 1994-02-25 Oki Electric Ind Co Ltd 成膜層の平坦化方法
WO2005064598A1 (ja) * 2003-12-25 2005-07-14 Tdk Corporation 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法
JP2006140457A (ja) * 2004-10-13 2006-06-01 Semiconductor Energy Lab Co Ltd エッチング方法および半導体装置の作製方法
JP2006318648A (ja) * 2003-12-25 2006-11-24 Tdk Corp 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法
US8143168B2 (en) 2004-10-13 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653189A (ja) * 1992-07-31 1994-02-25 Oki Electric Ind Co Ltd 成膜層の平坦化方法
WO2005064598A1 (ja) * 2003-12-25 2005-07-14 Tdk Corporation 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法
JP2006318648A (ja) * 2003-12-25 2006-11-24 Tdk Corp 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法
CN100350463C (zh) * 2003-12-25 2007-11-21 Tdk股份有限公司 凹凸图形的凹部充填方法和磁记录介质的制造方法
US7300595B2 (en) 2003-12-25 2007-11-27 Tdk Corporation Method for filling concave portions of concavo-convex pattern and method for manufacturing magnetic recording medium
JP2006140457A (ja) * 2004-10-13 2006-06-01 Semiconductor Energy Lab Co Ltd エッチング方法および半導体装置の作製方法
US8143168B2 (en) 2004-10-13 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
EP1050599B1 (en) Method of forming interlayer insulating film
USRE39690E1 (en) Enhanced planarization technique for an integrated circuit
JPH09507617A (ja) 積層低誘電率技術
JP2001044191A (ja) 積層絶縁膜とその製造方法および半導体装置とその製造方法
US5393709A (en) Method of making stress released VLSI structure by the formation of porous intermetal layer
JP3465411B2 (ja) 半導体装置の層間絶縁膜
JPH0236529A (ja) 層間絶縁膜の平担化法
EP1719181A1 (en) Gradient deposition of low-k cvd materials
JPH1131678A (ja) 半導体装置の製造方法
JPH10116904A (ja) 半導体装置の製造方法
JPWO2009022718A1 (ja) 層間絶縁膜および配線構造と、それらの製造方法
JP2716156B2 (ja) 半導体装置の製造方法
JPH05129247A (ja) 半導体装置の製造方法
JP2606315B2 (ja) 半導体装置の製造方法
KR980012082A (ko) 기생 커패시터 형성을 방지하는 반도체장치의 평탄화 방법
JPH0637069A (ja) 半導体装置の製造方法
JPH09293780A (ja) 配線形成方法
JP2002134610A (ja) 半導体装置の製造方法
JPH08293493A (ja) 平坦化絶縁膜の形成方法
JPH03108356A (ja) 半導体基板の製造方法
JP4183656B2 (ja) シリカ系エッチングストッパー膜形成用塗布液、シリカ系エッチングストッパー膜および半導体多層配線形成方法
JP2942063B2 (ja) 半導体装置の製造方法
JP2000031278A (ja) 半導体装置の製造方法
JP3120408B2 (ja) SiON膜形成方法
JPH06349951A (ja) 半導体装置の製造方法