JP3127983B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3127983B2 JP3127983B2 JP07334296A JP33429695A JP3127983B2 JP 3127983 B2 JP3127983 B2 JP 3127983B2 JP 07334296 A JP07334296 A JP 07334296A JP 33429695 A JP33429695 A JP 33429695A JP 3127983 B2 JP3127983 B2 JP 3127983B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- inorganic insulating
- polishing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、化学的機械研磨（Chemical Mechani
cal Polishing ；ＣＭＰ）法を用いた層間絶縁膜の平坦
化方法に関するものである。
方法に関し、特に、化学的機械研磨（Chemical Mechani
cal Polishing ；ＣＭＰ）法を用いた層間絶縁膜の平坦
化方法に関するものである。
【０００２】
【従来の技術】近年、ＬＳＩの配線の微細化、多層化に
伴って基板表面での凹凸が著しくなってきている。凹凸
の激しい表面では、フォトリソグラフィにおける解像度
が低下し、また配線の断線・短絡が起こりやすくなるこ
とから層間絶縁膜を平坦化することが求められる。平坦
化技術としては、グラスフロー法、ＳＯＧ(Spin on
Glass）法、エッチバック法、ＣＭＰ法、など知ら
れているが、なかでもＣＭＰ法はグローバルな平坦性が
得られやすいことから注目されている。
伴って基板表面での凹凸が著しくなってきている。凹凸
の激しい表面では、フォトリソグラフィにおける解像度
が低下し、また配線の断線・短絡が起こりやすくなるこ
とから層間絶縁膜を平坦化することが求められる。平坦
化技術としては、グラスフロー法、ＳＯＧ(Spin on
Glass）法、エッチバック法、ＣＭＰ法、など知ら
れているが、なかでもＣＭＰ法はグローバルな平坦性が
得られやすいことから注目されている。
【０００３】図７（ａ）〜（ｄ）は、特開平５−３１５
３０８号公報にて提案された、ＣＭＰ法を用いた従来の
平坦化方法（以下、第１の従来例という）を示す工程順
断面図である。図７（ａ）に示すように、シリコン基板
２１上にはデバイス層２２が形成され、その上に下地凸
パターン２３が形成されている。その上に、ＳｉＯ2 膜
２４、ＢＰＳＧ（borophosphosilicate glass ）膜２５
を順次堆積する。このとき、ＢＰＳＧ膜２５の表面には
下地凸パターン２３の凸形状が現れる。
３０８号公報にて提案された、ＣＭＰ法を用いた従来の
平坦化方法（以下、第１の従来例という）を示す工程順
断面図である。図７（ａ）に示すように、シリコン基板
２１上にはデバイス層２２が形成され、その上に下地凸
パターン２３が形成されている。その上に、ＳｉＯ2 膜
２４、ＢＰＳＧ（borophosphosilicate glass ）膜２５
を順次堆積する。このとき、ＢＰＳＧ膜２５の表面には
下地凸パターン２３の凸形状が現れる。
【０００４】次に、図７（ｂ）に示すように、ポリッシ
ング保護膜となるＳｉ3 Ｎ4 膜２６を形成し、フォトリ
ソグラフィおよびドライエッチングによりＢＰＳＧ膜２
５表面の凸部上のＳｉ3 Ｎ4 膜２６を除去する。この
時、Ｓｉ3 Ｎ4 膜２６がＢＰＳＧ膜２５の凸部にかから
ないように少し広めにＳｉ3 Ｎ4 膜２６を除去し、凹部
の表面にもＢＰＳＧ膜２５を露出させる。
ング保護膜となるＳｉ3 Ｎ4 膜２６を形成し、フォトリ
ソグラフィおよびドライエッチングによりＢＰＳＧ膜２
５表面の凸部上のＳｉ3 Ｎ4 膜２６を除去する。この
時、Ｓｉ3 Ｎ4 膜２６がＢＰＳＧ膜２５の凸部にかから
ないように少し広めにＳｉ3 Ｎ4 膜２６を除去し、凹部
の表面にもＢＰＳＧ膜２５を露出させる。
【０００５】次に、図７（ｃ）に示すように、コロイダ
ルシリカスラリーを用いて研磨すると、Ｓｉ3 Ｎ4 膜２
６の存在しないＢＰＳＧ膜２５の表面の凸部選択的に研
磨除去される。一方、プラズマＢＰＳＧ膜２５表面の凸
部以外の領域はＳｉ3 Ｎ4 膜２６に保護されているため
研磨は進行しない。そして、最後に図７（ｄ）に示すよ
うに、Ｓｉ3 Ｎ4 膜２６をエッチング除去すれば、平坦
な表面を得ることができる。
ルシリカスラリーを用いて研磨すると、Ｓｉ3 Ｎ4 膜２
６の存在しないＢＰＳＧ膜２５の表面の凸部選択的に研
磨除去される。一方、プラズマＢＰＳＧ膜２５表面の凸
部以外の領域はＳｉ3 Ｎ4 膜２６に保護されているため
研磨は進行しない。そして、最後に図７（ｄ）に示すよ
うに、Ｓｉ3 Ｎ4 膜２６をエッチング除去すれば、平坦
な表面を得ることができる。
【０００６】ＣＭＰ法を用いた他の平坦化技術として、
下地段差のある半導体基板上に均一の膜厚のＰＳＧ（ph
osphosilicate glass ）膜、薄い膜厚のＳｉ3 Ｎ4 膜、
厚いＢＰＳＧ膜を順次堆積した後、ＣＭＰ法によりＢＰ
ＳＧ膜をＳｉ3 Ｎ4 膜の表面の一部が露出するまで研磨
する手法（以下、第２の従来例という）が、特開平５−
２２６３３４号公報により提案されている。
下地段差のある半導体基板上に均一の膜厚のＰＳＧ（ph
osphosilicate glass ）膜、薄い膜厚のＳｉ3 Ｎ4 膜、
厚いＢＰＳＧ膜を順次堆積した後、ＣＭＰ法によりＢＰ
ＳＧ膜をＳｉ3 Ｎ4 膜の表面の一部が露出するまで研磨
する手法（以下、第２の従来例という）が、特開平５−
２２６３３４号公報により提案されている。
【０００７】
【発明が解決しようとする課題】上述した第１の従来例
の製造方法では、以下のような問題点があった。第１の
従来例では、終点検知が難しく、図８（ａ）に示す状態
からさらに研磨を続けるとポリッシング保護膜であるＳ
ｉ3 Ｎ4 膜２６で覆われていない領域では、図８（ｂ）
に示されるように、凹部２７が形成されてしまう。さら
に、図９（ａ）に示すような大面積の下地凸パターン２
３の形成されている領域では広い面積でＳｉ3 Ｎ4 膜で
保護されないことになるため研磨が進行し易く、図９
（ｂ）に示されるように、凹部２７が形成されてしま
う。
の製造方法では、以下のような問題点があった。第１の
従来例では、終点検知が難しく、図８（ａ）に示す状態
からさらに研磨を続けるとポリッシング保護膜であるＳ
ｉ3 Ｎ4 膜２６で覆われていない領域では、図８（ｂ）
に示されるように、凹部２７が形成されてしまう。さら
に、図９（ａ）に示すような大面積の下地凸パターン２
３の形成されている領域では広い面積でＳｉ3 Ｎ4 膜で
保護されないことになるため研磨が進行し易く、図９
（ｂ）に示されるように、凹部２７が形成されてしま
う。
【０００８】また、第１の従来例ではこのポリッシング
保護膜となるＳｉ3 Ｎ4 膜をフォトリソグラフィ技術で
形成しているため、工数が多くなるという問題がある
外、配線の高集積化、微細化にともなって目合わせにず
れが生じて、下地凸パターン上部にＳｉ3 Ｎ4 膜２６が
残る可能性がある。下地凸パターン上にＳｉ3 Ｎ4 膜が
残ると、ＣＭＰによる平坦化は困難になる。
保護膜となるＳｉ3 Ｎ4 膜をフォトリソグラフィ技術で
形成しているため、工数が多くなるという問題がある
外、配線の高集積化、微細化にともなって目合わせにず
れが生じて、下地凸パターン上部にＳｉ3 Ｎ4 膜２６が
残る可能性がある。下地凸パターン上にＳｉ3 Ｎ4 膜が
残ると、ＣＭＰによる平坦化は困難になる。
【０００９】また、第２の従来例では、下地に大面積の
凹パターンが存在している場合には、図９（ｂ）に示す
パターンとは逆に、下地凹パターンのある領域上でのＢ
ＰＳＧ膜の表面に凹部が形成されやすくなる。また、こ
の第２の従来例では、層間絶縁膜の表面が２種類の絶縁
膜（Ｓｉ3 Ｎ4 膜とＢＰＳＧ膜）が存在しているため、
後工程でのエッチング工程や成膜工程あるいは膜のパタ
ーニング工程での工程管理が難しくなるという欠点があ
った。
凹パターンが存在している場合には、図９（ｂ）に示す
パターンとは逆に、下地凹パターンのある領域上でのＢ
ＰＳＧ膜の表面に凹部が形成されやすくなる。また、こ
の第２の従来例では、層間絶縁膜の表面が２種類の絶縁
膜（Ｓｉ3 Ｎ4 膜とＢＰＳＧ膜）が存在しているため、
後工程でのエッチング工程や成膜工程あるいは膜のパタ
ーニング工程での工程管理が難しくなるという欠点があ
った。
【００１０】本発明は、このような従来例の問題点に鑑
みてなされたものであって、その目的は、フォトリソグ
ラフィ工程などの複雑な工程を必要とすることなく、簡
単な工程で容易に平坦な表面の層間絶縁膜を形成しうる
ようにすることである。
みてなされたものであって、その目的は、フォトリソグ
ラフィ工程などの複雑な工程を必要とすることなく、簡
単な工程で容易に平坦な表面の層間絶縁膜を形成しうる
ようにすることである。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めの本発明による半導体装置の製造方法は、 段差の
ある半導体基板上に、前記段差以上の膜厚の第１の無機
絶縁膜を形成する工程と、 前記第１の無機絶縁膜上
に、該第１の無機絶縁膜より化学的機械研磨（ＣＭＰ）
における研磨速度が高い材料からなる第２の無機絶縁膜
を形成する工程と、 前記第１の無機絶縁膜と前記第
２の無機絶縁膜との研磨速度比が、１：１．５〜４であ
る化学的機械研磨により、第１の無機絶縁膜上の前記第
２の無機絶縁膜を完全に除去して平坦面を形成する工程
と、を備え、前記第２の無機絶縁膜の膜厚は該第２の無
機絶縁膜の研磨除去が完了した時点でほぼ完全な平坦面
が得られる値に選定され、前記第（３）の工程におい
て、表面に前記第１の無機絶縁膜と前記第２の無機絶縁
膜とが混在している状態では、標高の高い領域が優先的
に研磨される条件にて化学的機械研磨が行われることを
特徴としている。そして、好ましくは第１の無機絶縁膜
と第２の無機絶縁膜とが、同一気相成長装置において連
続して成膜される。
めの本発明による半導体装置の製造方法は、 段差の
ある半導体基板上に、前記段差以上の膜厚の第１の無機
絶縁膜を形成する工程と、 前記第１の無機絶縁膜上
に、該第１の無機絶縁膜より化学的機械研磨（ＣＭＰ）
における研磨速度が高い材料からなる第２の無機絶縁膜
を形成する工程と、 前記第１の無機絶縁膜と前記第
２の無機絶縁膜との研磨速度比が、１：１．５〜４であ
る化学的機械研磨により、第１の無機絶縁膜上の前記第
２の無機絶縁膜を完全に除去して平坦面を形成する工程
と、を備え、前記第２の無機絶縁膜の膜厚は該第２の無
機絶縁膜の研磨除去が完了した時点でほぼ完全な平坦面
が得られる値に選定され、前記第（３）の工程におい
て、表面に前記第１の無機絶縁膜と前記第２の無機絶縁
膜とが混在している状態では、標高の高い領域が優先的
に研磨される条件にて化学的機械研磨が行われることを
特徴としている。そして、好ましくは第１の無機絶縁膜
と第２の無機絶縁膜とが、同一気相成長装置において連
続して成膜される。
【００１２】
【発明の実施の形態】図１（ａ）〜（ｃ）は、本発明の
実施の形態を説明するための工程順断面図である。本発
明においては、シリコン基板１上に形成された配線下絶
縁膜２の上に下層配線膜として例えばＡｌ配線３が形成
される。その上に第１の絶縁膜４を形成する。第１の絶
縁膜は単一の層からなる絶縁膜であってもよいが、下層
を高品質の酸化膜とする多層の絶縁膜によって形成する
ことができる。第１の絶縁膜は、望ましくはＳｉＯＮま
たはＳｉＯ2 により形成される。これらの膜は、ＴＥＯ
Ｓ（Tetra Ethyl OrthoSilicate ）などをソースとする
プラズマＣＶＤ法によって形成しうるが、この成膜法に
限定されるものではなく、無機ソースを使用したＣＶＤ
法も可能であり、低圧ＣＶＤ（ＬＰＣＶＤ）法、常圧Ｃ
ＶＤ（ＡＰＣＶＤ）法、光ＣＶＤ法などの成膜技術を用
いることができる。この第１の絶縁膜は、下地段差（こ
の場合はＡｌ配線３）の膜厚よりに厚い膜厚になされ
る。また、この第１の絶縁膜を多層の絶縁層によって形
成するときは最上層の絶縁層の膜厚が最も厚い膜厚とな
るようにする。
実施の形態を説明するための工程順断面図である。本発
明においては、シリコン基板１上に形成された配線下絶
縁膜２の上に下層配線膜として例えばＡｌ配線３が形成
される。その上に第１の絶縁膜４を形成する。第１の絶
縁膜は単一の層からなる絶縁膜であってもよいが、下層
を高品質の酸化膜とする多層の絶縁膜によって形成する
ことができる。第１の絶縁膜は、望ましくはＳｉＯＮま
たはＳｉＯ2 により形成される。これらの膜は、ＴＥＯ
Ｓ（Tetra Ethyl OrthoSilicate ）などをソースとする
プラズマＣＶＤ法によって形成しうるが、この成膜法に
限定されるものではなく、無機ソースを使用したＣＶＤ
法も可能であり、低圧ＣＶＤ（ＬＰＣＶＤ）法、常圧Ｃ
ＶＤ（ＡＰＣＶＤ）法、光ＣＶＤ法などの成膜技術を用
いることができる。この第１の絶縁膜は、下地段差（こ
の場合はＡｌ配線３）の膜厚よりに厚い膜厚になされ
る。また、この第１の絶縁膜を多層の絶縁層によって形
成するときは最上層の絶縁層の膜厚が最も厚い膜厚とな
るようにする。
【００１３】次に、第１の絶縁膜４上に第２の絶縁膜５
を成長させる〔図１（ａ）〕。この第２の絶縁膜は、Ｃ
ＭＰにおける研磨速度が第１の絶縁膜（多層の絶縁層に
よって形成されている場合には最上層の絶縁層）より高
い材料を用いて形成される。たとえば、第１の絶縁膜が
ＳｉＯＮである場合には、ＳｉＯ2 、ＰＳＧ（phosphos
ilicate glass ）、ＢＳＧ（borosilicate glass）また
はＢＰＳＧ（borophosphosilicate glass ）などにより
形成され、第１の絶縁膜がＳｉＯ2 である場合には、Ｐ
ＳＧ、ＢＳＧ、ＢＰＳＧなどにより形成される。この第
２の絶縁膜５は、少なくとも第１の絶縁膜の表面に形成
された凹部を埋め込むことのできる膜厚に形成される。
この第２の絶縁膜５も第１の絶縁膜４と同様にＣＶＤ法
により形成されるが、望ましくは、同一気相成長装置を
用いて第１の絶縁膜に続けて連続的に成膜を行う。
を成長させる〔図１（ａ）〕。この第２の絶縁膜は、Ｃ
ＭＰにおける研磨速度が第１の絶縁膜（多層の絶縁層に
よって形成されている場合には最上層の絶縁層）より高
い材料を用いて形成される。たとえば、第１の絶縁膜が
ＳｉＯＮである場合には、ＳｉＯ2 、ＰＳＧ（phosphos
ilicate glass ）、ＢＳＧ（borosilicate glass）また
はＢＰＳＧ（borophosphosilicate glass ）などにより
形成され、第１の絶縁膜がＳｉＯ2 である場合には、Ｐ
ＳＧ、ＢＳＧ、ＢＰＳＧなどにより形成される。この第
２の絶縁膜５は、少なくとも第１の絶縁膜の表面に形成
された凹部を埋め込むことのできる膜厚に形成される。
この第２の絶縁膜５も第１の絶縁膜４と同様にＣＶＤ法
により形成されるが、望ましくは、同一気相成長装置を
用いて第１の絶縁膜に続けて連続的に成膜を行う。
【００１４】次に、ＣＭＰ法を用いて研磨を行うと、ま
ず、第２の絶縁膜５の凸部が優先的に研磨されやがてＡ
ｌ配線３上での第１の絶縁膜の表面が露出する〔図１
（ｂ）〕。この研磨過程において、凹部における第２の
絶縁膜５の研磨はそれ程進まずかなりの膜厚の状態で残
される。この状態からさらに研磨を続けると、Ａ部にお
いて第１の絶縁膜４の研磨が始まるが、第１の絶縁膜は
第２の絶縁膜より研磨速度の遅い材料により形成されて
いるため、研磨速度は第２の絶縁膜の場合よりも低下す
る。一方、Ｂ部では凹部に残された第２の絶縁膜は、凹
部が浅くなったために図１（ａ）の状態における場合よ
りも速くなる。このように研磨速度がバランスすること
により、残りの第２の絶縁膜が終了する時点で、図１
（ｃ）に示すように、ほぼ完全な平坦面を得ることがで
きる。このような効果を得るためには、第１の絶縁膜と
第２の絶縁膜との研磨速度比を１．５〜４程度に納める
ことが望ましい。研磨速度に極端な差がある場合には、
図８（ｂ）、図９（ｂ）に示されるように、凹部を生じ
易くなるが、研磨速度比を上記の程度に選定する場合に
は従来例のこの作用を緩和することができ、第２の絶縁
膜の膜厚を適切に選択することにより完全平坦性を得る
ことができる。
ず、第２の絶縁膜５の凸部が優先的に研磨されやがてＡ
ｌ配線３上での第１の絶縁膜の表面が露出する〔図１
（ｂ）〕。この研磨過程において、凹部における第２の
絶縁膜５の研磨はそれ程進まずかなりの膜厚の状態で残
される。この状態からさらに研磨を続けると、Ａ部にお
いて第１の絶縁膜４の研磨が始まるが、第１の絶縁膜は
第２の絶縁膜より研磨速度の遅い材料により形成されて
いるため、研磨速度は第２の絶縁膜の場合よりも低下す
る。一方、Ｂ部では凹部に残された第２の絶縁膜は、凹
部が浅くなったために図１（ａ）の状態における場合よ
りも速くなる。このように研磨速度がバランスすること
により、残りの第２の絶縁膜が終了する時点で、図１
（ｃ）に示すように、ほぼ完全な平坦面を得ることがで
きる。このような効果を得るためには、第１の絶縁膜と
第２の絶縁膜との研磨速度比を１．５〜４程度に納める
ことが望ましい。研磨速度に極端な差がある場合には、
図８（ｂ）、図９（ｂ）に示されるように、凹部を生じ
易くなるが、研磨速度比を上記の程度に選定する場合に
は従来例のこの作用を緩和することができ、第２の絶縁
膜の膜厚を適切に選択することにより完全平坦性を得る
ことができる。
【００１５】なお、配線としては、アルミニウムの外、
アルミニウム合金、チタン合金、タングステン、銅、ポ
リシリコンなどからなる配線であってもよい。また、下
地段差となるものは、配線の外、キャパシタ、抵抗、電
極、絶縁層などであってもよい。
アルミニウム合金、チタン合金、タングステン、銅、ポ
リシリコンなどからなる配線であってもよい。また、下
地段差となるものは、配線の外、キャパシタ、抵抗、電
極、絶縁層などであってもよい。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図２（ａ）〜（ｅ）および図３
（ａ）、（ｂ）は、本発明の第１の実施例を説明するた
めの工程順断面図である。なお、図２は、比較的下地の
凹・凸パターンの面積が狭い場合を、図３は大面積の凸
または凹パターンが形成されている場合を示している。
以下では、図２を中心に説明を行う。図２（ａ）に示す
ように、シリコン基板上１１の上に、常圧化学気相成長
法によりＢＰＳＧ膜を０．５μｍの厚さに堆積した後、
７００℃の窒素ガス雰囲気中で３０秒間のランプによる
熱処理（Rapid Thermal Anneal；ＲＴＡ）を行い、配線
下絶縁膜１２を形成する。次に、配線下絶縁膜１２の上
に銅およびシリコンを含有するアルミニウム膜をスパッ
タリング法により１μｍの厚さで堆積しこれをパターニ
ングしてＡｌ配線１３ａを形成する。
て説明する。 ［第１の実施例］図２（ａ）〜（ｅ）および図３
（ａ）、（ｂ）は、本発明の第１の実施例を説明するた
めの工程順断面図である。なお、図２は、比較的下地の
凹・凸パターンの面積が狭い場合を、図３は大面積の凸
または凹パターンが形成されている場合を示している。
以下では、図２を中心に説明を行う。図２（ａ）に示す
ように、シリコン基板上１１の上に、常圧化学気相成長
法によりＢＰＳＧ膜を０．５μｍの厚さに堆積した後、
７００℃の窒素ガス雰囲気中で３０秒間のランプによる
熱処理（Rapid Thermal Anneal；ＲＴＡ）を行い、配線
下絶縁膜１２を形成する。次に、配線下絶縁膜１２の上
に銅およびシリコンを含有するアルミニウム膜をスパッ
タリング法により１μｍの厚さで堆積しこれをパターニ
ングしてＡｌ配線１３ａを形成する。
【００１７】次に、図２（ｂ）に示すように、Ａｌ配線
１３ａを含む表面に、プラズマ化学気相成長装置を用い
て、基板温度３９０℃、圧力９．０Torr、ＴＥＯＳを供
給するＨｅ流量４５０sccm、Ｎ2 Ｏ流量５００sccm、周
波数１３．５６ＭＨｚ、パワー４８０Ｗの条件でＳｉＯ
Ｎ膜１４を２．０μｍの厚さに堆積する。
１３ａを含む表面に、プラズマ化学気相成長装置を用い
て、基板温度３９０℃、圧力９．０Torr、ＴＥＯＳを供
給するＨｅ流量４５０sccm、Ｎ2 Ｏ流量５００sccm、周
波数１３．５６ＭＨｚ、パワー４８０Ｗの条件でＳｉＯ
Ｎ膜１４を２．０μｍの厚さに堆積する。
【００１８】続いて、図２（ｃ）に示すように、ＳｉＯ
Ｎ膜１４の成膜に連続して、基板温度３９０℃、圧力
９．０Torr、ＴＥＯＳを供給するＨｅ流量４５０sccm、
Ｏ2 流量３００sccm、周波数１３．５６ＭＨｚ、パワー
４８０Ｗの条件でＳｉＯ2 膜１５を０．８μｍの厚さに
堆積する〔図３（ａ）〕。ここで、連続成膜とはＮ2 Ｏ
ガス供給の有無などをコントロールすることによって性
質の異なる膜を同一プロセスで堆積するこという。
Ｎ膜１４の成膜に連続して、基板温度３９０℃、圧力
９．０Torr、ＴＥＯＳを供給するＨｅ流量４５０sccm、
Ｏ2 流量３００sccm、周波数１３．５６ＭＨｚ、パワー
４８０Ｗの条件でＳｉＯ2 膜１５を０．８μｍの厚さに
堆積する〔図３（ａ）〕。ここで、連続成膜とはＮ2 Ｏ
ガス供給の有無などをコントロールすることによって性
質の異なる膜を同一プロセスで堆積するこという。
【００１９】最後に、図２（ｄ）に示すように、ＣＭＰ
法を用いて、多層構造の層間絶縁膜を研磨し、平坦化し
た〔図３（ｂ）〕。研磨条件は、研磨圧力７．０psi(po
undsquare inch ）、裏面圧力３．５psi 、定盤回転数
２０rpm 、キャリア回転数４０rpm 、研磨剤流量１５０
cc/minで行った。本実施例の方法によれば、図３（ｂ）
に示されるように、凸パターンや凹パターンが広い面積
に渡って存在している場合にも、研磨表面に凹部が発生
することのないようにすることができ、グローバルな平
坦性をもつ層間絶縁膜を形成することができた。
法を用いて、多層構造の層間絶縁膜を研磨し、平坦化し
た〔図３（ｂ）〕。研磨条件は、研磨圧力７．０psi(po
undsquare inch ）、裏面圧力３．５psi 、定盤回転数
２０rpm 、キャリア回転数４０rpm 、研磨剤流量１５０
cc/minで行った。本実施例の方法によれば、図３（ｂ）
に示されるように、凸パターンや凹パターンが広い面積
に渡って存在している場合にも、研磨表面に凹部が発生
することのないようにすることができ、グローバルな平
坦性をもつ層間絶縁膜を形成することができた。
【００２０】このＣＭＰ法の研磨時間の終点検出法は、
ＳｉＯ2 膜とＳｉＯＮ膜の研磨レートの違いを用いた。
プラズマＳｉＯ2 膜の研磨レートは１４０nm/minであ
り、プラズマＳｉＯＮ膜の研磨レートは８０nm/minであ
る。この研磨レートの変化は、ウェハを保持するキャリ
アを回転させるモータの電流変化によってモニタでき
る。これは最初のＳｉＯ2 膜の研磨時にキャリアを回転
させるモータの出力トルクが下層の研磨レートが遅いＳ
ｉＯＮ膜の研磨時には減少しこれに伴ってその電流が元
の約４０〜５０％に減少するためである。この電流を研
磨時には常時モニタすることにより、図２（ｄ）、図３
（ｂ）に示した層間絶縁膜構造の終点検出ができる。
ＳｉＯ2 膜とＳｉＯＮ膜の研磨レートの違いを用いた。
プラズマＳｉＯ2 膜の研磨レートは１４０nm/minであ
り、プラズマＳｉＯＮ膜の研磨レートは８０nm/minであ
る。この研磨レートの変化は、ウェハを保持するキャリ
アを回転させるモータの電流変化によってモニタでき
る。これは最初のＳｉＯ2 膜の研磨時にキャリアを回転
させるモータの出力トルクが下層の研磨レートが遅いＳ
ｉＯＮ膜の研磨時には減少しこれに伴ってその電流が元
の約４０〜５０％に減少するためである。この電流を研
磨時には常時モニタすることにより、図２（ｄ）、図３
（ｂ）に示した層間絶縁膜構造の終点検出ができる。
【００２１】さらに、このＳｉＯＮ膜をＳＩＭＳ（Seco
ndary Ion Mass Spectrometer ；２次イオン質量分析）
装置を用いて分析した結果、Ｎ2 Ｏガスを用いた場合で
は９×１０20atoms/cc、Ｎ2 ガスを用いた場合では１．
５×１０20atoms/ccのＮが膜中に含まれていることがわ
かった。ＳｉＯＮ膜の上に形成されているＳｉＯ2 膜の
Ｎ含有量は１×１０18atoms/ccであったことを考慮する
と、このＳｉＯＮ膜はストッパ膜として十分なＮ量が含
まれていると考えられる。
ndary Ion Mass Spectrometer ；２次イオン質量分析）
装置を用いて分析した結果、Ｎ2 Ｏガスを用いた場合で
は９×１０20atoms/cc、Ｎ2 ガスを用いた場合では１．
５×１０20atoms/ccのＮが膜中に含まれていることがわ
かった。ＳｉＯＮ膜の上に形成されているＳｉＯ2 膜の
Ｎ含有量は１×１０18atoms/ccであったことを考慮する
と、このＳｉＯＮ膜はストッパ膜として十分なＮ量が含
まれていると考えられる。
【００２２】また、本実施例ではＮ2 Ｏガスを用いその
流量を５００sccmとしたが、Ｎ2 Ｏに代え、Ｎ2 または
ＮＨ3 を用いることができ、またガス流量範囲も２００
sccmから１０００sccmまでの範囲で適宜の値に選定しう
る。さらに、本実施例ではＳｉＯＮ膜の膜厚を２．０μ
ｍ、ＳｉＯ2 膜の膜厚を０．８μｍとしたが、上記膜厚
のＡｌ配線の場合、ＳｉＯＮ膜の範囲が１．０μｍ以上
２．５μｍ以下、ＳｉＯ2 膜の範囲が０．５μｍ以上
１．５μｍ以下であれば本実施例と同様の効果を得るこ
とができる。
流量を５００sccmとしたが、Ｎ2 Ｏに代え、Ｎ2 または
ＮＨ3 を用いることができ、またガス流量範囲も２００
sccmから１０００sccmまでの範囲で適宜の値に選定しう
る。さらに、本実施例ではＳｉＯＮ膜の膜厚を２．０μ
ｍ、ＳｉＯ2 膜の膜厚を０．８μｍとしたが、上記膜厚
のＡｌ配線の場合、ＳｉＯＮ膜の範囲が１．０μｍ以上
２．５μｍ以下、ＳｉＯ2 膜の範囲が０．５μｍ以上
１．５μｍ以下であれば本実施例と同様の効果を得るこ
とができる。
【００２３】［第２の実施例］図４（ａ）〜（ｄ）は、
本発明の第２の実施例を説明するための工程順断面図で
ある。図４（ａ）に示すように、シリコン基板上１１の
上に、第１の実施例と同様の方法により配線下絶縁膜１
２を形成し、続いて、その上に銅およびシリコンを含有
するアルミニウム膜をスパッタリング法により１μｍの
厚さで堆積しこれをパターニングしてＡｌ配線１３ａを
形成する。次に、Ａｌ配線１３ａを含む表面にプラズマ
化学気相成長装置を用いて、ＳｉＯ2 膜１５を、基板温
度３９０℃、圧力９．０Torr、ＴＥＯＳを供給するＨｅ
流量４５０sccm、Ｏ2 流量４５０sccm、周波数１３．５
６ＭＨｚ、パワー４８０Ｗの条件で０．４μｍの厚さに
堆積する。
本発明の第２の実施例を説明するための工程順断面図で
ある。図４（ａ）に示すように、シリコン基板上１１の
上に、第１の実施例と同様の方法により配線下絶縁膜１
２を形成し、続いて、その上に銅およびシリコンを含有
するアルミニウム膜をスパッタリング法により１μｍの
厚さで堆積しこれをパターニングしてＡｌ配線１３ａを
形成する。次に、Ａｌ配線１３ａを含む表面にプラズマ
化学気相成長装置を用いて、ＳｉＯ2 膜１５を、基板温
度３９０℃、圧力９．０Torr、ＴＥＯＳを供給するＨｅ
流量４５０sccm、Ｏ2 流量４５０sccm、周波数１３．５
６ＭＨｚ、パワー４８０Ｗの条件で０．４μｍの厚さに
堆積する。
【００２４】続いて、図４（ｂ）に示すように、連続し
てＳｉＯＮ膜１４を、基板温度３９０℃、圧力９．０To
rr、ＴＥＯＳを供給するＨｅ流量４５０sccm、Ｎ2 Ｏ流
量５００sccm、周波数１３．５６ＭＨｚ、パワー４８０
Ｗの条件で１．５μｍの厚さに堆積する。
てＳｉＯＮ膜１４を、基板温度３９０℃、圧力９．０To
rr、ＴＥＯＳを供給するＨｅ流量４５０sccm、Ｎ2 Ｏ流
量５００sccm、周波数１３．５６ＭＨｚ、パワー４８０
Ｗの条件で１．５μｍの厚さに堆積する。
【００２５】次に、図４（ｃ）に示すように、連続して
再びＳｉＯ2 膜１５を基板温度３９０℃、圧力９．０To
rr、ＴＥＯＳを供給するＨｅ流量４５０sccm、Ｏ2 流量
３００sccm、、周波数１３．５６ＭＨｚ、パワー４８０
Ｗの条件で０．８μｍの厚さに堆積する。最後に、図４
（ｄ）に示すように、ＣＭＰ法を用いて、多層構造の層
間絶縁膜を研磨し、平坦化した。研磨条件は、研磨圧力
７．０psi 、裏面圧力３．５psi、定盤回転数２０rpm
、キャリア回転数４０rpm 、研磨剤流量１５０cc/min
で行った。本実施例においても、図３（ｂ）に示される
第１の実施例の場合と同様に、下地に広い凸パターンが
ある場合にも広い凹パターンがある場合にも、平坦な表
面を得ることができた。
再びＳｉＯ2 膜１５を基板温度３９０℃、圧力９．０To
rr、ＴＥＯＳを供給するＨｅ流量４５０sccm、Ｏ2 流量
３００sccm、、周波数１３．５６ＭＨｚ、パワー４８０
Ｗの条件で０．８μｍの厚さに堆積する。最後に、図４
（ｄ）に示すように、ＣＭＰ法を用いて、多層構造の層
間絶縁膜を研磨し、平坦化した。研磨条件は、研磨圧力
７．０psi 、裏面圧力３．５psi、定盤回転数２０rpm
、キャリア回転数４０rpm 、研磨剤流量１５０cc/min
で行った。本実施例においても、図３（ｂ）に示される
第１の実施例の場合と同様に、下地に広い凸パターンが
ある場合にも広い凹パターンがある場合にも、平坦な表
面を得ることができた。
【００２６】［第３の実施例］図５（ａ）、（ｂ）は、
本発明の第３の実施例を説明するための工程順断面図で
ある。まず、シリコン基板上１１の上に、配線下絶縁膜
１２を形成し、その上にポリシリコンをＣＶＤ法により
０．５μｍの厚さに堆積しこれをパターニングしてポリ
シリコン配線１３ｂを形成する。
本発明の第３の実施例を説明するための工程順断面図で
ある。まず、シリコン基板上１１の上に、配線下絶縁膜
１２を形成し、その上にポリシリコンをＣＶＤ法により
０．５μｍの厚さに堆積しこれをパターニングしてポリ
シリコン配線１３ｂを形成する。
【００２７】次に、ポリシリコン配線１３ｂを含む表面
にプラズマ化学気相成長装置を用いて、ＳｉＯ2 膜１５
を、基板温度３９０℃、圧力９．０Torr、ＴＥＯＳを供
給するＨｅ流量４５０sccm、Ｏ2 流量３００sccm、周波
数１３．５６ＭＨｚ、パワー４８０Ｗの条件で１．０μ
ｍの厚さで堆積する。続いて、同一装置で連続してＢＰ
ＳＧ膜１６を、基板温度４５０℃、圧力６．０Torr、Ｔ
ＥＯＳを供給するＨｅ流量４５０sccm、Ｏ2 流量３００
sccm、周波数１３．５６ＭＨｚ、パワー２００Ｗの条件
でＴＭＢ〔Tri-Methyl Borate ；Ｂ（ＯＣＨ3 ）3 〕と
ＴＭＯＰ〔Tri-Methyl Phosphate；ＰＯ（ＯＣＨ3 ）
3 〕を供給するＨｅガスをそれぞれ４３５sccm、５０sc
cmずつ新たに供給して０．４μｍの厚さに堆積する〔図
５（ａ）〕。
にプラズマ化学気相成長装置を用いて、ＳｉＯ2 膜１５
を、基板温度３９０℃、圧力９．０Torr、ＴＥＯＳを供
給するＨｅ流量４５０sccm、Ｏ2 流量３００sccm、周波
数１３．５６ＭＨｚ、パワー４８０Ｗの条件で１．０μ
ｍの厚さで堆積する。続いて、同一装置で連続してＢＰ
ＳＧ膜１６を、基板温度４５０℃、圧力６．０Torr、Ｔ
ＥＯＳを供給するＨｅ流量４５０sccm、Ｏ2 流量３００
sccm、周波数１３．５６ＭＨｚ、パワー２００Ｗの条件
でＴＭＢ〔Tri-Methyl Borate ；Ｂ（ＯＣＨ3 ）3 〕と
ＴＭＯＰ〔Tri-Methyl Phosphate；ＰＯ（ＯＣＨ3 ）
3 〕を供給するＨｅガスをそれぞれ４３５sccm、５０sc
cmずつ新たに供給して０．４μｍの厚さに堆積する〔図
５（ａ）〕。
【００２８】最後に、図５（ｂ）に示すように、ＣＭＰ
法を用いて、多層構造の層間絶縁膜を研磨し、平坦化し
た。研磨条件は、研磨圧力７．０psi 、裏面圧力３．５
psi、定盤回転数２０rpm 、キャリア回転数４０rpm 、
研磨剤流量１５０cc/minで行った。このＣＭＰ法の研磨
時間の終点検出法はＳｉＯ2 膜とＢＰＳＧ膜の研磨レー
トの違いを用いた。ＳｉＯ2 膜の研磨レートは１４０nm
/min、ＢＰＳＧ膜の研磨レートは２９０nm/minである。
この研磨レートの違いを第１の実施例と同様にキャリア
を回転させるモータの電流変化をモニタして研磨の終点
検出を行った。
法を用いて、多層構造の層間絶縁膜を研磨し、平坦化し
た。研磨条件は、研磨圧力７．０psi 、裏面圧力３．５
psi、定盤回転数２０rpm 、キャリア回転数４０rpm 、
研磨剤流量１５０cc/minで行った。このＣＭＰ法の研磨
時間の終点検出法はＳｉＯ2 膜とＢＰＳＧ膜の研磨レー
トの違いを用いた。ＳｉＯ2 膜の研磨レートは１４０nm
/min、ＢＰＳＧ膜の研磨レートは２９０nm/minである。
この研磨レートの違いを第１の実施例と同様にキャリア
を回転させるモータの電流変化をモニタして研磨の終点
検出を行った。
【００２９】また、本実施例ではＳｉＯ2 膜の膜厚を
１．０μｍ、ＢＰＳＧ膜の膜厚を０．４μｍとしたがＳ
ｉＯ2 膜の範囲が０．５μｍ以上１．５μｍ以下、ＢＰ
ＳＧ膜７範囲が０．２μｍ以上１．０μｍ以下であれば
本実施例と同様の効果を得ることができる。さらに、本
実施例では研磨速度の速い上層膜としてＢＰＳＧ膜を用
いたが、ＰＳＧ膜、ＢＳＧ膜を用いても同様に層間絶縁
膜を平坦化できる。
１．０μｍ、ＢＰＳＧ膜の膜厚を０．４μｍとしたがＳ
ｉＯ2 膜の範囲が０．５μｍ以上１．５μｍ以下、ＢＰ
ＳＧ膜７範囲が０．２μｍ以上１．０μｍ以下であれば
本実施例と同様の効果を得ることができる。さらに、本
実施例では研磨速度の速い上層膜としてＢＰＳＧ膜を用
いたが、ＰＳＧ膜、ＢＳＧ膜を用いても同様に層間絶縁
膜を平坦化できる。
【００３０】［第４の実施例］図６（ａ）、（ｂ）は、
本発明の第４の実施例を説明するための工程順断面図で
ある。まず、シリコン基板上１１の上に配線下絶縁膜１
２を形成し、その上にポリシリコン膜をＣＶＤ法により
０．５μｍの厚さに堆積しこれをパターニングしてポリ
シリコン配線１３ｂを形成する。
本発明の第４の実施例を説明するための工程順断面図で
ある。まず、シリコン基板上１１の上に配線下絶縁膜１
２を形成し、その上にポリシリコン膜をＣＶＤ法により
０．５μｍの厚さに堆積しこれをパターニングしてポリ
シリコン配線１３ｂを形成する。
【００３１】次に、ポリシリコン配線１３ｂを含む表面
に、プラズマ気相成長装置を用いてＳｉＯＮ膜１４を、
基板温度３９０℃、圧力９．０Torr、ＴＥＯＳを供給す
るＨｅ流量４５０sccm、Ｎ2 Ｏ流量を５００sccm、周波
数１３．５６ＭＨｚ、パワー４８０Ｗの条件で１．０μ
ｍの厚さに堆積する。続いて、同一装置で連続してＢＰ
ＳＧ膜１６を基板温度４５０℃、圧力６．０Torr、ＴＥ
ＯＳを供給するＨｅ流量４５０sccm、ＴＭＢを供給する
Ｈｅガス流量４３５sccm、ＴＭＯＰを供給するＨｅガス
流量５０sccm、周波数１３．５６ＭＨｚ、パワー２００
Ｗの条件で０．２μｍの厚さで堆積する。
に、プラズマ気相成長装置を用いてＳｉＯＮ膜１４を、
基板温度３９０℃、圧力９．０Torr、ＴＥＯＳを供給す
るＨｅ流量４５０sccm、Ｎ2 Ｏ流量を５００sccm、周波
数１３．５６ＭＨｚ、パワー４８０Ｗの条件で１．０μ
ｍの厚さに堆積する。続いて、同一装置で連続してＢＰ
ＳＧ膜１６を基板温度４５０℃、圧力６．０Torr、ＴＥ
ＯＳを供給するＨｅ流量４５０sccm、ＴＭＢを供給する
Ｈｅガス流量４３５sccm、ＴＭＯＰを供給するＨｅガス
流量５０sccm、周波数１３．５６ＭＨｚ、パワー２００
Ｗの条件で０．２μｍの厚さで堆積する。
【００３２】最後に、図６（ｂ）に示すように、ＣＭＰ
法を用いて、多層構造の層間絶縁膜を平坦化した。研磨
条件は研磨圧力７．０psi 、裏面圧力３．５psi 、定盤
回転数２０rpm 、キャリア回転数４０rpm 、研磨剤流量
１５０cc/minで行った。このＣＭＰ法の研磨時間の終点
検出法は第３の実施例と同様に、ＳｉＯＮ膜とＢＰＳＧ
膜の研磨レートの違いを用いた。ＳｉＯＮ膜の研磨レー
トは８０nm/min、ＢＰＳＧ膜の研磨レートは２９０nm/m
inである。この研磨レートの違いを第１の実施例と同様
にキャリアを回転させるモータの電流変化でモニタして
研磨の終点検出を行った。
法を用いて、多層構造の層間絶縁膜を平坦化した。研磨
条件は研磨圧力７．０psi 、裏面圧力３．５psi 、定盤
回転数２０rpm 、キャリア回転数４０rpm 、研磨剤流量
１５０cc/minで行った。このＣＭＰ法の研磨時間の終点
検出法は第３の実施例と同様に、ＳｉＯＮ膜とＢＰＳＧ
膜の研磨レートの違いを用いた。ＳｉＯＮ膜の研磨レー
トは８０nm/min、ＢＰＳＧ膜の研磨レートは２９０nm/m
inである。この研磨レートの違いを第１の実施例と同様
にキャリアを回転させるモータの電流変化でモニタして
研磨の終点検出を行った。
【００３３】また、本実施例ではＳｉＯＮ膜の膜厚を
１．０μｍ、ＢＰＳＧ膜の膜厚を０．２μｍとしたがＳ
ｉＯＮ膜の範囲が０．５μｍ以上１．５μｍ以下、ＢＰ
ＳＧ膜の範囲が０．１μｍ以上１．０μｍ以下であれ
ば、本実施例と同様の効果が得られる。さらに、本実施
例では研磨速度の速い上層膜としてＢＰＳＧ膜を用いた
が、ＰＳＧ膜、ＢＳＧ膜を用いても同様に層間絶縁膜を
平坦化できる。
１．０μｍ、ＢＰＳＧ膜の膜厚を０．２μｍとしたがＳ
ｉＯＮ膜の範囲が０．５μｍ以上１．５μｍ以下、ＢＰ
ＳＧ膜の範囲が０．１μｍ以上１．０μｍ以下であれ
ば、本実施例と同様の効果が得られる。さらに、本実施
例では研磨速度の速い上層膜としてＢＰＳＧ膜を用いた
が、ＰＳＧ膜、ＢＳＧ膜を用いても同様に層間絶縁膜を
平坦化できる。
【００３４】
【発明の効果】以上説明したように、本発明は、厚く形
成された研磨レートの遅い膜の上に研磨レートの速い膜
を形成して研磨するものであるので、研磨途中から凸部
では研磨速度が遅い絶縁膜を、また凹部では研磨速度の
速い絶縁膜を研磨する状態とすることができるので、両
領域における研磨速度をバランスさせることができ、高
い平坦性を得ることができる。そして、この平坦化はパ
ターン依存性なく実現することができる（すなわち、大
面積の凸パターン上や大面積の凹パターン上にも凹部の
形成されることのない層間絶縁膜を得ることができ
る）。特に、第２の絶縁膜を完全に除去するときにはよ
り高い平坦性を実現することができる。また、第２の絶
縁膜を完全に除去するときには、次工程では単一の絶縁
膜上においてエッチング、成膜あるいはそのパターニン
グなどを行うことができるようになるので、工程管理が
容易になる。
成された研磨レートの遅い膜の上に研磨レートの速い膜
を形成して研磨するものであるので、研磨途中から凸部
では研磨速度が遅い絶縁膜を、また凹部では研磨速度の
速い絶縁膜を研磨する状態とすることができるので、両
領域における研磨速度をバランスさせることができ、高
い平坦性を得ることができる。そして、この平坦化はパ
ターン依存性なく実現することができる（すなわち、大
面積の凸パターン上や大面積の凹パターン上にも凹部の
形成されることのない層間絶縁膜を得ることができ
る）。特に、第２の絶縁膜を完全に除去するときにはよ
り高い平坦性を実現することができる。また、第２の絶
縁膜を完全に除去するときには、次工程では単一の絶縁
膜上においてエッチング、成膜あるいはそのパターニン
グなどを行うことができるようになるので、工程管理が
容易になる。
【００３５】また、本発明による平坦化技術は、フォト
リソグラフィ法等の多くの工数を必要とする手段を用い
ることなく、２層の絶縁膜をＣＶＤ法により堆積し、Ｃ
ＭＰ法による研磨を行うだけであるので、簡単な工程で
平坦化を実現することができコスト削減に資することが
できる。特に、第１の絶縁膜と第２の絶縁膜とを同一装
置内において連続的に成長させる場合にはより生産性を
高めることができる。
リソグラフィ法等の多くの工数を必要とする手段を用い
ることなく、２層の絶縁膜をＣＶＤ法により堆積し、Ｃ
ＭＰ法による研磨を行うだけであるので、簡単な工程で
平坦化を実現することができコスト削減に資することが
できる。特に、第１の絶縁膜と第２の絶縁膜とを同一装
置内において連続的に成長させる場合にはより生産性を
高めることができる。
【図１】本発明の実施の形態を説明するための工程順断
面図。
面図。
【図２】本発明の第１の実施例を説明するための工程順
断面図。
断面図。
【図３】本発明の第１の実施例を説明するための工程順
断面図。
断面図。
【図４】本発明の第２の実施例を説明するための工程順
断面図。
断面図。
【図５】本発明の第３の実施例を説明するための工程順
断面図。
断面図。
【図６】本発明の第４の実施例を説明するための工程順
断面図。
断面図。
【図７】ＣＭＰ法を用いた従来の平坦化技術を説明する
ための工程順断面図。
ための工程順断面図。
【図８】従来例の問題点を説明するための断面図。
【図９】従来例の問題点を説明するための断面図。
１、１１、２１ シリコン基板 ２、１２ 配線下絶縁膜 ２２ デバイス層 ３、１３ａ Ａｌ配線 １３ｂ ポリシリコン配線 ２３ 下地凸パターン ４ 第１絶縁膜 １４ ＳｉＯＮ膜 ５ 第２絶縁膜 １５、２４ ＳｉＯ2 膜 １６、２５ ＢＰＳＧ膜 ２６ Ｓｉ3 Ｎ4 膜 ２７ 凹部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304 622
Claims (5)
- 【請求項１】 （１）段差のある半導体基板上に前記段
差以上の膜厚の第１の無機絶縁膜を形成する工程と、 （２）前記第１の無機絶縁膜上に、該第１の無機絶縁膜
より化学的機械研磨（ＣＭＰ）における研磨速度が高い
材料からなる第２の無機絶縁膜を形成する工程と、 （３）前記第１の無機絶縁膜と前記第２の無機絶縁膜と
の研磨速度比が、１：１．５〜４である化学的機械研磨
により、前記第１の無機絶縁膜上の前記第２の無機絶縁
膜を完全に除去して平坦面を形成する工程と、 を備え、前記第２の無機絶縁膜の膜厚は該第２の無機絶
縁膜の研磨除去が完了した時点でほぼ完全な平坦面が得
られる値に選定され、前記第（３）の工程において、表
面に前記第１の無機絶縁膜と前記第２の無機絶縁膜とが
混在している状態では、標高の高い領域が優先的に研磨
される条件にて化学的機械研磨が行われることを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記第１の無機絶縁膜および前記第２の
無機絶縁膜が酸化シリコンを主体とした絶縁物によって
形成され、前記第１および第２の無機絶縁膜が化学気相
成長法により同一装置内において連続的に成膜されるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記第１の無機絶縁膜またはその最上層
の絶縁層がＳｉＯＮまたはＳｉＯ2 のいずれかの材料に
よって形成され、前記第２の無機絶縁膜がＳｉＯ2 、Ｐ
ＳＧ（phosphosilicate glass ）、ＢＳＧ（borosilica
te glass）またはＢＰＳＧ（borophosphosilicate glas
s ）の中のいずれかの材料によって形成されることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記ＳｉＯＮが、Ｎ2 Ｏ、Ｎ2 またはＮ
Ｈ3 をソースガスの一つとして化学気相成長法により形
成されることを特徴とする請求項３記載の半導体装置の
製造方法。 - 【請求項５】 化学的機械研磨の工程において、ウェハ
を保持するキャリアを回転させるモータに流れる電流を
監視して終点検出を行うことを特徴とする請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07334296A JP3127983B2 (ja) | 1995-11-30 | 1995-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07334296A JP3127983B2 (ja) | 1995-11-30 | 1995-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153487A JPH09153487A (ja) | 1997-06-10 |
| JP3127983B2 true JP3127983B2 (ja) | 2001-01-29 |
Family
ID=18275762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07334296A Expired - Fee Related JP3127983B2 (ja) | 1995-11-30 | 1995-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127983B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055162A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 층간절연막 평탄화 방법 |
| KR100596430B1 (ko) * | 1999-06-30 | 2006-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 층간절연막의 화학적 기계적 연마방법 |
| JP4602138B2 (ja) * | 2005-03-30 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2007324616A (ja) * | 2007-07-25 | 2007-12-13 | Macronix Internatl Co Ltd | フラッシュメモリのためのパッシベーション構造およびその製造方法 |
| WO2012077330A1 (ja) * | 2010-12-06 | 2012-06-14 | シャープ株式会社 | 半導体装置及びその製造方法、固体撮像装置及びその製造方法、並びに電子情報機器 |
-
1995
- 1995-11-30 JP JP07334296A patent/JP3127983B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09153487A (ja) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753967A (en) | Damascene process for reduced feature size | |
| US5312512A (en) | Global planarization using SOG and CMP | |
| US5728621A (en) | Method for shallow trench isolation | |
| US6191050B1 (en) | Interlayer dielectric with a composite dielectric stack | |
| US7335598B2 (en) | Chemical-mechanical polishing method | |
| US5688720A (en) | Method of flattening the surface of a semiconductor device by polishing | |
| JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| JPH0799237A (ja) | 集積回路の製造方法 | |
| JPH10173043A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| US5880039A (en) | Method for forming interlayer insulating film of a semiconductor device | |
| JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
| JPH1197537A (ja) | ランダムアクセスメモリーチップの形成方法およびデバイスの形成方法 | |
| JPH10189603A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| JP3946880B2 (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| JPH1145868A (ja) | 半導体集積回路装置の製造方法 | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| US5575886A (en) | Method for fabricating semiconductor device with chemical-mechanical polishing process for planarization of interlayer insulation films | |
| US5597764A (en) | Method of contact formation and planarization for semiconductor processes | |
| US5639692A (en) | Non-etch back SOG process using a metal via stud | |
| JPH09223737A (ja) | 半導体装置の製造方法 | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| JP2570166B2 (ja) | 半導体装置の製造方法 | |
| JPH1140669A (ja) | 多層配線構造とその製造方法 | |
| JP2000500920A (ja) | Ｃｍｐを用いた集積回路内の多層メタライゼーション構造の平坦化の効率的かつ経済的な方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |