JP2007324616A - フラッシュメモリのためのパッシベーション構造およびその製造方法 - Google Patents

フラッシュメモリのためのパッシベーション構造およびその製造方法 Download PDF

Info

Publication number
JP2007324616A
JP2007324616A JP2007193322A JP2007193322A JP2007324616A JP 2007324616 A JP2007324616 A JP 2007324616A JP 2007193322 A JP2007193322 A JP 2007193322A JP 2007193322 A JP2007193322 A JP 2007193322A JP 2007324616 A JP2007324616 A JP 2007324616A
Authority
JP
Japan
Prior art keywords
silicon nitride
layer
nitride layer
shape
passivation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007193322A
Other languages
English (en)
Inventor
Eiketsu Chin
榮傑 陳
Seiken Ro
成建 盧
Igetsu Chin
怡月 陳
Totatsu Ri
東達 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to JP2007193322A priority Critical patent/JP2007324616A/ja
Publication of JP2007324616A publication Critical patent/JP2007324616A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】下に横たわる装置構成要素を効果的に保護するばかりでなく、従来的パッシベーション構造の形成方法よりも迅速かつ低廉に製造されるパッシベーション構造が必要である。
【解決手段】本発明によるパッシベーション構造は、最小限の層の数を用いて強化されたパッシベーション効果を供する高紫外線透過性珪素(UV−SiN)層を有する半導体装置のためのパッシベーション構造である。このUV−SiN層は実質的に形状に追随して、半導体基板の上に形成された複数の上部金属線上に横たわり、隣接する上部金属線の間に、形状的窪みが明確に示される。スピンオンガラス(SOG)材料が該形状的窪みに埋められる。比較的厚く、上面が実質的に平坦な酸窒化珪素層は、下に横たわる形態を水分から保護するのみならず、アルカリ金属イオンがそこを通ることを防ぐ。酸窒化珪素層は、続く湿潤エッチング処理の間、SOG材料を保護する。
【選択図】図1

Description

本発明は、一般に半導体の製造に関し、特に、例えばフラッシュメモリのためのパッシベーション構造、およびそのようなパッシベーション構造の製造の方法に関する。
半導体装置の製造においては、パッシベーション層を用いてその下に横たわる装置構成要素を、水分、汚染、電気特性の劣化、および物理的損傷から保護している。パッシベーション層は、標準的には窒化珪素、二酸化珪素で形成される。このような材料によって、可動イオンが装置構造に入ることを防ぎ、シュレッショルド電圧のシフトのような問題が引き起こされることを防ぐ。
いくつかの装置においては、多層パッシベーション構造を用い、その下に横たわる金属および誘電体層のストレスを軽減する。PEOX層、高紫外線透過性窒化珪素層、スピンオンガラス(SOG)層、6000オングストロームの膜厚の酸窒化珪素、および9000オングストロームの膜厚のPSG層を有する、5層パッシベーション構造が知られている。この構造の欠点の1つは、この構造を形成するのに用いられる製造過程が複雑で、時間がかかり、費用の嵩むものだという点である。この構造の別の欠点は、PSG層である。この層はプラズマ増速化学気相堆積(PECVD)によって形成され、粒状構造を有するため、効果的には可動イオンがPEOX層に浸透することを防止できない。
メータら(Mehta et al.)による米国特許第6261944号は、第1PECVD酸化物層、SOG層、第2PECVD酸化物層、PECVD窒化珪素層からなる4層パッシベーション構造を開示している。このパッシベーション構造の有する欠点は、複雑さ、製造費用の割高さ、および消去特性の悪さである(特許文献1参照。)。
ジョーンズら(Jones et al.)による米国特許第5549786号は、第1PECVD窒化珪素層、SOG層、第2PECVD窒化珪素層からなる誘電体−SOG−誘電体パッシベーション構造を開示している。不運にも、この構造は効果的には、下に横たわる装置構成要素を水分、可動イオン、および物理的損傷から護ることはできない(特許文献2参照。)。
オオツキら(Ohtsuki et al.)による米国特許第5483097号は、紫外線透過性窒化珪素からなる装置保護膜を開示している。この窒化珪素膜は、PECVD過程で形成され、比較的厚く、従って大きなストレスを誘起する。このことは望ましいものではない、なぜなら誘起されたストレスは半導体装置における上部金属(top metal)を損傷するからである(特許文献3参照。)。
米国特許第6261944号明細書 (第4図) 米国特許第5549786号明細書 (第5図) 米国特許第5483097号明細書 (第8図、第10図)
前記に即して言えば、下に横たわる装置構成要素を効果的に保護するばかりでなく、従来的パッシベーション構造の形成方法よりも迅速かつ低廉に製造されるパッシベーション構造が必要であるということである。
大雑把に言えば、本発明は、最小限の層の数からなる効果的なパッシベーション構造を供することで、この要請に応じるものである。また、このパッシベーション構造を形成する方法をも記述している。
本発明の一態様により、半導体装置のパッシベーション構造が供される。このパッシベーション構造においては、高紫外線透過性窒化珪素(UV-SiN)層が複数の上部金属線(top metal lines)の上に、実質的に形状に追随して横たわり、半導体基板を覆って形成されるので、UV−SiN層の上面が、隣接する上部金属線の間の複数の形状的な窪み(hollow)を示す。複数の形状的な窪みを示すUV−SiN層の上にスピンオンガラス(SOG)材料が横たわる。膜厚約8000オングストロームから約10000オングストロームを有し上面が実質的に平坦な酸窒化珪素(SiON)層が、UV−SiN層とSOG材料の上に横たわる。
ある実施形態においては、UV−SiN層は約4000オングストロームの膜厚を有する。ある実施形態においては、SOG材料は、珪酸を基調とする材料またはシロキサンを基調とする材料で、約3400オングストロームの厚さを有する。ある実施例においては、上面が実質的に平坦な酸窒化珪素層は約8000オングストロームから約10000オングストロームの範囲の厚さを有する。ある実施例においては、半導体装置はフラッシュメモリである。
本発明の他の態様により、半導体装置のためのパッシベーション構造を形成する方法が供される。この方法において、上に複数の上部金属線が形成された基板が供される。しっかりと形状に追随するUV−SiN層が基板の上に形成されるので、UV−SiN層の上面部が、隣接する金属線の間の複数の形状的な窪みを示している。複数の形状的な窪みは、少なくとも部分的にはSOG材料で満たされている。上面が実質的に平坦な酸窒化珪素層がUV−SiN層およびSOG材料の上に形成される。
本発明によるパッシベーション構造は、有利にも最小限の層の数を用いて強化されたパッシベーション効果を供する。比較的厚い酸窒化珪素層は、下に横たわる形態を水分から保護するのみならず、アルカリ金属イオンがそこを通ることを防いでいる。加えて、酸窒化珪素層が、続く湿潤エッチング処理の間、SOG材料を保護している。従来のパッシベーション構造で用いられているよりも少ない層を使用することにより、本発明のパッシベーション構造形成法は、従来パッシベーション構造の形成に用いられていた方法よりも、短時間、低廉な方法となる。
当然のことながら、先の一般的記述および続く詳細な記述は模範的であり説明的な記述でしかなく、請求する発明の範囲を限定するものではない。
本明細書に組み込まれ、明細書の一部を成す、添付の図面は模範的な本発明の実施形態を例示し、記述と共に本発明の原理を説明する。
本発明によるパッシベーション構造は、有利にも最小限の層の数を用いて強化されたパッシベーション効果を供する。比較的厚い酸窒化珪素層は、下に横たわる形態を水分から保護するのみならず、アルカリ金属イオンがそこを通ることを防いでいる。加えて、酸窒化珪素層が、続く湿潤エッチング処理の間、SOG材料を保護している。従来のパッシベーション構造で用いられているよりも少ない層を使用することにより、本発明のパッシベーション構造形成法は、従来的パッシベーション構造の形成に用いられていた方法よりも、短時間、低廉な方法となる。
いくつかの本発明の模範的実施形態について、添付の図面を参照してここで詳細に記述する。
図1は、本発明の、ある実施形態によるパッシベーション構造の断面図である。図1に示すように、半導体基板100は、その上に形成された上部金属線102を有する。高紫外線透過性窒化珪素(SiN)層104(以後UV−SiN層104)は、形状に追随し、上部金属線102を覆う。UV−SiN層104の上面の部分104aは上部金属線102の上面の上に横たわっている。UV−SiN層の上面の部分104bは、隣接する上部金属線102の間の形状的窪みを明確に示している。隣接する上部金属線102の間で、UV−SiN層104の上面の部分104bによって明確化されている形状的な窪みをスピンオンガラス(SOG)材料106が埋める。酸窒化珪素(SiON)層108がUV−SiN層104およびスピンオンガラス材料106を覆っている。
図2(a)ないし図2(c)は図1に示したパッシベーション構造を製造する模範的な方法である。図2(a)を参照すれば、半導体基板100はその上に形成された上部金属線102を有している。ある実施形態においては、半導体基板100は、フラッシュメモリの製造に関する付加的処理操作を受けた珪素基板である。上部金属線102は、半導体基板100上の金属層の形成および周知の製造技術による金属層のパターニングによって形成される。例示の簡単化のため、図2(a)において、2つの上部金属線のみを示す。半導体装置には、該して図2(a)に示されているよりもはるかに多くの上部金属線が含まれていることは、当業者にとっては当然のことである。
本発明によれば、UV−SiN層104は上部金属線102の上に形成される。UV−SiN層は、例えば、プラズマ増速化学気相堆積(PECVD)のような、どのような適当な技術によって形成されてもよい。図2(a)に示されている様に、UV−SiN層104は、形状に追随して上部金属線を覆うので、UV−SiN層の上面の部分104aは上部金属線102の上面の上に横たわり、部分104bが、隣接する上部金属線の間の形状的な窪みを明確に示している。ある実施形態においては、UV−SiN層は約4000オングストロームの膜厚を有する。ここで用いられている、「約」という語の意味するところは、想定している適用用途にとって、受容可能な製造上の許容誤差の範囲内で特定の寸法が変化し得るということである。ある実施形態において、受容可能な製造上の許容誤差は±10%である。
次に、図2bに示されるように、SOG材料106が半導体基板100に、少なくとも部分的には、隣接する金属線102の間にある形状的な窪みを埋めるように適用される。SOG材料106は、例えばスピン塗布方式のような、どのような適当な技術で適用されてもよい。SOG材料106の機能の1つには、下に横たわる機構を伸張する機能がある。ある実施形態においては、SOG材料106が形状の窪みを埋めるので、各形状の窪みにおいては、UV−SiN層104の上面の部分104bは実質上、スピンオンガラス材料に覆われる。各形状の窪みにおいて、実質的にSOG材料106がUV−SiN層104の上面の部分104bを覆うと、SOG材料の上面は凡そUV−SiN層の部分104aの上面と同じ高さになる。このように、SOG材料106の上面およびUV−SiN層104の部分104aの上面は比較的平滑な表面を定める。一例として、適切なSOG材料は、在来の珪酸を基調とする材料またはシロキサンを基調とする材料を含んでいる。ある実施形態においては、SOG材料106は、約3400オングストロームの膜厚を有する。この実施形態においては、受容可能な製造上の許容誤差は±10%である。
図2(c)に目を移せば、SOG材料106が適用された後、酸窒化珪素SiON層108がSOG材料106およびUV−SiN層104の上に形成される。例として、SiON層108は周知の技術により、酸化珪素の窒化を通じて形成される。ある実施形態においては、SiON層108は約8000オングストロームから約10000オングストロームの範囲の膜厚を有する。この実施形態においては、受容可能な製造上の許容誤差は±10%である。図2(c)に示すように、SiON層108の上面は比較的平滑で、すなわち実質的には平坦である。この比較的平坦な上面は、SiON層が形成されている下に横たわる、比較的平滑な面であることおよびSiON層が比較的厚いことの組み合わせに起因して生じる結果である。
本発明のパッシベーション構造は、有利にも最小限の層の数で強化されたパッシベーション効果を供する。比較的厚いSiON層は下に横たわる形態を水分から保護するのみならず、アルカリ金属イオンがそこを通ることを防いでいる。加えて、SiON層は、続く湿潤エッチング処理の間、SOG材料を保護する。従来のパッシベーション構造で用いられているよりも少ない層の数により、本発明のパッシベーション構造を形成する方法は、従来のパッシベーション構造を形成するために用いられてきた方法よりも短時間かつ低廉である。
要約すれば、本発明は、例えばフラッシュメモリのためのパッシベーション構造を供するものであり、またそのようなパッシベーション構造を形成するための方法である。本明細書においては、幾つかの模範的実施形態の面から本発明を記述している。本発明の他の実施形態は、当業者にとっては明細書の考慮および発明の実施から明らかとなるであろう。上記の実施形態および好ましい特徴は模範であり、本発明の範囲は請求項およびその均等物によって規定される。
本発明のある実施形態によるパッシベーション構造の断面図である。 (a)−(c):図1に示したパッシベーション構造を製造する、模範的方法である。
符号の説明
100 ・・・ 基板
102 ・・・ 上部金属線
104 ・・・ 高紫外線透過性窒化珪素層
106 ・・・ スピンオンガラス材料
108 ・・・ 酸窒化珪素層

Claims (3)

  1. 複数の上部金属線が横たわる基板上に実質的にその形状に追随して横たわる高紫外線透過性窒化珪素層であり、その上面が、隣接する前記上部金属線間の窪み形状を示す高紫外線透過性窒化珪素層と、
    前記窪み形状を示す高紫外線透過性窒化珪素層の部分の上に横たわるスピンオンガラス材料と、
    前記高紫外線透過性窒化珪素層および前記スピンオンガラス材料の上に横たわる膜厚約8000オングストロームから約10000オングストロームの、上面が実質的に平坦な酸窒化珪素層と、
    を有する半導体装置のためのパッシベーション構造。
  2. 基板に横たわる複数の上部金属線と、
    実質的に形状に追随して上部金属線の上に横たわる高紫外線透過性窒化珪素層で、その上面が、隣接する上部金属線の間の形状的窪みを示す、膜厚約4000オングストロームの高紫外線透過性窒化珪素層と、
    複数の形状的窪みを示している高紫外線透過性窒化珪素層の部分の上に横たわる、膜厚約3400オングストロームのスピンオンガラス材料と、
    高紫外線透過性窒化珪素層およびスピンオンガラス材料の上に横たわる、膜厚約8000オングストロームから約10000オングストロームの、上面が実質的に平坦な酸窒化珪素層と、
    を有するフラッシュメモリのためのパッシベーション構造。
  3. 上部に複数の上部金属線を有する基板を供する段階と、
    高紫外線透過性窒化珪素の上面の部分が、隣接する上部金属線の間の形状的窪みを示すほどに実質的に形状に追随する高紫外線透過性窒化珪素層を基板の上に形成する段階と、
    複数の形状的窪みを少なくとも部分的にはスピンオンガラス材料で埋める段階と、
    高紫外線透過性窒化珪素層およびスピンオンガラス材料の上に、上面が実質的に平坦な酸窒化珪素層を形成する段階と、
    を有する半導体装置のためのパッシベーション構造を形成する方法。
JP2007193322A 2007-07-25 2007-07-25 フラッシュメモリのためのパッシベーション構造およびその製造方法 Pending JP2007324616A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007193322A JP2007324616A (ja) 2007-07-25 2007-07-25 フラッシュメモリのためのパッシベーション構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007193322A JP2007324616A (ja) 2007-07-25 2007-07-25 フラッシュメモリのためのパッシベーション構造およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002273163A Division JP2004111707A (ja) 2002-09-19 2002-09-19 フラッシュメモリのためのパッシベーション構造およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007324616A true JP2007324616A (ja) 2007-12-13

Family

ID=38857072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007193322A Pending JP2007324616A (ja) 2007-07-25 2007-07-25 フラッシュメモリのためのパッシベーション構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007324616A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168944A (ja) * 1985-01-23 1986-07-30 Hitachi Ltd 半導体装置及びその製造方法
JPH01134935A (ja) * 1987-11-20 1989-05-26 Fujitsu Ltd 半導体装置の製造方法
JPH03261144A (ja) * 1990-03-09 1991-11-21 Fuji Electric Co Ltd 集積回路装置用表面保護膜の被覆方法
JPH04158520A (ja) * 1990-10-22 1992-06-01 Seiko Epson Corp 半導体装置の製造方法
JPH04162428A (ja) * 1990-10-24 1992-06-05 Nec Corp 半導体装置の製造方法
JPH05234991A (ja) * 1992-02-26 1993-09-10 Sumitomo Electric Ind Ltd 半導体装置
JPH09153487A (ja) * 1995-11-30 1997-06-10 Nec Corp 半導体装置の製造方法
JPH09186154A (ja) * 1995-12-28 1997-07-15 Advanced Micro Devicds Inc 半導体デバイスを製造するための方法
JPH09205146A (ja) * 1995-12-29 1997-08-05 Hyundai Electron Ind Co Ltd 半導体素子の金属配線保護膜形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168944A (ja) * 1985-01-23 1986-07-30 Hitachi Ltd 半導体装置及びその製造方法
JPH01134935A (ja) * 1987-11-20 1989-05-26 Fujitsu Ltd 半導体装置の製造方法
JPH03261144A (ja) * 1990-03-09 1991-11-21 Fuji Electric Co Ltd 集積回路装置用表面保護膜の被覆方法
JPH04158520A (ja) * 1990-10-22 1992-06-01 Seiko Epson Corp 半導体装置の製造方法
JPH04162428A (ja) * 1990-10-24 1992-06-05 Nec Corp 半導体装置の製造方法
JPH05234991A (ja) * 1992-02-26 1993-09-10 Sumitomo Electric Ind Ltd 半導体装置
JPH09153487A (ja) * 1995-11-30 1997-06-10 Nec Corp 半導体装置の製造方法
JPH09186154A (ja) * 1995-12-28 1997-07-15 Advanced Micro Devicds Inc 半導体デバイスを製造するための方法
JPH09205146A (ja) * 1995-12-29 1997-08-05 Hyundai Electron Ind Co Ltd 半導体素子の金属配線保護膜形成方法

Similar Documents

Publication Publication Date Title
JP4619839B2 (ja) パターン形成方法
JP2006108664A (ja) 段差被覆性を向上させた半導体ウェハー及びその製造方法
JP4190164B2 (ja) ダミー絶縁層を用いた集積回路素子の導電性コンタクト体の形成方法
JP2008244417A (ja) 半導体素子の微細パターン形成方法
JP2004080044A (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
US8232591B2 (en) Illuminating efficiency-increasable and light-erasable memory
JP2005117016A (ja) 湿式洗浄によるアタックを防止できる半導体装置の製造方法
JP2010153458A (ja) 半導体装置の製造方法および半導体装置
US8164185B2 (en) Semiconductor device, reticle used in fabricating method for the same and fabrication method thereof
JP2001185626A (ja) 半導体素子のヒューズ部及びその形成方法
US7755197B2 (en) UV blocking and crack protecting passivation layer
US6656778B1 (en) Passivation structure for flash memory and method for fabricating same
JP2007273948A (ja) 不揮発性メモリ素子の素子分離膜形成方法
US7662712B2 (en) UV blocking and crack protecting passivation layer fabricating method
JP2007324616A (ja) フラッシュメモリのためのパッシベーション構造およびその製造方法
JP2004111707A (ja) フラッシュメモリのためのパッシベーション構造およびその製造方法
US20100308383A1 (en) Semiconductor device having a porous insulation layer with a permeation prevention layer coating the pores and method for manufacturing the same
US7977226B2 (en) Flash memory device and method of fabricating the same
KR100529468B1 (ko) 반도체 소자의 패시베이션막 형성방법
JP2006134939A (ja) 半導体装置
US20150228683A1 (en) Semiconductor device manufacturing method, and photoelectric conversion device
CN1280907C (zh) 半导体组件的钝化层结构及其形成方法
JP2011114008A (ja) 半導体装置及びその製造方法
US20160247710A1 (en) Semiconductor device and method of manufacturing the same
KR100477827B1 (ko) 게이트와 플러그간의 축전용량을 감소시킨 반도체 소자의제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100312

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110901