JP2007324616A - フラッシュメモリのためのパッシベーション構造およびその製造方法 - Google Patents
フラッシュメモリのためのパッシベーション構造およびその製造方法 Download PDFInfo
- Publication number
- JP2007324616A JP2007324616A JP2007193322A JP2007193322A JP2007324616A JP 2007324616 A JP2007324616 A JP 2007324616A JP 2007193322 A JP2007193322 A JP 2007193322A JP 2007193322 A JP2007193322 A JP 2007193322A JP 2007324616 A JP2007324616 A JP 2007324616A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- layer
- nitride layer
- shape
- passivation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】本発明によるパッシベーション構造は、最小限の層の数を用いて強化されたパッシベーション効果を供する高紫外線透過性珪素(UV−SiN)層を有する半導体装置のためのパッシベーション構造である。このUV−SiN層は実質的に形状に追随して、半導体基板の上に形成された複数の上部金属線上に横たわり、隣接する上部金属線の間に、形状的窪みが明確に示される。スピンオンガラス(SOG)材料が該形状的窪みに埋められる。比較的厚く、上面が実質的に平坦な酸窒化珪素層は、下に横たわる形態を水分から保護するのみならず、アルカリ金属イオンがそこを通ることを防ぐ。酸窒化珪素層は、続く湿潤エッチング処理の間、SOG材料を保護する。
【選択図】図1
Description
ジョーンズら(Jones et al.)による米国特許第5549786号は、第1PECVD窒化珪素層、SOG層、第2PECVD窒化珪素層からなる誘電体−SOG−誘電体パッシベーション構造を開示している。不運にも、この構造は効果的には、下に横たわる装置構成要素を水分、可動イオン、および物理的損傷から護ることはできない(特許文献2参照。)。
オオツキら(Ohtsuki et al.)による米国特許第5483097号は、紫外線透過性窒化珪素からなる装置保護膜を開示している。この窒化珪素膜は、PECVD過程で形成され、比較的厚く、従って大きなストレスを誘起する。このことは望ましいものではない、なぜなら誘起されたストレスは半導体装置における上部金属(top metal)を損傷するからである(特許文献3参照。)。
102 ・・・ 上部金属線
104 ・・・ 高紫外線透過性窒化珪素層
106 ・・・ スピンオンガラス材料
108 ・・・ 酸窒化珪素層
Claims (3)
- 複数の上部金属線が横たわる基板上に実質的にその形状に追随して横たわる高紫外線透過性窒化珪素層であり、その上面が、隣接する前記上部金属線間の窪み形状を示す高紫外線透過性窒化珪素層と、
前記窪み形状を示す高紫外線透過性窒化珪素層の部分の上に横たわるスピンオンガラス材料と、
前記高紫外線透過性窒化珪素層および前記スピンオンガラス材料の上に横たわる膜厚約8000オングストロームから約10000オングストロームの、上面が実質的に平坦な酸窒化珪素層と、
を有する半導体装置のためのパッシベーション構造。 - 基板に横たわる複数の上部金属線と、
実質的に形状に追随して上部金属線の上に横たわる高紫外線透過性窒化珪素層で、その上面が、隣接する上部金属線の間の形状的窪みを示す、膜厚約4000オングストロームの高紫外線透過性窒化珪素層と、
複数の形状的窪みを示している高紫外線透過性窒化珪素層の部分の上に横たわる、膜厚約3400オングストロームのスピンオンガラス材料と、
高紫外線透過性窒化珪素層およびスピンオンガラス材料の上に横たわる、膜厚約8000オングストロームから約10000オングストロームの、上面が実質的に平坦な酸窒化珪素層と、
を有するフラッシュメモリのためのパッシベーション構造。 - 上部に複数の上部金属線を有する基板を供する段階と、
高紫外線透過性窒化珪素の上面の部分が、隣接する上部金属線の間の形状的窪みを示すほどに実質的に形状に追随する高紫外線透過性窒化珪素層を基板の上に形成する段階と、
複数の形状的窪みを少なくとも部分的にはスピンオンガラス材料で埋める段階と、
高紫外線透過性窒化珪素層およびスピンオンガラス材料の上に、上面が実質的に平坦な酸窒化珪素層を形成する段階と、
を有する半導体装置のためのパッシベーション構造を形成する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007193322A JP2007324616A (ja) | 2007-07-25 | 2007-07-25 | フラッシュメモリのためのパッシベーション構造およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007193322A JP2007324616A (ja) | 2007-07-25 | 2007-07-25 | フラッシュメモリのためのパッシベーション構造およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002273163A Division JP2004111707A (ja) | 2002-09-19 | 2002-09-19 | フラッシュメモリのためのパッシベーション構造およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007324616A true JP2007324616A (ja) | 2007-12-13 |
Family
ID=38857072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007193322A Pending JP2007324616A (ja) | 2007-07-25 | 2007-07-25 | フラッシュメモリのためのパッシベーション構造およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007324616A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61168944A (ja) * | 1985-01-23 | 1986-07-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH01134935A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH03261144A (ja) * | 1990-03-09 | 1991-11-21 | Fuji Electric Co Ltd | 集積回路装置用表面保護膜の被覆方法 |
JPH04158520A (ja) * | 1990-10-22 | 1992-06-01 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH04162428A (ja) * | 1990-10-24 | 1992-06-05 | Nec Corp | 半導体装置の製造方法 |
JPH05234991A (ja) * | 1992-02-26 | 1993-09-10 | Sumitomo Electric Ind Ltd | 半導体装置 |
JPH09153487A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 半導体装置の製造方法 |
JPH09186154A (ja) * | 1995-12-28 | 1997-07-15 | Advanced Micro Devicds Inc | 半導体デバイスを製造するための方法 |
JPH09205146A (ja) * | 1995-12-29 | 1997-08-05 | Hyundai Electron Ind Co Ltd | 半導体素子の金属配線保護膜形成方法 |
-
2007
- 2007-07-25 JP JP2007193322A patent/JP2007324616A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61168944A (ja) * | 1985-01-23 | 1986-07-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH01134935A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH03261144A (ja) * | 1990-03-09 | 1991-11-21 | Fuji Electric Co Ltd | 集積回路装置用表面保護膜の被覆方法 |
JPH04158520A (ja) * | 1990-10-22 | 1992-06-01 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH04162428A (ja) * | 1990-10-24 | 1992-06-05 | Nec Corp | 半導体装置の製造方法 |
JPH05234991A (ja) * | 1992-02-26 | 1993-09-10 | Sumitomo Electric Ind Ltd | 半導体装置 |
JPH09153487A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 半導体装置の製造方法 |
JPH09186154A (ja) * | 1995-12-28 | 1997-07-15 | Advanced Micro Devicds Inc | 半導体デバイスを製造するための方法 |
JPH09205146A (ja) * | 1995-12-29 | 1997-08-05 | Hyundai Electron Ind Co Ltd | 半導体素子の金属配線保護膜形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4619839B2 (ja) | パターン形成方法 | |
JP2006108664A (ja) | 段差被覆性を向上させた半導体ウェハー及びその製造方法 | |
JP4190164B2 (ja) | ダミー絶縁層を用いた集積回路素子の導電性コンタクト体の形成方法 | |
JP2008244417A (ja) | 半導体素子の微細パターン形成方法 | |
JP2004080044A (ja) | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 | |
US8232591B2 (en) | Illuminating efficiency-increasable and light-erasable memory | |
JP2005117016A (ja) | 湿式洗浄によるアタックを防止できる半導体装置の製造方法 | |
JP2010153458A (ja) | 半導体装置の製造方法および半導体装置 | |
US8164185B2 (en) | Semiconductor device, reticle used in fabricating method for the same and fabrication method thereof | |
JP2001185626A (ja) | 半導体素子のヒューズ部及びその形成方法 | |
US7755197B2 (en) | UV blocking and crack protecting passivation layer | |
US6656778B1 (en) | Passivation structure for flash memory and method for fabricating same | |
JP2007273948A (ja) | 不揮発性メモリ素子の素子分離膜形成方法 | |
US7662712B2 (en) | UV blocking and crack protecting passivation layer fabricating method | |
JP2007324616A (ja) | フラッシュメモリのためのパッシベーション構造およびその製造方法 | |
JP2004111707A (ja) | フラッシュメモリのためのパッシベーション構造およびその製造方法 | |
US20100308383A1 (en) | Semiconductor device having a porous insulation layer with a permeation prevention layer coating the pores and method for manufacturing the same | |
US7977226B2 (en) | Flash memory device and method of fabricating the same | |
KR100529468B1 (ko) | 반도체 소자의 패시베이션막 형성방법 | |
JP2006134939A (ja) | 半導体装置 | |
US20150228683A1 (en) | Semiconductor device manufacturing method, and photoelectric conversion device | |
CN1280907C (zh) | 半导体组件的钝化层结构及其形成方法 | |
JP2011114008A (ja) | 半導体装置及びその製造方法 | |
US20160247710A1 (en) | Semiconductor device and method of manufacturing the same | |
KR100477827B1 (ko) | 게이트와 플러그간의 축전용량을 감소시킨 반도체 소자의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100312 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100413 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110901 |