JPH09186154A - 半導体デバイスを製造するための方法 - Google Patents

半導体デバイスを製造するための方法

Info

Publication number
JPH09186154A
JPH09186154A JP8202119A JP20211996A JPH09186154A JP H09186154 A JPH09186154 A JP H09186154A JP 8202119 A JP8202119 A JP 8202119A JP 20211996 A JP20211996 A JP 20211996A JP H09186154 A JPH09186154 A JP H09186154A
Authority
JP
Japan
Prior art keywords
layer
oxynitride
oxynitride layer
semiconductor device
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8202119A
Other languages
English (en)
Other versions
JP3618916B2 (ja
Inventor
Arthur Wan Shinya
シンヤ・アーサー・ワン
B Bandari Mohamed
モハメド・ビィ・バンダリ
Garg Sham
シヤム・ガーグ
Pickelsimer Bruce
ブルース・ピッケルサイマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH09186154A publication Critical patent/JPH09186154A/ja
Application granted granted Critical
Publication of JP3618916B2 publication Critical patent/JP3618916B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスのトップサイド構成の製造方
法を提供する。 【解決手段】 この方法および装置は、デバイスの上に
オキシ窒化物の薄い層（４０）を提供し、このデバイス
は、パターン化された金属層と、平坦化するためのＳＯ
Ｇ層（４２）を薄いオキシ窒化物層（４０）の上に適用
することと、薄いオキシ窒化物層（４０）の部分を露出
するようにＳＯＧ層（４２）の薄い部分をエッチングに
よって取除くことと、薄いオキシ窒化物層（４０９）と
強い結合を形成するよう厚いオキシ窒化物層（４４）を
適用することとを含む。その後、ＵＶ線に透過的な薄い
窒化物層が、プラスチックパッケージ材料を適用するこ
とに先立って、この結果生じた構成に適用されてもよ
い。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】この発明は半導体技術に関し、より特定
的にはＵＶが透過的な、半導体デバイスのトップサイド
の製造に関する。
【０００２】
【発明の背景】典型的な消去可能な半導体メモリセルは
そこに紫外（ＵＶ）線を当てることによって消去可能で
ある。それを助長するよう、セルは、ＵＶ線に透過的な
トップサイド構成によって覆われる。先行技術のデバイ
スのこのようなトップサイド構成は図１に示される。
【０００３】ＵＶ線を当てることによって消去され得る
典型的なメモリセル構成（図示せず）を組込むシリコン
基板１０が設けられる。基板はその上にフィールド酸化
物（ＳｉＯ2 ）１２およびＢＰＳＧまたはＢＰＴＥＯＳ
ガラス１４の層を備える。アルミニウム層１６が、結果
として生じた構成の上にパターン化される。比較的薄い
オキシ窒化シリコン［ＳｉＯx Ｎy （Ｈz ）］層１８が
金属層１６の上にそれに沿って設けられ、このためオキ
シ窒化物層１８は金属層１６とガラス層１４とに接触
し、さらにダイの端縁では基板１０に接触する。デバイ
スを平坦化するために、スピン・オン・ガラス（ＳＯ
Ｇ）２０が結果として生じた構成の上に設けられ、構成
の窪みを実質的に埋める。薄いオキシ窒化物層１８はＳ
ＯＧ２０がアルミニウムと反応したり衝撃を与えたりす
るのを防ぐよう含まれ、これによってその間のバリアと
して働く。平坦化工程の間約１００Åの厚さである、Ｓ
ＯＧ２０Ａの非常に薄い層が薄いオキシ窒化物層１８の
部分上に与えられ保たれる。
【０００４】その後、およそ１２０００Åの厚さである
比較的厚いオキシ窒化物層２２が結果として生じた構成
の上に設けられ、プラスチックパッケージ材料２４がオ
キシ窒化物層の上に設けられる。
【０００５】この構成は比較的滑らかな形状を達成する
が、たとえばダイの端縁近くの２６でＳＯＧ層にひび割
れが起こり、薄いＳＯＧ層２０Ａを通って、かつそれに
沿って広がるかもしれない。プラスチック材料２４の熱
膨張係数はその下の材料の熱膨張係数よりも遙に大きい
ため、プラスチック材料２４は所与の温度変化に対して
下部の構成よりも遙に膨張し、かつ収縮する。薄いＳＯ
Ｇ２０Ａとオキシ窒化物層２２との間の粘着力は比較的
弱く、オキシ窒化物層２２とプラスチックパッケージ材
料２４との間の粘着力は比較的強い。このため、温度に
変化があるときには以上に説明したように薄いＳＯＧ２
０Ａの中で、かつそれに沿ってひび割れがたやすく起こ
り得る。このようなひび割れは２８におけるように厚い
オキシ窒化物層２２を通って広がる恐れがある、なぜな
らその物理的強さが比較的弱いからである。このため、
以上に説明されたようなデバイスは簡単に故障してしま
うかもしれない。
【０００６】
【発明の概要】この発明は上述の問題を克服する特徴を
組込む。そのために、パターン化されたアルミニウム層
と、薄いオキシ窒化物層と、ＳＯＧ層とを適用した後
に、ＳＯＧ層の薄い部分がエッチングによって取除かれ
る。その後、厚いオキシ窒化物層が、結果として生じた
デバイスに適用されると、このような厚いオキシ窒化物
層は金属の上にある薄いオキシ窒化物層部分と直接接触
し、それと強く結合する。
【０００７】さらに、非常に薄い（それを通ってＵＶ線
が通るのを可能にするよう十分薄い）シリコン窒化物
（Ｓｉ3 Ｎ4 ）層が、厚いオキシ窒化物層の上に有利に
適用される。窒化物層とプラスチック材料との間の結合
は厚いオキシ窒化物層とプラスチック材料との間の結合
よりも弱く、このためひび割れが起こる場合、ひび割れ
は窒化物層とプラスチックパッケージ材料との間で起こ
るだろう。一度このようなひび割れが起こっても、それ
に続く構成全体の膨張および収縮は問題にはならないだ
ろう。すなわち、プラスチック材料および厚いオキシ窒
化物層は完全なまま保たれることとなる。
【０００８】
【好ましい実施例の説明】図１に示されるデバイスの多
くの要素および処理工程を組み込むデバイス３０の断面
図を示す図２を参照する。
【０００９】図２に示されるように、ＵＶ線を当てるこ
とによって消去可能なメモリセル構成（図示せず）を組
み込むシリコン基板３２が設けられる。基板３２はその
上にフィールド酸化物領域３４およびガラス領域３６を
有する。アルミニウム層３８が結果として生じた構成の
上に設けられ、図２に示されるように部分３８Ａにパタ
ーン化される。次に、すべて上述のとおり、１００Åと
５０００Åとの間の厚さであり、好ましくは３０００Å
の厚さであるオキシ窒化物層４０の薄い層が結果として
生じた構成の上に設けられ、金属層部分３８Ａの側面に
隣接する窪みを埋めるようＳＯＧ４２の層が、この結果
生じた構成の上に設けられる。上述のとおり、ＳＯＧ４
２は約１００Åの厚さである非常に薄い部分４２Ａを金
属層部分３８Ａの頂部にある薄いオキシ窒化物層４０の
部分上に有する。その後、反応性イオンエッチング（Ｒ
ＩＥ）またはプラズマエッチングを用いてＳＯＧ層４２
がその薄い部分４２Ａを取除くようエッチングされ、薄
いオキシ窒化物層４０の部分を露出させるが、窪みはＳ
ＯＧで実質的に埋められたまま保たれ、このため十分な
デバイスの平坦化が達成され得る。
【００１０】たとえば１２０００Åより厚ければ有利で
ある、オキシ窒化物層４４の厚い層（図３）が結果とし
て生じた構成の上に設けられ、それによって、オキシ窒
化物層４４とオキシ窒化物層４０との間でそれらが接触
するところでは見事に強い結合が達成される。その後、
非常に薄い窒化物層４６がオキシ窒化物層４４の上に設
けられる。窒化物材料は、もし十分に厚ければＵＶ線を
通さないが、もし薄い状態で用いられるならばセルを適
切に消去して用いるためにＵＶ線がそれを通ることを可
能にするタイプのものであってもよい。薄い窒化物層４
６は２０００Åより薄くなるよう選ばれる。すなわち、
たとえば６７０Åまたは１３４０Åの厚さであり、これ
はＵＶ線の半分の波長または全波長に対応する。
【００１１】最終的に、プラスチックパッケージ材料４
８が窒化物層４６に適用される。プラスチック材料４８
より下にある材料の各々はおよそ似た熱膨張係数を有
し、プラスチック材料４８の熱膨張係数はそれより下の
材料よりも遙に大きい。オキシ窒化物層４０と４４との
間のＳＯＧの薄い層が避けられるため、その間には強い
結合が設けられ、これらのオキシ窒化物層４０および４
４は互いにたやすく膨張し、かつ収縮する。すなわち、
５０におけるような、ダイの端縁で生み出されるひび割
れは先に示されたような区域の中に広がらないだろう。
これは、同じ熱膨張係数を有するオキシ窒化物層４０と
４４との間に強力な結合が生み出されるからである。
【００１２】さらに、オキシ窒化物層４４の厚さが１２
０００Åよりも大きく、すなわちたとえば１８０００Å
に増すことは、デバイスに全体的な強さを加える。さら
に、先に述べられたようにオキシ窒化物層４４とプラス
チックパッケージ材料４８との間に薄い窒化物層４６を
含むことは、プラスチック材料４８の熱膨張係数がそれ
より下の材料の熱膨張係数よりも遙に大きいことを可能
にするよう、その間に比較的弱い結合を提供する。
【図面の簡単な説明】
【図１】説明された型の典型的な先行技術のデバイスの
断面図である。
【図２】この発明を例示するための図１に示された処理
工程よりも早い時期の処理工程におけるデバイスの断面
図である。
【図３】この発明に従って製造されたデバイスの断面図
である。
【符号の説明】 ３２ 基板 ４０ オキシ窒化物の薄い層 ４２ ＳＯＧ ４４ オキシ窒化物の厚い層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/792 (72)発明者 シンヤ・アーサー・ワン アメリカ合衆国、95707 カリフォルニア 州、サラトガ、ダグマー・ドライブ、 19071 (72)発明者 モハメド・ビィ・バンダリ アメリカ合衆国、95030 カリフォルニア 州、ロス・ガトス、ファービュー・レー ン、16525 (72)発明者 シヤム・ガーグ アメリカ合衆国、78739 テキサス州、オ ースティン、ティケイト・テラス、4007 (72)発明者 ブルース・ピッケルサイマー アメリカ合衆国、78680 テキサス州、フ リュガービル、パービュー・ドライブ、 702

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体デバイスを製造するための方法で
    あって、 ベース構成を設けるステップと、 前記ベース構成上に、パターン化された金属層を設ける
    ステップと、 結果として生じた構成上に第１のオキシ窒化物層を設け
    るステップとを含み、それにより前記第１のオキシ窒化
    物層は金属層の側面部分に隣接する窪みを規定し、さら
    に結果として生じた構成上にスピン・オン・ガラス（Ｓ
    ＯＧ）を設けるステップを含み、それにより前記窪みが
    ＳＯＧを含み、かつ前記第１のオキシ窒化物層の残りの
    表面部分上にＳＯＧの層が設けられ、さらに前記第１の
    オキシ窒化物層の残りの表面部分からＳＯＧの前記層を
    取除くステップと、 結果として生じた構成上に第２のオキシ窒化物層を設け
    るステップとを含む、半導体デバイスを製造するための
    方法。
  2. 【請求項２】 前記第２のオキシ窒化物層上にプラスチ
    ック材料を設けるステップをさらに含む、請求項１に記
    載の方法。
  3. 【請求項３】 前記第２のオキシ窒化物層上に窒化物層
    を設けるステップをさらに含む、請求項１に記載の方
    法。
  4. 【請求項４】 前記窒化物層上にプラスチック材料を設
    けるステップをさらに含む、請求項３に記載の方法。
  5. 【請求項５】 十分に薄い状態では実質的に透過的にな
    るように、しかし比較的厚い状態では実質的に透過的で
    ないように窒化物層を設けるステップをさらに含む、請
    求項３に記載の方法。
  6. 【請求項６】 ＳＯＧの層が前記第１のオキシ窒化物層
    の残りの表面部分から取除かれるよう前記ＳＯＧをエッ
    チングするステップをさらに含む、請求項１に記載の方
    法。
  7. 【請求項７】 ベース構成と、 前記ベース構成上にパターン化された金属層と、 前記パターン化された金属層上に第１のオキシ窒化物層
    とを含み、前記第１のオキシ窒化物層は前記金属層の側
    面部分に隣接する窪みを規定し、さらに前記第１のオキ
    シ窒化物層によって規定される窪みにあるスピン・オン
    ・ガラス（ＳＯＧ）と、 前記第１のオキシ窒化物層およびＳＯＧの露出部分上に
    ある第２のオキシ窒化物層とを含む、半導体デバイス。
  8. 【請求項８】 前記第２のオキシ窒化物層上にプラスチ
    ック材料をさらに含む、請求項７に記載の半導体デバイ
    ス。
  9. 【請求項９】 前記第２のオキシ窒化物層上に窒化物層
    をさらに含む、請求項７に記載の半導体デバイス。
  10. 【請求項１０】 前記窒化物層上にプラスチック材料を
    さらに含む、請求項９に記載の半導体デバイス。
  11. 【請求項１１】 前記窒化物層は紫外線に実質的に透過
    的であるよう十分薄いが、前記窒化物層の材料は、比較
    的厚い状態においては紫外線に実質的に透過的でない、
    請求項９に記載の半導体デバイス。
  12. 【請求項１２】 前記第２のオキシ窒化物層が１２００
    ０Åより厚い、請求項７に記載の半導体デバイス。
  13. 【請求項１３】 前記窒化物層が２０００Åより薄い、
    請求項１１に記載の半導体デバイス。
  14. 【請求項１４】 前記窒化物層の厚さが約６７０Åであ
    る、請求項１３に記載の半導体デバイス。
  15. 【請求項１５】 前記窒化物層の厚さが約１３４０Åで
    ある、請求項１３に記載の半導体デバイス。
  16. 【請求項１６】 前記第１のオキシ窒化物層が１００Å
    と５０００Åとの間の厚さである、請求項７に記載の半
    導体デバイス。
  17. 【請求項１７】 前記第１のオキシ窒化物層が約３００
    ０Åの厚さである、請求項１６に記載の半導体デバイ
    ス。
JP20211996A 1995-12-28 1996-07-31 半導体デバイスを製造するための方法 Expired - Fee Related JP3618916B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/579757 1995-12-28
US08/579,757 US5728453A (en) 1995-12-28 1995-12-28 Method of fabricating topside structure of a semiconductor device

Publications (2)

Publication Number Publication Date
JPH09186154A true JPH09186154A (ja) 1997-07-15
JP3618916B2 JP3618916B2 (ja) 2005-02-09

Family

ID=24318236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20211996A Expired - Fee Related JP3618916B2 (ja) 1995-12-28 1996-07-31 半導体デバイスを製造するための方法

Country Status (2)

Country Link
US (2) US5728453A (ja)
JP (1) JP3618916B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324616A (ja) * 2007-07-25 2007-12-13 Macronix Internatl Co Ltd フラッシュメモリのためのパッシベーション構造およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0856886B1 (en) * 1997-01-31 2003-06-25 STMicroelectronics S.r.l. Process for forming an edge structure to seal integrated electronic devices, and corresponding device
EP1398830A1 (en) * 2002-09-12 2004-03-17 STMicroelectronics S.r.l. Process for the contact opening definition for the active element electric connections
US7905569B2 (en) * 2004-09-15 2011-03-15 Lexmark International, Inc. Planarization layer for micro-fluid ejection head substrates
US8847291B2 (en) 2012-11-02 2014-09-30 Atmel Corporation Stress relief for plastic encapsulated devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618541A (en) * 1984-12-21 1986-10-21 Advanced Micro Devices, Inc. Method of forming a silicon nitride film transparent to ultraviolet radiation and resulting article
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
GB2211348A (en) * 1987-10-16 1989-06-28 Philips Nv A method of forming an interconnection between conductive levels
US5527872A (en) * 1990-09-14 1996-06-18 At&T Global Information Solutions Company Electronic device with a spin-on glass dielectric layer
US5217926A (en) * 1992-01-23 1993-06-08 Micron Technology, Inc. Method of passivating a semiconductor wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324616A (ja) * 2007-07-25 2007-12-13 Macronix Internatl Co Ltd フラッシュメモリのためのパッシベーション構造およびその製造方法

Also Published As

Publication number Publication date
US5989938A (en) 1999-11-23
JP3618916B2 (ja) 2005-02-09
US5728453A (en) 1998-03-17

Similar Documents

Publication Publication Date Title
JP2940432B2 (ja) 半導体装置とその製造方法
US6542054B2 (en) Acoustic mirror and method for producing the acoustic mirror
EP0926731A1 (en) Process for the final passivation of intergrated circuits
JPH0722507A (ja) 積層配線基板及びその製造方法
US6475895B1 (en) Semiconductor device having a passivation layer and method for its fabrication
JPH09186154A (ja) 半導体デバイスを製造するための方法
JP3715480B2 (ja) 半導体装置の素子分離膜形成方法
JP3736693B2 (ja) Ｘ線リソグラフィ用マスクおよびその製造方法
US6348414B1 (en) Method for forming fine metal patterns by using damascene technique
JP3717348B2 (ja) ステンシルマスク製造方法
KR930008866B1 (ko) 반도체장치 및 그 제조방법
US6096579A (en) Method for controlling the thickness of a passivation layer on a semiconductor device
JP2993339B2 (ja) 半導体装置の製造方法
JPS5932895B2 (ja) 半導体装置およびその製造方法
JP4400087B2 (ja) 半導体装置及びその製造方法
JP2000353748A (ja) 半導体装置の製造方法
KR100356791B1 (ko) 반도체 소자의 퓨즈 형성 방법
JPH0645315A (ja) 半導体装置及び半導体素子
KR19980074634A (ko) 마스크 및 그 제조 방법
KR20030050790A (ko) 반도체 패드 영역 및 퓨즈 영역 형성방법
JPH0194623A (ja) 多層配線半導体装置の製造方法
JPH08107112A (ja) 半導体装置の配線形成方法
KR19980048845A (ko) 반도체소자의 패턴형성방법
KR100253586B1 (ko) 반도체 소자의 셀 애퍼처 마스크 제작방법
JPS61276324A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees