JPS5932895B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS5932895B2 JPS5932895B2 JP11535974A JP11535974A JPS5932895B2 JP S5932895 B2 JPS5932895 B2 JP S5932895B2 JP 11535974 A JP11535974 A JP 11535974A JP 11535974 A JP11535974 A JP 11535974A JP S5932895 B2 JPS5932895 B2 JP S5932895B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- entire surface
- organic film
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に半導体装置の保護膜形成に関
するものである。
するものである。
半導体装置においては、電極配線の形成後にボンディン
グパッド部を除いて、電極配線を含む全面に保護膜が形
成されるのが通常である。
グパッド部を除いて、電極配線を含む全面に保護膜が形
成されるのが通常である。
従来はこの保護膜として、気相成長法による５１０｜を
使用しているのが通常である。すなわち、電極配線の形
成工程が終了した後、気相成長法等によりＳｉＯ２被膜
を全面に被着した後、ボンディングパッド部のみのＳｉ
Ｏ２を通常のホトエッチング法によりエツナングすると
保護膜がボンディングパッド部以外に全面に形成される
。しかしながら、この様な従来の方法では、気相成長法
により保護膜となるＳｉＯ２を形成するので、気相成長
法に特有なゴミが付着しやすい。
使用しているのが通常である。すなわち、電極配線の形
成工程が終了した後、気相成長法等によりＳｉＯ２被膜
を全面に被着した後、ボンディングパッド部のみのＳｉ
Ｏ２を通常のホトエッチング法によりエツナングすると
保護膜がボンディングパッド部以外に全面に形成される
。しかしながら、この様な従来の方法では、気相成長法
により保護膜となるＳｉＯ２を形成するので、気相成長
法に特有なゴミが付着しやすい。
すなわち、気相成長法においては、化学熱分解により５
１０２が析出するので反応管の管壁に析出した５１０２
、又はＳｉｘ０ｙが付着し、半導体基板（ウェハー）の
出し入れの際に半導体基板の表面に付着しやすく、従つ
て、ＳｉＯ２被着後のホトエッチング工程で発生するピ
ンホール等の欠陥の原因となる。また、ボンディングパ
ッド部のＳｉＯ２を工ツチングする際に下層のアルミニ
ウム配線層までエッチングされて、除去されるという様
な事故や、アルミニウムが変色したり又特にＮＴＣ金線
ボンディング時にボンディングがつかないという様な事
故が多発して、歩留りを著しく悪くする。また、気相成
長法により形成されたＳｉＯ２は、外部からの汚染例え
ば、ナトリウムイオン等に対する保護効果がほとんどな
い。本発明の目的は従来よりも簡単で、再現性の良い工
程を経て、従来よりも保護効果が大きくかつボンディン
グパッド部エツナングに起因する各種トラブルの全くな
い保護膜を有する半導体装置を提供することにある。
１０２が析出するので反応管の管壁に析出した５１０２
、又はＳｉｘ０ｙが付着し、半導体基板（ウェハー）の
出し入れの際に半導体基板の表面に付着しやすく、従つ
て、ＳｉＯ２被着後のホトエッチング工程で発生するピ
ンホール等の欠陥の原因となる。また、ボンディングパ
ッド部のＳｉＯ２を工ツチングする際に下層のアルミニ
ウム配線層までエッチングされて、除去されるという様
な事故や、アルミニウムが変色したり又特にＮＴＣ金線
ボンディング時にボンディングがつかないという様な事
故が多発して、歩留りを著しく悪くする。また、気相成
長法により形成されたＳｉＯ２は、外部からの汚染例え
ば、ナトリウムイオン等に対する保護効果がほとんどな
い。本発明の目的は従来よりも簡単で、再現性の良い工
程を経て、従来よりも保護効果が大きくかつボンディン
グパッド部エツナングに起因する各種トラブルの全くな
い保護膜を有する半導体装置を提供することにある。
すなわち、本発明の半導体装置の製造方法は、半導体基
体の一主平面上に半導体素子が形成され、その上に該半
導体素子の電極よりの導出部分以外に選択的に絶縁膜が
形成され、その上に金属電極配線がなされた後、ボンデ
イングパツド部を除く全面に有機被膜が選択的に形成さ
れ、しかる後に、該有機被膜を含む全面に、該有機被膜
が硬化する程度に高濃度のイオン注入処理が施されて成
る絶縁保護膜を具備することを特徴とし、又本発明の半
導体装置は、装置表面のボンデイングパツド部を除く全
面をイオン注入によつて硬化された有機被膜でお＼われ
たことを特徴とする。
体の一主平面上に半導体素子が形成され、その上に該半
導体素子の電極よりの導出部分以外に選択的に絶縁膜が
形成され、その上に金属電極配線がなされた後、ボンデ
イングパツド部を除く全面に有機被膜が選択的に形成さ
れ、しかる後に、該有機被膜を含む全面に、該有機被膜
が硬化する程度に高濃度のイオン注入処理が施されて成
る絶縁保護膜を具備することを特徴とし、又本発明の半
導体装置は、装置表面のボンデイングパツド部を除く全
面をイオン注入によつて硬化された有機被膜でお＼われ
たことを特徴とする。
以下に本発明を図面を用いて詳細に説明する。
第１図Ａ，ｂ，ｃ，ｄ，ｅは従来の半導体装置の製造工
程を示す断面図である。すなわち、ａは半導体基板１上
に半導体素子領域２，３が公知の選択拡散法によつて形
成された後、酸化膜４に電極形成の為の窓開けがホトエ
ツチング法にてなされ、アルミニウム等の電極配線５が
形成された状態を示す。次にｂに示すように電極配線を
含む基板全面に気相成長法等によりＳｌＯ２等の保護膜
６が被着された後、Ｃに示すようにボンデイングパツド
部８以外に、通常のホトプロセス、すなわちホトレジス
ト塗布、プリベーク、露光、現像及びポストベーク等を
経て選択的にホトレジスト被膜７を形成し、ｄに示すよ
うに、ホトレジスト被膜７を保護体にして露出している
ボンデイングパツド部８のＳｉＯ２を化学的に腐食除去
する。最後にｅに示すように、ホトレジスト被膜７を除
去すると保護膜形成の工程は終了する。このような従来
の方法により形成された保護膜は気相成長法によるＳｉ
Ｏ，を使用するので前述した様に気相成長法に特有のゴ
ミによる欠陥がＣ，ｄの工程において発生しやすい。
程を示す断面図である。すなわち、ａは半導体基板１上
に半導体素子領域２，３が公知の選択拡散法によつて形
成された後、酸化膜４に電極形成の為の窓開けがホトエ
ツチング法にてなされ、アルミニウム等の電極配線５が
形成された状態を示す。次にｂに示すように電極配線を
含む基板全面に気相成長法等によりＳｌＯ２等の保護膜
６が被着された後、Ｃに示すようにボンデイングパツド
部８以外に、通常のホトプロセス、すなわちホトレジス
ト塗布、プリベーク、露光、現像及びポストベーク等を
経て選択的にホトレジスト被膜７を形成し、ｄに示すよ
うに、ホトレジスト被膜７を保護体にして露出している
ボンデイングパツド部８のＳｉＯ２を化学的に腐食除去
する。最後にｅに示すように、ホトレジスト被膜７を除
去すると保護膜形成の工程は終了する。このような従来
の方法により形成された保護膜は気相成長法によるＳｉ
Ｏ，を使用するので前述した様に気相成長法に特有のゴ
ミによる欠陥がＣ，ｄの工程において発生しやすい。
また気相成長法で形成したＳｉＯ２は、外部からの汚染
、例えばナトリウムイオン等に対する保護効果が薄く単
に、外部からのじんあい、傷等に対する保護効果．しか
ない。またｄの工程において、オーバーエツチングによ
り下地のアルミニウム５がエツチングされてなくなつた
り、変色したり又ＮＴＣ金線ボンデイング時にボンデイ
ングがつかないという事故が多発し、歩留りを著しく悪
くする。本発明においてはこれらの欠点が改善される。
、例えばナトリウムイオン等に対する保護効果が薄く単
に、外部からのじんあい、傷等に対する保護効果．しか
ない。またｄの工程において、オーバーエツチングによ
り下地のアルミニウム５がエツチングされてなくなつた
り、変色したり又ＮＴＣ金線ボンデイング時にボンデイ
ングがつかないという事故が多発し、歩留りを著しく悪
くする。本発明においてはこれらの欠点が改善される。
すなわち、第２図Ａ，Ｂは本発明の実施例を示す断面図
である。すなわち、第１図ａに示したように電極配線の
形成工程が終了した後、第２図Ａに示すように、ボンデ
イングパツド部８以外の部分に選択的に有機被膜例えば
ホトレジスト被膜７を通常のホトプロセスを経て形成す
る。この時のホトレジストはネガ型、ボジ型のいずれで
も良い。次にＢに示すように３１Ｐ＋，１ｉＢ＋ラ４０
Ａｒ＋，，１２５Ｓｂ＋等の各種のイオン９を全面にホ
トレジスト被膜７が硬化する程度に高濃度に注入すると
、本発明の保護膜形成の工程は終了する。この時、ホト
レジスト被膜７中への各種イオンの注入量を増して行く
と、例えば３１Ｐ＋を１０！６／Ｃｒｌｔ８度注入する
と、ホトレジスト被膜は、硬化した様な状態となり、従
来のホトレジスト被膜の性質とは全く異なる物質Ｕに変
換され、機械的強度及び下地基板との密着性及び耐熱性
が飛躍的に良くなる。また絶縁性も良く、また、ナトリ
ウムイオン等の汚染物質に対する保護効果も大きい。こ
の後、アルミニウムとシリコンとの合金処理及びイオン
注入による放射線損傷の焼きなましを適当な条件、例え
ば窒素雰囲気中で３５０′Ｃ〜５００′Ｃの温度で熱処
理を行なうと全工程は終了する。このように本発明にお
ける保護膜形成の工程は、従来に比べると、工程は非常
に簡単で、しかも従来の様に下地のアルミニウム等の金
属配線がオーバーエツチの為に除去されたり、あるいは
変色したりすることはない。
である。すなわち、第１図ａに示したように電極配線の
形成工程が終了した後、第２図Ａに示すように、ボンデ
イングパツド部８以外の部分に選択的に有機被膜例えば
ホトレジスト被膜７を通常のホトプロセスを経て形成す
る。この時のホトレジストはネガ型、ボジ型のいずれで
も良い。次にＢに示すように３１Ｐ＋，１ｉＢ＋ラ４０
Ａｒ＋，，１２５Ｓｂ＋等の各種のイオン９を全面にホ
トレジスト被膜７が硬化する程度に高濃度に注入すると
、本発明の保護膜形成の工程は終了する。この時、ホト
レジスト被膜７中への各種イオンの注入量を増して行く
と、例えば３１Ｐ＋を１０！６／Ｃｒｌｔ８度注入する
と、ホトレジスト被膜は、硬化した様な状態となり、従
来のホトレジスト被膜の性質とは全く異なる物質Ｕに変
換され、機械的強度及び下地基板との密着性及び耐熱性
が飛躍的に良くなる。また絶縁性も良く、また、ナトリ
ウムイオン等の汚染物質に対する保護効果も大きい。こ
の後、アルミニウムとシリコンとの合金処理及びイオン
注入による放射線損傷の焼きなましを適当な条件、例え
ば窒素雰囲気中で３５０′Ｃ〜５００′Ｃの温度で熱処
理を行なうと全工程は終了する。このように本発明にお
ける保護膜形成の工程は、従来に比べると、工程は非常
に簡単で、しかも従来の様に下地のアルミニウム等の金
属配線がオーバーエツチの為に除去されたり、あるいは
変色したりすることはない。
また従来のように気相成長法に特有のゴミによる欠陥の
増加もない。また高濃度にイオン注入されたホトレジス
ト被膜７′は従来の気相成長法によるＳｌＯ２と同程度
、または、それ以上の機械的強度を持ち、従つて外部か
らの傷に対しては大きな保護効果をもち、しかも、ナト
リウムイオン等の汚染物質に対する保護効果も従来より
も改善される。前述の実施例においては有機被膜として
フオトレジスト膜を用いたが、有機被膜であればよいこ
とは勿論である。
増加もない。また高濃度にイオン注入されたホトレジス
ト被膜７′は従来の気相成長法によるＳｌＯ２と同程度
、または、それ以上の機械的強度を持ち、従つて外部か
らの傷に対しては大きな保護効果をもち、しかも、ナト
リウムイオン等の汚染物質に対する保護効果も従来より
も改善される。前述の実施例においては有機被膜として
フオトレジスト膜を用いたが、有機被膜であればよいこ
とは勿論である。
第１図、Ａ，ｂ，ｃ，ｄ，ｅは従来の半導体装置の製造
工程を示す断面図であり、第２図Ａ，Ｂは本発明の実施
例の製造工程を示す断面図である。 図において１は半導体基板、２，３は半導体素子領域、
４は酸化膜、５は金属電極配線、６は気相成長法により
形成したＳｌＯ２（保護膜）、７はホトレジスト被膜、
７′は高濃度にイオン注入されたホトレジスト被膜、８
はボンデイングパツ 部、及び９は各種イオンを示で。
工程を示す断面図であり、第２図Ａ，Ｂは本発明の実施
例の製造工程を示す断面図である。 図において１は半導体基板、２，３は半導体素子領域、
４は酸化膜、５は金属電極配線、６は気相成長法により
形成したＳｌＯ２（保護膜）、７はホトレジスト被膜、
７′は高濃度にイオン注入されたホトレジスト被膜、８
はボンデイングパツ 部、及び９は各種イオンを示で。
Claims (1)
- 【特許請求の範囲】 １ 装置表面のボンディングパッド部を除く全面をイオ
ン注入によつて硬化された有機被膜で覆つたことを特徴
とする半導体装置。 ２ 半導体基体の一主平面上に半導体素子を形成し、該
半導体素子の電極からの導出部分以外に選択的に絶縁膜
を形成し、その上に金属電極配線を設け、ボンディング
パッド部を除く全面に有機被膜を選択的に形成し、しか
る後、該有機被膜を含む全面に該有機被膜が硬化する程
度にイオン注入処理を施すことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11535974A JPS5932895B2 (ja) | 1974-10-07 | 1974-10-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11535974A JPS5932895B2 (ja) | 1974-10-07 | 1974-10-07 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5141964A JPS5141964A (ja) | 1976-04-08 |
| JPS5932895B2 true JPS5932895B2 (ja) | 1984-08-11 |
Family
ID=14660565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11535974A Expired JPS5932895B2 (ja) | 1974-10-07 | 1974-10-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932895B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558555A (en) * | 1978-10-25 | 1980-05-01 | Hitachi Ltd | Electronic device and its manufacture |
| JPS5846652A (ja) * | 1981-09-14 | 1983-03-18 | Fujitsu Ltd | 多層配線形成方法 |
| JPS58101439A (ja) * | 1981-12-12 | 1983-06-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH076009B2 (ja) * | 1985-09-03 | 1995-01-25 | 三菱化成株式会社 | 光磁気ディスク用磁性金属材料の製造方法 |
| US4849164A (en) * | 1988-02-29 | 1989-07-18 | General Motors Corporation | Method of producing iron powder article |
| JP2786029B2 (ja) * | 1991-08-06 | 1998-08-13 | 九州日本電気株式会社 | 半導体装置の製造方法 |
-
1974
- 1974-10-07 JP JP11535974A patent/JPS5932895B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5141964A (ja) | 1976-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397733A (en) | Method for the construction of field oxide film in semiconductor device | |
| JPS5932895B2 (ja) | 半導体装置およびその製造方法 | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JPS61241932A (ja) | 半導体装置およびその製造方法 | |
| JPS5850025B2 (ja) | ハンドウタイソウチ オヨビソノ セイゾウホウホウ | |
| JPS5923468B2 (ja) | 半導体装置の製造方法 | |
| JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
| JPS5998534A (ja) | 半導体装置 | |
| JPS6027187B2 (ja) | 半導体装置の製造方法 | |
| JPH0419707B2 (ja) | ||
| JPH0130295B2 (ja) | ||
| JP2756889B2 (ja) | 半導体装置の製造方法 | |
| JPS59210644A (ja) | 半導体装置の製造方法 | |
| JPS58115834A (ja) | 半導体装置の製造方法 | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS5867032A (ja) | 半導体装置 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPS6226834A (ja) | 半導体装置の製造方法 | |
| JPS6066821A (ja) | 半導体装置の製造方法 | |
| JPS6250974B2 (ja) | ||
| JPH0542134B2 (ja) | ||
| JPS5893333A (ja) | 半導体装置の製造方法 |