JPH03179778A - 薄膜半導体形成用絶縁基板 - Google Patents
薄膜半導体形成用絶縁基板Info
- Publication number
- JPH03179778A JPH03179778A JP9623590A JP9623590A JPH03179778A JP H03179778 A JPH03179778 A JP H03179778A JP 9623590 A JP9623590 A JP 9623590A JP 9623590 A JP9623590 A JP 9623590A JP H03179778 A JPH03179778 A JP H03179778A
- Authority
- JP
- Japan
- Prior art keywords
- film
- coating layer
- thin film
- layer
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000011247 coating layer Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims description 45
- 239000010410 layer Substances 0.000 abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 239000010453 quartz Substances 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 5
- 239000000203 mixture Substances 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 239000000356 contaminant Substances 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 229910004541 SiN Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 74
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- -1 Sin Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002345 surface coating layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は薄膜半導体素子やイメージセンサの作製に有用
な絶縁基板、具体的には不純物汚染防止用被覆膜を供え
た絶縁基板に関する。
な絶縁基板、具体的には不純物汚染防止用被覆膜を供え
た絶縁基板に関する。
通常薄膜トランジスタを形成するには絶縁基板上に多結
晶シリコンを全面に形威し、ホトリソ技術等を用いて作
成するのが一般的である。
晶シリコンを全面に形威し、ホトリソ技術等を用いて作
成するのが一般的である。
この場合基板からの不純物の拡散(NaHKyCa g
F e v A n+ W )により作製装置やその
雰囲気および薄膜トランジスタが汚染されてしまい、薄
膜トランジスタの特性変動を引き起こし、信頼性に悪影
響をおよぼしていた。
F e v A n+ W )により作製装置やその
雰囲気および薄膜トランジスタが汚染されてしまい、薄
膜トランジスタの特性変動を引き起こし、信頼性に悪影
響をおよぼしていた。
このため、特開昭59−1119436号では、基板か
らの不純物防止策として使用されるパッシベーション膜
として、絶縁基板の全面に酸化硅素膜、シリコン窒化膜
、リンガラス膜等の薄膜(−層のみ)を被覆することが
提案されている。
らの不純物防止策として使用されるパッシベーション膜
として、絶縁基板の全面に酸化硅素膜、シリコン窒化膜
、リンガラス膜等の薄膜(−層のみ)を被覆することが
提案されている。
しかし、絶縁基板から薄膜半導体へのFe。
W等の重金属、Na、に等のアルカリ金属等の不純物拡
散などの汚染防止のために、被覆膜として酸化硅素膜、
リンガラス膜、シリコン窒化膜等の絶縁膜を使用する場
合、膜生成時の膜の内部応力や1M縁膜と絶縁基板の熱
膨張率の差に起因する熱応力によって絶縁膜のハガレや
クラックが発生しやすい欠点がある。このためせっかく
絶縁膜を全面被覆形成しても所期の効果が得られない場
合が多いことが判明した。
散などの汚染防止のために、被覆膜として酸化硅素膜、
リンガラス膜、シリコン窒化膜等の絶縁膜を使用する場
合、膜生成時の膜の内部応力や1M縁膜と絶縁基板の熱
膨張率の差に起因する熱応力によって絶縁膜のハガレや
クラックが発生しやすい欠点がある。このためせっかく
絶縁膜を全面被覆形成しても所期の効果が得られない場
合が多いことが判明した。
本発明の目的は、絶縁基板に含有される汚染物質の影響
を除去し、信頼性、安定性及び再現性に優れた半導体素
子を実現する基板構造を提供することにあり、具体的に
は絶縁基板と表面被覆層の間に中間被覆層をバッファ層
として形成することにより、層の応力、基板の熱膨張に
よるストレスを緩和した絶縁基板を提供することにある
。
を除去し、信頼性、安定性及び再現性に優れた半導体素
子を実現する基板構造を提供することにあり、具体的に
は絶縁基板と表面被覆層の間に中間被覆層をバッファ層
として形成することにより、層の応力、基板の熱膨張に
よるストレスを緩和した絶縁基板を提供することにある
。
本発明の薄膜半導体形成用絶縁基板は、絶縁基板面が第
1被覆層で被覆され、さらにこの第1被覆層面が第2被
覆層で被覆されていることを特徴とするものである。
1被覆層で被覆され、さらにこの第1被覆層面が第2被
覆層で被覆されていることを特徴とするものである。
本発明の絶縁基板を用いた薄膜半導体装置を第1図に示
す。
す。
石英またはガラス等の絶縁基板1の全面には第1被覆層
2が形成され、さらにこの第1被覆層2の全面には第2
被覆層3が形成されている。
2が形成され、さらにこの第1被覆層2の全面には第2
被覆層3が形成されている。
前記のように第1被覆層2及び第2被覆層3は絶縁基板
1の全面に形成してもよいが、絶縁基板の一部あるいは
片面もしくは両面に形成してもよい。片面に形成した場
合を第2図に、半導体装置(TFT部)を作製する部分
(I)のみに形成した場合の2つの例を第3図Aおよび
Bに示す。
1の全面に形成してもよいが、絶縁基板の一部あるいは
片面もしくは両面に形成してもよい。片面に形成した場
合を第2図に、半導体装置(TFT部)を作製する部分
(I)のみに形成した場合の2つの例を第3図Aおよび
Bに示す。
第1被覆層2としては、バッファ層として機能すれば何
んでもよく、シリコン、シリコン酸化物、シリコン窒化
酸化物等の被覆層があり。
んでもよく、シリコン、シリコン酸化物、シリコン窒化
酸化物等の被覆層があり。
たとえば多結晶シリコン膜、Sin、膜、Si:O:H
膜、Si:O:N膜、NSG膜、リンケイ酸ガラス、P
SG膜、ボロンケイ酸ガラス、BPSG膜などを挙げる
ことができる。この第1被覆層2は、これらの層を積層
して形成してもよい。
膜、Si:O:N膜、NSG膜、リンケイ酸ガラス、P
SG膜、ボロンケイ酸ガラス、BPSG膜などを挙げる
ことができる。この第1被覆層2は、これらの層を積層
して形成してもよい。
層厚は組成によっても異なるが、たとえば多結晶シリコ
ン膜及びシリコン酸化物系膜の場合の厚みは、通常0.
05μm〜10.0μm、好ましくは0.1〜2.0μ
厘である。シリコン窒化酸化膜の場合には1通常20〜
200人、好ましくは50〜100Aである。
ン膜及びシリコン酸化物系膜の場合の厚みは、通常0.
05μm〜10.0μm、好ましくは0.1〜2.0μ
厘である。シリコン窒化酸化膜の場合には1通常20〜
200人、好ましくは50〜100Aである。
第2被覆層の組成としては、パッシベーション膜として
機能すれば何んでもよく、たとえばSiO2、Si、N
、、5iON、SiNなどを用いることができ、好まし
くはS i、N4. S i Nであり、膜厚は組成に
よっても異なるが1通常0.05〜lOμL好ましくは
0.1〜2.0μ園である。
機能すれば何んでもよく、たとえばSiO2、Si、N
、、5iON、SiNなどを用いることができ、好まし
くはS i、N4. S i Nであり、膜厚は組成に
よっても異なるが1通常0.05〜lOμL好ましくは
0.1〜2.0μ園である。
第1被覆層及び第2被覆層の形成方法は常圧あるいは減
圧CVD法、プラズマCVD法、光CVD法などすべて
の公知の薄膜形成法を利用できる。第1被覆層がシリコ
ン窒化酸化層の場合には、イオン注入法を用い、その場
合、Noの注入エネルギーは10〜20KeVとすると
よい。
圧CVD法、プラズマCVD法、光CVD法などすべて
の公知の薄膜形成法を利用できる。第1被覆層がシリコ
ン窒化酸化層の場合には、イオン注入法を用い、その場
合、Noの注入エネルギーは10〜20KeVとすると
よい。
また、第2被覆層の場合、気相成長法を用いてもよい。
さらに第1被覆層形威後、アニール処理を施こし、その
後第2被覆層を形成するようにするとよい、アニール処
理は、N2雰囲気中30−120分間、温度800〜1
000℃で行なうとよい。
後第2被覆層を形成するようにするとよい、アニール処
理は、N2雰囲気中30−120分間、温度800〜1
000℃で行なうとよい。
第1被覆層と第2被覆層の組合せで最も好ましいのは、
石英やガラス等の透明絶縁基板上に形成する場合におい
て、絶縁基板表面にイオン注入法により、Si窒化酸化
層を第1被覆層として形成し、該SL窒化酸化層上に気
相成長法によりSin、膜あるいはSi□N4膜などの
透明絶縁層を第2被覆層として形成した場合である。
石英やガラス等の透明絶縁基板上に形成する場合におい
て、絶縁基板表面にイオン注入法により、Si窒化酸化
層を第1被覆層として形成し、該SL窒化酸化層上に気
相成長法によりSin、膜あるいはSi□N4膜などの
透明絶縁層を第2被覆層として形成した場合である。
第1被覆層2及び第2被覆層3を形成後、従来技術を用
いて活性層4、ドレイン電極端子5、ゲート絶縁膜6、
ゲート電極7、ゲート電極端子8.ソース電極端子9等
を設けた薄膜トランジスタが作製される。
いて活性層4、ドレイン電極端子5、ゲート絶縁膜6、
ゲート電極7、ゲート電極端子8.ソース電極端子9等
を設けた薄膜トランジスタが作製される。
実施例(1)
第4図に示すように石英基板1に減圧CVD法により、
NSG膜2を形成する。
NSG膜2を形成する。
製膜条件
(温度430℃ SiH,80secm 0.200
secm+圧力0 、2Torr 膜厚5000人)
次にNSCS2O2に、同じ減圧CVD法によりSi□
N4膜3を形成する。
secm+圧力0 、2Torr 膜厚5000人)
次にNSCS2O2に、同じ減圧CVD法によりSi□
N4膜3を形成する。
製膜条件
(温度770℃ SiH,CQ 、 120scc■
Nl(、1200scc+s 圧力0.45Torr
膜厚2000λ〉以上の基板パシベーション膜を形
成後、第1図に示すように多結晶シリコン4を全面に形
成し、通常のホトリソ技術により、ドレイン電極端子5
.ゲートMA縁膜6、ゲート電極7、ゲート電極端子8
、ソース電極端子9よりなる薄膜トランジスタを形成し
た。
Nl(、1200scc+s 圧力0.45Torr
膜厚2000λ〉以上の基板パシベーション膜を形
成後、第1図に示すように多結晶シリコン4を全面に形
成し、通常のホトリソ技術により、ドレイン電極端子5
.ゲートMA縁膜6、ゲート電極7、ゲート電極端子8
、ソース電極端子9よりなる薄膜トランジスタを形成し
た。
実施例(2)
石英基板1に減圧CVD法により、PSG膜を形成する
。
。
製膜条件
(温度430℃ 5it(、60secm Pfl、
40secmQ22QOsccm 圧力0.2To
rr 膜厚5000A)次にPSG膜の上に同じ減圧
CVD法により5ijN4膜を形成する。製膜条件は実
施例(1)と同じ。以下実施例(1)と同じく薄膜トラ
ンジスタを形成した。
40secmQ22QOsccm 圧力0.2To
rr 膜厚5000A)次にPSG膜の上に同じ減圧
CVD法により5ijN4膜を形成する。製膜条件は実
施例(1)と同じ。以下実施例(1)と同じく薄膜トラ
ンジスタを形成した。
実施例(3)(第5図参照)
石英基板1にBSG(ボロンシリケートガラス)膜2′
を減圧CVD法により形成。
を減圧CVD法により形成。
製膜条件
(温度430℃ SiSiH460se B、)1.
40secm02200secm 圧力0.2Tor
r 膜厚2000A)次にBSG膜2′の上にNSG
膜2“を減圧CVD法により形成。
40secm02200secm 圧力0.2Tor
r 膜厚2000A)次にBSG膜2′の上にNSG
膜2“を減圧CVD法により形成。
製膜条件
(温度430℃ 5iH480sec+++ 022
00secm圧力0.2Torr 膜厚2000Å)
次にNSG膜2“の上にSi、N、膜3を減圧CVD法
により形成。
00secm圧力0.2Torr 膜厚2000Å)
次にNSG膜2“の上にSi、N、膜3を減圧CVD法
により形成。
製膜条件
(温度770℃ Sin、CICl22120se
NI+31200sccm 圧力0.45Torr
膜厚2000A >以上の3層構造の基板パシベーシ
ョン膜を形成後実施例(1)と同様に多結晶シリコンを
全面に形成し、ホトリソ技術により薄膜トランジスタを
形成した。
NI+31200sccm 圧力0.45Torr
膜厚2000A >以上の3層構造の基板パシベーシ
ョン膜を形成後実施例(1)と同様に多結晶シリコンを
全面に形成し、ホトリソ技術により薄膜トランジスタを
形成した。
実施例(4)
石英基板に減圧CVD法により、多結晶シリコン膜(P
oly−8i膜)を全面に形成した。
oly−8i膜)を全面に形成した。
製膜条件
(温度600℃ SiSi34145se圧力0.12
Torr膜厚5000人)次にPo1y−8i膜の全面
に同じ減圧CVD法により、シリコン窒化膜(Si3N
、膜)を形成した。
Torr膜厚5000人)次にPo1y−8i膜の全面
に同じ減圧CVD法により、シリコン窒化膜(Si3N
、膜)を形成した。
製膜条件
(温度770℃ SiH,CQ、 120secm
NH31200sec+a 圧力0.45Torr
膜厚2000A)形成された絶縁基板は、多結晶シリ
コンをプレーコート層(バッファM)として設けたこと
によりシリコン窒化膜のハガレやクラックがまったく生
じなかった。
NH31200sec+a 圧力0.45Torr
膜厚2000A)形成された絶縁基板は、多結晶シリ
コンをプレーコート層(バッファM)として設けたこと
によりシリコン窒化膜のハガレやクラックがまったく生
じなかった。
しかる後、この絶膜基板を用い、常法に従って第1図に
示す薄膜半導体装置を作製した。
示す薄膜半導体装置を作製した。
この薄膜半導体装置は、絶縁基板中の不純物等による汚
染から半導体素子が完全に保護されていた。
染から半導体素子が完全に保護されていた。
実施例(5)
石英基板の片面にイオン注入法により5iON膜を形成
した。
した。
製膜条件
(N”エネルギー20KeV 膜厚100A)N0注
人後、 900℃の温度、N2雰囲気で60分間アニー
ル処理した。
人後、 900℃の温度、N2雰囲気で60分間アニー
ル処理した。
次に5iON膜上にシリコン窒化膜(S13N4膜)を
形成した。
形成した。
製膜条件
(温度770’C5iH2Cfl、 120secm
NH。
NH。
1200sccm 圧力0.45Torr 膜厚2
000A )形成された絶縁基板は、5iON膜をプレ
ーコートN(バッファ層)として設けたことによりシリ
コン窒化膜のハガレやクラックがまったく生じなかった
。
000A )形成された絶縁基板は、5iON膜をプレ
ーコートN(バッファ層)として設けたことによりシリ
コン窒化膜のハガレやクラックがまったく生じなかった
。
しかる後、この絶縁基板を用い、常法に従って薄膜半導
体装置を作製した。
体装置を作製した。
この薄膜半導体装置は、絶a基板中の不純物等による汚
染から半導体素子が完全に保護されていた。
染から半導体素子が完全に保護されていた。
本発明絶縁基板は第1被覆層をプレーコート層として設
けたことにより第2被覆層のハガレやクラックを完全に
防止することができる。また、本発明の絶縁基板を用い
た薄膜半導体装置は、絶縁基板中の不純物等による汚染
から半導体素子を完全に保護することができる。
けたことにより第2被覆層のハガレやクラックを完全に
防止することができる。また、本発明の絶縁基板を用い
た薄膜半導体装置は、絶縁基板中の不純物等による汚染
から半導体素子を完全に保護することができる。
したがって、歩留り及び信頼性の向上が期待できる。
第1図は、本発明の絶縁基板を用いた薄膜半導体装置の
説明図、第2図は、第1被riI層と第2被覆層を絶縁
基板の片面に形成した場合を示し、第3図AおよびBは
、第1被rilNと第2被覆層を絶縁基板の一部に形成
した場合の2つの例を示し、第4図は、本発明の実施例
1で得られた薄膜半導体形成用絶縁基板、第5図は本発
明実施例3で得られた薄膜半導体形成用絶縁基板を示す
。 1・・・基板 3・・・第2被覆層 5・・・ドレイン電極端子 6・・・ゲート絶縁膜 8・・・ゲート電極端子 2・・・第1被覆層 4・・活性層 7・・・ゲート電極 9・・・ソース電極端子 (’−2” :、l y 第 図 第2 図 (8) 第4 図 第5図
説明図、第2図は、第1被riI層と第2被覆層を絶縁
基板の片面に形成した場合を示し、第3図AおよびBは
、第1被rilNと第2被覆層を絶縁基板の一部に形成
した場合の2つの例を示し、第4図は、本発明の実施例
1で得られた薄膜半導体形成用絶縁基板、第5図は本発
明実施例3で得られた薄膜半導体形成用絶縁基板を示す
。 1・・・基板 3・・・第2被覆層 5・・・ドレイン電極端子 6・・・ゲート絶縁膜 8・・・ゲート電極端子 2・・・第1被覆層 4・・活性層 7・・・ゲート電極 9・・・ソース電極端子 (’−2” :、l y 第 図 第2 図 (8) 第4 図 第5図
Claims (1)
- 1、絶縁基板面が第1被覆層で被覆され、さらにこの第
1被覆層面が第2被覆層で被覆されていることを特徴と
する薄膜半導体形成用絶縁基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11477589 | 1989-05-08 | ||
JP1-114775 | 1989-05-08 | ||
JP1-248903 | 1989-09-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03179778A true JPH03179778A (ja) | 1991-08-05 |
Family
ID=14646377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9623590A Pending JPH03179778A (ja) | 1989-05-08 | 1990-04-13 | 薄膜半導体形成用絶縁基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03179778A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5194934A (en) * | 1988-07-27 | 1993-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Mounting structure for a semiconductor chip having a buffer layer |
JP2005101528A (ja) * | 2003-08-27 | 2005-04-14 | Mitsubishi Electric Corp | 半導体装置 |
US7169657B2 (en) | 1992-03-26 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
JP2007201502A (ja) * | 2007-04-20 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2009065187A (ja) * | 2008-10-29 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2010028137A (ja) * | 2009-10-30 | 2010-02-04 | Semiconductor Energy Lab Co Ltd | ガラス基板上に単結晶シリコン薄膜を形成する方法 |
US7816666B2 (en) | 2004-11-20 | 2010-10-19 | Samsung Mobile Display Co., Ltd. | Preventing substrate deformation |
US7855416B2 (en) | 1999-04-30 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2012528488A (ja) * | 2009-05-28 | 2012-11-12 | コヴィオ インコーポレイテッド | 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法 |
-
1990
- 1990-04-13 JP JP9623590A patent/JPH03179778A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5194934A (en) * | 1988-07-27 | 1993-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Mounting structure for a semiconductor chip having a buffer layer |
US7781271B2 (en) | 1992-03-26 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
US7169657B2 (en) | 1992-03-26 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
US7855416B2 (en) | 1999-04-30 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2005101528A (ja) * | 2003-08-27 | 2005-04-14 | Mitsubishi Electric Corp | 半導体装置 |
JP4717385B2 (ja) * | 2003-08-27 | 2011-07-06 | 三菱電機株式会社 | 半導体装置 |
US7816666B2 (en) | 2004-11-20 | 2010-10-19 | Samsung Mobile Display Co., Ltd. | Preventing substrate deformation |
JP2007201502A (ja) * | 2007-04-20 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP4489823B2 (ja) * | 2008-10-29 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2009065187A (ja) * | 2008-10-29 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2012528488A (ja) * | 2009-05-28 | 2012-11-12 | コヴィオ インコーポレイテッド | 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法 |
JP2010028137A (ja) * | 2009-10-30 | 2010-02-04 | Semiconductor Energy Lab Co Ltd | ガラス基板上に単結晶シリコン薄膜を形成する方法 |
JP4642130B2 (ja) * | 2009-10-30 | 2011-03-02 | 株式会社半導体エネルギー研究所 | ガラス基板上に単結晶シリコン薄膜を形成する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6627462B1 (en) | Semiconductor device having a capacitor and method for the manufacture thereof | |
US6541370B1 (en) | Composite microelectronic dielectric layer with inhibited crack susceptibility | |
JPH03203351A (ja) | 半導体装置及びその製造方法 | |
JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
JP3054637B2 (ja) | 集積回路のパッシベーション方法 | |
JPH0556872B2 (ja) | ||
JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
JPH05218015A (ja) | 半導体装置 | |
JPH0744178B2 (ja) | 半導体装置の製造方法 | |
JPH0555199A (ja) | 半導体装置 | |
JPH0370178A (ja) | 半導体装置 | |
JPS6247135A (ja) | 半導体装置の製造方法 | |
JPH05234991A (ja) | 半導体装置 | |
JPS5932895B2 (ja) | 半導体装置およびその製造方法 | |
JPH0412330A (ja) | アクティブマトリクス型液晶ディスプレイ装置 | |
JP2672181B2 (ja) | 半導体装置の製造方法 | |
JPH01239940A (ja) | 半導体装置 | |
JPH06216118A (ja) | 半導体装置の製造方法 | |
JPS6150378B2 (ja) | ||
JP2942063B2 (ja) | 半導体装置の製造方法 | |
JPS58115834A (ja) | 半導体装置の製造方法 | |
JPH07130732A (ja) | 半導体装置及びその製造方法 | |
JP2830295B2 (ja) | 半導体装置の製造方法 | |
JPS59211236A (ja) | 半導体装置 | |
JPH03261144A (ja) | 集積回路装置用表面保護膜の被覆方法 |