JP3054637B2 - 集積回路のパッシベーション方法 - Google Patents
集積回路のパッシベーション方法Info
- Publication number
- JP3054637B2 JP3054637B2 JP1007537A JP753789A JP3054637B2 JP 3054637 B2 JP3054637 B2 JP 3054637B2 JP 1007537 A JP1007537 A JP 1007537A JP 753789 A JP753789 A JP 753789A JP 3054637 B2 JP3054637 B2 JP 3054637B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric material
- hard
- integrated circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000002161 passivation Methods 0.000 title claims description 20
- 239000003989 dielectric material Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000007966 viscous suspension Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229910002027 silica gel Inorganic materials 0.000 claims description 2
- 239000000741 silica gel Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 89
- 239000004020 conductor Substances 0.000 description 10
- 239000000725 suspension Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000006355 external stress Effects 0.000 description 2
- 239000000499 gel Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、新規なパッシベーション方法に関するもの
である。
である。
従来の技術 集積回路において、集積回路を成す構成部品の特性の
低下を防止する目的で、活性表面をパッシベーション膜
または保護膜で被覆することが通常実施されている。こ
の膜は、二酸化シリコン、窒化シリコンおよび酸窒化シ
リコン等の安定した誘電体により形成されている。
低下を防止する目的で、活性表面をパッシベーション膜
または保護膜で被覆することが通常実施されている。こ
の膜は、二酸化シリコン、窒化シリコンおよび酸窒化シ
リコン等の安定した誘電体により形成されている。
発明が解決しようとする課題 誘電体として用いられる材料には、比較的硬いという
欠点がある。これにより、パッシベーション膜にひび割
れが生じやすくなる。これらのひび割れは活性表面にま
で広がる可能性があり、この結果、パッシベーション膜
は保護する役割を果たさなくなる。
欠点がある。これにより、パッシベーション膜にひび割
れが生じやすくなる。これらのひび割れは活性表面にま
で広がる可能性があり、この結果、パッシベーション膜
は保護する役割を果たさなくなる。
さらに、パッシベーション膜は一般に最後の金属化層
上に付着する。金属化層は、金属配線導体を形成するよ
うにエッチングが施されている。このエッチングは、一
般に反応性のプラズマのもとで実施されるが、ほぼ異方
性で、金属被覆膜の厚さを横断するように施される。こ
のようなエッチングの結果、導体はほぼ長方形の断面を
有する。従って、パッシベーション膜を導体上に付着す
るとき、パッシベーション膜は均一に付着しているので
はなく、特に導体の縁に深いくぼみのある波状の構造を
していることに留意されたい。
上に付着する。金属化層は、金属配線導体を形成するよ
うにエッチングが施されている。このエッチングは、一
般に反応性のプラズマのもとで実施されるが、ほぼ異方
性で、金属被覆膜の厚さを横断するように施される。こ
のようなエッチングの結果、導体はほぼ長方形の断面を
有する。従って、パッシベーション膜を導体上に付着す
るとき、パッシベーション膜は均一に付着しているので
はなく、特に導体の縁に深いくぼみのある波状の構造を
していることに留意されたい。
本発明は上記のような問題点を解決することを目的と
する。
する。
課題を解決するための手段 本発明によれば、最上層に最終的な誘電膜の形成を行
う集積回路のパッシベーション方法において、硬質の誘
電材料からなる第一の膜を付着させた後、粘稠な懸濁液
に熱処理を施すことにより形成した軟質の誘電材料から
なる膜を該第一の膜上に付着させ、さらにこのようにし
て得られた表面上に硬質の誘電材料からなる第二の膜を
付着させることを特徴とする方法が提供される。
う集積回路のパッシベーション方法において、硬質の誘
電材料からなる第一の膜を付着させた後、粘稠な懸濁液
に熱処理を施すことにより形成した軟質の誘電材料から
なる膜を該第一の膜上に付着させ、さらにこのようにし
て得られた表面上に硬質の誘電材料からなる第二の膜を
付着させることを特徴とする方法が提供される。
軟質の誘電材料からなる膜を使用することにより、硬
質の誘電材料からなる下部膜にあるくぼみが埋まり、ま
た比較的平坦な表面が形成されるため、硬質の誘電材料
からなる第二の保護膜を容易に付着させることができ
る。硬質の誘電材料からなる二つの膜間に挟まれるこの
軟質の誘電材料からなる膜は、外部からの機械的応力の
吸収を可能にし、特に、硬質の誘電材料からなる膜に発
生したひび割れが広がるのを防ぐ。さらに、外側の硬質
の誘電材料からなる膜は、軟質の誘電材料からなる膜の
塑性変形を防ぎ、軟質の誘電材料からなる膜中に外部応
力を分散させる働きをする。以下、本明細書では、硬質
の誘電材料からなる膜を「硬質誘電膜」、軟質の誘電材
料からなる膜を「軟質誘電膜」と表現するが、本明細書
中に用いる「硬質誘電膜」または「軟質誘電膜」という
表現は、微小硬度測定により定義した膜を意味する。す
なわち、硬質誘電膜は700HK（HK＝ヌープ硬度：シリコ
ンウェハ上に付着させた厚さ数ミクロンの薄膜上で15g
で測定した硬度）以上、または軟質誘電膜は400HK以下
の硬度を有するものをそれぞれ指す。
質の誘電材料からなる下部膜にあるくぼみが埋まり、ま
た比較的平坦な表面が形成されるため、硬質の誘電材料
からなる第二の保護膜を容易に付着させることができ
る。硬質の誘電材料からなる二つの膜間に挟まれるこの
軟質の誘電材料からなる膜は、外部からの機械的応力の
吸収を可能にし、特に、硬質の誘電材料からなる膜に発
生したひび割れが広がるのを防ぐ。さらに、外側の硬質
の誘電材料からなる膜は、軟質の誘電材料からなる膜の
塑性変形を防ぎ、軟質の誘電材料からなる膜中に外部応
力を分散させる働きをする。以下、本明細書では、硬質
の誘電材料からなる膜を「硬質誘電膜」、軟質の誘電材
料からなる膜を「軟質誘電膜」と表現するが、本明細書
中に用いる「硬質誘電膜」または「軟質誘電膜」という
表現は、微小硬度測定により定義した膜を意味する。す
なわち、硬質誘電膜は700HK（HK＝ヌープ硬度：シリコ
ンウェハ上に付着させた厚さ数ミクロンの薄膜上で15g
で測定した硬度）以上、または軟質誘電膜は400HK以下
の硬度を有するものをそれぞれ指す。
上記以外の本発明の特徴に従えば、下記の工程が一回
もしくは複数回実施される。すなわち、最上層の誘電膜
を軟質誘電膜で被覆し、次に硬質誘電膜をこの新しい膜
上に付着させる工程が一回もしくは複数回実施される。
この方法を用いることにより、硬質誘電膜と軟質誘電膜
が交互に配置された多層構造が形成される。この結果、
さらに効果的な応力の吸収が可能となり、ひび割れの拡
大も阻止される。
もしくは複数回実施される。すなわち、最上層の誘電膜
を軟質誘電膜で被覆し、次に硬質誘電膜をこの新しい膜
上に付着させる工程が一回もしくは複数回実施される。
この方法を用いることにより、硬質誘電膜と軟質誘電膜
が交互に配置された多層構造が形成される。この結果、
さらに効果的な応力の吸収が可能となり、ひび割れの拡
大も阻止される。
さらに、本発明の別の特徴に従えば、一度熱処理した
粘稠な懸濁液を所定の厚さだけ除去することにより、平
坦な上部表面を形成する。
粘稠な懸濁液を所定の厚さだけ除去することにより、平
坦な上部表面を形成する。
粘稠な懸濁液（サスペンジョン）は、従来の技術にお
いて公知の無機シリカゲルから成るものが望ましく、例
えば、S.O.G.（Spin on Glass）で知られるコロイド状
にすれば有利である。
いて公知の無機シリカゲルから成るものが望ましく、例
えば、S.O.G.（Spin on Glass）で知られるコロイド状
にすれば有利である。
必要であれば、軟質膜はポリイミド膜で形成してもよ
いが、ポリイミド膜には非常に厚くなるという欠点があ
る。
いが、ポリイミド膜には非常に厚くなるという欠点があ
る。
さらに、硬質誘電膜は、二酸化シリコンSiO2、窒化シ
リコンSi3N4、あるいは、SiOxNyの構造をもつ酸窒化シ
リコン等の材料により形成される。
リコンSi3N4、あるいは、SiOxNyの構造をもつ酸窒化シ
リコン等の材料により形成される。
添付の図面を参考にしながら、一実施例を説明するこ
とにより、本発明の他の特徴および利点を明らかにす
る。
とにより、本発明の他の特徴および利点を明らかにす
る。
尚、本発明の方法をより明らかに理解できるように、
種々の膜を拡大尺度で描いているが、正確な方法で示し
ているわけではない。
種々の膜を拡大尺度で描いているが、正確な方法で示し
ているわけではない。
実施例 第１図に示した集積回路は、例えばＮ型シリコンから
成る基板等の半導体基板１を有する。この基板１中に、
例えば厚い酸化物から成る絶縁膜２と、例えばP+ドーピ
ング領域等の拡散領域３が形成されている。基板上には
薄い酸化膜４が形成されている。これらの薄い酸化領域
４は、例えば、多結晶質シリコンから成るゲート５で被
覆されている。このような種々の領域は、当業者には公
知の標準的な方法により得られたものである。これらの
領域は、例えば、二酸化シリコンSiO2から成る絶縁膜７
で被覆されている。第１図中に一例として示した回路
は、２種類のＰ型MOSトランジスタから構成される。二
つの異なる領域間、例えば、第１図に示したような二つ
のMOSトランジスタの二つの対応する拡散領域間を接続
するため、膜７に公知の方法でエッチングを施し、金属
膜８を絶縁膜７上に付着させてある。この金属膜は、例
えば、アルミニウムから成る。次に、この金属膜を反応
性のプラズマ中に置き、エッチングを実施することによ
り導体が形成される。このエッチングは一般に異方性で
あり、膜の厚さを横断するように行うため、第２図に示
すように、導体にほぼ長方形の断面を与えることにな
る。
成る基板等の半導体基板１を有する。この基板１中に、
例えば厚い酸化物から成る絶縁膜２と、例えばP+ドーピ
ング領域等の拡散領域３が形成されている。基板上には
薄い酸化膜４が形成されている。これらの薄い酸化領域
４は、例えば、多結晶質シリコンから成るゲート５で被
覆されている。このような種々の領域は、当業者には公
知の標準的な方法により得られたものである。これらの
領域は、例えば、二酸化シリコンSiO2から成る絶縁膜７
で被覆されている。第１図中に一例として示した回路
は、２種類のＰ型MOSトランジスタから構成される。二
つの異なる領域間、例えば、第１図に示したような二つ
のMOSトランジスタの二つの対応する拡散領域間を接続
するため、膜７に公知の方法でエッチングを施し、金属
膜８を絶縁膜７上に付着させてある。この金属膜は、例
えば、アルミニウムから成る。次に、この金属膜を反応
性のプラズマ中に置き、エッチングを実施することによ
り導体が形成される。このエッチングは一般に異方性で
あり、膜の厚さを横断するように行うため、第２図に示
すように、導体にほぼ長方形の断面を与えることにな
る。
回路が、単一レベルの相互接続を備えている場合、導
体８を酸化シリコンSiO2、窒化シリコンSi3N4あるい
は、酸窒化シリコンSiOxNyから成るパッシベーション膜
９または保護膜で被覆する。このパッシベーション膜９
を形成するのに用いる材料は、第１図に参照番号６で示
したように、応力によりひび割れを生じ得る硬質の材料
である。特に、異なる材料から成る数層の膜を上に付着
させ、エッチングを施すMOS技術においては、パッシベ
ーション膜は波状の断面をしている。
体８を酸化シリコンSiO2、窒化シリコンSi3N4あるい
は、酸窒化シリコンSiOxNyから成るパッシベーション膜
９または保護膜で被覆する。このパッシベーション膜９
を形成するのに用いる材料は、第１図に参照番号６で示
したように、応力によりひび割れを生じ得る硬質の材料
である。特に、異なる材料から成る数層の膜を上に付着
させ、エッチングを施すMOS技術においては、パッシベ
ーション膜は波状の断面をしている。
第3a図から第3e図を参考にしながら、粘稠な懸濁液に
熱処理を施して軟質誘電膜を得る場合の、本発明に従う
集積回路のパッシベーション方法の各工程について述べ
る。このようなケースは本発明の特に有利な態様に対応
する。この方法は、第3a図に示すように、波状の膜９上
に粘稠な懸濁液10を付着させるものである。この懸濁液
は、誘電膜９の表面全体に均一に塗布する。その粘性に
より、この懸濁液は、存在するくぼみを完全に埋め、誘
電膜９の表面全体に薄い膜を形成する。
熱処理を施して軟質誘電膜を得る場合の、本発明に従う
集積回路のパッシベーション方法の各工程について述べ
る。このようなケースは本発明の特に有利な態様に対応
する。この方法は、第3a図に示すように、波状の膜９上
に粘稠な懸濁液10を付着させるものである。この懸濁液
は、誘電膜９の表面全体に均一に塗布する。その粘性に
より、この懸濁液は、存在するくぼみを完全に埋め、誘
電膜９の表面全体に薄い膜を形成する。
例えば、用いられる懸濁液は、無機シリカをベースと
したゲルでよく、当業者には公知のS.O.G.（Spin On Gl
ass）と通常呼ばれているゲルのようなコロイド状であ
るのが望ましい。この場合、粘稠な懸濁液は、集積回路
部品の形成に用いられるホトレジストと同様な方法で使
用する。次に、懸濁液10に熱処理（アニール）を施す。
この熱処理操作は425℃で30分間にわたり行う。従っ
て、懸濁液の溶剤は蒸発して、誘電体は第3b図に示すよ
うに緻密な塊10′となる。この塊は、導体８の上方に位
置する誘電膜９上に薄膜を形成する。次に、第3c図に示
すように、この膜を窒化シリコン、二酸化シリコンまた
は酸窒化シリコン等の硬質の誘電材料で形成された別の
硬質誘電膜11で被覆する。この誘電膜は、当業者にはよ
く知られた気相成長法により公知のように付着させる。
したゲルでよく、当業者には公知のS.O.G.（Spin On Gl
ass）と通常呼ばれているゲルのようなコロイド状であ
るのが望ましい。この場合、粘稠な懸濁液は、集積回路
部品の形成に用いられるホトレジストと同様な方法で使
用する。次に、懸濁液10に熱処理（アニール）を施す。
この熱処理操作は425℃で30分間にわたり行う。従っ
て、懸濁液の溶剤は蒸発して、誘電体は第3b図に示すよ
うに緻密な塊10′となる。この塊は、導体８の上方に位
置する誘電膜９上に薄膜を形成する。次に、第3c図に示
すように、この膜を窒化シリコン、二酸化シリコンまた
は酸窒化シリコン等の硬質の誘電材料で形成された別の
硬質誘電膜11で被覆する。この誘電膜は、当業者にはよ
く知られた気相成長法により公知のように付着させる。
例えば、膜９は厚さ約5000Åで、膜10は厚さ約3000
Å、または膜11は厚さ約12000Åである。膜９および11
の厚さは、これらの和が一定であり、また17000ű300
0Åに等しければ、変更することができる。
Å、または膜11は厚さ約12000Åである。膜９および11
の厚さは、これらの和が一定であり、また17000ű300
0Åに等しければ、変更することができる。
パッシベーション膜に、導体８を被覆する第一の硬質
誘電膜９と、次に熱処理を施された粘性の誘電膜から成
る軟質誘電膜と、さらに該軟質誘電膜を被覆するもう一
つの硬質誘電膜とで構成される複合構造を採用すること
により、回路上に発生する応力の吸収が可能となり、ま
たひび割れが集積回路の内部にまで拡大するのを防ぐこ
とができる。
誘電膜９と、次に熱処理を施された粘性の誘電膜から成
る軟質誘電膜と、さらに該軟質誘電膜を被覆するもう一
つの硬質誘電膜とで構成される複合構造を採用すること
により、回路上に発生する応力の吸収が可能となり、ま
たひび割れが集積回路の内部にまで拡大するのを防ぐこ
とができる。
また、集積回路の表面は、軟質誘電膜が第一の硬質誘
電膜中のくぼみを部分的に埋めるため、従来よりさらに
ゆるい波状となっている。
電膜中のくぼみを部分的に埋めるため、従来よりさらに
ゆるい波状となっている。
第４図に示すような別の態様では、さらに平坦な上部
表面を得るため、誘電膜10aを反応性プラズマ中に配置
することにより、この膜の表面を薄く取り除くことがで
きる。この結果、ほぼ平坦な表面10bが得られる。
表面を得るため、誘電膜10aを反応性プラズマ中に配置
することにより、この膜の表面を薄く取り除くことがで
きる。この結果、ほぼ平坦な表面10bが得られる。
外側応力の吸収を高め、ひび割れがパッシベーション
膜の内部まで広がるのを防ぐため、第3d図に示すよう
に、上部の硬質誘電膜11を粘稠な懸濁液12で被覆する。
次に、この膜に熱処理を施し、第3e図に示すような膜1
2′を形成する。さらにこの膜12′を硬質誘電膜13で被
覆する。軟質誘電膜12および硬質誘電膜13に用いる材料
は、硬質誘電膜９と11、および軟質誘電膜10にすでに用
いた材料と同一である。このように複数の膜を上に重ね
ることにより、多層構造が得られ、この操作は一回もし
くは複数回繰り返すことができる。これにより、比較的
平坦な上部表面が得られ、応力の吸収を高める。
膜の内部まで広がるのを防ぐため、第3d図に示すよう
に、上部の硬質誘電膜11を粘稠な懸濁液12で被覆する。
次に、この膜に熱処理を施し、第3e図に示すような膜1
2′を形成する。さらにこの膜12′を硬質誘電膜13で被
覆する。軟質誘電膜12および硬質誘電膜13に用いる材料
は、硬質誘電膜９と11、および軟質誘電膜10にすでに用
いた材料と同一である。このように複数の膜を上に重ね
ることにより、多層構造が得られ、この操作は一回もし
くは複数回繰り返すことができる。これにより、比較的
平坦な上部表面が得られ、応力の吸収を高める。
第１図は、従来の技術に従い形成されたパッシベーショ
ン膜を備える集積回路の模式的な断面図を示し、 第２図は、第１図の二つの上部膜の切断線AAにおける断
面図を示し、 第3a図から3e図は、本発明に従うパッシベーション方法
の主要段階を説明するための第２図と類似した断面図を
示し、 第４図は、本発明に従うパッシベーション方法の別の態
様を示す第3b図に類似した断面図である。 （主な参照番号） １……半導体基板、２……絶縁膜、 ３……拡散領域、４……酸化膜、 ５……ゲート、７……絶縁膜、 ８……導体、 ９……第一硬質誘電膜、 10,10′,10a……軟質誘電（粘性）膜、 11,11′……第二硬質誘電膜、 12,12′……軟質誘電膜、13……硬質誘電膜
ン膜を備える集積回路の模式的な断面図を示し、 第２図は、第１図の二つの上部膜の切断線AAにおける断
面図を示し、 第3a図から3e図は、本発明に従うパッシベーション方法
の主要段階を説明するための第２図と類似した断面図を
示し、 第４図は、本発明に従うパッシベーション方法の別の態
様を示す第3b図に類似した断面図である。 （主な参照番号） １……半導体基板、２……絶縁膜、 ３……拡散領域、４……酸化膜、 ５……ゲート、７……絶縁膜、 ８……導体、 ９……第一硬質誘電膜、 10,10′,10a……軟質誘電（粘性）膜、 11,11′……第二硬質誘電膜、 12,12′……軟質誘電膜、13……硬質誘電膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベルナール ジュノ フランス国 13122 ヴァンタブラン ロティスマン レ レスタンク ８ (56)参考文献 特開 昭61−232646（ＪＰ，Ａ) 特開 昭58−74043（ＪＰ，Ａ) 特開 昭60−233829（ＪＰ，Ａ)
Claims (9)
- 【請求項１】最上層に最終的な誘電膜の形成を行う集積
回路のパッシベーション方法において、 硬質の誘電材料からなる第一の膜を付着させた後、粘稠
な懸濁液に熱処理を施すことにより形成した軟質の誘電
材料からなる膜を該第一の膜上に付着させ、さらにこの
ようにして得られた表面上に硬質の誘電材料からなる第
二の膜を付着させることを特徴とする方法。 - 【請求項２】上記硬質の誘電材料からなる第二の膜を軟
質の誘電材料からなる膜で被覆し、次に、硬質の誘電材
料からなる第三の膜を付着させる工程を一回もしくは複
数回実施して多層構造を作ることを特徴とする請求項１
記載の方法。 - 【請求項３】上記粘稠な懸濁液に熱処理を施して得られ
る軟質の誘電材料からなる膜を所定の厚さだけ除去する
ことにより、平坦な上表面を形成することを特徴とする
請求項１または２のいずれか１項に記載の方法。 - 【請求項４】上記粘稠な懸濁液が、コロイド状の無機シ
リカゲルであることを特徴とする請求項１〜３のいずれ
か１項に記載の方法。 - 【請求項５】上記硬質の誘電材料からなる第一、第二、
及び第三の膜が、SiO2、Si3N4あるいは、SiOxNyである
ことを特徴とする請求項１〜４のいずれか１項に記載の
方法。 - 【請求項６】最終的なパッシベーション層を有する集積
回路であり、このパッシベーション層が、硬質の誘電材
料からなる第一の層、粘稠な懸濁液に熱処理を施すこと
により形成した軟質の誘電材料からなる層および硬質の
誘電材料からなる第二の層を備えることを特徴とする集
積回路。 - 【請求項７】上記軟質の誘電材料からなる層の厚さが約
300nmであることを特徴とする請求項６に記載の集積回
路。 - 【請求項８】上記硬質の誘電材料からなる第一および第
二の層の厚さの和が一定で、1700nm±300nmであること
を特徴とする請求項６または７に記載の集積回路。 - 【請求項９】上記硬質の誘電材料からなる第一の層の厚
さが約500nmで、上記硬質の誘電材料からなる第二の層
の厚さが約1200nmであることを特徴とする請求項８に記
載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8800294A FR2625839B1 (fr) | 1988-01-13 | 1988-01-13 | Procede de passivation d'un circuit integre |
| FR8800294 | 1988-01-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01225326A JPH01225326A (ja) | 1989-09-08 |
| JP3054637B2 true JP3054637B2 (ja) | 2000-06-19 |
Family
ID=9362244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1007537A Expired - Fee Related JP3054637B2 (ja) | 1988-01-13 | 1989-01-13 | 集積回路のパッシベーション方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0327412B1 (ja) |
| JP (1) | JP3054637B2 (ja) |
| DE (1) | DE68918301T2 (ja) |
| FR (1) | FR2625839B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1339817C (en) * | 1989-05-31 | 1998-04-14 | Mitel Corporation | Curing and passivation of spin-on-glasses by a plasma process, and product produced thereby |
| US5270267A (en) * | 1989-05-31 | 1993-12-14 | Mitel Corporation | Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate |
| NL195049C (nl) * | 1990-06-18 | 2003-06-27 | Hyundai Electronics Ind | Werkwijze voor het vervaardigen van geïntegreerde halfgeleiderschakelingen. |
| US5825078A (en) * | 1992-09-23 | 1998-10-20 | Dow Corning Corporation | Hermetic protection for integrated circuits |
| DE69333722T2 (de) * | 1993-05-31 | 2005-12-08 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren zur Verbesserung der Haftung zwischen Dielektrikschichten, an ihrer Grenzfläche, in der Herstellung von Halbleiterbauelementen |
| US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
| US5439846A (en) * | 1993-12-17 | 1995-08-08 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
| US6284584B1 (en) * | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| US5847464A (en) * | 1995-09-27 | 1998-12-08 | Sgs-Thomson Microelectronics, Inc. | Method for forming controlled voids in interlevel dielectric |
| US7067442B1 (en) * | 1995-12-26 | 2006-06-27 | Micron Technology, Inc. | Method to avoid threshold voltage shift in thicker dielectric films |
| US6462394B1 (en) | 1995-12-26 | 2002-10-08 | Micron Technology, Inc. | Device configured to avoid threshold voltage shift in a dielectric film |
| US5711987A (en) * | 1996-10-04 | 1998-01-27 | Dow Corning Corporation | Electronic coatings |
| DE10145724A1 (de) | 2001-09-17 | 2003-04-10 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4198444A (en) * | 1975-08-04 | 1980-04-15 | General Electric Company | Method for providing substantially hermetic sealing means for electronic components |
| IN147578B (ja) * | 1977-02-24 | 1980-04-19 | Rca Corp | |
| GB1566072A (en) * | 1977-03-28 | 1980-04-30 | Tokyo Shibaura Electric Co | Semiconductor device |
| JPS5627935A (en) * | 1979-08-15 | 1981-03-18 | Toshiba Corp | Semiconductor device |
| JPS56114335A (en) * | 1980-02-13 | 1981-09-08 | Fujitsu Ltd | Semiconductor device and its manufacture |
| JPS5731145A (en) * | 1980-08-01 | 1982-02-19 | Nec Corp | Semiconductor device |
| JPS5788734A (en) * | 1980-11-21 | 1982-06-02 | Toshiba Corp | Semiconductor device |
| JPS57199224A (en) * | 1981-06-02 | 1982-12-07 | Nec Corp | Semiconductor device |
| JPS5874043A (ja) * | 1981-10-29 | 1983-05-04 | Nec Corp | 半導体装置 |
| JPS60233829A (ja) * | 1984-01-19 | 1985-11-20 | Nec Corp | 絶縁層形成法 |
| JPS6179233A (ja) * | 1984-09-26 | 1986-04-22 | Fujitsu Ltd | 半導体装置 |
| JPS61232646A (ja) * | 1985-04-09 | 1986-10-16 | Nec Corp | 樹脂封止型半導体集積回路装置 |
-
1988
- 1988-01-13 FR FR8800294A patent/FR2625839B1/fr not_active Expired - Lifetime
-
1989
- 1989-01-06 DE DE1989618301 patent/DE68918301T2/de not_active Expired - Fee Related
- 1989-01-06 EP EP89400042A patent/EP0327412B1/fr not_active Expired - Lifetime
- 1989-01-13 JP JP1007537A patent/JP3054637B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE68918301D1 (de) | 1994-10-27 |
| DE68918301T2 (de) | 1995-05-18 |
| FR2625839A1 (fr) | 1989-07-13 |
| JPH01225326A (ja) | 1989-09-08 |
| FR2625839B1 (fr) | 1991-04-26 |
| EP0327412B1 (fr) | 1994-09-21 |
| EP0327412A1 (fr) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3054637B2 (ja) | 集積回路のパッシベーション方法 | |
| US5986330A (en) | Enhanced planarization technique for an integrated circuit | |
| US4971925A (en) | Improved method of manufacturing a semiconductor device of the "semiconductor on insulator" type | |
| US6040628A (en) | Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics | |
| JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
| US5517062A (en) | Stress released VLSI structure by the formation of porous intermetal layer | |
| US5436410A (en) | Method and structure for suppressing stress-induced defects in integrated circuit conductive lines | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| US4606936A (en) | Stress free dielectric isolation technology | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| JPH0419707B2 (ja) | ||
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPH0430524A (ja) | 半導体装置の製造方法 | |
| JPS62137855A (ja) | 多層配線構造を有する半導体装置 | |
| JPS5837936A (ja) | 半導体装置とその製造方法 | |
| JPS60249333A (ja) | 半導体装置及びその製造方法 | |
| JPS61260639A (ja) | 半導体装置の製造方法 | |
| JPS646543B2 (ja) | ||
| JPH0342834A (ja) | 半導体装置 | |
| JPS63152151A (ja) | 半導体装置 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JPS6151848A (ja) | 半導体装置の製造方法 | |
| KR100341848B1 (ko) | 반도체소자의보호막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |