JPS6151848A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6151848A JPS6151848A JP17396984A JP17396984A JPS6151848A JP S6151848 A JPS6151848 A JP S6151848A JP 17396984 A JP17396984 A JP 17396984A JP 17396984 A JP17396984 A JP 17396984A JP S6151848 A JPS6151848 A JP S6151848A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- aluminum wiring
- insulating film
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は多層アルミニウム配線構造を有する半導体装置
の製造方法、詳しくは、アルミニウム配線下の半導木基
因表面上の平坦度の高い構造を有する半導体装置の製造
方法に関する。
の製造方法、詳しくは、アルミニウム配線下の半導木基
因表面上の平坦度の高い構造を有する半導体装置の製造
方法に関する。
従来例のｔ＋ｌ’ｉ成とその問題点
多層配線１１１＋ｉ造を有する半導体装置、特に、アル
ミニウム多層配線構造を有するグー１〜アレイ等の大規
模ゴβ＋Ｉ＋（回路（ＬＳＩ）の分野では、アルミニウ
ム配線た１下の平坦度が十分でなく、上層のアルミニウ
ム配線の断線や、同店アルミニウム配線のエッチ残り等
によるリークの問題等があり、良好な特性を得ることが
困５ｉＣとなっている。
ミニウム多層配線構造を有するグー１〜アレイ等の大規
模ゴβ＋Ｉ＋（回路（ＬＳＩ）の分野では、アルミニウ
ム配線た１下の平坦度が十分でなく、上層のアルミニウ
ム配線の断線や、同店アルミニウム配線のエッチ残り等
によるリークの問題等があり、良好な特性を得ることが
困５ｉＣとなっている。
発明の目的
本発明は下層アルミニウム配線上のＳ ｉ Ｏ２１１！
Ｊと平坦化用絶縁膜を同じエッチ速度でエッチし、多層
アルミニウム配線層化のためのＪｄ間絶縁股の３１４坦
度を高めた表面状態を得ろようにした半導体装置の製造
方１２；を提供することにある。
Ｊと平坦化用絶縁膜を同じエッチ速度でエッチし、多層
アルミニウム配線層化のためのＪｄ間絶縁股の３１４坦
度を高めた表面状態を得ろようにした半導体装置の製造
方１２；を提供することにある。
発明の描成
本発明の半心体装ｉ直の製造方法は、半導体基板上の所
定域に形成された第１Ｍのアルミニウム配線ＥＶをおお
うように形成したＳｉ○２膜上に、アルミニウム配線ス
テップ平坦化用絶諒膜を形成したのち、カスプラズマに
より前記の平坦化用絶縁膜とＳｉＯ２膜のエッチ速度が
同一となる条件下で前記第１層のアルミニウム配線上の
前記Ｓｉｎ、膜が初期の半分の厚さになるまでエッチし
、前記第１ＪｔｌＷアルミニウム配線ツノの側部に前記
平坦化用絶縁膜の一部を残し、さらにこれらの全面をお
おってＰＳＧ膜ｍを形成し、次いで、前記第１層のアル
ミニウム配線層に達するスルーホールを形成したのち、
第２磨のアルミニウム配線層を形成して、安定な多バア
ルミニウム配線４．！Ｗ造を実現することに特徴とする
。
定域に形成された第１Ｍのアルミニウム配線ＥＶをおお
うように形成したＳｉ○２膜上に、アルミニウム配線ス
テップ平坦化用絶諒膜を形成したのち、カスプラズマに
より前記の平坦化用絶縁膜とＳｉＯ２膜のエッチ速度が
同一となる条件下で前記第１層のアルミニウム配線上の
前記Ｓｉｎ、膜が初期の半分の厚さになるまでエッチし
、前記第１ＪｔｌＷアルミニウム配線ツノの側部に前記
平坦化用絶縁膜の一部を残し、さらにこれらの全面をお
おってＰＳＧ膜ｍを形成し、次いで、前記第１層のアル
ミニウム配線層に達するスルーホールを形成したのち、
第２磨のアルミニウム配線層を形成して、安定な多バア
ルミニウム配線４．！Ｗ造を実現することに特徴とする
。
実施例の説明
以下１本発明の半導体装置の製造方法を具体的な一実施
例にノ１（づいて説明する。
例にノ１（づいて説明する。
第１図〜第４［４は多層配線構造の半導体装直において
、！Ａ’ｒ １層アルミニウム配線から第２層アルミニ
ウム配仙）までの製造過程の断面形状を示す。
、！Ａ’ｒ １層アルミニウム配線から第２層アルミニ
ウム配仙）までの製造過程の断面形状を示す。
本発明では、先ず、第１図で示すように、半扉体鰭板（
１）の表面部もしくはバルク部に所定の１−ランジスタ
部を形成（省略）したのち、この上に絶縁膜、例えば、
ＰＳＧ膜（２）を形成し、つきに。
１）の表面部もしくはバルク部に所定の１−ランジスタ
部を形成（省略）したのち、この上に絶縁膜、例えば、
ＰＳＧ膜（２）を形成し、つきに。
第１層アルミニウム配線（４）とトランジスタ部を分離
する層間絶縁膜１例えば、ＰＳＧ膜（２）の上に第１層
アルミニウム配線膜（４）を形成したのち、低温ＣＶＤ
法によ４ＪＳｉＯ，膜（３）を５０００人形成し。
する層間絶縁膜１例えば、ＰＳＧ膜（２）の上に第１層
アルミニウム配線膜（４）を形成したのち、低温ＣＶＤ
法によ４ＪＳｉＯ，膜（３）を５０００人形成し。
続いて回転塗布法により平坦化用材料、例えばポリイミ
ド樹脂（５）を５０００〜１０００人形成し、さらに３
５０℃程度の熱処理を加えたのち、ポリイミド樹脂（５
）と５ＬＯ２膜（３）が同程度のエッチ速度になる条件
下で、ガスプラズマによるエッチを第１層アルミニウム
配線（４）上のＳｉ○２１１ｕ（３）が初期の半分程度
、すなわち、２０００〜３０００人になるまでエッチす
る。
ド樹脂（５）を５０００〜１０００人形成し、さらに３
５０℃程度の熱処理を加えたのち、ポリイミド樹脂（５
）と５ＬＯ２膜（３）が同程度のエッチ速度になる条件
下で、ガスプラズマによるエッチを第１層アルミニウム
配線（４）上のＳｉ○２１１ｕ（３）が初期の半分程度
、すなわち、２０００〜３０００人になるまでエッチす
る。
次に第２図に示すように、途中までエッチされた５１０
２１Ｎ（３）と平坦化用ポリイミド樹脂（５）の上に、
再び低温ＣＶＤ法によりＰＳＧ膜（６）を５０００〜１
００００人形成する。
２１Ｎ（３）と平坦化用ポリイミド樹脂（５）の上に、
再び低温ＣＶＤ法によりＰＳＧ膜（６）を５０００〜１
００００人形成する。
さらに第３図に示すように、ホ１−リソクラフィ一工程
によりホトレジスＩ〜膜（７）を形成し、第１Ｍ及び第
２層アルミニウム配％ｃ １１４７のスルホール（８）
を形成する。
によりホトレジスＩ〜膜（７）を形成し、第１Ｍ及び第
２層アルミニウム配％ｃ １１４７のスルホール（８）
を形成する。
最後に、第４図に示すように、第２層アルミ配線（９）
を形成して、全体として安定な多層フルミニウｔ１配線
構造を実現している。
を形成して、全体として安定な多層フルミニウｔ１配線
構造を実現している。
発明の詳細
な説明のように本発明の半導体装置の製造方法は、半導
体基板上の所定域に形成された第１層のアルミニウム配
線層をおおうように形成したＳｉ○２膜上に、アルミニ
ウム配線ステップ平坦化用絶縁膜を形成したのち、ガス
プラズマにより前記の平坦化用絶縁膜とＳｉＯ２膜のエ
ッチ速度が同一となる条件下で前記第１層のアルミニウ
ム配線上の前記Ｓ ｉ Ｏ、ＩＩＱが初期の半分の厚さ
になるまでエッチして前記第１層アルミニウム配線層の
側部に前記平坦化用絶縁膜の一部を残し、さらにこれら
の全面をおおってＰＳＧ膜層を形成し、次いで、前記第
１ Ｂ’ｌのアルミニウム配線層に達するスルーホール
を形成したのち、第２層のアルミニウム配線Ｊ（σを形
成するため、多層アルミニウム配線構造を形成する揚台
、アルミニウム配線層下の平坦度を向上させることがで
き、アルミニウム配線パターンのエツチングマージンの
向上、アルミニウム配線の断線、さらにエッチ残りによ
るリーク等の不都合を１１に除することができるもので
ある。
体基板上の所定域に形成された第１層のアルミニウム配
線層をおおうように形成したＳｉ○２膜上に、アルミニ
ウム配線ステップ平坦化用絶縁膜を形成したのち、ガス
プラズマにより前記の平坦化用絶縁膜とＳｉＯ２膜のエ
ッチ速度が同一となる条件下で前記第１層のアルミニウ
ム配線上の前記Ｓ ｉ Ｏ、ＩＩＱが初期の半分の厚さ
になるまでエッチして前記第１層アルミニウム配線層の
側部に前記平坦化用絶縁膜の一部を残し、さらにこれら
の全面をおおってＰＳＧ膜層を形成し、次いで、前記第
１ Ｂ’ｌのアルミニウム配線層に達するスルーホール
を形成したのち、第２層のアルミニウム配線Ｊ（σを形
成するため、多層アルミニウム配線構造を形成する揚台
、アルミニウム配線層下の平坦度を向上させることがで
き、アルミニウム配線パターンのエツチングマージンの
向上、アルミニウム配線の断線、さらにエッチ残りによ
るリーク等の不都合を１１に除することができるもので
ある。
第１図〜第４図は本発明の半導体装置の′！Ａ造方法の
具体的な一実施例の製造過程における断面形状図である
。 （１）・・・半導体基板、（２）・・・層間絶縁１摸（
ＰＧＳＩ嵌）、（３）・・ＣＶＤ ５ｉｎ２膜、（４）
・・・第１層アルミニウム配線膜、（５）・・・ポリイ
ミド樹脂、（６）・・・ＣＶＤＰＳＧ膜、（７）・・・
ホ１−レジス１〜膜、（８）・・・スルーホール、（９
）・・・第２）Ｎ！ＪアルミニウＡｘ Ｈｉ２線膜第１
図 第３図 第４図
具体的な一実施例の製造過程における断面形状図である
。 （１）・・・半導体基板、（２）・・・層間絶縁１摸（
ＰＧＳＩ嵌）、（３）・・ＣＶＤ ５ｉｎ２膜、（４）
・・・第１層アルミニウム配線膜、（５）・・・ポリイ
ミド樹脂、（６）・・・ＣＶＤＰＳＧ膜、（７）・・・
ホ１−レジス１〜膜、（８）・・・スルーホール、（９
）・・・第２）Ｎ！ＪアルミニウＡｘ Ｈｉ２線膜第１
図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上の所定域に形成された第１層のアルミ
ニウム配線層をおおうように形成したＳｉＯ＿２膜上に
、アルミニウム配線ステップ平坦化用絶縁膜を形成した
のち、ガスプラズマにより前記の平坦化用絶縁膜とＳｉ
Ｏ＿２膜のエッチ速度が同一となる条件下で前記第１層
のアルミニウム配線上の前記ＳｉＯ＿２膜が初期の半分
の厚さになるまでエッチして前記第１層アルミニウム配
線層の側部に前記平坦化用絶縁膜の一部を残し、さらに
これらの全面をおおってＰＳＧ膜層を形成し、次いで、
前記第１層のアルミニウム配線層に達するスルーホール
を形成したのち、第２層のアルミニウム配線層を形成す
る半導体装置の製造方法。 ２、平坦化用絶縁膜を、ポリイミド樹脂の回転塗布と加
熱処理で形成することを特徴とする特許請求の範囲第１
項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17396984A JPS6151848A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17396984A JPS6151848A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6151848A true JPS6151848A (ja) | 1986-03-14 |
Family
ID=15970385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17396984A Pending JPS6151848A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151848A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164341A (ja) * | 1986-12-26 | 1988-07-07 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPS63193476U (ja) * | 1987-05-30 | 1988-12-13 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5261981A (en) * | 1975-11-18 | 1977-05-21 | Toshiba Corp | Production of semiconductor device |
| JPS5893353A (ja) * | 1981-11-30 | 1983-06-03 | Nec Corp | 半導体装置の製造方法 |
| JPS5896752A (ja) * | 1981-12-03 | 1983-06-08 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-08-21 JP JP17396984A patent/JPS6151848A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5261981A (en) * | 1975-11-18 | 1977-05-21 | Toshiba Corp | Production of semiconductor device |
| JPS5893353A (ja) * | 1981-11-30 | 1983-06-03 | Nec Corp | 半導体装置の製造方法 |
| JPS5896752A (ja) * | 1981-12-03 | 1983-06-08 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164341A (ja) * | 1986-12-26 | 1988-07-07 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPS63193476U (ja) * | 1987-05-30 | 1988-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3054637B2 (ja) | 集積回路のパッシベーション方法 | |
| JPS6151848A (ja) | 半導体装置の製造方法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPH02123754A (ja) | 電子半導体装置用の誘電体層の形成方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04196264A (ja) | 半導体装置の製造方法 | |
| JPS60113444A (ja) | 多層配線構造 | |
| JPS62271453A (ja) | 半導体素子の製造方法 | |
| JPH02238629A (ja) | 半導体装置の製造方法 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPH03112151A (ja) | 能動層積層素子 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPS61152038A (ja) | 多層配線 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPS6095938A (ja) | 半導体装置の製造方法 | |
| JPS6197946A (ja) | 半導体装置の製造方法 | |
| JPS62174944A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH09153493A (ja) | 半導体装置の製造方法 | |
| JPH0246747A (ja) | 多層配線の形成方法 | |
| JPS6173350A (ja) | 半導体装置の製造方法 |