JPS59211236A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59211236A JPS59211236A JP58086070A JP8607083A JPS59211236A JP S59211236 A JPS59211236 A JP S59211236A JP 58086070 A JP58086070 A JP 58086070A JP 8607083 A JP8607083 A JP 8607083A JP S59211236 A JPS59211236 A JP S59211236A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- semiconductor device
- psg
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に関し、特にパッシベーション膜の
改良に係る。
改良に係る。
半導体装置は、半導体基板にトランジスタ等の素子を作
シ込み、該半導体基板上に絶縁膜を介して各種の電極や
配線を形成した構造を有している。これらの電極や配線
はアルミニウム等の金属膜ハターンで形成されている。
シ込み、該半導体基板上に絶縁膜を介して各種の電極や
配線を形成した構造を有している。これらの電極や配線
はアルミニウム等の金属膜ハターンで形成されている。
そして、この電極や配線パターンを覆う／４’ッシベー
ション膜が形成されておシ、該・ぐッシベーション膜に
よって外部からの不純物の侵入を阻止して金属配線／Ｉ
Ｐターンの腐蝕防止が図られている。
ション膜が形成されておシ、該・ぐッシベーション膜に
よって外部からの不純物の侵入を阻止して金属配線／Ｉ
Ｐターンの腐蝕防止が図られている。
第１図は上記従来の半導体装置の一例として、ＭＯ８型
半導体装置の構造を示す断面図である。
半導体装置の構造を示す断面図である。
同図において、１はＰ型シリコン基板である。
該シリコン基板１の表層には、相互に分離されたｎ型の
ノース領域２およびドレイン領域３が形成されている。
ノース領域２およびドレイン領域３が形成されている。
このソースおよびドレイン領域２，３間のチャンネル領
域上には、薄いシリコン酸化膜からなるダート絶縁膜を
介して、ダート電極５が形成されている。まだ、フィー
ルド領域には厚いシリコン酸化膜６が形成され、該シリ
コン酸化膜上にはソース電極７およびドレイン電極８が
形成され、これらは夫々コンタクトホールを介してソー
ス領域２またはドレイン領域３に接続されている。ダー
ト電極５、ソース電極７およびドレイン電極８はアルミ
ニウムパターンで形成されておシ、全面に蒸着されたア
ルミニウム膜をパターンニングして形成される。これら
のアルミニウム配線層５，７．１１を保護するために、
パッシベーション膜９が全面を覆って形成されている。
域上には、薄いシリコン酸化膜からなるダート絶縁膜を
介して、ダート電極５が形成されている。まだ、フィー
ルド領域には厚いシリコン酸化膜６が形成され、該シリ
コン酸化膜上にはソース電極７およびドレイン電極８が
形成され、これらは夫々コンタクトホールを介してソー
ス領域２またはドレイン領域３に接続されている。ダー
ト電極５、ソース電極７およびドレイン電極８はアルミ
ニウムパターンで形成されておシ、全面に蒸着されたア
ルミニウム膜をパターンニングして形成される。これら
のアルミニウム配線層５，７．１１を保護するために、
パッシベーション膜９が全面を覆って形成されている。
上記従来の半導体装置においては、／ソッシペーション
膜９としてＣＶＤ法（ケミカル・ペー・や−・ディポジ
ション）によって形成されたシリコン酸化膜、ＰＳＧ膜
（燐硅酸ガラス膜九たはシリコン窒化膜が用いられてい
る。
膜９としてＣＶＤ法（ケミカル・ペー・や−・ディポジ
ション）によって形成されたシリコン酸化膜、ＰＳＧ膜
（燐硅酸ガラス膜九たはシリコン窒化膜が用いられてい
る。
ＣＶＤ法によるシリコン酸化膜、ＰＳＧ膜あるいはシリ
コン窒化膜をパッシベーション膜として用いた従来の半
導体装置には次のような問題があった口 まず、シリコン酸化膜またはＰＳＧ膜をｉ４ ツシペー
ション膜とした装置では、外部からの不純が低いという
問題があった。
コン窒化膜をパッシベーション膜として用いた従来の半
導体装置には次のような問題があった口 まず、シリコン酸化膜またはＰＳＧ膜をｉ４ ツシペー
ション膜とした装置では、外部からの不純が低いという
問題があった。
他方、シリコン窒化膜をノやッシペーション膜とした装
置では、不純物の侵入に対１ては充分な阻止能力を有す
るが、ノやツシベーション膜形成後にクラックを生じ易
い。このため管理面での困難さを伴う他、クラックの発
生は装置の致命不良にもつながるという問題があった。
置では、不純物の侵入に対１ては充分な阻止能力を有す
るが、ノやツシベーション膜形成後にクラックを生じ易
い。このため管理面での困難さを伴う他、クラックの発
生は装置の致命不良にもつながるという問題があった。
本発明は上記事情に鑑みてなされたもので、外部からの
不純物の侵入を有効に阻止して金属配線層を腐蝕から保
護し、かつクラックを生じない・やッシベーション膜を
具備した信頼性の高い半導体装置を提供するものである
。
不純物の侵入を有効に阻止して金属配線層を腐蝕から保
護し、かつクラックを生じない・やッシベーション膜を
具備した信頼性の高い半導体装置を提供するものである
。
本発明による半導体装置は、トランジスタ等の素子が形
成された半導体基板と、該半導体基板上に絶縁膜を介し
て形成された金属配線層と、該金属配線層を覆って形成
されたシリコン酸化膜または燐硅酸ガラス膜と、更にそ
の上に積層された酸化アルミニウム膜とを具備したこと
を特徴とするものでおる。
成された半導体基板と、該半導体基板上に絶縁膜を介し
て形成された金属配線層と、該金属配線層を覆って形成
されたシリコン酸化膜または燐硅酸ガラス膜と、更にそ
の上に積層された酸化アルミニウム膜とを具備したこと
を特徴とするものでおる。
上記本発明の半導体装置では、ノ４ ツシペーシ目ン膜
がシリコン酸化膜またはＰＳＧ膜と酸化アルミニウム膜
とを積層して形成されている。
がシリコン酸化膜またはＰＳＧ膜と酸化アルミニウム膜
とを積層して形成されている。
酸化アルミニウムは不純物の侵入を阻止する能力が大き
いから、この酸化アルミニウム膜を積層したことによシ
、金属配線層の腐蝕を充分に防止できる。また、シリコ
ン酸化膜、ＰＳＧ膜、アルミニウム酸化膜は倒れもシリ
コン窒化膜に・ 比較してクラックを発生し難いから、
管理も容易で致命不良も生じ難い。
いから、この酸化アルミニウム膜を積層したことによシ
、金属配線層の腐蝕を充分に防止できる。また、シリコ
ン酸化膜、ＰＳＧ膜、アルミニウム酸化膜は倒れもシリ
コン窒化膜に・ 比較してクラックを発生し難いから、
管理も容易で致命不良も生じ難い。
本発明におけるアルミニウム酸化膜は、蒸着形成された
アルミニウム薄膜を酸素プラズマ等によシ酸化して形成
することができる。また、スパッタ法によシ直接にアル
ミニウム酸化膜を被着形成してもよい。
アルミニウム薄膜を酸素プラズマ等によシ酸化して形成
することができる。また、スパッタ法によシ直接にアル
ミニウム酸化膜を被着形成してもよい。
第２図は本発明の一実施例になるＭＯ８型半導体装置を
示す第１図同様の断面図で、第１図と同一部分には同一
の参照番号を付しである。
示す第１図同様の断面図で、第１図と同一部分には同一
の参照番号を付しである。
即ち、同図において、１はＰ型シリコン基板、２はｎ＋
型ンソー領域、３はｎ 型ドレイン領域、４はダート酸
化膜、５はダート電極、６はフィールド酸化膜、７はソ
ース電極、８はドレイン電極である。そして、アルミニ
ウム配線層５Ｉ７．８の上には、ノ臂ッシペーション膜
としてＰＳＧ膜１膜上０びアルミニウム酸化膜１１が１
唄次積層されている。このうち、ＰＳＧ膜１膜上０ＶＤ
法によシ形成されたものであシ、アルミニウム酸化膜１
１はスノぐツタ法によシＰＳＧ膜１０上に被着されたも
のである。
型ンソー領域、３はｎ 型ドレイン領域、４はダート酸
化膜、５はダート電極、６はフィールド酸化膜、７はソ
ース電極、８はドレイン電極である。そして、アルミニ
ウム配線層５Ｉ７．８の上には、ノ臂ッシペーション膜
としてＰＳＧ膜１膜上０びアルミニウム酸化膜１１が１
唄次積層されている。このうち、ＰＳＧ膜１膜上０ＶＤ
法によシ形成されたものであシ、アルミニウム酸化膜１
１はスノぐツタ法によシＰＳＧ膜１０上に被着されたも
のである。
上記実施例の半導体装置は、ＰＳＧ膜１膜上０上にアル
ミニウム酸化膜１１を積層してノ臂ツシペーション膜９
が形成されているため、外部からの不純物の侵入が充分
に阻止され、配線層５゜７．８の腐蝕を防止して信頼性
を向上することができる。また、ノぐッシペーション膜
９のクラック発生も生じない。
ミニウム酸化膜１１を積層してノ臂ツシペーション膜９
が形成されているため、外部からの不純物の侵入が充分
に阻止され、配線層５゜７．８の腐蝕を防止して信頼性
を向上することができる。また、ノぐッシペーション膜
９のクラック発生も生じない。
〔発明の効果〕
以上詳述したように、本発明によればノヤツシペーショ
ン膜た改良した信頼性の高い半導体装置を提供できるも
のである。
ン膜た改良した信頼性の高い半導体装置を提供できるも
のである。
第１図は従来の半導体装置の一例を示す断面図、第２図
は本発明の一実施例になる半導体装置の断面図である。 １・・・シリコン基板、２・・・ソース領域、３・・・
ドレイン領域、４・・・ｒ−ト酸化膜、５・・・ダート
電極、６・・・フィールド酸化膜、７・・・ソース電極
、８・・・ドレインｔ！、９・・りやッシベーション膜
、１０・・・ＰＳＧ 膜、Ｉ Ｊ・・・アルミニウム酸
化膜。 出願人代理人 弁理士 鈴 江 武 音節１図 第２図
は本発明の一実施例になる半導体装置の断面図である。 １・・・シリコン基板、２・・・ソース領域、３・・・
ドレイン領域、４・・・ｒ−ト酸化膜、５・・・ダート
電極、６・・・フィールド酸化膜、７・・・ソース電極
、８・・・ドレインｔ！、９・・りやッシベーション膜
、１０・・・ＰＳＧ 膜、Ｉ Ｊ・・・アルミニウム酸
化膜。 出願人代理人 弁理士 鈴 江 武 音節１図 第２図
Claims (1)
- トランジスタ等の素子が形成された半導体基板と、該半
導体基板上に絶縁膜を介して形成された金属配線層と、
該金属配線層を覆って形成されたシリコン酸化膜または
燐硅酸ガラス膜と、更にその上に積層された酸化アルミ
ニウム膜とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086070A JPS59211236A (ja) | 1983-05-17 | 1983-05-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086070A JPS59211236A (ja) | 1983-05-17 | 1983-05-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59211236A true JPS59211236A (ja) | 1984-11-30 |
Family
ID=13876440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58086070A Pending JPS59211236A (ja) | 1983-05-17 | 1983-05-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59211236A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278942A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1983
- 1983-05-17 JP JP58086070A patent/JPS59211236A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278942A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US8367541B2 (en) | 2005-03-30 | 2013-02-05 | Fujitsu Semiconductor Limited | Semiconductor device suitable for a ferroelectric memory and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541370B1 (en) | Composite microelectronic dielectric layer with inhibited crack susceptibility | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JPH05218015A (ja) | 半導体装置 | |
| JPH04348032A (ja) | 半導体装置およびその製造方法 | |
| JPS59211236A (ja) | 半導体装置 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JPH05234991A (ja) | 半導体装置 | |
| JPH0330992B2 (ja) | ||
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPH06310597A (ja) | 半導体装置 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| US6133060A (en) | Method of protecting light sensitive regions of integrated circuits | |
| JP2803940B2 (ja) | 半導体装置 | |
| JP2884743B2 (ja) | 半導体装置用多重配線層およびその製造方法 | |
| JPH0620067B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JP2705294B2 (ja) | 半導体装置 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPH0590255A (ja) | 半導体装置 | |
| JP2000068274A (ja) | 配線構造、及びその形成方法 | |
| JPS60160120A (ja) | 半導体素子用電極の形成方法 | |
| JPS6346979B2 (ja) | ||
| JPS63147345A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6179233A (ja) | 半導体装置 | |
| JPH0465121A (ja) | 半導体装置の製造方法 |