JPH0590255A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0590255A JPH0590255A JP3252412A JP25241291A JPH0590255A JP H0590255 A JPH0590255 A JP H0590255A JP 3252412 A JP3252412 A JP 3252412A JP 25241291 A JP25241291 A JP 25241291A JP H0590255 A JPH0590255 A JP H0590255A
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- protective
- psg
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 パッシベーション膜の防水性を改善する。
【構成】 アルミ配線２を覆うパッシベーション膜を第
１ＰＳＧ膜１０、第１ＳｉＮ膜１１、第２ＰＳＧ膜１
２、第２ＳｉＮ膜１３の積層構造とし、第２ＳｉＮ膜１
３以外は薄い膜とする。これによって、表面の平坦性は
第２ＳｉＮ膜１３によって、内部に空孔が生じた場合の
防水性は、第１ＳｉＮ膜１１によって確保する。そし
て、第１ＳｉＮ膜はかなり薄いものであり、上下は第１
及び第２ＰＳＧ膜１０，１２によって覆われているた
め、アルミ配線２に対するストレスはさほど大きくな
く、またアルミ配線２間に生じる静電容量の上昇も抑制
することができる。
１ＰＳＧ膜１０、第１ＳｉＮ膜１１、第２ＰＳＧ膜１
２、第２ＳｉＮ膜１３の積層構造とし、第２ＳｉＮ膜１
３以外は薄い膜とする。これによって、表面の平坦性は
第２ＳｉＮ膜１３によって、内部に空孔が生じた場合の
防水性は、第１ＳｉＮ膜１１によって確保する。そし
て、第１ＳｉＮ膜はかなり薄いものであり、上下は第１
及び第２ＰＳＧ膜１０，１２によって覆われているた
め、アルミ配線２に対するストレスはさほど大きくな
く、またアルミ配線２間に生じる静電容量の上昇も抑制
することができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ等の半導体装
置、特にその表面保護膜（パッシベーション膜）の構成
に関する。
置、特にその表面保護膜（パッシベーション膜）の構成
に関する。
【０００２】
【従来の技術】従来より、ＬＳＩの表面安定化のため
に、各種のパッシベーション膜が利用されている。この
パッシベーション膜は、 （１）優れた表面被覆性 （２）水分やアルカリイオンの侵入に対する強い阻止力 （３）良好な密着性 （４）平坦な表面 （５）充分な機械的強度 （６）厚膜化可能であること などの要求を満たすことが必要である。そこで、従来よ
り、ＰＳＧ（phospho-silicate glass）膜とプラズマ窒
化膜（ＳｉＮ膜）を重ね合わせた複合膜が利用されてい
る。
に、各種のパッシベーション膜が利用されている。この
パッシベーション膜は、 （１）優れた表面被覆性 （２）水分やアルカリイオンの侵入に対する強い阻止力 （３）良好な密着性 （４）平坦な表面 （５）充分な機械的強度 （６）厚膜化可能であること などの要求を満たすことが必要である。そこで、従来よ
り、ＰＳＧ（phospho-silicate glass）膜とプラズマ窒
化膜（ＳｉＮ膜）を重ね合わせた複合膜が利用されてい
る。
【０００３】すなわち、図３に示すように酸化シリコン
（ＳｉＯ2 ）膜１ｂ、ＢＰＳＧ膜１ｂの複合膜からなる
層間絶縁膜１上に形成されたアルミ配線２を覆うパッシ
ベーション膜として、第１層がＰＳＧ膜で構成され、第
２層がＳｉＮ膜４で構成されたものが利用されている。
このように、ＰＳＧ膜３とＳｉＮ膜４を積層するのは、
ＳｉＮ膜は、防水性に優れているが、誘電率が大きく、
配線に容量が付加されてしまいまた熱膨脹率の関係でア
ルミ配線２に対するストレスが大きくなるという問題が
あり、ＰＳＧ膜は、上述のパッシベーション膜としての
機能の多くを満たすものであるが、防水性が悪いという
問題があり、両者を組み合わせることにより、上述の要
求を満たしているのである。
（ＳｉＯ2 ）膜１ｂ、ＢＰＳＧ膜１ｂの複合膜からなる
層間絶縁膜１上に形成されたアルミ配線２を覆うパッシ
ベーション膜として、第１層がＰＳＧ膜で構成され、第
２層がＳｉＮ膜４で構成されたものが利用されている。
このように、ＰＳＧ膜３とＳｉＮ膜４を積層するのは、
ＳｉＮ膜は、防水性に優れているが、誘電率が大きく、
配線に容量が付加されてしまいまた熱膨脹率の関係でア
ルミ配線２に対するストレスが大きくなるという問題が
あり、ＰＳＧ膜は、上述のパッシベーション膜としての
機能の多くを満たすものであるが、防水性が悪いという
問題があり、両者を組み合わせることにより、上述の要
求を満たしているのである。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ＰＳＧ膜とＳｉＮ膜を組み合わせたパッシベーション膜
においては、次のような問題点があった。すなわち、図
３に示すように、アルミ配線２が近接配置されている場
所では、ＰＳＧ膜３が、アルミ配線の上端に当る場所で
膨出した形となり、ここに、上方が狭く下方が広い空間
が生じる。そして、この上にＳｉＮ膜４を形成した場合
には、ＳｉＮがこの空間の下方には充分充満されず、こ
こに空孔５が生じ、この空孔５の側壁においては、ＰＳ
Ｇ膜がそのままむき出しとなってしまう。一方、このよ
うな空孔５は外部と連通される可能性もあり、この場合
にはこの空孔５に大気が流通する。そこで、使用状態に
おいてこの空孔５に水分が侵入した場合、この水分をＳ
ｉＮ膜４によってブロックすることができない。そし
て、この水分がＰＳＧ膜３を透過し、アルミ配線を腐蝕
することとなる。
ＰＳＧ膜とＳｉＮ膜を組み合わせたパッシベーション膜
においては、次のような問題点があった。すなわち、図
３に示すように、アルミ配線２が近接配置されている場
所では、ＰＳＧ膜３が、アルミ配線の上端に当る場所で
膨出した形となり、ここに、上方が狭く下方が広い空間
が生じる。そして、この上にＳｉＮ膜４を形成した場合
には、ＳｉＮがこの空間の下方には充分充満されず、こ
こに空孔５が生じ、この空孔５の側壁においては、ＰＳ
Ｇ膜がそのままむき出しとなってしまう。一方、このよ
うな空孔５は外部と連通される可能性もあり、この場合
にはこの空孔５に大気が流通する。そこで、使用状態に
おいてこの空孔５に水分が侵入した場合、この水分をＳ
ｉＮ膜４によってブロックすることができない。そし
て、この水分がＰＳＧ膜３を透過し、アルミ配線を腐蝕
することとなる。
【０００５】一方、このような問題を改善するために、
ＰＳＧ膜３を非常に薄くすることも考えられる。しか
し、ＰＳＧ膜３があまり薄いと、アルミ配線２に対する
ストレスが増加し、アルミ配線のストレスマイグレーシ
ョンが起り易くなり、またアルミ配線２に付加される静
電容量が増加してしまうという問題点が生ずる。
ＰＳＧ膜３を非常に薄くすることも考えられる。しか
し、ＰＳＧ膜３があまり薄いと、アルミ配線２に対する
ストレスが増加し、アルミ配線のストレスマイグレーシ
ョンが起り易くなり、またアルミ配線２に付加される静
電容量が増加してしまうという問題点が生ずる。
【０００６】本発明は、上記問題点を解決することを課
題としてなされたものであり、防水性を維持しつつ、ス
トレスの増加や静電容量の増大を防止できる表面保護膜
を有する半導体装置を提供することを目的とする。
題としてなされたものであり、防水性を維持しつつ、ス
トレスの増加や静電容量の増大を防止できる表面保護膜
を有する半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、金属配線層を
覆う表面保護膜を有する半導体装置であって、上記表面
保護膜は、防水性が比較的悪く低誘電率の第１の保護膜
と、高誘電率で防水性の良い第２の保護膜の積層構造か
らなり、かつ第２の保護膜として下層側に配置される薄
い膜と上層側に配置される比較的厚い膜の少なくとも２
層を含むことを特徴とする。
覆う表面保護膜を有する半導体装置であって、上記表面
保護膜は、防水性が比較的悪く低誘電率の第１の保護膜
と、高誘電率で防水性の良い第２の保護膜の積層構造か
らなり、かつ第２の保護膜として下層側に配置される薄
い膜と上層側に配置される比較的厚い膜の少なくとも２
層を含むことを特徴とする。
【０００８】また、上記表面保護膜は、最下層より、膜
厚が薄い第１の保護膜、膜厚が薄い第２の保護膜、膜厚
が比較的薄いが上記２つの下層の保護膜より厚い第１の
保護膜、膜厚が厚く表面が平坦である第２の保護膜の順
で積層されており、かつ上記第１の保護膜はＰＳＧ膜で
あり、上記第２の保護膜は窒化シリコン膜であることを
特徴とする。
厚が薄い第１の保護膜、膜厚が薄い第２の保護膜、膜厚
が比較的薄いが上記２つの下層の保護膜より厚い第１の
保護膜、膜厚が厚く表面が平坦である第２の保護膜の順
で積層されており、かつ上記第１の保護膜はＰＳＧ膜で
あり、上記第２の保護膜は窒化シリコン膜であることを
特徴とする。
【０００９】また、上記表面保護膜は、最下層より、膜
厚が薄い第２の保護膜、膜厚が比較的薄いが上記下層の
保護膜より厚い第１の保護膜、膜厚が厚く表面が平坦で
ある第２の保護膜の順で積層されており、かつ上記第１
の保護膜はＰＳＧ膜であり、上記第２の保護膜は窒化シ
リコン膜であることを特徴とする。
厚が薄い第２の保護膜、膜厚が比較的薄いが上記下層の
保護膜より厚い第１の保護膜、膜厚が厚く表面が平坦で
ある第２の保護膜の順で積層されており、かつ上記第１
の保護膜はＰＳＧ膜であり、上記第２の保護膜は窒化シ
リコン膜であることを特徴とする。
【００１０】
【作用】このように、防水性の良い第２の保護膜（例え
ば窒化シリコン）の層が２層あるため、空孔が生じて
も、アルミ配線は、必ず１つの防水膜で覆われており、
水分の侵入を有効に防止することができる。
ば窒化シリコン）の層が２層あるため、空孔が生じて
も、アルミ配線は、必ず１つの防水膜で覆われており、
水分の侵入を有効に防止することができる。
【００１１】
【実施例】以下、本発明の実施例について図面に基づい
て説明する。
て説明する。
【００１２】第１実施例 図１は、第１実施例の構成を示しており、酸化シリコン
膜１ｂ、ＢＰＳＧ膜１ｂの複合膜からなる層間絶縁膜１
上にアルミ配線２が形成され、これをパッシベーション
膜で覆っている。そして、このパッシベーション膜は、
下方より第１ＰＳＧ膜１０、第１ＳｉＮ膜１１、第２Ｐ
ＳＧ膜１２、第２ＳｉＮ膜１３の順で積層されている。
そして、この実施例において各膜の膜厚は、第１ＰＳＧ
膜１０は５０ｎｍ、第１ＳｉＮ膜１１は５０ｎｍ、第２
ＰＳＧ膜１２は１５０ｎｍ、第２ＳｉＮ膜１３は１μｍ
である。なお、ＢＰＳＧ膜は、Ｂ添加ＰＳＧ膜を意味し
ている。
膜１ｂ、ＢＰＳＧ膜１ｂの複合膜からなる層間絶縁膜１
上にアルミ配線２が形成され、これをパッシベーション
膜で覆っている。そして、このパッシベーション膜は、
下方より第１ＰＳＧ膜１０、第１ＳｉＮ膜１１、第２Ｐ
ＳＧ膜１２、第２ＳｉＮ膜１３の順で積層されている。
そして、この実施例において各膜の膜厚は、第１ＰＳＧ
膜１０は５０ｎｍ、第１ＳｉＮ膜１１は５０ｎｍ、第２
ＰＳＧ膜１２は１５０ｎｍ、第２ＳｉＮ膜１３は１μｍ
である。なお、ＢＰＳＧ膜は、Ｂ添加ＰＳＧ膜を意味し
ている。
【００１３】このようなパッシベーション膜は、通常の
ＣＶＤ、プラズマＣＶＤあるいはスパッタリングの方法
などによって堆積される。特に、ＳｉＮ膜は、プラズマ
ＣＶＤによって形成すると良い。
ＣＶＤ、プラズマＣＶＤあるいはスパッタリングの方法
などによって堆積される。特に、ＳｉＮ膜は、プラズマ
ＣＶＤによって形成すると良い。
【００１４】このようにして形成されたパッシベーショ
ン膜において、図のように空孔５が生じると、ここに水
分が侵入するおそれがある。しかしながら、この空孔５
の部分においても、アルミ配線２との間には、必ず第１
ＳｉＮ膜１１が存在しており、アルミ配線２の腐蝕を有
効に防止することができる。また、２層のＰＳＧ膜１
０，１２を有しているため、アルミ配線へのストレスを
小さくでき、またアルミ配線２に付加される静電容量の
増加を防止することができる。
ン膜において、図のように空孔５が生じると、ここに水
分が侵入するおそれがある。しかしながら、この空孔５
の部分においても、アルミ配線２との間には、必ず第１
ＳｉＮ膜１１が存在しており、アルミ配線２の腐蝕を有
効に防止することができる。また、２層のＰＳＧ膜１
０，１２を有しているため、アルミ配線へのストレスを
小さくでき、またアルミ配線２に付加される静電容量の
増加を防止することができる。
【００１５】第２実施例 図２は、第２実施例の構成を示すものであり、アルミ配
線２を覆って第１ＳｉＮ膜２０が形成され、その上にＰ
ＳＧ膜２１及び第２ＳｉＮ膜２２が形成されている。そ
して、この実施例においては、各膜の膜厚が、第１Ｓｉ
Ｎ膜２０は５０ｎｍ、ＰＳＧ膜２１は、２００ｎｍ、第
２ＳｉＮ膜２２は１μｍとされている。そして、このよ
うなパッシベーション膜を形成した場合において、空孔
５が図のように形成された場合、この空孔とアルミ配線
２との間には、必ず第１ＳｉＮ膜２０が存在する。従っ
て、水分のアルミ配線２への透過侵入を防止することが
でき、腐蝕を抑制することができる。また、この実施例
においても、第１ＳｉＮ膜２０は非常に薄いものとして
いるため、アルミ配線２へのストレスはそれほど増大せ
ず、またアルミ配線２間の静電容量をそれほど増加させ
ることはない。
線２を覆って第１ＳｉＮ膜２０が形成され、その上にＰ
ＳＧ膜２１及び第２ＳｉＮ膜２２が形成されている。そ
して、この実施例においては、各膜の膜厚が、第１Ｓｉ
Ｎ膜２０は５０ｎｍ、ＰＳＧ膜２１は、２００ｎｍ、第
２ＳｉＮ膜２２は１μｍとされている。そして、このよ
うなパッシベーション膜を形成した場合において、空孔
５が図のように形成された場合、この空孔とアルミ配線
２との間には、必ず第１ＳｉＮ膜２０が存在する。従っ
て、水分のアルミ配線２への透過侵入を防止することが
でき、腐蝕を抑制することができる。また、この実施例
においても、第１ＳｉＮ膜２０は非常に薄いものとして
いるため、アルミ配線２へのストレスはそれほど増大せ
ず、またアルミ配線２間の静電容量をそれほど増加させ
ることはない。
【００１６】
【発明の効果】以上説明したように、本発明に係る半導
体装置によれば、パッシベーション膜中に空孔が生じた
としても、この空孔と金属配線間には必ず防水膜が存在
するため、空孔に侵入した水分が金属配線にまで至るこ
とはない。従って金属配線の腐蝕を防止することができ
る。
体装置によれば、パッシベーション膜中に空孔が生じた
としても、この空孔と金属配線間には必ず防水膜が存在
するため、空孔に侵入した水分が金属配線にまで至るこ
とはない。従って金属配線の腐蝕を防止することができ
る。
【００１７】その他の変形例 上述の実施例においては、第１の保護膜として、ＰＳＧ
膜を利用したものについて説明したが、同様の膜として
ＳｉＯ2 膜があり、このＳｉＯ2膜を利用しても同様の
作用効果が得られる。
膜を利用したものについて説明したが、同様の膜として
ＳｉＯ2 膜があり、このＳｉＯ2膜を利用しても同様の
作用効果が得られる。
【図１】第１実施例の構成を示す要部断面図。
【図２】第２実施例の構成を示す要部断面図。
【図３】従来例の構成を示す要部断面図。
１ 層間絶縁膜 ２ アルミ配線 ５ 空孔 １０ 第１ＰＳＧ膜 １１ 第１ＳｉＮ膜 １２ 第２ＰＳＧ膜 １３ 第２ＳｉＮ膜 ２０ 第１ＳｉＮ膜 ２１ ＰＳＧ膜 ２２ 第２ＳｉＮ膜
Claims (3)
- 【請求項１】金属配線層を覆う表面保護膜を有する半導
体装置であって、 上記表面保護膜は、防水性が比較的悪く低誘電率の第１
の保護膜と、高誘電率で防水性の良い第２の保護膜の積
層構造からなり、かつ第２の保護膜として下層側に配置
される薄い膜と上層側に配置される比較的厚い膜の少な
くとも２層を含むことを特徴とする半導体装置。 - 【請求項２】請求項１記載の装置であって、 上記表面保護膜は、最下層より、膜厚が薄い第１の保護
膜、膜厚が薄い第２の保護膜、膜厚が比較的薄いが上記
２つの下層の保護膜より厚い第１の保護膜、膜厚が厚く
表面が平坦である第２の保護膜の順で積層されており、
かつ上記第１の保護膜はＰＳＧ膜またはＳｉＯ2 膜であ
り、上記第２の保護膜は窒化シリコン膜であることを特
徴とする半導体装置。 - 【請求項３】請求項１記載の装置であって、 上記表面保護膜は、最下層より、膜厚が薄い第２の保護
膜、膜厚が比較的薄いが上記下層の保護膜より厚い第１
の保護膜、膜厚が厚く表面が平坦である第２の保護膜の
順で積層されており、かつ上記第１の保護膜はＰＳＧ膜
またはＳｉＯ2 膜であり、上記第２の保護膜は窒化シリ
コン膜であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3252412A JPH0590255A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3252412A JPH0590255A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590255A true JPH0590255A (ja) | 1993-04-09 |
Family
ID=17236989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3252412A Pending JPH0590255A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590255A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000003345A1 (de) * | 1998-07-09 | 2000-01-20 | Infineon Technologies Ag | Halbleiterbauelement mit passivierung |
| KR100449249B1 (ko) * | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 지문 인식 소자의 제조 방법 |
| US7054469B2 (en) | 1999-07-30 | 2006-05-30 | Infineon Technologies Ag | Passivation layer structure |
-
1991
- 1991-09-30 JP JP3252412A patent/JPH0590255A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000003345A1 (de) * | 1998-07-09 | 2000-01-20 | Infineon Technologies Ag | Halbleiterbauelement mit passivierung |
| US7054469B2 (en) | 1999-07-30 | 2006-05-30 | Infineon Technologies Ag | Passivation layer structure |
| KR100449249B1 (ko) * | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 지문 인식 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541370B1 (en) | Composite microelectronic dielectric layer with inhibited crack susceptibility | |
| US20060006543A1 (en) | Semiconductor device | |
| US6040628A (en) | Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics | |
| US5716888A (en) | Stress released VLSI structure by void formation | |
| JPH0590255A (ja) | 半導体装置 | |
| JP3435186B2 (ja) | 半導体装置 | |
| US20070117387A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7662713B2 (en) | Semiconductor device production method that includes forming a gold interconnection layer | |
| JPH05218015A (ja) | 半導体装置 | |
| JPH0689893A (ja) | 半導体装置 | |
| US6147409A (en) | Modified multilayered metal line structure for use with tungsten-filled vias in integrated circuit structures | |
| JPH05234991A (ja) | 半導体装置 | |
| JPH07122635A (ja) | 半導体装置およびその製造方法 | |
| JPH05102326A (ja) | 半導体装置 | |
| JP2820281B2 (ja) | 半導体素子のＡ▲ｌ▼多層配線構造 | |
| JP2000357737A (ja) | 半導体装置及びその製造方法 | |
| JPS62128128A (ja) | 半導体装置 | |
| JPS6057635A (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPH065653A (ja) | 半導体装置 | |
| JPH0691126B2 (ja) | 半導体装置 | |
| JP2803940B2 (ja) | 半導体装置 | |
| JP2000068274A (ja) | 配線構造、及びその形成方法 | |
| JP2990322B2 (ja) | 半導体装置 | |
| JP2001093975A (ja) | 半導体装置及びその製造方法 |