JP2000068274A - 配線構造、及びその形成方法 - Google Patents
配線構造、及びその形成方法Info
- Publication number
- JP2000068274A JP2000068274A JP10236107A JP23610798A JP2000068274A JP 2000068274 A JP2000068274 A JP 2000068274A JP 10236107 A JP10236107 A JP 10236107A JP 23610798 A JP23610798 A JP 23610798A JP 2000068274 A JP2000068274 A JP 2000068274A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- forming
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
の高い配線構造を提供する。 【解決手段】 支持基板の主表面上に第1の絶縁膜が形
成されている。第1の絶縁膜に配線溝が形成されてい
る。配線溝内を、Cuを主成分とする導電材料が埋め込
み、配線が形成されている。配線の上面を、拡散防止層
が覆っている。拡散防止層は、窒化硼素により形成され
ている。拡散防止層の上に第2の絶縁膜が配置されてい
る。
Description
形成方法に関し、特に、Cuを主成分とする配線を用い
た配線構造及びその形成方法に関する。
の伝搬速度は、配線抵抗と配線間の寄生容量により決定
される。半導体集積回路の高集積化により配線間隔が狭
くなり、配線間の寄生容量が増大している。同一配線層
内の配線間の寄生容量は、各配線を薄くすることにより
低減できるが、配線を薄くすると配線抵抗の増大を伴う
ため、半導体集積回路装置の動作速度の高速化には繋が
らない。
いCuを用いて配線を形成する技術が注目されている。
配線材料としてCuを用いることにより、配線を薄くし
ても十分小さな配線抵抗とすることが可能になる。
使用される層間絶縁膜としては、化学気相成長(CV
D)によるシリコン酸化膜、フォスフォシリケートガラ
ス(PSG)膜等が主流である。近年、分子内にSi−
H結合を含むシリコーン樹脂が低誘電率の層間絶縁膜材
料として注目されている。配線材料としてCuを用いる
と、熱処理によりCuがこれらの層間絶縁膜中に拡散
し、絶縁不良を起こし易くなる。Cuの拡散を防止する
ために、SiN膜を拡散防止層として用いることが提案
されている。しかし、SiNの比誘電率は約8であり、
SiO2 の比誘電率よりも高い。このため、配線間の寄
生容量低減の要請に反することになる。
材料を用いた信頼性の高い配線構造及びその形成方法を
提供することである。
と、支持基板の主表面上に形成された第1の絶縁膜と、
前記第1の絶縁膜に形成された配線溝と、前記配線溝内
を埋め込むように配置されたCuを主成分とする配線
と、前記配線の上面を覆うように配置され、窒化硼素に
より形成された拡散防止層と、前記拡散防止層の上に配
置された第2の絶縁膜とを有する配線構造が提供され
る。
Cu原子の絶縁膜内への拡散を防止する。Cu原子の拡
散による絶縁不良等を防止することができる。
上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜
に配線溝を形成する工程と、前記配線溝内を、Cuを主
成分とする導電材料で埋め込み、配線を形成する工程
と、前記第1の絶縁膜及び配線の上に、窒化硼素からな
る拡散防止層を形成する工程と、前記拡散防止層の上
に、第2の絶縁膜を形成する工程と、前記第2の絶縁膜
及び前記拡散防止層を貫通し、前記配線の上面の一部を
露出させるビアホールを形成する工程と、前記ビアホー
ル内を導電性プラグで埋め込む工程とを有する配線構造
の形成方法が提供される。
層で覆われる。このため、配線内のCu原子の第2の絶
縁膜内への拡散を防止することができる。
導電性領域が形成された基板を準備する工程と、前記基
板の上に第1の絶縁膜を堆積する工程と、前記第1の絶
縁膜の上に、窒化硼素からなるエッチング停止層を堆積
する工程と、前記エッチング停止層の、前記導電性領域
に対応する領域に第1の開口を形成する工程と、前記エ
ッチング停止層及び前記第1の開口の上に、第2の絶縁
膜を形成する工程と、前記第2の絶縁膜上に、前記第1
の開口の上方を通過する配線模様に対応した第2の開口
を有するマスクパターンを形成する工程と、前記マスク
パターンをマスクとし、前記エッチング停止層のエッチ
ング速度が遅く、前記第1及び第2の絶縁膜を選択的に
エッチングする条件で、前記第1及び第2の絶縁膜を部
分的にエッチングし、前記第2の絶縁膜に前記第2の開
口に対応する配線溝を形成するとともに、前記第1の絶
縁膜に前記第1の開口に対応するビアホールを形成する
工程と、前記配線溝及びビアホール内に導電性材料を埋
め込む工程とを有する配線構造の形成方法が提供され
る。
されるエッチング停止層を窒化硼素で形成している。窒
化硼素は、SiNよりも低い誘電率を有する。このた
め、エッチング停止層をSiNで形成する場合に比べ
て、配線間の寄生容量を低減することができる。
実施例による配線形成方法について説明する。
の表面にフィールド酸化膜2が形成され、フィールド酸
化膜2により活性領域が画定されている。この活性領域
内に、MOSトランジスタ3が形成されている。MOS
トランジスタ3は、ソース領域3S、ドレイン領域3
D、ゲート電極3Gを含んで構成される。
平板型のプラズマ励起型化学気相成長(PE−CVD)
装置を用いて、SiO2 からなる厚さ1.5μmの層間
絶縁膜5を堆積する。層間絶縁膜5の堆積条件は、例え
ば、基板温度350℃、圧力3.0Torr、高周波印
加電力300W、電極間隔400mils(約1c
m)、SiH4 流量40sccm、N2 O流量400s
ccm、及びN2 流量2000sccmである。層間絶
縁膜5の表面を化学機械研磨(CMP)により平坦化す
る。平坦化後の層間絶縁膜5の厚さは、約1.2μmに
なる。
らなる厚さ0.1μmのエッチング停止層6を形成す
る。エッチング停止層6の堆積は、原料ガスとしてBC
l3 とNH3 を用いたCVDにより行う。堆積条件は、
BCl3 とNH3 の流量比1:20、基板温度450
℃、圧力760Torr(常圧)である。この条件で堆
積したBN膜の屈折率は、約1.78になる。
及びドレイン領域3Dに対応する領域に、それぞれエッ
チング停止層6と層間絶縁膜5を貫通するビアホール1
0S及び10Dを形成する。エッチング停止層6のエッ
チングは、CF4 とO2 を用いたRIEにより行い、層
間絶縁膜5のエッチングは、CHF3 とO2 を用いたR
IEにより行う。ビアホール10S及び10D内を、そ
れぞれ導電性プラグ11S及び11Dで埋め込む。
ビアホール内面を覆うTiN膜を堆積し、その上にW膜
を堆積してビアホール内を埋め込み、その後CMPによ
りビアホール以外の領域に堆積しているTiN膜及びW
膜を除去することにより行う。BNからなるエッチング
停止層6は高いCMP耐性を有するため、エッチング停
止層6が現れた時点でCMPを再現性良く停止すること
ができる。TiN膜の堆積は、例えば、Tiターゲット
とAr/N2 混合ガスを用いたDCマグネトロンスパッ
タリングにより、基板温度300℃、ガス圧3mTor
rの条件で行う。W膜の堆積は、例えば、原料ガスとし
てWF6 、SiH4 、及びH2 を用いた熱CVDによ
り、成長温度380℃の条件で行う。
層6の上に、BNからなる厚さ0.1μmのエッチング
停止層15を、エッチング停止層6の堆積条件と同様の
条件で形成する。エッチング停止層15の上に、水素シ
ルセキオキサン(HSQ)からなる厚さ0.6μmの層
間絶縁膜16を形成する。層間絶縁膜16は、溶剤に溶
かしたHSQ(ダウコーニング社の商品Fox)を基板
上にスピン塗布し、N 2 雰囲気中で基板温度を400℃
とし、30分間の熱処理を行うことにより形成される。
とエッチング停止層15との2層に、複数の配線溝17
を形成する。1本の配線溝17の底面に導電性プラグ1
1Sの上面が露出し、他の1本の配線溝17の底面に導
電性プラグ11Dの上面が露出する。層間絶縁膜16の
エッチングは、CHF3 とO2 を用いたRIEにより行
う。このとき、エッチング停止層15によりエッチング
が自動的に停止する。エッチング停止層15のエッチン
グは、CF4 とO2 を用いたRIEにより行う。エッチ
ング停止層6の上にエッチング停止層15を形成したの
は、導電性プラグ11S及び11Dを形成するときのC
MPにより、エッチング停止層6がほとんど除去されて
しまう場合を考えたためである。
面を覆うように、厚さ10nmのTiN膜20を形成す
る。TiN膜20の表面上に、スパッタリングによりC
uからなる厚さ500nmのめっきシード層21を形成
する。めっきシード層21の表面上に、配線溝17内を
埋め込むように、電解めっきによりCu膜22を形成す
る。
間絶縁膜16の上面よりも上に堆積しているCu膜2
2、めっきシード層21、及びTiN膜20を除去す
る。配線溝17内にめっきシード層21とCu膜22と
からなるCu配線22aが残る。Cu配線22aの側面
及び底面は、TiN膜20aで覆われている。このた
め、Cu配線22a内のCu原子の層間絶縁膜5及び1
6内への拡散を防止することができる。層間絶縁膜16
及び配線22aの上に、BNからなる厚さ0.1μmの
拡散防止層25を形成する。
を、Cu配線22aよりも上層の配線構造に着目して示
す。図3及び図4では、Cu配線22aのうち1本を代
表して表している。
の上に、SiO2 からなる厚さ1μmの層間絶縁膜26
を形成する。層間絶縁膜26の上に、BNからなる厚さ
0.1μmのエッチング停止層27を形成する。配線2
2aの上方の一部の領域に、エッチング停止層27を貫
通する開口28を形成する。
層27の上に、HSQからなる厚さ0.6μmの層間絶
縁膜30を形成する。層間絶縁膜30の上に、BNから
なる厚さ0.1μmのエッチング停止層31を形成す
る。エッチング停止層31の上に、フォトレジストによ
りマスクパターン32を形成する。マスクパターン32
には、開口28の上方を通過する配線模様に対応した開
口33が形成されている。
ング停止層31を部分的にエッチングする。エッチング
停止層31に、配線模様に対応した開口が形成される。
32をマスクとし、BNからなるエッチング停止層27
及び拡散防止層25のエッチング速度が遅く、HSQか
らなる層間絶縁膜30及びSiO2 からなる層間絶縁膜
26を選択的にエッチングする条件で、層間絶縁膜30
及び26をエッチングする。このエッチングは、例え
ば、フッ素プラズマを用いたプラズマエッチングにより
行うことができる。
線溝30aが形成され、層間絶縁膜26に、開口28に
対応するビアホール26aが形成される。ビアホール2
6aの底には、拡散防止層25の一部が露出する。ビア
ホール26aの底に露出した拡散防止層25を除去し、
配線22aの上面を露出させる。その後、マスクパター
ン32を除去する。
層31の上面、配線溝30a及びビアホール26aの内
面上に、厚さ10nmのTiN膜35を形成する。Ti
N膜35の表面上に、Cuからなる厚さ500nmのめ
っきシード層36を形成する。めっきシード層36の表
面上に、配線溝30a及びビアホール26a内を埋め込
むように、電解めっきによりCu膜37を形成する。
層31の上面よりも上に堆積しているCu膜37、めっ
きシード層36、及びTiN膜35をCMPにより除去
する。配線溝30a及びビアホール26a内に、Cu膜
37とめっきシード層36からなるCu配線及びCuプ
ラグ37aが残る。Cu配線及びCuプラグ37aの側
面と底面は、TiN膜35aで覆われている。このよう
に、配線溝とビアホールとを同時に埋め込む方法は、デ
ュアルダマシン法と呼ばれる。
の上に、BNからなる厚さ0.1μmの拡散防止層40
を形成する。Cu配線及びCuプラグ37aの表面が、
拡散防止層40及びTiN膜35aで覆われるため、C
u原子の層間絶縁膜中への拡散を防止することができ
る。また、配線22aの上面が拡散防止層25で覆われ
ているため、配線22a内のCu原子の層間絶縁膜26
内への拡散を防止することができる。
回繰り返し、配線22aを含めて4層の配線構造を形成
した。この配線構造に対し、400℃で10時間の熱処
理を行ったところ、リーク電流による絶縁不良の発生は
なかった。BNからなる拡散防止層25及び40が、C
u原子の層間絶縁膜中への拡散を防止しているものと考
えられる。
寄生容量を評価した結果について説明する。
面図を示す。シリコン基板上に形成されたSiO2 膜5
0の上に、厚さ50nmのBN膜51が形成されてい
る。BN膜51の上に厚さ0.6μmのHSQ膜52が
形成されている。HSQ膜52に、図5の紙面に垂直な
方向に延在する複数の配線溝が形成され、この配線溝内
に、Cu配線53が埋め込まれている。Cu配線53の
側面及び底面は、厚さ10nmのTiN膜54で覆われ
ている。HSQ膜52及びCu配線53の上に、厚さ5
0nmのBN膜55が形成されている。
0.3μmである。配線55のうち1つおきに配置され
た配線が相互に接続されて一方の櫛歯電極を構成し、そ
の他の配線が相互に接続されて他方の櫛歯電極を構成す
る。1つの櫛歯電極の櫛歯は100本であり、櫛歯の合
計の長さは500μmである。
容量は、BN膜51及び55の代わりにSiN膜を用い
た場合に比べて、約10%小さくなった。拡散防止層と
して、SiNよりも比誘電率の低いBNを用いた効果が
現れている。
層として、c軸配向したBN膜を用いることが好まし
い。c軸配向したBN膜を用いることにより、拡散防止
層の誘電率を3.5〜4.0に低減でき、容量を下げる
効果が得られる。なお、上記実施例で説明したCVD条
件でBN膜を形成すると、c軸配向した膜が得られる。
いた場合を説明したが、Cuを主成分とする材料、例え
ばCuにSn、Zr、Pd等を0.1〜1.0重量%添
加したCu合金を用いる場合にも同様の効果が得られ
る。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
Cuを主成分とする配線をBNからなる拡散防止層で被
覆することにより、Cu原子の層間絶縁膜内への拡散を
防止することができる。また、BNの比誘電率は、Si
Nの比誘電率よりも小さいため、拡散防止層としてSi
Nを用いる場合に比べて、配線間の寄生容量を低減する
ことができる。
を説明するための配線構造の断面図(その1)である。
を説明するための配線構造の断面図(その2)である。
を説明するための配線構造の断面図(その3)である。
を説明するための配線構造の断面図(その4)である。
Claims (11)
- 【請求項1】 支持基板の主表面上に形成された第1の
絶縁膜と、 前記第1の絶縁膜に形成された配線溝と、 前記配線溝内を埋め込むように配置されたCuを主成分
とする配線と、 前記配線の上面を覆うように配置され、窒化硼素により
形成された拡散防止層と、 前記拡散防止層の上に配置された第2の絶縁膜とを有す
る配線構造。 - 【請求項2】 前記拡散防止層が、c軸配向した窒化硼
素膜である請求項1に記載の配線構造。 - 【請求項3】 さらに、前記第1の絶縁膜の下に配置さ
れ、窒化硼素により形成されたエッチング停止層であっ
て、該エッチング停止層の上面の一部が前記配線溝の底
面を構成する前記エッチング停止層を有する請求項1ま
たは2に記載の配線構造。 - 【請求項4】 前記エッチング停止層が、c軸配向した
窒化硼素膜である請求項3に記載の配線構造。 - 【請求項5】 さらに、前記配線溝の底面及び側面を覆
うバリアメタル層を有し、 前記配線が、前記バリアメタル層の表面上に配置されて
いる請求項1〜4のいずれかに記載の配線構造。 - 【請求項6】 さらに、 前記エッチング停止層の下に配置された第3の絶縁膜
と、 前記第3の絶縁膜の一部の領域の下に配置された導電性
領域と、 前記配線溝の底面の一部の領域において、前記エッチン
グ停止層と前記第3の絶縁膜とを貫通し、前記導電性領
域の上面まで達するビアホールと、 前記ビアホール内を埋め込む導電性プラグとを有する請
求項1〜5のいずれかに記載の配線構造。 - 【請求項7】 前記バリアメタル層が前記ビアホールの
底面及び側面をも覆い、前記導電性プラグと前記配線と
が同一材料で一体成形されている請求項6に記載の配線
構造。 - 【請求項8】 基板の主表面上に第1の絶縁膜を形成す
る工程と、 前記第1の絶縁膜に配線溝を形成する工程と、 前記配線溝内を、Cuを主成分とする導電材料で埋め込
み、配線を形成する工程と、 前記第1の絶縁膜及び配線の上に、窒化硼素からなる拡
散防止層を形成する工程と、 前記拡散防止層の上に、第2の絶縁膜を形成する工程
と、 前記第2の絶縁膜及び前記拡散防止層を貫通し、前記配
線の上面の一部を露出させるビアホールを形成する工程
と、 前記ビアホール内を導電性プラグで埋め込む工程とを有
する配線構造の形成方法。 - 【請求項9】 前記第1の絶縁膜を形成する工程の後、
前記配線溝を形成する工程の前に、さらに、前記第1の
絶縁膜の上に、窒化硼素からなる保護層を形成する工程
を含み、 前記配線溝を形成する工程において、前記保護層と前記
第1の絶縁膜を含む積層構造に前記配線溝を形成し、 前記配線を形成する工程が、 前記配線溝の内面及び前記基板の平坦面上にバリアメタ
ル層を堆積する工程と、 前記バリアメタル層の表面上に、前記配線溝内を埋め込
むように、Cuを主成分とする導電膜を堆積する工程
と、 前記導電膜及びバリアメタル層のうち、前記配線溝内以
外に堆積した部分を除去する工程とを含む請求項8に記
載の配線構造の形成方法。 - 【請求項10】 表面の一部に導電性領域が形成された
基板を準備する工程と、 前記基板の上に第1の絶縁膜を堆積する工程と、 前記第1の絶縁膜の上に、窒化硼素からなるエッチング
停止層を堆積する工程と、 前記エッチング停止層の、前記導電性領域に対応する領
域に第1の開口を形成する工程と、 前記エッチング停止層及び前記第1の開口の上に、第2
の絶縁膜を形成する工程と、 前記第2の絶縁膜上に、前記第1の開口の上方を通過す
る配線模様に対応した第2の開口を有するマスクパター
ンを形成する工程と、 前記マスクパターンをマスクとし、前記エッチング停止
層のエッチング速度が遅く、前記第1及び第2の絶縁膜
を選択的にエッチングする条件で、前記第1及び第2の
絶縁膜を部分的にエッチングし、前記第2の絶縁膜に前
記第2の開口に対応する配線溝を形成するとともに、前
記第1の絶縁膜に前記第1の開口に対応するビアホール
を形成する工程と、 前記配線溝及びビアホール内に導電性材料を埋め込む工
程とを有する配線構造の形成方法。 - 【請求項11】 前記基板を準備する工程の後、前記第
1の絶縁膜を堆積する工程の前に、さらに、前記基板の
上に窒化硼素からなる拡散防止層を堆積する工程を含
み、 前記ビアホールを形成する工程が、さらに、該ビアホー
ルの底面に露出した前記拡散防止層を除去する工程を含
む請求項10に記載の配線構造の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23610798A JP4108189B2 (ja) | 1998-08-21 | 1998-08-21 | 配線構造、及びその形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23610798A JP4108189B2 (ja) | 1998-08-21 | 1998-08-21 | 配線構造、及びその形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000068274A true JP2000068274A (ja) | 2000-03-03 |
JP4108189B2 JP4108189B2 (ja) | 2008-06-25 |
Family
ID=16995847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23610798A Expired - Fee Related JP4108189B2 (ja) | 1998-08-21 | 1998-08-21 | 配線構造、及びその形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4108189B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002083870A (ja) * | 2000-09-11 | 2002-03-22 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
JP2006041519A (ja) * | 2004-07-29 | 2006-02-09 | Samsung Electronics Co Ltd | デュアルダマシン配線の製造方法 |
JP2018056345A (ja) * | 2016-09-29 | 2018-04-05 | 東京エレクトロン株式会社 | ハードマスクおよびその製造方法 |
-
1998
- 1998-08-21 JP JP23610798A patent/JP4108189B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002083870A (ja) * | 2000-09-11 | 2002-03-22 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
JP2006041519A (ja) * | 2004-07-29 | 2006-02-09 | Samsung Electronics Co Ltd | デュアルダマシン配線の製造方法 |
JP2018056345A (ja) * | 2016-09-29 | 2018-04-05 | 東京エレクトロン株式会社 | ハードマスクおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4108189B2 (ja) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6143672A (en) | Method of reducing metal voidings in 0.25 μm AL interconnect | |
US7443029B2 (en) | Adhesion of copper and etch stop layer for copper alloy | |
US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
US20050191851A1 (en) | Barrier metal cap structure on copper lines and vias | |
JP2003332418A (ja) | 半導体装置及びその製造方法 | |
US6576550B1 (en) | ‘Via first’ dual damascene process for copper metallization | |
US6040628A (en) | Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics | |
US6054380A (en) | Method and apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure | |
US7256118B2 (en) | Semiconductor device using low-K material as interlayer insulating film and its manufacture method | |
JP2003100866A (ja) | 半導体装置の製造方法及び半導体装置 | |
US8164160B2 (en) | Semiconductor device | |
KR19990078431A (ko) | 소자의 상호 접속 | |
US6638849B2 (en) | Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer | |
US6313037B1 (en) | Semiconductor device and method for manufacturing the same | |
JP5613272B2 (ja) | 半導体装置 | |
US6894364B2 (en) | Capacitor in an interconnect system and method of manufacturing thereof | |
US7662713B2 (en) | Semiconductor device production method that includes forming a gold interconnection layer | |
EP0507881A1 (en) | Semiconductor interconnect structure utilizing a polyimide insulator | |
JP2000174019A (ja) | 半導体装置及びその製造方法 | |
JP4108189B2 (ja) | 配線構造、及びその形成方法 | |
US6509257B1 (en) | Semiconductor device and process for making the same | |
JP2001044202A (ja) | 半導体装置及びその製造方法 | |
JP3097839B2 (ja) | 半導体装置およびその製造方法 | |
US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
JP3065003B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |