JP2018056345A - ハードマスクおよびその製造方法 - Google Patents

ハードマスクおよびその製造方法 Download PDF

Info

Publication number
JP2018056345A
JP2018056345A JP2016190910A JP2016190910A JP2018056345A JP 2018056345 A JP2018056345 A JP 2018056345A JP 2016190910 A JP2016190910 A JP 2016190910A JP 2016190910 A JP2016190910 A JP 2016190910A JP 2018056345 A JP2018056345 A JP 2018056345A
Authority
JP
Japan
Prior art keywords
film
boron
hard mask
gas
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016190910A
Other languages
English (en)
Other versions
JP6667410B2 (ja
Inventor
孝広 宮原
Takahiro Miyahara
孝広 宮原
博紀 村上
Hiroki Murakami
博紀 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016190910A priority Critical patent/JP6667410B2/ja
Priority to TW106132339A priority patent/TW201828365A/zh
Priority to KR1020170122647A priority patent/KR20180035684A/ko
Priority to US15/715,212 priority patent/US20180090319A1/en
Publication of JP2018056345A publication Critical patent/JP2018056345A/ja
Application granted granted Critical
Publication of JP6667410B2 publication Critical patent/JP6667410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/38—Borides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ＳｉＯ２膜を含む膜に５００ｎｍ以上の深い凹部を形成する際に、凹部の幅が広くなることを抑制することができるハードマスクおよびハードマスクの製造方法を提供する。【解決手段】被処理基板のＳｉＯ２膜を含む膜に、ドライエッチングにより５００ｎｍ以上の深さを有する凹部を形成するためのエッチングマスクとして、ボロン系膜を有するハードマスクを用いる。このハードマスクは、被処理基板を所定温度に加熱しつつ、ＳｉＯ２膜を含む膜の表面に少なくともボロン含有ガスを供給してＣＶＤによりボロン系膜を成膜する工程を有する方法により製造される。【選択図】図１

Description

本発明は、ハードマスクおよびその製造方法に関する。
近年、半導体デバイスの３Ｄ構造化や微細化技術の進歩にともない、被処理基板である半導体基板のＳｉＯ２膜を含む膜に、ハードマスクを用いて５００ｎｍ以上、例えば１〜５μｍもの深いトレンチをドライエッチングにより形成する工程が必要となっている。
一方、ＳｉＯ２膜にトレンチ等の凹部を形成する際に用いるハードマスクとしてはアモルファスシリコン膜やアモルファスカーボン膜が知られている（例えば特許文献１）。
特開２０１３−１７９２１８号公報
上述したような５００ｎｍ以上、例えば１〜５μｍもの深いトレンチをドライエッチングにより形成する際には、エッチングの幅はできるだけ狭く数十ｎｍ程度に抑える必要がある。
しかしながら、従来ハードマスクとして用いられているアモルファスシリコンやアモルファスカーボンは、ＳｉＯ２膜との選択性が十分ではなく、縦方向に深くエッチングを進める際に横方向にも少しずつエッチングが進行してしまい、結果的にトレンチの幅が広くなってしまう。
したがって、本発明は、ＳｉＯ２膜を含む膜に５００ｎｍ以上の深い凹部を形成する際に、凹部の幅が広くなることを抑制することができるハードマスクおよびハードマスクの製造方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、ＳｉＯ２膜を含む膜に、ドライエッチングにより５００ｎｍ以上の深さを有する凹部を形成するためのエッチングマスクとして用いられ、ボロン系膜を有することを特徴とするハードマスクを提供する。
前記ボロン系膜は、ボロンと不可避不純物からなるボロン膜であってもよいし、ボロン膜に所定の元素をドープしたドープ膜であってもよい。前記所定の元素としては、Ｓｉ、Ｎ、Ｃ、ハロゲン元素のうち一種または二種以上を挙げることができる。前記ボロン系膜はＣＶＤ膜であってよい。
前記ボロン膜の表面にＡｒプラズマまたはＨ２プラズマによるプラズマ改質層を有してもよい。また、前記ボロン膜の表面にボロンの酸化を抑制するための保護膜を有してもよい。前記保護膜は、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、およびアモルファスシリコン膜から選択される膜であってよい。
本発明の第２の観点は、被処理基板のＳｉＯ２膜を含む膜に、ドライエッチングにより５００ｎｍ以上の深さを有する凹部を形成するためのエッチングマスクとして用いられるハードマスクを形成するハードマスクの製造方法であって、前記被処理基板を所定温度に加熱しつつ、前記ＳｉＯ２膜を含む膜の表面に少なくともボロン含有ガスを供給してＣＶＤによりボロン系膜を成膜する工程を有することを特徴とするハードマスクの製造方法を提供する。
前記ボロン系膜を成膜する工程は、前記ＳｉＯ２膜を含む膜の表面に前記ボロン含有ガスのみを供給して、前記ボロン系膜としてボロン膜を成膜するものであってもよいし、前記ＳｉＯ２膜を含む膜の表面に前記ボロン含有ガスおよび所定の元素をドープするためのドープガスを供給して、前記ボロン系膜としてボロン膜に所定の元素がドープされたドープ膜を成膜するものであってもよい。前記所定の元素は、Ｓｉ、Ｎ、Ｃ、およびハロゲン元素のうち一種または二種以上であり、ドープガスとしては、前記所定の元素がＳｉの場合はＳｉ含有ガスを用い、前記所定の元素がＮの場合はＮ含有ガスを用い、前記所定の元素がＣの場合はＣ含有ガスを用い、前記所定の元素がハロゲン元素である場合はハロゲン含有ガスを用いることができる。
前記ボロン含有ガスとして、ジボランガス、三塩化ボロンガス、アルキルボランガス、およびアミノボランガスからなる群から選択された少なくとも一種を用いることができる。前記被処理基板の温度は、２００〜５００℃であってよい。
前記ボロン系膜の表面に、ＡｒプラズマまたはＨ２プラズマによるプラズマ処理を施す工程をさらに有してもよい。また、前記ボロン膜の表面に、ボロンの酸化を抑制するための保護膜を形成する工程をさらに有してもよい。前記保護膜は、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、およびアモルファスＳｉ膜から選択される膜であってよい。
本発明によれば、ＳｉＯ２膜を含む膜に５００ｎｍ以上の深い凹部を形成する際に、凹部の幅が広くなることを抑制することができる。
本発明の一実施形態のハードマスクを用いてドライエッチングによりトレンチを形成する例を説明するための断面図である。 従来のハードマスクを用いてドライエッチングによりトレンチを形成する例を説明するための断面図である。 ＤＲＡＭ条件でトレンチエッチングを行った場合の、各膜に対するＳｉＯ２膜の選択比を示す図である。 ＮＡＮＤ条件でトレンチエッチングを行った場合の、各膜に対するＳｉＯ２膜の選択比を示す図である。 本発明の一実施形態のハードマスクを製造するためのボロン系膜の成膜装置の第１の例を示す縦断面図である。 本発明の一実施形態のハードマスクを製造するためのボロン系膜の成膜装置の第２の例を示す縦断面図である。 第１の例の成膜装置または第２の例の成膜装置の成膜シーケンスの一例について説明するためのタイミングチャートである。 第１の例の成膜装置によりボロン含有ガスとしてＢ２Ｈ６ガスを用いてボロン系膜としてボロン膜を成膜した際の成膜時間と膜厚との関係を示す図である。 第１の例の成膜装置によりボロン含有ガスとしてＢ２Ｈ６ガスを用いてボロン系膜としてボロン膜を成膜した際の膜のＸＰＳによる深さ方向のプロファイルを示す図である。
以下、添付図面を参照して本発明の実施形態について説明する。
＜ハードマスク＞
本実施形態に係るハードマスクは、ボロン系膜からなり、典型的にはＣＶＤ膜である。ボロン系膜としては、ボロンと不可避不純物とからなるボロン膜であってもよいし、ボロン膜に所定の元素をドープしたドープ膜であってもよい。不可避不純物としては、原料にもよるが、水素（Ｈ）、酸素（Ｏ）、炭素（Ｃ）等が含まれる。ドープする元素としては、Ｓｉ、Ｎ、Ｃ、ハロゲン元素等のうち一種または二種以上を用いることができる。ドープ膜としては、例えばＢＳｉ膜やＢＮ膜等が形成される。ドープ元素の含有量は５０ａｔ％以下であることが好ましい。
図１は、本発明の一実施形態のハードマスクを用いてドライエッチングによりトレンチを形成する例を説明するための断面図である。
図１では、３Ｄデバイスの製造工程に本実施形態のハードマスクを適用しており、ＳｉＯ２膜１０１とＳｉＮ膜１０２を複数回繰り返して形成された厚い積層膜１０３の上に、ボロン系膜からなるハードマスク１０４を形成し（図１（ａ））、ハードマスク１０４をエッチングマスクとして、積層膜１０３を深さ方向に、５００ｎｍ以上、例えば１〜５μｍのトレンチ１０５を形成する（図１（ｂ））。
このとき、ボロン系膜はＳｉＯ２膜のエッチング条件でエッチングされ難く、ＳｉＯ２膜をボロン系膜に対して選択性高くエッチングすることができるので、トレンチ１０５の深さが５００ｎｍ以上であっても、トレンチ１０５の幅ｂがボロン系膜からなるハードマスク１０４の開口幅ａに対して広がることを抑制することができる。
ボロン系膜の中では、ボロンと不可避不純物からなるボロン膜が、ＳｉＯ２膜をエッチングする条件で最もエッチングされ難く、ハードマスクとして良好な性能を示すが、ボロン系膜として、ＳｉやＮ等をドープしたＢＳｉ膜やＢＮ膜等のドープ膜を用いることにより、膜の安定性や膜の平滑性を高めることができる。
従来は、図２（ａ）に示すように、アモルファスシリコン（ａ−Ｓｉ）膜またはアモルファスカーボン（ａ−Ｃ）膜からなるハードマスク１０６を用いていたが、アモルファスカーボン（ａ−Ｃ）膜やアモルファスシリコン（ａ−Ｓｉ）膜は、ＳｉＯ２膜との選択性が十分ではなく、図２（ｂ）に示すように、５００ｎｍ以上深いトレンチ１０７を形成する間に、その幅ｄが、アモルファスシリコン（ａ−Ｓｉ）膜またはアモルファスカーボン（ａ−Ｃ）膜からなるハードマスク１０６の初期の開口幅ｃよりも著しく広くなってしまう。
これに対し、ボロン膜は、従来のａ−Ｃ膜やａ−Ｓｉ膜よりも、ＳｉＯ２膜エッチング条件（ドライエッチング条件）に対する耐性が高く、図３および図４に示すように、ＤＲＡＭエッチング条件およびＮＡＮＤエッチング条件では、ボロン膜に対するＳｉＯ２膜の選択比が、それぞれ３２．０および５８．９であり、従来のハードマスク材料として用いるａ−Ｃ膜に対する選択比が、それぞれ１０．１および１９．１であり、ａ−Ｓｉ膜に対する選択比が、それぞれ１７．８および３５．４であるのに比べて高い。すなわち、ボロン膜は、ＳｉＯ２膜エッチング条件において、従来のハードマスク材料であるａ−Ｓｉ膜やａ−Ｃ膜よりもエッチング耐性が高い。ＢＳｉ膜やＢＮ膜等のドープ膜もボロン膜に準じたエッチング特性を有する。このため、ボロン系膜からなるハードマスク１０４を用いることにより、トレンチの深さが５００ｎｍ以上であっても、従来のａ−Ｓｉ膜やａ−Ｃ膜からなるハードマスクを用いた場合のようなトレンチ幅が広がってしまう不都合を防止することができる。ボロン系膜がドープ膜である場合、良好なエッチング耐性を保持する観点から、ドープ元素の含有量は、上述したように５０ａｔ％以下であることが好ましい。
＜ハードマスクの製造方法＞
このようなボロン系膜からなるハードマスクは、ＣＶＤによりボロン系膜を成膜することにより製造することができる。ボロン系膜がボロン膜の場合には、被処理基板、例えば半導体ウエハを所定の処理容器内に収容し、処理容器内を所定の圧力の真空状態にし、被処理基板を所定の温度に加熱した状態で、処理容器内に成膜原料ガスとしてボロン含有ガスを供給し、被処理基板上でボロン含有ガスを熱分解させる。これにより被処理基板上にボロン膜が成膜される。
ボロン含有ガスとしては、ジボラン（Ｂ２Ｈ６）ガス、三塩化ホウ素（ＢＣｌ３）ガス、アルキルボラン系ガス、アミノボラン系ガス等を挙げることができる。アルキルボラン系ガスとしては、トリメチルボラン（Ｂ（ＣＨ３）３）ガス、トリエチルボラン（Ｂ（Ｃ２Ｈ５）３）ガスや、Ｂ（Ｒ１）（Ｒ２）（Ｒ３）、Ｂ（Ｒ１）（Ｒ２）Ｈ、Ｂ（Ｒ１）Ｈ２（Ｒ１，Ｒ２，Ｒ３はアルキル基）で表されるガス等を挙げることができる。また、アミノボラン系ガスとしては、アミノボラン（ＮＨ２ＢＨ２）ガス、トリス（ジメチルアミノ）ボラン（Ｂ（Ｎ（ＣＨ３）２）３）ガス等を挙げることができる。これらの中ではＢ２Ｈ６ガスを好適に用いることができる。
ＣＶＤによりボロン膜を成膜する際の温度は、２００〜５００℃の範囲であることが好ましい。ボロン含有ガスがＢ２Ｈ６ガスの場合は、２００〜３００℃がより好ましい。また、このときの処理容器内の圧力は、１３．３３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）が好ましい。
ボロン系膜が所定の元素でドープされているドープ膜である場合には、被処理基板、例えば半導体ウエハを所定の処理容器内に収容し、処理容器内を所定の圧力の真空状態にし、被処理基板を所定の温度に加熱した状態で、処理容器内に成膜原料ガスとしてのボロン含有ガス、およびドープ元素を含有するドープガスを供給し、被処理基板上でボロン含有ガスとドープガスとを反応させる。これによりボロンに所定元素がドープされたドープ膜、例えばＢＳｉ膜やＢＮ膜が成膜される。
ドープ元素としては、上述したように、Ｓｉ、Ｎ、Ｃ、ハロゲン元素等うち一種または二種以上を用いることができる。ドープガスとしては、ドープ元素がＳｉの場合、モノシラン（ＳｉＨ４）ガス、ジシラン（Ｓｉ２Ｈ６）ガス、アミノシランガス等のＳｉ含有ガスを用いることができ、ドープ元素がＮの場合、アンモニア（ＮＨ３）ガス、ヒドラジン（Ｎ２Ｈ４）ガス、有機アミンガス等のＮ含有ガスを用いることができ、ドープ元素がＣの場合、プロパン、エチレン、アセチレン等のＣ含有ガスを用いることができ、ドープ元素がハロゲン元素である場合、Ｃｌ２，Ｆ２、ＨＣｌ等のハロゲン含有ガスを用いることができる。好ましい例としては、ドープガスとしてＳｉをドープするＳｉＨ４ガスもしくはＳｉ２Ｈ６ガスを用い、ＢＳｉ膜を成膜する場合、または、ドープガスとしてＮをドープするＮＨ３ガスを用い、ＢＮ膜を成膜する場合を挙げることができる。ドープ膜を形成する場合、ドープ元素が所定の比率でドープされるように、ボロン含有ガスとドープガスとの流量比を調整する。
ＣＶＤによりボロン系膜としてドープ膜を成膜する際の温度は、２００〜５００℃の範囲であることが好ましい。ボロン含有ガスがＢ２Ｈ６ガスの場合は、２００〜３００℃がより好ましい。また、このときの処理容器内の圧力は、１３．３３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）が好ましい。
［成膜装置の第１の例］
図５は、本実施形態のハードマスクを製造するためのボロン系膜の成膜装置の第１の例を示す縦断面図であり、ボロン系膜としてボロン膜を成膜する場合を示す図である。
第１の例の成膜装置１は、一度に複数枚、例えば５０〜１５０枚の被処理基板を処理することができるであるバッチ式の処理装置として構成されており、天井部を備えた筒状の断熱体３と、断熱体３の内周面に設けられたヒータ４とを有する加熱炉２を備えている。加熱炉２は、ベースプレート５上に設置されている。
加熱炉２内には、例えば石英からなる、上端が閉じている外管１１と、この外管１１内に同心状に設置された例えば石英からなる内管１２とを有する２重管構造をなす処理容器１０が挿入されている。そして、上記ヒータ４は処理容器１０の外側を囲繞するように設けられている。
上記外管１１および内管１２は、各々その下端にてステンレス等からなる筒状のマニホールド１３に保持されており、このマニホールド１３の下端開口部には、当該開口を気密に封止するためのキャップ部１４が開閉自在に設けられている。
キャップ部１４の中心部には、例えば磁気シールにより気密な状態で回転可能な回転軸１５が挿通されており、回転軸１５の下端は昇降台１６の回転機構１７に接続され、上端はターンテーブル１８に固定されている。ターンテーブル１８には、保温筒１９を介して被処理基板である半導体ウエハ（以下単にウエハと記す）を保持する石英製のウエハボート２０が載せられる。このウエハボート２０は、例えば５０〜１５０枚のウエハＷを所定間隔のピッチで積み重ねて収容できるように構成されている。
そして、昇降機構（図示せず）により昇降台１６を昇降させることにより、ウエハボート２０を処理容器１０内へ搬入搬出可能となっている。ウエハボート２０を処理容器１０内に搬入した際に、上記キャップ部１４がマニホールド１３に密接し、その間が気密にシールされる。
また、成膜装置１は、成膜原料ガスであるボロン含有ガスとして、例えばＢ２Ｈ６ガスを処理容器１０内へ導入するボロン含有ガス供給機構２１と、処理容器１０内へパージガス等として用いられる不活性ガスを導入する不活性ガス供給機構２３とを有している。
ボロン含有ガス供給機構２１は、成膜原料ガスとして、ボロン含有ガス、例えばＢ２Ｈ６ガスを供給するボロン含有ガス供給源２５と、ボロン含有ガス供給源２５から成膜ガスを導く成膜ガス配管２６と、成膜ガス配管２６に接続され、マニホールド１３の側壁下部を貫通して設けられた石英製の成膜ガスノズル２６ａとを有している。成膜ガス配管２６には、開閉弁２７およびマスフローコントローラのような流量制御器２８が設けられており、成膜ガスを流量制御しつつ供給することができるようになっている。
不活性ガス供給機構２３は、不活性ガス供給源３３と、不活性ガス供給源３３から不活性ガスを導く不活性ガス配管３４と、不活性ガス配管３４に接続され、マニホールド１３の側壁下部を貫通して設けられた不活性ガスノズル３４ａとを有している。不活性ガス配管３４には、開閉弁３５およびマスフローコントローラのような流量制御器３６が設けられている。不活性ガスとしては、Ｎ２ガスや、Ａｒガスのような希ガスを用いることができる。
またマニホールド１３の側壁上部には、外管１１と内管１２との間隙から処理ガスを排出するための排気管３８が接続されている。この排気管３８は処理容器１０内を排気するための真空ポンプ３９に連結されており、また排気管３８には圧力調整バルブ等を含む圧力調整機構４０が設けられている。そして、真空ポンプ３９で処理容器１０内を排気しつつ圧力調整機構４０で処理容器１０内を所定の圧力に調整するようになっている。
この成膜装置１は制御部５０を有している。制御部５０は、成膜装置１の各構成部、例えばバルブ類、マスフローコントローラ、ヒータ電源、昇降機構等を制御するコンピュータ（ＣＰＵ）を有する主制御部と、入力装置、出力装置、表示装置、および記憶装置を有している。記憶装置には、成膜装置１で実行される各種処理のパラメータが記憶されており、また、成膜装置１で実行される処理を制御するためのプログラム、すなわち処理レシピが格納された記憶媒体がセットされるようになっている。主制御部は、記憶媒体に記憶されている所定の処理レシピを呼び出し、その処理レシピに基づいて成膜装置１により所定の処理が行われるように制御する。
［成膜装置の第２の例］
図６は、本実施形態のハードマスクを製造するためのボロン系膜の成膜装置の第２の例を示す縦断面図であり、ボロン系膜としてボロンに他の元素をドープしたドープ膜を成膜する場合を示す図である。
第２の例の成膜装置１′は、ドープガスを供給するドープガス供給機構２２が付加されている他は、基本的に第１の例の成膜装置１と同様に構成されている。
ドープガス供給機構２２は、上述したＳｉＨ４ガスやＮＨ３ガス等のドープガスを供給するドープガス供給源２９と、ドープガス供給源２９からドープガスを導くドープガス配管３０と、ドープガス配管３０に接続され、マニホールド１３の側壁下部を貫通して設けられたドープガスノズル３０ａとを有している。そして、ドープガス供給機構２２により、ボロン含有ガスの他、ドープガスが処理容器１０内に供給される。
このような第１の例の成膜装置１および第２の例の成膜装置１′においては、制御部５０の制御によって上述したようにボロン系膜が成膜される。
［成膜シーケンス］
第１の例の成膜装置１または第２の例の成膜装置１′の成膜シーケンスの一例について図７を参照して説明する。図７は、成膜装置１または成膜装置１′によりボロン系膜を成膜する際のタイミングチャートであり、温度、圧力、導入ガス、レシピステップを示している。
図７の例では、最初に、処理容器１０内をボロン系膜の種類に応じて２００〜５００℃の所定の温度に制御し、大気圧の状態で、複数のウエハＷを搭載したウエハボート２０を処理容器１０内に挿入する（ＳＴ１）。その状態から真空引きを行って処理容器１０内を真空状態とする（ＳＴ２）。次に、処理容器１０内を所定の低圧状態、例えば１３３．３Ｐａ（１．０Ｔｏｒｒ）に調圧し、ウエハＷの温度を安定化させる（ＳＴ３）。この状態で、ボロン含有ガス供給機構２１によりＢ２Ｈ６ガス等のボロン含有ガスを処理容器１０内に導入し、ウエハＷ表面でボロン含有ガスを熱分解させるか、または、それに加えてドープガス供給機構２２によりドープガス、例えばＳｉＨ４ガスやＮＨ３ガスを処理容器内に導入し、ウエハＷ表面でこれらを反応させるＣＶＤにより、ウエハＷ表面にボロン系膜（ボロン膜またはドープ膜）を成膜する（ＳＴ４）。その後、処理容器１０内に不活性ガス供給機構２３から不活性ガスを供給して、処理容器１０内をパージし（ＳＴ５）、引き続き処理容器１０内を真空ポンプ３９により真空引きし（ＳＴ６）、その後、処理容器１０内を大気圧に戻して処理を終了する（ＳＴ７）。なお、ボロン含有ガスがＢ２Ｈ６ガスの場合には、処理容器１０内を２００〜３００℃に制御することが好ましい。
このとき、第１の例の成膜装置によりボロン含有ガスとしてＢ２Ｈ６ガスを用いてボロン系膜としてボロン膜を成膜した際の成膜時間と膜厚との関係は図８に示すようなものとなり、実用的な成膜速度が得られることが確認された。また、図８には、ウエハ面内均一性も示すが、成膜時間９０ｍｉｎ程度で面内均一性が４％程度であった。
また、このときの膜のＸＰＳによる深さ方向のプロファイルは図９に示すようになり、ボロン含有ガスとしてＢ２Ｈ６を用いてボロン膜を成膜することにより、不純物が少ないボロン膜が得られることが確認された。なお、ＸＰＳでは水素を検出することができないが、実際にはわずかに水素が含まれている。
このようなボロン膜またはドープ膜をハードマスクとして用いることにより、シリコン酸化膜（ＳｉＯ２膜）のドライエッチングの際の耐性が高く、ＳｉＯ２膜を含む膜を高選択比でエッチングすることができることが判明した。このため、ＳｉＯ２膜を含む膜に５００ｎｍ以上、特に１μｍ以上の深いトレンチを形成する際に、従来のハードマスクよりも、トレンチの幅が広がることを抑制する効果を高くすることができる。
ハードマスクとしては、ボロン系膜を成膜した後、その表面をＡｒプラズマまたはＨ２プラズマで処理して、ボロン系膜の表面にプラズマ改質層が形成されたものであってもよい。このように、プラズマ処理することにより、ボロン系膜表面のボロン−ボロン結合が促進され、強度の高いハードマスクが得られる。
また、ボロン膜等のボロン系膜は酸化しやすい特性を有し、酸化により膜の性質が変わってしまう。このため、ハードマスクがボロン系膜のみの場合、その上にプラズマＣＶＤでＴＥＯＳ膜を成膜する場合等、プラズマ酸化雰囲気を暴露すると、ボロン系膜が酸化されて性能が劣化する懸念がある。このような場合には、ハードマスクとしては、ボロン系膜の上に、耐酸化性の高い保護膜を形成したものが好ましい。このような保護層としてはＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ａ−Ｓｉ膜等を好適に用いることができる。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は、上記の実施形態に限定されることはなく、その趣旨を逸脱しない範囲で種々変形可能である。
上記実施形態では、ハードマスクを構成するボロン系膜の成膜装置として縦型のバッチ式装置を例にとって説明したが、横型のバッチ式装置や枚葉式装置等の他の種々の成膜装置を用いることができる。ボロン系膜の表面にプラズマ処理を施す場合には、枚葉式装置を用いることにより成膜後そのままプラズマ処理を行えるので、枚葉式装置が好ましい。
また、上記実施形態では、ハードマスクをトレンチを形成するために用いた例を示したが、トレンチに限らず、ホール等の他の凹部を形成する場合にも本発明を適用することができる。
１；成膜装置
２；加熱炉
４；ヒータ
１０；処理容器
２０；ウエハボート
２１；ボロン含有ガス供給機構
２２；ドープガス供給機構
２３；不活性ガス供給機構
２５；ボロン含有ガス供給源
２９；ドープガス供給源
３８；排気管
３９；真空ポンプ
５０；制御部
１０１；ＳｉＯ２膜
１０２；ＳｉＮ膜
１０３；積層膜
１０４；ハードマスク
１０５；トレンチ
Ｗ；半導体ウエハ（被処理基板）

Claims (17)

  1. ＳｉＯ２膜を含む膜に、ドライエッチングにより５００ｎｍ以上の深さを有する凹部を形成するためのエッチングマスクとして用いられ、ボロン系膜を有することを特徴とするハードマスク。
  2. 前記ボロン系膜は、ボロンと不可避不純物からなるボロン膜であることを特徴とする請求項１に記載のハードマスク。
  3. 前記ボロン系膜は、ボロン膜に所定の元素をドープしたドープ膜であることを特徴とする請求項１に記載のハードマスク。
  4. 前記所定の元素は、Ｓｉ、Ｎ、Ｃ、およびハロゲン元素のうち一種または二種以上であることを特徴とする請求項３に記載のハードマスク。
  5. 前記ボロン系膜はＣＶＤ膜であることを特徴とする請求項１から請求項４のいずれか１項に記載のハードマスク。
  6. 前記ボロン系膜の表面にＡｒプラズマまたはＨ２プラズマによるプラズマ改質層を有することを特徴とする請求項１から請求項５のいずれか１項に記載のハードマスク。
  7. 前記ボロン系膜の表面にボロンの酸化を抑制するための保護膜を有することを特徴とする請求項１から請求項６のいずれか１項に記載のハードマスク。
  8. 前記保護膜は、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、およびアモルファスシリコン膜から選択される膜であることを特徴とする請求項７に記載のハードマスク。
  9. 被処理基板のＳｉＯ２膜を含む膜に、ドライエッチングにより５００ｎｍ以上の深さを有する凹部を形成するためのエッチングマスクとして用いられるハードマスクを形成するハードマスクの製造方法であって、
    前記被処理基板を所定温度に加熱しつつ、前記ＳｉＯ２膜を含む膜の表面に少なくともボロン含有ガスを供給してＣＶＤによりボロン系膜を成膜する工程を有することを特徴とするハードマスクの製造方法。
  10. 前記ボロン系膜を成膜する工程は、前記ＳｉＯ２膜を含む膜の表面に前記ボロン含有ガスのみを供給して、前記ボロン系膜としてボロン膜を成膜することを特徴とする請求項９に記載のハードマスクの製造方法。
  11. 前記ボロン系膜を成膜する工程は、前記ＳｉＯ２膜を含む膜の表面に前記ボロン含有ガスおよび所定の元素をドープするためのドープガスを供給して、前記ボロン系膜としてボロン膜に所定の元素がドープされたドープ膜を成膜することを特徴とする請求項９に記載のハードマスクの製造方法。
  12. 前記所定の元素は、Ｓｉ、Ｎ、Ｃ、およびハロゲン元素のうち一種または二種以上であり、ドープガスとしては、前記所定の元素がＳｉの場合はＳｉ含有ガスを用い、前記所定の元素がＮの場合はＮ含有ガスを用い、前記所定の元素がＣの場合はＣ含有ガスを用い、前記所定の元素がハロゲン元素である場合はハロゲン含有ガスを用いることを特徴とする請求項１１に記載のハードマスクの製造方法。
  13. 前記ボロン含有ガスは、ジボランガス、三塩化ボロンガス、アルキルボランガス、およびアミノボランガスからなる群から選択された少なくとも一種であることを特徴とする請求項９から請求項１２のいずれか１項に記載のハードマスクの製造方法。
  14. 前記ボロン系膜を成膜する際の被処理基板の温度は、２００〜５００℃であることを特徴とする請求項９から請求項１３のいずれか１項に記載のハードマスクの製造方法。
  15. 前記ボロン系膜の表面に、ＡｒプラズマまたはＨ２プラズマによるプラズマ処理を施す工程をさらに有することを特徴とする請求項９から請求項１４のいずれか１項に記載のハードマスクの製造方法。
  16. 前記ボロン膜の表面に、ボロンの酸化を抑制するための保護膜を形成する工程をさらに有することを特徴とする請求項９から請求項１５のいずれか１項に記載のハードマスクの製造方法。
  17. 前記保護膜は、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、およびアモルファスシリコン膜から選択される膜であることを特徴とする請求項１６に記載のハードマスクの製造方法。
JP2016190910A 2016-09-29 2016-09-29 ハードマスクおよびその製造方法 Active JP6667410B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016190910A JP6667410B2 (ja) 2016-09-29 2016-09-29 ハードマスクおよびその製造方法
TW106132339A TW201828365A (zh) 2016-09-29 2017-09-21 硬式遮罩及其製造方法
KR1020170122647A KR20180035684A (ko) 2016-09-29 2017-09-22 하드 마스크 및 그 제조 방법
US15/715,212 US20180090319A1 (en) 2016-09-29 2017-09-26 Hard mask and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016190910A JP6667410B2 (ja) 2016-09-29 2016-09-29 ハードマスクおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2018056345A true JP2018056345A (ja) 2018-04-05
JP6667410B2 JP6667410B2 (ja) 2020-03-18

Family

ID=61686538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016190910A Active JP6667410B2 (ja) 2016-09-29 2016-09-29 ハードマスクおよびその製造方法

Country Status (4)

Country Link
US (1) US20180090319A1 (ja)
JP (1) JP6667410B2 (ja)
KR (1) KR20180035684A (ja)
TW (1) TW201828365A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002099A (ko) 2019-06-26 2021-01-06 주식회사 히타치하이테크 플라스마 처리 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7133975B2 (ja) * 2018-05-11 2022-09-09 東京エレクトロン株式会社 エッチング方法およびエッチング装置
KR102617145B1 (ko) 2018-10-02 2023-12-27 삼성전자주식회사 가변 저항 메모리 장치

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219462A (ja) * 1983-05-26 1984-12-10 Fuji Electric Corp Res & Dev Ltd ほう素層被着方法
JP2000068274A (ja) * 1998-08-21 2000-03-03 Fujitsu Ltd 配線構造、及びその形成方法
JP2000133710A (ja) * 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2006041519A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd デュアルダマシン配線の製造方法
JP2006237478A (ja) * 2005-02-28 2006-09-07 Mitsubishi Heavy Ind Ltd 窒化ホウ素膜の成膜方法及び成膜装置
JP2011233756A (ja) * 2010-04-28 2011-11-17 Toshiba Corp 半導体装置の製造方法
US20120264306A1 (en) * 2011-04-15 2012-10-18 Chun-Yuan Wu Method of Forming Opening on Semiconductor Substrate
JP2012204652A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置の製造方法
JP2013058523A (ja) * 2011-09-07 2013-03-28 Toshiba Corp 半導体装置の製造方法
JP2013533376A (ja) * 2010-05-24 2013-08-22 アプライド マテリアルズ インコーポレイテッド リソグラフィマスクの用途のためのホウ素リッチ膜のエンジニアリング
JP2013540359A (ja) * 2010-10-05 2013-10-31 アプライド マテリアルズ インコーポレイテッド 超高選択性ドープアモルファスカーボン剥離性ハードマスクの開発および集積
US20140187050A1 (en) * 2012-12-28 2014-07-03 Applied Materials, Inc. Method for isotropic etching

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8302541A (nl) * 1983-07-15 1985-02-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze.
FR2670693B1 (fr) * 1990-12-20 1993-04-16 Dutartre Didier Procede pour nettoyer la surface d'un substrat par plasma.
US7763399B2 (en) * 2007-08-31 2010-07-27 Intel Corporation Removal of ionic residues or oxides and prevention of photo-induced defects, ionic crystal or oxide growth on photolithographic surfaces
US8536064B2 (en) * 2010-02-08 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219462A (ja) * 1983-05-26 1984-12-10 Fuji Electric Corp Res & Dev Ltd ほう素層被着方法
JP2000068274A (ja) * 1998-08-21 2000-03-03 Fujitsu Ltd 配線構造、及びその形成方法
JP2000133710A (ja) * 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2006041519A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd デュアルダマシン配線の製造方法
JP2006237478A (ja) * 2005-02-28 2006-09-07 Mitsubishi Heavy Ind Ltd 窒化ホウ素膜の成膜方法及び成膜装置
JP2011233756A (ja) * 2010-04-28 2011-11-17 Toshiba Corp 半導体装置の製造方法
JP2013533376A (ja) * 2010-05-24 2013-08-22 アプライド マテリアルズ インコーポレイテッド リソグラフィマスクの用途のためのホウ素リッチ膜のエンジニアリング
JP2013540359A (ja) * 2010-10-05 2013-10-31 アプライド マテリアルズ インコーポレイテッド 超高選択性ドープアモルファスカーボン剥離性ハードマスクの開発および集積
JP2012204652A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置の製造方法
US20120264306A1 (en) * 2011-04-15 2012-10-18 Chun-Yuan Wu Method of Forming Opening on Semiconductor Substrate
JP2013058523A (ja) * 2011-09-07 2013-03-28 Toshiba Corp 半導体装置の製造方法
US20140187050A1 (en) * 2012-12-28 2014-07-03 Applied Materials, Inc. Method for isotropic etching

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002099A (ko) 2019-06-26 2021-01-06 주식회사 히타치하이테크 플라스마 처리 방법
KR20230058178A (ko) 2019-06-26 2023-05-02 주식회사 히타치하이테크 플라스마 처리 방법
US11658040B2 (en) 2019-06-26 2023-05-23 Hitachi High-Tech Corporation Plasma processing method

Also Published As

Publication number Publication date
TW201828365A (zh) 2018-08-01
JP6667410B2 (ja) 2020-03-18
US20180090319A1 (en) 2018-03-29
KR20180035684A (ko) 2018-04-06

Similar Documents

Publication Publication Date Title
US10304676B2 (en) Method and apparatus for forming nitride film
JP6554438B2 (ja) シリコン膜の形成方法および形成装置
TWI577821B (zh) 矽膜之成膜方法、薄膜之成膜方法及剖面形狀之控制方法
US10388512B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI721271B (zh) 矽氮化膜之成膜方法及成膜裝置
KR102069943B1 (ko) 성막 방법
US20230115403A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9330903B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP4259247B2 (ja) 成膜方法
JP6667410B2 (ja) ハードマスクおよびその製造方法
JP6902958B2 (ja) シリコン膜の形成方法および形成装置
JP6613213B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018101687A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6814057B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7004608B2 (ja) 半導体膜の形成方法及び成膜装置
JP2018056344A (ja) ボロン膜およびその成膜方法、ならびにハードマスクおよびその製造方法
JP7213726B2 (ja) 成膜方法及び熱処理装置
US20220415659A1 (en) Method of processing substrate, substrate processing apparatus, recording medium, and method of manufacturing semiconductor device
JP7289465B2 (ja) 薄膜形成方法
KR20240008945A (ko) 유동성 cvd 막 결함 감소
JP2020167307A (ja) 基板処理装置
KR20180108455A (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치
JP2009224791A (ja) 成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200225

R150 Certificate of patent or registration of utility model

Ref document number: 6667410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250