JP6613213B2 - 半導体装置の製造方法、基板処理装置、およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置、およびプログラム Download PDF

Info

Publication number
JP6613213B2
JP6613213B2 JP2016146506A JP2016146506A JP6613213B2 JP 6613213 B2 JP6613213 B2 JP 6613213B2 JP 2016146506 A JP2016146506 A JP 2016146506A JP 2016146506 A JP2016146506 A JP 2016146506A JP 6613213 B2 JP6613213 B2 JP 6613213B2
Authority
JP
Japan
Prior art keywords
raw material
film
gas
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016146506A
Other languages
English (en)
Other versions
JP2018018896A (ja
Inventor
公彦 中谷
洋司 芦原
元 柄澤
和宏 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2016146506A priority Critical patent/JP6613213B2/ja
Priority to US15/656,862 priority patent/US10720324B2/en
Priority to CN201710608317.7A priority patent/CN107658210B/zh
Priority to KR1020170093347A priority patent/KR102023810B1/ko
Publication of JP2018018896A publication Critical patent/JP2018018896A/ja
Application granted granted Critical
Publication of JP6613213B2 publication Critical patent/JP6613213B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Description

本発明は、半導体装置の製造方法、基板処理装置、およびプログラムに関する。
半導体装置の製造工程の一工程として、基板に対して複数の原料を供給してこれらを反応させ、基板上に膜を形成する処理が行われることがある（例えば特許文献１参照）。
特開２０１２−１８６２７５号公報
本発明の目的は、基板上に形成する膜の段差被覆性を向上させることが可能な技術を提供することにある。
本発明の一態様によれば、
基板に対して、オクテット則を満たし第１熱分解温度を有する第１原料を供給する工程と、
前記基板に対して、オクテット則を満たさず前記第１熱分解温度よりも低い第２熱分解温度を有する第２原料を供給する工程と、
を交互に行うサイクルを複数回繰り返すことで、前記第１原料と前記第２原料とを間欠的に反応させて、前記基板上に膜を形成する工程を有し、
前記膜を形成する工程では、前記第１原料の供給量を前記第２原料の供給量よりも多くする技術が提供される。
本発明によれば、基板上に形成する膜の段差被覆性を向上させることが可能となる。
本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図１のＡ−Ａ線断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 （ａ）は本発明の一実施形態の成膜シーケンスを示す図であり、（ｂ）はその変形例を示す図である。 （ａ）（ｂ）はそれぞれ、成膜処理を実施した後の基板の断面拡大図である。 （ａ）は原料ガスの熱分解特性に関する評価結果を示す図であり、（ｂ）は原料ガスの供給比率と段差被覆性との関係に関する評価結果を示す図である。
＜本発明の一実施形態＞
以下、本発明の一実施形態について、図１〜図３を用いて説明する。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱手段（加熱機構）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応容器（処理容器）を構成する反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の筒中空部には、処理室２０１が形成されている。処理室２０１は、基板としてのウエハ２００を収容可能に構成されている。
処理室２０１内には、ノズル２４９ａ，２４９ｂが、反応管２０３の下部側壁を貫通するように設けられている。ノズル２４９ａ，２４９ｂには、ガス供給管２３２ａ，２３２ｂがそれぞれ接続されている。
ガス供給管２３２ａ，２３２ｂには、ガス流の上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ，２４１ｂおよび開閉弁であるバルブ２４３ａ，２４３ｂがそれぞれ設けられている。ガス供給管２３２ａ，２３２ｂのバルブ２４３ａ，２４３ｂよりも下流側には、不活性ガスを供給するガス供給管２３２ｃ，２３２ｄがそれぞれ接続されている。ガス供給管２３２ｃ，２３２ｄには、ガス流の上流側から順に、ＭＦＣ２４１ｃ，２４１ｄおよびバルブ２４３ｃ，２４３ｄがそれぞれ設けられている。
ノズル２４９ａ，２４９ｂは、図２に示すように、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の配列方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ，２４９ｂは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル２４９ａ，２４９ｂの側面には、ガスを供給するガス供給孔２５０ａ，２５０ｂがそれぞれ設けられている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の中心を向くようにそれぞれ開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、第１原料として、例えば、オクテット則（８電子則）を満たし所定の熱分解温度（第１熱分解温度）を有するガス（第１原料ガス）が、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。原料ガスとは、気体状態の原料、例えば、常温常圧下で液体状態である原料を気化することで得られるガスや、常温常圧下で気体状態である原料等のことである。第１原料ガスとしては、例えば、第１４族元素であるシリコン（Ｓｉ）を含むジシラン（Ｓｉ２Ｈ６、略称：ＤＳ）ガスを用いることができる。ＤＳガスは、Ｓｉおよび水素（Ｈ）のみで構成されるガスである。ＤＳガスの熱分解温度は、処理室２０１内の圧力条件等によって変動するが、後述する成膜ステップの圧力条件下では４００℃を超える。そしてこの圧力条件下では、処理室２０１内の温度が例えば４４０〜４６０℃の範囲内の温度に達するとＤＳガスの熱分解が開始される。ＤＳガスは、後述する成膜ステップの処理条件下において単独では殆ど、或いは、全く熱分解しないが、後述する第２原料（ＴＥＢ）と反応することで分解し、Ｓｉソースとして作用する。
ガス供給管２３２ｂからは、第２原料として、例えば、オクテット則を満たさず上述の第１熱分解温度よりも低い所定の熱分解温度（第２熱分解温度）を有するガス（第２原料ガス）が、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。第２原料ガスとしては、例えば、第１３族元素である硼素（Ｂ）を含むトリエチルボラン（Ｂ（Ｃ２Ｈ５）３、略称：ＴＥＢ）ガスを用いることができる。ＴＥＢガスは、Ｂ、炭素（Ｃ）およびＨのみで構成されるガスである。ＴＥＢガスの熱分解温度は、処理室２０１内の圧力条件等によって変動するが、後述する成膜ステップの圧力条件下では３２５℃を超える。そしてこの圧力条件下では、処理室２０１内の温度が例えば３４０〜３６０℃の範囲内の温度に達するとＴＥＢガスの熱分解が開始される。ＴＥＢガスは、後述する成膜ステップの処理条件下において単独では殆ど熱分解しないか、熱分解したとしてもその挙動は非常に穏やかなものとなるが、上述の第１原料（ＤＳ）と反応することで分解し、Ｂソース、Ｃソースとして作用する。
ここで、オクテット則とは、原子の最外殻電子の数が８個あると化合物やイオンが安定に存在するという経験則、すなわち、閉殻構造を有することにより化合物やイオンの反応性が安定するという経験則のことである。
ＤＳガスのようなオクテット則を満たすガスは、安定であることから、処理室２０１内へ供給された際に、ウエハ２００の表面への吸着力が弱くなる傾向、すなわち、ウエハ２００の表面へ吸着しにくい傾向がある。また、上述したように、ＤＳガスの熱分解温度は、ＴＥＢガスの熱分解温度よりも高いことから、ＤＳガスはＴＥＢガスよりも熱分解しにくい傾向がある。これらの特性により、ＤＳガスは、ＴＥＢガスよりも、ウエハ２００の表面に形成されたトレンチ（凹部）の上部での消費（吸着や分解）が適正に抑制され、トレンチの底部まで届きやすくなる。ＤＳガスは、ＴＥＢガスよりも、ウエハ２００上に形成される膜の面内膜厚均一性や段差被覆性を向上させやすい特性を有するといえる。
これに対し、ＴＥＢガスのようなオクテット則を満たさないガスは、オクテット則を満たすように反応する力が強く、不安定であることから、処理室２０１内へ供給された際に、ウエハ２００の表面への吸着力が強くなる傾向、すなわち、ウエハ２００の表面へ吸着しやすい傾向がある。また、上述したように、ＴＥＢガスの熱分解温度は、ＤＳガスの熱分解温度よりも低いことから、ＴＥＢガスはＤＳガスよりも熱分解しやすい傾向がある。これらの特性により、ＴＥＢガスは、ＤＳガスよりも、ウエハ２００の表面に形成されたトレンチの上部で消費されやすく、トレンチの底部まで届きにくくなる。ＴＥＢガスは、ＤＳガスよりも、ウエハ２００上に形成される膜の面内膜厚均一性や段差被覆性を低下させやすい特性を有するといえる。
ガス供給管２３２ｃ，２３２ｄからは、不活性ガスとして、例えば、窒素（Ｎ２）ガスが、それぞれＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄ、ガス供給管２３２ａ，２３２ｂ、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給される。
主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、第１原料供給系が構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、第２原料供給系が構成される。主に、ガス供給管２３２ｃ，２３２ｄ、ＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄにより、不活性ガス供給系が構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ〜２４３ｄやＭＦＣ２４１ａ〜２４１ｄ等が集積されてなる集積型供給システム２４８として構成されていてもよい。集積型供給システム２４８は、ガス供給管２３２ａ〜２３２ｄのそれぞれに対して接続され、ガス供給管２３２ａ〜２３２ｄ内への各種ガスの供給動作、すなわち、バルブ２４３ａ〜２４３ｄの開閉動作やＭＦＣ２４１ａ〜２４１ｄによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ〜２３２ｄ等に対して集積ユニット単位で着脱を行うことができ、供給システムのメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３には、処理室２０１内の雰囲気を排気する排気管２３１が設けられている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、ＡＰＣバルブ２４４、圧力センサ２４５により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
反応管２０３の下方には、反応管２０３の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属からなり、円盤状に形成されている。シールキャップ２１９の上面には、反応管２０３の下端と当接するシール部材としてのＯリング２２０が設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ウエハ２００を処理室２０１内外に搬入および搬出（搬送）する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料からなる。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料からなる断熱板２１８が水平姿勢で多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理工程における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ〜２４１ｄ、バルブ２４３ａ〜２４３ｄ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、ヒータ２０７、温度センサ２６３、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ〜２４１ｄによる各種ガスの流量調整動作、バルブ２４３ａ〜２４３ｄの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置（例えば、ハードディスク等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリ）１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ２００上に、Ｓｉ，ＢおよびＣを含む膜、すなわち、シリコン硼炭化膜（ＳｉＢＣ膜）を形成するシーケンス例について、図４（ａ）を用いて説明する。なお、ＳｉＢＣ膜は、Ｓｉを主元素（所定元素）として含む膜である。以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
図４（ａ）に示す成膜シーケンスでは、ウエハ２００に対してＤＳガスを供給するステップ１と、ウエハ２００に対してＴＥＢガスを供給するステップ２と、を交互に行うサイクルを複数回（ｎ回）繰り返すことで、ＤＳガスとＴＥＢガスとを間欠的に反応させて、ウエハ２００上にＳｉＢＣ膜を形成する。成膜処理の際、ウエハ２００に対するＤＳガスの供給量は、ウエハ２００に対するＴＥＢガスの供給量よりも多くする。本明細書では、図４（ａ）に示す成膜シーケンスを、便宜上、以下のように示すこともある。以下の変形例等の説明においても、同様の表記を用いることとする。
（ＤＳ→ＴＥＢ）×ｎ ⇒ ＳｉＢＣ
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）される。ウエハ２００としては、例えば、単結晶Ｓｉにより構成され、表面にトレンチ等の凹部を有するＳｉ基板を用いることができる。ウエハ２００の表面の一部には、例えば、シリコン酸化膜（ＳｉＯ膜）、シリコン窒化膜（ＳｉＮ膜）、シリコン酸窒化膜（ＳｉＯＮ膜）等の絶縁膜が形成されていてもよい。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０を介して反応管２０３の下端をシールした状態となる。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の圧力（真空度）となるように、真空ポンプ２４６によって処理室２０１内が真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。また、処理室２０１内のウエハ２００が所望の成膜温度となるように、ヒータ２０７によって処理室２０１内が加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。また、回転機構２６７によるウエハ２００の回転を開始する。処理室２０１内の排気、加熱、ウエハ２００の回転は、いずれも、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。
（成膜ステップ）
その後、次のステップ１，２を順次実行し、ウエハ２００の表面に形成されたトレンチに対するＳｉＢＣ膜の埋め込みを行う。
［ステップ１］
このステップでは、ウエハ２００に対してＤＳガスを供給する。具体的には、バルブ２４３ａを開き、ガス供給管２３２ａ内へＤＳガスを流す。ＤＳガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＤＳガスが供給される。このとき同時にバルブ２４３ｃを開き、ガス供給管２３２ｃ内へＮ２ガスを流す。Ｎ２ガスは、ＤＳガスと一緒に処理室２０１内へ供給され、排気管２３１から排気される。また、ノズル２４９ｂ内へのＤＳガスの侵入を防止するため、バルブ２４３ｄを開き、ガス供給管２３２ｄ内へＮ２ガスを流す。Ｎ２ガスは、ガス供給管２３２ｂ、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。
ウエハ２００に対してＤＳガスを供給することで、ウエハ２００の表面上にＤＳが物理吸着或いは化学吸着し、ウエハ２００上に、ＤＳ分子の吸着層（ＤＳ吸着層）が形成される。後述する本ステップの処理条件下では、処理室２０１内へ供給されたＤＳガスは単独では殆ど、或いは、全く熱分解しない。そのため、ＤＳガスは、トレンチの上部で過剰に消費されることはなく、その底部にまで到達する。ウエハ２００上に形成されるＤＳ吸着層は、ウエハ２００面内全域にわたって、例えばトレンチの上部から底部にわたって、均一な厚さを有する段差被覆性の高い連続的な層となる。
ＤＳ吸着層の形成が完了したら、バルブ２４３ａを閉じ、ＤＳガスの供給を停止する。このとき、ＡＰＣバルブ２４４は開いたままとして、真空ポンプ２４６により処理室２０１内を真空排気し、処理室２０１内に残留する未反応もしくは上述の反応に寄与した後のガスを処理室２０１内から排除する。このとき、バルブ２４３ｃ，２４３ｄは開いたままとして、Ｎ２ガスの処理室２０１内への供給を維持する。Ｎ２ガスはパージガスとして作用する。
［ステップ２］
ステップ１が終了した後、ウエハ２００に対してＴＥＢガスを供給する。このステップでは、バルブ２４３ｂ，２４３ｃ，２４３ｄの開閉制御を、ステップ１におけるバルブ２４３ａ，２４３ｃ，２４３ｄの開閉制御と同様の手順で行うことで、ガス供給管２３２ｂ内へＴＥＢガスを流す。ガス供給管２３２ｂ内を流れたＴＥＢガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＴＥＢガスが供給される。
ウエハ２００に対してＴＥＢガスを供給することで、ウエハ２００上に形成されたＤＳ吸着層とＴＥＢとを反応させ、これらを分解させることができ、これにより、ＤＳ吸着層に含まれるＳｉとＴＥＢに含まれるＢ，Ｃとを結合させることができる。結果として、ウエハ２００上に形成されたＤＳ吸着層を、Ｓｉ，ＢおよびＣを含む層、すなわち、ＳｉＢＣ層へと改質させることができる。ＳｉＢＣ層は、Ｓｉ−Ｂ結合、Ｓｉ−Ｃ結合、Ｓｉ−Ｓｉ結合を含む層となる。後述する本ステップの処理条件下では、処理室２０１内へ供給されたＴＥＢガスの単独での熱分解は適正に抑制される。また、処理条件によっては、処理室２０１内へ供給されたＴＥＢガスは単独では殆ど、或いは、全く熱分解しない。このような処理条件下では、ＴＥＢガスがトレンチの上部で過剰に消費されることを抑制でき、ＴＥＢガスをトレンチの底部にまで到達させることができる。また、上述したように、ステップ１で形成されるＤＳ吸着層は、トレンチの上部から底部にわたり均一な厚さを有している。これらにより、ウエハ２００上に形成されるＳｉＢＣ層は、ウエハ２００面内全域にわたって、例えばトレンチの上部から底部にわたって、均一な厚さ、均一な組成を有する段差被覆性の高い連続的な層となる。
ＳｉＢＣ層の形成が完了したら、バルブ２４３ｂを閉じ、ＴＥＢガスの供給を停止する。そして、ステップ１と同様の処理手順により、処理室２０１内に残留する未反応もしくは上述の反応に寄与した後のガスや反応副生成物を処理室２０１内から排除する。
［所定回数実施］
上述したステップ１，２を、交互に、すなわち、同期させることなく非同時に行うサイクルを複数回（ｎ回（ｎは２以上の整数））行う。これにより、ウエハ２００の表面上でＤＳとＴＥＢとを間欠的に反応させ、ウエハ２００上に、所定膜厚、所定組成のＳｉＢＣ膜を形成することができる。上述のサイクルは、複数回繰り返すのが好ましい。すなわち、１サイクルあたりに形成されるＳｉＢＣ層の厚さを所望の膜厚よりも小さくし、ＳｉＢＣ層を積層することで形成される膜の膜厚が所望の膜厚になるまで、上述のサイクルを複数回繰り返すのが好ましい。
以下、成膜ステップの処理条件について詳しく説明する。
ステップ１におけるＤＳガスの供給流量は、例えば１〜２０００ｓｃｃｍの範囲内の所定の流量とする。ＤＳガスの供給時間は、例えば１〜１２０秒、好ましくは１〜６０秒の範囲内の所定の時間とする。ステップ２におけるＴＥＢガスの供給流量は、例えば１〜１０００ｓｃｃｍの範囲内の所定の流量とする。ＴＥＢガスの供給時間は、例えば１〜１２０秒、好ましくは１〜６０秒の範囲内の所定の時間とする。ステップ１，２において、各ガス供給管より供給するＮ２ガスの供給流量は、それぞれ例えば０〜１００００ｓｃｃｍの範囲内の所定の流量とする。Ｎ２ガスを非供給とすることにより、各原料ガスの分圧を高め、層質を向上させることが可能となる。
但し、ステップ１，２においては、ＤＳガスの供給量に対するＴＥＢガスの供給量の比率（ＴＥＢ／ＤＳ供給比率）が、例えば０．１以上１未満となるような条件下で、すなわち、ウエハ２００に対するＤＳガスの供給量が、ウエハ２００に対するＴＥＢガスの供給量よりも多くなるような条件下で、各原料ガスを供給する。なお、ＴＥＢ／ＤＳ供給比率は、例えば０．１以上０．５以下、好ましくは０．１以上０．２以下、より好ましくは０．１以上０．１７以下とするのが望ましい。
ＴＥＢ／ＤＳ供給比率が１以上となると、ウエハ２００上に形成されるＳｉＢＣ膜の段差被覆性が不足する場合がある。ＴＥＢ／ＤＳ供給比率を１未満とすることで、これを解決することが可能となる。ＴＥＢ／ＤＳ供給比率を０．５以下とすることで、ＳｉＢＣ膜の段差被覆性を高めることが可能となる。ＴＥＢ／ＤＳ供給比率を０．２以下とすることで、ＳｉＢＣ膜の段差被覆性をさらに高めることが可能となる。ＴＥＢ／ＤＳ供給比率を０．１７以下とすることで、ＳｉＢＣ膜の段差被覆性をいっそう高めることが可能となる。なお、後述するように、ＴＥＢ／ＤＳ供給比率を０．２以下とすることで、ＳｉＢＣ膜の段差被覆性の向上効果を急激に高めることが可能となる。
ＴＥＢ／ＤＳ供給比率が０．１未満となると、ウエハ２００上に形成される膜中へのＢ，Ｃの添加量が不足し、この膜を所望の組成を有する膜とすることが困難となる場合がある。また、成膜レートが小さくなり、成膜処理の生産性が低下する場合もある。ＴＥＢ／ＤＳ供給比率を０．１以上とすることで、ウエハ２００上に形成される膜中へのＢ，Ｃの添加量を増加させ、この膜を所望の組成を有する膜とすることが可能となる。また、成膜レートを高め、成膜処理の生産性を向上させることも可能となる。
上述のＴＥＢ／ＤＳ供給比率を実現するには、ステップ１におけるＤＳガスの供給時間をステップ２におけるＴＥＢガスの供給時間よりも長くしたり、ステップ１におけるＤＳガスの供給流量をステップ２におけるＴＥＢガスの供給流量よりも大きくしたり、ステップ１における処理室２０１内のＤＳガスの分圧をステップ２における処理室２０１内のＴＥＢガスの分圧よりも大きくしたりするのが有効である。これらの手法は、任意に組み合わせることができる。また、成膜ステップの進行に併せて、これらの手法を切り替えることもできる。
ウエハ２００の温度（成膜温度）は、例えば２５０〜４００℃、好ましくは２５０〜３５０℃、より好ましくは２５０〜３２５℃の範囲内の温度とする。処理室２０１内の圧力（成膜圧力）は、例えば１０〜１０００Ｐａ、好ましくは２０〜２００Ｐａの範囲内の圧力とする。
成膜温度が２５０℃未満となったり、成膜圧力が１０Ｐａ未満となったりすると、上述の成膜処理を進行させることが困難となる場合がある。成膜温度を２５０℃以上としたり、成膜圧力を１０Ｐａ以上としたりすることで、上述の成膜処理を実用的な成膜レートで進行させることが可能となる。成膜圧力を２０Ｐａ以上とすることで、成膜レートをさらに高め、成膜処理の生産性をさらに向上させることが可能となる。
成膜温度が４００℃を超えたり、成膜圧力が１０００Ｐａを超えたりすると、ＤＳガスやＴＥＢガスの分解の挙動が激しくなり、ＳｉＢＣ膜の段差被覆性が悪化する場合がある。成膜温度を４００℃以下としたり、成膜圧力を１０００Ｐａ以下としたりすることで、ＤＳガスの熱分解を回避したり、ＴＥＢガスの熱分解の挙動を緩和させたりすることができ、ＳｉＢＣ膜の段差被覆性を向上させることが可能となる。成膜温度を３５０℃以下としたり、成膜圧力を２００Ｐａ以下としたりすることで、ＤＳガスの熱分解をより確実に回避し、また、ＴＥＢガスの熱分解をさらに抑制することができ、ＳｉＢＣ膜の段差被覆性をさらに向上させることが可能となる。成膜温度を３２５℃以下とすることで、これらの効果がより確実に得られ、ＳｉＢＣ膜の段差被覆性をいっそう向上させることが可能となる。
なお、上述した成膜温度（２５０〜４００℃の範囲内の温度）は、ＤＳガスの熱分解温度（第１熱分解温度）よりも低い温度であり、ＤＳガスが処理室２０１内に単独で存在した場合に、ＤＳガスが熱分解しない温度である。また、ここに示す成膜温度のうち、２５０〜３２５℃の範囲内の温度は、ＴＥＢガスの熱分解温度（第２熱分解温度）よりも低い温度であり、ＴＥＢガスが処理室２０１内に単独で存在した場合に、ＴＥＢガスが熱分解しない温度である。
このような低温条件下であっても、上述の成膜処理を実用的な成膜レートで進行させることが可能となるのは、ＴＥＢガスが有する触媒的作用のためと考えられる。ＴＥＢガスは、ウエハ２００の表面に吸着したＤＳの分解を促し、成膜処理を促進させるように作用する。ＴＥＢガスが触媒として作用するのは、ＴＥＢ分子が有する極性によるものと考えられる。ここで極性とは、分子（或いは化学結合）内に存在する電気的な偏りを意味する。極性が存在する状態とは、例えば、分子内における一方の側における電荷の分布が正となり、他方の側の電荷の分布が負となる等、分子内における正負電荷の分布が不均等となっている状態、すなわち、分子内における正電荷の重心と負電荷の重心とが不一致となっている状態を意味する。第２原料として、第１原料（ＤＳガス）と同等もしくはそれよりも高い極性を有するＴＥＢガスを用いることで、このガスを触媒として作用させ、上述の成膜処理を実用的な成膜レートで進行させることが可能となる。なお、本実施形態におけるＴＥＢガスは、ＤＳガスと反応することで分解し、それ自身が反応の前後で変化する。従って、本実施形態の反応系におけるＴＥＢガスは、触媒的な作用をするが、厳密には触媒とは異なる擬似触媒として考えることができる。
第１原料としては、ＤＳガスの他、モノシラン（ＳｉＨ４、略称：ＭＳ）ガス、トリシラン（Ｓｉ３Ｈ８）ガス、テトラシラン（Ｓｉ４Ｈ１０）等の一般式ＳｉｎＨ２ｎ＋２（ｎは１以上の整数）で表されるガス、すなわち、水素化ケイ素ガスを用いることができる。また、第１原料としては、モノメチルシラン（ＳｉＨ３ＣＨ３、略称：ＭＭＳ）ガス、ジメチルシラン（ＳｉＨ２（ＣＨ３）２、略称：ＤＭＳ）ガス、モノエチルシラン（ＳｉＨ３Ｃ２Ｈ５、略称：ＭＥＳ）ガス、ビニルシラン（ＳｉＨ３Ｃ２Ｈ３、略称：ＶＳ）ガス、モノメチルジシラン（ＳｉＨ３ＳｉＨ２ＣＨ３、略称：ＭＭＤＳ）ガス、ヘキサメチルジシラン（（ＣＨ３）３−Ｓｉ−Ｓｉ−（ＣＨ３）３、略称：ＨＭＤＳ）ガス、１，４−ジシラブタン（ＳｉＨ３ＣＨ２ＣＨ２ＳｉＨ３、略称：１，４−ＤＳＢ）ガス、１，３−ジシラブタン（ＳｉＨ３ＣＨ２ＳｉＨ２ＣＨ３、略称：１，３−ＤＳＢ）ガス、１，３，５−トリシラペンタン（ＳｉＨ３ＣＨ２ＳｉＨ２ＣＨ２ＳｉＨ３、略称：１，３，５−ＴＳＰ）ガス等のアルキルシラン系ガス、すなわち、Ｓｉ、ＣおよびＨのみで構成されるガスを用いることもできる。また、第１原料としては、ビスターシャリーブチルアミノシラン（ＳｉＨ２［ＮＨ（Ｃ４Ｈ９）］２、略称：ＢＴＢＡＳ）ガス、トリスジメチルアミノシラン（ＳｉＨ［Ｎ（ＣＨ３）２］３、略称：３ＤＭＡＳ）ガス、トリシリルアミン（（ＳｉＨ３）３Ｎ、略称：ＴＳＡ）ガス等のアミノシラン系ガスを用いることができる。なお、第１原料ガスとしてアミノシラン系ガスのようなＮを含むガスを用いた場合、ウエハ２００上に形成する膜中にＮを添加することができ、この膜をＳｉＢＣＮ膜とすることが可能となる。
第２原料としては、ＴＥＢガスの他、トリメチルボラン（Ｂ（ＣＨ３）３、略称：ＴＭＢ）ガス、トリプロピルボラン（Ｂ（Ｃ３Ｈ７）３、略称：ＴＰＢ）ガス、トリブチルボラン（Ｂ（Ｃ４Ｈ９）３、略称：ＴＢＢ）ガス等の一般式ＢＲ３（Ｒはアルキル基）で表されるガス、すなわち、アルキルボラン系ガスを用いることができる。また、第２原料としては、トリフルオロボラン（ＢＦ３）ガス、トリクロロボラン（ＢＣｌ３）ガス、トリブロモボラン（ＢＢｒ３）ガス、トリヨードボラン（ＢＩ３）ガス等のハロボラン系ガスを用いることもできる。また、第２原料としては、トリスジメチルアミノボラン（Ｂ（Ｎ（ＣＨ３）２）３、略称：ＴＤＭＡＢ）ガス、トリスジエチルアミノボラン（Ｂ（Ｎ（Ｃ２Ｈ５）２）３、略称：ＴＤＥＡＢ）ガス、トリスジプロピルアミノボラン（Ｂ（Ｎ（Ｃ３Ｈ７）２）３、略称：ＴＤＰＡＢ）ガス、トリスジブチルアミノボラン（Ｂ（Ｎ（Ｃ４Ｈ９）２）３、略称：ＴＤＢＡＢ）ガス等の一般式Ｂ（ＮＲ２）３で表されるガス、すなわち、アミノボラン系ガスを用いることもできる。また、第２原料としては、ホウ酸トリメチル（Ｂ（ＯＣＨ３）３、略称：ＴＭＯＢ）ガス、ホウ酸トリエチル（Ｂ（ＯＣ２Ｈ５）３、略称：ＴＥＯＢ）ガス、ホウ酸トリプロピル（Ｂ（ＯＣ３Ｈ７）３、略称：ＴＰＯＢ）ガス、ホウ酸トリブチル（Ｂ（ＯＣ４Ｈ９）３、略称：ＴＢＯＢ）ガス等の一般式Ｂ（ＯＲ）３で表されるガス、すなわち、アルコキシボラン系ガスを用いることもできる。なお、第２原料ガスとしてアミノボラン系ガスのようなＮを含むガスを用いた場合、ウエハ２００上に形成する膜中にＮを添加することができ、この膜をＳｉＢＣＮ膜とすることが可能となる。また、第２原料ガスとしてアルコキシボラン系ガスのようなＯを含むガスを用いた場合、ウエハ２００上に形成する膜中にＯを添加することができ、この膜をＳｉＢＯＣ膜とすることが可能となる。
極性が小さい原料ガスは、処理室２０１内へ供給された際に、ウエハ２００の表面に形成されたトレンチの上部への吸着が適正に抑制され、トレンチの底部まで届きやすくなる。そのため、極性が小さい原料ガスは、極性が大きい原料ガスに比べ、ウエハ２００上に形成される膜の段差被覆性を向上させやすい特性を有するといえる。これに対し、極性が大きい原料ガスは、処理室２０１内へ供給された際に、ウエハ２００の表面に形成されたトレンチの上部で過剰に吸着し、トレンチの底部まで届きにくくなる。そのため、極性が大きい原料ガスは、極性が小さい原料ガスよりも、ウエハ２００上に形成される膜の段差被覆性を低下させやすい特性を有するといえる。
このように、極性が小さいガスは、少なくともウエハ２００上に形成される膜の段差被覆性に関し、上述したオクテット則を満たすガスと類似した特性を有していると考えることができる。また、極性が大きいガスは、少なくともウエハ２００上に形成される膜の段差被覆性に関し、上述したオクテット則を満たさないガスと類似した特性を有していると考えることができる。
不活性ガスとしては、Ｎ２ガスの他、例えば、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の希ガスを用いることができる。
（アフターパージ及び大気圧復帰）
ＳｉＢＣ膜の形成が完了したら、ガス供給管２３２ｃ，２３２ｄのそれぞれからＮ２ガスを処理室２０１内へ供給し、排気管２３１から排気する。Ｎ２ガスはパージガスとして作用する。これにより、処理室２０１内が不活性ガスでパージされ、処理室２０１内に残留するガスや反応副生成物が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロード及びウエハディスチャージ）
ボートエレベータ１１５によりシールキャップ２１９が下降され、反応管２０３の下端が開口される。そして、処理済のウエハ２００が、ボート２１７に支持された状態で、反応管２０３の下端から反応管２０３の外部に搬出される（ボートアンロード）。処理済のウエハ２００は、ボート２１７より取出される（ウエハディスチャージ）。
（３）本実施形態による効果
本実施形態によれば、以下に示す１つ又は複数の効果が得られる。
（ａ）上述したように、オクテット則を満たすＤＳガスは、オクテット則を満たさないＴＥＢガスに比べ、安定であってウエハ２００の表面へ吸着しにくい特性がある。また、ＤＳガスは、ＴＥＢガスに比べ、熱分解しにくい特性がある。これらの特性により、ＤＳガスは、ＴＥＢガスに比べ、ウエハ２００の表面へ供給された際にトレンチの底部まで届きやすく、ウエハ２００上に形成される膜の面内膜厚均一性や段差被覆性を向上させやすい。本実施形態のように、成膜ステップにおけるＤＳガスの供給量を、成膜ステップにおけるＴＥＢガスの供給量よりも多くする（ＤＳガスの供給量＞ＴＥＢガスの供給量とする）ことにより、ウエハ２００上に形成されるＳｉＢＣ膜の膜厚均一性や段差被覆性を向上させることが可能となる。
図５（ａ）に、表面にトレンチが形成されたウエハに対し、ＤＳガスの供給量≦ＴＥＢガスの供給量の条件下でこれらのガスを交互に供給することにより形成されたＳｉＢＣ膜の断面構成図を示す。また、図５（ｂ）に、同様に構成されたウエハに対し、ＤＳガスの供給量＞ＴＥＢガスの供給量の条件下でこれらのガスを交互に供給することにより形成されたＳｉＢＣ膜の断面構成図を示す。これらを比較すると分かるように、ＤＳガスの供給量≦ＴＥＢガスの供給量とすると、トレンチの底部で成膜処理が進行しにくくなり、ＳｉＢＣ膜の面内膜厚均一性や段差被覆性が損なわれてしまう場合がある。ＤＳガスの供給量＞ＴＥＢガスの供給量とすることで、トレンチの上部から底部にわたり均等なレートで成膜処理を進行させることができ、ＳｉＢＣ膜の面内膜厚均一性や段差被覆性を向上させることが可能となる。この成膜処理をさらに継続して行うことで、トレンチに対するＳｉＢＣ膜の埋め込みを、トレンチ内にボイド等を発生させることなく、確実に行うことが可能となる。
（ｂ）ＴＥＢガスの触媒的作用により、ＳｉＢＣ膜の形成を、例えば２５０〜４００℃、好ましくは２５０〜３５０℃、より好ましくは２５０〜３２５℃の範囲内の低温条件下で行うことが可能となる。これにより、ウエハ２００の熱履歴を良好に制御することが可能となる。本手法は、半導体装置の製造工程の中でも、成膜温度の低温化が要求される工程（例えばミドルエンド）において、特に有効となる。
（ｃ）成膜ステップを、処理室２０１内にＤＳガスが単独で存在した場合にＤＳガスが熱分解しない温度条件下で行うことにより、ウエハ２００上に形成されるＳｉＢＣ膜の面内膜厚均一性や段差被覆性をさらに高めることが可能となる。これは、ＤＳガスの熱分解温度（例えば４４０〜４６０℃）よりも低い温度条件下、例えば２５０〜４００℃、好ましくは２５０〜３５０℃の温度条件下で成膜ステップを行うことにより、処理室２０１内におけるＤＳガスの単独での熱分解を防ぎ、トレンチの底部にまでＤＳガスを確実に到達させることが可能となるためである。
（ｄ）成膜ステップを、処理室２０１内にＴＥＢガスが単独で存在した場合にＴＥＢガスが熱分解しない温度条件下で行うことにより、ウエハ２００上に形成されるＳｉＢＣ膜の面内膜厚均一性や段差被覆性をさらに高めることが可能となる。これは、ＴＥＢガスの熱分解温度（例えば３４０〜３６０℃）よりも低い温度条件下、例えば２５０〜３２５℃の温度条件下で行うことにより、処理室２０１内におけるＴＥＢガスの単独での熱分解を防ぎ、トレンチの底部にまでＴＥＢガスを確実に到達させることが可能となるためである。
（ｅ）ウエハ２００上に形成する膜中にＢやＣを添加することにより、この膜を、エッチング耐性等の加工耐性に優れた膜とすることが可能となる。
（ｆ）ＤＳガスとＴＥＢガスとを、それらの間に処理室２０１内のパージを挟んで交互に供給することにより、これらのガスを表面反応が支配的な条件下で適正に反応させることができ、膜厚の制御性を向上させることが可能となる。また、処理室２０１内におけるパーティクルの発生を抑制することができ、成膜処理の品質を向上させることが可能となる。
（ｇ）上述の効果は、第１原料としてＤＳガス以外のシラン系ガスを用いる場合や、第２原料としてＴＥＢガス以外のボラン系ガスを用いる場合にも、同様に得ることができる。
（４）変形例
本実施形態における成膜シーケンスは、上記に示した態様に限定されず、以下に示す変形例のように変更することができる。
（変形例１）
図４（ｂ）や以下に示す成膜シーケンスのように、ウエハ２００に対してＴＥＢガスを供給するステップと、ウエハ２００に対してＤＳガスを供給するステップと、をこの順に交互に行うサイクルを複数回（ｎ回）繰り返すようにしてもよい。すなわち、ＴＥＢガス、ＤＳガスの供給順序は入れ替えてもよい。各ステップにおける処理条件、処理手順は、ガスの供給順序を除き、図４（ａ）に示す成膜シーケンスと同様とする。すなわち、成膜処理の際、ウエハ２００に対するＤＳガスの供給量を、ウエハ２００に対するＴＥＢガスの供給量よりも多くする。
（ＴＥＢ→ＤＳ）×ｎ ⇒ ＳｉＢＣ
本変形例においても、図４（ａ）に示す成膜シーケンスと同様の効果が得られる。なお、吸着性が比較的低いＤＳガスの供給よりも、吸着性が比較的高いＴＥＢガスの供給を先に（最初に）行う本変形例の方が、図４（ａ）に示す成膜シーケンスよりも、初回のサイクルにおいて効率的に成膜処理を進行させることが可能となる点で、有利である。一方で、トレンチの底部まで届きにくいＴＥＢガスの供給よりも、トレンチの底部まで届きやすいＤＳガスの供給を先に（最初に）行う図４（ａ）に示す成膜シーケンスの方が、本変形例よりも、ウエハ２００上に形成する膜の面内膜厚均一性や段差被覆性を向上させやすくなる点で、有利である。
（変形例２）
以下に示す成膜シーケンスのように、ＳｉＢＣ膜の形成を開始する前にウエハ２００に対してＤＳガスを所定回数（ｍ回（ｍは１以上の整数））供給することにより、ウエハ２００上にシード層を予め形成するようにしてもよい。また、シード層を形成する際、ＤＳガスの代わりにジクロロシラン（ＳｉＨ２Ｃｌ２、略称：ＤＣＳ）ガス等のハロシランガスを用いてもよい。また、ウエハ２００に対してＤＣＳガスとＤＳガスとを交互に供給するサイクルを所定回数（ｍ回）行うことにより、シード層を形成するようにしてもよい。
ＤＳ×ｍ→（ＤＳ→ＴＥＢ）×ｎ ⇒ ＳｉＢＣ／シード層
ＤＣＳ×ｍ→（ＤＳ→ＴＥＢ）×ｎ ⇒ ＳｉＢＣ／シード層
（ＤＣＳ→ＤＳ）×ｍ→（ＤＳ→ＴＥＢ）×ｎ ⇒ ＳｉＢＣ／シード層
本変形例においても、図４（ａ）に示す成膜シーケンスと同様の効果が得られる。また、ＳｉＢＣ膜の形成を開始する前にシード層を予め形成することにより、ＳｉＢＣ膜の面内膜厚均一性や段差被覆性をさらに向上させることが可能となる。ウエハ２００の表面の一部にＳｉＯ膜等の絶縁膜が形成されている場合は、シード層を形成する際に、ＤＳガスに替えて、或いは、ＤＳガスに加えてＤＣＳガスを用いるのが好ましい。この場合、ＤＣＳガスに所定のトリートメント効果（下地のクリーニング効果）を発揮させることができ、シード層の形成を効率的に行うことが可能となる。また、シード層を連続層とすることが容易となり、結果として、ＳｉＢＣ膜の面内膜厚均一性や段差被覆性をさらに向上させることが可能となる。ＤＣＳガスのようなハロシランガスの代わりに、塩化水素（ＨＣｌ）ガスや塩素（Ｃｌ２）ガスを用いてもよい。
＜本発明の他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
基板処理に用いられるレシピは、処理内容に応じて個別に用意し、電気通信回線や外部記憶装置１２３を介して記憶装置１２１ｃ内に格納しておくことが好ましい。そして、処理を開始する際、ＣＰＵ１２１ａが、記憶装置１２１ｃ内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、１台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置１２２を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に１枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。
これらの基板処理装置を用いる場合においても、上述の実施形態や変形例と同様なシーケンス、処理条件にて成膜を行うことができ、上述の実施形態や変形例と同様の効果が得られる。
上述の実施形態の手法により形成したＳｉＢＣ膜は、ハードマスクやエッチストッパ層として、或いは、ＭＥＯＬ（Ｍｉｄｄｌｅ Ｅｎｄ Ｏｆ Ｌｉｎｅ）の埋め込み層として、好適に用いることが可能である。
上述の実施形態や変形例等は、適宜組み合わせて用いることができる。また、このときの処理条件は、例えば上述の実施形態と同様な処理条件とすることができる。
以下、上述の実施形態や変形例で得られる効果を裏付ける実験結果について説明する。
（ＤＳ、ＴＥＢの熱分解温度）
第１の評価として、図１に示す基板処理装置を用い、加熱されたウエハに対してＤＳガスを単独で供給した。ウエハの温度は４００，４２５，４５０，４７５℃とした。他の処理条件は、上述の実施形態における処理条件と同様とした。また、第２の評価として、図１に示す基板処理装置を用い、加熱されたウエハに対してＴＥＢガスを単独で供給した。ウエハの温度は３２５，３５０，３７５，４００℃とした。他の処理条件は、第１の評価における処理条件と同様とした。
そして、ＤＳガスやＴＥＢガスの熱分解によってウエハ上に堆積した膜のデポレートをそれぞれ測定した。図６（ａ）の横軸はウエハの温度を、縦軸は膜のデポレート（Å／ｍｉｎ）を、それぞれ示している。図中◆印は第１の評価の測定結果を、■印は第２の評価の測定結果をそれぞれ示している。図６（ａ）では、縦軸の値が大きいほど、原料が活発に熱分解することを意味している。
図６（ａ）によれば、ウエハに対してＤＳガスを単独で供給した第１の評価では、４００，４２５℃の温度条件においてはウエハ上に膜が堆積せず、４５０，４７５℃の温度条件においてウエハ上への膜の堆積が進行することが分かる。また、ウエハに対してＴＥＢガスを単独で供給した第２の評価では、３２５℃の温度条件においてはウエハ上に膜が堆積せず、３５０，３７５，４００℃の温度条件においてウエハ上への膜の堆積が進行することが分かる。これらのことから、図４（ａ）に示す成膜シーケンスを、例えば２５０〜４００℃、好ましくは２５０〜３５０℃の温度条件下で行うことで、処理室内におけるＤＳガスの単独での熱分解を防止できることが分かる。また、図４（ａ）に示す成膜シーケンスを、例えば２５０〜３２５℃の温度条件下で行うことで、処理室内におけるＤＳガスの単独での熱分解を防止できるだけでなく、ＴＥＢガスの単独での熱分解を防止できることも分かる。
（段差被覆性）
第３の評価として、図１に示す基板処理装置を用い、図４（ａ）に示す成膜シーケンスにより、表面にトレンチが形成されたウエハ上にＳｉＢＣ膜を形成した。ＴＥＢ／ＤＳ供給比率は０．１７，０．２，０．５とした。他の処理条件は、上述の実施形態における処理条件と同様とした。また、第４の評価として、図１に示す基板処理装置を用い、表面にトレンチが形成されたウエハに対してＤＳガスとＴＥＢガスとを同時に供給することにより、ウエハ上にＳｉＢＣ膜を形成する処理を行った。ＴＥＢ／ＤＳ供給比率は１とした。他の処理条件は、第３の評価における処理条件と同様とした。
そして、ウエハ上に形成されたＳｉＢＣ膜の段差被覆性を評価した。図６（ｂ）の横軸は第３の評価におけるＴＥＢ／ＤＳ供給比率を、縦軸は膜の段差被覆性（％）を、それぞれ示している。図中◆印は第３の評価の測定結果を、破線は第４の評価の測定結果をそれぞれ示している。なお、図６（ｂ）では、縦軸の値が大きいほど、段差被覆性が良好であることを意味している。
図６（ｂ）によれば、ＤＳガスとＴＥＢガスとを交互に供給する第３の評価の方が、これらのガスを同時に供給する第４の評価よりも、ＳｉＢＣ膜の段差被覆性が良好であることが分かる。また、ＴＥＢ／ＤＳ供給比率を小さくするほど、すなわち、ＤＳガスの供給量をＴＥＢガスの供給量よりも多くするほど、ＳｉＢＣ膜の段差被覆性が向上することも分かる。また、ＴＥＢ／ＤＳ供給比率を０．２から０．１７へと減少させた際には、ＴＥＢ／ＤＳ供給比率を０．５から０．２へと減少させた際と比べて、段差被覆性の向上効果が顕著に（非連続に）高まることも分かる（図中の一点鎖線の傾きを参照）。すなわち、ＴＥＢ／ＤＳ供給比率を０．２以下とすることで、段差被覆性の向上効果を急激に高めることが可能となることが分かる。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、
基板に対して、オクテット則を満たし第１熱分解温度を有する第１原料を供給する工程と、
前記基板に対して、オクテット則を満たさず前記第１熱分解温度よりも低い第２熱分解温度を有する第２原料を供給する工程と、
を交互に行うサイクルを複数回繰り返すことで、前記第１原料と前記第２原料とを間欠的に反応させて、前記基板上に膜を形成する工程を有し、
前記膜を形成する工程では、前記第１原料の供給量を前記第２原料の供給量よりも多くする半導体装置の製造方法、または、基板処理方法が提供される。
（付記２）
付記１に記載の方法であって、好ましくは、
前記膜を形成する工程では、前記第１原料の供給時間を前記第２原料の供給時間よりも長くする。
（付記３）
付記１または２に記載の方法であって、好ましくは、
前記膜を形成する工程では、前記第１原料の供給流量を前記第２原料の供給流量よりも大きくする。
（付記４）
付記１〜３のいずれかに記載の方法であって、好ましくは、
前記膜を形成する工程では、前記第１原料の分圧を前記第２原料の分圧よりも大きくする。
（付記５）
付記１〜４のいずれかに記載の方法であって、好ましくは、
前記膜を形成する工程では、前記第１原料の供給量に対する前記第２原料の供給量の比率を、０．５以下とする。好ましくは、前記比率を、０．０１以上０．５以下とする。
（付記６）
付記１〜５のいずれかに記載の方法であって、好ましくは、
前記膜を形成する工程では、前記第１原料の供給量に対する前記第２原料の供給量の比率を、０．２以下とする。好ましくは、前記比率を、０．０１以上０．２以下とする。
（付記７）
付記１〜６のいずれかに記載の方法であって、好ましくは、
前記膜を形成する工程では、前記第１原料の供給量に対する前記第２原料の供給量の比率を、０．１７以下とする。好ましくは、前記比率を、０．０１以上０．１７以下とする。
（付記８）
付記１〜７のいずれかに記載の方法であって、好ましくは、
前記第２原料は、前記第１原料の極性と同等もしくはそれよりも高い極性を有する。
（付記９）
付記１〜８のいずれかに記載の方法であって、好ましくは、
前記第１原料は第１４族元素を含み、前記第２原料は第１３族元素を含む。
（付記１０）
付記１〜９のいずれかに記載の方法であって、好ましくは、
前記第１原料はシリコンを含み、前記第２原料は硼素を含む。
（付記１１）
付記１〜１０のいずれかに記載の方法であって、好ましくは、
前記膜を形成する工程は、前記第１原料が単独で存在した場合に前記第１原料が熱分解しない条件下で行われる。例えば、前記膜を形成する工程は、前記第１熱分解温度よりも低い温度下で行われる。例えば、前記膜を形成する工程は、２５０℃以上４００℃以下、好ましくは、２５０℃以上３５０℃以下の温度下で行われる。
（付記１２）
付記１〜１１のいずれかに記載の方法であって、好ましくは、
前記膜を形成する工程は、前記第２原料が単独で存在した場合に前記第２原料が熱分解しない条件下で行われる。例えば、前記膜を形成する工程は、前記第２熱分解温度よりも低い温度下で行われる。例えば、前記膜を形成する工程は、２５０℃以上３２５℃以下の温度下で行われる。
（付記１３）
付記１〜１２のいずれかに記載の方法であって、好ましくは、
前記基板は表面に凹部を有する。例えば、前記膜を形成する工程では、前記凹部に対する埋め込みを行う。
（付記１４）
本発明の他の態様によれば、
基板に対して処理が行われる処理室と、
前記処理室内の基板に対して、オクテット則を満たし第１熱分解温度を有する第１原料を供給する第１原料供給系と、
前記処理室内の基板に対して、オクテット則を満たさず前記第１熱分解温度よりも低い第２熱分解温度を有する第２原料を供給する第２原料供給系と、
前記処理室内において、基板に対して前記第１原料を供給する処理と、前記基板に対して前記第２原料を供給する処理と、を交互に行うサイクルを複数回繰り返すことで、前記第１原料と前記第２原料とを間欠的に反応させて、前記基板上に膜を形成する処理を行わせ、前記膜を形成する処理では、前記第１原料の供給量を前記第２原料の供給量よりも多くするように、前記第１原料供給系および第２原料供給系を制御するよう構成される制御部と、
を有する基板処理装置が提供される。
（付記１５）
本発明のさらに他の態様によれば、
基板処理装置の処理室内の基板に対して、オクテット則を満たし第１熱分解温度を有する第１原料を供給する手順と、
前記処理室内の前記基板に対して、オクテット則を満たさず前記第１熱分解温度よりも低い第２熱分解温度を有する第２原料を供給する手順と、
を交互に行うサイクルを複数回繰り返すことで、前記第１原料と前記第２原料とを間欠的に反応させて、前記基板上に膜を形成する手順をコンピュータによって前記基板処理装置に実行させ、
前記膜を形成する手順では、前記第１原料の供給量を前記第２原料の供給量よりも多くすることを、前記コンピュータによって前記基板処理装置に実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
２００ ウエハ（基板）
２０１ 処理室

Claims (16)

  1. 基板に対して、オクテット則を満たし第１熱分解温度を有する第１原料を供給することで、前記第１原料の吸着層を形成する工程と、
    前記基板に対して、オクテット則を満たさず前記第１熱分解温度よりも低い第２熱分解温度を有する第２原料を供給することで、前記第１原料の吸着層と前記第２原料とを反応させ、これらを分解させることにより、前記第１原料の吸着層を改質させる工程と、
    を交互に行うサイクルを複数回繰り返すことで、前記基板上に膜を形成する工程を有し、
    前記膜を形成する工程では、前記第１原料の供給量を前記第２原料の供給量よりも多くし、
    前記膜を形成する工程は、前記第１原料が単独で存在した場合に前記第１原料が熱分解しない条件下であって、かつ、前記第２原料が単独で存在した場合に前記第２原料が熱分解しない条件下で行われる半導体装置の製造方法。
  2. 前記膜を形成する工程では、前記第１原料の供給時間を前記第２原料の供給時間よりも長くする請求項１に記載の半導体装置の製造方法。
  3. 前記膜を形成する工程では、前記第１原料の供給流量を前記第２原料の供給流量よりも大きくする請求項１または２に記載の半導体装置の製造方法。
  4. 前記膜を形成する工程では、前記第１原料の分圧を前記第２原料の分圧よりも大きくする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記膜を形成する工程では、前記第１原料の供給量に対する前記第２原料の供給量の比率を、０．５以下とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記膜を形成する工程では、前記第１原料の供給量に対する前記第２原料の供給量の比率を、０．２以下とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
  7. 前記膜を形成する工程では、前記第１原料の供給量に対する前記第２原料の供給量の比率を、０．１７以下とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
  8. 前記第２原料は、前記第１原料の極性と同等もしくはそれよりも高い極性を有する請求項１〜７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記第１原料は第１４族元素を含み、前記第２原料は第１３族元素を含む請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記第１原料はシリコンを含み、前記第２原料は硼素を含む請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記第１原料は水素化ケイ素ガスであり、前記第２原料はアルキルボラン系ガスである請求項１〜１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記膜を形成する工程は、２５０℃以上４００℃以下の温度下で行われる請求項１〜１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記膜を形成する工程は、２５０℃以上３２５℃以下の温度下で行われる請求項１〜１１のいずれか１項に記載の半導体装置の製造方法。
  14. 前記基板は表面に凹部を有し、
    前記膜を形成する工程では、前記凹部に対する前記膜の埋め込みを行う請求項１〜１３のいずれか１項に記載の半導体装置の製造方法。
  15. 基板に対して処理が行われる処理室と、
    前記処理室内の基板に対して、オクテット則を満たし第１熱分解温度を有する第１原料を供給する第１原料供給系と、
    前記処理室内の基板に対して、オクテット則を満たさず前記第１熱分解温度よりも低い第２熱分解温度を有する第２原料を供給する第２原料供給系と、
    前記処理室内の基板を加熱するヒータと、
    前記処理室内において、基板に対して前記第１原料を供給することで、前記第１原料の吸着層を形成する処理と、前記基板に対して前記第２原料を供給することで、前記第１原料の吸着層と前記第２原料とを反応させ、これらを分解させることにより、前記第１原料の吸着層を改質させる処理と、を交互に行うサイクルを複数回繰り返すことで、前記基板上に膜を形成する処理を行わせ、前記膜を形成する処理では、前記第１原料の供給量を前記第２原料の供給量よりも多くし、前記膜を形成する処理が、前記第１原料が単独で存在した場合に前記第１原料が熱分解しない条件下であって、かつ、前記第２原料が単独で存在した場合に前記第２原料が熱分解しない条件下で行われるように、前記第１原料供給系、第２原料供給系、および前記ヒータを制御するよう構成される制御部と、
    を有する基板処理装置。
  16. 基板処理装置の処理室内の基板に対して、オクテット則を満たし第１熱分解温度を有する第１原料を供給することで、前記第１原料の吸着層を形成する手順と、
    前記処理室内の前記基板に対して、オクテット則を満たさず前記第１熱分解温度よりも低い第２熱分解温度を有する第２原料を供給することで、前記第１原料の吸着層と前記第２原料とを反応させ、これらを分解させることにより、前記第１原料の吸着層を改質させる手順と、
    を交互に行うサイクルを複数回繰り返すことで、前記基板上に膜を形成する手順と、
    前記膜を形成する手順において、前記第１原料の供給量を前記第２原料の供給量よりも多くする手順と、
    前記膜を形成する手順を、前記第１原料が単独で存在した場合に前記第１原料が熱分解しない条件下であって、かつ、前記第２原料が単独で存在した場合に前記第２原料が熱分解しない条件下で行う手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2016146506A 2016-07-26 2016-07-26 半導体装置の製造方法、基板処理装置、およびプログラム Active JP6613213B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016146506A JP6613213B2 (ja) 2016-07-26 2016-07-26 半導体装置の製造方法、基板処理装置、およびプログラム
US15/656,862 US10720324B2 (en) 2016-07-26 2017-07-21 Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN201710608317.7A CN107658210B (zh) 2016-07-26 2017-07-24 半导体器件的制造方法、衬底处理装置及记录介质
KR1020170093347A KR102023810B1 (ko) 2016-07-26 2017-07-24 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016146506A JP6613213B2 (ja) 2016-07-26 2016-07-26 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
JP2018018896A JP2018018896A (ja) 2018-02-01
JP6613213B2 true JP6613213B2 (ja) 2019-11-27

Family

ID=61010009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016146506A Active JP6613213B2 (ja) 2016-07-26 2016-07-26 半導体装置の製造方法、基板処理装置、およびプログラム

Country Status (4)

Country Link
US (1) US10720324B2 (ja)
JP (1) JP6613213B2 (ja)
KR (1) KR102023810B1 (ja)
CN (1) CN107658210B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111902918A (zh) * 2018-04-27 2020-11-06 株式会社国际电气 半导体装置的制造方法、基板处理装置以及程序
JP6957442B2 (ja) * 2018-11-30 2021-11-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN112823410B (zh) * 2019-09-18 2024-04-02 株式会社国际电气 半导体装置的制造方法、基板处理装置和记录介质
JP7076490B2 (ja) 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041609B2 (en) * 2002-08-28 2006-05-09 Micron Technology, Inc. Systems and methods for forming metal oxides using alcohols
JP4595702B2 (ja) * 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7749879B2 (en) * 2006-08-03 2010-07-06 Micron Technology, Inc. ALD of silicon films on germanium
JP2010141223A (ja) * 2008-12-15 2010-06-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5275093B2 (ja) 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
JP5373142B2 (ja) * 2010-04-27 2013-12-18 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP4967066B2 (ja) 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5696530B2 (ja) * 2010-05-01 2015-04-08 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
WO2012046715A1 (ja) * 2010-10-06 2012-04-12 シャープ株式会社 発光材料、及びこれを用いた有機発光素子、波長変換発光素子、光変換発光素子、有機レーザーダイオード発光素子、色素レーザー、表示装置並びに照明装置
JP2012186275A (ja) 2011-03-04 2012-09-27 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP5699980B2 (ja) 2011-06-16 2015-04-15 東京エレクトロン株式会社 成膜方法及び成膜装置
TWI606136B (zh) * 2011-11-04 2017-11-21 Ａｓｍ國際股份有限公司 沉積摻雜氧化矽的方法以及用於沉積摻雜氧化矽至基板上的原子層沉積製程
JP6022274B2 (ja) * 2012-09-18 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6347544B2 (ja) 2014-07-09 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5886381B2 (ja) * 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6490374B2 (ja) * 2014-09-24 2019-03-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统

Also Published As

Publication number Publication date
US10720324B2 (en) 2020-07-21
KR102023810B1 (ko) 2019-11-04
CN107658210B (zh) 2021-10-01
JP2018018896A (ja) 2018-02-01
CN107658210A (zh) 2018-02-02
US20180033607A1 (en) 2018-02-01
KR20180012216A (ko) 2018-02-05

Similar Documents

Publication Publication Date Title
US9691606B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6247095B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7464638B2 (ja) 基板処理装置、プラズマ生成装置、反応管、プラズマ生成方法、基板処理方法、半導体装置の製造方法およびプログラム
JP6568508B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6192147B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US8410003B2 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9196476B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US11591694B2 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
JPWO2013054655A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
JP6254848B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6613213B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR102297247B1 (ko) 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP2014060228A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2013179239A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、及びプログラム
JP2017168788A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018101687A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JPWO2017056155A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JP6339236B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2018121006A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6731527B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6778318B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2020077890A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180907

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191101

R150 Certificate of patent or registration of utility model

Ref document number: 6613213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250