CN107658210A - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN107658210A
CN107658210A CN201710608317.7A CN201710608317A CN107658210A CN 107658210 A CN107658210 A CN 107658210A CN 201710608317 A CN201710608317 A CN 201710608317A CN 107658210 A CN107658210 A CN 107658210A
Authority
CN
China
Prior art keywords
raw material
film
gas
substrate
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710608317.7A
Other languages
English (en)
Other versions
CN107658210B (zh
Inventor
中谷公彦
芦原洋司
柄泽元
原田和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN107658210A publication Critical patent/CN107658210A/zh
Application granted granted Critical
Publication of CN107658210B publication Critical patent/CN107658210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。通过将下述循环重复多次，使第一原料与第二原料间歇地反应，从而在衬底上形成膜的工序，循环交替进行下述工序：对衬底供给第一原料的工序，第一原料满足八隅体规则且具有第一热分解温度；和对衬底供给第二原料的工序，第二原料不满足八隅体规则且具有比第一热分解温度低的第二热分解温度，在形成膜的工序中，使第一原料的供给量多于第二原料的供给量。通过本发明，能够提高在衬底上形成的膜的阶梯被覆性。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
作为半导体器件的制造工序的一个工序，有时进行下述处理：对衬底供给多种原料并使它们反应，从而在衬底上形成膜(例如，参见专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2012-186275号公报
发明内容
发明要解决的问题
本发明的目的在于提供能够提高在衬底上形成的膜的阶梯被覆性的技术。
用于解决问题的手段
根据本发明的一个方式，提供一种技术，所述技术具有通过将下述循环重复多次，使第一原料与第二原料间歇地反应，从而在衬底上形成膜的工序，所述循环交替进行下述工序：对衬底供给所述第一原料的工序，所述第一原料满足八隅体规则且具有第一热分解温度；和对所述衬底供给第二原料的工序，所述第二原料不满足八隅体规则且具有比所述第一热分解温度低的第二热分解温度，其中，在形成所述膜的工序中，使所述第一原料的供给量多于所述第二原料的供给量。
发明效果
通过本发明，能够提高在衬底上形成的膜的阶梯被覆性。
附图说明
图1是本发明的一种实施方式中优选使用的衬底处理装置的立式处理炉的概略构成图，是用纵剖面图表示处理炉部分的图。
图2是本发明的一种实施方式中优选使用的衬底处理装置的立式处理炉的概略构成图，是用图1的A-A线剖面图表示处理炉部分的图。
图3是本发明的一种实施方式中优选使用的衬底处理装置的控制器的概略构成图，是用框图表示控制器的控制系统的图。
图4中(a)是表示本发明的一种实施方式的成膜顺序的图，(b)是表示其变形例的图。
图5中(a)(b)分别是实施成膜处理后的衬底的剖面放大图。
图6中(a)是表示与原料气体的热分解特性相关的评价结果的图，(b)是表示与原料气体的供给比率与阶梯被覆性间的关系相关的评价结果的图。
附图标记说明
200晶片(衬底)
201处理室
具体实施方式
<本发明的一种实施方式>
以下，使用图1～图3对本发明的一个实施方案进行说明。
(1)衬底处理装置的构成
如图1所示，处理炉202具有作为加热手段(加热机构)的加热器207。加热器207为圆筒形状，通过支承于保持板而垂直地安装。加热器207也作为利用热来使气体活化(激发)的活化机构(激发部)发挥功能。
在加热器207的内侧，与加热器207呈同心圆状地配设有构成反应容器(处理容器)的反应管203。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成，形成为上端封闭、下端开口的圆筒形状。在反应管203的筒中空部形成有处理室201。处理室201被构成为能够收容作为衬底的晶片200。
在处理室201内，喷嘴249a、249b以贯穿反应管203的下部侧壁的方式设置。喷嘴249a、249b分别连接有气体供给管232a、232b。
在气体供给管232a、232b上，从气流的上游侧开始依次分别设置有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a、241b及作为开闭阀的阀243a、243b。在与气体供给管232a、232b的阀243a、243b相比更靠下游侧分别连接有供给非活性气体的气体供给管232c、232d。在气体供给管232c、232d上，从气流的上游侧开始依次分别设置有MFC241c、241d及阀243c、243d。
如图2所示，喷嘴249a、249b以沿着反应管203的内壁的下部至上部、朝向晶片200的排列方向上方竖立的方式，被分别设置于反应管203的内壁和晶片200之间的俯视下呈圆环状的空间。也就是说，喷嘴249a、249b以沿着晶片排列区域的方式被分别设置于排列有晶片200的晶片排列区域的侧方的、水平包围晶片排列区域的区域。在喷嘴249a、249b的侧面分别设置有供给气体的气体供给孔250a、250b。气体供给孔250a、250b分别朝向反应管203的中心进行开口，能够向晶片200供给气体。在从反应管203的下部到上部的范围内设置有多个气体供给孔250a、250b。
从气体供给管232a经由MFC241a、阀243a、喷嘴249a而向处理室201内供给例如满足八隅体规则(8电子规则)且具有规定的热分解温度(第一热分解温度)的气体(第一原料气体)作为第一原料。所谓原料气体，是指气态的原料，例如，通过将常温常压下为液态的原料气化而得的气体、常温常压下为气态的原料等。作为第一原料气体，例如，能够使用包含作为第14族元素的硅(Si)的二硅烷(Si2H6，简称：DS)气体。DS气体是仅由Si及氢(H)构成的气体。DS气体的热分解温度根据处理室201内的压力条件等而发生变动，在后述的成膜步骤的压力条件下大于400℃。而且，在该压力条件下，若处理室201内的温度达到例如440～460℃的范围内的温度的话，DS气体开始热分解。在后述的成膜步骤的处理条件下，DS气体单独的情况下几乎不会发生、或者完全不会发生热分解，但通过与后述的第二原料(TEB)反应而分解，作为Si源发挥作用。
从气体供给管232b经由MFC241b、阀243b、喷嘴249b而向处理室201内供给例如不满足八隅体规则、且具有比上述第一热分解温度低的规定的热分解温度(第二热分解温度)的气体(第二原料气体)作为第二原料。作为第二原料气体，例如能够使用包含作为第13族元素的硼(B)的三乙基硼烷(B(C2H5)3，简称：TEB)气体。TEB气体是仅由B、碳(C)及H构成的气体。TEB气体的热分解温度根据处理室201内的压力条件等而发生变动，在后述的成膜步骤的压力条件下大于325℃。而且，在该压力条件下，若处理室201内的温度达到例如340～360℃的范围内的温度，则TEB气体开始发生热分解。在后述的成膜步骤的处理条件下，TEB气体单独几乎不会发挥热分解，或者即便发生热分解其行为也非常平稳，但通过与上述第一原料(DS)反应而分解，作为B源、C源发挥作用。
这里，所谓八隅体规则，是指若原子的最外层电子数为8个的话，则化合物、离子稳定存在的经验法则，即，是指通过具有闭壳构造，化合物、离子的反应性变得稳定的经验法则。
由于DS气体这样的满足八隅体规则的气体是稳定的，因此在被供给至处理室201内时，存在向晶片200的表面的吸附力变弱的趋势，即，存在难以吸附至晶片200的表面的趋势。另外，如上所述，DS气体的热分解温度由于高于TEB气体的热分解温度，因此与TEB气体相比，DS气体存在难以发生热分解的趋势。由于上述特性，与TEB气体相比，DS气体在形成于晶片200的表面的沟槽(trench)(凹部)的上部的消耗(吸附、分解)更能够被适当地抑制，且易于到达沟槽的底部。与TEB气体相比，DS气体可以说具有易于提高在晶片200上形成的膜的面内膜厚均匀性、阶梯被覆性的特性。
与此相对，对于TEB气体这样的不满足八隅体规则的气体而言，由于为了满足八隅体规则而发生反应的力强、是不稳定的，因此当被供给至处理室201内时，存在向晶片200的表面的吸附力变强的趋势，即存在易于向晶片200的表面吸附的趋势。另外，如上所述，TEB气体的热分解温度比DS气体的热分解温度低，因此TEB气体存在与DS气体相比易于发生热分解的趋势。由于上述特性，与DS气体相比，TEB气体更易于在形成于晶片200的表面的沟槽的上部被消耗，难以到达沟槽的底部。与DS气体相比，TEB气体可以说具有易于降低在晶片200上形成的膜的面内膜厚均匀性、阶梯被覆性的特性。
从气体供给管232c、232d分别经由MFC241c、241d，阀243c、243d，气体供给管232a、232b，喷嘴249a、249b而向处理室201内供给例如氮(N2)气作为非活性气体。
主要由气体供给管232a、MFC241a、阀243a构成第一原料供给系统。主要由气体供给管232b、MFC241b、阀243b构成第二原料供给系统。主要由，气体供给管232c、232d，MFC241c、241d，阀243c、243d构成非活性气体供给系统。
上述各种气体供给系统中的任一者或所有供给系统可以构成为集成有阀243a～243d、MFC241a～241d等而成的集成型气体供给系统248。集成型气体供给系统248以下述方式构成：分别与气体供给管232a～232d连接，并通过后述的控制器121来控制各种气体向气体供给管232a～232d内的供给动作，即，阀243a～243d的开闭动作、利用MFC241a～241d进行的流量调节动作等。集成型气体供给系统248构成为一体型或分离型集成单元，并以下述方式构成：能够相对于气体供给管232a～232d等以集成单元单位进行拆装，能够以集成单元单位进行气体供给系统的维护、交换、增设等。
在反应管203内设置有对处理室201内的气氛进行排气的排气管231。在排气管231上，经由作为检测处理室201内压力的压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto Pressure Controller)阀244，连接有作为排气装置的真空泵246。APC阀244以下述方式构成，即，通过在使真空泵246工作的状态下将阀开闭，能够对处理室201内进行真空排气及停止真空排气，进而，通过在使真空泵246工作的状态下基于由压力传感器245检测到的压力信息来调节阀开度，能够调节处理室201内的压力。主要由排气管231、APC阀244、压力传感器245构成排气系统。可考虑在排气系统中包括真空泵246。
在反应管203的下方设置有作为炉口盖体(能够将反应管203的下端开口气密地封闭)的密封盖219。密封盖219例如由SUS等金属形成，形成为圆盘状。在密封盖219的上表面设置有作为密封部件(与反应管203的下端抵接)的O型圈220。在密封盖219的下方设置有使后述晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯穿密封盖219并与晶舟217连接。旋转机构267以使晶舟217旋转从而使晶片200旋转的方式构成。密封盖219以下述方式构成：通过作为升降机构(设置于反应管203的外部)的晶舟升降机115而在垂直方向上进行升降。晶舟升降机115以通过使密封盖219升降，从而将晶片200向处理室201内外搬入及搬出(搬送)的搬送装置(搬送机构)的形式构成。
作为衬底支承件的晶舟217以下述方式构成：使多张(例如25～200张)晶片200以水平姿势且以彼此中心对齐的状态在垂直方向上排列，将其呈多层地进行支承，即，使晶片200隔开间隔地排列。晶舟217例如由石英、SiC等耐热性材料形成。在晶舟217的下部，以水平姿势呈多层地支承有由例如石英、SiC等耐热性材料形成的隔热板218。
在反应管203内设置有作为温度检测器的温度传感器263。基于由温度传感器263检测到的温度信息来调节向加热器207的通电情况，由此使处理室201内的温度成为所期望的温度分布。温度传感器263以沿着反应管203的内壁的方式设置。
如图3所示，作为控制部(控制手段)的控制器121以具有CPU(Central ProcessingUnit)121a、RAM(Random Access Memory)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d以经由内部总线121e与CPU121a进行数据交换的方式构成。控制器121连接有例如以触摸面板等的形式构成的输入输出装置122。
存储装置121c例如由闪存、HDD(Hard Disk Drive)等构成。在存储装置121c内，以可读取的方式存储有：控制衬底处理装置的动作的控制程序、记载有后述衬底处理的步骤、条件等的工艺制程等。工艺制程是以使控制器121执行后述衬底处理工序的各步骤、并能获得规定结果的方式组合得到的，其作为程序发挥功能。以下，将该工艺制程、控制程序等统一简称为程序。另外，将工艺制程也简单称为制程。在本说明书中使用术语“程序”时，有时仅单独包含制程，有时仅单独包含控制程序，或者有时包含上述两者。RAM121b以存储区域(工作区)的形式构成，该存储区域暂时保持通过CPU121a读取的程序、数据等。
I/O端口121d与上述MFC241a～241d、阀243a～243d、压力传感器245、APC阀244、真空泵246、加热器207、温度传感器263、旋转机构267、晶舟升降机115等连接。
CPU121a构成为：从存储装置121c读取并执行控制程序，并且根据来自输入输出装置122的操作命令的输入等从存储装置121c读取制程。CPU121a构成为：按照读取的制程的内容，对利用MFC241a～241d进行的各种气体的流量调节动作、阀243a～243d的开闭动作、基于APC阀244的开闭动作及压力传感器245并利用APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263进行的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作等进行控制。
可以通过将存储于外部存储装置(例如硬盘等磁盘；CD等光盘；MO等光磁盘；USB存储器等半导体存储器)123的上述程序安装在计算机中来构成控制器121。存储装置121c、外部存储装置123以计算机可读取的记录介质的形式构成。以下，也将它们统一简称为记录介质。本说明书中使用称为记录介质的术语时，有时仅单独包含存储装置121c、有时仅单独包含外部存储装置123、或有时包含上述两者。需要说明的是，程序向计算机的提供可以不使用外部存储装置123，而使用互联网、专用线路等通信手段。
(2)衬底处理工序
使用图4的(a)，对使用上述衬底处理装置、作为半导体器件的制造工序的一个工序而在作为衬底的晶片200上形成包含Si、B及C的膜、即硅硼碳化膜(SiBC膜)的顺序例进行说明。需要说明的是，SiBC膜是包含Si作为主元素(规定元素)的膜。在以下的说明中，构成衬底处理装置的各部的动作由控制器121控制。
在图4的(a)所示的成膜顺序中，通过将下述循环重复多次(n次)，使DS气体与TEB气体间歇地反应，从而在晶片200上形成SiBC膜，所述循环为交替进行下述步骤1和步骤2：对晶片200供给DS气体的步骤1，和对晶片200供给TEB气体的步骤2。在成膜处理之际，DS气体对晶片200的供给量多于TEB气体对晶片200的供给量。在本说明书中，方便起见，有时将图4的(a)所示的成膜顺序按以下方式表示。在以下的变形例等的说明中，也使用同样的表述。
在本说明书中使用术语“晶片”时，有时指“晶片本身”，有时指“由晶片和形成于其表面的规定层、膜等的层叠体”。在本说明书中使用术语“晶片的表面”时，有时指“晶片本身的表面”，有时指“形成于晶片上的规定层等的表面”。对于本说明书中记载有“在晶片上形成规定层”的情形而言，有时指“在晶片本身的表面上直接形成规定层”，有时指“在形成于晶片上的层等上形成规定层”。本说明书中，使用术语“衬底”的情形也与使用术语“晶片”的情形为相同的含义。
(晶片填充及晶舟加载)
多张的晶片200装填(晶片填充)于晶舟217。作为晶片200，例如，能够使用由单晶Si构成、且表面具有沟槽等凹部的Si衬底。在晶片200的表面的一部分例如形成硅氧化膜(SiO膜)、硅氮化膜(SiN膜)、氮氧化硅膜(SiON膜)等绝缘膜。之后，如图1所示，通过晶舟升降机115举起支承有多张晶片200的晶舟217，将其搬入(晶舟加载)处理室201内。在该状态下，成为下述状态：密封盖219经由O型圈220将反应管203的下端密封。
(压力调节及温度调节)
通过真空泵246将处理室201内真空排气(减压排气)，以使得处理室201内、即晶片200所存在的空间成为所期望的压力(真空度)。此时，处理室201内的压力通过压力传感器245进行测定，基于该测得的压力信息来反馈控制APC阀244。另外，通过加热器207加热处理室201内，以使得处理室201内的晶片200成为所期望的成膜温度。此时，基于温度传感器263检测到的温度信息来反馈控制向加热器207的通电情况，以使得处理室201内成为所期望的温度分布。另外，利用旋转机构267开始晶片200的旋转。处理室201内的排气、加热、晶片200的旋转均至少在直到对晶片200的处理结束为止的期间持续进行。
(成膜步骤)
之后，依次执行下面的步骤1、2，从而对形成于晶片200的表面的沟槽进行SiBC膜的埋入。
[步骤1]
在该步骤中，对晶片200供给DS气体。具体而言，打开阀243a，向气体供给管232a内流入DS气体。DS气体经MFC241a进行流量调节，经由喷嘴249a而向处理室201内供给，并从排气管231排气。此时，对晶片200供给DS气体。此时同时打开阀243c，向气体供给管232c内流入N2气。N2气与DS气体一起被供给至处理室201内，从排气管231排气。另外，为了防止DS气体向喷嘴249b内的侵入，打开阀243d，向气体供给管232d内流入N2气。N2气经由气体供给管232b、喷嘴249b而向处理室201内供给，从排气管231排气。
通过对晶片200供给DS气体，DS物理吸附或化学吸附于晶片200的表面上，在晶片200上形成DS分子的吸附层(DS吸附层)。在后述的主步骤的处理条件下，被供给至处理室201内的DS气体单独几乎不发生、或完全不发生热分解。因此，DS气体在沟槽的上部不会被过度地消耗，而会到达其底部。形成于晶片200上的DS吸附层在晶片200表面内整个区域的范围内、例如从沟槽的上部至底部的范围内，成为具有均匀的厚度的阶梯被覆性高的、连续的层。
DS吸附层的形成完成后，关闭阀243a，停止DS气体的供给。此时，保持APC阀244打开，利用真空泵246将处理室201内真空排气，从而将残留在处理室201内的未反应、或上述反应做出贡献后的气体从处理室201内排出。此时，保持阀243c、243d打开，维持N2气向处理室201内的供给。N2气作为吹扫气体发挥作用。
[步骤2]
步骤1结束后，对晶片200供给TEB气体。在该步骤中，按与步骤1中的阀243a、243c、243d的开闭控制同样的步骤进行阀243b、243c、243d的开闭控制，向气体供给管232b内流入TEB气体。向气体供给管232b内流入的TEB气体经MFC241b而进行流量调节，经由喷嘴249b而向处理室201内供给，从排气管231排气。此时，对晶片200供给TEB气体。
通过对晶片200供给TEB气体，能够使形成于晶片200上的DS吸附层与TEB反应，从而使它们分解，由此，能够使DS吸附层含有的Si与TEB含有的B、C键合。结果，能够将在晶片200上形成的DS吸附层改性为包含Si、B及C的层、即改性为SiBC层。SiBC层成为包含Si-B键、Si-C键、Si-Si键的层。在后述的主步骤的处理条件下，向处理室201内供给的TEB气体在单独情况下的热分解被适当地抑制。另外，根据处理条件，向处理室201内供给的TEB气体单独的情况下几乎不发生、或完全不发生热分解。在这种处理条件下，能够抑制TEB气体在沟槽的上部被过度地消耗，并且能够使TEB气体到达沟槽的底部。另外，如上所述，通过步骤1形成的DS吸附层在从沟槽的上部至底部的范围内具有均匀的厚度。由此，在晶片200上形成的SiBC层在晶片200表面内整个区域的范围内、例如在沟槽的上部至底部的范围内成为具有均匀的厚度、均匀的组成的阶梯被覆性高的、连续的层。
SiBC层的形成完成后，关闭阀243b，停止TEB气体的供给。然后，利用与步骤1同样的处理步骤，将残留在处理室201内的未反应或者对上述反应做出贡献后的气体、反应副生成物从处理室201内排出。
[实施规定次数]
将交替地、即不是同步而是非同时地进行上述步骤1、2的循环进行多次(n次(n为2以上的整数))。由此，在晶片200的表面上使DS与TEB间歇地反应，能够在晶片200上形成规定膜厚、规定组成的SiBC膜。上述循环优选重复多次。即，优选的是，使每1循环形成的SiBC层的厚度小于所期望的膜厚，将上述循环重复多次，直至通过将SiBC层层叠而形成的膜的膜厚成为所期望的膜厚。
以下，对成膜步骤的处理条件进行详细说明。
步骤1中的DS气体的供给流量设为例如1～2000sccm的范围内的规定的流量。DS气体的供给时间设为例如1～120秒，优选为1～60秒的范围内的规定的时间。步骤2中的TEB气体的供给流量设为例如1～1000sccm的范围内的规定的流量。TEB气体的供给时间设为例如1～120秒，优选为1～60秒的范围内的规定的时间。在步骤1、2中，从各气体供给管供给的N2气的供给流量分别设为例如0～10000sccm的范围内的规定的流量。通过将N2气设为非供给，能够提高各原料气体的分压，提高层质量。
但是，在步骤1、2中，在TEB气体的供给量相对于DS气体的供给量的比率(TEB/DS供给比率)成为例如0.1以上且小于1这样的条件下、即DS气体对晶片200的供给量多于TEB气体对晶片200的供给量这样的条件下，供给各原料气体。需要说明的是，TEB/DS供给比率优为例如0.1以上且0.5以下，优选为0.1以上且0.2以下，更优选为0.1以上且0.17以下。
若TEB/DS供给比率为1以上，在晶片200上形成的SiBC膜的阶梯被覆性有时不足。通过将TEB/DS供给比率设为小于1，能够解决该问题。通过将TEB/DS供给比率设为0.5以下，能够提高SiBC膜的阶梯被覆性。通过将TEB/DS供给比率设为0.2以下，能够进一步提高SiBC膜的阶梯被覆性。通过将TEB/DS供给比率设为0.17以下，能够更进一步提高SiBC膜的阶梯被覆性。需要说明的是，如后文所述，通过将TEB/DS供给比率设为0.2以下，能够急剧地提高SiBC膜的阶梯被覆性的提高效果。
若TEB/DS供给比率小于0.1的话，则B、C向在晶片200上形成的膜中的添加量不足，有时难以使该膜成为具有所期望的组成的膜。另外，有时成膜速率还会变小、成膜处理的生产率有时降低。通过将TEB/DS供给比率设为0.1以上，能够增加B、C向在晶片200上形成的膜中的添加量，能够使该膜成为具有所期望的组成的膜。另外，能够提高成膜速率，提高成膜处理的生产率。
对于实现上述TEB/DS供给比率而言，有效的是使步骤1中的DS气体的供给时间长于步骤2中的TEB气体的供给时间，或使步骤1中的DS气体的供给流量大于步骤2中的TEB气体的供给流量，或使步骤1中的处理室201内的DS气体的分压大于步骤2中的处理室201内的TEB气体的分压。上述方法能够任意组合。另外，能够随着成膜步骤的进行，而切换这些方法。
晶片200的温度(成膜温度)设为例如250～400℃，优选为250～350℃，更优选为250～325℃的范围内的温度。处理室201内的压力(成膜压力)设为例如10～1000Pa，优选为20～200Pa的范围内的压力。
若成膜温度小于250℃、成膜压力小于10Pa的话，有时难以使上述成膜处理进行。通过将成膜温度设为250℃以上，将成膜压力设为10Pa以上，能够以实用的成膜速率进行上述成膜处理。通过将成膜压力设为20Pa以上，能够进一步提高成膜速率，进一步提高成膜处理的生产率。
若成膜温度大于400℃、成膜压力大于1000Pa的话，则DS气体、TEB气体的分解的行为有时变得急剧、SiBC膜的阶梯被覆性有时变差。通过将成膜温度设为400℃以下、将成膜压力设为1000Pa以下，能够避免DS气体的热分解，缓和TEB气体的热分解的行为，能够提高SiBC膜的阶梯被覆性。通过将成膜温度设为350℃以下、将成膜压力设为200Pa以下，能够更加确实地避免DS气体的热分解，另外，能够进一步抑制TEB气体的热分解，能够进一步提高SiBC膜的阶梯被覆性。通过将成膜温度设为325℃以下，能够更加确实地或者这些效果，能够更进一步的提高SiBC膜的阶梯被覆性。
需要说明的是，上述成膜温度(250～400℃的范围内的温度)是比DS气体的热分解温度(第一热分解温度)低的温度，且是在DS气体单独存在于处理室201内的情况下、DS气体不发生热分解的温度。另外，在这里所示的成膜温度之中，250～325℃的范围内的温度是比TEB气体的热分解温度(第二热分解温度)低的温度，且是TEB气体单独存在于处理室201内的情况下、TEB气体不发生热分解的温度。
在如上所述的低温条件下，据认为之所以能够以实用的成膜速率进行上述成膜处理，是由于TEB气体所具有的催化剂的作用。TEB气体以促进吸附于晶片200的表面的DS的分解、促进成膜处理的方式发挥作用。据认为，之所以TEB气体作为催化剂而发挥作用，是由于TEB分子具有的极性而带来的。这里，所谓极性，是指存在于分子(或化学键)内的电偏置。所谓存在极性的状态，例如，是指分子内的一侧的电荷的分布为正、另一侧的电荷的分布为负等分子内正负电荷的分布变得不均等的状态，即，是指分子内正电荷的重心与负电荷的重心不一致的状态。作为第二原料，通过使用具有与第一原料(DS气体)同等或比其高的极性的TEB气体，使该气体作为催化剂发挥作用，从而能够以实用的成膜速率进行上述成膜处理。需要说明的是，本实施方式中的TEB气体通过与DS气体反应而分解、而其自身在反应前后发生变化。因而，本实施方式的反应体系中的TEB气体虽然起到像催化剂一样的作用，但严格来说，可认为是与催化剂不同的模拟催化剂。
作为第一原料，除DS气体以外，能够使用一硅烷(SiH4，简称：MS)气体、三硅烷(Si3H8)气体、四硅烷(Si4H10)等、由通式SinH2n+2(n为1以上的整数)表示的气体，即能够使用氢化硅气体。另外，作为第一原料，还能够使用一甲基硅烷(SiH3CH3，简称：MMS)气体、二甲基硅烷(SiH2(CH3)2，简称：DMS)气体、一乙基硅烷(SiH3C2H5，简称：MES)气体、乙烯基硅烷(SiH3C2H3，简称：VS)气体、一甲基二硅烷(SiH3SiH2CH3，简称：MMDS)气体、六甲基二硅烷((CH3)3-Si-Si-(CH3)3，简称：HMDS)气体、1,4-二硅代丁烷(SiH3CH2CH2SiH3，简称：1,4-DSB)气体、1,3-二硅代丁烷(SiH3CH2SiH2CH3，简称：1,3-DSB)气体、1,3,5-三硅代戊烷(SiH3CH2SiH2CH2SiH3，简称：1,3,5-TSP)气体等烷基硅烷系气体，即仅由Si、C及H构成的气体。另外，作为第一原料，能够使用二叔丁基氨基硅烷(SiH2[NH(C4H9)]2，简称：BTBAS)气体、三(二甲基氨基)硅烷(SiH[N(CH3)2]3，简称：3DMAS)气体、三甲硅烷基胺((SiH3)3N，简称：TSA)气体等的氨基硅烷系气体。需要说明的是，当作为第一原料气体而使用氨基硅烷系气体这样的含N气体时，能够向在晶片200上形成的膜中添加N，能够使该膜成为SiBCN膜。
作为第二原料，除TEB气体以外，还可以使用三甲基硼烷(B(CH3)3，简称：TMB)气体、三丙基硼烷(B(C3H7)3，简称：TPB)气体、三丁基硼烷(B(C4H9)3，简称：TBB)气体等由通式BR3(R为烷基)表示的气体，即烷基硼烷系气体。另外，作为第二原料，还能够使用三氟代硼烷(BF3)气体、三氯代硼烷(BCl3)气体、三溴代硼烷(BBr3)气体、三碘代硼烷(BI3)气体等卤代硼烷系气体。另外，作为第二原料，还能够使用三二甲基氨基硼烷(B(N(CH3)2)3，简称：TDMAB)气体、三二乙基氨基硼烷(B(N(C2H5)2)3，简称：TDEAB)气体、三二丙基氨基硼烷(B(N(C3H7)2)3，简称：TDPAB)气体、三二丁基氨基硼烷(B(N(C4H9)2)3，简称：TDBAB)气体等由通式B(NR2)3表示的气体，即氨基硼烷系气体。另外，作为第二原料，还能够使用硼酸三甲酯(B(OCH3)3，简称：TMOB)气体、硼酸三乙酯(B(OC2H5)3，简称：TEOB)气体、硼酸三丙酯(B(OC3H7)3，简称：TPOB)气体、硼酸三丁酯(B(OC4H9)3，简称：TBOB)气体等由通式B(OR)3表示的气体，即烷氧基硼烷系气体。需要说明的是，当作为第二原料气体使用氨基硼烷系气体这样的含N气体时，能够向在晶片200上形成的膜中添加N，使该膜成为SiBCN膜。另外，当作为第二原料气体而使用烷氧基硼烷系气体这样的含O气体时，能够向在晶片200上形成的膜中添加O，使该膜成为SiBOC膜。
当向处理室201内供给时，极性小的原料气体向在晶片200的表面形成的沟槽的上部的吸附被适当抑制，从而易于到达沟槽的底部。因此，与极性大的原料气体相比，极性小的原料气体可以说具有易于提高在晶片200上形成的膜的阶梯被覆性的特性。与此相对，当向处理室201内供给时，极性大的原料气体在形成于晶片200的表面的沟槽的上部过度地吸附，难以到达沟槽的底部。因此，与极性小的原料气体相比，极性大的原料气体可以说具有易于降低在晶片200上形成的膜的阶梯被覆性的特性。
如上所述，可认为，至少关于形成于晶片200上的膜的阶梯被覆性，极性小的气体具有类似于上述的满足八隅体规则的气体的特性。另外，可认为，至少关于形成于晶片200上的膜的阶梯被覆性，极性大的气体具有类似于上述不满足八隅体规则的气体的特性。
作为非活性气体，除N2气以外，例如能够使用Ar气、He气、Ne气、Xe气等稀有气体。
(后吹扫(after purge)及大气压恢复)
SiBC膜的形成完成后，分别从气体供给管232c、232d向处理室201内供给N2气，从排气管231排气。N2气作为吹扫气体发挥作用。由此，处理室201内被非活性气体吹扫，残留在处理室201内的气体、反应副生成物从处理室201内除去(后吹扫)。之后，处理室201内的气氛置换为非活性气体(非活性气体置换)，处理室201内的压力恢复至常压(大气压恢复)。
(晶舟卸载及晶片取出)
通过晶舟升降机115使密封盖219下降，反应管203的下端开口。然后，处理完毕的晶片200以支承于晶舟217的状态从反应管203的下端被搬出至反应管203的外部(晶舟卸载)。自晶舟217取出处理完毕的晶片200(晶片取出)。
(3)本实施方式带来的效果
通过本实施方式，可获得以下所示的一种或多种效果。
(a)如上所述，与不满足八隅体规则的TEB气体相比，满足八隅体规则的DS气体更稳定、且具有难以吸附至晶片200的表面的特性。另外，与TEB气体相比，DS气体具有不易热分解的特性。由于这些特性，与TEB气体相比，DS气体在向晶片200的表面供给时，易于到达沟槽的底部，易于提高在晶片200上形成的膜的面内膜厚均匀性、阶梯被覆性。如本实施方式所示，通过使成膜步骤中的DS气体的供给量多于成膜步骤中的TEB气体的供给量(设为DS气体的供给量>TEB气体的供给量)，能够提高在晶片200上形成的SiBC膜的膜厚均匀性、阶梯被覆性。
图5的(a)中示出对表面形成有沟槽的晶片、在DS气体的供给量≤TEB气体的供给量的条件下交替供给这些气体而形成的SiBC膜的剖面构成图。另外，图5的(b)中示出对同样构成的晶片、在DS气体的供给量>TEB气体的供给量的条件下交替供给这些气体而形成的SiBC膜的剖面构成图。将它们比较可知，若设为DS气体的供给量≤TEB气体的供给量的话，则在沟槽的底部的成膜处理难以进行，存在失去SiBC膜的面内膜厚均匀性、阶梯被覆性的情况。通过设为DS气体的供给量>TEB气体的供给量，能够在从沟槽的上部至底部的范围内以均等的速率进行成膜处理，能够提高SiBC膜的面内膜厚均匀性、阶梯被覆性。若将该成膜处理进一步继续进行的话，则能够以在沟槽内不发生孔隙等的情况下，确实地进行SiBC膜对沟槽的埋入。
(b)通过TEB气体的催化剂的作用，能够在例如250～400℃、优选为250～350℃、更优选为250～325℃的范围内的低温条件下进行SiBC膜的形成。由此，能够良好地控制晶片200的热历史。在半导体器件的制造工序之中，在要求成膜温度的低温化的工序(例如中端(middle end))中，本手法特别有效。
(c)通过在当DS气体单独存在于处理室201内的情况下、DS气体不发生热分解的温度条件下进行成膜步骤，能够进一步提高在晶片200上形成的SiBC膜的面内膜厚均匀性、阶梯被覆性。这是由于，通过在比DS气体的热分解温度(例如440～460℃)低的温度条件下、例如250～400℃、优选为250～350℃的温度条件下进行成膜步骤，能够防止在处理室201内DS气体单独发生热分解，能够使DS气体确实地到达沟槽的底部。
(d)通过在当TEB气体单独存在于处理室201内的情况下、TEB气体不发生热分解的温度条件下进行成膜步骤，能够进一步提高在晶片200上形成的SiBC膜的面内膜厚均匀性、阶梯被覆性。这是由于，通过在比TEB气体的热分解温度(例如340～360℃)低的温度条件下、例如250～325℃的温度条件下进行成膜步骤，能够防止在处理室201内TEB气体单独发生热分解，能够使TEB气体确实地到达沟槽的底部。
(e)通过向在晶片200上形成的膜中添加B、C，能够使该膜成为耐蚀刻性等加工耐性优异的膜。
(f)通过在DS气体与TEB气体之间、穿插处理室201内的吹扫从而交替供给DS气体与TEB气体，能够使上述气体在表面反应处于支配性条件下适当地反应，能够提高膜厚的控制性。另外，能够抑制处理室201内的颗粒的产生，能够提高成膜处理的品质。
(g)上述效果在作为第一原料使用DS气体以外的硅烷系气体的情况、作为第二原料使用TEB气体以外的硼烷系气体的情况下也同样能够得到。
(4)变形例
本实施方式中的成膜顺序不限于上述所示的方式，能够按以下所示的变形例的方式变更。
(变形例1)
如图4的(b)、以下所示的成膜顺序那样，可以将对晶片200供给TEB气体的步骤、对晶片200供给DS气体的步骤按照该顺序交替进行的循环重复多次(n次)。即，可以交换TEB气体、DS气体的供给顺序。除气体的供给顺序以外，各步骤中的处理条件、处理步骤设为与图4的(a)所示的成膜顺序同样。即，在成膜处理时，使DS气体对晶片200的供给量多于TEB气体对晶片200的供给量。
在本变形例中，也能获得与图4的(a)所示的成膜顺序同样的效果。需要说明的是，与图4的(a)所示的成膜顺序相比，与吸附性比较低的DS气体的供给相比、先(最初)进行吸附性比较高的TEB气体的供给的本变形例，在初次的循环中能够高效地进行成膜处理这一方面更为有利。另一方面，与本变形例相比，图4的(a)所示的成膜顺序(与不易到达沟槽的底部的TEB气体的供给相比，先(最初)进行易于到达沟槽的底部的DS气体的供给)的一方在易于提高在晶片200上形成的膜的面内膜厚均匀性、阶梯被覆性这一方面更为有利。
(变形例2)
如以下所示的成膜顺序那样，也可以在开始SiBC膜的形成前，以规定次数(m次(m为1以上的整数))对晶片200供给DS气体，由此预先在晶片200上形成晶种层。另外，在形成晶种层时，可以代替DS气体，使用二氯硅烷(SiH2Cl2，简称：DCS)气体等卤代硅烷气体。另外，可以通过将对晶片200交替供给DCS气体与DS气体的循环进行规定次数(m次)，来形成晶种层。
在本变形例中，也能获得与图4(a)所示的成膜顺序同样的效果。另外，通过在开始SiBC膜的形成前预先形成晶种层，能够进一步提高SiBC膜的面内膜厚均匀性、阶梯被覆性。在晶片200的表面的一部形成了SiO膜等绝缘膜的情况下，在形成晶种层时，优选代替DS气体而使用DCS气体、或者除了DS气体以外还使用DCS气体。这种情况下，能够使DCS气体发挥规定的保护(treatment)效果(基底的清洁效果)，能够高效地进行晶种层的形成。另外，能够使晶种层成为连续层变得容易，结果，能够进一步提高SiBC膜的面内膜厚均匀性、阶梯被覆性。也可以代替DCS气体这样的卤代硅烷气体，而使用氯化氢(HCl)气体、氯(Cl2)气。
<本发明的其他实施方式>
以上，具体说明了本发明的实施方式。然而，本发明并不限定于上述实施方式，在不脱离其主旨的范围内可以进行各种变化。
用于衬底处理的制程优选根据处理内容分别单独准备，经由电气通信线路、外部存储装置123预先存储在存储装置121c内。并且，在开始处理时，优选的是，CPU121a根据衬底处理的内容，从存储在存储装置121c内的多个制程中适当选择合适的制程。如此，能够用1台衬底处理装置再现性良好地形成各种膜种、组成比、膜质、膜厚的膜。此外，可以减少操作者的负担，避免操作失误，同时可以迅速地开始处理。
上述制程不限于新作成的情况，例如，可以通过改变已经安装在衬底处理装置中的已有制程来准备。在改变制程时，可以经由电气通信线路、记录有该制程的记录介质将改变后的制程安装在衬底处理装置中。此外，还可以操作已有的衬底处理装置所具备的输入输出装置122，直接改变已经安装在衬底处理装置中的已有制程。
在上述实施方式中，对使用批量式衬底处理装置(一次处理多张衬底)来形成膜的例子进行了说明，但本发明并不限定于上述实施方式，例如，也优选适用于使用单片式衬底处理装置(一次处理1张或数张衬底)形成膜的情形。此外，在上述实施方式中，对使用具有热壁型的处理炉的衬底处理装置来形成膜的例子进行了说明。本发明并不限定于上述实施方式，也优选应用于使用具有冷壁型的处理炉的衬底处理装置来形成膜的情形。
在使用上述衬底处理装置的情况下，也能以与上述实施方式、变形例相同的顺序、处理条件进行成膜，并能够获得与上述实施方式、变形例相同的效果。
经上述实施方式的方法形成的SiBC膜可适合用作硬掩模、蚀刻阻挡层、或MEOL(Middle End Of Line(中端工艺))的埋入层。
上述实施方式や变形例等可适当组合来使用。另外，此时的处理条件能够设为例如与上述实施方式同样的处理条件。
实施例
以下，对证明通过上述实施方式、变形例获得的效果的实验结果进行说明。
(DS、TEB的热分解温度)
作为第一评价，使用图1所示的衬底处理装置，对加热过的晶片单独供给DS气体。晶片的温度设为400、425、450、475℃。其他处理条件设为与上述实施方式中的处理条件同样。另外，作为第二评价，使用图1所示的衬底处理装置，对加热过的晶片单独供给TEB气体。晶片的温度设为325、350、375、400℃。其他处理条件设为与第一评价中的处理条件同样。
并且，分别对通过DS气体、TEB气体的热分解而堆积在晶片上的膜的沉积速率进行测定。图6的(a)的横轴表示晶片的温度，纵轴表示膜的沉积速率图中◆标志表示第一评价的测定结果，■标志表示第二评价的测定结果。在图的6(a)中，纵轴的值越大，则意味着原料越为活跃地发生热分解。
根据图6的(a)可知，在对晶片单独供给DS气体的第一评价中，在400、425℃的温度条件下，未在晶片上堆积膜，在450、475℃的温度条件下，发生膜向晶片上的堆积。另外可知，在对晶片单独供给TEB气体的第二评价中，在325℃的温度条件下，未在晶片上堆积膜，在350、375、400℃的温度条件下，发生膜向晶片上的堆积。由此可知，通过在例如250～400℃、优选为250～350℃的温度条件下进行图4的(a)所示的成膜顺序，能够防止处理室内的DS气体在单独情况下的热分解。另外，通过在例如250～325℃的温度条件下进行图4的(a)所示的成膜顺序，不仅能够防止处理室内的DS气体在单独情况下的热分解，还能够防止TEB气体在单独情况下的热分解。
(阶梯被覆性)
作为第三评价，使用图1所示的衬底处理装置，按照图4的(a)所示的成膜顺序，在表面形成有沟槽的晶片上形成SiBC膜。将TEB/DS供给比率设为0.17、0.2、0.5。其他处理条件设为与上述实施方式中的处理条件同样。另外，作为第四评价，使用图1所示的衬底处理装置，对表面形成有沟槽的晶片同时供给DS气体和TEB气体，从而进行在晶片上形成SiBC膜的处理。将TEB/DS供给比率设为1。
其他处理条件设为与第三评价中的处理条件同样。
此外，评价了在晶片上形成的SiBC膜的阶梯被覆性。图6的(b)的横轴表示第三评价中的TEB/DS供给比率，纵轴表示膜的阶梯被覆性(％)。图中◆标志表示第三评价的测定结果，虚线表示第四评价的测定结果。需要说明的是，在图6的(b)中，纵轴的值越大，则意味着阶梯被覆性越良好。
根据图6的(b)可知，与同时供给DS气体和TEB气体的第四评价相比，对于交替供给DS气体和TEB气体的第三评价一方而言，SiBC膜的阶梯被覆性良好。另外，使TEB/DS供给比率越小，也就是说使DS气体的供给量比TEB气体的供给量多的越多，SiBC膜的阶梯被覆性越为提高。另外可知，当将TEB/DS供给比率从0.2向0.17减少时，与将TEB/DS供给比率从0.5向0.2减少时相比，阶梯被覆性的提高效果显著(非连续地)提高(参照图中的单点划线的斜率)。即，可知通过将TEB/DS供给比率设为0.2以下，能够使阶梯被覆性的提高效果急剧提高。
<本发明的优选方式>
以下，对本发明的优选方式进行附记。
(附记1)
根据本发明的一个方式，提供一种半导体器件的制造方法或衬底处理方法，通过将下述循环重复多次，使第一原料与第二原料间歇地反应，从而在衬底上形成膜的工序，所述循环交替进行下述工序：对衬底供给所述第一原料的工序，所述第一原料满足八隅体规则且具有第一热分解温度；和对所述衬底供给第二原料的工序，所述第二原料不满足八隅体规则且具有比所述第一热分解温度低的第二热分解温度，在形成所述膜的工序中，使所述第一原料的供给量多于所述第二原料的供给量。
(附记2)
附记1所述的方法，优选地，在形成所述膜的工序中，使所述第一原料的供给时间长于所述第二原料的供给时间。
(附记3)
附记1或2所述的方法，优选地，在形成所述膜的工序中，使所述第一原料的供给流量大于所述第二原料的供给流量。
(附记4)
附记1～3中任一项所述的方法，优选地，在形成所述膜的工序中，使所述第一原料的分压大于所述第二原料的分压。
(附记5)
附记1～4中任一项所述的方法，优选地，在形成所述膜的工序中，将所述第二原料的供给量相对于所述第一原料的供给量的比率设为0.5以下。优选地，将所述比率设为0.01以上且0.5以下。
(附记6)
附记1～5中任一项所述的方法，优选地，在形成所述膜的工序中，将所述第二原料的供给量相对于所述第一原料的供给量的比率设为0.2以下。优选地，将所述比率设为0.01以上且0.2以下。
(附记7)
附记1～6中任一项所述的方法，优选地，在形成所述膜的工序中，将所述第二原料的供给量相对于所述第一原料的供给量的比率设为0.17以下。优选地，将所述比率设为0.01以上且0.17以下。
(附记8)
附记1～7中任一项所述的方法，优选地，所述第二原料具有与所述第一原料的极性同等或比其更高的极性。
(附记9)
附记1～8中任一项所述的方法，优选地，所述第一原料包含第14族元素，所述第二原料包含第13族元素。
(附记10)
附记1～9中任一项所述的方法，优选地，所述第一原料包含硅，所述第二原料包含硼。
(附记11)
附记1～10中任一项所述的方法，优选地，形成所述膜的工序在当所述第一原料单独存在时所述第一原料不发生热分解的条件下进行。例如，形成所述膜的工序于比所述第一热分解温度低的温度进行。例如，形成所述膜的工序于250℃以上且400℃以下、优选为250℃以上且350℃以下的温度进行。
(附记12)
附记1～11中任一项所述的方法，优选地，形成所述膜的工序在当所述第二原料单独存在时所述第二原料不发生热分解的条件下进行。例如，形成所述膜的工序于在比所述第二热分解温度低的温度进行。例如，形成所述膜的工序于250℃以上且325℃以下的温度进行。
(附记13)
附记1～12中任一项所述的方法，优选地，所述衬底在表面具有凹部。例如，在形成所述膜的工序中，对所述凹部进行埋入。
(附记14)
根据本发明的其他方式，提供一种衬底处理装置，其具有：处理室，对衬底进行处理；第一原料供给系统，对所述处理室内的衬底供给第一原料，所述第一原料满足八隅体规则且具有第一热分解温度；第二原料供给系统，对所述处理室内的衬底供给第二原料，所述第二原料不满足八隅体规则且具有比所述第一热分解温度低的第二热分解温度；和控制部，其构成为控制所述第一原料供给系统及第二原料供给系统，以使得在所述处理室内，进行通过将下述循环重复多次、使所述第一原料与所述第二原料间歇地反应从而在所述衬底上形成膜的处理，所述循环交替进行下述处理：对所述衬底供给所述第一原料的处理；和对所述衬底供给所述第二原料的处理，在形成所述膜的处理中，使所述第一原料的供给量多于所述第二原料的供给量。
(附记15)
根据本发明进一步其他的方式，提供一种程序和记录有该程序的计算机可读取的记录介质，所述程序通过计算机使所述衬底处理装置执行进行通过将下述循环重复多次、使第一原料与第二原料间歇地反应从而在衬底上形成膜的步骤，所述循环交替进行下述步骤：对衬底处理装置的处理室内的衬底供给第一原料的步骤，所述第一原料满足八隅体规则且具有第一热分解温度；和对所述处理室内的所述衬底供给第二原料的步骤，所述第二原料不满足八隅体规则且具有比所述第一热分解温度低的第二热分解温度，并且在形成所述膜的步骤中，所述程序通过计算机使所述衬底处理装置执行使所述第一原料的供给量多于所述第二原料的供给量。

Claims (18)

1.一种半导体器件的制造方法，具有通过将下述循环重复多次，使第一原料与第二原料间歇地反应，从而在衬底上形成膜的工序，
所述循环交替进行下述工序：
对衬底供给所述第一原料的工序，所述第一原料满足八隅体规则且具有第一热分解温度；和
对所述衬底供给第二原料的工序，所述第二原料不满足八隅体规则且具有比所述第一热分解温度低的第二热分解温度，
在形成所述膜的工序中，使所述第一原料的供给量多于所述第二原料的供给量。
2.根据权利要求1所述的半导体器件的制造方法，在形成所述膜的工序中，使所述第一原料的供给时间长于所述第二原料的供给时间。
3.根据权利要求1所述的半导体器件的制造方法，在形成所述膜的工序中，使所述第一原料的供给流量大于所述第二原料的供给流量。
4.根据权利要求1所述的半导体器件的制造方法，在形成所述膜的工序中，使所述第一原料的分压大于所述第二原料的分压。
5.根据权利要求1所述的半导体器件的制造方法，在形成所述膜的工序中，将所述第二原料的供给量相对于所述第一原料的供给量的比率设为0.5以下。
6.根据权利要求1所述的半导体器件的制造方法，在形成所述膜的工序中，将所述第二原料的供给量相对于所述第一原料的供给量的比率设为0.2以下。
7.根据权利要求1所述的半导体器件的制造方法，在形成所述膜的工序中，将所述第二原料的供给量相对于所述第一原料的供给量的比率设为0.17以下。
8.根据权利要求1所述的半导体器件的制造方法，所述第二原料具有与所述第一原料的极性同等或比其更高的极性。
9.根据权利要求1所述的半导体器件的制造方法，所述第一原料包含第14族元素，所述第二原料包含第13族元素。
10.根据权利要求1所述的半导体器件的制造方法，所述第一原料包含硅，所述第二原料包含硼。
11.根据权利要求1所述的半导体器件的制造方法，形成所述膜的工序在当所述第一原料单独存在时所述第一原料不发生热分解的条件下进行。
12.根据权利要求1所述的半导体器件的制造方法，形成所述膜的工序于250℃以上且400℃以下的温度进行。
13.根据权利要求1所述的半导体器件的制造方法，形成所述膜的工序在当所述第二原料单独存在时所述第二原料不发生热分解的条件下进行。
14.根据权利要求1所述的半导体器件的制造方法，形成所述膜的工序于250℃以上且325℃以下的温度进行。
15.根据权利要求1所述的半导体器件的制造方法，所述衬底的表面具有凹部。
16.根据权利要求15所述的半导体器件的制造方法，在形成所述膜的工序中，对所述凹部进行所述膜的埋入。
17.一种衬底处理装置，其具有：
处理室，对衬底进行处理；
第一原料供给系统，对所述处理室内的衬底供给第一原料，所述第一原料满足八隅体规则且具有第一热分解温度；
第二原料供给系统，对所述处理室内的衬底供给第二原料，所述第二原料不满足八隅体规则且具有比所述第一热分解温度低的第二热分解温度；和
控制部，其构成为控制所述第一原料供给系统及第二原料供给系统，以使得在所述处理室内，进行通过将下述循环重复多次、使所述第一原料与所述第二原料间歇地反应从而在所述衬底上形成膜的处理，所述循环交替进行下述处理：对所述衬底供给所述第一原料的处理；和对所述衬底供给所述第二原料的处理，在形成所述膜的处理中，使所述第一原料的供给量多于所述第二原料的供给量。
18.一种记录有下述程序的计算机可读取的记录介质，所述程序通过计算机使衬底处理装置执行：在所述衬底处理装置的处理室内通过将下述循环重复多次、使第一原料与第二原料间歇地反应从而在衬底上形成膜的步骤，和在形成所述膜的步骤中使所述第一原料的供给量多于所述第二原料的供给量的步骤，
所述循环交替进行下述步骤：对所述衬底供给第一原料的步骤，所述第一原料满足八隅体规则且具有第一热分解温度；和
对所述衬底供给第二原料的步骤，所述第二原料不满足八隅体规则且具有比所述第一热分解温度低的第二热分解温度。
CN201710608317.7A 2016-07-26 2017-07-24 半导体器件的制造方法、衬底处理装置及记录介质 Active CN107658210B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-146506 2016-07-26
JP2016146506A JP6613213B2 (ja) 2016-07-26 2016-07-26 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
CN107658210A true CN107658210A (zh) 2018-02-02
CN107658210B CN107658210B (zh) 2021-10-01

Family

ID=61010009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710608317.7A Active CN107658210B (zh) 2016-07-26 2017-07-24 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (4)

Country Link
US (1) US10720324B2 (zh)
JP (1) JP6613213B2 (zh)
KR (1) KR102023810B1 (zh)
CN (1) CN107658210B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471028B1 (ko) * 2018-04-27 2022-11-28 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP6957442B2 (ja) * 2018-11-30 2021-11-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
WO2021053756A1 (ja) * 2019-09-18 2021-03-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7076490B2 (ja) 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141223A (ja) * 2008-12-15 2010-06-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2010219105A (ja) * 2009-03-13 2010-09-30 Tokyo Electron Ltd 基板処理方法
JP2011254063A (ja) * 2010-05-01 2011-12-15 Tokyo Electron Ltd 薄膜の形成方法及び成膜装置
US20130303777A1 (en) * 2010-10-06 2013-11-14 Sharp Kabushiki Kaisha Luminescent material, and organic light-emitting element, wavelength-converting light-emitting element, light-converting light-emitting element, organic laser diode light-emitting element, dye laser, display device, and illumination device using same
US20140264555A1 (en) * 2006-08-03 2014-09-18 Micron Technology, Inc. Silicon on germanium
JP2014222777A (ja) * 2010-04-27 2014-11-27 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
US20160013042A1 (en) * 2014-07-09 2016-01-14 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN105296963A (zh) * 2014-07-23 2016-02-03 株式会社日立国际电气 半导体器件的制造方法及衬底处理装置
JP2016066688A (ja) * 2014-09-24 2016-04-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
CN105609406A (zh) * 2014-11-19 2016-05-25 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统、立体闪存、动态随机存储器及半导体器件
US20160196970A1 (en) * 2011-11-04 2016-07-07 Asm International N.V. Methods for forming doped silicon oxide thin films

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041609B2 (en) * 2002-08-28 2006-05-09 Micron Technology, Inc. Systems and methods for forming metal oxides using alcohols
JP4595702B2 (ja) * 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4967066B2 (ja) 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP2012186275A (ja) 2011-03-04 2012-09-27 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP5699980B2 (ja) 2011-06-16 2015-04-15 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6022274B2 (ja) * 2012-09-18 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264555A1 (en) * 2006-08-03 2014-09-18 Micron Technology, Inc. Silicon on germanium
JP2010141223A (ja) * 2008-12-15 2010-06-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2010219105A (ja) * 2009-03-13 2010-09-30 Tokyo Electron Ltd 基板処理方法
JP2014222777A (ja) * 2010-04-27 2014-11-27 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP2011254063A (ja) * 2010-05-01 2011-12-15 Tokyo Electron Ltd 薄膜の形成方法及び成膜装置
US20130303777A1 (en) * 2010-10-06 2013-11-14 Sharp Kabushiki Kaisha Luminescent material, and organic light-emitting element, wavelength-converting light-emitting element, light-converting light-emitting element, organic laser diode light-emitting element, dye laser, display device, and illumination device using same
US20160196970A1 (en) * 2011-11-04 2016-07-07 Asm International N.V. Methods for forming doped silicon oxide thin films
US20160013042A1 (en) * 2014-07-09 2016-01-14 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN105296963A (zh) * 2014-07-23 2016-02-03 株式会社日立国际电气 半导体器件的制造方法及衬底处理装置
JP2016066688A (ja) * 2014-09-24 2016-04-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
CN105609406A (zh) * 2014-11-19 2016-05-25 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统、立体闪存、动态随机存储器及半导体器件

Also Published As

Publication number Publication date
US20180033607A1 (en) 2018-02-01
JP6613213B2 (ja) 2019-11-27
CN107658210B (zh) 2021-10-01
US10720324B2 (en) 2020-07-21
KR20180012216A (ko) 2018-02-05
KR102023810B1 (ko) 2019-11-04
JP2018018896A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
CN105225926B (zh) 清洁方法、半导体器件的制造方法及衬底处理装置
US9691606B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6247095B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN105296963B (zh) 半导体器件的制造方法及衬底处理装置
CN107112235A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN105789028B (zh) 半导体器件的制造方法及衬底处理装置
CN107818911A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN107190248A (zh) 清洁方法、半导体器件的制造方法、衬底处理装置及介质
JP6529348B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN107658210A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN107204273B (zh) 半导体器件的制造方法、衬底处理装置及衬底处理方法
US10907253B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
US9196476B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US8785333B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5945430B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、及びプログラム
CN107541717B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN108461400A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN109786213A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
US20180171467A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-Transitory Computer-Readable Recording Medium
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US9905413B2 (en) Method of manufacturing semiconductor device
CN108630574A (zh) 衬底处理装置，半导体器件的制造方法及记录介质
JP6339236B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102671300B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181127

Address after: Tokyo, Japan, Japan

Applicant after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Kunisai Electric Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant