JP2011254063A - 薄膜の形成方法及び成膜装置 - Google Patents

薄膜の形成方法及び成膜装置 Download PDF

Info

Publication number
JP2011254063A
JP2011254063A JP2011043771A JP2011043771A JP2011254063A JP 2011254063 A JP2011254063 A JP 2011254063A JP 2011043771 A JP2011043771 A JP 2011043771A JP 2011043771 A JP2011043771 A JP 2011043771A JP 2011254063 A JP2011254063 A JP 2011254063A
Authority
JP
Japan
Prior art keywords
gas
thin film
forming
film
gas supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011043771A
Other languages
English (en)
Other versions
JP5696530B2 (ja
Inventor
Kazuhide Hasebe
一秀 長谷部
Akinobu Kakimoto
明修 柿本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011043771A priority Critical patent/JP5696530B2/ja
Priority to TW100114481A priority patent/TWI497595B/zh
Priority to TW104114178A priority patent/TW201530657A/zh
Priority to US13/095,503 priority patent/US8728957B2/en
Priority to CN201110109132.4A priority patent/CN102237267B/zh
Priority to KR1020110040550A priority patent/KR101498960B1/ko
Publication of JP2011254063A publication Critical patent/JP2011254063A/ja
Priority to US14/193,277 priority patent/US9190271B2/en
Application granted granted Critical
Publication of JP5696530B2 publication Critical patent/JP5696530B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】比較的低温でも埋め込み特性が良好なアモルファス状態の不純物含有のシリコン膜を形成することが可能な薄膜の形成方法を提供する。
【解決手段】真空排気が可能になされた処理容器１４内で被処理体Ｗの表面に不純物含有のシリコン膜を形成する薄膜の形成方法において、処理容器内へシリコンと水素とよりなるシラン系ガスを該シラン系ガスが被処理体の表面に吸着するような状態で供給する第１のガス供給工程と処理容器内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で不純物含有のシリコン膜を形成する。これにより、比較的低温でも埋め込み特性が良好なアモルファス状態の不純物含有のシリコン膜を形成する。
【選択図】図３

Description

本発明は、半導体ウエハ等の被処理体の表面に不純物含有の薄膜を形成する成膜方法及び成膜装置に関する。
一般に、半導体集積回路を製造するためにはシリコン基板等よりなる半導体ウエハに対して、成膜処理、エッチング処理、酸化処理、拡散処理、改質処理、自然酸化膜の除去処理等の各種の処理が行なわれる。上記各種の処理の内、例えば成膜処理を例にとって説明すると、例えばＤＲＡＭ等の半導体集積回路の製造過程の途中には、半導体ウエハの表面に形成された絶縁膜にコンタクトホールやスルーホールや配線溝やシリンダ構造のキャパシタのシリンダ溝等の凹部を形成し、この凹部を導電性の薄膜で埋め込むように成膜する成膜工程を行う場合がある。
このような凹部の埋め込み用の薄膜としては、ステップカバレジが比較的良好で、しかもコストも比較的低いことから不純物が含有されたシリコン膜が従来より用いられている。図１２を参照して上記凹部の埋め込みについて説明する。図１２は半導体ウエハの表面に形成された凹部を埋め込む時の一例を示す図である。
図１２（Ａ）に示すように、被処理体として、例えばシリコン基板等よりなる半導体ウエハＷの表面には、例えばＳｉＯ２ 等よりなる絶縁膜２が薄く形成されており、この絶縁膜２に凹部４が形成されている。この凹部４は、下層や基板自体とのコンタクトを図るコンタクトホールやスルーホールや配線溝やシリンダ構造のキャパシタのシリンダ溝等に相当する。図１２では基板自体とのコンタクトを図るコンタクトホールが一例として示されている。そして、図１２（Ｂ）に示すようにこの半導体ウエハＷの表面に上記凹部４を埋め込むために導電性の薄膜６が形成される。この薄膜６として、上述したように不純物が含有されたシリコン膜が多用されている。
このような薄膜６を形成する成膜方法としては、例えばＳｉＣｌ４ 等の半導体であるシリコンの成分元素を含むガスとＢＣｌ３ 等の不純物元素を含むガスを交互に処理容器内へ供給して１〜１０−６Ｐａ程度の低い圧力の範囲内で不純物を含む単結晶薄膜を形成する成膜方法（特許文献１）や例えばモノシラン（ＳｉＨ４ ）ガスの供給によるポリシリコン層の形成とフォスフィンガスの供給によるリンの吸着層の形成とを交互に行う成膜方法（特許文献２）やモノシランと三塩化硼素（ＢＣｌ３ ）とを同時供給してＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜する方法（特許文献３）等が知られている。
特開昭６１−０３４９２８号公報 特開平０５−２５１３５７号公報 特開平０８−１５３６８８号公報
ところで、上述したような各成膜方法は、微細化の要請がそれ程厳しくなくて設計ルールが比較的緩い場合には、上記したような凹部の埋め込みは良好に行われて、ステップカバレジも良好で高い埋め込み特性を得られていた。しかしながら、最近のように更に微細化の要請が高まって設計ルールがより厳しくなると、十分な埋め込み特性が得られなくなってきた。また、例えば図１２（Ｂ）に示すように、膜中に発生するボイド８の存在が無視できなくなってきている。これは、コンタクト抵抗の増大を引き起こす要因となる。
特に、最近にあっては、上記したような凹部４のホール径が４０ｎｍ以下で、且つアスペクト比が１０以上の厳しい設計ルールも要請されており、上記したような問題点の早期の解決が望まれている。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明は、比較的低温でも埋め込み特性が良好なアモルファス状態の不純物含有のシリコン膜やシリコンゲルマニウム膜のような薄膜を形成することが可能な薄膜の形成方法及び成膜装置である。
請求項１に係る発明は、真空排気が可能になされた処理容器内で被処理体の表面に不純物含有のシリコン膜を形成する薄膜の形成方法において、前記処理容器内へシリコンと水素とよりなるシラン系ガスを該シラン系ガスが前記被処理体の表面に吸着するような状態で供給する第１のガス供給工程と前記処理容器内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で前記不純物含有のシリコン膜を形成するようにしたことを特徴とする薄膜の形成方法である。
このように、真空排気が可能になされた処理容器内で被処理体の表面に不純物含有のシリコン膜を形成する薄膜の形成方法において、処理容器内へシリコンと水素とよりなるシラン系ガスを該シラン系ガスが被処理体の表面に吸着するような状態で供給する第１のガス供給工程と処理容器内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で不純物含有のシリコン膜を形成するようにしたので、比較的低温でも埋め込み特性が良好なアモルファス状態の不純物含有のシリコン膜を形成することが可能となる。
請求項９に係る発明は、真空排気が可能になされた処理容器内で被処理体の表面に不純物含有のシリコン膜を形成する薄膜の形成方法において、前記処理容器内へシリコンと水素とよりなるシラン系ガスとゲルマニウムと水素とよりなるゲルマニウム系ガスを前記シラン系ガスと前記ゲルマニウム系ガスとが前記被処理体の表面に吸着するような状態で供給する第１のガス供給工程と前記処理容器内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で前記不純物含有のシリコンゲルマニウム膜を形成するようにしたことを特徴とする薄膜の形成方法である。
このように、真空排気が可能になされた処理容器内で被処理体の表面に不純物含有のシリコンゲルマニウム膜を形成する薄膜の形成方法において、処理容器内へシリコンと水素とよりなるシラン系ガスとゲルマニウムと水素とよりなるゲルマニウム系ガスをシラン系ガスとゲルマニウム系ガスとが被処理体の表面に吸着するような状態で供給する第１のガス供給工程と処理容器内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で不純物含有のシリコンゲルマニウム膜を形成するようにしたので、比較的低温でも埋め込み特性が良好なアモルファス状態の不純物含有のシリコンゲルマニウム膜を形成することが可能となる。
請求項１８に係る発明は、請求項１乃至８のいずれか一項に記載の薄膜の形成方法を行った後に請求項９乃至１７のいずれか一項に記載の薄膜の形成方法を行うことを特徴とする薄膜の形成方法である。
請求項２０に係る発明は、被処理体の表面に不純物含有の薄膜を形成する成膜装置において、前記被処理体を収容することができる処理容器と、前記処理容器内で前記被処理体を保持する保持手段と、前記被処理体を加熱する加熱手段と、前記処理容器内へ必要なガスを供給するガス供給手段と、前記処理容器内の雰囲気を排気する真空排気系と、請求項１乃至１８のいずれか一項に記載の薄膜の形成方法を実行するように装置全体の動作を制御する制御手段と、を備えたことを特徴とする成膜装置である。
本発明に係る薄膜の形成方法及び成膜装置によれば、次のように優れた作用効果を発揮することができる。
請求項１及びこれを引用する請求項に係る発明によれば、真空排気が可能になされた処理容器内で被処理体の表面に不純物含有のシリコン膜を形成する薄膜の形成方法において、処理容器内へシリコンと水素とよりなるシラン系ガスを該シラン系ガスが被処理体の表面に吸着するような状態で供給する第１のガス供給工程と処理容器内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で不純物含有のシリコン膜を形成するようにしたので、比較的低温でも埋め込み特性が良好なアモルファス状態の不純物含有のシリコン膜を形成することができる。
請求項９及びこれを引用する請求項に係る発明によれば、真空排気が可能になされた処理容器内で被処理体の表面に不純物含有のシリコンゲルマニウム膜を形成する薄膜の形成方法において、処理容器内へシリコンと水素とよりなるシラン系ガスとゲルマニウムと水素とよりなるゲルマニウム系ガスをシラン系ガスとゲルマニウム系ガスとが被処理体の表面に吸着するような状態で供給する第１のガス供給工程と処理容器内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で不純物含有のシリコンゲルマニウム膜を形成するようにしたので、比較的低温でも埋め込み特性が良好なアモルファス状態の不純物含有のシリコンゲルマニウム膜を形成することができる。
本発明方法を実施するための成膜装置の第１実施例の一例を示す構成図である。 本発明方法の第１実施例における各ガスの供給態様の一例を示すタイミングチャートである。 本発明方法の第１実施例の各工程の一例を示すフローチャートである。 ＳｉＨ４ とＢＣｌ３ との反応過程を模式的に示す図である。 ＡＬＤ法によりボロンドープのアモルファス状態のシリコン膜を凹部に形成した時の電子顕微鏡写真の模式図である。 成膜装置の第２実施例の一例を示す構成図である。 本発明方法の第２実施例における各ガスの供給態様の一例を示すタイミングチャートである。 本発明方法の第２実施例の各工程の一例を示すフローチャートである。 本発明方法の第３実施例の工程を説明するための説明図である。 本発明方法により形成した薄膜を用いた半導体素子の一例を示す拡大断面図である。 本発明方法の第４実施例を説明するための上部電極の近傍を示す断面図である。 半導体ウエハの表面に形成された凹部を埋め込む時の一例を示す図である。
以下に、本発明に係る薄膜の形成方法及び成膜装置の一実施例を添付図面に基づいて詳述する。
＜第１実施例＞
図１は本発明方法を実施するための成膜装置の第１実施例の一例を示す構成図である。図示するように、この成膜装置１２は下端が開放された筒体状になされたバッチ式の縦型の処理容器１４を有している。この処理容器１４は、例えば耐熱性の高い石英を用いることができる。
この処理容器１４の天井部には、開口された排気口１６が設けられると共に、この排気口１６に例えば直角に横方向へ屈曲された排気ノズル１８が連設されている。そして、この排気ノズル１８には、途中に圧力制御弁２０や真空ポンプ２２等が介設された真空排気系２４が接続されており、上記処理容器１４内の雰囲気を真空引きして排気出来るようになっている。
上記処理容器１４の下端は、例えばステンレススチール製の筒体状のマニホールド２６によって支持されており、このマニホールド２６の下方より複数枚の被処理体としての半導体ウエハＷを多段に所定のピッチで載置した保持手段としての石英製のウエハボート２８が昇降可能に挿脱自在になされている。上記処理容器１４の下端と上記マニホールド２６の上端との間には、Ｏリング等のシール部材３０が介在されて、この部分の気密性を維持している。本実施例の場合において、このウエハボート２８には、例えば５０〜１００枚程度の直径が３００ｍｍのウエハＷを略等ピッチで多段に支持できるようになっている。尚、上記マニホールド２６の部分を石英により上記処理容器１４側と一体成形する装置例もある。
このウエハボート２８は、石英製の保温筒３２を介してテーブル３４上に載置されており、このテーブル３４は、マニホールド２６の下端開口部を開閉する蓋部３６を貫通する回転軸３８の上端部に支持される。そして、この回転軸３８の上記蓋部３６に対する貫通部には、例えば磁性流体シール４０が介設され、この回転軸３８を気密にシールしつつ回転可能に支持している。また、蓋部３６の周辺部とマニホールド２６の下端部には、例えばＯリング等よりなるシール部材４２が介設されており、処理容器１４内のシール性を保持している。
上記した回転軸３８は、例えばボートエレベータ等の昇降機構４４に支持されたアーム４６の先端に取り付けられており、ウエハボート２８及び蓋部３６等を一体的に昇降できるようになされている。尚、上記テーブル３４を上記蓋部３６側へ固定して設け、ウエハボート２８を回転させることなくウエハＷの処理を行うようにしてもよい。
上記処理容器１４の側部には、これを取り囲むようにしてカーボンワイヤ製のヒータよりなる加熱手段４８が設けられており、この内側に位置する上記半導体ウエハＷを加熱し得るようになっている。またこの加熱手段４８の外周には、断熱材５０が設けられており、この熱的安定性を確保するようになっている。そして、上記マニホールド２６には、各種のガスをこの処理容器１４内へ導入して供給するための各種のガス供給手段が設けられている。
具体的には、このマニホールド２６には、上記処理容器１４内へシリコンと水素とよりなる成膜用のシラン系ガスを供給するシラン系ガス供給手段５２と、処理容器１４内へ不純物含有ガスを供給する不純物含有ガス供給手段５４とがそれぞれ設けられている。また、ここでは、必要に応じてパージガスや圧力調整用ガスを処理容器１４内へ供給する支援ガス供給手段５６も設けられている。ここではパージガスや圧力調整用ガスとしてＮ２ ガスを用いる。尚、このＮ２ ガスに替えてＡｒやＨｅ等の希ガスを用いることができる。
上記シラン系ガス供給手段５２、不純物含有ガス供給手段５４及び支援ガス供給手段５６は、上記マニホールド２６の側壁を貫通させてその先端部を処理容器１４内に臨ませて設けたガスノズル５２Ａ、５４Ａ及び５６Ａをそれぞれ有している。上記各ガスノズル５２Ａ、５４Ａ、５６Ａには、それぞれガス通路６２、６４、６６が接続されると共に、各ガス通路６２、６４、６６には、それぞれ開閉弁６２Ａ、６４Ａ、６６Ａ及びマスフローコントローラのような流量制御器６２Ｂ、６４Ｂ、６６Ｂが順次介設されており、シラン系ガスや不純物含有ガスやＮ２ ガスをそれぞれ流量制御しつつ流すようになっている。ここでシラン系ガスとしては上述したようにシリコンと水素とよりなるシラン系ガス、すなわちシリコンと水素のみよりなるシラン系ガス、例えばモノシランを用い、不純物含有ガスとしてはＢＣｌ３ ガスを用い、パージガスや圧力調整用ガスとしてはＮ２ ガスを用いている。
そして、この成膜装置には、各ガスの供給開始や供給停止、プロセス温度、プロセス圧力等を制御したり、この成膜装置の全体の動作を制御するために例えばマイクロコンピュータ等よりなる制御手段７０が設けられている。この制御手段７０は、この成膜装置１２の動作を制御する時に用いるプログラムを記憶するために記憶媒体７２を有している。この記憶媒体７２は、例えばフレキシブルディスク、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ハードディスク、フラッシュメモリ或いはＤＶＤ等よりなる。
次に、上述のように構成された第１実施例の成膜装置１２を用いて行われる本発明の成膜方法の第１実施例について説明する。以下に説明する各動作は、前述したようにコンピュータよりなる制御手段７０の制御のもとに行われれる。
図２は本発明方法の第１実施例における各ガスの供給態様の一例を示すタイミングチャート、図３は本発明方法の第１実施例の各工程の一例を示すフローチャート、図４はＳｉＨ４ とＢＣｌ３ との反応過程を模式的に示す図である。本発明方法は、上記処理容器１４内へシリコンと水素とよりなるシラン系ガスをこのシラン系ガスが上記被処理体Ｗの表面に吸着するような状態で供給する第１のガス供給工程と上記処理容器１４内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で上記不純物含有のシリコン膜を形成するようにしている。
図２のタイミングチャートにおいてパルスが立っている部分はガスを供給している状態を示している。具体的には、まずシラン系ガスとして例えばＳｉＨ４ （モノシラン）ガスを処理容器１４内へ供給することにより第１のガス供給工程（Ｓ１）を行う（図２（Ａ）参照）。この第１のガス供給工程では、被処理体である半導体ウエハＷの表面にモノシランガスが吸着するような状態で上記モノシランガスを供給する。次に、処理容器１４内に残留するガスを排除するパージ工程（Ｓ２）を行う（図２（Ｃ）参照）。尚、このパージ工程は省略してもよい。
次に、不純物含有ガスとして例えばＢＣｌ３ ガスを処理容器１４内へ供給することにより第２のガス供給工程（Ｓ３）を行う（図２（Ｂ）参照）。これにより、ＢＣｌ３ ガスが上記ウエハＷの表面に吸着していたＳｉＨ４ と反応して非常に薄い、例えば１原子レベルの厚さのボロン（Ｂ）がドープされたシリコン膜が形成される。
次に再度、処理容器１４内に残留するガスを排除するパージ工程（Ｓ４）を行う（図２（Ｃ）参照）。尚、このパージ工程は省略してもよい。そして、上記した各工程Ｓ１〜Ｓ４よりなる１サイクルを所定のサイクル数だけ繰り返したか否かが判断される（Ｓ５）。ここで、１サイクルとは、第１のガス供給工程Ｓ１を行った後に次の第１のガス供給Ｓ１を行うまでの期間として定義される。
上記ステップＳ５で所定のサイクル数に達していない場合には（Ｓ５のＮＯ）、ステップＳ１に戻って所定のサイクル数に達するまでステップＳ１〜Ｓ４が繰り返し行われることになり、ボロンがドープされたアモルファス状態のシリコン膜が積層されて行く。そして、上記繰り返しが所定のサイクル数に達した場合には（Ｓ５のＹＥＳ）、成膜処理が終了することになる。このような成膜方法は、いわゆるＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）とも称される。
実際の処理では、まず、ウエハボート２８に未処理の半導体ウエハＷが多段に支持されており、この状態で予め加熱されている処理容器１４内にその下方より搬入されて密閉状態で収容されている。この半導体ウエハＷの直径は、例えば３００ｍｍであり、ここでは５０〜１００枚程度収容される。この半導体ウエハＷの表面には、前工程において例えば先に図１２を参照して説明したように、絶縁層２が形成され、この絶縁層２にコンタクトホールや配線溝のような凹部４が形成されている。
上記処理容器１４内の雰囲気は、この成膜処理中は真空排気系２４によって常時真空引きされて圧力調整されている。また、半導体ウエハＷは、ウエハボート２８を回転することによって成膜処理中は所定の回転数で回転されている。そして、上述したように各種のガスが順次繰り返し処理容器１４内へ供給されて成膜処理が行われる。第１のガス供給工程（Ｓ１）では、上記モノシランガスはシラン系ガス供給手段５２のガスノズル５２Ａから流量制御されつつ供給される。このモノシランガスは処理容器１４内を上昇しつつ回転されているウエハＷの表面に吸着することになり、そして、余分なガスは上部の排気口１６及び排気ノズル１８を介して真空排気系２４によって排気されて行く。
この時のプロセス条件は、モノシランガスの流量は例えば１００〜４０００ｓｃｃｍの範囲内で例えば１２００ｓｃｃｍ程度、プロセス圧力は２７〜６６６５Ｐａ（０．２〜５０Ｔｏｒｒ）の範囲内で例えば５３３Ｐａ（４Ｔｏｒｒ）程度、プロセス温度は３５０〜６００℃の範囲内で例えば４００℃程度、ガスの供給期間Ｔ１は１〜３００ｓｅｃの範囲内で例えば６０ｓｅｃ程度である。
ここで、プロセス温度が３５０℃よりも低いと、ウエハＷの表面にモノシランが吸着し難くなるので好ましくなく、また６００℃よりも温度が高い場合にはモノシランが熱分解してシリコン膜が堆積してしまうので好ましくない。また、プロセス圧力が２７Ｐａよりも低いと、圧力が低過ぎてモノシランの吸着が生じ難くなり好ましくない。また６６６５Ｐａよりも高いと、複数層のモノシランが吸着して膜中のボロンの濃度制御が難しくなるので好ましくない。
この第１のガス供給工程の直後のパージ工程（Ｓ２）では、支援ガス供給手段５６のガスノズル５６ＡよりＮ２ ガスが流量制御されつつ供給される。ここではＮ２ ガスはパージガスとして用いられ、処理容器１４内に残留するモノシランガスを排除するために用いられる。ここでは、このＮ２ ガスはパージ工程の全期間に亘って供給するのではなく、一部の期間、例えば前半の半分の期間だけ供給して後半の半分の期間には供給しないで真空引きのみを継続的に行うようにしている。
この時のプロセス条件に関しては、Ｎ２ ガスの流量は例えば最大５ｓｌｍ程度である。プロセス圧力は２７〜６６６５Ｐａの範囲内、プロセス温度は３５０〜６００℃の範囲内、パージ期間Ｔ２は０〜３００ｓｅｃの範囲内で例えば３０ｓｅｃ程度である。
このパージ工程の後の第２のガス供給工程（Ｓ３）では、上記ＢＣｌ３ ガスは不純物含有供給手段５４のガスノズル５４Ａから流量制御されつつ供給される。これと同時に圧力調整用ガスとしてＮ２ ガスが支援ガス供給手段５６のノズル５６Ａが流量制御されつつ供給される（図２（Ｃ）参照）。このＢＣｌ３ ガスとＮ２ ガスは処理容器１４内を上昇し、ＢＣｌ３ ガスはウエハＷの表面に吸着しているモノシランと反応してボロンが含有されたアモルファスのシリコン膜が形成されることになる。そして、余分なガスは上部の排気口１６及び排気ノズル１８を介して真空排気系２４によって排気されて行く。
この時のプロセス条件は、ＢＣｌ３ ガスの流量は例えば１〜５００ｓｃｃｍの範囲内で例えば１００ｓｃｃｍ程度、Ｎ２ ガスの流量は最大５ｓｌｍ程度、プロセス圧力は２７〜６６６５Ｐａ（０．２〜５０Ｔｏｒｒ）の範囲内で例えば５３３Ｐａ（４Ｔｏｒｒ）程度、プロセス温度は３５０〜６００℃の範囲内で例えば４００℃程度、ガスの供給期間Ｔ３は１〜３００ｓｅｃの範囲内で例えば６０ｓｅｃ程度である。
ここで、プロセス温度が３５０℃よりも低いと、ウエハＷの表面に吸着しているモノシランとＢＣｌ３ との反応が生じ難くなるので好ましくなく、また６００℃よりも温度が高い場合には昇温に時間を要するので好ましくない。
この第２のガス供給工程の直後のパージ工程（Ｓ４）では、ステップＳ２のパージ工程と同様に支援ガス供給手段５６のガスノズル５６ＡよりＮ２ ガスが流量制御されつつ供給される。実際には、Ｎ２ ガスは第２のガス供給工程から連続して供給されている。ここではＮ２ ガスはパージガスとして用いられ、処理容器１４内に残留するＢＣｌ３ ガスを排除するために用いられる。ここでは、このＮ２ ガスはパージ工程の全期間に亘って供給するのではなく、一部の期間、例えば前半の半分の期間だけ供給して後半の半分の期間には供給しないで真空引きのみを継続的に行うようにしている。
この時のプロセス条件に関しては、先のステップＳ２のパージ工程と同じである。すなわち、Ｎ２ ガスの流量は例えば最大５ｓｌｍ程度である。プロセス圧力は２７〜６６６５Ｐａの範囲内、プロセス温度は３５０〜６００℃の範囲内、パージ期間Ｔ４は０〜３００ｓｅｃの範囲内で例えば３０ｓｅｃ程度である。
以上のようなステップＳ１〜Ｓ４の各工程よりなる１サイクルが、所定の回数だけ繰り返し行われる。このサイクル数は、成膜すべき目標の膜厚に依存するが、１サイクルで例えば０．２〜０．７ｎｍ程度の膜厚の成膜が行われるので、例えば６０ｎｍ程度の膜厚を必要とするならば、１００サイクル程度実行されることになる。以上のようにして、不純物としてＢ（ボロン）がドープされた非常に薄い原子レベルの厚さのアモルファスのシリコン膜よりなる薄膜が積層形成されることになり、半導体ウエハＷの表面に形成されている凹部４（図１２参照）内を埋め込み性が良好な状態で埋め込むことができる。
ここで上記成膜で生じているボロンドープのアモルファスシリコン膜の成膜過程を図４に示す模式図を参照して説明する。図４はボロンドープのアモルファスシリコン膜の成膜過程を量子化学計算を用いてシミュレーションした時の結果を示す模式図である。各図の下には活性化エネルギー（ｅＶ）が記載してある。ここでは特にＳｉＨ４ とＢＣｌ３ とを用いた交互供給（ＡＬＤ法）による低温成膜の可能性をシミュレーションによって検証した。
まず、外部から導入されたＳｉＨ４ が、半導体ウエハの表面に既に形成されているＳｉ−Ｂ結合に接近すると（図４（Ａ）参照）、Ｂ原子による触媒作用が働き、図４（Ｂ）に示すようにＳｉＨ４ からＨ２ が除去されることによりＳｉＨ２ が生じ、このＳｉＨ２ がＢ吸着サイトに容易に取り込まれることになる。具体的には、ＳｉＨ２ のＢ吸着サイトへの活性化エネルギーは１．２ｅＶ程度に低下する。尚、Ｂ（ボロン）がない場合には活性化エネルギーは＋２．４ｅＶ程度である。その後は、図４（Ｃ）に示すように、Ｓｉ−Ｓｉ結合が連鎖的に形成されて行くことになる。
以上のことから、従来行われていたようなＳｉＨ４ だけの単独供給では実用的な成膜が不可能であった３５０℃程度の低温下においても成膜が可能となり、且つガスを交互に供給するＡＬＤ成膜することによりステップカバレジの良好な薄膜が得られるものと考えられる。
一方、ＳｉＨ４ のみを用いて行う通常のＣＶＤ法では、実用的な成膜を行うことはほとんど不可能であった。またＳｉ２ Ｈ６ のみを用いたＣＶＤ法ではプロセス温度が４００℃でも成膜は可能であったが、そのステップカバレジは約８０％程度に過ぎず、良好な結果が得られなかった。
このように、真空排気が可能になされた処理容器１４内で被処理体Ｗの表面に不純物含有のシリコン膜を形成する薄膜の形成方法において、処理容器１４内へシリコンと水素とよりなるシラン系ガスを該シラン系ガスが被処理体Ｗの表面に吸着するような状態で供給する第１のガス供給工程と処理容器１４内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で不純物含有のシリコン膜を形成するようにしたので、比較的低温でも埋め込み特性が良好なアモルファス状態の不純物含有のシリコン膜を形成することができる。
＜本発明方法の評価＞
ここで本発明方法を実際に実施して、ボロンがドープされたアモルファスのシリコン膜を形成したので、その評価結果について説明する。ここで半導体ウエハとしてシリコン基板を用い、この表面に下地層としてシリコン酸化膜を形成し、このシリコン膜にホール径が５０ｎｍで、アスペクト比が７の凹部を形成した。そして、このシリコン酸化膜上に不純物としてボロンがドープされたアモルファスのシリコン膜を形成した。
成膜方法としては、先に図２（Ａ）〜図２（Ｃ）参照して説明した成膜方法を用いた。シラン系ガスとしてＳｉＨ４ を用い、不純物含有ガスとしてＢＣｌ３ を用いた。プロセス条件は、ＳｉＨ４ ガスの流量は２０００ｓｃｃｍ、ＢＣｌ３ ガスの流量は２００ｓｃｃｍ、Ｎ２ ガスの流量はパージガスとして用いた時は２ｓｌｍ、圧力調整用ガスとして用いた時は１ｓｌｍである。プロセス温度は全体を通して４００℃に設定し、第１のガス供給工程及び第２のガス供給工程におけるプロセス圧力は共に５３３Ｐａ（４Ｔｏｒｒ）である。各工程の時間は、Ｔ１が３０ｓｅｃ、Ｔ２が３０ｓｅｃ、Ｔ３が３０ｓｅｃ、Ｔ４が３０ｓｅｃである。
このようにして、表面がトレンチ構造になされたウエハに対して成膜した結果、６０ｃｙｃｌｅで１８０Åのボロンドープのアモルファス状態のシリコン膜が得られた。この時の結果を図５に示す。図５は上記のようにＡＬＤ法によりボロンドープのアモルファス状態のシリコン膜を凹部に形成した時の電子顕微鏡写真の模式図を示す。ここでは凹部の直径は５０ｎｍであり、また、凹部のアスペクト比（Ａ／Ｒ）は”７”である。図中には、凹部内に沿って膜厚の寸法が記載されている。この図５から判断すると、ステップカバレジは９５％以上であって優れた結果が得られた。
尚、上記成膜方法の第１実施例では、図２（Ｃ）に示すようにＮ２ ガスを、パージ工程Ｔ２、Ｔ４ではパージガスとして供給し、第２のガス供給工程では圧力調整用ガスとして供給したが、これに限定されず、以下に説明するように供給するようにしてもよい。図２（Ｄ）〜図２（Ｆ）はＮ２ ガスの供給形態の変形実施例を示す。図２（Ｄ）に示す場合は、図２（Ｃ）に示す場合とは異なり、第２のガス供給工程の前後における両パージ工程において前半の部分でＮ２ ガスを供給せず、後半の部分でＮ２ ガスを供給するようにしている。そして、第２のガス供給工程では図２（Ｃ）の場合と同様にＮ２ ガスを圧力調整用ガスとして供給している。
図２（Ｅ）に示す場合は、第２のガス供給工程の前後の両パージ工程におけるＮ２ ガスの供給形態は図２（Ｃ）に示す場合と同じであり、第２のガス供給工程ではＮ２ ガス（圧力調整用ガス）を供給しないようにしている。尚、図２（Ｄ）に示す場合において、第２のガス供給工程でＮ２ ガスを供給しないようにしてもよい。
図２（Ｆ）に示す場合は、上記とは異なり、第２のガス供給工程の前後の両パージ工程では全部の期間に亘ってＮ２ ガス（パージガス）を供給しないようにし、第２のガス供給工程ではＮ２ ガス（圧力調整用ガス）を図２（Ｃ）に示す場合と同様に供給するようにしている。このように、パージガスや圧力調整用ガスの供給は種々の態様をとることができる。上述のように第２のガス供給工程において圧力調整用ガスを供給する理由は、第１及び第２のガス供給工程間において圧力が大幅に変化するとシリコンのマイグレーションが生じ易くなるためである。
＜第２実施例＞
次に本発明の成膜装置及び薄膜の形成方法の第２実施例について説明する。先の第１実施例ではアモルファス状態で不純物含有のシリコン膜を形成する場合について説明したが、この第２実施例ではアモルファス状態で不純物含有のシリコンゲルマニウム膜を形成することになる。
図６はこのような成膜装置の第２実施例の一例を示す構成図、図７は本発明方法の第２実施例における各ガスの供給態様の一例を示すタイミングチャート、図８は本発明方法の第２実施例の各工程の一例を示すフローチャートである。尚、図６乃至図８において、それぞれ図１乃至図３に示す部分と同一部分については同一参照符号を付して、その説明を省略する。
図６に示すように、この第２実施例に係る成膜装置１２では、上述のように薄膜としてアモルファス状態で不純物含有のシリコンゲルマニウム膜を形成することから、ガス供給手段には、先に説明したシラン系ガス供給手段５２、不純物含有ガス供給手段５４及び支援ガス供給手段５０に加えてゲルマニウム系ガス供給手段８０を設けている。このゲルマニウム系ガス供給手段８０は、上記他のガス供給系と同様に、上記マニホールド２６の側壁を貫通させてその先端部を処理容器１４内に臨ませて設けたガスノズル８０Ａを有している。
このガスノズル８０Ａには、ガス通路８２が接続されると共に、このガス通路８２には、開閉弁８２Ａ及びマスフローコントローラのような流量制御器８２Ｂが順次介設されており、ゲルマニウム系ガスを流量制御しつつ流すようになっている。このゲルマニウム系ガスとしては、ＧｅＨ４ ガスとＧｅＨ６ ガスとＧｅ２ Ｈ６ ガスとよりなる群から選択される１以上のガスを含むことができ、ここではＧｅＨ４ ガスを用いている。
この第２実施例の成膜装置１２を用いて行われる成膜方法の第２実施例では、図７及び図８に示すように、ＧｅＨ４ ガス（図７（Ｄ）及び図８のＳ１参照）は、シラン系ガスであるＳｉＨ４ ガスと同時に且つ同期させて処理容器１４内へ供給するようにしている。すなわち、このＧｅＨ４ ガスは、図７に示す各サイクルの内の第１のガス供給工程Ｔ１で供給されることになり、第１実施例の場合と同様にＡＬＤ法により成膜される。これにより、シリコンとゲルマニウムとよりなる膜中に不純物としてボロン（Ｂ）が取り込まれ、ボロン含有のアモルファス状態のシリコンゲルマニウム膜が形成されることになる。
この場合、パージ工程は、図２等を参照して第１実施例で説明したと同様な態様で行われる。また、第１のガス供給工程、第２のガス供給工程及びパージ工程におけるプロセス条件、例えばプロセス圧力、プロセス温度、各ガスの流量は、第１実施例で説明した場合と同じである。この場合、第１のガス供給工程におけるゲルマニウム系ガスの流量は、１００〜２０００ｓｃｃｍの範囲内であり、例えば５００ｓｃｃｍ程度である。
また、この先の第１実施例でＮ２ ガスの供給態様について図２（Ｄ）乃至図２（Ｆ）を参照して種々説明したが、この種々の供給態様についてもこの第２実施例に対して適用できるのは勿論である。
このように、真空排気が可能になされた処理容器１４内で被処理体の表面に不純物含有のシリコンゲルマニウム膜を形成する薄膜の形成方法において、処理容器１４内へシリコンと水素とよりなるシラン系ガスとゲルマニウムと水素とよりなるゲルマニウム系ガスをシラン系ガスとゲルマニウム系ガスとが被処理体Ｗの表面に吸着するような状態で供給する第１のガス供給工程と処理容器１４内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で不純物含有のシリコンゲルマニウム膜を形成するようにしたので、比較的低温でも埋め込み特性が良好なアモルファス状態の不純物含有のシリコンゲルマニウム膜を形成することができる。
＜本発明方法の第３実施例＞
次に、本発明方法の第３実施例について説明する。先に説明した成膜方法では、第１実施例においては薄膜としてアモルファス状態のボロンドープのシリコン膜を形成し、第２実施例においては薄膜としてアモルファス状態のボロンドープのシリコンゲルマニウム膜を形成する場合を例にとって説明したが、これらを組み合わせるようにしてもよい。図９はこのような本発明方法の第３実施例の工程を説明するための説明図である。ここでは、導電膜上に上記各薄膜を形成し、更に最後にアニール処理を行う場合を例にとって説明する。
まず、図９（Ａ）に示すように、被処理体よりなる半導体ウエハＷの表面には、導電膜９０が形成されている。この導電膜９０としては、例えば電極として多用されるＴｉＮ膜等が適用される。そして、この導電膜９０上に、成膜方法の上記第１実施例又はこの変形実施例を用いて薄膜としてアモルファス状態のボロンドープのシリコン膜９２を形成する。
次に、図９（Ｂ）に示すように、このシリコン膜９２上に成膜方法の上記第２実施例又はこの変形例を用いて薄膜としてアモルファス状態のボロンドープのシリコンゲルマニウム膜９４を形成する。ここで上記シリコン膜９２の厚さは、例えば２ｎｍ以下であり、上記シリコンゲルマニウム膜９４の厚さは、例えば９０ｎｍ以下である。この場合、図６に示す第２実施例の成膜装置を用いれば、１つの成膜装置で上記シリコン膜９２と上記シリコンゲルマニウム膜９４とを連続的に形成することができる。
次に、図９（Ｃ）に示すように、これらの各薄膜に対してアニール処理（アニール工程）を施して上記シリコンゲルマニウム膜９４中のゲルマニウムを両薄膜９２、９４中に拡散させて混合させて混合膜９６を形成する。このアニール工程の温度は、例えば４１０〜５００℃の範囲内である。尚、このアニール工程は必要に応じて行えばよく、このアニール工程を行わない場合もある。
ここで、上記シリコンゲルマニウム膜９４の厚さは例えば９０ｎｍと厚いので、このシリコンゲルマニウム膜９４を形成する際に、成膜方法の第２実施例を用いて途中の厚さ、例えば１０ｎｍ程度までシリコンゲルマニウム膜９４を形成し、残りの８０ｎｍの厚さは従来の成膜方法であるＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりボロンドープのシリコンゲルマニウム膜を形成するようにしてもよい。この場合にも、最後にはアニール処理を行うのが好ましい。
このようにして、混合膜９６を形成することにより、例えばトレンチ部分のような凹部を埋め込む場合、シート層としてボロンドープのＢ−Ｓｉ膜を形成した後にボロンドープのＢ−ＳｉＧｅ膜を成膜するようにすれば、低温成膜でもステップカバレジが良好で、且つ優れた埋め込み特性を得ることができる、という利点を有することができる。
＜半導体素子への応用例＞
次に、本発明方法により形成した薄膜を適用した半導体素子の応用例について説明する。図１０は本発明方法により形成した薄膜を用いた半導体素子の一例を示す拡大断面図である。この半導体素子１００は、例えばシリンダ構造のキャパシタ１０２よりなる。具体的には、このキャパシタ１０２は、例えばシリコン基板よりなる半導体ウエハＷの表面に凹部状に窪ませて形成された微細なシリンダ溝１０４内に形成されている。
すなわち、このキャパシタ１０２は、上記凹部状のシリンダ溝１０４の内壁に沿って形成された下部電極１０６を有しており、この下部電極１０６上に、高誘電率膜１０８及び上部電極１１０を順次積層して形成されている。上記下部電極１０６及び上部電極１１０としては、それぞれ例えばＴｉＮ膜を用いることができ、上記高誘電率膜１０８としては、例えば酸化ジルコニウム（ＺｒＯ）を用いることができる。
そして、上記上部電極１１０上に導電膜１１２を形成することにより、上記シリンダ溝１０４内を埋め込み、この導電膜１１２上に例えばタングステン膜よりなる配線膜１１４をスパッタ等により形成することになる。ここで、上記シリンダ溝１０４内の埋め込み用の導電膜１１２として、前述した本発明方法で形成されたシリコン膜９２やシリコンゲルマニウム膜９４や混合膜９６（図９参照）を用いる。
上記シリンダ構造のキャパシタ１０２のシリンダ溝１０４内を埋め込むに際して、例えばＣＶＤ法によりボロンドープのシリコンゲルマニウム膜を成膜するような従来用いられていた成膜方法では十分なステップカバレジが得られなくて実用的ではなかったが、上述したような本発明方法による成膜方法を採用することにより、高いステップカバレジでシリンダ溝１０４内を埋め込むことができる。
また、上述したような本発明方法により形成した薄膜、すなわちシリコン膜９２やシリコンゲルマニウム膜９４や混合膜９６により、スパッタを用いて形成した配線膜１１４とＴｉＮ膜よりなる上部電極１１０との間の機械的ストレスの耐性を向上させることが可能となる。
＜本発明方法の第４実施例＞
次に本発明方法の第４実施例について説明する。図１０に示す半導体素子への応用例においては、例えばＴｉＮ膜よりなる上部電極１１０上にアモルファスのボロンドープのシリコン膜９２等を形成しているが、ここで上記上部電極１１０として、ＴｉＮ膜とアモルファスのボロンドープのシリコン膜９２とを交互に複数回積層させた積層構造を採用するようにしてもよい。これによれば、この上部電極１１０自体のストレスを緩和させることができる。
図１１はこのような本発明方法の第４実施例を説明するための上部電極の近傍を示す断面図である。ここでは膜の積層順序のみを示してシリンダ溝は示されていない。また図１０に示す積層構造と同一構成部分については同一参照符号を付してある。
この第４実施例では、上述したように上記上部電極１１０として、厚いＴｉＮ膜に替えて、図１１に示すように薄いＴｉＮ膜１２０と本発明方法で形成される薄いアモルファスのボロンドープのシリコン膜９２とを交互に複数回繰り返して成膜してなる積層膜１２２を用いている。図示例では、ＴｉＮ膜１２０とシリコン膜９２の成膜処理を３回繰り返した状態を示しているが、この繰り返し回数は特に限定されない。この時の上部電極１１０におけるシリコン膜９２の一層の厚さは、例えば５〜１５ｎｍ程度であり、ＴｉＮ膜１２０の一層の厚さは、例えば５〜２０ｎｍ程度である。
このようなＴｉＮ膜１２０を形成するためには、図１や図６に示す成膜装置に、チタン含有ガス供給手段と窒化ガス供給手段とを設け、これらのガスを流量制御しつつ供給するようにすればよい。このチタン含有ガスとしては例えばＴｉＣｌ４ ガスを用いることができ、また窒化ガスとしてはＮＨ３ ガスを用いることができるが、これらのガス種に限定されない。ＴｉＮ膜１２０の成膜時には上記両ガスを同時に処理容器に供給してＣＶＤ法により成膜してもよいし、上記両ガスを交互に繰り返して処理容器に供給してＡＬＤ法により成膜してもよい。
これによれば、前述したように上部電極１１０自体のストレスを緩和することができる。また、この積層膜１２２よりなる上部電極１１０と導電膜１１２とを連続して同一の成膜装置内で形成することができる。また、上記した積層膜１２２よりなる上部電極１１０上には、図１０において説明したように、導電膜１１２としてシリコン膜９２やシリコンゲルマニウム膜９４や混合膜９６が積層されることになるのは勿論である。
尚、上記成膜方法の各実施例では、Ｎ２ ガスを間欠的に供給するようにしているが、これに限定されず、成膜処理の全体に亙ってＮ２ ガスを連続的に供給して圧力が大きく変動しないようにしてもよい。
また、上記成膜方法の各実施例では、各パージ工程のパージガスや第２のガス供給工程の圧力調整用ガスとしてＮ２ ガスを用いるようにしたが、これに替えてＡｒやＨｅ等の希ガスを用いてもよい。更には、上記各実施例では、各パージ工程のパージガスや第２のガス供給工程の圧力調整用ガスとしてＮ２ ガスを用いるようにしたが、上記Ｎ２ ガスや希ガスに替えて、或いはこれらのガスと共に混合させてＨ２ （水素）ガスを用いるようにしてもよい。特にＨ２ ガスを用いると、このＨ２ ガスはシリコンに対してマイグレーションを抑制するように作用するので、シリコン膜が微粒化して付着することを防止して、埋め込み特性を一層向上させることが可能となる。
また、上記成膜方法の各実施例では、主に第２のガス供給工程において圧力調整用ガスを供給するようにしたが、これに替えて、或いはこれと共に第１のガス供給工程においても圧力調整用ガスを供給するようにしてもよい。また、上記成膜方法の各実施例では、シリコンと水素とよりなるシラン系ガスとしてモノシランを用いた場合を例にとって説明したが、これに限定されず、モノシラン及びジシランやトリシランやテトラシラン等の高次シランとよりなる群から選択される１以上のガス種を用いることができる。
また、上記成膜方法の各実施例では、アモルファスのシリコン膜又はシリコンゲルマニウム膜に不純物（ドーパント）を含有させるためにＢＣｌ３ ガスを用いたが、これに限定されず、上記不純物含有ガスは、ＢＣｌ３ 、ＰＨ３ 、ＰＦ３ 、ＡｓＨ３ 、ＰＣｌ３ 、Ｂ２ Ｈ６ よりなる群から選択される１以上のガス種を用いることができ、種々の不純物をドープさせるようにしてもよい。
また、ここでは図１及び図６に示すように、処理容器１４が一重となっている単管式のバッチ型の成膜装置を例にとって説明したが、これに限定されず、処理容器１４が内筒と外筒とよりなる二重管式のバッチ型の成膜装置にも本発明を適用することができる。更には、ガスノズル５２Ａ、５４Ａ、５６Ａ、８０Ａはその先端のみからガスを放出する直管式のガスノズルを用いているが、これに限定されず、処理容器１４の長さ方向に沿って配置したガス管に対して所定のピッチで複数のガス噴射孔を設けて各ガス噴射孔からガスを噴射するようにした、いわゆる分散型のガスノズルを用いてもよい。
更には、ここでは上述のように一度に複数枚の半導体ウエハＷを処理するバッチ式の成膜装置を例にとって説明したが、これに限定されず、半導体ウエハＷを１枚ずつ処理する、いわゆる枚葉式の成膜装置にも本発明を適用することができるのは勿論である。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。
１２ 成膜装置
１４ 処理容器
２８ ウエハボート（保持手段）
４８ 加熱手段
５２ シラン系ガス供給手段
５４ 不純物含有ガス供給手段
５６ 支援ガス供給手段
７０ 制御手段
８０ ゲルマニウム系ガス供給手段
Ｗ 半導体ウエハ（被処理体）

Claims (20)

  1. 真空排気が可能になされた処理容器内で被処理体の表面に不純物含有のシリコン膜を形成する薄膜の形成方法において、
    前記処理容器内へシリコンと水素とよりなるシラン系ガスを該シラン系ガスが前記被処理体の表面に吸着するような状態で供給する第１のガス供給工程と前記処理容器内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で前記不純物含有のシリコン膜を形成するようにしたことを特徴とする薄膜の形成方法。
  2. 前記第１及び第２のガス供給工程におけるプロセス温度は、それぞれ３５０〜６００℃の範囲内であることを特徴とする請求項１記載の薄膜の形成方法。
  3. 前記第１及び第２のガス供給工程におけるプロセス圧力は、それぞれ２７〜６６６５Ｐａ（０．２〜５０Ｔｏｒｒ）の範囲内であることを特徴とする請求項１又は２記載の薄膜の形成方法。
  4. 前記第１のガス供給工程と前記第２のガス供給工程との間には、前記処理容器内の残留ガスを排除するためのパージ工程が行われることを特徴とする請求項１乃至３のいずれか一項に記載の薄膜の形成方法。
  5. 前記パージ工程の全期間又は一部の期間では、残留ガスの排除を促進するためのパージガスを供給するようにしていることを特徴とする請求項４記載の薄膜の形成方法。
  6. 前記第１のガス供給工程及び前記第２のガス供給工程の内の少なくともいずれか一方のガス供給工程では、圧力調整用ガスが供給されることを特徴とする請求項１乃至５のいずれか一項に記載の薄膜の形成方法。
  7. 前記シラン系ガスは、モノシラン及び高次シランよりなる群から選択される１以上のガス種よりなることを特徴とする請求項１乃至６のいずれか一項に記載の薄膜の形成方法。
  8. 前記不純物含有ガスは、ＢＣｌ３ 、ＰＨ３ 、ＰＦ３ 、ＡｓＨ３ 、ＰＣｌ３ 、Ｂ２ Ｈ６ よりなる群から選択される１以上のガス種よりなることを特徴とする請求項１乃至７のいずれか一項に記載の薄膜の形成方法。
  9. 真空排気が可能になされた処理容器内で被処理体の表面に不純物含有のシリコン膜を形成する薄膜の形成方法において、
    前記処理容器内へシリコンと水素とよりなるシラン系ガスとゲルマニウムと水素とよりなるゲルマニウム系ガスを前記シラン系ガスと前記ゲルマニウム系ガスとが前記被処理体の表面に吸着するような状態で供給する第１のガス供給工程と前記処理容器内へ不純物含有ガスを供給する第２のガス供給工程とを交互に繰り返し行うことによりアモルファス状態で前記不純物含有のシリコンゲルマニウム膜を形成するようにしたことを特徴とする薄膜の形成方法。
  10. 前記第１及び第２のガス供給工程におけるプロセス温度は、それぞれ３５０〜６００℃の範囲内であることを特徴とする請求項９記載の薄膜の形成方法。
  11. 前記第１及び第２のガス供給工程におけるプロセス圧力は、それぞれ２７〜６６６５Ｐａ（０．２〜５０Ｔｏｒｒ）の範囲内であることを特徴とする請求項９又は１０記載の薄膜の形成方法。
  12. 前記第１のガス供給工程と前記第２のガス供給工程との間には、前記処理容器内の残留ガスを排除するためのパージ工程が行われることを特徴とする請求項９乃至１１のいずれか一項に記載の薄膜の形成方法。
  13. 前記パージ工程の全期間又は一部の期間では、残留ガスの排除を促進するためのパージガスを供給するようにしていることを特徴とする請求項１２記載の薄膜の形成方法。
  14. 前記第１のガス供給工程及び前記第２のガス供給工程の内の少なくともいずれか一方のガス供給工程では、圧力調整用ガスが供給されることを特徴とする請求項９乃至１３のいずれか一項に記載の薄膜の形成方法。
  15. 前記シラン系ガスは、モノシラン及び高次シランよりなる群から選択される１以上のガス種よりなることを特徴とする請求項９乃至１４のいずれか一項に記載の薄膜の形成方法。
  16. 前記ゲルマニウム系ガスは、ＧｅＨ４ ガスとＧｅＨ６ ガスとＧｅ２ Ｈ６ ガスとよりなる群から選択される１以上のガスを含むことを特徴とする請求項９乃至１５のいずれか一項に記載の薄膜の形成方法。
  17. 前記不純物含有ガスは、ＢＣｌ３ 、ＰＨ３ 、ＰＦ３ 、ＡｓＨ３ 、ＰＣｌ３ 、Ｂ２ Ｈ６ よりなる群から選択される１以上のガス種よりなることを特徴とする請求項９乃至１６のいずれか一項に記載の薄膜の形成方法。
  18. 請求項１乃至８のいずれか一項に記載の薄膜の形成方法を行った後に請求項９乃至１７のいずれか一項に記載の薄膜の形成方法を行うことを特徴とする薄膜の形成方法。
  19. 全ての前記薄膜が形成された後に、アニール工程を行うことを特徴とする請求項１８記載の薄膜の形成方法。
  20. 被処理体の表面に不純物含有の薄膜を形成する成膜装置において、
    前記被処理体を収容することができる処理容器と、
    前記処理容器内で前記被処理体を保持する保持手段と、
    前記被処理体を加熱する加熱手段と、
    前記処理容器内へ必要なガスを供給するガス供給手段と、
    前記処理容器内の雰囲気を排気する真空排気系と、
    請求項１乃至１８のいずれか一項に記載の薄膜の形成方法を実行するように装置全体の動作を制御する制御手段と、
    を備えたことを特徴とする成膜装置。
JP2011043771A 2010-05-01 2011-03-01 薄膜の形成方法及び成膜装置 Active JP5696530B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011043771A JP5696530B2 (ja) 2010-05-01 2011-03-01 薄膜の形成方法及び成膜装置
TW100114481A TWI497595B (zh) 2010-05-01 2011-04-26 薄膜形成方法及膜形成設備
TW104114178A TW201530657A (zh) 2010-05-01 2011-04-26 薄膜形成方法及膜形成設備
US13/095,503 US8728957B2 (en) 2010-05-01 2011-04-27 Thin film formation method and film formation apparatus
CN201110109132.4A CN102237267B (zh) 2010-05-01 2011-04-28 薄膜的形成方法及成膜装置
KR1020110040550A KR101498960B1 (ko) 2010-05-01 2011-04-29 박막의 형성 방법 및 성막 장치
US14/193,277 US9190271B2 (en) 2010-05-01 2014-02-28 Thin film formation method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010106031 2010-05-01
JP2010106031 2010-05-01
JP2011043771A JP5696530B2 (ja) 2010-05-01 2011-03-01 薄膜の形成方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2011254063A true JP2011254063A (ja) 2011-12-15
JP5696530B2 JP5696530B2 (ja) 2015-04-08

Family

ID=44858568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011043771A Active JP5696530B2 (ja) 2010-05-01 2011-03-01 薄膜の形成方法及び成膜装置

Country Status (5)

Country Link
US (2) US8728957B2 (ja)
JP (1) JP5696530B2 (ja)
KR (1) KR101498960B1 (ja)
CN (1) CN102237267B (ja)
TW (2) TW201530657A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247332A (ja) * 2012-05-29 2013-12-09 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP2014192485A (ja) * 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置
US9263250B2 (en) 2013-10-07 2016-02-16 Tokyo Electron Limited Method and apparatus of forming silicon nitride film
US9607828B2 (en) 2015-02-26 2017-03-28 Tokyo Electron Limited Method of depositing a silicon-containing film
JP2017183551A (ja) * 2016-03-30 2017-10-05 東京エレクトロン株式会社 ボロンドープシリコンゲルマニウム膜の形成方法および形成装置
JP2018018896A (ja) * 2016-07-26 2018-02-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018199863A (ja) * 2017-05-02 2018-12-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン柱を形成する方法
JP2020088361A (ja) * 2018-11-30 2020-06-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
FI124354B (fi) * 2011-04-04 2014-07-15 Okmetic Oyj Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille
CN104465657B (zh) * 2013-09-22 2017-10-20 中芯国际集成电路制造(上海)有限公司 互补tfet 及其制造方法
CN105575763B (zh) * 2014-10-15 2018-02-16 中芯国际集成电路制造(上海)有限公司 应力层的形成方法和晶体管的形成方法
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
NL2015533B1 (en) * 2015-09-30 2017-04-20 Tempress Ip B V Method of manufacturing of a solar cell and solar cell thus obtained.
KR102501287B1 (ko) * 2018-07-30 2023-02-21 어플라이드 머티어리얼스, 인코포레이티드 낮은 온도들에서의 선택적 규소 게르마늄 에피택시 방법
CN111403271A (zh) * 2020-03-30 2020-07-10 深圳市拉普拉斯能源技术有限公司 一种对硅片表面进行沉积掺杂的工艺方法
CN111816735B (zh) * 2020-07-10 2023-05-09 普乐新能源科技(泰兴)有限公司 一种ald制作非晶硅的方法
JP7549556B2 (ja) * 2021-03-18 2024-09-11 キオクシア株式会社 半導体製造方法および半導体製造装置
CN113555469B (zh) * 2021-07-21 2024-05-10 苏州腾晖光伏技术有限公司 一种背部钝化接触结构及其制备方法、太阳能电池

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58104094A (ja) * 1981-12-14 1983-06-21 Seiko Epson Corp 原子層エピタキシヤル法
JPS6134928A (ja) * 1984-07-26 1986-02-19 Res Dev Corp Of Japan 元素半導体単結晶薄膜の成長法
JPS6444013A (en) * 1987-08-12 1989-02-16 Seiko Epson Corp Manufacture of silicon thin film
JPH05226279A (ja) * 1992-02-10 1993-09-03 Toshiba Corp 半導体装置の製造方法
JPH05251357A (ja) * 1992-01-29 1993-09-28 Toshiba Corp 成膜方法
JPH05275679A (ja) * 1992-03-27 1993-10-22 Daido Hoxan Inc 半導体デバイスの製法
JPH08153688A (ja) * 1994-09-13 1996-06-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2008174842A (ja) * 1999-10-06 2008-07-31 Samsung Electronics Co Ltd 原子層蒸着法を用いた薄膜形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
TW475207B (en) * 2000-07-24 2002-02-01 United Microelectronics Corp Method to improve hump phenomenon on surface of doped polysilicon layer
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7399388B2 (en) * 2003-07-25 2008-07-15 Applied Materials, Inc. Sequential gas flow oxide deposition technique
US20080241587A1 (en) * 2004-03-29 2008-10-02 Tadahiro Ohmi Film-Forming Apparatus And Film-Forming Method
JP4179311B2 (ja) * 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR100711519B1 (ko) * 2005-08-19 2007-04-27 삼성전자주식회사 고농도로 도핑된 실리콘 박막의 형성 방법 및 이를 이용한비휘발성 메모리 장치의 제조 방법
JP2007061711A (ja) * 2005-08-30 2007-03-15 Sharp Corp 真空処理装置および真空処理装置の圧力調整方法
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
EP3121061B1 (en) * 2008-02-01 2020-03-11 Gentherm Incorporated Condensation and humidity sensors for thermoelectric devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58104094A (ja) * 1981-12-14 1983-06-21 Seiko Epson Corp 原子層エピタキシヤル法
JPS6134928A (ja) * 1984-07-26 1986-02-19 Res Dev Corp Of Japan 元素半導体単結晶薄膜の成長法
JPS6444013A (en) * 1987-08-12 1989-02-16 Seiko Epson Corp Manufacture of silicon thin film
JPH05251357A (ja) * 1992-01-29 1993-09-28 Toshiba Corp 成膜方法
JPH05226279A (ja) * 1992-02-10 1993-09-03 Toshiba Corp 半導体装置の製造方法
JPH05275679A (ja) * 1992-03-27 1993-10-22 Daido Hoxan Inc 半導体デバイスの製法
JPH08153688A (ja) * 1994-09-13 1996-06-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2008174842A (ja) * 1999-10-06 2008-07-31 Samsung Electronics Co Ltd 原子層蒸着法を用いた薄膜形成方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247332A (ja) * 2012-05-29 2013-12-09 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP2014192485A (ja) * 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置
US9437426B2 (en) 2013-03-28 2016-09-06 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
US9920422B2 (en) 2013-10-07 2018-03-20 Tokyo Electron Limited Method and apparatus of forming silicon nitride film
US9263250B2 (en) 2013-10-07 2016-02-16 Tokyo Electron Limited Method and apparatus of forming silicon nitride film
TWI623642B (zh) * 2015-02-26 2018-05-11 東京威力科創股份有限公司 含矽膜之成膜方法
US9607828B2 (en) 2015-02-26 2017-03-28 Tokyo Electron Limited Method of depositing a silicon-containing film
JP2017183551A (ja) * 2016-03-30 2017-10-05 東京エレクトロン株式会社 ボロンドープシリコンゲルマニウム膜の形成方法および形成装置
US10529721B2 (en) 2016-03-30 2020-01-07 Tokyo Electron Limited Method and apparatus for forming boron-doped silicon germanium film, and storage medium
JP2018018896A (ja) * 2016-07-26 2018-02-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、およびプログラム
CN107658210A (zh) * 2016-07-26 2018-02-02 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置及记录介质
US10720324B2 (en) 2016-07-26 2020-07-21 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN107658210B (zh) * 2016-07-26 2021-10-01 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
JP2018199863A (ja) * 2017-05-02 2018-12-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン柱を形成する方法
JP2020088361A (ja) * 2018-11-30 2020-06-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
CN102237267A (zh) 2011-11-09
TWI497595B (zh) 2015-08-21
US9190271B2 (en) 2015-11-17
JP5696530B2 (ja) 2015-04-08
US20110269315A1 (en) 2011-11-03
US20140206180A1 (en) 2014-07-24
TW201209918A (en) 2012-03-01
TW201530657A (zh) 2015-08-01
KR101498960B1 (ko) 2015-03-05
KR20110122059A (ko) 2011-11-09
CN102237267B (zh) 2014-10-01
US8728957B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
JP5696530B2 (ja) 薄膜の形成方法及び成膜装置
JP5741382B2 (ja) 薄膜の形成方法及び成膜装置
JP4595702B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP5573772B2 (ja) 成膜方法及び成膜装置
JP6086942B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5651451B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6953480B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2022190136A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
JP6902958B2 (ja) シリコン膜の形成方法および形成装置
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018163931A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP6814057B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2009224791A (ja) 成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R150 Certificate of patent or registration of utility model

Ref document number: 5696530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250