CN102237267A - 薄膜的形成方法及成膜装置 - Google Patents

薄膜的形成方法及成膜装置 Download PDF

Info

Publication number
CN102237267A
CN102237267A CN2011101091324A CN201110109132A CN102237267A CN 102237267 A CN102237267 A CN 102237267A CN 2011101091324 A CN2011101091324 A CN 2011101091324A CN 201110109132 A CN201110109132 A CN 201110109132A CN 102237267 A CN102237267 A CN 102237267A
Authority
CN
China
Prior art keywords
gas
mentioned
film
formation method
container handling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101091324A
Other languages
English (en)
Other versions
CN102237267B (zh
Inventor
长谷部一秀
柿本明修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102237267A publication Critical patent/CN102237267A/zh
Application granted granted Critical
Publication of CN102237267B publication Critical patent/CN102237267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种薄膜的形成方法及成膜装置。在能够真空排气的处理容器内在被处理体的表面形成含有杂质的硅膜的薄膜的形成方法中，通过反复交替进行以由硅和氢构成的硅烷系气体吸附于被处理体的表面的状态向处理容器内供给该硅烷系气体的第1气体供给工序、向处理容器内供给含有杂质的气体的第2气体供给工序，来以非晶体状态形成含有杂质的硅膜。由此，即使在较低温的条件下也能够形成埋入特性良好的非晶体状态的含有杂质的硅膜。

Description

薄膜的形成方法及成膜装置
技术领域
本发明涉及在半导体晶圆等被处理体的表面形成含有杂质的薄膜的形成方法及成膜装置。
背景技术
通常，为了制造半导体集成电路而对由硅基板等构成的半导体晶圆进行成膜处理、蚀刻处理、氧化处理、扩撒处理、改性处理、自然氧化膜的去除处理等各种处理。在上述各种处理中，例如以成膜处理为例进行说明，例如在DRAM等半导体集成电路的制造过程中有时进行成膜处理，即在形成于半导体晶圆的表面的绝缘膜上形成接触孔、通孔、布线槽、圆筒(cylinder)构造的电容器的圆筒槽等凹部，并利用导电性的薄膜填埋该凹部地进行成膜。
由于含有杂质的硅膜的阶段式覆盖(step coverage)效果良好，且成本也较低，因此一直以来都是用含有杂质的硅膜来作为这样的埋入凹部用的薄膜。参照图12说明上述的凹部的埋入。图12是表示埋入被形成于半导体晶圆表面的凹部时的一例的图。
如图12的(A)所示，作为被处理体，在例如由硅基板等构成的半导体晶圆W的表面较薄地形成例如由SiO2等构成的绝缘膜2，在该绝缘膜2上形成有凹部4。该凹部4相当于谋求与下层、基板本身之间相接触的接触孔、通孔、布线槽、圆筒构造的电容器的圆筒槽等。在图12中以谋求与基板本身之间相接触的接触孔为一例来进行表示。然后，如图12的(B)所示，为了填埋上述凹部4而在该半导体晶圆W的表面形成导电性的薄膜6。如上所述，该薄膜6大多采用含有杂质的硅膜。
作为形成这样的薄膜6的成膜方法，已知有如下成膜方法：例如交替地向处理容器内供给SiCl4等含有作为半导体的硅的成分元素的气体和BCl3等含有杂质元素的气体，在1～10-6Pa左右的较低压力范围内形成含有杂质的单晶薄膜(专利文献1)；例如交替进行供给单硅烷(SiH4)气体来形成多晶硅层和供给磷化氢气体来形成磷吸附层(专利文献2)；同时供给单硅烷和三氯化硼(BCl3)利用CVD(Chemical Vapor Deposition：化学气相沉积)来成膜等(专利文献3)。
专利文献1：日本特开昭61-034928号公报
专利文献2：日本特开平05-251357号公报
专利文献3：日本特开平08-153688号公报
然而，上述各成膜方法在细微化的要求不那么严格、设计标准比较宽松的情况下能够良好地进行上述那样的凹部埋入，阶段式覆盖效果也良好，能够得到较高的埋入特性。但是，在像最近这样细微化要求进一步提高、设计标准变得更加严格时，就变得无法得到足够的埋入特性。另外，例如图12的(B)所示，在膜中产生的空隙8的存在变得不容忽视。这会成为引起接触电阻增大的主要原因。
特别在最近，还要求上述那样的凹部4的孔径为40nm以下且长径比为10以上这样的严格的设计标准，而希望尽早解决上述那样的问题点。
发明内容
本发明是着眼于上述那样的问题点、为了有效地解决上述问题点而做出的。本发明是在较低温的条件下也能够形成埋入特性良好的非晶体状态的含有杂质的像硅膜、锗硅膜这样的薄膜的薄膜的形成方法及成膜装置。
技术方案1是一种在能够真空排气的处理容器内在被处理体的表面形成含有杂质的硅膜的薄膜的形成方法，其特征在于，通过反复交替地进行以由硅和氢构成的硅烷系气体吸附于上述被处理体的表面的状态向上述处理容器内供给该硅烷系气体的第1气体供给工序、向上述处理容器内供给含有杂质的气体的第2气体供给工序，来以非晶体状态形成含有上述杂质的硅膜。
技术方案8是一种在能够真空排气的处理容器内在被处理体的表面形成含有杂质的硅膜的薄膜的形成方法，其特征在于，通过反复交替地进行以由硅和氢构成的硅烷系气体、由锗元素和氢构成的锗系气体吸附于上述被处理体的表面的状态向上述处理容器内供给上述硅烷系气体和上述锗系气体的第1气体供给工序、向上述处理容器内供给含有杂质的气体的第2气体供给工序，来以非晶体状态形成含有上述杂质的硅锗膜。
技术方案15是一种薄膜的形成方法，其特征在于，在进行技术方案1所述的薄膜的形成方法之后进行技术方案8所述的薄膜的形成方法。
技术方案17是一种在被处理体的表面形成含有杂质的薄膜的成膜装置，其特征在于，包括：处理容器，其能够收容上述被处理体；保持部件，其用于在上述处理容器内保持上述被处理体；加热部件，其用于对上述被处理体进行加热；气体供给部件，其用于向上述处理容器内供给必要的气体；真空排气系统，其用于排出上述处理容器内的气氛气体；控制部件，其用于控制装置整体的动作，以实施技术方案1所述的薄膜的形成方法。
将在下面的说明中阐述本发明的其它目的和优点，其部分地从下面的说明中显现或者可以通过实施本发明而了解。
本发明的目的和优点可以借助于在下文中特别指示的手段和组合实现及获得。
被并入本说明书中并且构成本说明书的一部分的附图图示出本发明的实施方式，并且与上述概略说明及下面给出的对实施方式的详细说明一起，用于解释本发明的原理。
附图说明
图1是表示用于实施本发明方法的成膜装置的第1实施例的一例的结构图。
图2的(A)～(F)是表示本发明方法的第1实施例的各气体的供给形态的一例的时间图。
图3是表示本发明方法的第1实施例的各工序的一例的流程图。
图4的(A)～(C)是示意性地表示SiH4和BCl3之间的反应过程的图。
图5是利用ALD法将掺杂有硼(boron dope)的非晶体状态的硅膜形成于凹部时的电子显微镜照片的示意图。
图6是表示成膜装置的第2实施例的一例的结构图。
图7的(A)～(D)是表示本发明方法的第2实施例的各气体的供给形态的一例的时间图。
图8是表示本发明方法的第2实施例的各工序的一例的流程图。
图9的(A)～(C)是用于说明本发明方法的第3实施例的工序的说明图。
图10是表示使用了由本发明方法形成的薄膜的半导体元件的一例的放大剖视图。
图11是表示用于说明本发明方法的第4实施例的上部电极的附近的剖视图。
图12的(A)～(B)是表示埋入被形成于半导体晶圆表面的凹部时的一例的图。
具体实施方式
现在，将参照附图说明基于上面给出的发现而实现的本发明的实施方式。在下面的说明中，用相同的附图标记指示具有实质相同的功能和结构的构成元件，并且仅在必需时才进行重复说明。
下面，根据附图详述本发明的薄膜的形成方法及成膜装置的一实施例。
第1实施例
图1是表示用于实施本发明方法的成膜装置的第1实施例的一例的结构图。如图示那样，该成膜装置12具有下端开口的筒体状的批量(batch)式立式处理容器14。该处理容器14能够采用耐热性高的石英。
在该处理容器14的顶部设有开口而成的排气口16，并且在该排气口16上连接设有例如向横向呈直角地弯曲的排气喷嘴18。而且，该排气喷嘴18与中段设有压力控制阀20、真空泵22等的真空排气系统24相连接，从而能够对上述处理容器14内的气氛气体进行抽真空而将其排出。
上述处理容器14的下端例如利用不锈钢制的筒体状的岐管(manifold)26支承，以规定的间隔多层地载置多张作为被处理体的半导体晶圆W的、作为保持部件的石英制的晶圆舟皿(wafer boat)28被设为能够升降且从该岐管26的下方插脱自如。O型密封圈等密封构件30介于上述处理容器14的下端和上述歧管26的上端之间，以维持该部分的气密性。在本实施例的情况下，在该晶圆舟皿28上能够大致等间隔且多层地支承例如50～100张左右的直径为300mm的半导体晶圆W。另外，也存在上述歧管26的部分利用石英与上述处理容器14侧一体成形的装置例。
该晶圆舟皿28隔着石英制的保温筒32载置在载物台34上，该载物台34被支承于旋转轴38的上端部，该旋转轴38贯通用于开闭歧管26的下端开口部的盖部36。并且，该旋转轴38的相对于上述盖部36的贯通部夹设有例如磁性流体密封件40，以对该旋转轴38进行气密地密封且以该旋转轴38可旋转的方式支承该旋转轴38。另外，在盖部36的周边部和歧管26的下端部夹设有例如由O型密封圈等构成的密封构件42，以保持处理容器14内的密封性。
上述的旋转轴38例如安装在被舟皿升降机等升降机构44支承的臂46的前端，使晶圆舟皿28和盖部36等能够一体地升降。另外，也可以设为将上述载物台34固定于上述盖部36侧，不使晶圆舟皿28旋转地进行半导体晶圆W的处理。
在上述处理容器14的侧部以围绕处理容器14的方式设有由碳丝制的加热器构成的加热部件48，能够对位于其内侧的上述半导体晶圆W进行加热。另外，在该加热部件48的外周设有绝热件50，以确保该热量的稳定性。此外，在上述歧管26上设有用于向该处理容器14内导入并供给各种气体的各种气体供给部件。
具体而言，在该歧管26上分别设有用于向上述处理容器14内供给由硅和氢构成的成膜用硅烷系气体的硅烷系气体供给部件52和用于向处理容器14内供给含有杂质的气体的含有杂质气体供给部件54。另外，在此，根据需要还设有用于向处理容器14内供给吹扫气体、压力调整用气体的支援气体供给部件56。在此，使用N2气体来作为吹扫气体、压力调整用气体。另外，可以使用Ar、He等稀有气体来代替N2气体。
上述硅烷系气体供给部件52、含有杂质气体供给部件54和支援气体供给部件56分别具有以贯通上述歧管26的侧壁且其顶端部进入处理容器14内的方式设置的气体喷嘴52A、54A和56A。上述各气体喷嘴52A、54A、56A分别与气体通路62、64、66连接，且在各气体通路62、64、66上分别依次设有开闭阀62A、64A、66A和像质量流量控制器那样的流量控制器62B、64B、66B，以一边分别控制硅烷系气体、含有杂质的气体、N2气体的流量一边使其流过。在此，如上所述，硅烷系气体使用由硅和氢构成的硅烷系气体、即仅由硅和氢构成的硅烷系气体，例如单硅烷，含有杂质的气体使用BCl3气体，吹扫气体、压力调整用气体使用N2气体。
而且，在该成膜装置中，为了控制各气体的开始供给、停止供给、处理温度、处理压力等，或对该成膜装置的整体动作进行控制，而设置了例如由微型计算机等构成的控制部件70。该控制部件70具有存储介质72，该存储介质72用于存储在控制该成膜装置12的动作时所使用的程序。该存储介质72由例如软盘、CD(Compact DiSc：光盘)、硬盘、闪存或者DVD等构成。
接着，说明使用如上述那样构成的第1实施例的成膜装置12来进行的本发明的成膜方法的第1实施例。以下要说明的各动作如上述那样在由计算机构成的控制部件70的控制下进行。
图2是表示本发明方法的第1实施例的各气体的供给形态的一例的时间图，图3是表示本发明方法的第1实施例的各工序的一例的流程图，图4是示意性地表示SiH4和BCl3的反应过程的图。本发明方法为通过反复交替进行以由硅和氢构成的硅烷系气体吸附于上述半导体晶圆W的表面这样的状态向上述处理容器14内供给该硅烷系气体的第1气体供给工序、向上述处理容器14内供给含有杂质的气体的第2气体供给工序，来以非晶体状态形成含有上述杂质的硅膜。
在图2的时间图中，脉冲上升了的部分表示正在供给气体的状态。具体而言，首先，将例如SiH4(单硅烷)气体作为硅烷系气体供给到处理容器14内来进行第1气体供给工序(图3的S1)(参照图2的(A))。在该第1气体供给工序中，以单硅烷气体吸附于作为被处理体的半导体晶圆W的表面的状态供给上述单硅烷气体。接着，进行排除处理容器14内的残留气体的吹扫工序(图3的S2)(参照图2的(C))。另外，也可以省略该吹扫工序。
接着，将例如BCl3气体作为含有杂质的气体供给到处理容器14内来进行第2气体供给工序(图3的S3)(参照图2的(B))。由此，BCl3气体与吸附于上述半导体晶圆W表面的SiH4发生反应而形成非常薄的、例如单原子级的厚度的掺杂有硼(B)的硅膜。
接着，再次进行排除处理容器14内的残留气体的吹扫工序(图3的S4)(参照图2的(C))。另外，也可以省略该吹扫工序。然后，由上述各工序S1～S4构成一个循环，判断是否将一个循环反复进行了规定的循环数(图3的S5)。在此，一个循环定义为从进行了第1气体供给工序S1后到进行下一第1气体供给工序S1为止的期间。
在上述步骤S5中，在未达到规定的循环数的情况下(S5中的为NO的情况)，返回步骤S1，反复进行步骤S1～S4，直到达到规定的循环数，从而不断地层叠掺杂有硼的非晶体状态的硅膜。并且，在上述反复处理达到规定的循环数的情况下(S5中的为YES的情况)，结束成膜处理。这样的成膜方法也称作所谓的ALD(Atomic Layer DepoSition：原子层沉积)。
在实际的处理中，首先，将多层的未处理的半导体晶圆W支承于晶圆舟皿28上，在该状态下，自预先被加热的处理容器14的下方搬入到该处理容器14内，以密闭状态进行收容。该半导体晶圆W的直径为例如300mm，在此，收容50～100张左右。在前面的工序中，如先前参照图12所说明的那样，在该半导体晶圆W的表面形成有绝缘层2，在该绝缘层2上形成有像接触孔、布线槽那样的凹部4。
在该成膜处理过程中，始终利用真空排气系统24对上述处理容器14内的气氛气体抽真空来调整压力。另外，半导体晶圆W在晶圆舟皿28的旋转带动下，在成膜处理过程中以规定的转速旋转。并且，如上所述，反复依次向处理容器14内供给各种气体，进行成膜处理。在第1气体供给工序(S1)中，自硅烷系气体供给部件52的气体喷嘴52A一边控制上述单硅烷气体的流量一边供给上述单硅烷气体。该单硅烷气体一边在处理容器14内上升，一边吸附于旋转着的半导体晶圆W的表面，并且，多余的气体经由上部排气口16和排气喷嘴18被真空排气系统24排出。
此时的处理条件为：单硅烷气体的流量在例如100～4000sccm的范围内，例如为1200sccm左右；处理压力在27～6665Pa(0.2～50Torr)的范围内，例如为533Pa(4Torr)左右；处理温度在350～600℃的范围内，例如为400℃左右；气体的供给期间T1在1～300sec的范围内，例如为60sec左右。
在此，在处理温度低于350℃时，单硅烷难以吸附于半导体晶圆W的表面，因而不优选这种情况，另外，在处理温度高于600℃时，单硅烷热解而使硅膜堆积，因而不优选这种情况。另外，在处理压力低于27Pa时，压力过低而使单硅烷难以进行吸附，因而不优选这种情况。另外，在处理压力高于6665Pa时，会吸附多层单硅烷而难以控制膜中的硼的浓度，因而不优选这种情况。
在紧接着该第1气体供给工序之后的吹扫工序(S2)中，自支援气体供给部件56的气体喷嘴56A一边控制N2气体的流量一边供给N2气体。在此，N2气体被用作吹扫气体，用于排除处理容器14内残留的单硅烷气体。在此，该N2气体不是在吹扫工序的整个期间内都供给，仅一部分期间供给，例如仅前半段期间供给，后半段期间不供给，仅持续进行抽真空。
关于此时的处理条件，N2气体的流量例如最大为5slm左右。处理压力在27～6665Pa的范围内，处理温度在350～600℃的范围内，吹扫期间T2在0～300sec的范围内，例如为30sec左右。
在该吹扫工序后的第2气体供给工序(S3)中，自含有杂质气体供给部件54的气体喷嘴54A一边控制上述BCl3气体的流量一边供给上述BCl3气体。与此同时，自支援气体供给部件56的气体喷嘴56A一边控制N2气体的流量一边供给N2气体来作为压力调整用气体(参照图2的(C))。该BCl3气体和N2气体在处理容器14内上升，BCl3气体与吸附于半导体晶圆W的表面的单硅烷发生反应而形成含有硼的非晶体硅膜。之后，多余的气体经由上部排气口16和排气喷嘴18被真空排气系统24排出。
此时的处理条件为：BCl3气体的流量在例如1～500sccm的范围内，例如为100sccm左右；N2气体的流量最大为5slm左右；处理压力在27～6665Pa(0.2～50Torr)的范围内，例如为533Pa(4Torr)左右；处理温度在350～600℃的范围内，例如为400℃左右；气体的供给期间T3在1～300sec的范围内，例如为60sec左右。
在此，在处理温度低于350℃时，吸附于半导体晶圆W的表面的单硅烷与BCl3难以发生反应，因而不优选这种情况，此外，在处理温度高于600℃时，需要升温时间，因而不优选这种情况。
在紧接着该第2气体供给工序之后的吹扫工序(S4)中，与步骤S2的吹扫工序同样地自支援气体供给部件56的气体喷嘴56A一边控制N2气体的流量一边供给N2气体。实际上，N2气体自第2气体供给工序连续地供给。在此，N2气体被用作吹扫气体，用于排除处理容器14内残留的BCl3气体。在此，该N2气体不是在吹扫工序的整个期间内都供给，仅一部分期间供给，例如仅前半段期间供给，后半段期间不供给，仅持续进行抽真空。
此时的处理条件与先前的步骤S2的吹扫工序相同。即，N2气体的流量例如最大为5slm左右。处理压力在27～6665Pa的范围内，处理温度在350～600℃的范围内，吹扫期间T4在0～300sec的范围内，例如30sec左右。
以上的步骤S1～S4的各工序构成一个循环，以规定的次数反复进行该循环。该循环数取决于应该成膜的目标膜厚，一个循环形成例如0.2～0.7nm左右的膜厚，因此，若需要例如60nm左右的膜厚，就进行100次循环左右。如以上那样，层叠形成由掺杂有作为杂质的B(硼)的非常薄的原子级的厚度的非晶体硅膜构成的薄膜，从而能够以埋入性良好的状态埋入形成于半导体晶圆W的表面的凹部4(参照图12)内。
在此，参照图4所示的示意图说明通过上述成膜而生成的掺杂有硼的非晶体硅膜的成膜过程。图4是表示使用量子化学计算来模拟掺杂有硼的非晶体硅膜的成膜过程时的结果的示意图。在各图的下部记载了活化能(eV)。在此，特别利用模拟验证了使用了SiH4和BCl3的交替供给(ALD法)的低温成膜的可能性。
首先，当自外部导入的SiH4接近在半导体晶圆的表面已经形成的Si-B键时(参照图4的(A))，B原子发挥催化剂作用，如图4的(B)所示，自SiH4去除H2而生成SiH2，该SiH2容易地被B吸附段(site)拉入。具体而言，SiH2向B吸附段的活化能降低为1.2eV左右。另外，没有B(硼)的情况下，活化能为+2.4eV左右。之后，如图4的(C)所示，链状地形成Si-Si键。
由以上可知，在以往进行的、仅单独供给SiH4无法进行实用的成膜的350℃左右的低温条件下也能成膜，且通过交替地供给气体的ALD成膜能够得到阶段式覆盖良好的薄膜。
另一方面，利用仅使用SiH4来进行的通常的CVD法几乎无法进行实用的成膜。另外，利用仅使用Si2H6的CVD法在处理温度为400℃时也能够成膜，但，其阶段式覆盖不超过80％左右，而无法得到良好的结果。
这样，在能够真空排气的处理容器14内在半导体晶圆W的表面形成含有杂质的硅膜的薄膜的形成方法中，通过反复交替进行以由硅和氢构成的硅烷系气体吸附于半导体晶圆W的表面的状态向处理容器14内供给该硅烷系气体的第1气体供给工序、向处理容器14内供给含有杂质的气体的第2气体供给工序来以非晶体状态形成含有杂质的硅膜，因此即使在较低温的条件下也能够形成埋入特性良好的非晶体状态的含有杂质的硅膜。
评价本发明方法
在此，实际实施本发明方法来形成掺杂有硼的非晶体硅膜，并说明其评价结果。在此，使用硅基板作为半导体晶圆，在该表面形成有作为基底层的氧化硅膜，在该氧化硅膜上形成有孔径为50nm、长径比为7的凹部。并且，在该氧化硅膜上形成有作为杂质掺杂有硼的非晶体的硅膜。
作为成膜方法，首先采用了参照图2的(A)～图2的(C)说明的成膜方法。使用SiH4作为硅烷系气体，使用B Cl3作为含有杂质的气体。处理条件为：SiH4气体的流量为2000sccm，BCl3气体的流量为200sccm，N2气体在用作吹扫气体时的流量为2slm，在用作压力调整用气体时的流量为1slm。处理温度为将整体设定为400℃，第1气体供给工序和第2气体供给工序的处理压力均为533Pa(4Torr)。各工序的时间为：T1为30sec，T2为30sec，T3为30sec，T4为30sec。
通过这样，对表面为沟槽构造的晶圆进行成膜的结果，以60次循环获得了的掺杂有硼的非晶体状态的硅膜。此时的结果表示在图5中。图5是表示如上述那样利用ALD法将掺杂有硼的非晶体状态的硅膜形成在凹部时的电子显微镜照片的示意图。在此，凹部的直径为50nm，并且，凹部的长径比(A/R)为“7”。在图中，沿着凹部内记述了膜厚的尺寸。当由该图5进行判断时，阶段式覆盖为95％以上而取得了优良的结果。
另外，在上述成膜方法的第1实施例中，如图2的(C)所示，N2气体在吹扫工序T2、T4中作为吹扫气体被供给，在第2气体供给工序中作为压力调整用气体被供给，但并不限定于此，也可以如以下说明那样进行供给。图2的(D)～图2的(F)表示N2气体的供给形态的变形实施例。图2的(D)所示的情况与图2的(C)所示的情况不同，在第2气体供给工序的前后的两吹扫工序中，在前半部分不供给N2气体，在后半部分供给N2气体。并且，与图2的(C)的情况相同，在第2气体供给工序中将N2气体作为压力调整用气体进行供给。
对于第2气体供给工序的前后的两吹扫工序的N2气体的供给形态，图2的(E)所示的情况与图2的(C)所示的情况相同，在第2气体供给工序中不供给N2气体(压力调整用气体)。另外，在图2的(D)所示的情况中，在第2气体供给工序中不供给N2气体。
图2的(F)所示的情况与上述不同，在第2气体供给工序的前后的两吹扫工序中在整个全部的期间都不供给N2气体(吹扫气体)，在第2气体供给工序中与图2的(C)所示的情况同样地供给N2气体(压力调整用气体)。这样，吹扫气体、压力调整用气体的供给能够采用各种各样的形态。如上述那样，在第2气体供给工序中供给压力调整用气体的理由在于，在第1和第2气体供给工序间压力大幅度发生变化时容易产生硅的迁移。
第2实施例
接着，对本发明的成膜装置和薄膜的形成方法的第2实施例进行说明。在上述的第1实施例中对以非晶体状态形成含有杂质的硅膜的情况进行了说明，该第2实施例为以非晶体状态形成含有杂质的锗硅膜的情况。
图6是表示这样的成膜装置的第2实施例的一例的结构图，图7是表示本发明方法的第2实施例的各气体的供给形态的一例的时间图，图8是表示本发明方法的第2实施例的各工序的一例的流程图。其中，在图6～图8中，分别对与图1～图3所示的部分相同的部分标注同一附图标记，并省略其说明。
如图6所示，在该第2实施例的成膜装置12中，如上所述，作为薄膜，以非晶体状态形成含有杂质的锗硅膜，在气体供给部件上除了先前说明的硅烷系气体供给部件52、含有杂质气体供给部件54和支援气体供给部件56之外还设有锗系气体供给部件80。该锗系气体供给部件80与上述其他的气体供给系统相同，具有贯通上述歧管26的侧壁且其顶端部进入处理容器14内地设置的气体喷嘴80A。
该气体喷嘴80A连接有气体通路82，且在该气体通路82中依次夹设有开闭阀82A和如质量流量控制器这样的流量控制器82B，一边控制锗系气体的流量一边使锗系气体流动。作为该锗系气体，包括从由GeH4气体、GeH6气体和Ge2H6气体构成的组中选择的一种以上的气体，在此，采用GeH4气体。
在利用该第2实施例的成膜装置12进行的成膜方法的第2实施例中，如图7和图8所示，GeH4气体(参照图7的(D)和图8的S1)，与作为硅烷系气体的SiH4气体同时且同步地向处理容器14内供给。即，该Ge H4气体在图7所示的各循环内的第1气体供给工序T1中被供给，而与第1实施例的情况相同地利用ALD法来成膜。由此，由硅和锗构成的膜中含有作为杂质的硼(B)，而形成含有硼的非晶体状态的锗硅膜。
在该情况下，以与参照图2等在第1实施例中所说明的形态相同的形态进行吹扫工序。而且，第1气体供给工序、第2气体供给工序及吹扫工序的处理条件，例如处理压力、处理温度、各气体的流量与第1实施例所说明的情况相同。在该情况下，第1气体供给工序的锗系气体的流量在100～2000sccm的范围内，例如为500sccm左右。
另外，参照图2的(D)～图2的(F)对在上述的第1实施例中的N2气体的供给形态分别进行了说明，当然，该各种供给形态也能够适用于该第2实施例。
这样，在能够真空排气的处理容器14内在被处理体的表面形成含有杂质的锗硅膜的薄膜的形成方法中，通过反复交替进行如下工序：以由硅和氢构成的硅烷系气体以及由锗元素和氢构成的锗系气体吸附于半导体晶圆W的表面的状态向处理容器14内供给硅烷系气体和锗系气体的第1气体供给工序、向处理容器14内供给含有杂质的气体的第2气体供给工序，而以非晶体状态形成了含有杂质的锗硅膜，因此能够形成即使在比较低的低温时埋入特性也良好的非晶体状态的含有杂质的锗硅膜。
本发明方法的第3实施例
接着，说明本发明方法的第3实施例。在先前说明的成膜方法中，例示说明了在第1实施例中作为薄膜而形成非晶体状态的掺杂有硼的硅膜、在第2实施例中作为薄膜而形成非晶体状态的掺杂有硼的锗硅膜的情况，但也可以将它们组合。图9是用于说明这样的本发明方法的第3实施例的工序的说明图。在此，例示说明了在导电膜上形成上述各薄膜，并且在最后进行退火处理的情况。
首先，如图9的(A)所示，在作为被处理体的半导体晶圆W的表面形成有导电膜90。作为该导电膜90，应用例如多被用作电极的TiN膜等。然后，使用成膜方法的上述第1实施例或者其变形实施例，在该导电膜90上形成作为薄膜的非晶体状态的掺杂有硼的硅膜92。
接着，如图9的(B)所示，使用成膜方法的上述第2实施例或者其变形实施例，在该硅膜92上形成作为薄膜的非晶体状态的掺杂有硼的锗硅膜94。在此，上述硅膜92的厚度例如为2nm以下，上述锗硅膜94的厚度例如为90nm以下。在该情况下，若使用图6所示的第2实施例的成膜装置，则能够使用一个成膜装置连续地形成上述硅膜92和上述锗硅膜94。
接着，如图9的(C)所示，对上述各薄膜实施退火处理(退火工序)使上述锗硅膜94中的锗扩散、混合到两薄膜92、94中，而形成混合膜96。该退火工序的温度例如在410～500℃的范围内。另外，该退火工序可以根据需要来进行，有时也不进行该退火工序。
在此，上述锗硅膜94的厚度例如厚达90nm，因此，在形成该锗硅膜94时，也可以使用成膜方法的第2实施例形成锗硅膜94的中间过程的厚度例如到10nm左右，剩下的80nm的厚度使用作为以往的成膜方法的CVD(Chemical VaporDepoSition：化学气相沉积)来形成掺杂有硼的锗硅膜。在该情况下也优选最后进行退火处理。
这样，形成混合膜96，从而在埋入例如像沟槽部分这样的凹部时，只要在形成作为晶种层的掺杂有硼的B-Si膜之后，成膜掺杂有硼的B-SiGe膜，就能够具有如下优点：即使低温成膜阶段式覆盖也良好且能够得到优良的埋入特性。
应用于半导体元件的应用例
接着，对应用了由本发明方法形成的薄膜的半导体元件的应用例进行说明。图10是表示使用了由本发明方法形成的薄膜的半导体元件的一例的放大剖视图。该半导体元件100例如由圆筒构造的电容器102构成。具体而言，该电容器102形成在细微的圆筒槽104内，该圆筒槽104是在例如作为硅基板的半导体晶圆W的表面凹陷成凹部状而形成的。
即，该电容器102具有沿上述凹部状的圆筒槽104的内壁形成的下部电极106，在该下部电极106上依次层叠形成有高介电常数膜108和上部电极110。上述下部电极106和上部电极110例如能够分别使用TiN膜，上述高介电常数膜108例如能够使用氧化锆(ZrO)。
而且，通过在上述上部电极110上形成导电膜112，而埋入上述圆筒槽104内，在该导电膜112上通过溅射等形成例如由钨膜构成的布线膜114。在此，作为上述圆筒槽104内的埋入用导电膜112，使用由前面所述的本发明方法形成的硅膜92、锗硅膜94、混合膜96(参照图9)。
在埋入上述圆筒构造的电容器102的圆筒槽104内时，使用例如利用CVD法成膜掺杂有硼的锗硅膜的以往所使用的成膜方法无法得到充分的阶段式覆盖而不实用，但是采用上述的本发明方法的成膜方法，能够利用较高的阶段式覆盖埋入圆筒槽104内。
另外，利用由本发明方法形成的薄膜、即硅膜92、锗硅膜94、混合膜96能够使利用溅射形成的布线膜114和由TiN膜构成的上部电极110之间的耐机械应力的性能提高。
本发明方法的第4实施例
接着，说明本发明方法的第4实施例。在图10所示的应用于半导体元件的应用例中，例如在由TiN膜构成的上部电极110上形成了非晶体的掺杂有硼的硅膜92等，在此，作为上述上部电极110，也可以采用交替地多次层叠了TiN膜和非晶体的掺杂有硼的硅膜92的层叠构造。由此，能够缓和该上部电极110自身的应力。
图11是表示用于说明这样的本发明方法的第4实施例的上部电极的附近的剖视图。在此，仅表示膜的层叠顺序而没有表示圆筒槽。另外，对与图10所示的层叠构造相同的结构部分标注同一附图标记。
在该第4实施例中，如上述那样，作为上述上部电极110，采用了代替较厚的TiN膜，而是如图11所示那样使较薄的TiN膜120和利用本发明方法形成的较薄的非晶体的掺杂有硼的硅膜92的成膜处理交替地反复进行多次而形成的层叠膜122。在图示例中，例示了使TiN膜120和硅膜92的成膜处理反复进行了3次的状态，但该反复次数没有特别限定。此时的上部电极110的硅膜92的一层的厚度例如为5～15nm左右，TiN膜120的一层的厚度例如为5～20nm左右。
为了形成这样的TiN膜120，只要在图1、图6所示的成膜装置中设置含有钛的气体供给部件和氮化气体供给部件、一边控制上述气体的流量一边供给上述气体即可。作为该含有钛的气体例如能够使用TiCl4气体，另外，作为氮化气体能够使用NH3气体，但不限定于上述气体种类。在TiN膜120的成膜时可以同时向处理容器供给上述两种气体来利用CVD法成膜，也可以交替地反复向处理容器供给上述两种气体来利用ALD法成膜。
由此，能够如上述那样缓和上部电极110自身的应力。而且，由该层叠膜122构成的上部电极110和导电膜112能够连续地在同一成膜装置内形成。另外，在由上述的层叠膜122构成的上部电极110上，当然，也可以如图10中所说明的那样，层叠硅膜92、锗硅膜94、混合膜96而构成导电膜112。
另外，在上述成膜方法的各实施例中，是间歇性地供给N2气体，但并不限定于此，也可以在整个成膜处理期间连续地供给N2气体，以使压力不发生大的变动。
另外，在上述成膜方法的各实施例中，作为各吹扫工序的吹扫气体、第2气体供给工序的压力调整用气体使用了N2气体，但也可以使用Ar、He等稀有气体来代替。进而，在上述各实施例中，作为各吹扫工序的吹扫气体、第2气体供给工序的压力调整用气体使用了N2气体，但也可以代替上述N2气体、稀有气体，或者与上述N2气体、稀有气体一起混合地使用H2(氢气)气体。特别是使用H2气体时，该H2气体对硅起到抑制迁移的作用，因此能够防止硅膜微粒化而吸附的情况，能够进一步提高埋入特性。
另外，在上述成膜方法的各实施例中，主要在第2气体供给工序中供给压力调整用气体，但也可以代替这种方式，或者与之同时地在第1气体供给工序中也供给压力调整用气体。另外，在上述成膜方法的各实施例中，以使用单硅烷作为由硅和氢构成的硅烷系气体的情况为例进行了说明，但并不限定于此，可以使用从由硅烷、乙硅烷、丙硅烷、丁硅烷等高级硅烷构成的组中选择一种以上的气体。
另外，在上述成膜方法的各实施例中，为了使非晶体硅膜或非晶体锗硅膜含有杂质(掺杂剂)而使用了BCl3气体，但并不限定于此，上述含有杂质的气体可以使用从由BCl3、PH3、PF3、AsH3、PCl3、B2H6构成的组中选择的一种以上的气体，也可以掺杂各种杂质。
另外，在此，如图1和图6所示，以处理容器14采用一层的单管式的批量式成膜装置为例进行了说明，但并不限定于此，处理容器14采用由内筒和外筒构成的双层管式的批量式成膜装置的情况也能够应用于本发明。此外，气体喷嘴52A、54A、56A、80A使用了仅从其顶端排出气体的直管式气体喷嘴，但并不限定于此，也可以使用以规定的间隔在沿处理容器14的长度方向配置的气体管设有多个气体喷射孔而自各气体喷射孔喷射气体的、所谓的分散型的气体喷嘴。
此外，在此，如上述那样，以一次处理多张半导体晶圆W的批量式成膜装置为例进行了说明，但并不限定于此，当然，逐张处理半导体晶圆W的、所谓的单片式成膜装置也能够应用本发明。
另外，在此，作为被处理体以半导体晶圆为例进行了说明，该半导体晶圆包括硅基板、GaAS、SiC、GaN等化合物半导体基板，而且不限定于这些基板，用于液晶显示装置的玻璃基板、陶瓷基板等也能够应用本发明。
采用本发明的薄膜的形成方法及成膜装置，能够发挥如下的优良的作用效果。
根据技术方案1及其从属技术方案，在能够真空排气的处理容器内在被处理体的表面形成含有杂质的硅膜的薄膜的形成方法中，通过反复交替地进行以由硅和氢构成的硅烷系气体吸附于被处理体的表面的状态向处理容器内供给该硅烷系气体的第1气体供给工序、向处理容器内供给含有杂质的气体的第2气体供给工序，来以非晶体状态形成含有杂质的硅膜，因此即使在较低温的条件下也能够形成埋入特性良好的非晶体状态的含有杂质的硅膜。
根据技术方案8及其从属技术方案，在能够真空排气的处理容器内在被处理体的表面形成含有杂质的锗硅膜的薄膜的形成方法中，通过反复交替地进行以由硅和氢构成的硅烷系气体以及由锗元素和氢构成的锗系气体吸附于被处理体的表面的状态向处理容器内供给硅烷系气体和锗系气体的第1气体供给工序、向处理容器内供给含有杂质的气体的第2气体供给工序，来以非晶体状态形成含有杂质的锗硅膜，因此即使在较低温的条件下也能够形成埋入特性良好的非晶体状态的含有杂质的锗硅膜。
本申请以2010年5月1日向日本专利局提交的日本专利申请第2010-106031号和以2011年3月1日向日本专利局提交的日本专利申请第2011-043771号为基础，主张其优先权，在本说明书中包含其整个公开内容作为参照。

Claims (18)

1.一种薄膜的形成方法，其为在能够真空排气的处理容器内在被处理体的表面形成含有杂质的硅膜的薄膜的形成方法，其特征在于，
通过反复交替地进行以由硅和氢构成的硅烷系气体吸附于上述被处理体的表面的状态向上述处理容器内供给该硅烷系气体的第1气体供给工序、向上述处理容器内供给含有杂质的气体的第2气体供给工序，来以非晶体状态形成含有上述杂质的硅膜。
2.根据权利要求1所述的薄膜的形成方法，其特征在于，
上述第1和第2气体供给工序中的处理温度均在350～600℃的范围内。
3.根据权利要求1所述的薄膜的形成方法，其特征在于，
上述第1和第2气体供给工序中的处理压力均在27～6665Pa即0.2～50Torr的范围内。
4.根据权利要求1所述的薄膜的形成方法，其特征在于，
在上述第1气体供给工序和上述第2气体供给工序之间，进行用于排除上述处理容器内的残留气体的吹扫工序。
5.根据权利要求4所述的薄膜的形成方法，其特征在于，
在上述吹扫工序的整个期间或一部分期间，供给用于促进残留气体的排除的吹扫气体。
6.根据权利要求1所述的薄膜的形成方法，其特征在于，
上述硅烷系气体由从由硅烷和高级硅烷构成的组中选择的一种以上的气体构成。
7.根据权利要求1所述的薄膜的形成方法，其特征在于，
上述含有杂质的气体由从由BCl3、PH3、PF3、AsH3、PCl3、B2H6构成的组中选择的一种以上的气体构成。
8.一种薄膜的形成方法，其为在能够真空排气的处理容器内在被处理体的表面形成含有杂质的硅膜的薄膜的形成方法，其特征在于，
通过反复交替进行以由硅和氢构成的硅烷系气体以及由锗元素和氢构成的锗系气体吸附于上述被处理体的表面的状态向上述处理容器内供给上述硅烷系气体和上述锗系气体的第1气体供给工序、向上述处理容器内供给含有杂质的气体的第2气体供给工序，来以非晶体状态形成含有上述杂质的锗硅膜。
9.根据权利要求8所述的薄膜的形成方法，其特征在于，
上述第1和第2气体供给工序中的处理温度均在350～600℃的范围内。
10.根据权利要求8所述的薄膜的形成方法，其特征在于，
上述第1和第2气体供给工序中的处理压力均在27～6665Pa即0.2～50Torr的范围内。
11.根据权利要求8所述的薄膜的形成方法，其特征在于，
在上述第1气体供给工序和上述第2气体供给工序中的至少一个的气体供给工序中供给压力调整用气体。
12.根据权利要求8所述的薄膜的形成方法，其特征在于，
上述硅烷系气体由从由硅烷和高级硅烷构成的组中选择的一种以上的气体构成。
13.根据权利要求8所述的薄膜的形成方法，其特征在于，
上述锗系气体包含从由GeH4气体、GeH6气体、Ge2H6气体构成的组中选择的一种以上的气体。
14.根据权利要求8所述的薄膜的形成方法，其特征在于，
上述含有杂质的气体由从由BCl3、PH3、PF3、ASH3、PCl3、B2H6构成的组中选择的一种以上的气体构成。
15.一种薄膜的形成方法，其特征在于，
在进行了权利要求1所述的薄膜的形成方法之后进行权利要求8所述的薄膜的形成方法。
16.根据权利要求15所述的薄膜的形成方法，其特征在于，
在形成上述薄膜之后，进行退火工序。
17.一种成膜装置，其用于在被处理体的表面形成含有杂质的薄膜，其特征在于，该成膜装置包括：
处理容器，其能够收容上述被处理体；
保持部件，其用于在上述处理容器内保持上述被处理体；
加热部件，其用于加热上述被处理体；
气体供给部件，其用于向上述处理容器内供给必要的气体；
真空排气系统，其用于排出上述处理容器内的气氛气体；
控制部件，其用于控制装置整体的动作以进行权利要求1所述的薄膜的形成方法。
18.一种成膜装置，其用于在被处理体的表面形成含有杂质的薄膜，其特征在于，该成膜装置包括：
处理容器，其能够收容上述被处理体；
保持部件，其用于在上述处理容器内保持上述被处理体；
加热部件，其用于加热上述被处理体；
气体供给部件，其用于向上述处理容器内供给必要的气体；
真空排气系统，其用于排出上述处理容器内的气氛气体；
控制部件，其用于控制装置整体的动作以进行权利要求8所述的薄膜的形成方法。
CN201110109132.4A 2010-05-01 2011-04-28 薄膜的形成方法及成膜装置 Active CN102237267B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010106031 2010-05-01
JP2010-106031 2010-05-01
JP2011-043771 2011-03-01
JP2011043771A JP5696530B2 (ja) 2010-05-01 2011-03-01 薄膜の形成方法及び成膜装置

Publications (2)

Publication Number Publication Date
CN102237267A true CN102237267A (zh) 2011-11-09
CN102237267B CN102237267B (zh) 2014-10-01

Family

ID=44858568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110109132.4A Active CN102237267B (zh) 2010-05-01 2011-04-28 薄膜的形成方法及成膜装置

Country Status (5)

Country Link
US (2) US8728957B2 (zh)
JP (1) JP5696530B2 (zh)
KR (1) KR101498960B1 (zh)
CN (1) CN102237267B (zh)
TW (2) TWI497595B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575763A (zh) * 2014-10-15 2016-05-11 中芯国际集成电路制造(上海)有限公司 应力层的形成方法和晶体管的形成方法
CN107533975A (zh) * 2015-05-08 2018-01-02 株式会社Eugene科技 非晶薄膜形成方法
TWI821028B (zh) * 2021-03-18 2023-11-01 日商鎧俠股份有限公司 半導體製造裝置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
FI124354B (fi) * 2011-04-04 2014-07-15 Okmetic Oyj Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille
JP5794949B2 (ja) * 2012-05-29 2015-10-14 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP2014192485A (ja) * 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置
CN104465657B (zh) * 2013-09-22 2017-10-20 中芯国际集成电路制造(上海)有限公司 互补tfet 及其制造方法
JP6267080B2 (ja) 2013-10-07 2018-01-24 東京エレクトロン株式会社 シリコン窒化物膜の成膜方法および成膜装置
JP6456185B2 (ja) 2015-02-26 2019-01-23 東京エレクトロン株式会社 シリコン含有膜の成膜方法
NL2015533B1 (en) * 2015-09-30 2017-04-20 Tempress Ip B V Method of manufacturing of a solar cell and solar cell thus obtained.
JP6624998B2 (ja) 2016-03-30 2019-12-25 東京エレクトロン株式会社 ボロンドープシリコンゲルマニウム膜の形成方法および形成装置
JP6613213B2 (ja) * 2016-07-26 2019-11-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN108807264B (zh) * 2017-05-02 2023-09-12 应用材料公司 形成钨支柱的方法
KR102501287B1 (ko) * 2018-07-30 2023-02-21 어플라이드 머티어리얼스, 인코포레이티드 낮은 온도들에서의 선택적 규소 게르마늄 에피택시 방법
JP6957442B2 (ja) * 2018-11-30 2021-11-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN111403271A (zh) * 2020-03-30 2020-07-10 深圳市拉普拉斯能源技术有限公司 一种对硅片表面进行沉积掺杂的工艺方法
CN111816735B (zh) * 2020-07-10 2023-05-09 普乐新能源科技(泰兴)有限公司 一种ald制作非晶硅的方法
CN113555469B (zh) * 2021-07-21 2024-05-10 苏州腾晖光伏技术有限公司 一种背部钝化接触结构及其制备方法、太阳能电池

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1938447A (zh) * 2004-03-29 2007-03-28 大见忠弘 成膜装置及成膜方法
US20090193814A1 (en) * 2008-02-01 2009-08-06 Amerigon Incorporated Condensation and humidity sensors for thermoelectric devices
CN101631894A (zh) * 2006-12-08 2010-01-20 瓦里安半导体设备公司 原子层沉积的技术

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58104094A (ja) * 1981-12-14 1983-06-21 Seiko Epson Corp 原子層エピタキシヤル法
JPH0766909B2 (ja) * 1984-07-26 1995-07-19 新技術事業団 元素半導体単結晶薄膜の成長法
JP2742789B2 (ja) * 1987-08-12 1998-04-22 セイコーエプソン株式会社 シリコン薄膜の製造方法及びシリコン薄膜製造装置
JP3158259B2 (ja) * 1992-01-29 2001-04-23 株式会社東芝 成膜方法
JPH05226279A (ja) * 1992-02-10 1993-09-03 Toshiba Corp 半導体装置の製造方法
JP2881069B2 (ja) * 1992-03-27 1999-04-12 大同ほくさん株式会社 半導体デバイスの製法
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
KR100343144B1 (ko) * 1999-10-06 2002-07-05 윤종용 원자층 증착법을 이용한 박막 형성 방법
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
TW475207B (en) * 2000-07-24 2002-02-01 United Microelectronics Corp Method to improve hump phenomenon on surface of doped polysilicon layer
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7399388B2 (en) * 2003-07-25 2008-07-15 Applied Materials, Inc. Sequential gas flow oxide deposition technique
JP4179311B2 (ja) * 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR100711519B1 (ko) * 2005-08-19 2007-04-27 삼성전자주식회사 고농도로 도핑된 실리콘 박막의 형성 방법 및 이를 이용한비휘발성 메모리 장치의 제조 방법
JP2007061711A (ja) * 2005-08-30 2007-03-15 Sharp Corp 真空処理装置および真空処理装置の圧力調整方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1938447A (zh) * 2004-03-29 2007-03-28 大见忠弘 成膜装置及成膜方法
CN101631894A (zh) * 2006-12-08 2010-01-20 瓦里安半导体设备公司 原子层沉积的技术
US20090193814A1 (en) * 2008-02-01 2009-08-06 Amerigon Incorporated Condensation and humidity sensors for thermoelectric devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575763A (zh) * 2014-10-15 2016-05-11 中芯国际集成电路制造(上海)有限公司 应力层的形成方法和晶体管的形成方法
CN105575763B (zh) * 2014-10-15 2018-02-16 中芯国际集成电路制造(上海)有限公司 应力层的形成方法和晶体管的形成方法
CN107533975A (zh) * 2015-05-08 2018-01-02 株式会社Eugene科技 非晶薄膜形成方法
TWI821028B (zh) * 2021-03-18 2023-11-01 日商鎧俠股份有限公司 半導體製造裝置

Also Published As

Publication number Publication date
TWI497595B (zh) 2015-08-21
TW201209918A (en) 2012-03-01
TW201530657A (zh) 2015-08-01
KR101498960B1 (ko) 2015-03-05
CN102237267B (zh) 2014-10-01
KR20110122059A (ko) 2011-11-09
JP2011254063A (ja) 2011-12-15
US20140206180A1 (en) 2014-07-24
US20110269315A1 (en) 2011-11-03
US8728957B2 (en) 2014-05-20
JP5696530B2 (ja) 2015-04-08
US9190271B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
CN102237267B (zh) 薄膜的形成方法及成膜装置
US9520282B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9837262B2 (en) Method of manufacturing a SiOCN film, substrate processing apparatus and recording medium
US9777366B2 (en) Thin film forming method
US9607827B2 (en) Method of manufacturing semiconductor device, and recording medium
US8431494B2 (en) Film formation method and film formation apparatus
JP6068130B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11417518B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20130337660A1 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
US9396929B2 (en) Method of manufacturing a semiconductor device, substrate processing apparatus and recording medium
JP6583064B2 (ja) マスク構造体の形成方法及び成膜装置
US9388495B2 (en) Method of forming mask structure
JP7213726B2 (ja) 成膜方法及び熱処理装置
CN113053725A (zh) 膜形成方法和膜形成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant