TWI497595B - 薄膜形成方法及膜形成設備 - Google Patents

薄膜形成方法及膜形成設備 Download PDF

Info

Publication number
TWI497595B
TWI497595B TW100114481A TW100114481A TWI497595B TW I497595 B TWI497595 B TW I497595B TW 100114481 A TW100114481 A TW 100114481A TW 100114481 A TW100114481 A TW 100114481A TW I497595 B TWI497595 B TW I497595B
Authority
TW
Taiwan
Prior art keywords
gas
film
ruthenium
processing chamber
germanium
Prior art date
Application number
TW100114481A
Other languages
English (en)
Other versions
TW201209918A (en
Inventor
Kazuhide Hasebe
Akinobu Kakimoto
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201209918A publication Critical patent/TW201209918A/zh
Application granted granted Critical
Publication of TWI497595B publication Critical patent/TWI497595B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

薄膜形成方法及膜形成設備 【相關申請案之交互參照】
本申請案係主張在2010年5月1日向日本專利局提出申請之日本專利申請案第2010-106031號的優先權以及在2011年3月1日向日本專利局提出申請之日本專利申請案第2011-043771號的優先權，其整體揭露內容乃藉由參考文獻方式合併於此。
本發明係關於用以將含有雜質的薄膜形成在例如半導體晶圓之待處理物件之表面上的膜形成方法與膜形成設備。
一般而言，為了製造半導體積體電路，吾人會在包含矽基板等等的半導體晶圓上執行例如膜形成、蝕刻、氧化、擴散、表面改質、原生氧化物去除等等的各種製程。將從這些各種製程之中，示範性地說明膜形成。在例如DRAM等等之半導體積體電路的製造期間，吾人可藉由在形成於半導體晶圓之表面上的絕緣膜中形成例如接觸孔、穿孔、配線溝槽、具有圓柱形結構之電容器之圓柱形溝槽等等的凹部、並且以導電薄膜來填充這些凹部，而執行膜形成製程。
在過去已將含有雜質的矽膜使用作為填入凹部內的薄膜，此係因為此矽膜具有相對良好的階梯覆蓋(step coverage)以及相對低的成本。將參考圖12A與12B來說明一種凹部填充方法。圖12A與12B係顯示其中對形成在半導體晶圓之表面上的凹部進行填充之一範例的視圖。
如圖12A所示，將例如由SiO2 等等所形成的絕緣膜2薄薄地形成在包含例如矽基板等等之半導體晶圓W(其為待處理物件)的表面上，並且將凹部4形成在絕緣膜2中。凹部4為與下層或基板本身接觸用的接觸孔、穿孔、配線溝槽、具有圓柱形結構之電容器的圓柱形溝槽等等。在圖12A中示範性地顯示與基板本身接觸用的接觸孔。且，如圖12B所示，將導電薄膜6形成在半導體晶圓W的表面上，以填充凹部4。通常將含有雜質的矽膜使用作為如上所述的薄膜6。
吾人知悉下列方法可作為用以形成薄膜6的膜形成方法：藉由交替供應包含屬於半導體之矽元素(例如SiCl4 等等)的氣體以及包含雜質元素(例如BCl3 等等)的氣體而在約1到10-6 Pa的低壓下形成含有雜質之單晶薄膜的膜形成方法(專利文獻1)；藉由供應例如單矽烷(SiH4 )氣體以及藉由供應膦(phosphine)氣體而交替形成聚矽層及磷吸附層的膜形成方法(專利文獻2)；以及藉由同時供應單矽烷與三氯化硼(BCl3 )而利用化學氣相沉積(CVD，Chemical Vapor Deposition)形成膜的膜形成方法(專利文獻3)等等。
先前技術文獻
(專利文獻1)日本專利公開公報特開昭61-034928號
(專利文獻2)日本專利公開公報特開平05-251357號
(專利文獻3)日本專利公開公報特開平08-153688號
順帶一提，當微型化要求並非如此高而使設計規則相對地簡單時，可順利地執行如上所述之凹部填充，而上述每一膜形成方法可因為高階梯覆蓋而達到良好的填充特性。然而，近年來隨著微型化要求的增加因而使設計規則變得更為嚴格，所以已無法達到足夠的填充特性。又，舉例而言，如圖12B所示，無法忽略的孔隙8形成在膜中，因此增加接觸電阻。
尤其，近來，隨著每一凹部4之孔徑為等於或小於40 nm以及每一凹部4之縱橫比為等於或大於10的嚴格設計規則要求，所以亟需可早期解決上述問題的方法。
考慮到上述問題而產生本發明以有效解決這些問題。本發明提供即使在相對低之溫度下仍可形成例如含有雜質並具有良好填充特性之矽膜或矽鍺膜之非晶薄膜的薄膜形成方法與膜形成設備。
依照申請專利範圍第1項，本發明係提供一種用以在允許真空排氣之處理腔室中將含有雜質的矽膜形成於待處理物件之表面上的薄膜形成方法，該方法包含下列步驟：交替並重複執行第一氣體供應程序以及第二氣體供應程序，以形成含有雜質的非晶矽膜，其中第一氣體供應程序係將由矽與氫所構成的矽烷基氣體供應到處理腔室內，以使矽烷基氣體吸附到待處理物件之表面上的狀態，而第二氣體供應程序則是將含雜質氣體供應到該處理腔室內。
依照申請專利範圍第8項之本發明係提供一種用以在允許真空排氣之處理腔室中將含有雜質的矽膜形成於待處理物件之表面上的薄膜形成方法，該方法包含下列步驟：交替並重複執行第一氣體供應程序以及第二氣體供應程序，以形成含有雜質的非晶矽鍺膜，其中第一氣體供應程序係將由矽與氫所構成的矽烷基氣體以及由鍺與氫所構成的鍺基氣體供應到處理腔室內，以使矽烷基氣體以及鍺基氣體吸附到待處理物件之表面上的狀態，而第二氣體供應程序則是將含雜質氣體供應到該處理腔室內。
依照申請專利範圍第15項之本發明係提供一種薄膜形成方法，該方法包含執行如申請專利範圍第1項所述之薄膜形成方法，然後執行如申請專利範圍第8項所述之薄膜形成方法。
依照申請專利範圍第17項之本發明係提供一種膜形成設備，用以將含有雜質的薄膜形成在待處理物件的表面上，該膜形成設備包含：一處理腔室，於該處理腔室中，一待處理物件能夠被罩住；一固持單元，用以將該待處理物件固持在該處理腔室中；一加熱單元，用以加熱該待處理物件；一氣體供應單元，用以將必需氣體供應到該處理腔室內；一真空排氣系統，用以抽空該處理腔室內的空氣；以及一控制單元，用以控制該設備的整體操作，以執行如申請專利範圍第1項所述之薄膜形成方法。
本發明之額外目的與優點將提及於以下說明內容中，而在某種程度上可從此說明內容顯現，或者可藉由實施本發明而習得。
吾人可藉由以下特別指出的手段與組合而瞭解並獲得本發明之目的與優點。
(本發明之實施例)
現在將參考隨附圖式來說明基於上述發現所達成之本發明的一實施例。在以下說明中，具有實質相同功能與配置的組成元件係由相同參考符號所表示，並且僅在需要時才會做出重複的說明。
以下，將參考隨附圖式來詳細說明依照本發明之一實施例的薄膜形成方法及膜形成設備。
<第一實施例>
圖1係顯示用以執行本發明方法的膜形成設備之第一實施例的一範例之結構圖。如圖式所示，膜形成設備12包含具有圓柱形狀的批式垂直處理腔室14，其具有開放的下端。處理腔室14可由例如具有高耐熱性的石英所形成。
將開放排氣口16設置在處理腔室14的頂棚部分中，並且將在例如與垂直方向垂直之水平方向上彎曲的排氣噴嘴18不間斷地安裝在排氣口16中。且，將包含壓力控制閥20、真空幫浦22等等的真空排氣系統24連接至排氣噴嘴18，俾能使處理腔室14內的空氣因為真空吸引而被抽空。
藉由歧管26來支撐處理腔室14的下端，此歧管具有圓柱形狀並且由例如不銹鋼所形成，本發明並提供一由石英所形成的晶舟28以作為固持單元，於此晶舟上，以預定的節距將屬於待處理物件的複數半導體晶圓W從處理腔室14的底側加以堆疊，可使晶舟28下降與上升並且自由地插入歧管26並與此歧管分離。將例如O形環等等的密封部件30介設在處理腔室14的底端與歧管26的頂端之間，以在處理腔室14的底端與歧管26的頂端之間氣密地維持一空間。在本實施例中，可以實質上固定的節距將例如各自具有約300 mm之直徑的約50到100個半導體晶圓W支撐在晶舟28上。又，亦有使用石英使一部分的歧管26與處理腔室14一體成型的設備的範例。
將晶舟28放置在台座34上，於其間具有由石英所形成的杜瓦瓶(Dewar flask)32，並且將台座34支撐在旋轉軸38的頂端部分上，此旋轉軸係穿過用以開啟與關閉歧管26之底端開口的蓋體36。且，例如，將磁性流體密封件40安裝在穿過蓋體36之旋轉軸38的一部分中，俾能使旋轉軸38被氣密地密封並且被可旋轉地支撐。又，將例如O形環等等的密封部件42安裝在歧管26的底端部分以及蓋體36的周圍部分中，俾能使處理腔室14的內部被加以密封。
將旋轉軸38附接至由舉升機構44(例如晶舟升降機等等)所支撐之手臂46的前端，俾能使晶舟28、蓋體36等等可整體下降與上升。又，藉由將台座34固定安裝至蓋體36，可在不旋轉晶舟28的情況下處理半導體晶圓W。
將包含由碳線所形成之加熱器的加熱單元48安裝在處理腔室14的旁邊而包圍處理腔室14，俾能對設置在處理腔室14內部的半導體晶圓W進行加熱。又，將絕熱體50安裝在加熱單元48的外周圍，俾能確保熱安定性。且，將用以將各種氣體導入並供應到處理腔室14內的各種氣體供應單元安裝在歧管26。
詳細而言，將用以將形成由矽與氫所構成之膜的矽烷基氣體供應到處理腔室14內的矽烷基氣體供應單元52、以及用以將含雜質氣體供應到處理腔室14內的含雜質氣體供應單元54，分別安裝在歧管26。又，在此，若需要的話，將用以將清除氣體或壓力調節氣體供應到處理腔室14內的支援氣體供應單元56安裝在歧管26。在此，使用N2 氣體作為清除氣體或壓力調節氣體。又，可使用例如Ar、He等等的稀有氣體來替代N2 氣體。
矽烷基氣體供應單元52、含雜質氣體供應單元54、以及支援氣體供應單元56分別包含氣體噴嘴54A、54A、以及56A，這些氣體噴嘴係穿過歧管26的側壁並且具有延伸到處理腔室14內的前端部分。將氣體通道62、64、以及66分別連接至氣體噴嘴52A、54A、以及56A，並且相繼地將開啟/關閉閥62A、64A、以及66A與例如質量流量控制器的流率控制器62B、64B、以及66B安裝在氣體通道62、64、以及66中，俾能使矽烷基氣體、含雜質氣體、或N2 氣體以受控的流率流動。在此，將如所述由矽與氫所構成的矽烷基氣體，亦即，僅由矽與氫所構成的矽烷基氣體，例如單矽烷，使用作為矽烷基氣體；將BCl3 氣體使用作為含雜質氣體；以及將N2 氣體使用作為清除氣體或壓力調節氣體。
且，為了控制每一氣體供應的開始或停止、製程溫度、製程壓力等等，或為了控制膜形成設備的整體操作，將包含例如微電腦等等的控制單元70安裝在膜形成設備中。為了儲存用以控制膜形成設備12之操作的程式，控制單元70係包含儲存媒體72。儲存媒體72包含例如軟性磁碟、光碟片(CD，Compact Disc)、硬碟、快閃記憶體、DVD等等。
接著，將說明本發明之膜形成方法的第一實施例，其係藉由使用如上述所構成之第一實施例的膜形成設備12而執行。在如上所述包含電腦之控制單元70的控制下，執行下述每一操作。
圖2係顯示在本發明方法的第一實施例中每一氣體供應類型之範例的時間圖。圖3係顯示本發明方法的第一實施例的每一程序之範例的流程圖，而圖4A到4C係概略顯示SiH4 與BCl3 間之反應過程的視圖。本發明方法係藉由交替並重複執行第一氣體供應程序以及第二氣體供應程序而形成含有雜質的非晶矽膜，於第一氣體供應程序中，將矽烷基氣體供應到處理腔室14內，以使由矽與氫所構成的矽烷基氣體吸附到半導體晶圓W之表面上的狀態；而於第二氣體供應程序中，將含雜質氣體供應到處理腔室14內。
在圖2的時間圖中，高脈衝的部分係指氣體正被供應。詳細而言，藉由將例如作為矽烷基氣體的SiH4 (單矽烷)氣體供應到處理腔室14內而首先執行第一氣體供應程序(圖3的S1)(參見圖2的時間圖(A))。於第一氣體供應程序中，供應單矽烷氣體，以使單矽烷氣體吸附到屬於待處理物件之半導體晶圓W之表面上的狀態。接著，執行清除程序(圖3的S2)，於其中去除處理腔室14內的剩餘氣體(參見圖2的時間圖(C))。又，可省略此清除程序。
接著，藉由將例如作為含雜質氣體的BCl3 氣體供應到處理腔室14內而執行第二氣體供應程序(圖3的S3)(參見圖2的時間圖(B))。因此，BCl3 氣體與吸附到半導體晶圓W之表面上的SiH4 反應，以形成摻有硼(B)的極薄矽膜，其具有例如1個原子等級的厚度。
接著，再次執行清除程序(圖3的S4)，其中去除處理腔室14內的剩餘氣體(參見圖2的時間圖(C))。又，可省略此清除程序。且，在圖3的步驟S5中，確認重複包含步驟S1到S4之1個循環的次數是否達到預定次數。在此，1個循環係指從執行第一氣體供應程序(S1)到執行下一個第一氣體供應程序(S1)的期間。
若在步驟S5中確認重複1個循環的次數未達到預定次數(S5的否)，此方法會回到步驟S1，並且重複執行步驟S1到S4直到重複1個循環的次數達到預定次數為止，以堆疊摻有硼的非晶矽膜。且，若重複1個循環的次數達到預定次數(步驟S5的是)，則結束膜形成。此膜形成方法被稱為所謂原子層沉積(ALD，Atomic Layer Deposition)。
實際上，首先，以多階方式將尚未處理的複數半導體晶圓W支撐在晶舟28上、從處理腔室14的底側運送到事先加熱的處理腔室14內、並且將其罩住而使其處於密封狀態。每一半導體晶圓W的直徑為例如300 mm，而在此，將約50到100個半導體晶圓W罩住。如上所述，參考圖12A與12B，例如在前一個程序中，於每一半導體晶圓W的表面上形成絕緣膜2，並且在絕緣膜2中形成例如接觸孔或配線溝槽的凹部4。
在膜形成期間，藉由真空排氣系統24來真空抽吸處理腔室14內的空氣，因此調節處理腔室14內的壓力。又，在膜形成期間，藉由旋轉晶舟28而使半導體晶圓W以預定的速率旋轉。且，如上所述，相繼且重複地將各種氣體供應到處理腔室14內以執行膜形成。在第一氣體供應程序(S1)中，以受控的流率從矽烷基氣體供應單元52的氣體噴嘴52A供應單矽烷氣體。使單矽烷氣體吸附到在處理腔室14內旋轉並同時上升之半導體晶圓W的表面上，並且藉由真空排氣系統24透過處理腔室14之頂部的排氣口16與排氣噴嘴18來抽空殘留氣體。
此時的製程條件如下：單矽烷氣體的流率係從100分佈到4000 sccm，且例如為約1200 sccm；製程壓力係從27分佈到6665 Pa(0.2到50 Torr)，且例如為約533 Pa(4 Torr)；製程溫度係從350分佈到600℃，且例如為約400℃；以及氣體供應期間T1係從1分佈到300 sec，且例如為約60 sec。
在此，若製程溫度低於350℃，則較為不佳，因為單矽烷難以吸附到半導體晶圓W的表面上。又，若製程溫度高於600℃，則較為不佳，因為單矽烷會熱分解並且沉積矽膜。又，若製程壓力低於27 Pa，則較為不佳，因為此壓力太低而難以使單矽烷吸附。又，若製程壓力高於6665 Pa，則較為不佳，因為會吸附多層的單矽烷並且難以控制膜中的硼濃度。
在第一氣體供應程序之後的清除程序(S2)中，以受控的流率從支援氣體供應單元56的氣體噴嘴56A供應N2 氣體。在此，將N2 氣體使用作為清除氣體，以去除處理腔室14內的剩餘單矽烷氣體。在此，N2 氣體並非在清除程序的整個期間都有供應，而是僅供應一特定期間，舉例而言，將N2 氣體供應上半期間而不供應下半期間，在下半期間僅持續執行真空吸引。
此時的製程條件如下：N2 氣體的流率例如係上至約5 slm；製程壓力係從27分佈到6665 Pa；製程溫度係從350分佈到600℃；以及清除期間T2係從0分佈到300 sec，並且例如為約30 sec。
在清除程序之後的第二氣體供應程序(S3)中，以受控的流率從含雜質氣體供應單元54的氣體噴嘴54A供應BCl3 氣體。在同時，以受控的流率從支援氣體供應單元56的氣體噴嘴56A供應N2 氣體以作為壓力調節氣體(參見圖2的時間圖(C))。BCl3 氣體與N2 氣體在處理腔室14中升高，且BCl3 氣體與吸附到半導體晶圓W之表面上的單矽烷反應，以形成含硼的非晶矽膜。且，藉由真空排氣系統24透過處理腔室14之頂部的排氣口16與排氣噴嘴18來抽空殘留氣體。
此時的製程條件如下：BCl3 氣體的流率例如係從1分佈到500 sccm，並且例如為約100 sccm；N2 氣體的流率係上至約5 slm；製程壓力係從27分佈到6665 Pa(0.2到50 Torr)，並且例如為約533 Pa(4 Torr)；製程溫度係從350分佈到600℃，並且例如為約400℃；以及氣體供應期間T3係從1分佈到300 sec，並且例如為約60 sec。
在此，若製程溫度低於350℃，則較為不佳，因為BCl3 氣體難以與吸附到半導體晶圓W之表面上的單矽烷反應；以及若製程溫度高於600℃，則較為不佳，因為要花費時間來增加溫度。
在第二氣體供應程序之後的清除程序(S4)中，使用與步驟S2之清除程序相同的方式，以受控的流率從支援氣體供應單元56的氣體噴嘴56A供應N2 氣體。實際上，自第二氣體供應程序以來即持續供應N2 氣體。在此，將N2 氣體使用作為清除氣體，以去除處理腔室14內的剩餘BCl3 氣體。在此，N2 氣體並不供應清除程序的整個期間，而是供應一特定期間，舉例而言，將N2 氣體供應上半期間而不供應下半期間，在下半期間僅持續執行真空吸引。
此時的製程條件係與步驟S2的清除程序相同。亦即，N2 氣體的流率例如係上至約5 slm。製程壓力係從27分佈到6665 Pa，製程溫度係從350分佈到600℃，以及清除期間T4係從0分佈到300 sec，並且例如為約30 sec。
僅重複執行預定次數之包含步驟S1到S4之程序的1個循環。雖然循環的數量係取決於待形成膜的目標膜厚度，但由於執行在1個循環期間得到例如約0.2到0.7 nm膜厚度的膜形成，所以假使需要例如約60 nm的膜厚度，吾人則可執行100個循環。如上所述，堆疊例如具有原子等級厚度並摻有B(硼)以作為雜質之極薄非晶矽膜的薄膜，俾能以良好的填充特性將此矽膜填入半導體晶圓W之表面上所形成的凹部4(參見圖12A與12B)內。
在此，將參考圖4A到4C所示之示意圖來說明在膜形成期間所產生之摻有硼之非晶矽膜的膜形成製程。圖4A到4C係概略顯示當藉由使用量子化學計算來模擬摻有硼之非晶矽膜之膜形成製程時所獲得之結果的視圖。活化能eV係顯示在每一個圖的下方。在此，尤其，藉由使用交替供應(ALD法)(其係使用SiH4 以及BCl3 )之低溫膜形成的可能性係由模擬加以證實。
首先，當從外部所導入的SiH4 接近已形成在半導體晶圓之表面上的Si-B鍵結時(參見圖4A)，如圖4B所示，由於B原子的觸媒作用，所以從SiH4 去除H2 ，以產生容易導入到B吸附位置內的SiH2 。詳細來說，SiH2 到B吸附位置的活化能係降低至約1.2 eV。又，若不存在B(硼)，則活化能約為+2.4 eV。接著，如圖4C所示，連續形成Si-Si鍵結。
就此點而言，此被視為係因為在約350℃的低溫下(於此溫度下，在僅供應SiH4 的習知技術中無法進行實際的膜形成)可進行膜形成，並且藉由交替供應氣體以執行ALD膜形成，所以獲得具有良好階梯覆蓋的薄膜。
又，在僅使用SiH4 的習知CVD法中，幾乎無法進行實際的膜形成。又，在僅使用Si2 H6 的CVD法中，雖然即使在400℃的製程溫度下可進行膜形成，但其階梯覆蓋約為80%，因此不具有優異的結果。
就其本身而言，在允許真空排氣的處理腔室14內於半導體晶圓W之表面上形成含有雜質之矽膜的薄膜形成方法中，藉由交替並重複執行第一氣體供應程序及第二氣體供應程序，而形成含有雜質的非晶矽膜，其中該第一氣體供應程序係將由矽與氫所構成之矽烷基氣體供應到處理腔室14內，以使矽烷基氣體吸附到半導體晶圓W之表面上的狀態，而該第二氣體供應程序則將含雜質氣體供應到處理腔室14內，因此即使在相對低的溫度下仍可形成含有雜質並具有良好填充特性的非晶矽膜。
<本發明方法的評估>
在此，由於藉由實際執行本發明方法而形成摻有硼的非晶矽膜，所以將說明其評估結果。在此，將矽基板使用作為半導體晶圓，將氧化矽膜形成在此矽基板的表面上以作為基層，以及將各自具有50 nm之孔徑以及7之縱橫比的凹部形成在此氧化矽膜中。且，將摻有硼以作為雜質的非晶矽膜形成在此氧化矽膜上。
使用上述參考圖2之時間圖(A)到(C)的膜形成方法來作為本次的膜形成方法。使用SiH4 作為矽烷基氣體，並且使用BCl3 作為含雜質氣體。製程條件如下：SiH4 氣體的流率為2000 sccm；BCl3 氣體的流率為200 sccm；以及N2 氣體的流率，當作為清除氣體時為2 slm，而當作為壓力調節氣體時為1 slm。在整個方法中，製程溫度係設定成400℃，而每一個第一氣體供應程序與第二氣體供應程序中的製程壓力為533 Pa(4 Torr)。處理期間T1為30 sec、T2為30 sec、T3為30 sec、以及T4為30 sec。
就其本身而言，在具有溝渠結構之表面的晶圓上執行膜形成之後，於60個循環後獲得180之摻有硼的非晶矽膜。此情況的結果係顯示在圖5中。圖5係概略顯示當藉由使用如上述之ALD法在凹部中形成摻有硼之非晶矽膜時之電子顯微圖的視圖。在此，每一凹部的直徑為50 nm，並且每一凹部的縱橫比(A/R)為「7」。在圖5中，顯示沿著凹部內部的膜厚度。吾人可從圖5發現到階梯覆蓋係等於或大於95%，此為優異的結果。
又，雖然，在膜形成方法的第一實施例中，如圖2之時間圖(C)所示，N2 氣體係在清除程序T2與T4中供應作為清除氣體，以及在第二氣體供應程序中供應作為壓力調節氣體，但本發明並不受限於此，而是可如下所述供應N2 氣體。圖2之時間圖(D)到(F)顯示N2 氣體供應類型的修改範例。不像圖2的時間圖(C)，在圖2的時間圖(D)中，於第二氣體供應程序之前與之後的兩清除程序中並不在上半期間供應N2 氣體，而是在下半期間供應。且，像圖2的時間圖(C)，在第二氣體供應程序中，將N2 氣體供應作為壓力調節氣體。
在圖2的時間圖(E)中，以與圖2之時間圖(C)相同的方式，在第二氣體供應程序之前與之後的兩清除程序中供應N2 氣體，而在第二氣體供應程序中不供應N2 氣體(壓力調節氣體)。又，在圖2的時間圖(D)中，於第二氣體供應程序中可不供應N2 氣體。
不像上述，在圖2的時間圖(F)中，N2 氣體(清除氣體)並不供應第二氣體供應程序之前與之後的兩清除程序的整個期間，且在第二氣體供應程序中，以與圖2之時間圖(C)相同的方式來供應N2 氣體(壓力調節氣體)。就其本身而言，吾人可以各種方式來供應清除氣體或壓力調節氣體。為何在如上所述之第二氣體供應程序中供應壓力調節氣體的理由為：若在第一與第二氣體供應程序中大大地改變壓力，則容易發生矽遷移。
<第二實施例>
接著，將說明本發明之膜形成設備與薄膜形成方法的第二實施例。雖然在第一實施例中係形成含有雜質的非晶矽膜，但在第二實施例中則係形成含有雜質的非晶矽鍺膜。
圖6係顯示膜形成設備之第二實施例的一範例的結構圖；圖7係顯示在本發明方法之第二實施例中每一氣體供應類型的一範例的時間圖；以及圖8係顯示本發明方法之第二實施例之每一程序的一範例的流程圖。又，在圖6到8中，與圖1到3所示相同的部分係以相同的參考符號加以表示，並且將不提出其說明。
如圖6所示，為了形成含有雜質的非晶矽鍺膜以作為如上所述的薄膜，依照第二實施例的膜形成設備12除了上述矽烷基氣體供應單元52、含雜質氣體供應單元54、以及支援氣體供應單元56之外，尚包含鍺基氣體供應單元80以作為氣體供應單元。像其他氣體供應系統，鍺基氣體供應單元80包含氣體噴嘴80A，其係穿過歧管26的側壁並且具有延伸到處理腔室14內的前端部分。
將氣體通道82連接至氣體噴嘴80A，並且相繼地將開啟/關閉閥82A以及例如質量流量控制器的流率控制器82B安裝在氣體通道82中，俾能使鍺基氣體以受控的流率流動。此鍺基氣體可包含選自於由GeH4 氣體、GeH6 氣體、以及Ge2 H6 氣體所組成之群組的至少一氣體，而在此係使用GeH4 氣體。
如圖7與8所示，在藉由使用第二實施例之膜形成設備12所執行之膜形成方法的第二實施例中，在同時且同期間內將GeH4 氣體(參見圖7之時間圖(D)以及圖8之S1)與屬於矽烷基氣體的SiH4 氣體供應到處理腔室14內。亦即，在圖7所示之每一個循環的第一氣體供應程序(T1)中供應GeH4 氣體，並且藉由使用像第一實施例中的ALD法來執行膜形成。因此，將作為雜質的硼(B)導入到由矽與鍺所形成的膜內，因此形成含有硼的非晶矽鍺膜。
在此情況下，以與參考圖2等等之第一實施例所述相同的方式來執行清除程序。又，在第一氣體供應程序、第二氣體供應程序、以及清除程序中，例如製程壓力、製程溫度、以及每一氣體之流率的製程條件係與第一實施例所述相同。在此情況下，第一氣體供應程序中之鍺基氣體的流率係從100分佈到2000 sccm，並且例如為約500 sccm。
又，吾人可瞭解到雖然已在參考圖2之時間圖(D)到(F)的第一實施例中說明各種N2 氣體供應類型，但各種供應類型可用於第二實施例。
就其本身而言，在允許真空排氣的處理腔室14中於待處理物件的表面上形成含雜質之矽鍺膜的薄膜形成方法中，藉由交替並重複執行第一氣體供應程序以及第二氣體供應程序來形成含雜質的非晶矽鍺膜，其中該第一氣體供應程序係將由矽與氫所構成的矽烷基氣體以及由鍺與氫所構成的鍺基氣體供應到處理腔室14內，以使矽烷基氣體與鍺基氣體吸附到半導體晶圓W之表面上的狀態，而該第二氣體供應程序則將含雜質氣體供應到處理腔室14內，因此即使在相對低的溫度下仍可形成含有雜質並具有良好填充特性的非晶矽鍺膜。
<第三實施例>
接著，將說明本發明方法的第三實施例。雖然在如上所述的膜形成方法中將摻有硼的非晶矽膜形成為第一實施例中的薄膜，以及將摻有硼的非晶矽鍺膜形成為第二實施例中的薄膜，但其組合係可行的。圖9A到9C係用以說明本發明方法之第三實施例之程序的視圖。在此，將示範性地說明將每一薄膜形成在導電膜上然後額外且最後執行回火程序的實例。
首先，如圖9A所示，將導電膜90形成在作為待處理物件之半導體晶圓W的表面上。例如，將通常使用作為電極的TiN膜等等使用作為導電膜90。在導電膜90上藉由使用膜形成方法的第一實施例或其修改實施例，將摻有硼的非晶矽膜92形成為薄膜。
接著，如圖9B所示，在矽膜92上藉由使用膜形成方法的第二實施例或其修改實施例，將摻有硼的非晶矽鍺膜94形成為薄膜。在此，矽膜92的厚度係等於或小於例如2 nm，而矽鍺膜94的厚度係等於或小於例如90 nm。在此情況下，若使用圖6所示之第二實施例的膜形成設備，則可以一個膜形成設備來連續形成矽膜92與矽鍺膜94。
接著，如圖9C所示，對每一薄膜執行回火程序以使矽鍺膜94的鍺在兩薄膜92與94中擴散與混合，因此形成混合膜96。回火程序的溫度係從例如410分佈到500℃。又，若需要的話，可執行以及可不執行回火程序。
在此，由於矽鍺膜94的厚度為例如90 nm(其係厚的)，所以較佳係在形成矽鍺膜94時，藉由使用膜形成方法的第二實施例將矽鍺膜94形成中等厚度，例如約10 nm，並且藉由使用屬於習知膜形成方法的CVD(化學氣相沉積)法將摻有硼的矽鍺膜形成80 nm的剩餘厚度。即使在此情況下，較佳係最後執行回火程序。
就其本身而言，藉由形成混合膜96以填充例如溝渠部分的凹部，若將摻有硼的B-Si膜形成作為晶種層然後再形成摻有硼的B-SiGe膜，即使在低溫膜形成時仍可獲得良好的階梯覆蓋以及優異的填充特性。
<半導體裝置的應用範例>
接著，將說明使用藉由本發明方法所形成之薄膜之半導體裝置的應用範例。圖10係顯示使用藉由本發明方法所形成之薄膜之半導體裝置之一範例的放大橫剖面圖。半導體裝置100包含例如具有圓柱形結構的電容器102。詳細而言，將電容器102設置在具有凹狀並形成在包含例如矽基板之半導體晶圓W之表面上的細微圓柱形溝槽104中。
亦即，電容器102具有沿著具有凹狀之圓柱形溝槽104之內壁所形成的下電極106以及相繼堆疊在下電極106上的高介電常數膜108和上電極110。例如，吾人可將TiN膜使用作為下電極106以及上電極110其中每一者，並且例如可將氧化鋯(ZrO)用於高介電常數膜108。
且，藉由在上電極110上形成導電膜112而填充圓柱形溝槽104，並且藉由使用濺鍍等等方式在導電膜112上形成包含例如鎢膜的配線膜114。在此，將藉由本發明方法所形成的矽膜92、矽鍺膜94、或混合膜96(參見圖9A到9C)使用作為填入圓柱形溝槽104內的導電膜112。
當具有圓柱形結構之電容器102的圓柱形溝槽104被填滿時，使用例如CVD法來形成摻有硼之矽鍺膜的習知膜形成方法並無法達到充分的階梯覆蓋，因此不實用。然而，藉由使用依照如上所述之本發明方法的膜形成方法，可以高階梯覆蓋來填充圓柱形溝槽104。
又，由於藉由如上所述之本發明方法所形成的薄膜，亦即，矽膜92、矽鍺膜94、或混合膜96，所以可改善對藉由使用濺鍍所形成的配線膜114與由TiN膜所形成的上電極110間之機械應力的耐久性。
<第四實施例>
接著，將說明本發明方法的第四實施例。雖然在圖10所示之半導體裝置的應用範例中係將摻有硼的非晶矽膜92等等形成在由例如TiN膜所形成的上電極110上，但在此，可使用藉由多次交替堆疊作為上電極110的TiN膜與摻有硼的非晶矽膜92所獲得的堆疊結構。因此，可降低上電極110本身的應力。
圖11係顯示上電極及其鄰近之處的橫剖面圖，以說明本發明方法的第四實施例。在此，僅顯示膜的堆疊順序而未顯示圓柱形溝槽。又，與圖10所示之堆疊結構相同的部分係由相同參考符號所表示。
在第四實施例中，不將厚TiN膜作為如上所述的上電極110，而是使用藉由多次交替並重複形成如圖11所示之薄TiN膜120以及摻有硼的薄非晶矽膜92(其係由本發明方法所形成)而獲得的堆疊膜122來作為此上電極。在圖11中，雖然TiN膜120與矽膜92係重複形成3次，但並沒有特別限制TiN膜120與矽膜92的形成次數。在圖11的上電極110中，一層矽膜92的厚度為例如約5到15 nm，而一層TiN膜120的厚度為例如約5到20 nm。
為了形成TiN膜120，可將含鈦氣體供應單元以及氮化氣體供應單元設置在圖1或6所示的膜形成設備中，並且可以受控的流率來供應這些氣體。例如，可將TiCl4 氣體使用作為含鈦氣體，以及可將NH3 氣體使用作為氮化氣體，但本發明並不受限於這些氣體種類。TiN膜120可藉由使用CVD法將此兩種氣體同時供應到處理腔室內而加以形成，或者可藉由使用ALD法將此兩種氣體交替並重複地供應到處理腔室內而加以形成。
因此，如上所述，可降低上電極110本身的應力。又，可在同一膜形成設備中連續形成包含堆疊膜122以及導電膜112的上電極110。又，在包含堆疊膜122的上電極110上，如圖10所示，可將矽膜92、矽鍺膜94、或混合膜96堆疊成導電膜112。
又，雖然在膜形成方法的每一實施例中係間歇地供應N2 氣體，但本發明並不受限於此，而是可將N2 氣體持續供應膜形成的整個期間，俾能不使壓力大幅變化。
又，雖然在膜形成方法的每一實施例中將N2 氣體使用作為每一清除程序中的清除氣體或者使用作為第二氣體供應程序中的壓力調節氣體，但可使用例如Ar、He等等的稀有氣體來替代N2 氣體。又，雖然在膜形成方法的每一實施例中將N2 氣體使用作為每一清除程序中的清除氣體或者使用作為第二氣體供應程序中的壓力調節氣體，但可單獨使用H2 氣體，或者將其與N2 氣體或稀有氣體混合，以替代N2 氣體或稀有氣體。尤其，若使用H2 氣體，H2 氣體會抑制矽遷移而防止矽膜的微粒附著，因此進一步改善填充特性。
雖然在膜形成方法的每一實施例中主要於第二氣體供應程序中供應壓力調節氣體，但可在第一氣體供應程序中而非第二氣體供應程序中，或者在第一與第二氣體供應程序兩者中，供應壓力調節氣體。又，雖然在每一實施例中示範性地將單矽烷使用作為由矽與氫所構成的矽烷基氣體，但本發明並不受限於此，而是可使用一種以上選自於由單矽烷以及例如二矽烷、三矽烷、四矽烷等等的高級矽烷所組成之群組的氣體。
又，雖然在膜形成方法的每一實施例中為了將雜質(摻雜物)包含在非晶矽膜或矽鍺膜中而使用BCl3 氣體，但本發明並不受限於此，而是可使用一種以上選自於由BCl3 、PH3 、PF3 、AsH3 、PCl3 、以及B2 H6 所組成之群組的氣體來作為含雜質氣體，並且可摻雜各種雜質。
又，雖然如圖1與6所示，在此係示範性地說明其中將處理腔室14設置成單層的單管批式膜形成設備，但本發明並不受限於此，而是可將本發明應用在其中處理腔室14包含內容器與外容器的雙管批式膜形成設備。又，雖然氣體噴嘴52A、54A、56A、以及80A各自為其中氣體僅從氣體噴嘴之前端噴出的直列式氣體噴嘴，但本發明並不受限於此，而是可使用所謂分佈式氣體噴嘴，其中以預定的節距將複數氣體噴出孔設置在沿著處理腔室14之縱向所配置的氣體管路中並且使氣體從每一氣體噴出孔噴出。
又，雖然示範性地說明如上所述用以一次性地處理複數半導體晶圓W的批式膜形成設備，但本發明並不受限於此，而是可將本發明應用在用以處理一個半導體晶圓W的所謂單一晶圓式膜形成設備。
又，在此雖然示範性地將半導體晶圓描述為待處理物件，但此半導體晶圓可為矽基板或例如GaAs、SiC、GaN等等的複合半導體基板，而本發明並不受限於此，而是可將本發明應用在液晶顯示裝置所使用的玻璃基板、陶瓷基板等等。
依照本發明的薄膜形成方法與膜形成設備可具有下列優異的效果。
依照本發明，據申請專利範圍第1項以及依附於申請專利範圍第1項之申請專利範圍所記載，於用以在允許真空排氣之處理腔室中將含有雜質的矽膜形成於待處理物件之表面上的薄膜形成方法中，藉由交替並重複執行第一氣體供應程序以及第二氣體供應程序，其中該第一氣體供應程序係將由矽與氫所構成之矽烷基氣體供應到處理腔室內，以使矽烷基氣體吸附到待處理物件之表面上的狀態，而該第二氣體供應程序則將含雜質氣體供應到處理腔室內，如此形成含有雜質的非晶矽膜，因此即使在相對低的溫度下仍可形成含有雜質並具有良好填充特性的非晶矽膜。
依照本發明，據申請專利範圍第8項以及依附於申請專利範圍第8項之申請專利範圍所記載，於用以在允許真空排氣之處理腔室中將含有雜質的矽鍺膜形成於待處理物件之表面上的薄膜形成方法中，藉由交替並重複執行第一氣體供應程序、以及第二氣體供應程序，而形成含有雜質的非晶矽鍺膜，其中該第一氣體供應程序係將由矽與氫所構成之矽烷基氣體以及由鍺與氫所構成之鍺基氣體供應到處理腔室內，以使矽烷基氣體以及鍺基氣體吸附到待處理物件之表面上的狀態，而第二氣體供應程序則將含雜質氣體供應到處理腔室內，因此即使在相對低的溫度下仍可形成含有雜質並具有良好填充特性的非晶矽鍺膜。
2．．．絕緣膜
4．．．凹部
6．．．導電薄膜
8．．．孔隙
12．．．膜形成設備
14．．．處理腔室
16．．．排氣口
18．．．排氣噴嘴
20．．．壓力控制閥
22．．．真空幫浦
24．．．真空排氣系統
26．．．歧管
28．．．晶舟
30．．．密封部件
32．．．杜瓦瓶
34．．．台座
36．．．蓋體
38．．．旋轉軸
40．．．磁性流體密封件
42．．．密封部件
44．．．舉升機構
46．．．手臂
48．．．加熱單元
50．．．絕緣體
52．．．矽烷基氣體供應單元
52A．．．氣體噴嘴
54．．．含雜質氣體供應單元
54A．．．氣體噴嘴
56．．．支援氣體供應單元
56A．．．氣體噴嘴
62．．．氣體通道
62A．．．開啟/關閉閥
62B．．．流率控制器
64．．．氣體通道
64A．．．開啟/關閉閥
64B．．．流率控制器
66．．．氣體通道
66A．．．開啟/關閉閥
66B．．．流率控制器
70．．．控制單元
72．．．儲存媒體
80．．．鍺基氣體供應單元
80A．．．氣體噴嘴
82．．．氣體通道
82A．．．開啟/關閉閥
82B．．．流率控制器
90‧‧‧導電膜
92‧‧‧矽膜(非晶矽膜)
94‧‧‧矽鍺膜(非晶矽鍺膜)
96‧‧‧混合膜
100‧‧‧半導體裝置
102‧‧‧電容器
104‧‧‧圓柱形溝槽
106‧‧‧下電極
108‧‧‧高介電常數膜
110‧‧‧上電極
112‧‧‧導電膜
114‧‧‧配線膜
120‧‧‧TiN膜
122‧‧‧堆疊膜
W‧‧‧半導體晶圓
與說明書結合並構成說明書一部分的隨附圖式係說明本發明之實施例，並且與上述概要說明內容以及下述詳細說明內容一同用以解釋本發明之原理。
圖1係顯示用以執行本發明方法的膜形成設備之第一實施例的一範例之結構圖；
圖2係顯示在本發明方法的第一實施例中每一氣體供應類型之範例的時間圖；
圖3係顯示本發明方法的第一實施例的每一程序之範例的流程圖；
圖4A到4C係概略顯示SiH4 與BCl3 間之反應過程的視圖；
圖5係概略顯示當藉由使用ALD法在凹部中形成摻有硼之非晶矽膜時之電子顯微圖的視圖；
圖6係顯示膜形成設備之第二實施例之一範例的結構圖；
圖7係顯示在本發明方法之第二實施例中每一氣體供應類型的一範例的時間圖；
圖8係顯示本發明方法之第二實施例之每一程序的一範例的流程圖；
圖9A到9C係用以說明本發明方法之第三實施例之程序的視圖；
圖10係顯示使用藉由本發明方法所形成之薄膜之半導體裝置之一範例的放大橫剖面圖；
圖11係顯示上電極及其鄰近之處的橫剖面圖，以說明本發明方法的第四實施例；及
圖12A與12B係顯示其中對形成在半導體晶圓之表面上的凹部進行填充之一範例的視圖。

Claims (10)

  1. 一種薄膜形成方法，用以在允許真空排氣之處理腔室中將含有雜質的非晶矽鍺膜形成於待處理物件之表面上，該方法包含下列步驟：將由矽與氫所構成的矽烷基氣體及由鍺與氫所構成的鍺基氣體供應到該處理腔室內，以使該矽烷基氣體以及該鍺基氣體吸附到該待處理物件之表面上；將含雜質氣體供應到該處理腔室內，以形成含有雜質的非晶矽鍺膜；及交替並重複地執行供應該矽烷基氣體及該鍺基氣體的步驟及供應該含雜質氣體的步驟，使得該雜質與該矽烷基氣體及該鍺基氣體起反應。
  2. 如申請專利範圍第1項所述之薄膜形成方法，其中，在供應該矽烷基氣體與該鍺基氣體之該步驟與供應該含雜質氣體之該步驟之各步驟中的製程溫度係從350分佈到600℃。
  3. 如申請專利範圍第1項所述之薄膜形成方法，其中，在供應該矽烷基氣體與該鍺基氣體之該步驟與供應該含雜質氣體之該步驟之各步驟中的製程壓力係從27分佈到6665Pa(0.2到50Torr)。
  4. 如申請專利範圍第1項所述之薄膜形成方法，其中，在供應該矽烷基氣體與該鍺基氣體之該步驟及/或供應該含雜質氣體之該步驟的至少一氣體供應程序中，供應壓力調節氣體。
  5. 如申請專利範圍第1項所述之薄膜形成方法，其中，該矽烷基氣體包含一種以上選自於由單矽烷以及高級矽烷所組成之群組的氣體。
  6. 如申請專利範圍第1項所述之薄膜形成方法，其中，該鍺基氣體 包含一種以上選自於由GeH4 氣體、GeH6 氣體、以及Ge2 H6 氣體所組成之群組的氣體。
  7. 如申請專利範圍第1項所述之薄膜形成方法，其中，該含雜質氣體包含一種以上選自於由BCl3 、PH3 、PF3 、AsH3 、PCl3 、以及B2 H6 所組成之群組的氣體。
  8. 一種薄膜形成方法，該方法包含：執行一第一薄膜形成方法，在允許真空排氣之處理腔室中將含有雜質的矽膜形成於待處理物件之表面上，該第一薄膜形成方法包含下列步驟：交替並重複地將由矽與氫所構成的矽烷基氣體以及含雜質氣體供應到一處理腔室內，以使該矽烷基氣體吸附到一待處理物件之表面上的狀態，以形成含有雜質的非晶矽膜；然後執行如申請專利範圍第1項所述之薄膜形成方法。
  9. 如申請專利範圍第8項所述之薄膜形成方法，更包含在形成所有薄膜之後，執行回火程序。
  10. 一種膜形成設備，用以將含有雜質的薄膜形成在待處理物件的表面上，該膜形成設備包含：一處理腔室，於該處理腔室中，一待處理物件能夠被罩住；一固持單元，用以固持該處理腔室中的該待處理物件；一加熱單元，用以加熱該待處理物件；一氣體供應單元，用以將必需氣體供應到該處理腔室內；一真空排氣系統，用以抽空該處理腔室內的空氣；及一控制單元，用以控制該設備的整體操作，以執行如申請專利範圍第1項所述之薄膜形成方法。
TW100114481A 2010-05-01 2011-04-26 薄膜形成方法及膜形成設備 TWI497595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010106031 2010-05-01
JP2011043771A JP5696530B2 (ja) 2010-05-01 2011-03-01 薄膜の形成方法及び成膜装置

Publications (2)

Publication Number Publication Date
TW201209918A TW201209918A (en) 2012-03-01
TWI497595B true TWI497595B (zh) 2015-08-21

Family

ID=44858568

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100114481A TWI497595B (zh) 2010-05-01 2011-04-26 薄膜形成方法及膜形成設備
TW104114178A TW201530657A (zh) 2010-05-01 2011-04-26 薄膜形成方法及膜形成設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104114178A TW201530657A (zh) 2010-05-01 2011-04-26 薄膜形成方法及膜形成設備

Country Status (5)

Country Link
US (2) US8728957B2 (zh)
JP (1) JP5696530B2 (zh)
KR (1) KR101498960B1 (zh)
CN (1) CN102237267B (zh)
TW (2) TWI497595B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
FI124354B (fi) * 2011-04-04 2014-07-15 Okmetic Oyj Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille
JP5794949B2 (ja) * 2012-05-29 2015-10-14 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP2014192485A (ja) 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置
CN104465657B (zh) * 2013-09-22 2017-10-20 中芯国际集成电路制造(上海)有限公司 互补tfet 及其制造方法
JP6267080B2 (ja) 2013-10-07 2018-01-24 東京エレクトロン株式会社 シリコン窒化物膜の成膜方法および成膜装置
CN105575763B (zh) * 2014-10-15 2018-02-16 中芯国际集成电路制造(上海)有限公司 应力层的形成方法和晶体管的形成方法
JP6456185B2 (ja) 2015-02-26 2019-01-23 東京エレクトロン株式会社 シリコン含有膜の成膜方法
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
NL2015533B1 (en) * 2015-09-30 2017-04-20 Tempress Ip B V Method of manufacturing of a solar cell and solar cell thus obtained.
JP6624998B2 (ja) * 2016-03-30 2019-12-25 東京エレクトロン株式会社 ボロンドープシリコンゲルマニウム膜の形成方法および形成装置
JP6613213B2 (ja) 2016-07-26 2019-11-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018199863A (ja) * 2017-05-02 2018-12-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン柱を形成する方法
EP3830860A4 (en) * 2018-07-30 2022-04-20 Applied Materials, Inc. PROCESS FOR SELECTIVE SILICON-GERMANIUM EPITAXY AT LOW TEMPERATURES
JP6957442B2 (ja) * 2018-11-30 2021-11-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN111403271A (zh) * 2020-03-30 2020-07-10 深圳市拉普拉斯能源技术有限公司 一种对硅片表面进行沉积掺杂的工艺方法
CN111816735B (zh) * 2020-07-10 2023-05-09 普乐新能源科技(泰兴)有限公司 一种ald制作非晶硅的方法
JP2022143997A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体製造方法および半導体製造装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251357A (ja) * 1992-01-29 1993-09-28 Toshiba Corp 成膜方法
TW475207B (en) * 2000-07-24 2002-02-01 United Microelectronics Corp Method to improve hump phenomenon on surface of doped polysilicon layer
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
US7462571B2 (en) * 2004-07-28 2008-12-09 Tokyo Electron Limited Film formation method and apparatus for semiconductor process for forming a silicon nitride film

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58104094A (ja) * 1981-12-14 1983-06-21 Seiko Epson Corp 原子層エピタキシヤル法
JPH0766909B2 (ja) * 1984-07-26 1995-07-19 新技術事業団 元素半導体単結晶薄膜の成長法
JP2742789B2 (ja) * 1987-08-12 1998-04-22 セイコーエプソン株式会社 シリコン薄膜の製造方法及びシリコン薄膜製造装置
JPH05226279A (ja) * 1992-02-10 1993-09-03 Toshiba Corp 半導体装置の製造方法
JP2881069B2 (ja) * 1992-03-27 1999-04-12 大同ほくさん株式会社 半導体デバイスの製法
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
KR100343144B1 (ko) * 1999-10-06 2002-07-05 윤종용 원자층 증착법을 이용한 박막 형성 방법
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7399388B2 (en) * 2003-07-25 2008-07-15 Applied Materials, Inc. Sequential gas flow oxide deposition technique
EP1741802B1 (en) * 2004-03-29 2013-08-21 Tadahiro Ohmi Film-forming apparatus and film-forming method
KR100711519B1 (ko) * 2005-08-19 2007-04-27 삼성전자주식회사 고농도로 도핑된 실리콘 박막의 형성 방법 및 이를 이용한비휘발성 메모리 장치의 제조 방법
JP2007061711A (ja) * 2005-08-30 2007-03-15 Sharp Corp 真空処理装置および真空処理装置の圧力調整方法
WO2009097572A1 (en) * 2008-02-01 2009-08-06 Amerigon Incorporated Condensation and humidity sensors for thermoelectric devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251357A (ja) * 1992-01-29 1993-09-28 Toshiba Corp 成膜方法
TW475207B (en) * 2000-07-24 2002-02-01 United Microelectronics Corp Method to improve hump phenomenon on surface of doped polysilicon layer
US7462571B2 (en) * 2004-07-28 2008-12-09 Tokyo Electron Limited Film formation method and apparatus for semiconductor process for forming a silicon nitride film
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition

Also Published As

Publication number Publication date
TW201530657A (zh) 2015-08-01
CN102237267A (zh) 2011-11-09
CN102237267B (zh) 2014-10-01
US20110269315A1 (en) 2011-11-03
US20140206180A1 (en) 2014-07-24
KR101498960B1 (ko) 2015-03-05
TW201209918A (en) 2012-03-01
US9190271B2 (en) 2015-11-17
JP2011254063A (ja) 2011-12-15
JP5696530B2 (ja) 2015-04-08
KR20110122059A (ko) 2011-11-09
US8728957B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
TWI497595B (zh) 薄膜形成方法及膜形成設備
JP6478813B2 (ja) 金属膜の成膜方法
TWI517215B (zh) 薄膜形成方法及膜形成設備
JP4595702B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP6222880B2 (ja) 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
JP6573575B2 (ja) 凹部の埋め込み方法
US8937022B2 (en) Method of manufacturing semiconductor device, substrate processing method and substrate processing apparatus
US20150221529A1 (en) Gas supply method and thermal treatment method
JP5222652B2 (ja) 基板処理装置及び半導体装置の製造方法
JP5692842B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5541223B2 (ja) 成膜方法及び成膜装置
JP5524785B2 (ja) 半導体装置の製造方法及び基板処理装置
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
CN113518836B (zh) 半导体装置的制造方法、记录介质、基板处理装置和基板处理方法
WO2011093203A1 (ja) 半導体装置の製造方法、基板処理装置及び半導体装置
JP6311547B2 (ja) マスク構造体の形成方法、成膜装置及び記憶媒体
JP5457287B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP2019102780A (ja) 半導体装置の製造方法及び成膜装置
JP5204809B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
KR20110076866A (ko) 기판 처리 장치
JP2011155033A (ja) 半導体デバイスの製造方法および半導体デバイス