JP2019102780A - 半導体装置の製造方法及び成膜装置 - Google Patents

半導体装置の製造方法及び成膜装置 Download PDF

Info

Publication number
JP2019102780A
JP2019102780A JP2018069515A JP2018069515A JP2019102780A JP 2019102780 A JP2019102780 A JP 2019102780A JP 2018069515 A JP2018069515 A JP 2018069515A JP 2018069515 A JP2018069515 A JP 2018069515A JP 2019102780 A JP2019102780 A JP 2019102780A
Authority
JP
Japan
Prior art keywords
layer
gas
source gas
film
susceptor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018069515A
Other languages
English (en)
Other versions
JP6976213B2 (ja
Inventor
梅原 隆人
Takahito Umehara
隆人 梅原
正人 小堆
Masato Oi
正人 小堆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1020180143374A priority Critical patent/KR102396170B1/ko
Priority to US16/196,111 priority patent/US11075076B2/en
Publication of JP2019102780A publication Critical patent/JP2019102780A/ja
Application granted granted Critical
Publication of JP6976213B2 publication Critical patent/JP6976213B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】第1層と第2層が積層する際に第2層の材料と反応して気化可能な物質が形成される不純物が第1層中に含まれていても、第1膜と第2膜の界面にボイドが発生するのを抑制することができる半導体装置の製造方法を提供する。【解決手段】基板220上に形成された第1層(タングステン膜221)に熱処理を施して前記第1層に含有される不純物を除去する工程と、前記第1層の上層に、前記不純物と反応して気化可能な物質が形成される成分を含有する第2層(酸化シリコン膜224)を形成する工程とを有する半導体装置の製造方法を提供することにより上記課題を解決する。【選択図】図8

Description

本発明は、半導体装置の製造方法及び成膜装置に関する。
半導体装置において、半導体ウエハ(以下単にウエハという)に形成されたコンタクトホール等を埋め込むための材料及びその相互拡散バリア材料、あるいはトランジスタのゲート電極等を形成するための材料として、タングステン(W)が広く用いられている。
タングステン膜は、例えば物理的蒸着(PVD:Physical Vapor Deposition)法、あるいは化学的蒸着(CVD:Chemical Vapor Deposition)法によって成膜される。CVD法では、例えば原料ガスとして六フッ化タングステン(WF)ガス及び還元ガスであるHガスを用い、ウエハ上でWF+3H→W+6HFの反応を生じさせる方法が知られている。また、WFガス及びHガスを交互に供給する原子層堆積(ALD:Atomic Layer Deposition)法も知られている(特許文献1参照)。
上記の六フッ化タングステンを原料ガスとして用いて形成したタングステン膜の上層に酸化シリコン膜を形成する場合、酸化シリコン膜/タングステン膜の界面にボイド(ピンホール)が発生するという問題がある。ボイドの存在そのものはもちろんのこと、ボイドが大量に発生すると酸化シリコン膜の膜剥がれに繋がり、デバイス上問題となるため、ボイドが形成されない酸化シリコン膜の成膜が求められている。
上記のボイドは、タングステン膜中に不純物として残留しているフッ素が酸化シリコン膜との界面においてシリコンと結合し、酸化シリコンの成膜の雰囲気において気化可能なフッ化シリコン(SiF)が形成されるためと考えられる。気化可能とは、酸化シリコンの成膜の雰囲気において気体となるのに十分な蒸気圧を有することを示す。酸化シリコン膜とタングステン膜の界面においてフッ化シリコンが形成され、ガスとして脱離することでボイドが形成される。
特許文献2には、被処理体上にタングステン膜又は酸化タングステン膜を形成し、被処理体を加熱しながらアミノシラン系ガスを供給してタングステン膜又は酸化タングステン膜上にシード層を形成し、シード層上に酸化シリコン膜を形成する方法が開示されている。
特許文献3には、反応容器内に基板を設置し、水素ガスを供給し、その後に酸化ガスの供給及びシリコン含有ガスの供給を行うシリコン酸化膜の製造方法が開示されている。
WO2015/080058号パンフレット 特開2012−138500号公報 特開2015−56633号公報
上記では、タングステン膜中にフッ素が不純物として残留し、上層に形成される酸化シリコンの成膜中にシリコンと反応して気化可能なフッ化シリコンが形成され、ボイドが形成される。また、第1層と第2層が積層された構造を有する半導体装置の製造方法において、第2層の材料と反応して気化可能な物質が形成される不純物が第1層中に含まれる場合、上記と同様にボイドが形成される。即ち、第2膜の成膜中に、第1膜中の不純物と第2膜の材料から気化可能な物質が形成され、これが離脱して、第1膜と第2膜の界面にボイドが発生する。
第1層と第2層が積層された構造を有する半導体装置の製造方法において、第2層の材料と反応して気化可能な物質が形成される不純物が第1層中に含まれる場合、第1膜と第2膜の界面にボイドが発生するのを抑制した半導体装置の製造方法及び成膜装置が求められている。
本発明の一態様に係る半導体装置の製造方法は、基板上に形成された第1層に熱処理を施して前記第1層に含有される不純物を除去する工程と、前記第1層の上層に、前記不純物と反応して気化可能な物質が形成される成分を含有する第2層を形成する工程とを有する。
開示の半導体装置の製造方法及び成膜装置によれば、第1層と第2層を積層する際に第2層の材料と反応して気化可能な物質が形成される不純物が第1層中に含まれていても、第1膜と第2膜の界面にボイドが発生するのを抑制することができる。
本発明の第1の実施形態に係る半導体装置の製造方法に適用可能な本発明の第1の実施形態に係る成膜装置の一例を示す断面図である。 図1の成膜装置の処理室内の構造を示す斜視図である。 図1の成膜装置の処理室内の構造を示す概略上面である。 図1の成膜装置の一部断面図である。 図1の成膜装置の他の一部断面図である。 本発明の第1の実施形態に係る半導体装置の製造方法に適用可能な半導体装置の一例を示す斜視断面図である。 図6の半導体装置の一部拡大断面図である。 本発明の第1の実施形態に係る半導体装置の製造方法の製造工程を示す断面図(A)〜(D)である。 本発明の比較例に係る半導体装置の製造方法の製造工程を示す断面図(A)〜(D)である。 本発明の実施例に係る昇温脱離ガス分析結果を示す図である。 本発明の第2の実施形態に係る成膜装置の一例を示した平面図である。 本発明の第2の実施形態に係る半導体装置の製造方法の一例を示すシーケンス図である。
本発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
半導体装置の製造方法において、六フッ化タングステンを原料ガスとして用いて形成したタングステン膜の上層に酸化シリコン膜を形成する場合、酸化シリコン膜/タングステン膜の界面にボイド(ピンホール)が発生するという問題がある。ボイドは、タングステン膜中に不純物として残留しているフッ素(F)が酸化シリコン膜との界面においてシリコンと結合して気化可能なフッ化シリコン(SiF)が形成され、フッ化シリコンがガスとして脱離することにより発生すると考えられる。気化可能とは、酸化シリコンの成膜の雰囲気において気体となるのに十分な蒸気圧を有することを示す。
上記の酸化シリコン膜/タングステン膜の界面のボイド発生を抑制するため、酸化シリコン膜の成膜温度を低温にする方法がある。酸化シリコン膜の成膜温度が低いほどタングステン膜中のフッ素の拡散を抑えることができる。これにより、フッ素(F)とシリコンの結合が抑制され、ボイドの発生を抑制できる。例えば、より低温で酸化シリコン膜を成膜できるガスを選択して、低温で酸化膜を形成する。タングステン膜中のフッ素が酸化シリコン膜の成膜時にシリコンと反応しない温度帯でのプロセス構築、また、酸化シリコン膜の成膜を低温とし、フッ素がシリコンと反応してもボイドまで成長しない程度の酸化シリコン膜の膜厚とするデバイス設計が行われている。
しかし、上記の方法では酸化シリコン膜の成膜温度を低温化しているが、タングステン膜中に残留するフッ素の低減・除去はしていない。従って残留フッ素によるボイドの発生をなくすことは難しい。
フッ素を含有するタングステン膜の上層に酸化シリコン膜を形成する場合に限らない。第1層と第2層が積層された構造を有する半導体装置の製造方法において、第2層の材料と反応して気化可能な物質が形成される不純物が第1層中に含まれる場合、上記と同様にボイドが形成される可能性がある。
本実施形態では、成膜前に高温でアニールすることで、ボイド(ピンホール)の原因となる第1層(タングステン膜)中に残留する不純物(フッ素)を除去する。その後で第2層(酸化シリコン膜)の成膜を行うことで、ボイドを発生させることなく第2層(酸化シリコン膜)を成膜できる。
本実施形態に係る半導体装置の製造方法と、それに用いることが可能な成膜装置の一例について、以下に説明する。
[第1の実施形態]
〔成膜装置〕
まず、図1乃至図5を用いて、本発明の第1の実施形態に係る成膜装置の一例について説明する。本発明の第1の実施形態に係る成膜装置は、本発明の第1の実施形態に係る排気管無害化方法が好適に適用可能な成膜装置である。ここで、成膜装置は、所謂回転テーブル式(後述)のサセプタを用いた成膜装置であって、原料ガスを含む処理ガスを所定の供給領域に向けて供給することによって、複数の基板の表面上に成膜を行う成膜装置を例に挙げて説明する。なお、基板が載置されるサセプタは必ずしも回転テーブル式である必要は無く、ノズルを用いた種々の成膜装置に適用可能である。
図1は、成膜装置の断面図であり、図3のI−I'線に沿った断面を示している。図2及び図3は、処理室1(後述)内の構造を説明する図である。図2及び図3は、説明の便宜上、天板11(後述)の図示を省略している。
図4は、処理ガスノズル31(後述)から処理ガスノズル32(後述)までのサセプタ2(後述)の同心円に沿った処理室1の断面図である。図5は、天井面44(後述)が設けられる領域を示す一部断面図である。
図1乃至図3に示すように、成膜装置は、ほぼ円形の平面形状を有する扁平な処理室1と、処理室1内に設けられるサセプタ2と、成膜装置全体の動作(例えば処理ガスノズル31、32のガス供給タイミング)を制御する制御部100(制御手段)とを備える。
処理室1は、有底の円筒形状を有する容器本体12と、容器本体12の上面に気密に着脱可能に配置される天板11とを備える。天板11は、例えばOリングなどのシール部材13(図1)を介して気密に着脱可能に配置され、処理室1内の気密性を確保する。
サセプタ2は、処理室1の中心を回転中心に、ケース体20に収納されている円筒形状のコア部21に固定される。サセプタ2は、複数の基板(以下、「ウエハW」という。)が載置される載置部を上面に有する。
ケース体20は、その上面が開口した筒状のケースである。ケース体20は、その上面に設けられたフランジ部分を処理室1の底部14の下面に気密に取り付けられている。ケース体20は、その内部雰囲気を外部雰囲気から隔離する。
コア部21は、鉛直方向に伸びる回転軸22の上端に固定されている。回転軸22は、処理室1の底部14を貫通する。また、回転軸22の下端は、回転軸22を鉛直軸回りに回転させる駆動部23に取り付けられる。更に、回転軸22及び駆動部23は、ケース体20内に収納されている。
図3に示すように、サセプタ2の表面は、回転方向(周方向)に沿って複数(本実施形態では5枚)のウエハWを載置するための円形状の複数の凹部24(基板載置領域)を有する。ここで、図3では、便宜上、1個の凹部24だけにウエハWを図示する。なお、本発明に用いることができるサセプタ2は、複数の基板として、4枚以下又は6枚以上のウエハWを載置する構成であってもよい。
凹部24は、本実施形態では、ウエハWの直径(例えば300mm)よりも僅かに大きい内径(例えば4mm大きい内径)とする。また、凹部24は、ウエハWの厚さにほぼ等しい深さとする。これにより、成膜装置は、凹部24にウエハWを載置すると、ウエハWの表面とサセプタ2の表面(ウエハWが載置されない領域)とを略同じ高さにすることができる。
成膜装置において、処理ガスノズル31は、第1のガス供給部であり、サセプタ2の上方において区画される第1の処理領域(後述)に配置される。処理ガスノズル31は、ウエハWに原料ガスを供給する原料ガス供給ノズルとして用いられる。処理ガスノズル32は、第2のガス供給部であり、原料ガスと反応して反応生成物を生成可能な反応を供給する反応ガス供給ノズルとして用いられる。処理ガスノズル32は、サセプタ2の周方向に沿って第1の処理領域から離間する第2の処理領域(後述)に配置される。分離ガスノズル41、42は、分離ガス供給部であり、第1の処理領域と第2の処理領域との間に配置される(以下、単に「ガスノズル31、32、41、42」と呼んでもよいこととする。)。なお、ガスノズル31、32、41、42は、例えば石英からなるノズルを用いてもよい。
具体的には、図2及び図3に示すように、成膜装置は、処理室1の周方向に間隔をおいて、基板搬送用の搬送口15から時計回り(サセプタ2の回転方向)に処理ガスノズル32、分離ガスノズル41、処理ガスノズル31及び分離ガスノズル42の順に配列する。これらのノズル31、32、41及び42は、それぞれの基端部であるガス導入ポート31a、32a、41a及び42a(図3)を容器本体12の外周壁に固定している。また、ガスノズル31、32、41及び42は、処理室1の外周壁から処理室1内に導入される。更に、ガスノズル31、32、41及び42は、容器本体12の半径方向に沿ってサセプタ2の中心方向に、且つ、サセプタ2に対して平行に伸びるように取り付けられる。
ガスノズル31、32は、サセプタ2に向かって下方に開口する複数のガスの吐出孔33(図4参照)を備える。ガスノズル31、32は、そのノズルの長さ方向に沿って、例えば10mmの間隔で開口を配列することができる。これにより、処理ガスノズル31の下方領域は、ウエハWに原料ガスを吸着させる領域(以下、「第1の処理領域P1」という。)となる。また、処理ガスノズル32の下方領域は、ウエハWに吸着している原料ガスに反応ガスを反応させ、原料ガスと反応ガスとの反応生成物を堆積させる領域(以下、「第2の処理領域P2」という。)となる。第1の処理領域P1は、原料ガスを供給する領域であるから、「原料ガス供給領域P1」と呼んでもよく、第2の処理領域P2は、原料ガスと反応する反応ガスを供給する領域であるので、「反応ガス供給領域P2」と呼んでもよい。
原料ガスには、例えば、高誘電体膜(High-k膜)を成膜するために用いられる有機金属ガス等が原料ガスとして用いられてもよく、例えば、トリ(ジメチルアミノ)シクロペンタジエニルジルコニウム(C1123Zr)等のガスが用いられてもよい。その他、アルミニウム、ハフニウム、チタン等の金属又はシラン等の半金属を含む有機金属化合物を蒸発させた有機金属ガスが原料ガスとして用いられてもよい。また、反応ガスには、酸化ガス(例えばOガス又はOガス)、窒化ガス(例えばNHガス)等の反応ガスが用いられてもよい。
一般に、High-k膜を成膜する原料ガスとして用いられる有機金属化合物は、アミンを含む化合物であり、アミノ基(−NH,−NHR,−NRR')を含む。例えば、有機金属ガスが酸化ガスと反応して酸化する際、アミノ基が脱離し、有害ガスが発生してしまう。本実施形態に係る排気管無害化方法及び成膜装置では、アミノ基を十分に酸化し、有害ガスを無害化する処理を行うが、この点については後述する。但し、原料ガスは、上述のガスに限定されるものではなく、種々のガスを用いてよい。
処理ガスノズル32は、サセプタ2の上面の上方において区画される反応ガス供給領域P2に配置され、サセプタ2の上面に向けて反応ガスを処理室1(第2の処理領域P2)内へ供給することが可能となる。
分離ガスノズル41、42は、周方向に沿って離間して設けられた第1の処理領域P1と第2の処理領域P2との間に夫々設けられる。分離ガスノズル41、42は、図示しない配管等を介して、分離ガス供給源に接続されている。すなわち、分離ガスノズル41、42は、サセプタ2の上面に分離ガスを供給する。
反応ガスとしては、原料ガスと反応可能な種々の反応ガスが用いられてよいが、例えば、酸素を含有する、いわゆる酸化ガスを用いてもよい。本実施形態では、以下、反応ガスとして酸化ガスを用いた例を挙げて説明する。酸化ガスは、例えば酸素ガス、オゾンガス又は水蒸気である。すなわち、処理ガスノズル31から供給されて基板に吸着した原料ガスは、処理ガスノズル32から供給された反応ガスにより酸化され、酸化物を生成する。
成膜装置は、分離ガスとして、不活性ガスを用いる。不活性ガスは、例えばArやHeなどの希ガス又は窒素ガスである。分離ガスは、ウエハWをパージするパージガスとして用いられる。なお、本実施形態においては、パージガスとして一般的に用いられるNガスを分離ガスとして用いた例を挙げて説明する。
図2及び図3に示すように、成膜装置の処理室1内には、2つの凸状部4が設けられている。凸状部4は、頂部が円弧状に切断された略扇型の平面形状を有する。凸状部4は、本実施形態では、内円弧が突出部5に連結する。また、凸状部4は、外円弧が処理室1の容器本体12の内周面に沿うように配置されている。
具体的には、凸状部4は、図4に示すように、天板11の裏面に取り付けられる。また、凸状部4は、その下面である平坦な低い天井面44(第1の天井面)と、この天井面44の周方向両側に位置する天井面45(第2の天井面)とを有する。ここで、凸状部4の天井面45は、天井面44よりも高い天井面である。これにより、凸状部4は、処理室1内に、狭い空間である分離空間Hと、分離空間Hからガスを流入される空間481及び空間482とを形成する。すなわち、凸状部4は、形成した狭い空間である分離空間Hを後述する図2に示す分離領域Dとして機能させる。
また、図4に示すように、凸状部4は、周方向中央に溝部43を有する。溝部43は、サセプタ2の半径方向に沿って延びている。また、溝部43は、分離ガスノズル42が収容されている。もう一つの凸状部4にも同様に溝部43が形成され、ここに分離ガスノズル41が収容されている。
なお、分離ガスノズル42の下面、即ちサセプタ2との対向面には、ガス吐出孔42hが形成されている。ガス吐出孔42hは、分離ガスノズル42の長手方向に沿って所定の間隔(例えば10mm)をあけて複数個形成されている。また、ガス吐出孔42hの開口径は、例えば0.3から1.0mmである。図示を省略するが、分離ガスノズル41にも同様にガス吐出孔42hが形成されている。
更に、図4に示すように、成膜装置は、高い天井面45の下方の空間に、処理ガスノズル31、32をそれぞれ設ける。これらの処理ガスノズル31、32は、天井面45から離間してウエハWの近傍に設けられている。なお、図4に示すように、処理ガスノズル31は空間481(高い天井面45の下方の空間)内に設けられ、処理ガスノズル32は空間482(高い天井面45の下方の空間)に設けられている。
処理ガスノズル31、32は、ウエハWの表面近傍に設けられ、吐出孔33は、ウエハWの表面と対向するように、処理ガスノズル31、32の下面に形成される。処理ガスノズル31、32の吐出孔33とサセプタ2の凹部24が形成されていない表面との距離は、例えば、1〜5mmの範囲に設定され、好適には3mm前後に設定される。また、原料ガスを供給する処理ガスノズル31は、図4に示すように、長方形の断面形状に構成されてもよい。なお、他方の処理ガスノズル32及び分離ガスノズル41、42は、円環状の断面形状に構成される。
低い天井面44は、狭い空間である分離空間Hをサセプタ2に対して形成している。分離ガスノズル42から不活性ガス(例えばNガス)が供給されると、この不活性ガスは、分離空間Hを流通して、空間481及び空間482へ向かって流出する。ここで、分離空間Hの容積は空間481及び482の容積よりも小さいため、成膜装置は、空間481及び482の圧力と比較して、供給した不活性ガスを用いて分離空間Hの圧力を高くすることができる。すなわち、空間481及び482の間隙において、分離空間Hは圧力障壁を形成する。
更に、分離空間Hから空間481及び482へ流出した不活性ガスは、第1の処理領域P1の第1の処理ガス(原料ガス)と、第2の処理領域P2の第2の処理ガス(反応ガス)とに対してカウンターフローとして働く。従って、成膜装置は、分離空間Hを用いて、第1の処理領域P1の第1の処理ガスと、第2の処理領域P2の第2の処理ガスとを分離する。即ち、成膜装置は、処理室1内において第1の処理ガスと、第2の処理ガスとが混合して反応することを抑制する。
なお、サセプタ2の上面に対する天井面44の高さh1は、成膜時の処理室1内の圧力、サセプタ2の回転速度及び/又は供給する分離ガス(Nガス)の供給量などに基づいて、分離空間Hの圧力を空間481及び482の圧力に比べて高くするのに適した高さとすることができる。また、サセプタ2の上面に対する天井面44の高さh1は、成膜装置の仕様及び供給するガスの種類に対応した高さとすることができる。更に、サセプタ2の上面に対する天井面44の高さh1は、予め実験又は計算等で定められる高さとすることができる。
図2及び図3に示すように、天板11の下面には、サセプタ2を固定するコア部21の外周を囲むように突出部5が設けられている。突出部5は、本実施形態では、凸状部4における回転中心側の部位と連続しており、その下面が天井面44と同じ高さに形成されている。
図2に示すように、略扇型の凸状部4の周縁部(処理室1の外縁側の部位)には、サセプタ2の外端面に対向するようにL字型に屈曲する屈曲部46が形成されている。屈曲部46は、サセプタ2と容器本体12の内周面との間の空間を通して、空間481及び空間482の間でガスが流通するのを抑制する。扇型の凸状部4は天板11に設けられる。
成膜装置は、天板11を容器本体12から取り外すことができるので、屈曲部46の外周面と容器本体12との間には僅かな隙間を有する。成膜装置は、屈曲部46の内周面とサセプタ2の外端面との隙間、及び、屈曲部46の外周面と容器本体12との隙間を、例えばサセプタ2の上面に対する天井面44の高さと同様の寸法に設定することができる。
再び図3を参照すると、サセプタ2と容器本体の内周面との間において、空間481(図4)と連通する第1の排気口610と、空間482(図4)と連通する第2の排気口620とが形成されている。第1の排気口610及び第2の排気口620は、図1、7に示すように、各々排気管630、631を介して、真空排気手段640、641(例えば真空ポンプ)に接続されている。なお、排気管630、631の真空排気手段640、641までの経路中に圧力調整器650、651が設けられる。
サセプタ2と処理室1の底部14との間の空間には、図1及び図5に示すように、加熱手段であるヒータユニット7が設けられる。サセプタ2を介してサセプタ2上のウエハWが、プロセスレシピで決められた温度(例えば450℃)に加熱される。サセプタ2の周縁付近の下方側には、サセプタ2の下方の空間へガスが侵入するのを抑えるために、リング状のカバー部材71が設けられている。
図2に示すように、カバー部材71は、サセプタ2の外縁部及び外縁部よりも外周側を下方側から臨むように設けられた内側部材71aと、この内側部材71aと処理室1の内壁面との間に設けられた外側部材71bと、を備えている。外側部材71bは、凸状部4の外縁部に形成された屈曲部46の下方にて、屈曲部46と近接して設けられる。内側部材71aは、サセプタ2の外縁部下方(及び外縁部よりも僅かに外側の部分の下方)において、ヒータユニット7を全周に亘って取り囲んでいる。
処理ガスノズル31に原料ガスを供給するための原料供給システムは、例えば、気化器と、マスフローコントローラ(質量流量制御器)と、圧力計と、マスフローメータ(質量流量計)と、自動圧力制御器と、配管と、バルブ等を有して設けられる。
図1に示される制御部100は、成膜装置の各構成に動作を指示し、各構成の動作を制御する手段である。成膜装置では、制御部100は、装置全体の動作のコントロールを行うためのコンピュータから構成される。制御部100は、例えば記憶部101に記憶されたプログラムを実行し、ハードウェアと協働することで、複数の基板の表面を成膜する。なお、制御部100は、一般的なCPU(Central Processing Unit、中央処理装置)及びメモリ(例えば、ROM、RAM)等を含む演算処理装置で構成することができる。
具体的には、制御部100は、内蔵するメモリ内に、後述する成膜方法を成膜装置に実施させるためのプログラムを格納することができる。このプログラムは、例えばステップ群を組まれている。制御部100は、媒体102(ハードディスク、コンパクトディスク、光磁気ディスク、メモリカード、フレキシブルディスクなど)に記憶されている上記プログラムを記憶部101へ読み込み、その後、制御部100内にインストールすることができる。
〔半導体装置〕
図6は、本実施形態に係る半導体装置の製造方法によって製造可能な半導体装置の一例を示す斜視断面図である。図7は、図6の半導体装置の一部(破線211で囲まれた箇所)の拡大断面図である。本実施形態に係る半導体装置は、メモリセルトランジスタ(メモリセル)が3次元(3D)に集積されたNAND型フラッシュメモリである。
略円柱状の酸化シリコンの埋め込み絶縁膜200の外周に、チャネル領域を有するポリシリコンの半導体層201、酸化シリコンのトンネル絶縁膜202、窒化シリコンの電荷トラップ層203、酸化シリコンのブロック絶縁膜204が積層している。トンネル絶縁膜202は、酸化シリコン−窒化シリコン−酸化シリコンの積層絶縁膜であってもよい。ブロック絶縁膜204の外周に、酸化シリコンの埋め込み絶縁膜205が形成されている。埋め込み絶縁膜205には、メモリトランジスタのゲート電極の形成領域にトレンチTが形成されている。トレンチTの内壁を被覆して、高誘電率の酸化アルミニウムからなるトレンチ被覆絶縁膜206と窒化チタンのバリアメタル層207が積層されている。バリアメタル層207上にトレンチTを埋め込んで、タングステンのゲート電極208が形成されている。
ゲート電極208上に酸化シリコンのシール絶縁膜209が形成されており、シール絶縁膜209はバリアメタル層207、トレンチ被覆絶縁膜206、埋め込み絶縁膜205上にも形成されている。さらにシール絶縁膜209上に酸化シリコンの埋め込み絶縁膜210が形成されている。
半導体層201とゲート電極208の間に、ブロック絶縁膜204、電荷トラップ層203、トンネル絶縁膜202が積層して、MONOS(Metal-Oxide-Nitride-Oxide-Silicon)構造のメモリセルトランジスタが構成されている。
ゲート電極208と半導体層201に所定の電圧を印加することで、半導体層201からトンネル絶縁膜を透過して電荷トラップ層203に電子を注入する。電荷トラップ層203は、内部に電荷をトラップ可能な欠陥等のサイトを有しており、注入された電子をトラップする。電荷トラップ層203に電子が注入された状態とされていない状態では、トランジスタの閾値が異なる。この閾値によって、例えば「0」「1」の2つの値に相当する1ビットのデータを記憶できる。また、注入される電子の個数に応じて、4段階の閾値で記憶することで4つの値に相当する2ビットのデータを記憶できる。さらに、8段階の閾値で記憶することで8つの値に相当する3ビットのデータを記憶する等、多値のデータを記憶できる。また、ゲート電極208と半導体層201に所定の電圧を印加することで、電荷トラップ層203中に電子を半導体層201へと放出する。電荷トラップ層203は電子が注入されていない状態となり、トランジスタの閾値は初期値に戻る。上記のようにして、トランジスタはデータを記憶するメモリセルトランジスタとして機能する。図6に示される本実施形態の半導体装置は、メモリセルトランジスタが直列に多数個接続されたNAND型の半導体記憶装置である。
上記の半導体装置は、タングステンのゲート電極208上に酸化シリコンのシール絶縁膜209が形成されている。ゲート電極208中に残留するフッ素の低減・除去をしていない場合、残留するフッ素によりゲート電極208とシール絶縁膜209の界面(図7中破線212で示される領域)においてボイドが発生してしまう。
本実施形態では、後述のように、酸化シリコンのシール絶縁膜209の成膜時の成膜温度を上げる、もしくは成膜前に高温でアニールすることで、ボイド(ピンホール)の原因となるタングステンのゲート電極中に残留するフッ素を除去する。その後でシール絶縁膜209の成膜を行うことで、ボイドを発生させることなくシール絶縁膜を成膜できる。
図6及び図7に示される半導体装置は、本実施形態に係る半導体装置の製造方法を適用して製造可能な半導体装置の一例にすぎない。本実施形態に係る半導体装置の製造方法は、他の構造の半導体装置にも適用可能である。
〔半導体装置の製造方法〕
次に、本発明の第1の実施形態に係る半導体装置の製造方法について説明する。図8(A)〜(D)は、本発明の第1の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
まず、図8(A)に示されるように、例えば原料ガス222としてWFを用いた処理温度を第1の温度とするCVD法あるいはALD法により、基板220上でWF+3H→W+6HFの反応が生じ、ゲート電極となるタングステン(W)膜221を形成する。基板220は、例えば、図6及び図7に示される半導体装置の埋め込み絶縁膜200、半導体層201、トンネル絶縁膜202、電荷トラップ層203、ブロック絶縁膜204、埋め込み絶縁膜205、トレンチ被覆絶縁膜206及びバリアメタル層207を有する。原料ガスとしてWFガスを用いたCVD法あるいはALD法でタングステン膜221を成膜すると、タングステン膜221中に不純物としてフッ素(F)223が残留する。
原料ガスとしてWClを用いたCVD法あるいはALD法でタングステン膜を形成することも可能であり、この場合には、タングステン膜221に不純物として塩素(Cl)が残留する。WClを用いたCVD法あるいはALD法によるタングステン膜221の成膜温度(第1の温度)は400℃以上であり、成膜時の圧力は5Torr以上であることが好ましい。成膜温度が400℃より低いと成膜反応が生じがたく、圧力が5Torrより低いと400℃以上においてエッチング反応が生じやすくなるからである。成膜温度が400℃では、5Torrにおいて成膜量が少なくなる傾向にあるが、10Torr以上で十分な成膜量が得られるので、400℃以上、10Torr以上とすることが好ましい。また、成膜温度が500℃で成膜量はより増加し、5Torrでも十分な成膜量が得られるので、500℃以上、5Torr以上とすることが好ましい。
次に、図8(B)に示されるように、上記の第1の温度より高い第2の温度で熱処理を施し、タングステン膜221中に残留する不純物であるフッ素(F)223をタングステン膜221中での拡散を加速させ、タングステン膜221の外部へと除去する。この結果、図8(C)に示されるように、タングステン膜221中に残留するフッ素223は大半が除去された状態となる。原料ガスとしてWClを用いたCVD法あるいはALD法でタングステン膜を形成する場合は、タングステン膜221中に残留する塩素(Cl)が除去される。
上記の熱処理の温度である第2の温度としては、第2の温度の熱処理によってタングステン膜221中の不純物であるフッ素223の拡散を加速し、タングステン膜221の表面からフッ素223を昇華させることができる温度に設定する。第2の温度は、タングステン膜の成膜温度である第1の温度より高い。第1の温度が例えば400℃程度であるのに対して、第2の温度は好ましくは620℃以上であり、さらに好ましくは700℃以上である。タングステン膜中のフッ素は、後述のように300℃、620℃、700℃の温度で、昇華量のピークを有する。後述の実施例から、620℃の熱処理を施すことで、620℃にピークを有する昇華分だけでなく、700℃にピークを有する昇華分のフッ素までほとんど除去できていた。従って、第2の温度を620℃以上として熱処理を施すことで、タングステン膜中の不純物であるフッ素をほとんど除去できる。700℃以上の熱処理を施すことで、フッ素をさらに除去することができる。第2の温度は、例えば次工程の酸化シリコンの成膜温度とすることができる。第2の温度の上限としては、例えば1000℃とすることができる。
上記の熱処理は、タングステン膜221の熱酸化を抑制する雰囲気で行うことが好ましい。タングステン膜221が酸化されて酸化タングステンが生成されるのを防止、抑制するためである。例えば、水素等を供給することによる還元雰囲気、タングステン膜221を形成する工程よりも低酸素濃度の雰囲気、あるいは、タングステン膜221を形成する工程よりも低酸素濃度かつ還元雰囲気とする。
次に、図8(D)に示されるように、例えばCVD法あるいはALD法でタングステン膜221の上層に酸化シリコン膜224を形成する。例えば、原料ガスとしてシランなどのシリコン含有ガスと、酸素(O)、オゾン(O)などの酸素含有ガスを用いて、上記の例えば700℃以上である第2の温度で熱的にシリコンを酸化して形成する。
上記のように第2の温度で熱処理を施してタングステン膜221中に残留するフッ素223を除去した後に、酸化シリコン膜224を形成するので、酸化シリコン膜/タングステン膜の界面でのフッ素とシリコンの反応が抑制されてほとんどなくなる。この結果、ボイド(ピンホール)の発生が抑制され、ほとんど発生させることなく、酸化シリコン膜224を成膜できる。これにより、酸化シリコン膜/タングステン膜の界面のボイド(ピンホール)をなくすことができ、酸化シリコン膜の膜剥がれが防止され、また、ピンホールが低減されることによってデバイス劣化を抑制することができる。
上記の熱処理と酸化シリコン膜の成膜処理は、同一の処理装置で大気に曝さずに行うことが好ましい。大気に曝すとタングステン膜が酸化される可能性があるので、これを防止・抑制するためである。
例えば、上記の熱処理と酸化シリコン膜の成膜処理を、図1〜図5に示される上記の成膜装置を用いて、大気に曝さずに(in-situで)行うことができる。また、熱処理を酸化シリコン膜の成膜処理のレシピに組み込んで実施することも可能である。さらに、成膜処理を行うために基板を第2の温度に昇温し、第2の温度で安定化するまでの期間を利用して、上記の熱処理とすることも可能である。
上記のタングステン膜221の上層に酸化シリコン膜224を形成する方法は問わず、種々の成膜方法を適用可能である。例えば、特許文献2に記載されている方法を適用可能である。即ち、基板にタングステン膜を形成し、基板を加熱しながらアミノシラン系ガスを供給してタングステン膜上にシード層を形成し、シード層上に酸化シリコン膜を形成する。これにより、インキュベーション時間を短縮し、下地であるタングステン膜の酸化を防止して、酸化シリコン膜を成膜できる。
また、上記のタングステン膜221の上層に酸化シリコン膜224を形成する工程としては、特許文献3に記載されている方法を適用可能である。即ち、処理室内に基板を設置し、水素ガスを供給(プリフロー)し、その後に酸化ガスの供給及びシリコン含有ガスの供給を行う。これにより、タングステン膜の酸化を防止し、また、酸化タングステンが形成されていた場合にはタングステンに還元することが可能である。上記の熱処理工程においては、上記のように水素ガスを供給して還元雰囲気で行う場合には、熱処理工程において供給される水素ガスをそのまま酸化シリコン膜成膜時の水素ガスのプリフローとすることができる。
例えば、図1〜図5に示される上記の成膜装置を用いて、以下のようにして、上記の熱処理と酸化シリコン膜の成膜処理を行う。まず、タングステン膜221が形成された基板220を、成膜装置の処理室1に搬送口15から搬入する。次に、搬送口15を閉じて処理室1を密閉し、成膜装置の水素ガス供給手段により、処理室1内に水素ガスを供給する。水素ガス供給手段は、ガスノズル31、32、41、42と同様にこれらとは別に設けられているか、あるいはガスノズル31、32、41、42のいずれかと兼用されている。水素ガスを供給しながら、サセプタ2の温度を第2の温度に設定する。サセプタが第2の温度に達した後、所定の時間を維持して第2の温度での熱処理を施す。次に、水素ガスの供給を停止し、酸素含有ガス及びシリコン含有ガスの供給を開始する。ここでは、処理ガスノズル31からシリコン含有ガスを供給し、処理ガスノズル32から酸素含有ガスを供給する。タングステン膜の成膜温度である第1の温度より高い第2の温度で、基板220のタングステン膜221の上層に酸化シリコン膜224を成膜する。上記の酸素含有ガスとしては、酸素、あるいはオゾンを用いることができる。上記のシリコン含有ガスとしては、例えば、3DMAS(トリスジメチルアミノシラン Si(N(CHH)、4DMAS(テトラキスジメチルアミノシラン Si(N(CH)等のアミノシラン系や、TCS(テトラクロロシラン SiCl)、DCS(ジクロロシラン SiHCl)、SiH(モノシラン)、HCD(ヘキサクロロジシラン SiCl)等を好ましく用いることができる。
上記のようにして、酸化シリコン膜の成膜時の成膜温度を上げる、もしくは成膜前に高温でアニールすることで、ボイド(ピンホール)の原因となるタングステン膜中に残留するフッ素を除去する。その後で酸化シリコン膜の成膜を行うことで、ボイドを発生させることなく酸化シリコン膜を成膜できる。
上記の実施形態では、タングステン膜中にフッ素、塩素が不純物として残留する場合に、熱処理でフッ素、塩素を除去し、この後に酸化シリコン膜を形成することについて説明したが、これに限定されるものではない。第1層と第2層が積層された構造を有する半導体装置の製造方法において、第2層の材料と反応して気化可能な物質が形成される不純物が第1層中に含まれる場合、上記と同様にボイドが形成される。即ち、第2膜の成膜中に、第1膜中の不純物と第2膜の材料から気化可能な物質が形成され、これが離脱して、第1膜と第2膜の界面にボイドが発生する。本実施形態においては、基板に第1層を形成し、第1層に熱処理を施して第1層に含有される不純物を除去する。次に、第1層の上層に、不純物と反応して気化可能な物質が形成される成分を含有する第2層を形成する。本実施形態によれば、第1層と第2層が積層する際に第2層の材料と反応して気化可能な物質が形成される不純物が第1層中に含まれていても、第1膜と第2膜の界面にボイドが発生するのを抑制することができる。例えば、第1層がフッ素、塩素等を不純物として含有し、その上層に第2層として窒化チタン膜を形成する場合に適用できる。また、第1層がフッ素を含有し、第2層としてルテニウム含有層を形成する場合に適用できる。
〔比較例に係る半導体装置の製造方法〕
次に、比較例に係る半導体装置の製造方法について説明する。図9(A)〜(D)は、比較例に係る半導体装置の製造方法の製造工程を示す断面図である。
まず、図9(A)に示されるように、例えば原料ガス322としてWFを用いた処理温度を第1の温度とするCVD法あるいはALD法により、基板320上でWF+3H→W+6HFの反応が生じ、ゲート電極となるタングステン(W)膜321を形成する。基板320は、例えば、図6及び図7に示される半導体装置の埋め込み絶縁膜200、半導体層201、トンネル絶縁膜202、電荷トラップ層203、ブロック絶縁膜204、埋め込み絶縁膜205、トレンチ被覆絶縁膜206及びバリアメタル層207を有する。原料ガスとしてWFガスを用いたCVD法あるいはALD法でタングステン膜321を成膜すると、タングステン膜321中に不純物としてフッ素(F)323が残留する。
次に、図9(B)に示されるように、例えばCVD法あるいはALD法でタングステン膜321の上層に酸化シリコン膜324を形成する。例えば、原料ガスとしてシランなどのシリコン含有ガスと、酸素(O)、オゾン(O)などの酸素含有ガスを用いて形成する。
上記のようにフッ素323が残留した状態で酸化シリコン膜324を形成した場合、図9(C)に示すように、後工程でかかる温度によってタングステン膜321中のフッ素323の拡散が始まり、酸化シリコン膜324とタングステン膜321の界面にフッ素323が析出する。すると、図9(D)に示すように、析出したフッ素323と酸化シリコン膜324が反応してフッ化シリコン325が生成される。フッ化シリコン325は気化可能な蒸気圧を有しており、酸化シリコン膜324とタングステン膜321の界面から脱離する。この結果、ボイド(ピンホール)が発生する。酸化シリコン膜の膜剥がれが発生し、また、ピンホールによってデバイスが劣化してしまう。
一方、本実施形態に係る半導体装置の製造方法によれば、酸化シリコン膜の成膜前に熱処理をすることで、ボイドの原因となるフッ素をタングステン膜から除去し、その後で酸化シリコン膜の成膜を行うことで、ボイドを発生せずに酸化シリコン膜を成膜できる。
〔実施例〕
TDS(昇温脱離ガス分析;Thermal Desorption Spectroscopy)試験
TDS試験は、真空中において試料にランプ光を照射して光吸収により昇温させ、試料からの脱離ガスを質量分析計で検出する試験である。
本実施例では、シリコン基板上に、熱酸化膜を100nmの膜厚で形成し、その上層にCVD法により窒化チタンを5nmの膜厚で形成し、その上層にCVD法によりタングステン膜を15nmの膜厚で形成した。以上のようにして、比較例である試料aを作成した。タングステン膜を形成するCVDでは、WFを原料ガスとして用いており、タングステン膜中に不純物としてフッ素が残留している。
試料aに対して、上記の実施形態において図1〜図5に示される成膜装置を用いて300℃で熱処理を施して、試料bとした。また、試料aに対して同様に620℃で熱処理を施して、試料cとした。上記の試料a,b,cに対して、温度を徐々に上げてTDS試験を行った。ここでは、昇温速度は60℃/分として、基板温度を常温から900℃で昇温したときの、脱離ガスの量に対応する質量分析計の強度として測定した。
図10は本実施例に係る昇温脱離ガス分析結果を示す図である。試料a,b,cに対するTDS試験結果を、図10中に実線a、破線b、一点鎖線cで示す。図10において横軸は基板温度(℃)であり、縦軸は質量分析計の強度(任意単位,a.u.)である。
試料aのTDSの結果から、タングステン膜中のフッ素は、300℃、620℃、700℃の温度で、昇華量のピークを有することが確認された。
試料bのTDSの結果から、300℃の熱処理を施すことで、300℃にピークを有する昇華分のフッ素は除去できた。620℃にピークを有する昇華分のフッ素も大部分は除去できているようであるが、700℃にピークを有する昇華分のフッ素についてはほとんど残留したままであった。
試料cのTDSの結果から、620℃の熱処理を施すことで、620℃にピークを有する昇華分だけでなく、700℃にピークを有する昇華分のフッ素までほとんど除去できていることが確認された。従って、第2の温度を620℃以上として熱処理を施すことで、タングステン膜中の不純物であるフッ素をほとんど除去できることがわかった。
[第2の実施形態]
次に、本発明の第2の実施形態に係る成膜装置及び半導体装置の製造方法について説明する。
[成膜装置]
図11は、第2の実施形態に係る成膜装置の一例を示した平面図である。図11に示す第2の実施形態に係る成膜装置は、第2の処理領域P2において、処理ガスノズル32に加えて、処理ガスノズル34が追加されている点で、第1の実施形態に係る成膜装置と異なっている。
処理ガスノズル34は、ウエハWに還元ガスを供給するためのガス供給手段である。還元ガスは、酸化物を還元可能なガスであれば、用途に応じて種々のガスを用いてよい。例えば、還元ガスとしては水素原子含有ガスが用いられてもよく、水素(H)、アンモニア(NH)等を用いてもよい。成膜処理で形成しようとする第2層が酸化膜の場合には、例えば、水素ガスが還元ガスとして用いられる。
処理ガスノズル34も、処理ガスノズル32と同様に、真空容器1の容器本体12の内周面からサセプタ2の中心に向かって、サセプタ2の表面と平行に延びるように設けられてよい。また、還元ガスの導入は、容器本体12の外周壁に設けられたガス導入ポート34aを介して行われてよい。
処理ガスノズル32は、第1の実施形態で説明した通り、原料ガスと反応して反応生成物を生成可能な反応ガスが供給される。ウエハW上に成膜しようとする第2層が酸化膜の場合には、処理ガスノズル32からは、酸素等の酸化ガスが供給される。なお、酸化ガスは、熱酸化により活性化された酸素ラジカルが供給されてもよい。
このように、第2の実施形態に係る成膜装置は、還元ガス及び反応ガスが、各々単独で供給可能な構成となっている。なお、図11においては、還元ガスがサセプタ2の回転方向上流側から供給され、反応ガスがサセプタ2の回転方向下流側から供給される構成となっているが、この配置は逆であってもよい。また、図11において、処理ガスノズル32、34は互いに隣接して配置されているが、必ずしも処理ガスノズル32、34が隣接して配置されなくてもよい。但し、酸化膜を成膜する際、水素と酸素が混合すると、酸化力の高いOH*(ヒドロキシルラジカル)が生成するので、酸化力を強化したい場合には、ヒドロキシルラジカルを生成可能な距離まで処理ガスノズル32、34を接近させて配置することが好ましい。
また、図11においては、還元ガス及び反応ガスの供給手段が処理ガスノズル32、34として構成された例を挙げているが、これらはシャワーヘッドとして一体的に構成されていてもよい。このように、還元ガス供給手段及び反応ガス供給手段は用途に応じて種々の構成とすることができる。
また、制御部100は、処理ガスノズル34からの還元ガスの供給も制御可能に構成される。制御部100は、成膜装置全体を制御し、後述する第2の実施形態に係る半導体装置の製造方法を実施することができる。
その他の構成要素については、第1の実施形態に係る成膜装置と同様の構成であるので、その説明を省略する。
[半導体装置の製造方法]
次に、第2の実施形態に係る半導体装置の製造方法について説明する。
図12は、第2の実施形態に係る半導体装置の製造方法の一例を示すシーケンス図である。第2の実施形態に係る半導体装置の製造方法については、以下、図11に示した第2の実施形態に係る成膜装置を用いて実施した例を挙げて説明する。
また、ウエハWの上に形成されている第1層はタングステン膜であり、タングステン膜上に第2層としてシリコン酸化膜(SiO)を成膜する例を挙げて説明する。また、還元ガスとしては水素ガス、反応ガスとしては酸素ガスを用いた例を挙げて説明する。
第1の実施形態において、第1層のタングステン膜の上層にシリコン酸化膜(SiO)を成膜する例について説明したが、タングステン膜上へのシリコン酸化膜の成膜において、成膜に必要な酸化剤(酸化ガス)の影響により、下地のタングステン膜が酸化されてしまい、タングステン膜の抵抗値が上がって導電性が低下する問題が発生する場合がある。タングステン膜は非常に酸化され易い膜であり、表面に自然酸化膜が形成されている場合が多くある。つまり、大気成分との反応で、タングステン膜の表層は既に酸化されている場合が多くある。このような場合には、シリコン酸化膜を成膜する際の酸化を抑制するだけでは、タングステン膜本来の高導電性という性能を十分に発揮できないおそれがある。
そこで、第2の実施形態に係る半導体装置の製造方法では、タングステン膜表面の自然酸化による酸化成分を除去しつつ、新たにタングステン膜を酸化させずにシリコン酸化膜を成膜する方法を検討した。かかる半導体装置の製造方法は、第1の実施形態で説明したフッ素成分の除去を行い、更に酸化成分の除去を行うようにすると、非常に効果的である。即ち、タングステン膜に含有されるフッ素成分の不純物と酸化成分の不純物を両方とも除去でき、高品質なタングステン膜の性能を維持しつつ更にタングステン膜上に成膜を行うことができる。よって、そのような第2の実施形態に係る半導体装置の製造方法について、以下説明する。
まず、前提として、第1の実施形態の図8(A)〜(C)において説明した熱処理により第1層に含有される不純物を除去する工程を実施する。
具体的には、基板220の表面上に形成されたタングステン膜221を熱処理し、タングステン膜221中のフッ素223を除去する。この内容は、図8(A)〜(C)において説明済みであるので、詳細な内容は省略する。
図8(A)〜(C)までの熱処理により不純物を除去する工程を実施した後、図12に示すシーケンスを実施する。
図12において、横軸は時間を示す。図12のステップS100に示されるように、最初は、水素を基板220に供給し、水素供給工程(又は還元工程)を実施する。具体的には、第2の処理領域P2に設けられた処理ガスノズル34から、還元ガスとして水素ガスを供給する。この時、酸化ガスである酸素ガスは供給せず、第2の処理領域P2では、水素ガスのみを供給する。また、第1の処理領域P1においても、原料ガスは供給しない。
このように、水素ガスのみを供給したままサセプタ2を回転させることにより、第2の処理領域P2内には還元雰囲気が形成され、タングステン膜221が還元される。即ち、タングステン膜221の表面に形成された自然酸化膜等の酸化成分が還元により除去される。
ステップS110において、原料ガスの供給を開始し、原料ガス供給工程を実施する。具体的には、第1の処理領域P1の処理ガスノズル31から、原料ガスであるシリコン含有ガスを供給する。シリコン含有ガスは、第1の実施形態で説明した3DMAS等の種々のガスを用いることができる。タングステン膜221の表層の酸化物を除去したタングステン膜221にシリコン含有ガスを供給することにより、タングステン膜221の表層にシリコン含有ガスが吸着し、数原子層分のシリコン層が形成される。つまり、タングステン膜221の表面がシリコンによりキャッピングされて覆われ、酸化物が除去されたタングステン膜221の表面の再度の酸化を防止することができる。
この時、第2の処理領域P2における水素の供給は継続し、酸素は供給しない状態を保つ。これにより、原料ガスが基板220に供給された後、基板220は還元雰囲気を通過するので、基板220の酸化は常に防止された状態で原料ガスの吸着が行われる。
ステップS120では、酸化剤の供給が開始され、タングステン膜221の表面に形成されたシリコン層の酸化が行われ、シリコン酸化膜層がタングステン膜221上に成膜される。具体的には、第2の処理領域P2における処理ガス32から酸素ガスが供給され、原料ガスの酸化が開始される。タングステン膜221の表面から酸化物が除去された状態でシリコン層が形成され、シリコン酸化膜が形成されるので、タングステン膜221の抵抗値を増加させるタングステン酸化膜(WO)が存在しない状態でタングステン膜221上にシリコン酸化膜を形成することができる。
この後は、水素、シリコン含有ガス、酸素ガスの供給を行った状態でサセプタ2の回転を継続し、ALDによりシリコン酸化膜(第2層224)の成膜が行われる。
なお、ステップS100の水素ガス供給工程(又は還元工程)、ステップS110の原料ガス供給工程、ステップS120の酸素ガス供給工程(又は酸化工程)は、サセプタ2上の総ての基板220が少なくとも1回、水素ガス、原料ガス、酸化ガスに晒される必要があるが、各ステップS100、S110、S120のサセプタ2の回転回数は、用途に応じて適宜定めることができる。即ち、十分な還元が必要な場合には、ステップS100の時間を長くすればよいし、そのような各ステップの時間の調整は、用途に応じて適宜調整可能である。
また、第2の実施形態においては、理解の容易のため、第1層をタングステン膜221、第2層224をシリコン酸化膜とし、還元ガスとして水素ガス、反応ガスとして酸素ガス、原料ガスとしてシリコン含有ガスを用いた例を挙げて説明したが、酸化ガス、還元ガス等は、用途に応じて種々の組み合わせが可能である。例えば、第1の実施形態で説明したように、第2層が窒化チタン膜や、ルテニウム含有層の場合にも適用可能である。
更に、第2の実施形態においては、第1の実施形態における不純物除去工程を行うことを前提として説明したが、フッ素除去工程を行わずに、図12のステップS100〜S120のみを実行するようなシーケンスとしてもよい。
第2の実施形態に係る半導体装置の製造方法によれば、第1層の表層の酸化成分を除去し、第1層の性能を十分に発揮させた状態で第2層の薄膜を第1層上に形成することができる。
以上、本発明を実施するための形態について詳述したが、本発明は斯かる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
NAND型フラッシュメモリに限定されない。例えば、タングステン膜と、その上層に形成された酸化シリコン膜を有する半導体装置であれば、どのような半導体装置にも適用可能である。
1 処理室
2 サセプタ
4 凸状部
5 突出部
7 ヒータユニット
11 天板
12 容器本体
13 シール部材
14 底部
15 搬送口
20 ケース体
21 コア部
22 回転軸
23 駆動部
24 凹部
31 処理ガスノズル
31a ガス導入ポート
32 処理ガスノズル
32a ガス導入ポート
34 処理ガスノズル
34a ガス導入ポート
33 吐出孔
41 分離ガスノズル
41a ガス導入ポート
42 分離ガスノズル
42a ガス導入ポート
42h ガス吐出孔
43 溝部
44 天井面
45 天井面
46 屈曲部
71 カバー部材
71a 内側部材
71b 外側部材
100 制御部
101 記憶部
102 媒体
200 埋め込み絶縁膜
201 半導体層
202 トンネル絶縁膜
203 電荷トラップ層
204 ブロック絶縁膜
205 埋め込み絶縁膜
206 トレンチ被覆絶縁膜
207 バリアメタル層
208 ゲート電極
209 シール絶縁膜
210 埋め込み絶縁膜
220 基板
221 タングステン(W)膜
222 原料ガス
223 フッ素(F)
224 酸化シリコン膜
481 空間
482 空間
610 第1の排気口
620 第2の排気口
630、631 排気管
640、641 真空排気手段
650、651 圧力調整器

Claims (20)

  1. 基板上に形成された第1層に熱処理を施して前記第1層に含有される不純物を除去する工程と、
    前記第1層の上層に、前記不純物と反応して気化可能な物質が形成される成分を含有する第2層を形成する工程とを有する
    半導体装置の製造方法。
  2. 前記第1層に含有される不純物を除去する工程において、前記第1層に前記熱処理を施して前記第1層に含有される前記不純物の拡散を加速して前記不純物を前記第1層から昇華させて除去する
    請求項1に記載の半導体装置の製造方法。
  3. 前記第1層は、第1の温度で形成されており、
    前記不純物を除去する工程において、前記第1の温度より高い第2の温度で前記熱処理を施す
    請求項1又は請求項2に記載の半導体装置の製造方法。
  4. 前記第2の温度が620℃以上である
    請求項3に記載の半導体装置の製造方法。
  5. 前記第2の温度が700℃以上である
    請求項3に記載の半導体装置の製造方法。
  6. 前記不純物がフッ素を含有し、
    前記不純物と反応して気化可能な物質が形成される成分はシリコンを含有し、
    前記気化可能な物質がフッ化シリコンである
    請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
  7. 前記第1層は、タングステンを含有する
    請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
  8. 前記不純物を除去する工程において、前記第1層の熱酸化を抑制する雰囲気で前記熱処理を施す
    請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
  9. 前記不純物を除去する工程において、還元雰囲気、前記第1層を形成する工程よりも低酸素濃度の雰囲気、又は前記第1層を形成する工程よりも低酸素濃度の還元雰囲気で、前記熱処理を施す
    請求項8に記載の半導体装置の製造方法。
  10. 前記不純物を除去する工程と前記第2層を形成する工程を、同一の処理装置で大気に曝さずに行う
    請求項1〜9のいずれか1項に記載の半導体装置の製造方法。
  11. 前記第1層は、酸化膜を形成可能な成分を含み、
    前記不純物を除去する工程と前記第2層を形成する工程との間に、前記基板に還元ガスを供給して還元雰囲気中で前記第1層に含まれる酸化成分を除去する工程を更に有する請求項1乃至10のいずれか一項に記載の半導体装置の製造方法。
  12. 前記還元雰囲気中で前記第1層に前記第2層の原料ガスを供給し、前記原料ガスの原子層を前記第1層上に形成する工程を更に有する請求項11に記載の半導体装置の製造方法。
  13. 前記原料ガスの原子層を前記第1層上に形成する工程の後、前記第1層上に形成された原料ガスの原子層に酸化ガスを供給し、前記原料ガスを酸化して前記第1層上に酸化膜を形成する工程と、を有する請求項12に記載の半導体装置の製造方法。
  14. 前記第1層は、タングステンを含有し、
    前記原料ガスは、シリコン含有ガスである請求項13に記載の半導体装置の製造方法。
  15. 前記還元ガスは水素ガスであり、
    前記酸化ガスは酸素ガスである請求項13又は14に記載の半導体装置の製造方法。
  16. 前記原料ガスの原子層を前記第1層上に形成する工程及び前記第1層上に酸化膜を形成する工程を1回ずつ行った後、前記基板に前記原料ガスを供給する工程と、前記基板に前記酸化ガスを供給する工程を周期的に繰り返す請求項13乃至15のいずれか一項に記載の半導体装置の製造方法。
  17. 前記基板は、処理室内に設けられた回転可能なサセプタの周方向に沿って載置され、
    前記サセプタ上に、前記サセプタの回転方向に沿って前記原料ガスを前記基板に供給可能な原料ガス供給領域と、前記水素ガス及び/又は前記酸素ガスを前記基板に供給可能な還元/酸化領域とが互いに離間して設けられ、
    前記第1層に含まれる酸化成分を除去する工程は、前記還元/酸化領域で前記酸素ガスを供給することなく前記水素ガスを供給しながら前記サセプタを回転させて前記基板に前記還元/酸化領域を少なくとも1回通過させることにより行われ、
    前記原料ガスの原子層を前記第1層上に形成する工程は、前記基板に前記還元/酸化領域を少なくとも1回通過させた後、前記原料ガス供給領域で前記原料ガスを供給しながら前記基板に前記原料ガスを少なくとも1回通過させることにより行われ、
    原料ガスを酸化して前記第1層上に酸化膜を形成する工程は、前記基板に前記原料ガスを少なくとも1回通過させた後、前記還元/酸化領域において前記水素ガス及び前記酸素ガスを供給しながら前記基板に前記還元/酸化領域を通過させることにより行われる請求項15に記載の半導体装置の製造方法。
  18. 原料ガスを酸化して前記第1層上に酸化膜を形成する工程の後は、前記原料ガス供給領域から前記原料ガス、前記還元/酸化領域から前記水素ガス及び前記酸素ガスを供給しながら前記サセプタを複数回回転させ、前記基板に前記原料ガスを供給する工程と、前記基板に前記水素ガス及び前記酸化ガスを供給する工程とを周期的に繰り返す請求項17に記載の半導体装置の製造方法。
  19. 処理室と、
    処理室内に設けられ、周方向に沿って基板を載置可能であり、回転可能なサセプタと、
    前記サセプタ上に、前記サセプタの回転方向に沿って設けられ、原料ガスを前記基板に供給可能な原料ガス供給領域と、
    前記サセプタ上に、前記サセプタの回転方向の下流側に前記原料ガス供給領域と離間して設けられ、水素ガス及び/又は酸素ガスを前記基板に供給可能な還元/酸化領域と、
    前記サセプタを加熱可能なヒーターと、
    不純物を含有する第1層が形成された基板が前記サセプタ上に載置された後、前記ヒーターにより前記サセプタを加熱して前記第1層に含有された前記不純物を除去する工程を実行する制御部と、を有する成膜装置。
  20. 前記制御部は、前記不純物を除去する工程を実施した後、
    前記還元/酸化領域において前記酸素ガスを供給せず前記水素ガスを供給しながら前記サセプタを回転させ、前記第1層を還元する工程と、
    前記第1層を還元する工程の後、前記サセプタの回転及び前記水素ガスの供給を継続したまま前記原料ガス供給領域において前記原料ガスの供給を開始し、前記還元された前記第1層上に前記原料ガスの原子層を形成する工程と、
    前記第1層上に前記原料ガスの原子層を形成する工程の後、前記サセプタの回転、前記水素ガスの供給及び前記原料ガスの供給を継続したまま前記還元/酸化領域において前記酸素ガスの供給を開始し、前記第1層上の前記原料ガスの原子層を酸化して酸化膜を形成する工程と、を実行する請求項19に記載の成膜装置。
JP2018069515A 2017-12-01 2018-03-30 半導体装置の製造方法及び成膜装置 Active JP6976213B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180143374A KR102396170B1 (ko) 2017-12-01 2018-11-20 반도체 장치의 제조 방법 및 성막 장치
US16/196,111 US11075076B2 (en) 2017-12-01 2018-11-20 Method for manufacturing a semiconductor device and film deposition apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017232122 2017-12-01
JP2017232122 2017-12-01

Publications (2)

Publication Number Publication Date
JP2019102780A true JP2019102780A (ja) 2019-06-24
JP6976213B2 JP6976213B2 (ja) 2021-12-08

Family

ID=66974229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018069515A Active JP6976213B2 (ja) 2017-12-01 2018-03-30 半導体装置の製造方法及び成膜装置

Country Status (1)

Country Link
JP (1) JP6976213B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023044039A (ja) * 2021-09-17 2023-03-30 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム、および基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238729A (ja) * 1988-09-13 1999-08-31 Sony Corp 半導体装置の製造方法
JP2000200762A (ja) * 1998-10-26 2000-07-18 Tokyo Electron Ltd 半導体装置の製造方法及び半導体製造装置
JP2007173762A (ja) * 2005-12-23 2007-07-05 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2010135672A (ja) * 2008-12-08 2010-06-17 Toshiba Corp 半導体記憶装置の製造方法
JP2015056633A (ja) * 2013-09-13 2015-03-23 東京エレクトロン株式会社 シリコン酸化膜の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238729A (ja) * 1988-09-13 1999-08-31 Sony Corp 半導体装置の製造方法
JP2000200762A (ja) * 1998-10-26 2000-07-18 Tokyo Electron Ltd 半導体装置の製造方法及び半導体製造装置
JP2007173762A (ja) * 2005-12-23 2007-07-05 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2010135672A (ja) * 2008-12-08 2010-06-17 Toshiba Corp 半導体記憶装置の製造方法
JP2015056633A (ja) * 2013-09-13 2015-03-23 東京エレクトロン株式会社 シリコン酸化膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023044039A (ja) * 2021-09-17 2023-03-30 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム、および基板処理装置
JP7387685B2 (ja) 2021-09-17 2023-11-28 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム、および基板処理装置

Also Published As

Publication number Publication date
JP6976213B2 (ja) 2021-12-08

Similar Documents

Publication Publication Date Title
US10497561B2 (en) Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
US10784116B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10304676B2 (en) Method and apparatus for forming nitride film
US8895455B2 (en) Method for manufacturing semiconductor device and substrate processing apparatus
US8202809B2 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
US8034673B2 (en) Film formation method and apparatus for forming silicon-containing insulating film doped with metal
US8410003B2 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
US9741555B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6196833B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101879022B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2006054432A (ja) 成膜方法、成膜装置及び記憶媒体
US10074535B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6583064B2 (ja) マスク構造体の形成方法及び成膜装置
KR102396170B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
JP4259247B2 (ja) 成膜方法
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
US20170294302A1 (en) Semiconductor device manufacturing method, substrate processing apparatus, and recording medium
JP6976213B2 (ja) 半導体装置の製造方法及び成膜装置
JP5051180B2 (ja) 成膜方法
US10217630B2 (en) Method of forming silicon-containing film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211109

R150 Certificate of patent or registration of utility model

Ref document number: 6976213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150