CN113053725A - 膜形成方法和膜形成装置 - Google Patents

膜形成方法和膜形成装置 Download PDF

Info

Publication number
CN113053725A
CN113053725A CN202011476465.6A CN202011476465A CN113053725A CN 113053725 A CN113053725 A CN 113053725A CN 202011476465 A CN202011476465 A CN 202011476465A CN 113053725 A CN113053725 A CN 113053725A
Authority
CN
China
Prior art keywords
film
layer
laminated
crystallization
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011476465.6A
Other languages
English (en)
Inventor
竹泽由裕
铃木大介
林宽之
本山丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN113053725A publication Critical patent/CN113053725A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H01L21/2053—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及膜形成方法和膜形成装置。[课题]提供可以形成大粒径的多晶硅膜的技术。[解决方案]本公开的一方式的膜形成方法具备如下工序：在基底上形成依次层叠有界面层、主体层和表面层的层叠膜的工序；和，对前述层叠膜进行结晶处理的工序，前述主体层在前述进行结晶处理的工序中由比前述界面层还容易结晶的膜形成，前述表面层在前述进行结晶处理的工序中由比前述主体层还容易结晶的膜形成。

Description

膜形成方法和膜形成装置
技术领域
本公开涉及膜形成方法和膜形成装置。
背景技术
作为三维NAND结构的通道，有时使用有多晶硅膜。专利文献1中公开了一种形成多晶硅膜的方法，其在晶体生长慢的第1非晶硅膜上层叠晶体生长快于第1非晶硅膜的第2非晶硅膜后进行结晶处理，从而形成多晶硅膜。
现有技术文献
专利文献
专利文献1：日本特开2015-115435号公报
发明内容
发明要解决的问题
本公开提供：可以形成大粒径的多晶硅膜的技术。
用于解决问题的方案
本公开的一方式的膜形成方法具备如下工序：在基底上形成依次层叠有界面层、主体层和表面层的层叠膜的工序；和，对前述层叠膜进行结晶处理的工序，前述主体层在前述进行结晶处理的工序中由比前述界面层还容易结晶的膜形成，前述表面层在前述进行结晶处理的工序中由比前述主体层还容易结晶的膜形成。
发明的效果
根据本公开，可以形成大粒径的多晶硅膜。
附图说明
图1为示出一实施方式的膜形成方法的流程图。
图2为示出图1的膜形成方法中的形成层叠膜的工序的一例的流程图。
图3为示出图1的膜形成方法中的形成层叠膜的工序的一例的工序剖视图。
图4为用于说明一实施方式的膜形成方法的作用效果的图。
图5为示出立式热处理装置的构成例的纵剖视图。
图6为用于说明图5的立式热处理装置的反应管的图。
图7为示出基于XRD的评价结果的一例的图。
图8为示出基于SIMS的评价结果的一例的图。
图9为示出基于光谱椭偏仪的评价结果的一例的图。
图10为示出基于光谱椭偏仪的评价结果的另一例的图。
图11为示出基于TEM的评价结果的一例的图。
附图标记说明
110 基底
120 层叠膜
121 界面层
122 主体层
123 表面层
具体实施方式
以下，边参照所附的附图边对本公开的非限定性的示例的实施方式进行说明。所附的全部附图中，对于相同或对应的构件或部件，标注相同或对应的附图标记，省略重复的说明。
〔膜形成方法〕
对于一实施方式的膜形成方法，将形成多晶硅膜的情况作为举例进行说明。图1为示出一实施方式的膜形成方法的流程图。一实施方式的膜形成方法具备如下工序：形成层叠膜的工序S10；对层叠膜进行结晶处理的工序S20；和，减小层叠膜的膜厚的工序S30。
(形成层叠膜的工序S10)
图2为示出图1的膜形成方法中的形成层叠膜的工序S10的一例的流程图。图3为示出图1的膜形成方法中的形成层叠膜的工序S10的一例的工序剖视图。
形成层叠膜的工序S10为形成依次层叠有界面层、主体层和表面层的层叠膜的工序。形成层叠膜的工序S10中形成的层叠膜的膜厚例如为比设计上的目标膜厚还厚的膜厚。本实施方式中，形成层叠膜的工序S10包括：形成界面层的工序S11、形成主体层的工序S12和形成表面层的工序S13。
工序S11中，如图3的(a)所示那样，在基底110上形成界面层121。本实施方式中，基底110包含基板111和绝缘膜112。基板111例如可以为硅晶圆等半导体晶圆。绝缘膜112形成于基板111的表面。绝缘膜112例如可以为氧化硅膜(SiO2膜)、氮化硅膜(SiN膜)。
界面层121例如由包含硅(Si)和氢(H)的非晶硅膜形成。该非晶硅膜例如通过使用了高级硅烷系气体的原子层沉积(ALD：Atomic Layer Deposition)法、化学气相沉积(CVD：Chemical Vapor Deposition)法而形成。作为高级硅烷系气体，例如可以利用Si2H6、Si3H8、Si4H10等在一分子中包含2个以上的硅的硅烷系气体。通过使用高级硅烷系气体，从而可以形成膜中氢浓度高的非晶硅膜。另外，界面层121例如可以由包含硅和用于妨碍结晶的杂质的非晶硅膜形成。作为用于妨碍结晶的杂质，例如可以举出氧(O)、碳(C)、氮(N)。该非晶硅膜例如可以通过使用了硅原料气体和含有用于妨碍结晶的杂质的气体的ALD法、CVD法而形成。作为硅原料气体，例如可以利用SiH4、Si2H6、Si3H8、Si4H10。作为含有用于妨碍结晶的杂质的气体，例如可以利用N2O、NO、C2H4、NH3、N2H4、单甲基肼(MMH)。
工序S12中，如图3的(b)所示那样，在界面层121上形成主体层122。主体层122由对层叠膜进行结晶处理的工序S20中比界面层121还容易结晶的膜形成。主体层122例如由包含硅和氢、膜中氢浓度比形成界面层121的非晶硅膜还低的非晶硅膜形成。该非晶硅膜例如通过使用了比形成界面层121时使用的高级硅烷系气体还低级的硅烷系气体的ALD法、CVD法而形成。例如，形成界面层121时，使用Si2H6的情况下，作为硅烷系气体，可以利用SiH4。主体层122例如可以为比界面层121还厚的层。另外，主体层122可以具有多层结构。上述情况下，多层结构的各层由对层叠膜进行结晶处理的工序S20中比界面层121还容易结晶的膜形成。
工序S13中，如图3的(c)所示那样，在主体层122上形成表面层123。表面层123由对层叠膜进行结晶处理的工序S20中比主体层122还容易结晶的膜形成。表面层123例如由包含硅和氢、膜中氢浓度比形成主体层122的非晶硅膜还低的非晶硅膜形成。该非晶硅膜例如通过使用了比形成主体层122时使用的处理条件还不易掺入氢至膜中的处理条件的ALD法、CVD法而形成。另外，表面层123例如可以由包含硅和用于促进结晶的杂质的非晶硅膜形成。作为用于促进结晶的杂质，例如可以举出氯(Cl)、磷(P)、硼(B)、锗(Ge)、铝(Al)、镍(Ni)、氟(F)。该非晶硅膜通过使用了硅原料气体和含有用于促进结晶的杂质的气体的ALD法、CVD法而形成。作为硅原料气体，例如可以利用SiH4、Si2H6、Si3H8、Si4H10。作为含有用于促进结晶的杂质的气体，例如可以利用二氯硅烷(DCS)、PH3、BCl3、B2H6、GeH4、GeCl4、AlCl3、三甲基铝(TMA)、SiF4。另外，表面层123可以不含硅且由用于促进结晶的杂质形成，可以通过在主体层122的表面掺杂用于促进结晶的杂质而形成。
通过以上的工序S11～S13，在基底110上形成依次层叠有界面层121、主体层122和表面层123的层叠膜120。
(对层叠膜进行结晶处理的工序S20)
对层叠膜进行结晶处理的工序S20在形成层叠膜的工序S10后进行。本实施方式中，对层叠膜进行结晶处理的工序S20包括：对层叠膜120进行热处理(退火)，从而使形成层叠膜120的非晶硅膜结晶，形成多晶硅膜的工序。退火温度例如可以为550～800℃。
(减小层叠膜的膜厚的工序S30)
减小层叠膜的膜厚的工序S30在对层叠膜进行结晶处理的工序S20后进行。本实施方式中，减小层叠膜的膜厚的工序S30包括：通过对形成层叠膜的工序S10中形成的层叠膜120进行回蚀(etch back)处理，从而将层叠膜120的膜厚减小至目标膜厚的工序。回蚀处理例如可以通过干蚀刻而进行，也可以通过湿蚀刻而进行。
通过以上的工序S10～S30，可以在基底110上形成具有期望膜厚的多晶硅膜。
需要说明的是，一实施方式的膜形成方法可以具备：在基底110上形成晶种层的工序，其在形成层叠膜的工序S10前进行。本实施方式中，晶种层使用氨基硅烷系气体而形成。以下，将使用氨基硅烷系气体而形成的晶种层也称为氨基硅烷晶种。作为氨基硅烷系气体，例如可以举出DIPAS(二异丙基氨基硅烷)、3DMAS(三(二甲基氨基)硅烷)、BTBAS(双叔丁基氨基硅烷)。晶种层例如通过使用了加热至不引起热分解的温度的氨基硅烷系气体的CVD法、ALD法而形成。如此在基底110上形成晶种层，从而可以降低形成于晶种层上的层叠膜120的粗糙度。
〔作用/效果〕
图4为用于说明一实施方式的膜形成方法的作用效果的图。图4的(a)为用于说明形成依次层叠有界面层121、主体层122和表面层123的层叠膜120的非晶硅膜结晶时的机制的图。图4的(b)为用于说明形成依次层叠有界面层121和主体层122的层叠膜120X的非晶硅膜结晶时的机制的图。层叠膜120和层叠膜120X均形成于绝缘膜112上。
层叠膜120中，界面层121、主体层122和表面层123的非晶硅膜中、表面层123的非晶硅膜最容易结晶，界面层121的非晶硅膜最不易结晶。因此，如图4的(a)所示那样，以界面一侧(界面层121和主体层122的界面层121侧)为起点的结晶被抑制，以在表面一侧(表面层123和主体层122的表面层123侧)产生的晶核124为起点进行结晶。其结果，界面一侧的多晶硅膜的晶体粒径变得大于表面一侧的多晶硅膜的晶体粒径。换言之，界面一侧的多晶硅膜的晶界125变得少于表面一侧的多晶硅膜的晶界125。其结果，将多晶硅膜的膜厚减小至目标膜厚T的情况下，可以形成大粒径的多晶硅膜。
另一方面，层叠膜120X中，未形成表面层123。因此，如图4的(b)所示那样，以在界面一侧(界面层121和主体层122的界面层121侧)产生的晶核124X为起点容易进行结晶。其结果，界面一侧的多晶硅膜的晶体粒径变得小于表面一侧的多晶硅膜的晶体粒径。换言之，界面一侧的多晶硅膜的晶界125X变得多于表面一侧的多晶硅膜的晶界125X。其结果，将多晶硅膜的膜厚减小至目标膜厚T时的多晶硅膜的粒径变小。
〔膜形成装置〕
对于可以实施上述膜形成方法的膜形成装置，列举对多张基板同时进行热处理的间歇式的立式热处理装置为例进行说明。其中，膜形成装置不限定于间歇式的装置，例如也可以为对每1张基板进行处理的单片式的装置。
图5为示出立式热处理装置的构成例的纵剖视图。图6为用于说明图5的立式热处理装置的反应管的图。
如图5所示那样，立式热处理装置1具有：反应管34、盖体36、晶舟38、气体供给部40、排气部41和加热部42。反应管34、盖体36、晶舟38、气体供给部40、排气部41和加热部42构成处理部。
反应管34为用于收纳晶舟38的处理容器。晶舟38为以规定的间隔保持多张半导体晶圆(以下称为“晶圆W”)的基板保持具。反应管34具有：下端开放的有顶部的圆筒形状的内管44、和下端开放且覆盖内管44的外侧的有顶部的圆筒形状的外管46。内管44和外管46由石英等耐热性材料形成，以同轴状配置成为二重管结构。
内管44的顶部44A例如成为平坦。在内管44的一侧，沿其长度方向(上下方向)形成有收纳气体喷嘴的喷嘴收纳部48。例如如图6所示那样，使内管44的侧壁的一部分向外侧突出形成凸部50，在凸部50内作为喷嘴收纳部48形成。与喷嘴收纳部48对置地在内管44的相反侧的侧壁，沿其长度方向(上下方向)形成有矩形状的开口52。
开口52为以能排出内管44内的气体的方式形成的气体排气口。以开口52的长度与晶舟38的长度相同，或比晶舟38的长度还长且向上下方向分别延伸的方式形成。
反应管34的下端例如被由不锈钢形成的圆筒形状的歧管54支撑。在歧管54的上端形成有凸缘部56，在凸缘部56上设置外管46的下端使其支撑。在凸缘部56与外管46的下端之间夹设O环等密封构件58以使外管46内形成为气密状态。
在歧管54的上部的内壁设有圆环状的支撑部60，在支撑部60上设置内管44的下端并支撑其。盖体36借助O环等密封构件62气密地安装于歧管54的下端的开口，使得气密地阻塞反应管34的下端的开口、即、歧管54的开口。盖体36例如由不锈钢形成。
在盖体36的中央部借助磁性流体密封部64贯通地设有旋转轴66。旋转轴66的下部由包含舟皿升降机的升降部68的臂68A可自由旋转地支撑。
在旋转轴66的上端设有旋转板70，使得在旋转板70上借助石英制的保温台72载置用于保持晶圆W的晶舟38。因此，通过使升降部68升降，从而盖体36与晶舟38为一体地上下运动，使得可以使晶舟38对于反应管34内插拔。
气体供给部40设置于歧管54，向内管44内导入气体。气体供给部40具有多个(例如3根)石英制的气体喷嘴76、78、80。各气体喷嘴76、78、80在内管44内沿其长度方向设置，且其基端弯曲成L字状并以贯通歧管54的方式被支撑。
气体喷嘴76、78、80如图6所示那样，以在内管44的喷嘴收纳部48内沿圆周方向成为一列的方式设置。在各气体喷嘴76、78、80上，沿其长度方向以规定的间隔形成有多个气孔76A、78A、80A，使得可以由各气孔76A、78A、80A向水平方向释放各气体。规定的间隔例如以与由晶舟38支撑的晶圆W的间隔相同的方式设定。另外，高度方向的位置以各气孔76A、78A、80A位于在上下方向上相邻的晶圆W间的中间的方式设定，使得可以将各气体有效地供给至晶圆W间的空间部。作为气体的种类，可以使用成膜气体、蚀刻气体和吹扫气体，可以边对各气体进行流量控制边根据需要借助各气体喷嘴76、78、80进行供给。
在歧管54的上部的侧壁、且支撑部60的上方形成有气体出口82，使得借助内管44与外管46之间的空间部84可以将从开口52排出的内管44内的气体排气。在气体出口82上设有排气部41。排气部41具有与气体出口82连接的排气通路86，在排气通路86上依次夹设有压力调整阀88和真空泵90，可以将反应管34内进行抽真空。
在外管46的外周侧，以覆盖外管46的方式设有圆筒形状的加热部42。加热部42将收纳于反应管34内的晶圆W进行加热。
立式热处理装置1的整体的动作由控制部95控制。控制部95例如可以为计算机等。另外，进行立式热处理装置1的整体的动作的计算机的程序被存储于存储介质96。存储介质96例如可以为软盘、光盘、硬盘、闪存、DVD等。
通过上述立式热处理装置1，对一实施方式的膜形成方法、例如在晶圆W上形成多晶硅膜的方法的一例进行说明。
首先，控制部95控制升降部68，将保持有多张晶圆W的晶舟38搬入至反应管34的内部，由盖体36气密地阻塞反应管34的下端的开口部并密闭。
接着，控制部95控制气体供给部40、排气部41、加热部42等，使得依次执行前述形成层叠膜的工序S10、对层叠膜进行结晶处理的工序S20和减小层叠膜的膜厚的工序S30。由此，可以在晶圆W上形成大粒径的多晶硅膜。
需要说明的是，上述例子中，对在立式热处理装置1中，执行形成层叠膜的工序S10、对层叠膜进行结晶处理的工序S20和减小层叠膜的膜厚的工序S30这3个工序的情况进行了说明，但本公开不限定于此。例如，减小层叠膜的膜厚的工序S30包括基于湿蚀刻的回蚀处理的情况下，也可以在不同于立式热处理装置1的装置中执行减小层叠膜的膜厚的工序。
〔结晶的容易性〕
(基于XRD的评价)
对使用X射线衍射(XRD：X-Ray Diffraction)评价了非晶硅膜的结晶的容易性的结果进行说明。
首先，在SiO2膜上依次层叠氨基硅烷晶种、和使用SiH4气体而形成的非晶硅膜(以下称为“a-Si(SiH4)”)。然后，对层叠膜在550℃、600℃、650℃下进行热处理后，通过XRD评价晶体状态。
另外，在SiO2膜上依次层叠氨基硅烷晶种、和用SiH4气体与DCS气体的混合气体而形成的掺杂有氯的非晶硅膜(以下称为“a-Si(Cl-dope)”)。然后，对层叠膜在550℃、600℃、650℃下进行热处理后，通过XRD评价晶体状态。
将基于XRD的晶体状态的评价结果示于图7。图7为示出基于XRD的评价结果的一例的图。图7的(a)示出在SiO2膜上依次层叠有氨基硅烷晶种和a-Si(SiH4)的层叠膜的结果。图7的(b)为示出在SiO2膜上依次层叠有氨基硅烷晶种和a-Si(Cl-dope)的层叠膜的结果。图7的(a)和图7的(b)中，横轴表示衍射角度2θ[度]、纵轴表示衍射X射线强度(强度)[计数]。
a-Si(SiH4)中，如图7的(a)所示，在600℃下进行热处理的情况下，不出现Si(220)面的峰。另一方面，a-Si(Cl-dope)中，如图7的(b)所示，在600℃下进行热处理的情况下，出现Si的(220)面的峰。
另外，a-Si(SiH4)中，如图7的(a)所示，在600℃下进行热处理的情况下，不出现Si(311)面的峰。另一方面，a-Si(Cl-dope)中，如图7的(a)所示，在600℃下进行热处理的情况下，出现Si的(311)面的峰。
由以上的结果可以说，a-Si(Cl-dope)比a-Si(SiH4)还容易结晶。
(基于SIMS的评价)
关于使用二次离子质谱法(SIMS：Secondary Ion Mass Spectrometry)分析了对非晶硅膜的结晶的容易性产生影响的因素的结果进行说明。
首先，通过SIMS测定热处理前的a-Si(SiH4)和a-Si(Cl-dope)的膜中所含的氢(H)的浓度(以下称为“膜中氢浓度”)和氯(Cl)的浓度(以下称为“膜中氯浓度”)。另外，通过SIMS测定热处理后的a-Si(SiH4)和a-Si(Cl-dope)的膜中氢浓度和膜中氯浓度。将测定结果示于图8。
图8为示出基于SIMS的评价结果的一例的图。图8中示出距离膜的表面为15nm～20nm的深度处的膜中氢浓度的平均值和膜中氯浓度的平均值。
如图8所示那样，在热处理前和热处理后，a-Si(SiH4)的膜中氢浓度与a-Si(Cl-dope)的膜中氢浓度之间基本未见差异。另一方面，在热处理前和热处理后，a-Si(Cl-dope)的膜中氯浓度均比a-Si(SiH4)的膜中氯浓度高1～2个数量级。
由以上的结果认为，非晶硅膜的膜中所含的氯促进结晶。
(基于光谱椭偏仪的评价)
对使用光谱椭偏仪中的消光系数(k值)评价了非晶硅膜的结晶的容易性的结果进行说明。
首先，在SiO2膜上依次层叠氨基硅烷晶种和a-Si(SiH4)。氨基硅烷晶种/a-Si(SiH4)层叠膜的膜厚设定为30nm。然后，对层叠膜在550℃、575℃、600℃、625℃、650℃下进行12小时热处理后，进行基于光谱椭偏仪的测定，算出k值。
另外，在SiO2膜上依次层叠氨基硅烷晶种和a-Si(Si2H6)。氨基硅烷晶种/a-Si(Si2H6)层叠膜的膜厚设定为30nm。然后，对层叠膜在550℃、575℃、600℃、625℃、650℃下进行12小时热处理后，进行基于光谱椭偏仪的测定，算出k值。
将基于光谱椭偏仪的k值的算出结果示于图9。图9为示出基于光谱椭偏仪的评价结果的一例的图。图9中，横轴表示热处理温度[℃]、纵轴表示消光系数(k值)。图9中，实线表示氨基硅烷晶种/a-Si(SiH4)层叠膜的k值，虚线表示氨基硅烷晶种/a-Si(Si2H6)层叠膜的k值。
如图9所示那样，热处理温度为600℃的情况下，氨基硅烷晶种/a-Si(SiH4)层叠膜的k值小于氨基硅烷晶种/a-Si(Si2H6)层叠膜的k值。由该结果，氨基硅烷晶种/a-Si(SiH4)层叠膜比氨基硅烷晶种/a-Si(Si2H6)层叠膜还容易结晶。使用Si2H6气体而形成的非晶硅膜比使用SiH4气体而形成的非晶硅膜在膜中包含较多的H(氢)。认为，膜中氢浓度之差对结晶的容易性有影响。
〔结晶的起点〕
(基于光谱椭偏仪的评价)
对使用光谱椭偏仪中的消光系数(k值)评价了非晶硅层叠膜的结晶的起点的结果进行说明。
(基于XRD的评价)
首先，在SiO2膜上依次层叠氨基硅烷晶种、用Si2H6气体而形成的非晶硅膜(以下称为“a-Si(Si2H6)”)和a-Si(SiH4)。氨基硅烷晶种/a-Si(Si2H6)/a-Si(SiH4)层叠膜的膜厚设定为40nm。然后，对层叠膜在550℃、575℃、600℃、625℃、650℃下进行12小时热处理后，进行基于光谱椭偏仪的测定，算出k值。
另外，在SiO2膜上依次层叠氨基硅烷晶种、a-Si(Si2H6)、a-Si(SiH4)和a-Si(Cl-dope)。氨基硅烷晶种/a-Si(Si2H6)/a-Si(SiH4)/a-Si(Cl-dope)层叠膜的膜厚设定为40nm。然后，对层叠膜在550℃、575℃、600℃、625℃、650℃下进行12小时热处理后，进行基于光谱椭偏仪的测定，算出k值。
将基于光谱椭偏仪的k值的算出结果示于图10。图10为示出基于光谱椭偏仪的评价结果的另一例的图。图10中，横轴表示热处理温度[℃]、纵轴表示消光系数(k值)。图10中，实线表示氨基硅烷晶种/a-Si(Si2H6)/a-Si(SiH4)/a-Si(Cl-dope)层叠膜的k值，虚线表示氨基硅烷晶种/a-Si(Si2H6)/a-Si(SiH4)层叠膜的k值。
如图10所示那样，热处理温度为600℃的情况下，在最表面形成有a-Si(Cl-dope)的非晶硅层叠膜的k值小于在最表面未形成a-Si(Cl-dope)的非晶硅层叠膜的k值。由该结果可知，通过在最表面形成a-Si(Cl-dope)，从而非晶硅层叠膜变得容易结晶。认为这是由于，通过在最表面形成a-Si(Cl-dope)，从而以a-Si(Cl-dope)为起点进行结晶。
(基于TEM的评价)
对使用透射型电子显微镜(TEM：Transmission Electron Microscope)，观察了非晶硅膜的结晶中途的膜的截面的结果进行说明。
首先，在SiO2膜上依次层叠氨基硅烷晶种、a-Si(Si2H6)、a-Si(SiH4)和a-Si(Cl-dope)。然后，对层叠膜在600℃下进行12小时热处理后，通过TEM观察层叠膜的截面。将基于TEM的层叠膜的截面的观察结果示于图11。
图11为示出基于TEM的评价结果的一例的图。如图11所示那样可知，在非晶硅(a-Si)膜的表面侧产生了体现结晶的干涉条纹FR。由该结果可知，氨基硅烷晶种/a-Si(Si2H6)/a-Si(SiH4)/a-Si(Cl-dope)层叠膜中，层叠膜的表面侧的晶体生长容易进行。即，认为晶体生长从层叠膜的表面侧进行。
此次公开的实施方式在全部方面为示例，应认为没有限制。上述实施方式在不脱离所附的权利要求书和其主旨的情况下，可以以各种方式省略、置换、变更。
上述实施方式中，对通过膜形成方法形成的膜为多晶硅膜的情况进行了说明，但本公开不限定于此。例如，通过膜形成方法形成的膜可以为多晶硅锗膜、多晶锗膜。

Claims (13)

1.一种膜形成方法，其具备如下工序：
在基底上形成依次层叠有界面层、主体层和表面层的层叠膜的工序；和，
对所述层叠膜进行结晶处理的工序，
所述主体层在所述进行结晶处理的工序中由比所述界面层还容易结晶的膜形成，
所述表面层在所述进行结晶处理的工序中由比所述主体层还容易结晶的膜形成。
2.根据权利要求1所述的膜形成方法，其中，还具备如下工序：减小所述层叠膜的膜厚的工序，其在所述进行结晶处理的工序后进行。
3.根据权利要求2所述的膜形成方法，其中，形成所述层叠膜的工序中形成的所述层叠膜的膜厚为比目标膜厚还厚的膜厚，
减小所述层叠膜的膜厚的工序为将所述层叠膜的膜厚减小至所述目标膜厚的工序。
4.根据权利要求1至3中任一项所述的膜形成方法，其中，所述主体层具有多层结构，
所述多层结构的各层在所述进行结晶处理的工序中由比所述界面层还容易结晶的膜形成。
5.根据权利要求1至4中任一项所述的膜形成方法，其中，所述界面层和所述主体层由包含硅和氢的膜形成，
膜中氢浓度按照所述界面层和所述主体层的顺序依次降低。
6.根据权利要求5所述的膜形成方法，其中，所述表面层由包含硅和用于促进结晶的杂质的膜形成。
7.根据权利要求5所述的膜形成方法，其中，所述表面层由包含硅和氢的膜形成，
膜中氢浓度按照所述界面层、所述主体层和所述表面层的顺序依次降低。
8.根据权利要求1至4中任一项所述的膜形成方法，其中，所述界面层由包含硅和用于妨碍结晶的杂质的膜形成，
所述主体层由包含硅的膜形成，
所述表面层由包含硅和用于促进结晶的杂质的膜形成。
9.根据权利要求8所述的膜形成方法，其中，所述用于妨碍结晶的杂质为氧、碳或氮。
10.根据权利要求6、8或9所述的膜形成方法，其中，所述用于促进结晶的杂质为氯、磷、硼、锗、铝、镍或氟。
11.根据权利要求6、8、9或10所述的膜形成方法，其中，所述表面层通过在所述主体层的表面掺杂所述用于促进结晶的杂质而形成。
12.根据权利要求1至5中任一项所述的膜形成方法，其中，所述表面层不含硅且由所述用于妨碍结晶的杂质形成。
13.一种膜形成装置，其为具备处理部和控制部的膜形成装置，
所述控制部以控制所述处理部的方式构成，使其执行如下工序：
在基底上形成依次层叠有界面层、主体层和表面层的层叠膜的工序、和对所述层叠膜进行结晶处理的工序，
所述主体层在所述进行结晶处理的工序中由比所述界面层还容易结晶的膜形成，
所述表面层在所述进行结晶处理的工序中由比所述主体层还容易结晶的膜形成。
CN202011476465.6A 2019-12-26 2020-12-15 膜形成方法和膜形成装置 Pending CN113053725A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019236788A JP7341052B2 (ja) 2019-12-26 2019-12-26 膜形成方法及び膜形成装置
JP2019-236788 2019-12-26

Publications (1)

Publication Number Publication Date
CN113053725A true CN113053725A (zh) 2021-06-29

Family

ID=76508025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011476465.6A Pending CN113053725A (zh) 2019-12-26 2020-12-15 膜形成方法和膜形成装置

Country Status (4)

Country Link
US (1) US11587787B2 (zh)
JP (1) JP7341052B2 (zh)
KR (1) KR20210083191A (zh)
CN (1) CN113053725A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158879A (ja) * 1984-08-29 1986-03-26 Nec Corp シリコン薄膜結晶の製造方法
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
JP4869504B2 (ja) * 2000-06-27 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003303770A (ja) * 2002-04-11 2003-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7195992B2 (en) * 2003-10-07 2007-03-27 Sandisk 3D Llc Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors
KR101012532B1 (ko) * 2005-09-12 2011-02-07 닛산 지도우샤 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2009099636A (ja) * 2007-10-15 2009-05-07 Hitachi Displays Ltd 表示装置および表示装置の製造方法
US8940610B2 (en) * 2010-04-16 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Electrode for energy storage device and method for manufacturing the same
JP6348707B2 (ja) * 2013-12-11 2018-06-27 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置
JP7190875B2 (ja) * 2018-11-16 2022-12-16 東京エレクトロン株式会社 ポリシリコン膜の形成方法及び成膜装置

Also Published As

Publication number Publication date
JP7341052B2 (ja) 2023-09-08
US11587787B2 (en) 2023-02-21
US20210202248A1 (en) 2021-07-01
KR20210083191A (ko) 2021-07-06
JP2021106217A (ja) 2021-07-26

Similar Documents

Publication Publication Date Title
US9777366B2 (en) Thin film forming method
US9096928B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
CN102237267B (zh) 薄膜的形成方法及成膜装置
US10283405B2 (en) Method and apparatus for forming silicon film and storage medium
US9691609B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11417518B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN109727843B (zh) 形成硅氧化膜的方法及装置
US11062904B2 (en) Method of forming polysilicon film and film forming apparatus
JP6100854B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
KR20190030169A (ko) 실리콘 산화막을 형성하는 방법 및 장치, 및 기억 매체
US20170263441A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7341052B2 (ja) 膜形成方法及び膜形成装置
KR102441233B1 (ko) 반도체 막의 형성 방법 및 성막 장치
US12033852B2 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7149890B2 (ja) 成膜方法及び成膜装置
US20220319845A1 (en) Method of depositing silicon film and film deposition apparatus
JP7213726B2 (ja) 成膜方法及び熱処理装置
JP7190880B2 (ja) 半導体膜の形成方法及び成膜装置
JP2009224791A (ja) 成膜方法
KR20180108455A (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination