JP7190880B2 - 半導体膜の形成方法及び成膜装置 - Google Patents

半導体膜の形成方法及び成膜装置 Download PDF

Info

Publication number
JP7190880B2
JP7190880B2 JP2018220608A JP2018220608A JP7190880B2 JP 7190880 B2 JP7190880 B2 JP 7190880B2 JP 2018220608 A JP2018220608 A JP 2018220608A JP 2018220608 A JP2018220608 A JP 2018220608A JP 7190880 B2 JP7190880 B2 JP 7190880B2
Authority
JP
Japan
Prior art keywords
forming
seed layer
substrate
semiconductor film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018220608A
Other languages
English (en)
Other versions
JP2020088175A (ja
Inventor
瑠威 兼村
圭太 熊谷
圭介 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018220608A priority Critical patent/JP7190880B2/ja
Priority to KR1020190150886A priority patent/KR20200062050A/ko
Priority to US16/693,748 priority patent/US11114297B2/en
Publication of JP2020088175A publication Critical patent/JP2020088175A/ja
Application granted granted Critical
Publication of JP7190880B2 publication Critical patent/JP7190880B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本開示は、半導体膜の形成方法及び成膜装置に関する。
アモルファスシリコン膜を熱処理により結晶化してポリシリコン膜を形成する際、アモルファスシリコン膜に炭素等の不純物を添加し、その添加量を調整することにより、ポリシリコン膜のグレインサイズを制御する技術が知られている（例えば、特許文献１参照）。
特開２００９－９９５８２号公報
本開示は、不純物をドープすることなく、グレインサイズが制御された結晶化半導体膜を形成できる技術を提供する。
本開示の一態様による半導体膜の形成方法は、基板の上に所望のグレインサイズを有する結晶化された半導体膜を形成する方法であって、処理容器内に収容された前記基板の上にシード層を形成する工程と、前記シード層が形成された前記基板を収容した状態で前記処理容器内の圧力を中真空以下に真空引きする工程と、前記処理容器内を真空引きした後、前記シード層の上にアモルファス半導体膜を形成する工程と、前記アモルファス半導体膜を熱処理により結晶化させる工程と、を有し、前記真空引きする工程は、前記所望のグレインサイズに応じた時間、前記処理容器内を排気する。
本開示によれば、不純物をドープすることなく、グレインサイズが制御された結晶化半導体膜を形成できる。
第１の実施形態のポリシリコン膜の形成方法の一例を示すフローチャート 図１の各工程における温度とガス供給状態の一例を示す図 第１の実施形態のポリシリコン膜の形成方法の変形例を説明するための図 第２の実施形態のポリシリコン膜の形成方法の一例を示すフローチャート 図４の各工程における温度とガス供給状態の一例を示す図 第２の実施形態のポリシリコン膜の形成方法の変形例を説明するための図 縦型熱処理装置の構成例を示す縦断面図 図７の縦型熱処理装置の反応管を説明するための図 シード層形成工程の時間とポリシリコン膜のグレインサイズとの関係を示す図
以下、添付の図面を参照しながら、本開示の限定的でない例示の実施形態について説明する。添付の全図面中、同一又は対応する部材又は部品については、同一又は対応する参照符号を付し、重複する説明を省略する。
アモルファスシリコン膜を結晶化させた結晶化シリコン膜（ポリシリコン膜）は、種々の用途に用いられている。種々の用途としては、例えばフラットパネルディスプレイ（ＦＰＤ）の画素駆動用の薄膜トランジスタ（ＴＦＴ）、不揮発性半導体記憶装置のメモリセルトランジスタのチャネル、ＭＯＳＦＥＴのゲート電極が挙げられる。
ところで、ポリシリコン膜としては、用途によってグレインサイズの大きいポリシリコン膜が求められる場合やグレインサイズの小さいポリシリコン膜が求められる場合がある。また、ポリシリコン膜に限らず、他の結晶化半導体膜についても同様である。そこで、以下では、グレインサイズが制御された結晶化半導体膜を形成できる半導体膜の形成方法及び成膜装置について説明する。
〔半導体膜の形成方法〕
（第１の実施形態）
第１の実施形態の半導体膜の形成方法について、ポリシリコン膜を形成する場合を例に挙げて説明する。図１は、第１の実施形態のポリシリコン膜の形成方法の一例を示すフローチャートである。図２は、図１の各工程における温度とガス供給状態の一例を示す図である。
最初に、処理容器内に収容された基板にシード層用のシリコン（Ｓｉ）原料ガスを供給して基板の上にシード層を形成するシード層形成工程を行う（ステップＳ１１）。一実施形態では、例えば化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）法により、基板を第１の温度Ｔ１に加熱した状態でシード層用のシリコン原料ガスを供給して基板の上にシード層を形成する。基板としては、例えばシリコン基板等の半導体基板を利用できる。
シード層用のシリコン原料ガスとしては、一分子中に２つ以上のＳｉを含む高次シラン系ガス、アミノシラン系ガス、水素化シランガスとハロゲン含有シリコンガスとの混合ガスの少なくともいずれかを含むガスを好適に利用できる。シード層を形成することにより、シード層の上に形成されるシリコン膜のラフネスを低減できる。なお、シード層は、上記のいずれかのガスを用いて形成される単層膜であってもよく、上記のガスを組み合わせて形成される積層膜であってもよい。また、シード層用のシリコン原料ガスとしてアミノシラン系化合物を用いる場合には、熱分解が起こらない温度とすることが好ましい。
高次シラン系ガスとしては、例えばＳｉ２Ｈ６、Ｓｉ３Ｈ８、Ｓｉ４Ｈ１０が挙げられる。アミノシラン系ガスとしては、例えばＤＩＰＡＳ（ジイソプロピルアミノシラン）、３ＤＭＡＳ（トリスジメチルアミノシラン）、ＢＴＢＡＳ（ビスターシャルブチルアミノシラン）が挙げられる。水素化シランガスとしては、例えばＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８が挙げられる。ハロゲン含有シリコンガスとしては、例えばＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ等のフッ素含有シリコンガス、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２（ＤＣＳ）、ＳｉＨ３Ｃｌ等の塩素含有シリコンガス、ＳｉＢｒ４、ＳｉＨＢｒ３、ＳｉＨ２Ｂｒ２、ＳｉＨ３Ｂｒ等の臭素含有ガスが挙げられる。
一実施形態では、図２に示されるように、シード層用のシリコン原料ガスとしてＳｉ２Ｈ６が利用される。シード層の厚さは、例えば１～２ｎｍであってよい。シード層形成工程におけるプロセス条件としては、例えば処理温度が３５０～４３０℃、圧力が６．５～６６７Ｐａの範囲を利用できる。
続いて、水素雰囲気でシード層形成工程における温度（第１の温度Ｔ１）から後述のシリコン膜形成工程における温度（第２の温度Ｔ２）に基板を昇温する昇温工程を行う（ステップＳ１２）。昇温工程では、例えば基板が収容された処理容器内に水素（Ｈ２）ガスを供給して処理容器内の圧力を低真空、例えば９０Ｔｏｒｒ（１．２×１０４Ｐａ）程度に維持する。なお、「低真空」とは、１０５Ｐａ～１０２Ｐａの圧力の状態をいう。
続いて、水素雰囲気で基板の温度を第２の温度Ｔ２で安定化させる安定化工程を行う（ステップＳ１３）。安定化工程では、例えば基板が収容された処理容器内に水素を供給して処理容器内の圧力を低真空、例えば９０Ｔｏｒｒ（１．２×１０４Ｐａ）程度に維持する。
続いて、シード層が形成された基板を収容した状態で処理容器内の圧力を中真空以下に真空引きする真空引き工程を行う（ステップＳ１４）。なお、「中真空」とは、１０２Ｐａ～１０－１Ｐａの圧力の状態をいう。真空引き工程では、処理容器内の温度を第２の温度Ｔ２に維持した状態で、所望のグレインサイズに応じた時間、処理容器内を排気する。所望のグレインサイズに応じた時間は、例えば真空引き時間とグレインサイズとの関係を示すテーブル、数式等の関係情報に基づいて選択される。関係情報は、予備実験等により求められる。真空引き工程は、例えば処理容器内にガスを供給することなく行ってもよく、処理容器内に微量のガス、例えば窒素、アルゴン等の不活性ガスや水素を供給しながら行ってもよい。また、真空引き工程は、昇温工程と後述のシリコン膜形成工程との間に行えばよく、例えば昇温工程と安定化工程との間に行ってもよく、安定化工程の途中で行ってもよい。ただし、ガスの切り替え時間や真空引き時間を短縮して生産性を向上させるという観点から、安定化工程の後に行うことが好ましい。
続いて、処理容器内に収容された基板にシリコン原料ガスを供給してシード層の上にアモルファス半導体膜であるアモルファスシリコン膜を形成するシリコン膜形成工程を行う（ステップＳ１５）。一実施形態では、例えばＣＶＤ法により、基板を第２の温度Ｔ２に加熱した状態でシリコン原料ガスを供給してシード層の上にアモルファスシリコン膜を形成する。アモルファスシリコン膜は、ノンドープシリコン膜であってもよく、不純物をドープしたシリコン膜であってもよい。不純物としては、例えばボロン（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）、酸素（Ｏ）、炭素（Ｃ）が挙げられる。
シリコン原料ガスとしては、ＣＶＤ法に適用可能であればよく、例えば水素化シランガス、ハロゲン含有シリコンガス、アミノシラン系ガスの少なくともいずれかを含むガスを好適に利用できる。
水素化シランガスとしては、例えばＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８が挙げられる。ハロゲン含有シリコンガスとしては、例えばＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ等のフッ素含有シリコンガス、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２（ＤＣＳ）、ＳｉＨ３Ｃｌ等の塩素含有シリコンガス、ＳｉＢｒ４、ＳｉＨＢｒ３、ＳｉＨ２Ｂｒ２、ＳｉＨ３Ｂｒ等の臭素含有ガスが挙げられる。アミノシラン系ガスとしては、例えばＤＩＰＡＳ（ジイソプロピルアミノシラン）、３ＤＭＡＳ（トリスジメチルアミノシラン）、ＢＴＢＡＳ（ビスターシャルブチルアミノシラン）が挙げられる。また、不純物をドープする場合の不純物含有ガスとしては、例えばＢ２Ｈ６、ＢＣｌ３、ＰＨ３、ＡｓＨ３が挙げられる。
シリコン膜形成工程におけるプロセス条件の一例としては、例えば処理温度が４３０～５５０℃、圧力が６．５～６６７Ｐａの範囲を利用できる。
続いて、アモルファスシリコン膜を熱処理により結晶化してポリシリコン膜を形成する結晶化工程を行う（ステップＳ１６）。結晶化工程におけるプロセス条件の一例としては、例えば処理温度が５５０～９００℃、圧力が６．５～１０５Ｐａの範囲を利用できる。
以上の工程（ステップＳ１１～Ｓ１６）により、基板の上にグレインサイズが制御されたポリシリコン膜を形成できる。
なお、上記の例では、シード層形成工程とシリコン膜形成工程とが異なる温度で実行される場合を説明したが、これに限定されない。例えば、図３に示されるように、シード層形成工程とシリコン膜形成工程とは同じ温度（例えば、第２の温度Ｔ２）で実行されてもよい。この場合、昇温工程を省略できる。また、昇温工程に加えて安定化工程を省略してもよい。なお、図３は、第１の実施形態のポリシリコン膜の形成方法の変形例を説明するための図である。
次に、上記のポリシリコン膜の形成方法により、ポリシリコン膜のグレインサイズを制御できる理由を説明する。
まず、シード層形成工程では、水素を含むシード層が形成される。昇温工程及び温度安定化工程では、水素雰囲気で基板を加熱して基板の温度を安定化させるため、シード層の温度が、膜中から水素が脱離する温度以上になった場合でも水素の脱離が抑制される。真空引き工程では、処理容器内の圧力を中真空以下に真空引きするため、シード層のシリコン－水素（Ｓｉ－Ｈ）結合が切断されてシード層にＳｉの結晶核が形成される。このとき、真空引き工程の時間が長いほどＳｉ－Ｈ結合が多く切断されるため、結晶核の密度が高くなる。シリコン膜形成工程では、Ｓｉの結晶核が形成されたシード層の上にアモルファスシリコン膜が形成される。結晶化工程では、アモルファスシリコン膜が熱処理されることにより、シード層に形成された結晶核を起点としてグレインが成長する。このため、結晶核の密度が高いほどグレインサイズが小さくなる。すなわち、真空引き工程の時間を長くするとグレインサイズが小さくなり、真空引き工程の時間を短くするとグレインサイズが大きくなる。
このように、一実施形態の半導体膜の形成方法は、シード層形成工程とシリコン膜形成工程との間に真空引き工程を有する。これにより、真空引き工程の時間を制御することで、ポリシリコン膜のグレインサイズを制御できる。
（第２の実施形態）
次に、第２の実施形態の半導体膜の形成方法について、ポリシリコン膜を形成する場合を例に挙げて説明する。図４は、第２の実施形態のポリシリコン膜の形成方法の一例を示すフローチャートである。図５は、図４の各工程における温度とガス供給状態の一例を示す図である。
最初に、所望のグレインサイズに応じた時間、処理容器内に収容された基板にシード層用のシリコン原料ガスを供給して基板の上にシード層を形成するシード層形成工程を行う（ステップＳ２１）。所望のグレインサイズに応じた時間は、例えばシード層形成工程の時間とグレインサイズとの関係を示すテーブル、数式等の関係情報に基づいて選択される。関係情報は、予備実験等により求められる。基板及びシード層用のシリコン原料ガスとしては、それぞれ前述のシード層形成工程（ステップＳ１１）における基板及びシード層用のシリコン原料ガスを利用できる。一実施形態では、図５に示されるように、シード層用のシリコン原料ガスとしてＳｉ２Ｈ６が利用される。シード層の厚さは、例えば２ｎｍ以下であってよい。シード層形成工程におけるプロセス条件としては、例えば処理温度が３５０～４３０℃、圧力が６．５～６６７Ｐａ、処理時間が５～３６０分の範囲を利用できる。シード層用のシリコン原料ガスとしてアミノシラン系化合物を用いる場合には、熱分解が起こらない温度とすることが好ましい。
続いて、水素雰囲気でシード層形成工程における温度（第１の温度Ｔ１）から後述のシリコン膜形成工程における温度（第２の温度Ｔ２）に基板を昇温する昇温工程を行う（ステップＳ２２）。昇温工程（ステップＳ２２）は、前述の昇温工程（ステップＳ１２）と同様であってよい。
続いて、水素雰囲気で基板の温度を第２の温度Ｔ２で安定化させる安定化工程を行う（ステップＳ２３）。安定化工程（ステップＳ２３）は、前述の安定化工程（ステップＳ１３）と同様であってよい。
続いて、処理容器内に収容された基板にシリコン原料ガスを供給してシード層の上にアモルファスシリコン膜を形成するシリコン膜形成工程を行う（ステップＳ２５）。シリコン膜形成工程（ステップＳ２５）は、前述のシリコン膜形成工程（ステップＳ１５）と同様であってよい。
続いて、アモルファスシリコン膜を熱処理により結晶化してポリシリコン膜を形成する結晶化工程を行う（ステップＳ２６）。結晶化工程（ステップＳ２６）は、前述の結晶化工程（ステップＳ１６）と同様であってよい。
以上の工程（ステップＳ２１，Ｓ２２，Ｓ２３，Ｓ２５，Ｓ２６）により、基板の上にグレインサイズが制御されたポリシリコン膜を形成できる。
なお、上記の例では、シード層形成工程とシリコン膜形成工程とが異なる温度で実行される場合を説明したが、これに限定されない。例えば、図６に示されるように、シード層形成工程とシリコン膜形成工程とは同じ温度（例えば、第２の温度Ｔ２）で実行されてもよい。この場合、昇温工程を省略できる。なお、図６は、第２の実施形態のポリシリコン膜の形成方法の変形例を説明するための図である。
次に、上記のポリシリコン膜の形成方法により、ポリシリコン膜のグレインサイズを制御できる理由を説明する。
まず、シード層形成工程では、所望のグレインサイズに応じた時間、処理容器内に収容された基板にシード層用のシリコン原料ガスを供給して基板の上にシード層が形成される。シード層形成工程では、処理時間を長くしてシード層が下地全面を覆うような完全な膜になると結晶核の形成が抑制されるが、処理時間を短くしてシード層が不完全な膜になると結晶核が形成されやすくなる。昇温工程及び温度安定化工程では、水素雰囲気で基板を加熱して基板の温度を安定化させるため、シード層の温度が、膜中から水素が脱離する温度以上になった場合でも水素の脱離が抑制される。シリコン膜形成工程では、Ｓｉの結晶核が形成されたシード層の上にアモルファスシリコン膜が形成される。結晶化工程では、アモルファスシリコン膜が熱処理されることにより、シード層に形成された結晶核を起点としてグレインが成長する。このため、結晶核の密度が高いほどグレインサイズが小さくなる。すなわち、シード層形成工程の時間を短くすると結晶核の密度が高くなることでグレインサイズが小さくなり、シード層形成工程の時間を長くすると結晶核の密度が低くなることでグレインサイズが大きくなる。
このように、一実施形態の半導体膜の形成方法は、シード層形成工程の時間を制御することで、ポリシリコン膜のグレインサイズを制御できる。
なお、上記の第１の実施形態及び第２の実施形態では、半導体膜の形成方法としてシリコン膜を形成する場合を説明したが、これに限定されない。半導体膜の形成方法は、例えばゲルマニウム膜、シリコンゲルマニウム膜を形成する場合にも適用できる。ゲルマニウム膜及びシリコンゲルマニウム膜は、例えばノンドープ膜であってもよく、ドープ膜であってもよい。
ゲルマニウム膜を形成する場合、シリコン原料ガスに代えて、例えばゲルマニウム原料ガスを用いることができる。ゲルマニウム原料ガスとしては、水素化ゲルマンガス、ハロゲン含有ゲルマニウムガス、アミノゲルマン系ガスの少なくともいずれかを含むガスを利用できる。水素化ゲルマンガスとしては、例えばＧｅＨ４、Ｇｅ２Ｈ６、Ｇｅ３Ｈ８が挙げられる。ハロゲン含有ゲルマニウムガスとしては、例えばＧｅＦ４、ＧｅＨＦ３、ＧｅＨ２Ｆ２、ＧｅＨ３Ｆ等のフッ素含有ゲルマニウムガス、ＧｅＣｌ４、ＧｅＨＣｌ３、ＧｅＨ２Ｃｌ２、ＧｅＨ３Ｃｌ等の塩素含有ゲルマニウムガス、ＧｅＢｒ４、ＧｅＨＢｒ３、ＧｅＨ２Ｂｒ２、ＧｅＨ３Ｂｒ等の臭素含有ガスが挙げられる。アミノゲルマン系ガスとしては、例えばＤＭＡＧ（ジメチルアミノゲルマン）、ＤＥＡＧ（ジエチルアミノゲルマン）、ＢＤＭＡＧ（ビスジメチルアミノゲルマン）、ＢＤＥＡＧ（ビスジエチルアミノゲルマン）、３ＤＭＡＧ（トリスジメチルアミノゲルマン）が挙げられる。
シリコンゲルマニウム膜を形成する場合、シリコン原料ガスに代えて、例えばシリコン原料ガスとゲルマニウム原料ガスとの混合ガスを利用できる。
〔成膜装置〕
上記の半導体膜の形成方法を実施できる成膜装置について、多数枚の基板に対して一括で熱処理を行うバッチ式の縦型熱処理装置を例に挙げて説明する。但し、成膜装置は、バッチ式の装置に限定されるものではなく、例えば基板を１枚ずつ処理する枚葉式の装置であってもよい。
図７は、縦型熱処理装置の構成例を示す縦断面図である。図８は、図７の縦型熱処理装置の反応管を説明するための図である。
図７に示されるように、縦型熱処理装置１は、反応管３４と、蓋体３６と、ウエハボート３８と、ガス供給手段４０と、排気手段４１と、加熱手段４２とを有する。ガス供給手段４０、排気手段４１及び加熱手段４２は、それぞれ供給部、排気部及び加熱部の一例である。
反応管３４は、ウエハボート３８を収容する処理容器である。ウエハボート３８は、多数枚の半導体ウエハ（以下「ウエハＷ」という。）を所定の間隔で保持する基板保持具である。反応管３４は、下端が開放された有天井の円筒形状の内管４４と、下端が開放されて内管４４の外側を覆う有天井の円筒形状の外管４６とを有する。内管４４及び外管４６は、石英等の耐熱性材料により形成されており、同軸状に配置されて二重管構造となっている。
内管４４の天井部４４Ａは、例えば平坦になっている。内管４４の一側には、その長手方向（上下方向）に沿ってガス供給管を収容するノズル収容部４８が形成されている。例えば図８に示されるように、内管４４の側壁の一部を外側へ向けて突出させて凸部５０を形成し、凸部５０内をノズル収容部４８として形成している。ノズル収容部４８に対向させて内管４４の反対側の側壁には、その長手方向（上下方向）に沿って幅Ｌ１の矩形状の開口５２が形成されている。
開口５２は、内管４４内のガスを排気できるように形成されたガス排気口である。開口５２の長さは、ウエハボート３８の長さと同じであるか、又は、ウエハボート３８の長さよりも長く上下方向へそれぞれ延びるようにして形成されている。即ち、開口５２の上端は、ウエハボート３８の上端に対応する位置以上の高さに延びて位置され、開口５２の下端は、ウエハボート３８の下端に対応する位置以下の高さに延びて位置されている。具体的には、図７に示されるように、ウエハボート３８の上端と開口５２の上端との間の高さ方向の距離Ｌ２は０ｍｍ～５ｍｍ程度の範囲内である。また、ウエハボート３８の下端と開口５２の下端との間の高さ方向の距離Ｌ３は０ｍｍ～３５０ｍｍ程度の範囲内である。
反応管３４の下端は、例えばステンレス鋼により形成される円筒形状のマニホールド５４によって支持されている。マニホールド５４の上端にはフランジ部５６が形成されており、フランジ部５６上に外管４６の下端を設置して支持するようになっている。フランジ部５６と外管４６との下端との間にはＯリング等のシール部材５８を介在させて外管４６内を気密状態にしている。
マニホールド５４の上部の内壁には、円環状の支持部６０が設けられており、支持部６０上に内管４４の下端を設置してこれを支持するようになっている。マニホールド５４の下端の開口には、蓋体３６がＯリング等のシール部材６２を介して気密に取り付けられており、反応管３４の下端の開口、即ち、マニホールド５４の開口を気密に塞ぐようになっている。蓋体３６は、例えばステンレス鋼により形成される。
蓋体３６の中央部には、磁性流体シール部６４を介して回転軸６６が貫通させて設けられている。回転軸６６の下部は、ボートエレベータよりなる昇降手段６８のアーム６８Ａに回転自在に支持されている。
回転軸６６の上端には回転プレート７０が設けられており、回転プレート７０上に石英製の保温台７２を介してウエハＷを保持するウエハボート３８が載置されるようになっている。従って、昇降手段６８を昇降させることによって蓋体３６とウエハボート３８とは一体として上下動し、ウエハボート３８を反応管３４内に対して挿脱できるようになっている。
ガス供給手段４０は、マニホールド５４に設けられており、内管４４内へ成膜ガス、エッチングガス、パージガス等のガスを導入する。ガス供給手段４０は、複数（例えば３本）の石英製のガス供給管７６，７８，８０を有している。各ガス供給管７６，７８，８０は、内管４４内にその長手方向に沿って設けられると共に、その基端がＬ字状に屈曲されてマニホールド５４を貫通するようにして支持されている。
ガス供給管７６，７８，８０は、図８に示されるように、内管４４のノズル収容部４８内に周方向に沿って一列になるように設置されている。各ガス供給管７６，７８，８０には、その長手方向に沿って所定の間隔で複数のガス孔７６Ａ，７８Ａ，８０Ａが形成されており、各ガス孔７６Ａ，７８Ａ，８０Ａより水平方向に向けて各ガスを放出できるようになっている。所定の間隔は、例えばウエハボート３８に支持されるウエハＷの間隔と同じになるように設定される。また、高さ方向の位置は、各ガス孔７６Ａ，７８Ａ，８０Ａが上下方向に隣り合うウエハＷ間の中間に位置するように設定されており、各ガスをウエハＷ間の空間部に効率的に供給できるようになっている。ガスの種類としては、成膜ガス、エッチングガス、及びパージガスが用いられ、各ガスを流量制御しながら必要に応じて各ガス供給管７６，７８，８０を介して供給できるようになっている。
マニホールド５４の上部の側壁であって、支持部６０の上方には、ガス出口８２が形成されており、内管４４と外管４６との間の空間部８４を介して開口５２より排出される内管４４内のガスを排気できるようになっている。ガス出口８２には、排気手段４１が設けられる。排気手段４１は、ガス出口８２に接続された排気通路８６を有しており、排気通路８６には、圧力調整弁８８及び真空ポンプ９０が順次介設されて、反応管３４内を真空引きできるようになっている。
外管４６の外周側には、外管４６を覆うように円筒形状の加熱手段４２が設けられている。加熱手段４２は、反応管３４内に収容されるウエハＷを加熱する。
縦型熱処理装置１の全体の動作は、制御部である制御手段９５により制御される。制御手段９５は、例えばコンピュータ等であってよい。また、縦型熱処理装置１の全体の動作を行うコンピュータのプログラムは、記憶媒体９６に記憶されている。記憶媒体９６は、例えばフレキシブルディスク、コンパクトディスク、ハードディスク、フラッシュメモリ、ＤＶＤ等であってよい。
係る縦型熱処理装置１により、ウエハＷにポリシリコン膜を形成する方法の一例を説明する。まず、昇降手段６８により多数枚のウエハＷを保持したウエハボート３８を反応管３４の内部に搬入し、蓋体３６により反応管３４の下端の開口部を気密に塞ぎ密閉する。続いて、制御手段９５により、前述のステップＳ１１～Ｓ１６やステップＳ２１，Ｓ２２，Ｓ２３，Ｓ２５，Ｓ２６を実行するように、ガス供給手段４０、排気手段４１、加熱手段４２等の動作が制御される。これにより、ウエハＷの上にグレインサイズが制御されたポリシリコン膜が形成される。
〔実施例１〕
実施例１では、真空引き工程の時間を制御することでポリシリコン膜のグレインサイズを制御できることを確認するために行った実験結果について説明する。実施例１では、上記の縦型熱処理装置１を用いて、前述のポリシリコン膜の形成方法におけるステップＳ１１～Ｓ１６を行った。シード層形成工程では、処理温度を３８０℃、圧力を１Ｔｏｒｒ（１３３Ｐａ）、シード層用のシリコン原料ガスをＳｉ２Ｈ６とするプロセス条件で、厚さが２ｎｍのシード層を形成した。また、シリコン膜形成工程では、処理温度を４７０℃、圧力を０．４Ｔｏｒｒ（５３Ｐａ）、シリコン原料ガスをＳｉＨ４とするプロセス条件で、厚さが２８ｎｍのアモルファスシリコン膜を形成した。また、真空引き工程の時間を０分、５分、６０分と変化させた。さらに、ＥＢＳＤ（Electron Back Scatter Diffraction Patterns）法により、形成したポリシリコン膜のグレインサイズを評価した。
評価の結果、真空引き工程の時間を０分、５分、６０分の場合のポリシリコン膜のグレインサイズの平均値は、それぞれ０．３５μｍ、０．３１μｍ、０．２９μｍであった。この結果から、真空引き工程の時間を変更することで、ポリシリコン膜のグレインサイズが変化することが分かる。より具体的には、真空引き工程の時間を長くすることで、ポリシリコン膜のグレインサイズが小さくなることが分かる。このように真空引き工程の時間を制御することで、ポリシリコン膜のグレインサイズを制御できることが分かる。
〔実施例２〕
実施例２では、シード層形成工程の時間を制御することでポリシリコン膜のグレインサイズを制御できることを確認するために行った実験結果について説明する。実施例２では、上記の縦型熱処理装置１を用いて、前述のポリシリコン膜の形成方法におけるステップＳ２１，Ｓ２２，Ｓ２３，Ｓ２５，Ｓ２６を行った。シード層形成工程では、処理温度を３５０℃、圧力を１Ｔｏｒｒ（１３３Ｐａ）、シード層用のシリコン原料ガスをアミノシラン系ガスとするプロセス条件で、第１のシード層を形成した。また、処理温度を３５０℃、圧力を４Ｔｏｒｒ（５３３Ｐａ）、シード層用のシリコン原料ガスをＳｉ２Ｈ６とするプロセス条件で、第１のシード層の上に第２のシード層を形成した。このとき、第２のシード層を形成する際の時間を０分、５０分、１５０分と変化させた。また、シリコン膜形成工程では、処理温度を５２０℃、圧力を０．３Ｔｏｒｒ（４０Ｐａ）、シリコン原料ガスをＳｉＨ４、不純物含有ガスをＰＨ３とするプロセス条件で、リンがドープされたアモルファスシリコン膜を２８ｎｍの厚さで形成した。さらに、ＥＢＳＤ法により、形成したポリシリコン膜のグレインサイズを評価した。
図９は、シード層形成工程の時間とポリシリコン膜のグレインサイズとの関係を示す図である。図９に示されるように、シード層形成工程の時間を０分、５０分、１５０分の場合のポリシリコン膜のグレインサイズの平均値は、それぞれ０．２６μｍ、０．３１μｍ、０．４２μｍであった。この結果から、シード層形成工程の時間を変更することで、ポリシリコン膜のグレインサイズが変化することが分かる。より具体的には、シード層形成工程の時間を長くすることで、ポリシリコン膜のグレインサイズが大きくなることが分かる。このようにシード層形成工程の時間を制御することで、ポリシリコン膜のグレインサイズを制御できることが分かる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
１ 縦型熱処理装置
３４ 反応管
４０ ガス供給手段
４１ 排気手段
４２ 加熱手段
９５ 制御手段

Claims (6)

  1. 基板の上に所望のグレインサイズを有する結晶化された半導体膜を形成する方法であって、
    処理容器内に収容された前記基板の上にシード層を形成する工程と、
    前記シード層が形成された前記基板を収容した状態で前記処理容器内の圧力を中真空以下に真空引きする工程と、
    前記処理容器内を真空引きした後、前記シード層の上にアモルファス半導体膜を形成する工程と、
    前記アモルファス半導体膜を熱処理により結晶化させる工程と、
    を有し、
    前記真空引きする工程は、前記所望のグレインサイズに応じた時間、前記処理容器内を排気する、
    半導体膜の形成方法。
  2. 前記シード層を形成する工程の後に行われ、水素雰囲気で前記基板を第１の温度から前記第１の温度よりも高い第２の温度に昇温する工程と、
    前記基板が前記第２の温度に昇温した後、水素雰囲気で温度を安定化させる工程と、
    を有し、
    前記真空引きする工程は、前記温度を安定化させる工程の後に行われる、
    請求項１に記載の半導体膜の形成方法。
  3. 前記真空引きする工程は、前記処理容器内にガスを供給することなく行われる、
    請求項１又は２に記載の半導体膜の形成方法。
  4. 前記シード層を形成する工程は、前記基板に一分子中に２つ以上のＳｉを含む高次シラン系ガス、アミノシラン系ガス、水素化シランガスとハロゲン含有シリコンガスの混合ガスの少なくともいずれかを含むガスを供給する工程を含み、
    前記アモルファス半導体膜を形成する工程は、前記基板にシリコン原料ガスを供給する工程を含む、
    請求項１乃至３のいずれか一項に記載の半導体膜の形成方法。
  5. 前記アモルファス半導体膜は、アモルファスシリコン膜である、
    請求項１乃至４のいずれか一項に記載の半導体膜の形成方法。
  6. 基板の上に所望のグレインサイズを有する結晶化された半導体膜を形成する成膜装置であって、
    前記基板を収容する処理容器と、
    前記処理容器内にガスを供給する供給部と、
    前記処理容器内を排気する排気部と、
    前記基板を加熱する加熱部と、
    制御部と、
    を有し、
    前記制御部は、
    前記処理容器内に収容された前記基板の上にシード層を形成する工程と、
    前記シード層が形成された前記基板を収容した状態で前記処理容器内の圧力を中真空以下に真空引きする工程と、
    前記処理容器内を真空引きした後、前記シード層の上にアモルファス半導体膜を形成する工程と、
    前記アモルファス半導体膜を熱処理により結晶化させる工程と、
    を実行するように前記供給部、前記排気部及び前記加熱部を制御するよう構成され、
    前記制御部は、前記真空引きする工程において、前記所望のグレインサイズに応じた時間、前記処理容器内を排気するように前記排気部を制御するよう構成される、
    成膜装置。
JP2018220608A 2018-11-26 2018-11-26 半導体膜の形成方法及び成膜装置 Active JP7190880B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018220608A JP7190880B2 (ja) 2018-11-26 2018-11-26 半導体膜の形成方法及び成膜装置
KR1020190150886A KR20200062050A (ko) 2018-11-26 2019-11-22 반도체막의 형성 방법 및 성막 장치
US16/693,748 US11114297B2 (en) 2018-11-26 2019-11-25 Method for forming semiconductor film and film forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018220608A JP7190880B2 (ja) 2018-11-26 2018-11-26 半導体膜の形成方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2020088175A JP2020088175A (ja) 2020-06-04
JP7190880B2 true JP7190880B2 (ja) 2022-12-16

Family

ID=70771728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018220608A Active JP7190880B2 (ja) 2018-11-26 2018-11-26 半導体膜の形成方法及び成膜装置

Country Status (3)

Country Link
US (1) US11114297B2 (ja)
JP (1) JP7190880B2 (ja)
KR (1) KR20200062050A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110089429A1 (en) 2009-07-23 2011-04-21 Venkatraman Prabhakar Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
JP2011171424A (ja) 2010-02-17 2011-09-01 Toshiba Corp 成膜方法、半導体装置の製造方法及び半導体装置
JP2012004542A (ja) 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP2013082986A (ja) 2011-09-30 2013-05-09 Tokyo Electron Ltd 薄膜の形成方法及び成膜装置
JP2014127524A (ja) 2012-12-25 2014-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3965215B2 (ja) * 1995-03-25 2007-08-29 純一 半那 半導体基材の製造方法
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7050878B2 (en) * 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
AU2002951838A0 (en) * 2002-10-08 2002-10-24 Unisearch Limited Method of preparation for polycrystalline semiconductor films
JP5311791B2 (ja) 2007-10-12 2013-10-09 東京エレクトロン株式会社 ポリシリコン膜の形成方法
EP2474023A1 (en) * 2009-09-02 2012-07-11 Imec Process for manufacturing a crystalline silicon layer
WO2012119084A1 (en) * 2011-03-03 2012-09-07 Board Of Trustees Of The University Of Arkansas Top down aluminum induced crystallization for high efficiency photovoltaics
US20140295579A1 (en) * 2013-03-29 2014-10-02 T3Memory, Inc. Method of patterning mtj stack
WO2017180892A1 (en) * 2016-04-13 2017-10-19 Massachusetts Institute Of Technology Germanium devices on amorphous substrates
WO2018209088A1 (en) * 2017-05-10 2018-11-15 Mcmahon Shane Thomas Thin film crystallization process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110089429A1 (en) 2009-07-23 2011-04-21 Venkatraman Prabhakar Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
JP2011171424A (ja) 2010-02-17 2011-09-01 Toshiba Corp 成膜方法、半導体装置の製造方法及び半導体装置
JP2012004542A (ja) 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP2013082986A (ja) 2011-09-30 2013-05-09 Tokyo Electron Ltd 薄膜の形成方法及び成膜装置
JP2014127524A (ja) 2012-12-25 2014-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
US20200168455A1 (en) 2020-05-28
JP2020088175A (ja) 2020-06-04
US11114297B2 (en) 2021-09-07
KR20200062050A (ko) 2020-06-03

Similar Documents

Publication Publication Date Title
JP7190875B2 (ja) ポリシリコン膜の形成方法及び成膜装置
TWI686505B (zh) 矽膜之形成方法與形成裝置及記錄媒體
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
JP7190880B2 (ja) 半導体膜の形成方法及び成膜装置
JP7018849B2 (ja) 成膜方法及び成膜装置
US20200308696A1 (en) Film Forming Method and Film Forming Apparatus
JP7004608B2 (ja) 半導体膜の形成方法及び成膜装置
JP7213726B2 (ja) 成膜方法及び熱処理装置
JP7149890B2 (ja) 成膜方法及び成膜装置
JP7341052B2 (ja) 膜形成方法及び膜形成装置
US20230141501A1 (en) Method for forming polycrystalline silicon film
JP5051180B2 (ja) 成膜方法
JP4892579B2 (ja) 半導体装置の製造方法
KR20180108455A (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치
JP2006120734A (ja) 成膜方法及び成膜装置並びに記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221206

R150 Certificate of patent or registration of utility model

Ref document number: 7190880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150