JP7341052B2 - 膜形成方法及び膜形成装置 - Google Patents

膜形成方法及び膜形成装置 Download PDF

Info

Publication number
JP7341052B2
JP7341052B2 JP2019236788A JP2019236788A JP7341052B2 JP 7341052 B2 JP7341052 B2 JP 7341052B2 JP 2019236788 A JP2019236788 A JP 2019236788A JP 2019236788 A JP2019236788 A JP 2019236788A JP 7341052 B2 JP7341052 B2 JP 7341052B2
Authority
JP
Japan
Prior art keywords
film
layer
laminated
crystallization
laminated film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019236788A
Other languages
English (en)
Other versions
JP2021106217A (ja
Inventor
由裕 竹澤
大介 鈴木
寛之 林
豊 本山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019236788A priority Critical patent/JP7341052B2/ja
Priority to CN202011476465.6A priority patent/CN113053725A/zh
Priority to KR1020200180501A priority patent/KR20210083191A/ko
Priority to US17/132,656 priority patent/US11587787B2/en
Publication of JP2021106217A publication Critical patent/JP2021106217A/ja
Application granted granted Critical
Publication of JP7341052B2 publication Critical patent/JP7341052B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H01L21/2053—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本開示は、膜形成方法及び膜形成装置に関する。
３次元ＮＡＮＤ構造のチャネルとして、多結晶シリコン膜が用いられる場合がある。特許文献１には、結晶成長が遅い第１のアモルファスシリコン膜の上に、結晶成長が第１のアモルファスシリコン膜よりも速い第２のアモルファスシリコン膜を積層した後、結晶化処理を行うことで多結晶シリコン膜を形成する方法が開示されている。
特開２０１５－１１５４３５号公報
本開示は、大粒径の多結晶シリコン膜を形成できる技術を提供する。
本開示の一態様による膜形成方法は、下地の上に界面層、バルク層及び表面層がこの順に積層された積層膜を形成する工程と、前記積層膜を結晶化処理する工程と、前記結晶化処理する工程の後に行われる工程であって、前記積層膜の膜厚を減じる工程と、を有し、前記バルク層は、前記結晶化処理する工程において前記界面層よりも結晶化しやすい膜により形成され、前記表面層は、前記結晶化処理する工程において前記バルク層よりも結晶化しやすい膜により形成される。
本開示によれば、大粒径の多結晶シリコン膜を形成できる。
一実施形態の膜形成方法を示すフローチャート 図１の膜形成方法における積層膜を形成する工程の一例を示すフローチャート 図１の膜形成方法における積層膜を形成する工程の一例を示す工程断面図 一実施形態の膜形成方法の作用効果を説明するための図 縦型熱処理装置の構成例を示す縦断面図 図５の縦型熱処理装置の反応管を説明するための図 ＸＲＤによる評価結果の一例を示す図 ＳＩＭＳによる評価結果の一例を示す図 分光エリプソメトリによる評価結果の一例を示す図 分光エリプソメトリによる評価結果の別の例を示す図 ＴＥＭによる評価結果の一例を示す図
以下、添付の図面を参照しながら、本開示の限定的でない例示の実施形態について説明する。添付の全図面中、同一又は対応する部材又は部品については、同一又は対応する参照符号を付し、重複する説明を省略する。
〔膜形成方法〕
一実施形態の膜形成方法について、多結晶シリコン膜を形成する場合を例に挙げて説明する。図１は、一実施形態の膜形成方法を示すフローチャートである。一実施形態の膜形成方法は、積層膜を形成する工程Ｓ１０と、積層膜を結晶化処理する工程Ｓ２０と、積層膜の膜厚を減じる工程Ｓ３０と、を有する。
（積層膜を形成する工程Ｓ１０）
図２は、図１の膜形成方法における積層膜を形成する工程Ｓ１０の一例を示すフローチャートである。図３は、図１の膜形成方法における積層膜を形成する工程Ｓ１０の一例を示す工程断面図である。
積層膜を形成する工程Ｓ１０は、界面層、バルク層及び表面層がこの順に積層された積層膜を形成する工程である。積層膜を形成する工程Ｓ１０において形成される積層膜の膜厚は、例えば設計上の目標膜厚よりも厚い膜厚である。本実施形態において、積層膜を形成する工程Ｓ１０は、界面層を形成する工程Ｓ１１、バルク層を形成する工程Ｓ１２及び表面層を形成する工程Ｓ１３を含む。
工程Ｓ１１では、図３（ａ）に示されるように、下地１１０の上に界面層１２１を形成する。本実施形態において、下地１１０は、基板１１１及び絶縁膜１１２を含む。基板１１１は、例えばシリコンウエハ等の半導体ウエハであってよい。絶縁膜１１２は、基板１１１の表面に形成されている。絶縁膜１１２は、例えばシリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（ＳｉＮ膜）であってよい。
界面層１２１は、例えばシリコン（Ｓｉ）及び水素（Ｈ）を含むアモルファスシリコン膜により形成される。該アモルファスシリコン膜は、例えば高次シラン系ガスを用いた原子層堆積（ＡＬＤ：Atomic Layer Deposition）法や化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）法により形成される。高次シラン系ガスとしては、例えばＳｉ２Ｈ６、Ｓｉ３Ｈ８、Ｓｉ４Ｈ１０等の一分子中に２つ以上のシリコンを含むシラン系ガスを利用できる。高次シラン系ガスを用いることで、膜中水素濃度が高いアモルファスシリコン膜を形成することができる。また、界面層１２１は、例えばシリコン及び結晶化を阻害する不純物を含むアモルファスシリコン膜により形成されていてもよい。結晶化を阻害する不純物としては、例えば酸素（Ｏ）、炭素（Ｃ）、窒素（Ｎ）が挙げられる。該アモルファスシリコン膜は、例えばシリコン原料ガス及び結晶化を阻害する不純物を含有するガスを用いたＡＬＤ法やＣＶＤ法により形成される。シリコン原料ガスとしては、例えばＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、Ｓｉ４Ｈ１０を利用できる。結晶化を阻害する不純物を含有するガスとしては、例えばＮ２Ｏ、ＮＯ、Ｃ２Ｈ４、ＮＨ３、Ｎ２Ｈ４、モノメチルヒドラジン（ＭＭＨ）を利用できる。
工程Ｓ１２では、図３（ｂ）に示されるように、界面層１２１の上にバルク層１２２を形成する。バルク層１２２は、積層膜を結晶化処理する工程Ｓ２０において、界面層１２１よりも結晶化しやすい膜により形成される。バルク層１２２は、例えばシリコン及び水素を含み、膜中水素濃度が界面層１２１を形成するアモルファスシリコン膜よりも低いアモルファスシリコン膜により形成される。該アモルファスシリコン膜は、例えば界面層１２１を形成する際に用いる高次シラン系ガスよりも低次のシラン系ガスを用いたＡＬＤ法やＣＶＤ法により形成される。例えば、界面層１２１を形成する際にＳｉ２Ｈ６を用いる場合、シラン系ガスとしてＳｉＨ４を利用できる。バルク層１２２は、例えば界面層１２１よりも厚い層であってよい。また、バルク層１２２は、複数層構造を有していてもよい。この場合、複数層構造の各層は、積層膜を結晶化処理する工程Ｓ２０において界面層１２１よりも結晶化しやすい膜により形成される。
工程Ｓ１３では、図３（ｃ）に示されるように、バルク層１２２の上に表面層１２３を形成する。表面層１２３は、積層膜を結晶化処理する工程Ｓ２０において、バルク層１２２よりも結晶化しやすい膜により形成される。表面層１２３は、例えばシリコン及び水素を含み、膜中水素濃度がバルク層１２２を形成するアモルファスシリコン膜よりも低いアモルファスシリコン膜により形成される。該アモルファスシリコン膜は、例えばバルク層１２２を形成する際に用いる処理条件よりも膜中に水素が取り込まれにくい処理条件を用いたＡＬＤ法やＣＶＤ法により形成される。また、表面層１２３は、例えばシリコン及び結晶化を促進する不純物を含むアモルファスシリコン膜により形成されていてもよい。結晶化を促進する不純物としては、例えば塩素（Ｃｌ）、リン（Ｐ）、ボロン（Ｂ）、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、フッ素（Ｆ）が挙げられる。該アモルファスシリコン膜は、シリコン原料ガス及び結晶化を促進する不純物を含有するガスを用いたＡＬＤ法やＣＶＤ法により形成される。シリコン原料ガスとしては、例えばＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、Ｓｉ４Ｈ１０を利用できる。結晶化を促進する不純物を含有するガスとしては、例えばジクロロシラン（ＤＣＳ）、ＰＨ３、ＢＣｌ３、Ｂ２Ｈ６、ＧｅＨ４、ＧｅＣｌ４、ＡｌＣｌ３、トリメチルアルミニウム（ＴＭＡ）、ＳｉＦ４を利用できる。また、表面層１２３は、シリコンを含まず結晶化を促進する不純物で形成されてもよく、バルク層１２２の表面に結晶化を促進する不純物をドーピングすることにより形成されてもよい。
以上の工程Ｓ１１～Ｓ１３により、下地１１０の上に界面層１２１、バルク層１２２及び表面層１２３がこの順に積層された積層膜１２０が形成される。
（積層膜を結晶化処理する工程Ｓ２０）
積層膜を結晶化処理する工程Ｓ２０は、積層膜を形成する工程Ｓ１０の後に行われる。本実施形態において、積層膜を結晶化処理する工程Ｓ２０は、積層膜１２０を熱処理（アニール）することにより、積層膜１２０を形成するアモルファスシリコン膜を結晶化させて多結晶シリコン膜を形成する工程を含む。アニール温度は、例えば５５０～８００℃であってよい。
（積層膜の膜厚を減じる工程Ｓ３０）
積層膜の膜厚を減じる工程Ｓ３０は、積層膜を結晶化処理する工程Ｓ２０の後に行われる。本実施形態において、積層膜の膜厚を減じる工程Ｓ３０は、積層膜を形成する工程Ｓ１０において形成された積層膜１２０をエッチバック処理することにより、積層膜１２０の膜厚を目標膜厚まで減じる工程を含む。エッチバック処理は、例えばドライエッチングにより行われてもよく、ウエットエッチングにより行われてもよい。
以上の工程Ｓ１０～Ｓ３０により、下地１１０の上に所望の膜厚を有する多結晶シリコン膜を形成できる。
なお、一実施形態の膜形成方法は、積層膜を形成する工程Ｓ１０の前に行われる工程であって、下地１１０の上にシード層を形成する工程を有していてもよい。本実施形態において、シード層はアミノシラン系ガスを用いて形成される。以下、アミノシラン系ガスを用いて形成されるシード層をアミノシランシードとも称する。アミノシラン系ガスとしては、例えばＤＩＰＡＳ（ジイソプロピルアミノシラン）、３ＤＭＡＳ（トリスジメチルアミノシラン）、ＢＴＢＡＳ（ビスターシャルブチルアミノシラン）が挙げられる。シード層は、例えば熱分解が起こらない温度に加熱したアミノシラン系ガスを用いたＣＶＤ法やＡＬＤ法により形成される。このように下地１１０の上にシード層を形成することにより、シード層の上に形成される積層膜１２０のラフネスを低減できる。
〔作用・効果〕
図４は、一実施形態の膜形成方法の作用効果を説明するための図である。図４（ａ）は、界面層１２１、バルク層１２２及び表面層１２３がこの順に積層された積層膜１２０を形成するアモルファスシリコン膜が結晶化するときのメカニズムを説明するための図である。図４（ｂ）は、界面層１２１及びバルク層１２２がこの順に積層された積層膜１２０Ｘを形成するアモルファスシリコン膜が結晶化するときのメカニズムを説明するための図である。積層膜１２０及び積層膜１２０Ｘは、いずれも絶縁膜１１２上に形成されている。
積層膜１２０では、界面層１２１、バルク層１２２及び表面層１２３のアモルファスシリコン膜のうち、表面層１２３のアモルファスシリコン膜が最も結晶化しやすく、界面層１２１のアモルファスシリコン膜が最も結晶化しにくい。そのため、図４（ａ）に示されるように、界面の側（界面層１２１及びバルク層１２２の界面層１２１側）を起点とした結晶化が抑制され、表面の側（表面層１２３及びバルク層１２２の表面層１２３側）に発生する結晶核１２４を起点に結晶化が進行する。その結果、界面の側における多結晶シリコン膜の結晶粒径が、表面の側における多結晶シリコン膜の結晶粒径よりも大きくなる。言い換えると、界面の側における多結晶シリコン膜は、表面の側における多結晶シリコン膜よりも結晶粒界１２５が少なくなる。その結果、多結晶シリコン膜の膜厚を目標膜厚Ｔまで減じた場合に、大粒径の多結晶シリコン膜を形成できる。
一方、積層膜１２０Ｘでは、表面層１２３が形成されていない。そのため、図４（ｂ）に示されるように、界面の側（界面層１２１及びバルク層１２２の界面層１２１側）に発生する結晶核１２４Ｘを起点に結晶化が進行しやすい。その結果、界面の側における多結晶シリコン膜の結晶粒径が、表面の側における多結晶シリコン膜の結晶粒径よりも小さくなる。言い換えると、界面の側における多結晶シリコン膜は、表面の側における多結晶シリコン膜よりも結晶粒界１２５Ｘが多くなる。その結果、多結晶シリコン膜の膜厚を目標膜厚Ｔまで減じた場合の多結晶シリコン膜の粒径が小さくなる。
〔膜形成装置〕
上記の膜形成方法を実施できる膜形成装置について、多数枚の基板に対して一括で熱処理を行うバッチ式の縦型熱処理装置を例に挙げて説明する。但し、膜形成装置は、バッチ式の装置に限定されるものではなく、例えば基板を１枚ずつ処理する枚葉式の装置であってもよい。
図５は、縦型熱処理装置の構成例を示す縦断面図である。図６は、図５の縦型熱処理装置の反応管を説明するための図である。
図５に示されるように、縦型熱処理装置１は、反応管３４と、蓋体３６と、ウエハボート３８と、ガス供給部４０と、排気部４１と、加熱部４２と、を有する。反応管３４、蓋体３６、ウエハボート３８、ガス供給部４０、排気部４１及び加熱部４２は、処理部を構成する。
反応管３４は、ウエハボート３８を収容する処理容器である。ウエハボート３８は、多数枚の半導体ウエハ（以下「ウエハＷ」という。）を所定の間隔で保持する基板保持具である。反応管３４は、下端が開放された有天井の円筒形状の内管４４と、下端が開放されて内管４４の外側を覆う有天井の円筒形状の外管４６とを有する。内管４４及び外管４６は、石英等の耐熱性材料により形成されており、同軸状に配置されて二重管構造となっている。
内管４４の天井部４４Ａは、例えば平坦になっている。内管４４の一側には、その長手方向（上下方向）に沿ってガスノズルを収容するノズル収容部４８が形成されている。例えば図６に示されるように、内管４４の側壁の一部を外側へ向けて突出させて凸部５０を形成し、凸部５０内をノズル収容部４８として形成している。ノズル収容部４８に対向させて内管４４の反対側の側壁には、その長手方向（上下方向）に沿って矩形状の開口５２が形成されている。
開口５２は、内管４４内のガスを排気できるように形成されたガス排気口である。開口５２の長さは、ウエハボート３８の長さと同じであるか、又は、ウエハボート３８の長さよりも長く上下方向へそれぞれ延びるようにして形成されている。
反応管３４の下端は、例えばステンレス鋼により形成される円筒形状のマニホールド５４によって支持されている。マニホールド５４の上端にはフランジ部５６が形成されており、フランジ部５６上に外管４６の下端を設置して支持するようになっている。フランジ部５６と外管４６との下端との間にはＯリング等のシール部材５８を介在させて外管４６内を気密状態にしている。
マニホールド５４の上部の内壁には、円環状の支持部６０が設けられており、支持部６０上に内管４４の下端を設置してこれを支持するようになっている。マニホールド５４の下端の開口には、蓋体３６がＯリング等のシール部材６２を介して気密に取り付けられており、反応管３４の下端の開口、即ち、マニホールド５４の開口を気密に塞ぐようになっている。蓋体３６は、例えばステンレス鋼により形成される。
蓋体３６の中央部には、磁性流体シール部６４を介して回転軸６６が貫通させて設けられている。回転軸６６の下部は、ボートエレベータよりなる昇降部６８のアーム６８Ａに回転自在に支持されている。
回転軸６６の上端には回転プレート７０が設けられており、回転プレート７０上に石英製の保温台７２を介してウエハＷを保持するウエハボート３８が載置されるようになっている。従って、昇降部６８を昇降させることによって蓋体３６とウエハボート３８とは一体として上下動し、ウエハボート３８を反応管３４内に対して挿脱できるようになっている。
ガス供給部４０は、マニホールド５４に設けられており、内管４４内へガスを導入する。ガス供給部４０は、複数（例えば３本）の石英製のガスノズル７６，７８，８０を有している。各ガスノズル７６，７８，８０は、内管４４内にその長手方向に沿って設けられると共に、その基端がＬ字状に屈曲されてマニホールド５４を貫通するようにして支持されている。
ガスノズル７６，７８，８０は、図６に示されるように、内管４４のノズル収容部４８内に周方向に沿って一列になるように設置されている。各ガスノズル７６，７８，８０には、その長手方向に沿って所定の間隔で複数のガス孔７６Ａ，７８Ａ，８０Ａが形成されており、各ガス孔７６Ａ，７８Ａ，８０Ａより水平方向に向けて各ガスを放出できるようになっている。所定の間隔は、例えばウエハボート３８に支持されるウエハＷの間隔と同じになるように設定される。また、高さ方向の位置は、各ガス孔７６Ａ，７８Ａ，８０Ａが上下方向に隣り合うウエハＷ間の中間に位置するように設定されており、各ガスをウエハＷ間の空間部に効率的に供給できるようになっている。ガスの種類としては、成膜ガス、エッチングガス、及びパージガスが用いられ、各ガスを流量制御しながら必要に応じて各ガスノズル７６，７８，８０を介して供給できるようになっている。
マニホールド５４の上部の側壁であって、支持部６０の上方には、ガス出口８２が形成されており、内管４４と外管４６との間の空間部８４を介して開口５２より排出される内管４４内のガスを排気できるようになっている。ガス出口８２には、排気部４１が設けられる。排気部４１は、ガス出口８２に接続された排気通路８６を有しており、排気通路８６には、圧力調整弁８８及び真空ポンプ９０が順次介設されて、反応管３４内を真空引きできるようになっている。
外管４６の外周側には、外管４６を覆うように円筒形状の加熱部４２が設けられている。加熱部４２は、反応管３４内に収容されるウエハＷを加熱する。
縦型熱処理装置１の全体の動作は、制御部９５により制御される。制御部９５は、例えばコンピュータ等であってよい。また、縦型熱処理装置１の全体の動作を行うコンピュータのプログラムは、記憶媒体９６に記憶されている。記憶媒体９６は、例えばフレキシブルディスク、コンパクトディスク、ハードディスク、フラッシュメモリ、ＤＶＤ等であってよい。
係る縦型熱処理装置１により、一実施形態の膜形成方法、例えばウエハＷに多結晶シリコン膜を形成する方法の一例を説明する。
まず、制御部９５は、昇降部６８を制御して、多数枚のウエハＷを保持したウエハボート３８を反応管３４の内部に搬入し、蓋体３６により反応管３４の下端の開口部を気密に塞ぎ密閉する。
続いて、制御部９５は、前述の積層膜を形成する工程Ｓ１０、積層膜を結晶化処理する工程Ｓ２０及び積層膜の膜厚を減じる工程Ｓ３０をこの順に実行するように、ガス供給部４０、排気部４１、加熱部４２等を制御する。これにより、ウエハＷの上に大粒径の多結晶シリコン膜を形成できる。
なお、上記の例では、縦型熱処理装置１において、積層膜を形成する工程Ｓ１０、積層膜を結晶化処理する工程Ｓ２０及び積層膜の膜厚を減じる工程Ｓ３０の３つの工程を実行する場合を説明したが、本開示はこれに限定されない。例えば、積層膜の膜厚を減じる工程Ｓ３０がウエットエッチングによるエッチバック処理を含む場合、縦型熱処理装置１とは別の装置で積層膜の膜厚を減じる工程を実行すればよい。
〔結晶化のしやすさ〕
（ＸＲＤによる評価）
Ｘ線回折（ＸＲＤ：X-Ray Diffraction）を用いて、アモルファスシリコン膜の結晶化のしやすさを評価した結果について説明する。
まず、ＳｉＯ２膜上に、アミノシランシード、及びＳｉＨ４ガスを用いて形成されるアモルファスシリコン膜（以下「ａ－Ｓｉ（ＳｉＨ４）」という。）をこの順に積層した。続いて、積層膜を５５０℃、６００℃、６５０℃で熱処理した後、ＸＲＤにより結晶状態を評価した。
また、ＳｉＯ２膜上に、アミノシランシード、及びＳｉＨ４ガスとＤＣＳガスとの混合ガスを用いて形成される塩素をドーピングしたアモルファスシリコン膜（以下「ａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）」という。）をこの順に積層した。続いて、積層膜を５５０℃、６００℃、６５０℃で熱処理した後、ＸＲＤにより結晶状態を評価した。
ＸＲＤによる結晶状態の評価結果を図７に示す。図７は、ＸＲＤによる評価結果の一例を示す図である。図７（ａ）は、ＳｉＯ２膜上に、アミノシランシード及びａ－Ｓｉ（ＳｉＨ４）をこの順に積層した積層膜における結果を示す。図７（ｂ）は、ＳｉＯ２膜上に、アミノシランシード及びａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）をこの順に積層した積層膜における結果を示す。図７（ａ）及び図７（ｂ）中、回折角度２θ［ｄｅｇ］を横軸に示し、回折Ｘ線強度（Ｉｎｔｅｎｓｉｔｙ）［ｃｏｕｎｔｓ］を縦軸に示す。
ａ－Ｓｉ（ＳｉＨ４）では、図７（ａ）に示されるように６００℃で熱処理した場合にＳｉ（２２０）面のピークが現れていない。一方、ａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）では、図７（ｂ）に示されるように６００℃で熱処理した場合にＳｉの（２２０）面のピークが現れている。
また、ａ－Ｓｉ（ＳｉＨ４）では、図７（ａ）に示されるように６００℃で熱処理した場合にＳｉ（３１１）面のピークが現れていない。一方、ａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）では、図７（ａ）に示されるように６００℃で熱処理した場合にＳｉの（３１１）面のピークが現れている。
以上の結果から、ａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）が、ａ－Ｓｉ（ＳｉＨ４）よりも結晶化しやすいと言える。
（ＳＩＭＳによる評価）
二次イオン質量分析（ＳＩＭＳ：Secondary Ion Mass Spectrometry）を用いて、アモルファスシリコン膜の結晶化のしやすさに影響する要因を分析した結果について説明する。
まず、熱処理する前のａ－Ｓｉ（ＳｉＨ４）及びａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）の膜中に含まれる水素（Ｈ）の濃度（以下「膜中水素濃度」という。）及び塩素（Ｃｌ）の濃度（以下「膜中塩素濃度」という。）をＳＩＭＳにより測定した。また、熱処理した後のａ－Ｓｉ（ＳｉＨ４）及びａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）の膜中水素濃度及び膜中塩素濃度をＳＩＭＳにより測定した。測定結果を図８に示す。
図８は、ＳＩＭＳによる評価結果の一例を示す図である。図８には、膜の表面から１５ｎｍ～２０ｎｍの深さにおける膜中水素濃度の平均値及び膜中塩素濃度の平均値を示す。
図８に示されるように、熱処理の前と後のいずれにおいても、ａ－Ｓｉ（ＳｉＨ４）の膜中水素濃度とａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）の膜中水素濃度との間にはほとんど差が見られない。一方、熱処理の前と後のいずれにおいても、ａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）の膜中塩素濃度がａ－Ｓｉ（ＳｉＨ４）の膜中塩素濃度よりも１～２桁高い。
以上の結果から、アモルファスシリコン膜の膜中に含まれる塩素が結晶化を促進していると考えられる。
（分光エリプソメトリによる評価）
分光エリプソメトリでの消衰係数（ｋ値）を用いて、アモルファスシリコン膜の結晶化のしやすさを評価した結果について説明する。
まず、ＳｉＯ２膜上に、アミノシランシード及びａ－Ｓｉ（ＳｉＨ４）をこの順に積層した。アミノシランシード／ａ－Ｓｉ（ＳｉＨ４）積層膜の膜厚は３０ｎｍに設定した。続いて、積層膜を５５０℃、５７５℃、６００℃、６２５℃、６５０℃で１２時間熱処理した後に、分光エリプソメトリによる測定を行い、ｋ値を算出した。
また、ＳｉＯ２膜上に、アミノシランシード及びａ－Ｓｉ（Ｓｉ２Ｈ６）をこの順に積層した。アミノシランシード／ａ－Ｓｉ（Ｓｉ２Ｈ６）積層膜の膜厚は３０ｎｍに設定した。続いて、積層膜を５５０℃、５７５℃、６００℃、６２５℃、６５０℃で１２時間熱処理した後に、分光エリプソメトリによる測定を行い、ｋ値を算出した。
分光エリプソメトリによるｋ値の算出結果を図９に示す。図９は、分光エリプソメトリによる評価結果の一例を示す図である。図９中、熱処理温度［℃］を横軸に示し、消衰係数（ｋ値）を縦軸に示す。図９において、実線はアミノシランシード／ａ－Ｓｉ（ＳｉＨ４）積層膜におけるｋ値を示し、破線はアミノシランシード／ａ－Ｓｉ（Ｓｉ２Ｈ６）積層膜におけるｋ値を示す。
図９に示されるように、熱処理温度が６００℃の場合、アミノシランシード／ａ－Ｓｉ（ＳｉＨ４）積層膜のｋ値は、アミノシランシード／ａ－Ｓｉ（Ｓｉ２Ｈ６）積層膜のｋ値よりも小さい。この結果から、アミノシランシード／ａ－Ｓｉ（ＳｉＨ４）積層膜は、アミノシランシード／ａ－Ｓｉ（Ｓｉ２Ｈ６）積層膜よりも結晶化しやすい。Ｓｉ２Ｈ６ガスを用いて形成されるアモルファスシリコン膜は、ＳｉＨ４ガスを用いて形成されるアモルファスシリコン膜より膜中に多くのＨ（水素）を含んでいる。膜中水素濃度の差が、結晶化のしやすさに影響していると考えられる。
〔結晶化の起点〕
（分光エリプソメトリによる評価）
分光エリプソメトリでの消衰係数（ｋ値）を用いて、アモルファスシリコン積層膜の結晶化の起点を評価した結果について説明する。
（ＸＲＤによる評価）
まず、ＳｉＯ２膜上に、アミノシランシード、Ｓｉ２Ｈ６ガスを用いて形成されるアモルファスシリコン膜（以下「ａ－Ｓｉ（Ｓｉ２Ｈ６）」という。）及びａ－Ｓｉ（ＳｉＨ４）をこの順に積層した。アミノシランシード／ａ－Ｓｉ（Ｓｉ２Ｈ６）／ａ－Ｓｉ（ＳｉＨ４）積層膜の膜厚は４０ｎｍに設定した。続いて、積層膜を５５０℃、５７５℃、６００℃、６２５℃、６５０℃で１２時間熱処理した後に、分光エリプソメトリによる測定を行い、ｋ値を算出した。
また、ＳｉＯ２膜上に、アミノシランシード、ａ－Ｓｉ（Ｓｉ２Ｈ６）、ａ－Ｓｉ（ＳｉＨ４）及びａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）をこの順に積層した。アミノシランシード／ａ－Ｓｉ（Ｓｉ２Ｈ６）／ａ－Ｓｉ（ＳｉＨ４）／ａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）積層膜の膜厚は４０ｎｍに設定した。続いて、積層膜を５５０℃、５７５℃、６００℃、６２５℃、６５０℃で１２時間熱処理した後に、分光エリプソメトリによる測定を行い、ｋ値を算出した。
分光エリプソメトリによるｋ値の算出結果を図１０に示す。図１０は、分光エリプソメトリによる評価結果の別の例を示す図である。図１０中、熱処理温度［℃］を横軸に示し、消衰係数（ｋ値）を縦軸に示す。図１０において、実線はアミノシランシード／ａ－Ｓｉ（Ｓｉ２Ｈ６）／ａ－Ｓｉ（ＳｉＨ４）／ａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）積層膜におけるｋ値を示し、破線はアミノシランシード／ａ－Ｓｉ（Ｓｉ２Ｈ６）／ａ－Ｓｉ（ＳｉＨ４）積層膜におけるｋ値を示す。
図１０に示されるように、熱処理温度が６００℃の場合、最表面にａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）が形成されているアモルファスシリコン積層膜のｋ値は、最表面にａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）が形成されていないアモルファスシリコン積層膜のｋ値よりも小さい。この結果から、最表面にａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）を形成することで、アモルファスシリコン積層膜が結晶化しやすくなっていることが分かる。これは、最表面にａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）を形成することで、ａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）を起点に結晶化が進行するためと考えられる。
（ＴＥＭによる評価）
透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）を用いて、アモルファスシリコン膜の結晶化途中の膜の断面を観察した結果について説明する。
まず、ＳｉＯ２膜上に、アミノシランシード、ａ－Ｓｉ（Ｓｉ２Ｈ６）、ａ－Ｓｉ（ＳｉＨ４）及びａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）をこの順に積層した。続いて、積層膜を６００℃で１２時間熱処理した後、ＴＥＭにより積層膜の断面を観察した。ＴＥＭによる積層膜の断面の観察結果を図１１に示す。
図１１は、ＴＥＭによる評価結果の一例を示す図である。図１１に示されるように、アモルファスシリコン（ａ－Ｓｉ）膜の表面の側に結晶化を示す干渉縞ＦＲが生じていることが分かる。この結果から、アミノシランシード／ａ－Ｓｉ（Ｓｉ２Ｈ６）／ａ－Ｓｉ（ＳｉＨ４）／ａ－Ｓｉ（Ｃｌ－ｄｏｐｅ）積層膜においては、積層膜の表面の側の結晶成長が進行しやすいことが分かる。すなわち、積層膜の表面の側から結晶成長が進行すると考えられる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
上記の実施形態では、膜形成方法により形成する膜が多結晶シリコン膜である場合を説明したが、本開示はこれに限定されない。例えば、膜形成方法により形成する膜は、多結晶シリコンゲルマニウム膜、多結晶ゲルマニウム膜であってもよい。
１１０ 下地
１２０ 積層膜
１２１ 界面層
１２２ バルク層
１２３ 表面層

Claims (12)

  1. 下地の上に界面層、バルク層及び表面層がこの順に積層された積層膜を形成する工程と、
    前記積層膜を結晶化処理する工程と、
    前記結晶化処理する工程の後に行われる工程であって、前記積層膜の膜厚を減じる工程と、
    を有し、
    前記バルク層は、前記結晶化処理する工程において前記界面層よりも結晶化しやすい膜により形成され、
    前記表面層は、前記結晶化処理する工程において前記バルク層よりも結晶化しやすい膜により形成される、
    膜形成方法。
  2. 前記積層膜を形成する工程において形成される前記積層膜の膜厚は、目標膜厚よりも厚い膜厚であり、
    前記積層膜の膜厚を減じる工程は、前記積層膜の膜厚を前記目標膜厚まで減じる工程である、
    請求項１に記載の膜形成方法。
  3. 前記バルク層は、複数層構造を有し、
    前記複数層構造の各層は、前記結晶化処理する工程において前記界面層よりも結晶化しやすい膜により形成される、
    請求項１又は２に記載の膜形成方法。
  4. 前記界面層及び前記バルク層は、シリコン及び水素を含む膜により形成され、
    膜中水素濃度は、前記界面層及び前記バルク層の順に低い、
    請求項１乃至３のいずれか一項に記載の膜形成方法。
  5. 前記表面層は、シリコン及び結晶化を促進する不純物を含む膜により形成される、
    請求項４に記載の膜形成方法。
  6. 前記表面層は、シリコン及び水素を含む膜により形成され、
    膜中水素濃度は、前記界面層、前記バルク層及び前記表面層の順に低い、
    請求項４に記載の膜形成方法。
  7. 前記界面層は、シリコン及び結晶化を阻害する不純物を含む膜により形成され、
    前記バルク層は、シリコンを含む膜により形成され、
    前記表面層は、シリコン及び結晶化を促進する不純物を含む膜により形成される、
    請求項１乃至３のいずれか一項に記載の膜形成方法。
  8. 前記結晶化を阻害する不純物は、酸素、炭素又は窒素である、
    請求項７に記載の膜形成方法。
  9. 前記結晶化を促進する不純物は、塩素、リン、ボロン、ゲルマニウム、アルミニウム又はニッケル、フッ素である、
    請求項５、７又は８に記載の膜形成方法。
  10. 前記表面層は、前記バルク層の表面に前記結晶化を促進する不純物をドーピングすることにより形成される、
    請求項５、７、８又は９に記載の膜形成方法。
  11. 前記表面層は、シリコンを含まず前記結晶化を促進する不純物を含む膜により形成される、
    請求項１乃至４のいずれか一項に記載の膜形成方法。
  12. 処理部と制御部とを備える膜形成装置であって、
    前記制御部は、
    下地の上に界面層、バルク層及び表面層がこの順に積層された積層膜を形成する工程と、
    前記積層膜を結晶化処理する工程と、
    前記結晶化処理する工程の後に行われる工程であって、前記積層膜の膜厚を減じる工程と、
    を実行するように前記処理部を制御するよう構成され、
    前記バルク層は、前記結晶化処理する工程において前記界面層よりも結晶化しやすい膜により形成され、
    前記表面層は、前記結晶化処理する工程において前記バルク層よりも結晶化しやすい膜により形成される、
    膜形成装置。
JP2019236788A 2019-12-26 2019-12-26 膜形成方法及び膜形成装置 Active JP7341052B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019236788A JP7341052B2 (ja) 2019-12-26 2019-12-26 膜形成方法及び膜形成装置
CN202011476465.6A CN113053725A (zh) 2019-12-26 2020-12-15 膜形成方法和膜形成装置
KR1020200180501A KR20210083191A (ko) 2019-12-26 2020-12-22 막 형성 방법 및 막 형성 장치
US17/132,656 US11587787B2 (en) 2019-12-26 2020-12-23 Film forming method and film forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019236788A JP7341052B2 (ja) 2019-12-26 2019-12-26 膜形成方法及び膜形成装置

Publications (2)

Publication Number Publication Date
JP2021106217A JP2021106217A (ja) 2021-07-26
JP7341052B2 true JP7341052B2 (ja) 2023-09-08

Family

ID=76508025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019236788A Active JP7341052B2 (ja) 2019-12-26 2019-12-26 膜形成方法及び膜形成装置

Country Status (4)

Country Link
US (1) US11587787B2 (ja)
JP (1) JP7341052B2 (ja)
KR (1) KR20210083191A (ja)
CN (1) CN113053725A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093705A (ja) 2000-06-27 2002-03-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003303770A (ja) 2002-04-11 2003-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009099636A (ja) 2007-10-15 2009-05-07 Hitachi Displays Ltd 表示装置および表示装置の製造方法
JP2015115435A (ja) 2013-12-11 2015-06-22 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158879A (ja) * 1984-08-29 1986-03-26 Nec Corp シリコン薄膜結晶の製造方法
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US7195992B2 (en) * 2003-10-07 2007-03-27 Sandisk 3D Llc Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors
EP1935028B1 (en) * 2005-09-12 2019-11-13 Nissan Motor Company Limited Semiconductor device and method of manufacturing the same
KR101926646B1 (ko) * 2010-04-16 2018-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치용 전극 및 그 제작 방법
JP7190875B2 (ja) * 2018-11-16 2022-12-16 東京エレクトロン株式会社 ポリシリコン膜の形成方法及び成膜装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093705A (ja) 2000-06-27 2002-03-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003303770A (ja) 2002-04-11 2003-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009099636A (ja) 2007-10-15 2009-05-07 Hitachi Displays Ltd 表示装置および表示装置の製造方法
JP2015115435A (ja) 2013-12-11 2015-06-22 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置

Also Published As

Publication number Publication date
JP2021106217A (ja) 2021-07-26
US11587787B2 (en) 2023-02-21
KR20210083191A (ko) 2021-07-06
US20210202248A1 (en) 2021-07-01
CN113053725A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
JP7190875B2 (ja) ポリシリコン膜の形成方法及び成膜装置
US9941119B2 (en) Method of forming silicon layer in manufacturing semiconductor device and recording medium
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
CN102237267B (zh) 薄膜的形成方法及成膜装置
US11417518B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9245745B2 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium
JP2016105457A (ja) 三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、半導体装置、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
US20170263441A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW201413822A (zh) 半導體裝置之製造方法，基板處理裝置及記錄媒體
US11101131B2 (en) Film forming method and film forming apparatus
US20220005685A1 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
TW201828365A (zh) 硬式遮罩及其製造方法
JP7341052B2 (ja) 膜形成方法及び膜形成装置
JP7004608B2 (ja) 半導体膜の形成方法及び成膜装置
JP7190880B2 (ja) 半導体膜の形成方法及び成膜装置
JP7213726B2 (ja) 成膜方法及び熱処理装置
JP7149890B2 (ja) 成膜方法及び成膜装置
US20220319845A1 (en) Method of depositing silicon film and film deposition apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230829

R150 Certificate of patent or registration of utility model

Ref document number: 7341052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150