JP2002093705A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来の方法で作製される結晶質シリコン膜
は、その結晶方位面がランダムに存在し、特定の結晶方
位に対する配向率が低かった。 【解決手段】シリコンを主成分とし、ゲルマニウムを
０．１〜１０原子％含有する半導体材料を第１層目、非
晶質シリコン膜を第２層目に用い、これらの積層、また
は３層以上の積層からなる非晶質半導体膜にレーザー光
を照射して結晶化を行うことで、良好な半導体膜が得ら
れ、その半導体膜を利用してＴＦＴを作製する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は結晶構造を有する半
導体膜でチャネル形成領域を形成した半導体装置に関す
る。特に、本発明は薄膜トランジスタ（以下、ＴＦＴと
いう）で構成された回路を有する半導体装置およびその
作製方法に関する。例えば、液晶表示パネルに代表され
る電気光学装置およびその様な電気光学装置を部品とし
て搭載した電子機器に関する。

【０００２】尚、本明細書において半導体装置とは、半
導体特性を利用して機能しうる装置全般を指し、半導体
集積回路、電気光学装置、及び半導体集積回路や電気光
学装置を搭載した電子機器は半導体装置の範疇に含まれ
るものとする。

【０００３】

【従来の技術】近年、厚さ数ｎｍから数百ｎｍ程度の結
晶構造を有する半導体膜（以下、結晶質半導体膜とい
う）を用いて、薄膜トランジスタ（以下、ＴＦＴとい
う）を作製する技術が開発されている。ＴＦＴは液晶表
示装置に用いるスイッチング素子として実用化が進み、
近年においてはガラス基板上に半導体集積回路を形成す
ることも可能になっている。

【０００４】ＴＦＴに用いる結晶質半導体膜の材料は、
主としてシリコンが用いられている。結晶構造を有する
シリコン膜（以下、結晶質シリコン膜という）は、プラ
ズマＣＶＤ法や減圧ＣＶＤ法により、ガラスまたは石英
などの基板上に堆積した非晶質シリコン膜を、加熱処
理、或いはレーザー光の照射（以下、本明細書中におい
てレーザー処理という）により結晶化したものが利用さ
れてきた。

【０００５】例えば、加熱処理による場合には、非晶質
シリコン膜を結晶化させるために６００℃以上の温度で
１０時間以上の加熱処理が必要とされている。この処理
温度と処理時間は、ＴＦＴの生産性を考慮すると必ずし
も適切な方法とは考えられていない。ＴＦＴを用いた応
用製品として液晶表示装置を考慮すると、基板の大面積
化に対応するために大型の熱処理炉が必要となり、生産
工程における消費エネルギーが増大するばかりか、広い
面積に渡って一様な結晶を得ることが困難となる。

【０００６】また、従来の技術により作製された結晶質
シリコン膜を用いたＴＦＴは、単結晶シリコン基板を用
いたＭＯＳトランジスタの特性と比べ、依然劣ってい
た。ガラスや石英などの異種材料上に厚さ数ｎｍから数
百ｎｍ程度の半導体膜を結晶化させたとしても、複数の
結晶粒が集合して成る多結晶構造しか得ることが出来
ず、結晶粒中及び結晶粒界に多数存在する欠陥によりキ
ャリアがトラップされ、ＴＦＴの性能を拘束する要因と
なっていた。

【０００７】また、ＴＦＴに適用される代表的な結晶質
半導体材料はシリコンであり、結晶構造を有するシリコ
ン膜（以下、結晶質シリコン膜という）は、プラズマＣ
ＶＤ法や減圧ＣＶＤ法により、ガラスまたは石英などの
基板上に堆積した非晶質シリコン膜を、加熱処理、或い
はレーザー光の照射（以下、本明細書中においてレーザ
ー処理という）により結晶化したものが適用されてい
る。しかし、ＴＦＴに必要な半導体膜の厚さは１０〜１
００ｎｍ程度であり、この程度の膜厚で高品質の結晶質
半導体膜をガラスや石英などの異種材料から成る基板上
に形成することは困難である。

【０００８】加熱処理による場合には、非晶質シリコン
膜を結晶化させるために６００℃以上の温度で１０時間
以上の加熱処理が必要とされている。この処理温度と処
理時間は、ＴＦＴの生産性を考慮すると必ずしも適切な
方法とはならない。ＴＦＴを用いた応用製品として液晶
表示装置を考慮すれば、基板の大面積化に対応するため
に大型の熱処理炉が必要となり、生産工程における消費
エネルギーが増大するばかりか、広い面積に渡って一様
な結晶を得ることが困難となる。また、レーザー処理に
よる場合には、レーザー発振器の出力の不安定さのため
に、やはり均質な結晶を得ることが困難である。このよ
うな結晶の品質のばらつきはＴＦＴの特性ばらつきの原
因となっている。

【０００９】結晶質シリコン膜を形成する他の手法とし
て、非晶質シリコン膜にシリコンの結晶化を助長する元
素を導入し、従来よりも低い温度の加熱処理で結晶質シ
リコン膜を作製する技術が開示されている。例えば、特
開平７−１３０６５２号公報、特開平８−７８３２９号
公報では、非晶質シリコン膜にニッケルなどの金属元素
を導入し、５５０℃、４時間の熱処理により結晶質シリ
コン膜を得ることができる。

【００１０】

【発明が解決しようとする課題】上記従来の方法で作製
される結晶質シリコン膜は、結晶化の際、基板や下地絶
縁膜の影響を受けるため、複数の結晶粒が析出し、｛１
１１｝に配向する傾向があるものの、その面方位に配向
する割合は低かった。

【００１１】本発明はこのような問題点を解決する手段
を提供することを目的とし、非晶質半導体膜を結晶化し
て得られる結晶質半導体膜の特性を高め、そのような結
晶質半導体膜を活性層に用いたＴＦＴを提供することを
第１の目的とする。

【００１２】また、ガラスまたは石英などの基板上の非
晶質半導体膜を上記方法（特開平７−１３０６５２号公
報、特開平８−７８３２９号公報）により結晶化させる
と、通常は多結晶構造が得られる。非晶質半導体膜の結
晶化は、非晶質半導体膜と基板との界面に自然に発生す
る結晶核が基になり結晶化が進むと考えられている。多
結晶構造における個々の結晶粒は任意な結晶面が析出し
てしまうが、下地にある酸化シリコンとの界面エネルギ
ーが最小となる（１１１）面の結晶が析出する確率的に
最も多くなっている。

【００１３】また、シリコンの結晶化を助長する元素を
非晶質シリコン膜に導入して結晶化を行う場合には、自
然核が発生するより低い温度で導入した元素のシリサイ
ド化物が形成され、当該シリサイドを基にした結晶成長
が起こっている。例えば、形成されるＮｉＳｉ₂は特定
の配向性を持たないが、非晶質半導体膜の厚さを２０〜
１００ｎｍとすると基板表面に対し平行な方向しか殆ど
成長することが許されなくなる。この場合、ＮｉＳｉ₂
と結晶シリコンの（１１１）面とが接する界面エネルギ
ーが最も小さいので、結晶質シリコン膜の表面と平行な
面は（１１０）面となり、この格子面が優先的に配向す
る。結晶成長方向が基板表面に対し平行な方向に、柱状
に成長する場合には、その柱状結晶を軸とした回転方向
には自由度が存在するため、必ずしも（１１０）面が配
向するとは限らないため、その他の格子面も析出し、全
体として（１１０）面に配向する割合はやはり２０％に
満たなかった。

【００１４】配向率が低い場合、異なる方位の結晶がぶ
つかる結晶粒界で、格子の連続性を保持することが殆ど
不可能となり、不対結合手が多く形成されることが容易
に推定される。粒界にできる不対結合手は再結合中心ま
たは捕獲中心となり、キャリア（電子・ホール）の輸送
特性を低下させている。その結果、キャリアが再結合で
消滅したり欠陥にトラップされたりするため、このよう
な結晶質半導体膜を用いてＴＦＴを作製しても高い電界
効果移動度を有するＴＦＴを期待することができない。

【００１５】また、結晶粒の位置を意図的に制御するこ
とは殆ど不可能であり、結晶粒界はランダムに存在する
ため、ＴＦＴのチャネル形成領域を特定の結晶方位をも
つ結晶粒で形成することができない。このことは、ＴＦ
Ｔの電気的特性がばらつく要因として非常に憂慮されて
いる。

【００１６】本発明はこのような問題点を解決する手段
を提供することを目的とし、非晶質半導体膜を結晶化し
て得られる結晶質半導体膜の配向率を高め、そのような
結晶質半導体膜を用いたＴＦＴを提供することを第２の
目的とする。

【００１７】

【課題を解決するための手段】上記第１の目的を達成す
るため、本明細書で開示する発明の構成は、絶縁表面上
に半導体層を有する半導体装置であって、前記半導体層
は、ゲルマニウムを含む第１の結晶質半導体層１５と、
前記第１の結晶質半導体層に接する第２の結晶質半導体
層１６とを有することを特徴とする半導体装置である。

【００１８】また、上記構成において、前記第１の結晶
質半導体層１５は、ゲルマニウムを０．１原子％〜１０
原子％未満、さらに好ましくは１〜５原子％の範囲で含
むことを特徴としている。また、上記構成において、前
記第２の結晶質半導体層１６は、シリコンを主成分とす
ることを特徴としている。また、結晶質半導体層１５、
１６中に含まれる窒素及び炭素の濃度は５×１０¹⁸／ｃ
ｍ³未満、酸素の濃度は１×１０¹⁹／ｃｍ³未満である。

【００１９】また、上記構成において、前記第１の結晶
質半導体層１５および前記第２の結晶質半導体層１６
は、レーザー光により結晶化されたことを特徴としてい
る。

【００２０】また、上記構造を実現するための発明の構
成は、図１に示すように、絶縁表面上にゲルマニウムを
含む第１の非晶質半導体膜１１を形成する第１の工程
と、前記第１の非晶質半導体膜１１上に接する第２の非
晶質半導体膜１２を形成する第２の工程と、前記第１の
非晶質半導体膜及１１び前記第２の非晶質半導体膜１２
にレーザー光を照射して結晶化させる第３の工程と、を
有することを特徴とする半導体装置の作製方法である。

【００２１】また、他の発明の構成は、図６に示すよう
に、絶縁表面上の電極（ゲート電極４０１、４０２）を
覆う絶縁膜４０３ａ、４０３ｂを形成する第１の工程
と、前記絶縁膜上にゲルマニウムを含む第１の非晶質半
導体膜を形成する第２の工程と、前記第１の非晶質半導
体膜上に接する第２の非晶質半導体膜を形成する第３の
工程と、前記第１の非晶質半導体膜及び前記第２の非晶
質半導体膜にレーザー光を照射して結晶化させる第４の
工程と、を有することを特徴とする半導体装置の作製方
法である。

【００２２】また、上記構成において、前記第１の非晶
質半導体膜は、０．１原子％〜１０原子％未満、さらに
好ましくは１〜５原子％の範囲でゲルマニウムを含むこ
とを特徴としている。また、上記構成において、前記第
２の非晶質半導体膜は、シリコンを主成分とすることを
特徴としている。また、非晶質半導体膜１１、１２中に
含まれる窒素及び炭素の濃度は５×１０¹⁸／ｃｍ³未
満、酸素の濃度は１×１０^{1 9}／ｃｍ³未満である。

【００２３】また、上記第２の目的を達成するため、本
発明の構成は、結晶構造を有する半導体層でチャネル形
成領域を形成した半導体装置において、半導体層は、シ
リコンを主成分としゲルマニウムを含有する第１の半導
体膜と、シリコンを主成分とする第２の半導体膜とから
成り、第１の半導体膜及び第２の半導体膜に含まれる窒
素及び炭素の濃度は５×１０¹⁸／ｃｍ³未満であり、酸
素の濃度は１×１０¹⁹／ｃｍ³未満であることを特徴と
している。

【００２４】また、他の発明の構成は、結晶構造を有す
る半導体層でチャネル形成領域を形成した半導体装置に
おいて、半導体層は、シリコンを主成分とし、該シリコ
ンよりも原子半径の大きな元素を含有する第１の半導体
膜と、シリコンを主成分とする第２の半導体膜とから成
り、第１の半導体膜及び第２の半導体膜に含まれる窒素
及び炭素の濃度は５×１０¹⁸／ｃｍ³未満であり、酸素
の濃度は１×１０¹⁹／ｃｍ³未満であることを特徴とし
ている。

【００２５】また、他の発明の構成は、絶縁表面上に、
シリコンを主成分としゲルマニウムを含有する第１の非
晶質半導体膜を形成する第１の工程と、第１の半導体膜
上に、シリコンを主成分とする第２の非晶質半導体膜を
形成する第２の工程と、第１の非晶質半導体膜または第
２の非晶質半導体膜にシリコンの結晶化を助長する元素
を添加する第３の工程と、第１の非晶質半導体膜及び第
２の非晶質半導体膜とを加熱処理により結晶化させ、第
１の結晶質半導体膜と第２の結晶質半導体膜を形成する
第４の工程とを有することを特徴としている。

【００２６】絶縁表面上に、シリコンを主成分とし、該
シリコンよりも原子半径の大きな元素を含有する第１の
非晶質半導体膜を形成する第１の工程と、第１の半導体
膜上に、シリコンを主成分とする第２の非晶質半導体膜
を形成する第２の工程と、第１の非晶質半導体膜または
第２の非晶質半導体膜にシリコンの結晶化を助長する元
素を添加する第３の工程と、第１の非晶質半導体膜及び
第２の非晶質半導体膜とを加熱処理により結晶化させ、
第１の結晶質半導体膜と第２の結晶質半導体膜を形成す
る第４の工程とを有することを特徴としている。

【００２７】結晶方位の分布は反射電子回折パターン
（ＥＢＳＰ：Electron Backscatter diffraction Patte
rn）により求めることができる。ＥＢＳＰは走査型電子
顕微鏡（ＳＥＭ：Scanning Electron Microscopy）に専
用の検出器を設け、一次電子の後方散乱から結晶方位を
分析する手法である（以下、この手法を便宜上ＥＢＳＰ
法と呼ぶ）。ＥＰＳＰを用いた結晶半導体膜の評価
は、"Microtexture Analysisof Location Controlled L
arge Si Grain Formed by Exciter-Laser Crystallizat
ion Method: R. Ishihara and P. F. A. Alkemade, AML
CD'99 Digest of Technical Papers 1999 Tokyo Japan,
pp99-102"に紹介されている。

【００２８】この測定方法は、結晶構造を持った試料に
電子線が入射すると、後方にも非弾性散乱が起こり、そ
の中には試料中でブラッグ回折による結晶方位に特有の
線状パターン(一般に菊地像と呼ばれる)も合わせて観察
される。ＥＢＳＰ法は検出器スクリーンに映った菊地像
を解析することにより試料の結晶方位を求めている。試
料の電子線の当たる位置を移動させつつ方位解析を繰り
返す(マッピング測定)ことで、面状の試料について結晶
方位または配向の情報を得ることができる。入射電子線
の太さは、走査型電子顕微鏡の電子銃のタイプにより異
なるが、ショットキー電界放射型の場合、１０〜２０nm
の非常に細い電子線が照射される。マッピング測定で
は、測定点数が多いほど、また測定領域が広いほど、結
晶配向のより平均化した情報を得ることができる。実際
には、１００×１００μm²の領域で、１００００点（１
μm間隔）〜４００００点（０．５μm間隔）の程度の測
定を行っている。

【００２９】マッピング測定により各結晶粒の結晶方位
がすべて求まると、膜に対する結晶配向の状態を統計的
に表示できる。図４２（Ａ）にＥＢＳＰ法により求めら
れる逆極点図の例を示す。逆極点図は多結晶体の優先配
向を表示する際によく用いられるもので、試料のある特
定の面(ここでは膜表面)が、どの格子面に一致している
かを集合的に表示したものである。

【００３０】図４２（Ａ）の扇形状の枠は一般に標準三
角形と呼ばれるもので、この中に立方晶系における全て
の指数が含まれている。またこの図中における長さは、
結晶方位における角度に対応している。たとえば｛００
１｝と｛１０１｝の間は４５度、｛１０１｝と｛１１
１｝の間は３５．２６度、｛１１１｝と｛００１｝の間
は５４．７４度である。また、白抜きの点線は｛１０
１｝からのずれ角５度及び１０度の範囲を示している。

【００３１】図４２（Ａ）は、マッピングにおける全測
定点(この例では１１６５５点)を標準三角形内にプロッ
トしたものである。｛１０１｝付近で点の密度が濃くな
っていることがわかる。図４２（Ｂ）は、このような点
の集中度を等高線表示したものである。ここで数値は各
結晶粒が完全に無秩序な配向だと仮定した場合、すなわ
ち標準三角形内に点を偏りなく分布させた場合に対する
倍率を示しており無次元数である。

【００３２】このように特定の指数（ここでは｛１０
１｝）に優先配向している事がわかった場合、その指数
近傍にどの程度の結晶粒が集まっているか、その割合を
数値化することで、優先配向の度合いをよりイメージし
やすくなる。例えば図４２（Ａ）に例示した逆極点図に
おいて｛１０１｝からのずれ角５度及び１０度の範囲
（図中に白点線で示す）に存在する点数の全体に対する
割合を配向率として次式により求めて示すことができ
る。

【００３３】

【数１】

【００３４】この割合は、次のように説明することもで
きる。図４２（Ａ）のように｛１０１｝付近に分布が集
中している場合、実際の膜においては各結晶粒の＜１０
１＞方位は基板に概略垂直であるが、その周りにやや揺
らぎを持って並んでいることが予想される。この揺らぎ
の角に許容値を５度、１０度と設け、それより小さいも
のの割合を数値で示してゆく。以上に説明したように許
容ずれ角を５度及び１０度と定め、それを満たす結晶粒
の割合を表示してゆくことにより配向率を求めることが
できる。

【００３５】

【発明の実施の形態】本発明の実施形態１について、以
下に説明する。

【００３６】（実施形態１）まず、絶縁表面を有する基
板１０上に、シリコンを主成分としゲルマニウムを含む
第１の非晶質半導体膜（ゲルマニウムを含むシリコン膜
とも呼ぶ）１１と、シリコンを主成分とする第２の非晶
質半導体膜（シリコン膜とも呼ぶ）１２を積層形成す
る。（図１（Ａ））

【００３７】絶縁表面を有する基板１０としては、アル
ミナホウケイ酸ガラスやバリウムホウケイ酸ガラスなど
で代表されるガラス基板や石英基板やサファイア基板を
用いることができる。あるいはシリコン、ゲルマニウ
ム、ガリウム・砒素などの半導体基板、金属基板または
ステンレス基板の表面に絶縁膜を形成したものを用いて
も良い。また、処理温度に耐えうる耐熱性を有するプラ
スチック基板を用いてもよい。

【００３８】第１の非晶質半導体膜１１の材料に限定は
ないが、Ｓｉ_XＧｅ_1-X（０＜Ｘ＜１）、好ましくは、シ
リコンを主成分としゲルマニウムを０．１原子％〜１０
原子％未満、さらに好ましくは１〜５原子％の範囲で含
有している非晶質半導体膜（ゲルマニウムを含む非晶質
シリコン膜）を用いる。また、非晶質半導体中に含まれ
る窒素及び炭素の濃度は５×１０¹⁸／ｃｍ³未満、酸素
の濃度は１×１０¹⁹／ｃｍ³未満とすることが好まし
く、後に行われる非晶質半導体膜の結晶化の過程におい
て、作製される結晶質半導体膜の電気的特性に悪影響が
出ないようにする。

【００３９】第１の非晶質半導体膜１１の成膜方法は、
特に限定されず、プラズマＣＶＤ法や減圧ＣＶＤ法で形
成してもよいし、ゲルマニウムを含むシリコンからなる
ターゲットを用いたスパッタ法で形成してもよいし、プ
ラズマＣＶＤ法や減圧ＣＶＤ法やスパッタ法で得られた
シリコン膜にゲルマニウムをイオン注入して形成しても
よい。

【００４０】プラズマＣＶＤ法を用いる場合には、Ｓｉ
Ｈ₄とＧｅＨ₄とから成る反応ガス、或いは、ＳｉＨ₄と
Ｈ₂で希釈したＧｅＨ₄成る反応ガスを加えて反応室に導
入し、１〜２００ＭＨｚの高周波放電により分解し基板
上に第１の非晶質半導体膜を堆積させる。反応ガスは、
ＳｉＨ₄の代わりにＳｉ₂Ｈ₆またはＳｉＦ₄を、ＧｅＨ ₄
の代わりにＧｅＦ₄を採用しても良い。減圧ＣＶＤ法を
用いる場合にも同様な反応ガスを適用することが可能で
あり、好ましくはＨｅで反応ガスを希釈して、４００〜
５００℃の温度で基板上に第１の非晶質半導体膜を堆積
する。なお、第１の非晶質半導体膜１１中におけるゲル
マニウムの含有量は、反応ガスの混合比により適宜調節
することができる。

【００４１】図１７は第１の非晶質半導体膜及び第２の
非晶質半導体膜を形成するために用いるプラズマＣＶＤ
装置の構成の一例を説明する図である。プラズマＣＶＤ
装置は反応室１００１に高周波電源１００５が接続する
陰極（カソード）１００２、陽極（アノード）１００３
が設けられた平行平板型である。陰極１００２はシャワ
ー板となっていて、ガス供給手段１００６からの反応ガ
スは、このシャワー板を通して反応室中に供給される。
陽極１００３にはシーズヒーターなどによる加熱手段が
設けられ、基板１０１５が設置されている。ガス供給系
の詳細は割愛するが、ＳｉＨ₄やＧｅＨ₄などが充填され
たシリンダー１０１４、ガスの流量を制御するマスフロ
ーコントローラー１０１２、ストップバルブ１０１３な
どから構成されている。排気手段１００７は、ゲートバ
ルブ１００８、自動圧力制御弁１００９、ターボ分子ポ
ンプ（または複合分子ポンプ）１０１０、ドライポンプ
１００７から成っている。ターボ分子ポンプ（または複
合分子ポンプ）１０１０、ドライポンプ１００７は潤滑
油を使用しないもので、油の拡散による反応室内の汚染
を完全に無くしている。排気速度は、反応室の容積１３
Ｌの反応室に対し、一段目に排気速度３００Ｌ／秒のタ
ーボ分子ポンプ、二段目に排気速度４０ｍ³／ｈｒのド
ライポンプを設け、排気系側から有機物の蒸気が逆拡散
してくるのを防ぐと共に、反応室の到達真空度を高め、
非晶質半導体膜の形成時に不純物元素が膜中に取り込ま
れることを極力防いでいる。

【００４２】このような装置で作製される非晶質半導体
膜に含まれる窒素、炭素、酸素のそれぞれの含有量は二
次イオン質量分析法（ＳＩＭＳ）によって測定した場
合、いずれの成膜条件においても窒素、炭素の含有量は
５×１０¹⁸／ｃｍ³未満、酸素の含有量は1×１０¹⁹／ｃ
ｍ³未満である。

【００４３】第２の非晶質半導体膜１２は、シリコンを
主成分とする非晶質半導体膜（非晶質シリコン膜）を用
いる。また、第１の非晶質半導体膜と同様に、非晶質半
導体中に含まれる窒素及び炭素の濃度は５×１０¹⁸／ｃ
ｍ³未満、酸素の濃度は１×１０¹⁹／ｃｍ³未満とするこ
とが好ましい。

【００４４】第２の非晶質半導体膜１２の成膜方法は、
プラズマＣＶＤ法や減圧ＣＶＤ法やスパッタ法、あるい
はその他適宣の方法を用いればよい。

【００４５】また、第２の非晶質半導体膜の膜厚は、第
１の非晶質半導体膜の半分以下の膜厚とすることが好ま
しく、第１の非晶質半導体膜と第２の非晶質半導体膜と
の積層膜の総膜厚を２０〜１００ｎｍ（好ましくは３０
〜６０ｎｍ）とすることが望ましい。

【００４６】また、汚染を防ぐために大気に触れること
なく、第１の非晶質半導体膜１１と第２の非晶質半導体
膜１２とを連続的に成膜することが好ましい。

【００４７】また、基板から半導体膜への不純物の汚染
を防ぐため、第１の非晶質半導体膜を形成する前に基板
上に下地絶縁膜を形成してもよい。下地絶縁膜として
は、酸化シリコン膜、窒化シリコン膜または酸化窒化シ
リコン膜から選ばれた単層膜、またはそれらを２層以上
積層させた積層膜を用いることができる。また、汚染を
防ぐために大気に触れることなく、下地絶縁膜と第１の
非晶質半導体膜１１と第２の非晶質半導体膜１２とを連
続的に成膜することが好ましい。

【００４８】次いで、レーザー処理を行い、第１の非晶
質半導体膜１１及び第２の非晶質半導体膜１２を結晶化
させて、第１の結晶質半導体膜１３及び第２の結晶質半
導体膜１４を形成する。（図１（Ｂ））

【００４９】レーザー処理は、波長４００ｎｍ以下のエ
キシマレーザーや、ＹＡＧレーザーまたはＹＶＯ₄レー
ザーの第２高調波（波長５３２ｎｍ）〜第４高調波（波
長２６６ｎｍ）を光源として用いて行う。これらのレー
ザー光は光学系にて線状またはスポット状に集光し、そ
のエネルギー密度を１００〜７００ｍＪ／ｃｍ²として
照射し、上記のように集光したレーザービームを基板の
所定の領域に渡って走査させ処理を行う。また、図１
（Ｂ）では表面側からのみ照射した例を示しているが、
両面から照射してもよい。その他、レーザーの代わり
に、ハロゲンランプ、キセノンランプ、水銀ランプ、メ
タルハライドランプなどを光源としても良い。また、レ
ーザー処理の後、ハロゲンランプ、キセノンランプ、水
銀ランプ、メタルハライドランプなどの光を照射しても
よい。

【００５０】なお、このレーザー処理を行う前に第１の
非晶質半導体膜１１及び第２の非晶質半導体膜が含有す
る水素を放出させておくことが好ましく、４００〜５０
０℃で１時間程度の熱処理を行い含有する水素量を５at
om％以下にしてからレーザー照射させて結晶化させると
膜表面の荒れを防ぐことができるので良い。

【００５１】上記レーザー処理によって、結晶成長が生
じて良好な膜質を有する結晶質半導体膜が得られる。

【００５２】次いで、第１の結晶質半導体膜１３と第２
の結晶質半導体膜１４との積層膜に公知のパターニング
処理を行い、所望の形状の半導体層（第１の結晶質半導
体層１５と第２の結晶質半導体層１６との積層構造を有
する）を形成する。

【００５３】以上の工程により積層構造を有する半導体
層が得られる。

【００５４】こうして得られた積層構造を有する半導体
層を用いたＴＦＴ等の素子は優れた電気特性を有する。

【００５５】上記レーザー処理において、結晶成長が生
じるメカニズムは、現段階で必ずしも明らかではない
が、概略以下のように推測することができる。

【００５６】レーザー処理する半導体膜（シリコン膜）
が単層であった場合、レーザー光の照射後の固相化過程
において、溶融した液相シリコンの熱は基板に拡散する
ため、液相シリコンは基板との界面から冷却されて、固
相化が進み結晶化する。従って、膜面に対して垂直方向
に結晶成長が生じる。また、こうして結晶化した半導体
膜は、基板上に形成された下地絶縁膜（ＳｉＯ₂）の影
響を受け、エネルギー的に安定しやすい[１１１]に配向
する傾向が強かった。

【００５７】これに対して、レーザー処理する半導体膜
が本発明のような積層（ゲルマニウムを含むシリコン膜
とシリコン膜との積層）であった場合、ゲルマニウムの
融点は９３７℃であり、シリコンの融点である１４１５
℃より低いことからわかるように、第１の非晶質半導体
膜（ゲルマニウムを含むシリコン膜）と第２の非晶質半
導体膜（シリコン膜）とでは、固相化が始まる温度が若
干異なり、シリコン膜のほうが高い温度で固相化が始ま
る。従って、シリコン膜が一部固相化し始めても、しば
らくゲルマニウムを含むシリコン膜は溶融した液相であ
る状態が続く。こうして結晶化した半導体膜は、基板上
に形成された下地絶縁膜（ＳｉＯ₂）の影響を受けな
い。また、レーザー光の照射後の固相化過程において、
溶融した液相シリコンは、溶融した液相状態のゲルマニ
ウムを含むシリコン膜との界面付近で過冷却になりやす
いと考えられる。

【００５８】また、図１９で示したように、非晶質半導
体膜のパターニング後にレーザー処理を行って端部から
結晶核を発生させて横方向（ラテラル方向）に結晶成長
させてもよい。

【００５９】また、図２０で示したように、パターニン
グした絶縁層を利用してレーザー光強度を空間的に変調
させて適度な温度勾配を形成し、ラテラル方向に結晶成
長させてもよい。

【００６０】上記実施の形態における非晶質半導体膜と
しては、非晶質半導体膜、微結晶半導体膜、または非晶
質構造を含む化合物半導体膜を用いることが可能であ
る。

【００６１】（実施形態２）本発明で得られる｛１０
１｝面の配向率が高い結晶質半導体膜は、シリコンを主
成分とすることに特徴を有している。このような結晶質
半導体膜の典型的な一実施形態は、シリコンを主成分と
し、ゲルマニウムを含む第１の結晶質半導体膜と、シリ
コンを主成分とする第２の結晶質半導体膜とから成って
いる。第１の結晶質半導体膜及び第２の結晶質半導体膜
はいずれも非晶質半導体膜を絶縁表面上にプラズマＣＶ
Ｄ法または減圧ＣＶＤ法などで形成し、その後シリコン
の結晶化を助長する元素を添加して結晶化させることに
より得られるものである。

【００６２】このような結晶質半導体膜を形成するため
の基板は、アルミナホウケイ酸ガラスやバリウムホウケ
イ酸ガラスなどの無アルカリガラス基板や石英基板が適
している。その他に、シリコン、ゲルマニウム、ガリウ
ム・砒素などの半導体基板の表面に絶縁膜を形成しこれ
を基板とすることも可能である。

【００６３】上記ガラス基板を用いる場合には、非晶質
半導体膜とガラス基板との間に窒化シリコン、酸化シリ
コン、または酸化窒化シリコンなどでブロッキング層を
形成する。こうして、ガラス基板中に含まれるアルカリ
金属元素などの不純物元素が半導体膜中に拡散すること
を防ぐ。例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、
Ｎ₂を反応ガスとして用い、窒化シリコン膜を形成す
る。または、ＳｉＨ₄、Ｎ ₂Ｏ、ＮＨ₃を反応ガスとして
用い、酸化窒化シリコン膜を形成する。ブロッキング層
の厚さは２０〜２００ｎｍで形成する。

【００６４】このような絶縁体の表面上に形成する非晶
質半導体膜は、シリコンを主成分とし、ゲルマニウムを
含む第１の非晶質半導体膜と、シリコンを主成分とする
第２の非晶質半導体膜とを積層させた構造となってい
る。第１の非晶質半導体膜は、シリコンを主成分としゲ
ルマニウムを０．１原子％以上、７５原子％未満の範囲
で含有する非晶質半導体膜を用いる。ゲルマニウムの含
有量は、代表的な反応ガスとして用いられるＳｉＨ₄と
ＧｅＨ₄の混合比により調節することができる。また、
第１及び第２の非晶質半導体中に含まれる窒素及び炭素
の濃度は５×１０¹⁸／ｃｍ³未満、酸素の濃度は１×１
０¹⁹／ｃｍ³未満とし、非晶質半導体膜の結晶化の過程
において、また作製される結晶質半導体膜の電気的特性
に悪影響が出ないようにする。

【００６５】上記第１及び第２の非晶質半導体膜の形成
は、プラズマＣＶＤ法または減圧ＣＶＤ法、その他適宣
の方法により行う。プラズマＣＶＤ法を適用する場合に
は、ＳｉＨ₄とＧｅＨ₄とから成る反応ガス、或いは、Ｓ
ｉＨ₄とＨ₂で希釈したＧｅＨ ₄成る反応ガスを加えて反
応室に導入し、１〜２００ＭＨｚの高周波放電により分
解し基板上に非晶質半導体膜を堆積させる。反応ガス
は、ＳｉＨ₄の代わりにＳｉ₂Ｈ₆またはＳｉＦ₄を、Ｇｅ
Ｈ₄の代わりにＧｅＦ₄を採用しても良い。減圧ＣＶＤ法
を用いる場合にも同様な反応ガスを適用することが可能
であり、好ましくはＨｅで反応ガスを希釈して、４００
〜５００℃の温度で基板上に非晶質半導体膜を堆積す
る。いずれにしても、本発明で用いる上記ガスは、堆積
される非晶質半導体膜に取り込まれる酸素、窒素、炭素
などの不純物元素の濃度を低減するために高純度に精製
されたものを用いる。堆積される非晶質半導体膜の厚さ
は２０〜１００ｎｍの範囲とする。

【００６６】結晶化に際しては、第２の非晶質半導体膜
の表面に、該非晶質半導体膜の結晶化を助長する元素を
導入する。当該元素としては、鉄（Ｆｅ）、ニッケル
（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロ
ジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスニウム（Ｏ
ｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃ
ｕ）、金（Ａｕ）から選ばれた一種または複数種の元素
を用いる。これらの元素は、本明細書に記載する何れの
発明においても非晶質半導体膜の結晶化を助長する元素
として使用することができる。上記いずれの元素を用い
ても同質、同様の効果を得ることができるが、代表的に
はニッケルを用いる。

【００６７】当該元素を導入する箇所は、第２の非晶質
半導体膜の全面、または第１の非晶質半導体膜の全面と
する。或いは第２の非晶質半導体膜の膜面における適宣
箇所のスリット状の面または点状の面などとする。後者
の場合には、好ましくは非晶質半導体膜上に絶縁膜が形
成され、その絶縁膜に設けられた開孔を利用して当該元
素を導入することができる。開孔の大きさに特に限定は
ないが、その幅は１０〜４０μｍとすることができる。
また、その長手方向の長さは任意に決めれば良く、数十
μｍ〜数十ｃｍの範囲とすることができる。

【００６８】これらの当該元素を導入する方法は、当該
元素を含む薄膜を非晶質半導体膜の表面又は内部に存在
させる手法であれば特に限定はなく、例えば、スパッタ
法、蒸着法、プラズマ処理法（含むプラズマＣＶＤ
法）、吸着法、金属塩の溶液を塗布する方法などを使用
することができる。プラズマ処理法は、不活性ガスによ
るグロー放電雰囲気において、陰極からスパッタされる
当該元素を利用する。また、金属塩の溶液を塗布する方
法は簡易であり、当該元素の濃度調整が容易である点で
有用である。

【００６９】金属塩としては各種塩を用いることが可能
であり、溶媒としては水、アルコール類、アルヒデト
類、エーテル類その他の有機溶媒、または水とこれらの
有機溶媒の混合物を用いることができる。また、それら
の金属塩が完全に溶解した溶液とは限らず、金属塩の一
部または全部が懸濁状態で存在する溶液であっても良
い。いずれの方法を採用するにしても、当該元素は非晶
質半導体膜の表面又は内部に分散させて導入する。

【００７０】上記何れかの方法でシリコンの結晶化を助
長する元素を導入した後、当該元素を利用して非晶質半
導体膜の結晶化を行う。結晶化は加熱処理、レーザー光
または紫外線、赤外線などの強光の照射によって行う。
加熱処理のみでも｛１０１｝に優先的に配向する結晶質
シリコン膜を得ることができるが、好ましくは、加熱処
理を行いその後レーザー光などの強光の照射を行う方法
を適用する。加熱処理後のレーザー処理は、結晶粒内に
残される結晶欠陥を修復し消滅させることができ、作製
される結晶の品質を向上させる目的に対して有効な処置
となる。

【００７１】結晶化をするための加熱処理に先立って、
第１及び第２の非晶質半導体膜が含有する水素を放出さ
せる脱水素化処理を行う。この処理は４００〜５００℃
にて０．５〜５時間、代表的には５００℃にて１時間の
条件で脱水素化処理を行う。

【００７２】結晶化のための加熱処理は４５０〜１００
０℃の範囲で行うことが可能であるが、温度の上限は使
用する基板の耐熱温度が一つの上限として考慮される。
例えば、石英基板を用いる場合には１０００℃の熱処理
にも耐え得るが、ガラス基板の場合にはその歪み点以下
が上限温度の一つの根拠となる。例えば、歪み点６６７
℃のガラス基板に対しては、６６０℃程度が限度と見る
べきである。必要とされる時間は加熱温度や、その後の
処理条件（例えばレーザー光を照射する処理の有無な
ど）により適宣設定するが、好適には５５０〜６００℃
にて４〜２４時間の加熱処理を行う。また、その後レー
ザー処理を行う場合には、５００〜５５０℃にて４〜８
時間の熱処理を行う。以上の加熱処理は空気中や水素雰
囲気中でも良いが、好適には窒素或いは不活性ガス雰囲
気中にて行う。

【００７３】また、レーザー処理は、波長４００ｎｍ以
下のエキシマレーザーや、ＹＡＧまたはＹＶＯ₄レーザ
ーの第２高調波（波長５３２ｎｍ）〜第４高調波（波長
２６６ｎｍ）を光源として用いて行う。これらのレーザ
ー光は光学系にて線状またはスポッ状に集光し、そのエ
ネルギー密度を１００〜７００ｍＪ／ｃｍ²として照射
し、上記のように集光したレーザービームを基板の所定
の領域に渡って走査させ処理を行う。その他、レーザー
の代わりに、ハロゲンランプ、キセノンランプ、水銀ラ
ンプ、メタルハライドランプなどを光源としても良い。

【００７４】以上のような工程により、本発明における
｛１０１｝面の配向率が高い結晶質半導体膜が得られる
メカニズムは、現段階で必ずしも明らかではないが、概
略以下のように推測することができる。

【００７５】第１及び第２の非晶質半導体膜に導入され
たシリコンの結晶化を助長する元素は、脱水素処理中に
速やかに非晶質半導体中に拡散する。そして、不均質な
核形成が始まる。そして、当該元素とシリコンが反応し
てシリサイドが形成され、これが結晶核となりその後の
結晶成長に寄与する。例えば、代表的な元素としてニッ
ケルを用いた場合、ニッケルシリサイド（以下、ＮｉＳ
ｉ₂と記する）が形成される。第１の非晶質半導体膜に
おいては、ＮｉＳｉ₂中にゲルマニウムが殆ど固溶され
ないため、非晶質半導体膜中のゲルマニウムを周囲に排
除しつつ核が形成する。

【００７６】ＮｉＳｉ₂は特定の配向性を持たないが、
非晶質半導体膜の厚さを２０〜１００ｎｍとすると基板
表面に対し平行な方向しか殆ど成長することが許されな
くなる。この場合、ＮｉＳｉ₂と結晶シリコンの（１１
１）面とが接する界面エネルギーが最も小さいので、結
晶質シリコン膜の表面と平行な面は（１１０）面とな
り、この格子面が優先的に配向する。結晶成長方向が基
板表面に対し平行な方向に、しかも柱状に成長する場合
には、その柱状結晶を軸とした回転方向には自由度が存
在するため、必ずしも（１１０）面が配向するとは限ら
ないため、その他の格子面も析出すると考えられる。

【００７７】ＮｉＳｉ₂から見ると、周囲の非晶質半導
体のみに原子半径の大きいゲルマニウムが存在している
ため、大きな歪み（引っ張り応力）が発生していること
が予想される。この歪みエネルギーにより、核生成の臨
界半径を大きくする方向に働く。さらに、この歪み（引
っ張り応力）は、ＮｉＳｉ₂による核の結晶方位に制限
を与え、特定の結晶面（具体的には、｛１０１｝面）の
配向率を高める作用があると推測される。

【００７８】ＮｉＳｉ₂の構造はホタル石型構造であ
り、ダイアモンド型構造のシリコン格子間にニッケル原
子を配置した構造となっている。ＮｉＳｉ₂からニッケ
ル原子が無くなるとシリコンの結晶構造が残ることにな
る。数々の実験の結果から、ニッケル原子は非晶質シリ
コン側に移動していくことが判明しており、この理由は
非晶質シリコン中の固溶度の方が結晶シリコン中のそれ
よりも高いためであると考えられる。従って、恰もニッ
ケルが非晶質シリコン中を移動しながら結晶シリコンを
形成するというモデルを立案することができる。

【００７９】また、非晶質半導体膜中におけるニッケル
の拡散速度は、膜中にゲルマニウムが含まれる方が早い
ことが考えられる。本発明の場合、ＮｉＳｉ₂による結
晶の成長は、第１の非晶質半導体膜の方が早く結晶成長
することが考えられる。

【００８０】以上の考察より、加熱処理によって、第１
の非晶質半導体膜は｛１０１｝面の配向率が高い結晶が
成長し、それに伴って第２の非晶質半導体膜ではエピタ
キシャル成長的に同じ面方位の結晶が成長する。

【００８１】本発明は、シリコンを主成分とする結晶質
半導体膜の｛１０１｝面の配向を高めるために、シリコ
ンを主成分としゲルマニウムを含む第１の非晶質半導体
膜と、シリコンを主成分とする第２の非晶質半導体膜と
を順次形成し、シリコンの結晶化を助長する元素を添加
して、加熱処理、または加熱処理とレーザー処理を行っ
て結晶化させる方法を採用する。

【００８２】非晶質シリコンに０．１〜１０原子％のゲ
ルマニウムを含有させると結晶核の発生密度が低下す
る。図３６は結晶核の隣接間距離について、ＧｅＨ₄の
添加量依存性について調べた結果であり、縦軸はその累
積度数を示している。図３６（Ａ）はシリコンの結晶化
を助長する元素として、酢酸ニッケル塩が３ｐｐｍの水
溶液を用いた結果であり、図３６（Ｂ）は１ｐｐｍの結
果を示している。ＧｅＨ ₄の添加量の増加は、非晶質シ
リコン中に含まれるゲルマニウム濃度がそれに伴って増
えることを意味する。図３６（Ａ）、（Ｂ）の結果は、
いずれもＧｅＨ₄の添加量が多い方が結晶核の隣接間距
離が長くなることを示している。図３７はこの結果を基
に、ＧｅＨ₄の添加量に対する結晶核の密度を示してい
る。ＧｅＨ₄の量が増加するに従い、結晶核密度が低下
している傾向が示されている。この結果は、上記考察に
おいて、非晶質シリコン膜中にゲルマニウムが存在する
ことにより核生成の臨界半径を大きくする方向に働くこ
とを裏付けている。

【００８３】次に上述の本発明に基づいて作製される結
晶質半導体膜について、その作製条件の一例を示す。表
１はプラズマＣＶＤ法で作製する第１及び第２の非晶質
半導体膜の作製条件である。反応ガスはＳｉＨ₄と水素
で１０％に希釈されたＧｅＨ₄を用いる。これらの反応
ガスは、形成される非晶質半導体膜に含まれる酸素、窒
素、炭素の不純物濃度を低減させるために、ＳｉＨ₄の
純度は９９．９９９９％以上のものを、またＧｅＨ₄は
窒素、炭化水素化合物が１ｐｐｍ以下、ＣＯ₂が２ｐｐ
ｍ以下の高純度品を用いている。第１の非晶質半導体膜
において、シリコンに対するゲルマニウムの含有量を変
化させるために、合計流量が一定になるようにして、Ｓ
ｉＨ₄とＨ₂で１０％に希釈したＧｅＨ₄のガス流量の混
合比を変化させている。共通条件としては、高周波電力
が０．３５Ｗ／ｃｍ²（２７ＭＨｚ）であり、繰り返し
周波数１０ｋＨｚ（デューティ比３０％）のパルス放電
に変調して平行平板型のプラズマＣＶＤ装置の陰極に給
電する。その他、共通条件として反応圧力３３．２５Ｐ
ａ、基板温度３００℃、電極間隔３５ｍｍとする。

【００８４】

【表１】

【００８５】図３５は第１及び第２の非晶質半導体膜を
形成するために用いるプラズマＣＶＤ装置の構成の一例
を示している。プラズマＣＶＤ装置は反応室３５０１に
高周波電源３５０５が接続する陰極（カソード）３５０
２、陽極（アノード）３５０３が設けられた平行平板型
である。陰極３５０２はシャワー板となっていて、ガス
供給手段３５０６からの反応ガスは、このシャワー板を
通して反応室中に供給される。陽極３５０３にはシーズ
ヒーターなどによる加熱手段が設けられ、基板３５１５
が設置されている。ガス供給系の詳細は割愛するが、Ｓ
ｉＨ₄やＧｅＨ₄などが充填されたシリンダー３５１４、
ガスの流量を制御するマスフローコントローラー３５１
２、ストップバルブ３５１３などから構成されている。
排気手段３５０７は、ゲートバルブ３５０８、自動圧力
制御弁３５０９、ターボ分子ポンプ（または複合分子ポ
ンプ）３５１０、ドライポンプ３５０７から成ってい
る。ターボ分子ポンプ（または複合分子ポンプ）３５１
０、ドライポンプ３５０７は潤滑油を使用しないもの
で、油の拡散による反応室内の汚染を完全に無くしてい
る。排気速度は、反応室の容積１３Ｌの反応室に対し、
一段目に排気速度３００Ｌ／秒のターボ分子ポンプ、二
段目に排気速度４０ｍ³／ｈｒのドライポンプを設け、
排気系側から有機物の蒸気が逆拡散してくるのを防ぐと
共に、反応室の到達真空度を高め、非晶質半導体膜の形
成時に不純物元素が膜中に取り込まれることを極力防い
でいる。

【００８６】このような装置で作製される非晶質半導体
膜に含まれる窒素、炭素、酸素のそれぞれの含有量は二
次イオン質量分析法（ＳＩＭＳ）によって測定されてい
る。図３８にその結果を示す。測定に用いた試料は、シ
リコン基板上にＳｉＨ₄のみ、水素で１０％に希釈した
ＧｅＨ₄を５ＳＣＣＭ添加した条件、同１０ＳＣＣＭ添
加した条件の順に積層したものであるが、いずれの成膜
条件においても窒素、炭素の含有量は５×１０¹⁸／ｃｍ
³未満、酸素の含有量は1×１０¹⁹／ｃｍ³未満である。

【００８７】絶縁表面上に形成する第１の非晶質半導体
膜の厚さは５〜３０ｎｍとし、その上に形成する第２の
非晶質半導体膜の厚さは１５〜７０ｎｍとして形成し、
第１の非晶質半導体膜の厚さ第２の非晶質半導体膜に対
して薄くなるように形成する。第１の非晶質半導体膜に
はシリコンに対して原子半径の大きなゲルマニウムを含
有し、結晶核の生成密度を小さくすることができる。上
述の如く、この第１の非晶質半導体膜は結晶化において
第２の非晶質半導体膜を結晶化させ、特定の結晶面の配
向を高めるためのシード層として利用するため、本来第
２の非晶質半導体膜よりも薄く形成することが望まし
い。

【００８８】第１及び第２の非晶質半導体膜の結晶化
は、シリコンの結晶化を助長する元素としてニッケルを
用い、５００〜６００℃の加熱処理、または加熱処理と
レーザー処理を行う。代表的な作製条件として、窒素雰
囲気中５５０℃にて４時間の加熱処理及びレーザー処理
を行う方法がある。ニッケルは酢酸ニッケルを１０ｐｐ
ｍの濃度で含有する水溶液を用い、スピナーで塗布す
る。また、レーザー処理はＸｅＣｌエキシマレーザー
（波長３０８nm）を用い、照射エネルギー密度３００〜
６００ｍＪ／ｃｍ²、重ね合わせ率９０〜９５％で照射
する。レーザー処理は加熱処理により結晶化した膜の未
結晶化部分の結晶化や、結晶粒内に欠陥を補修するため
に行っている。

【００８９】結晶質半導体膜に残存する欠陥は水素化処
理により、０．０１〜１原子％程度の水素を含有させる
ことにより効果的に低減させることができる。水素化は
水素を含む雰囲気中で３５０〜５００℃の加熱処理によ
り行うことができる。また、プラズマにより生成された
水素を用いて水素化を行うことも可能である。また、Ｓ
ｉＦ₄、ＧｅＦ₄などのフッ化物により第１の非晶質半導
体膜を形成した場合には０．００１〜１原子％程度のフ
ッ素が膜中に残存し、欠陥を補償する元素となる。

【００９０】こうして｛１０１｝面に対して高い配向性
を示す結晶質半導体膜は、添加するゲルマニウムの濃度
を０．１〜１０原子％の範囲で添加するだけでなく、膜
中に含まれる酸素、窒素、炭素の元素の濃度を１×１０
¹⁹／ｃｍ³未満にすること、及び膜厚を２０〜１００ｎ
ｍの範囲として、基板表面と平行な方向の成長が支配的
となるようにすることの相乗効果により達成される。

【００９１】このような｛１１０｝面の配向率の高い結
晶質半導体膜はＴＦＴのチャネル形成領域、光起電力素
子の光電変換層など素子の特性を決定付けるチャネル形
成領域に好適に用いることができる。

【００９２】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。

【００９３】

【実施例】［実施例１］ここでは、同一基板上に画素部
と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネ
ル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する
方法について詳細に図２〜図５を用いて説明する。

【００９４】まず、実施の形態に従って、基板１００ａ
上に積層構造を有する島状の半導体層１０１ａ〜１０５
ｂを形成した。（図２（Ａ））積層構造を有する島状の
半導体層のうち、下層の１０１ａ〜１０５ａは、図１
（Ｃ）中の第１の結晶質半導体層１５に相当するシリコ
ン膜（ゲルマニウムを含む）であり、上層の１０１ｂ〜
１０５ｂは図１中の第２の結晶質半導体層１６に相当す
るシリコン膜である。なお、基板１００ａ上に酸化シリ
コン膜、窒化シリコン膜または酸化窒化シリコン膜など
の絶縁膜からなる下地絶縁膜１００ｂを形成した。

【００９５】本実施例では下地絶縁膜１００ｂとして２
層構造を用いるが、単層膜または２層以上の積層膜を用
いても良い。下地絶縁膜１００ｂの一層目（下層）とし
ては、プラズマＣＶＤ法を用い、ＳｉＨ₄、ＮＨ₃、及び
Ｎ₂Ｏを反応ガスとして成膜される酸化窒化シリコン膜
を１０〜２００nm（好ましくは５０〜１００nm）形成す
る。本実施例では、膜厚５０ｎｍの酸化窒化シリコン膜
（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝
１７％）を形成した。次いで、下地絶縁膜１００ｂのニ
層目（上層）としては、プラズマＣＶＤ法を用い、Ｓｉ
Ｈ₄、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化シ
リコン膜を５０〜２００ｎｍ（好ましくは１００〜１５
０nm）の厚さに積層形成する。本実施例では、膜厚１０
０ｎｍの酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ
＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。

【００９６】次いで、プラズマＣＶＤ法またはスパッタ
法により５０〜１００ｎｍの厚さの酸化珪素膜によるマ
スク層１０６を形成した。この状態で上記半導体層に対
し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ
型を付与する不純物元素、ここではボロンを１×１０¹⁶
〜５×１０¹⁷atoms／cm³程度の濃度で上記半導体層の全
面に添加した。（図２（Ｂ））本実施例ではマスク層形
成後にボロンの添加を行ったが、特に工程順序は限定さ
れず、例えば、パターニングによって半導体層を形成す
る前に行っても良い。

【００９７】半導体に対してｐ型を付与する不純物元素
には、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム
（Ｇａ）など周期律表第１３族の元素が知られている。
その方法として、イオン注入法やイオンドープ法を用い
ることができるが、大面積基板を処理するにはイオンド
ープ法が適している。イオンドープ法ではジボラン（Ｂ
₂Ｈ₆）をソースガスとして用いボロン（Ｂ）を添加す
る。このような不純物元素の注入は必ずしも必要でなく
省略しても差し支えないが、特にｎチャネル型ＴＦＴの
しきい値電圧を所定の範囲内に収めるために好適に用い
る手法である。省略した場合、マスク層１０６の形成は
必要でない。

【００９８】次いで、マスク層１０６をフッ酸などの溶
液でエッチング除去した。

【００９９】次いで、膜厚を１０〜２００ｎｍとして珪
素を含む絶縁膜でゲート絶縁膜１０７を形成した。（図
２（Ｃ））ゲート絶縁膜１０７としては、酸化シリコン
膜、窒化シリコン膜、窒化酸化シリコン膜（ＳｉＯx Ｎ
y ）、有機樹脂膜（ＢＣＢ（ベンゾシクロブテン）
膜）、またはこれらの積層膜等を１００〜４００ｎｍの
膜厚範囲で用いることができる。また、ゲート絶縁膜１
０７の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ
法、減圧熱ＣＶＤ法、蒸着法、スパッタ法、塗布法等の
形成方法を用いることができる。また、熱酸化工程によ
ってゲート絶縁膜１０７を形成してもよい。

【０１００】また、ゲート絶縁膜１０７を形成する前
に、半導体層の表面を洗浄することが望ましい。被膜表
面の汚染不純物（代表的にはＣ、Ｎａ等）除去は、オゾ
ンを容存させた純水で洗浄を行った後に、フッ素を含有
する酸性溶液を用い、被膜表面を極薄くエッチングする
ことにより行えばよい。

【０１０１】次いで、駆動回路のｎチャネル型ＴＦＴの
ＬＤＤ領域を形成するために、ｎ型を付与する不純物元
素を半導体層１０２ａ、１０２ｂ、１０４ａ、１０４ｂ
に選択的に添加する。そのため、あらかじめレジストマ
スク１０８ａ〜１０８ｅを形成した。ｎ型を付与する不
純物元素としては、燐（Ｐ）や砒素（Ａｓ）を用いれば
良く、ここでは燐（Ｐ）を添加すべく、フォスフィン
（ＰＨ₃）を用いたイオンドープ法を適用した。形成さ
れた不純物領域は低濃度ｎ型不純物領域１０９とし、含
まれる燐（Ｐ）濃度は２×１０¹⁶〜５×１０¹⁹atoms／c
m³の範囲とすれば良い。本明細書中では、ここで形成さ
れた不純物領域１０９に含まれるｎ型を付与する不純物
元素の濃度を（ｎ^-）と表す。また、不純物領域１１０
は、画素部の保持容量を形成するための半導体層であ
り、この領域にも同じ濃度で燐（Ｐ）を添加した。（図
２（Ｄ））

【０１０２】次いで、添加した不純物元素を活性化させ
る工程を行う。活性化は、レーザー活性化処理や不活性
雰囲気中、例えば窒素雰囲気中で６００〜９００℃で１
〜４時間の熱処理により行うことができる。また、両者
を併用しても良い。

【０１０３】次いで、図２（Ｅ）に示すように、ゲート
絶縁膜１０７上にゲート電極を形成するための耐熱性導
電層を形成する。耐熱性導電層は単層で形成しても良い
が、必要に応じて二層あるいは三層といった複数の層か
ら成る積層構造としても良い。このような耐熱性導電性
材料を用い、例えば、導電性の窒化物金属膜から成る導
電層（Ａ）１１１と金属膜から成る導電層（Ｂ）１１２
とを積層した構造とすると良い。導電層（Ｂ）１１２は
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）から選ばれた元素、または前
記元素を主成分とする合金か、前記元素を組み合わせた
合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金
膜）で形成すれば良く、導電層（Ａ）１１１は窒化タン
タル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタ
ン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成
する。また、導電層（Ａ）１１１はタングステンシリサ
イド、チタンシリサイド、モリブデンシリサイドを適用
しても良い。

【０１０４】導電層（Ａ）１１１は１０〜５０ｎｍ（好
ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１１２は
２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）
とすれば良い。本実施例では、Ｗターゲット（純度９
９．９９９９％）を用いたスパッタ法で、アルゴン（Ａ
ｒ）ガスと窒素（Ｎ₂）ガスを導入して導電層（Ａ）１
１１を窒化タングステン（ＷＮ）で５０ｎｍの厚さに形
成し、導電層（Ｂ）１１２をタングステン（Ｗ）で２５
０ｎｍの厚さに形成した。その他の方法として、熱ＣＶ
Ｄ法でＷ膜を形成することもできる。

【０１０５】尚、図示しないが、導電層（Ａ）１１１の
下に２〜２０ｎｍ程度の厚さで燐（Ｐ）をドープした珪
素膜を形成しておくことは有効である。ドープした珪素
膜上に形成される導電膜の密着性向上と酸化防止を図る
と同時に、導電層（Ａ）１１１または導電層（Ｂ）１１
２が微量に含有するアルカリ金属元素がゲート絶縁膜１
０７に拡散するのを防ぐことができる。いずれにして
も、（Ａ）１１１及び導電層（Ｂ）１１２の抵抗率を１
０〜５０μΩcmの範囲とすることが好ましい。

【０１０６】次いで、フォトマスクを用いレジストマス
ク１１３〜１１８を形成し、導電層（Ａ）１１１と導電
層（Ｂ）１１２とをエッチングしてゲート電極１１９〜
１２３と容量配線１２４を形成した。ゲート電極１１９
〜１２３と容量配線１２４は、導電層（Ａ）から成る１
１９ａ〜１２４ａと、導電層（Ｂ）から成る１１９ｂ〜
１２４ｂとが一体として形成されている。（図３
（Ａ））

【０１０７】次いで、画素ＴＦＴのｎチャネル型ＴＦＴ
にＬＤＤ領域を形成するために、ｎ型を付与する不純物
元素添加の工程（ｎ^--ドープ工程）を行う。ゲート電極
１１９〜１２３をマスクとして自己整合的にｎ型を付与
する不純物元素をイオンドープ法で添加した。ｎ型を付
与する不純物元素として添加する燐（Ｐ）の濃度は１×
１０¹⁶〜５×１０¹⁹atoms／cm³の濃度範囲で添加した。
このようにして、図３（Ｂ）に示すように半導体層に低
濃度ｎ型不純物領域１２５〜１２８を形成した。

【０１０８】次いで、ｎチャネル型ＴＦＴにおいて、ソ
ース領域またはドレイン領域として機能する高濃度ｎ型
不純物領域の形成を行った（ｎ⁺ドープ工程）。まず、
フォトマスクを用い、レジストのマスク１２９〜１３２
を形成し、ｎ型を付与する不純物元素を添加して高濃度
ｎ型不純物領域１３３〜１３８を形成した。ｎ型を付与
する不純物元素には燐（Ｐ）を用い、その濃度が１×１
０²⁰〜１×１０²¹atoms／cm³の濃度範囲となるようにフ
ォスフィン（ＰＨ₃）を用いたイオンドープ法で行っ
た。（図３（Ｃ））

【０１０９】次いで、ｐチャネル型ＴＦＴを形成する半
導体層１０１ａ、１０１ｂ、１０３ａ、１０３ｂにソー
ス領域およびドレイン領域とする高濃度ｐ型不純物領域
１４２、１４３を形成する。本実施例では、ゲート電極
１１９、１２１をマスクとしてｐ型を付与する不純物元
素を添加し、自己整合的に高濃度ｐ型不純物領域を形成
した。このとき、ｎチャネル型ＴＦＴを形成する半導体
層１０２ａ、１０２ｂ、１０４、１０５は、第４のフォ
トマスクを用いてレジストマスク１３９〜１４１を形成
し全面を被覆しておく。高濃度ｐ型不純物領域１４２、
１４３はジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で
形成した。この領域のボロン（Ｂ）濃度は３×１０²⁰〜
３×１０²¹atoms／cm³となるようにする。（図３
（Ｄ））

【０１１０】この高濃度ｐ型不純物領域１４２、１４３
には、前工程において燐（Ｐ）が添加されていて、高濃
度ｐ型不純物領域１４２ａ、１４３ａには１×１０²⁰〜
１×１０²¹atoms／cm³の濃度で含有し、高濃度ｐ型不純
物領域１４２ｂ、１４３ｂには１×１０¹⁶〜５×１０¹⁹
atoms／cm³の濃度で含有しているが、この工程で添加す
るボロン（Ｂ）の濃度を１．５から３倍となるようにす
ることにより、ｐチャネル型ＴＦＴのソース領域および
ドレイン領域として機能する上で何ら問題はなかった。

【０１１１】その後、図４（Ａ）に示すように、ゲート
電極およびゲート絶縁膜上から保護絶縁膜１４４を形成
した。保護絶縁膜は酸化珪素膜、酸化窒化珪素膜、窒化
珪素膜、またはこれらを組み合わせた積層膜で形成すれ
ば良い。いずれにしても保護絶縁膜１４４は無機絶縁物
材料から形成する。保護絶縁膜１４４の膜厚は１００〜
２００ｎｍとする。

【０１１２】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。本実施例では５５０℃で４時間の熱処理を行
った。（図４（Ｂ））。

【０１１３】活性化の工程の後、さらに、３〜１００％
の水素を含む雰囲気中で、３００〜４５０℃、１〜１２
時間の熱処理を行い、半導体層を水素化する工程を行っ
た。この工程は熱的に励起された水素により半導体層中
にある１０¹⁶〜１０¹⁸/cm³のダングリングボンドを終端
する工程である。水素化の他の手段として、プラズマ水
素化（プラズマにより励起された水素を用いる）を行っ
ても良い。

【０１１４】活性化および水素化の工程が終了したら、
有機絶縁物材料からなる層間絶縁膜１４５を１．０〜
２．０μｍの平均厚を有して形成する。有機樹脂材料と
しては、ポリイミド、アクリル、ポリアミド、ポリイミ
ドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用する
ことができる。

【０１１５】このようにして層間絶縁膜を有機絶縁物材
料で形成することにより、表面を良好に平坦化させるこ
とができる。また、有機樹脂材料は一般に誘電率が低い
ので、寄生容量を低減するできる。しかし、吸湿性があ
り保護膜としては適さないので、本実施例のように、保
護絶縁膜１４４として形成した酸化珪素膜、酸化窒化珪
素膜、窒化珪素膜などと組み合わせて用いる必要があ
る。

【０１１６】その後、フォトマスクを用い、所定のパタ
ーンのレジストマスクを形成し、それぞれの半導体層に
形成されたソース領域またはドレイン領域に達するコン
タクトホールを形成する。本実施例では、エッチングガ
スにＣＦ₄、Ｏ₂、Ｈｅの混合ガスを用いたドライエッチ
ング法により有機樹脂材料から成る層間絶縁膜をエッチ
ングし、その後、エッチングガスをＣＦ₄、Ｏ₂として保
護絶縁膜１４４をエッチングした。

【０１１７】次いで、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、フォトマスクによりレジストマスク
パターンを形成し、エッチングによってソース配線１４
６〜１５０とドレイン配線１５１〜１５５を形成する。
ここで、ドレイン配線１５５は画素電極として機能する
ものである。図示していないが、本実施例ではこの電極
を、Ｔｉ膜を５０〜１５０ｎｍの厚さで形成し、半導体
層のソースまたはドレイン領域を形成する半導体膜とコ
ンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム
（Ａｌ）を３００〜４００ｎｍの厚さで形成して配線と
した。

【０１１８】この状態で水素化処理を行うとＴＦＴの特
性向上に対して好ましい結果が得られた。例えば、３〜
１００％の水素を含む雰囲気中で、３００〜４５０℃で
１〜１２時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られた。（図４
（Ｃ））。

【０１１９】こうして、同一の基板上に、駆動回路２３
０のＴＦＴと画素部２３１の画素ＴＦＴとを有した基板
を完成させることができた。駆動回路には第１のｐチャ
ネル型ＴＦＴ２００、第１のｎチャネル型ＴＦＴ２０
１、第２のｐチャネル型ＴＦＴ２０２、第２のｎチャネ
ル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持
容量２０５が形成されている。また、駆動回路２３０に
はロジック回路２３２及びサンプリング回路２３３が形
成されている。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。

【０１２０】駆動回路の第１のｐチャネル型ＴＦＴ２０
０には、ゲルマニウムを含むシリコン膜１０１ａとシリ
コン膜１０１ｂとの積層構造を有する半導体層にチャネ
ル形成領域２０６、高濃度ｐ型不純物領域から成るソー
ス領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２
０８ｂを有したシングルドレインの構造を有している。
第１のｎチャネル型ＴＦＴ２０１には、ゲルマニウムを
含むシリコン膜１０２ａとシリコン膜１０２ｂとの積層
構造を有する半導体層にチャネル形成領域２０９、ゲー
ト電極１２０と重なるＬＤＤ領域２１０、ソース領域２
１２、ドレイン領域２１１を有している。

【０１２１】このＬＤＤ領域において、ゲート電極１２
０と重なるＬＤＤ領域をＬovとしてそのチャネル長方向
の長さは０．５〜３．０μｍ、好ましくは１．０〜２．
０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域
の長さをこのようにすることにより、ドレイン領域近傍
に発生する高電界を緩和して、ホットキャリアの発生を
防ぎ、ＴＦＴの劣化を防止することができる。

【０１２２】駆動回路の第２のｐチャネル型ＴＦＴ２０
２は同様に、ゲルマニウムを含むシリコン膜１０３ａと
シリコン膜１０３ｂとの積層構造を有する半導体層にチ
ャネル形成領域２１３、高濃度ｐ型不純物領域から成る
ソース領域２１４ａ、２１４ｂ、ドレイン領域２１５
ａ，２１５ｂを有したシングルドレインの構造を有して
いる。

【０１２３】また、駆動回路の第２のｎチャネル型ＴＦ
Ｔ２０３には、ゲルマニウムを含むシリコン膜１０４ａ
とシリコン膜１０４ｂとの積層構造を有する半導体層に
チャネル形成領域２１６、ゲート電極１２２と一部が重
なるＬＤＤ領域２１７、２１８、ソース領域２２０、ド
レイン領域２１９が形成されている。このＴＦＴのゲー
ト電極と重なるＬovの長さも０．５〜３．０μｍ、好ま
しくは１．０〜２．０μｍとした。また、ゲート電極と
重ならないＬＤＤ領域をＬoffとして、このチャネル長
方向の長さは０．５〜４．０μｍ、好ましくは１．０〜
２．０μｍとした。

【０１２４】画素ＴＦＴ２０４には、ゲルマニウムを含
むシリコン膜１０５ａとシリコン膜１０５ｂとの積層構
造を有する半導体層にチャネル形成領域２２１、２２
２、ＬＤＤ領域２２３〜２２５、ソースまたはドレイン
領域２２６〜２２８を有している。ＬＤＤ領域（Ｌof
f）のチャネル長方向の長さは０．５〜４．０μｍ、好
ましくは１．５〜２．５μｍである。

【０１２５】さらに、容量配線１２４と、ゲート絶縁膜
と同じ材料から成る絶縁膜と、画素ＴＦＴ２０４のドレ
イン領域２２８に接続する半導体層２２９とから保持容
量２０５が形成されている。なお、図４（Ｃ）では画素
ＴＦＴ２０４をダブルゲート構造としたが、シングルゲ
ート構造でも良いし、複数のゲート電極を設けたマルチ
ゲート構造としても差し支えない。

【０１２６】以上の様なＴＦＴ構成は、画素ＴＦＴおよ
び駆動回路が要求する仕様に応じて各回路を構成するＴ
ＦＴの構造を最適化し、半導体装置の動作性能と信頼性
を向上させることを可能としている。

【０１２７】また、このアクティブマトリクス基板はそ
のまま反射型の液晶表示装置に適用することができる。
一方、透過型の液晶表示装置とする場合には画素部の各
画素に設ける画素電極を透明電極で形成すれば良い。

【０１２８】次いで、上記アクティブマトリクス基板か
ら、アクティブマトリクス型液晶表示装置を作製する工
程を説明する。

【０１２９】まず、図５に示すように、図４（Ｃ）の状
態のアクティブマトリクス基板にスペーサを形成する。
スペーサは数μｍの粒子を散布して設ける方法でも良い
が、ここでは基板全面に樹脂膜を形成した後、樹脂膜を
パターニングして柱状スペーサ１５７を形成する方法を
採用した。

【０１３０】柱状スペーサ１５７の配置は任意に決定す
れば良いが、好ましくは、図５で示すように、画素部２
３１においてはドレイン配線１５５（画素電極）のコン
タクト部と重ねてその部分を覆うように柱状スペーサ１
５７を形成すると良い。コンタクト部は平坦性が損なわ
れ、この部分では液晶がうまく配向しなくなるので、こ
のようにしてコンタクト部にスペーサ用の樹脂を充填す
る形で柱状スペーサ１５７を形成することでディスクリ
ネーションなどを防止することができる。

【０１３１】その後、配向膜１５８を形成した。通常、
液晶表示素子の配向膜にはポリイミド樹脂を用いる。配
向膜を形成した後、ラビング処理を施して液晶分子があ
る一定のプレチルト角を持って配向するようにした。ま
た、ラビング処理では静電気の発生がしばしば問題とな
るが、駆動回路のＴＦＴ上にもスペーサ１５７を形成し
ておくと、スペーサとしての本来の役割と、静電気から
ＴＦＴを保護する効果を得ることができる。

【０１３２】対向側の対向基板１５８には、遮光膜１５
９、透明導電膜１６０および配向膜１６１を形成する。
遮光膜１５９はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００
ｎｍの厚さで形成する。そして、画素部と駆動回路が形
成されたアクティブマトリクス基板と対向基板とをシー
ル剤１６２で貼り合わせる。シール剤１６２にはフィラ
ー１６３が混入されていて、このフィラー１６３とスペ
ーサ１５７によって均一な間隔を保ちつつ、２枚の基板
が貼り合わせられる。その後、両基板の間に液晶材料１
６４を注入し、封止剤（図示せず）によって完全に封止
する。液晶材料には公知の液晶材料を用いれば良い。こ
のようにして図５に示すアクティブマトリクス型液晶表
示装置が完成する。

【０１３３】［実施例２］本実施例では実施例１とは異
なるアクティブマトリクス基板及びアクティブマトリク
ス型液晶表示装置の作製方法について説明する。ここで
は、同一基板上にＮチャネル型逆スタガ型ＴＦＴ４２０
及びＰチャネル型の逆スタガ型ＴＦＴ４２１を作製する
例について図６、図７を用い、以下に説明する。

【０１３４】まず、基板４００を用意する。基板４００
としては、ガラス基板、石英基板、結晶性ガラスなどの
絶縁性基板等を用いることができる。なお、基板からの
不純物の拡散を防止してＴＦＴの電気特性を向上させる
ための下地絶縁膜を設ける構成としてもよい。下地絶縁
膜を設ける場合、その下地絶縁膜の材料としては、酸化
シリコン膜、窒化シリコン膜、窒化酸化シリコン膜（Ｓ
ｉＯx Ｎy ）、またはこれらの積層膜等を１００〜５０
０ｎｍの膜厚範囲で用いることができ、形成手段として
は熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、スパッタ
法、減圧熱ＣＶＤ法等の形成方法を用いることができ
る。或いは、シリコン、ゲルマニウム、ガリウム・砒素
などの半導体基板の表面に絶縁膜を形成し、これを基板
としても良い。また、プラスチック基板も用いることが
できる。

【０１３５】次いで、単層構造または積層構造を有する
ゲート配線（ゲート電極含む）４０１、４０２を形成す
る。ゲート配線４０１、４０２の形成手段としては熱Ｃ
ＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、
スパッタ法等を用いて１０〜１０００ｎｍ、好ましくは
３０〜３００ｎｍの膜厚範囲の導電膜を形成した後、公
知のパターニング技術で形成する。また、ゲート配線４
０１、４０２の材料としては、導電性材料または半導体
材料を主成分とする材料、例えばＴａ（タンタル）、Ｍ
ｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステ
ン）、クロム（Ｃｒ）等の高融点金属材料、これら金属
材料とシリコンとの化合物であるシリサイド、Ｎ型又は
Ｐ型の導電性を有するポリシリコン等の材料、低抵抗金
属材料Ｃｕ（銅）、Ａｌ（アルミニウム）等を主成分と
する材料層を少なくとも一層有する構造であれば特に限
定されることなく用いることができる。なお、ゲート配
線の下層を低抵抗金属材料とし上層を高融点金属材料と
した積層構造が好ましく、例えばＡｌ（下層）とＴａ
（上層）の積層構造、Ａｌ（下層）とＷ（上層）の積層
構造、Ａｌ（下層）とＣｕ（上層）の積層構造が望まし
い。また、ゲート配線を保護するための陽極酸化膜また
は酸化膜を形成する構成としてもよい。

【０１３６】次いで、ゲート絶縁膜を形成する。ゲート
絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒
化酸化シリコン膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣ
Ｂ（ベンゾシクロブテン）膜）、またはこれらの積層膜
等を１００〜４００ｎｍの膜厚範囲で用いることができ
る。ゲート絶縁膜の形成手段としては熱ＣＶＤ法、プラ
ズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法、
塗布法等の形成方法を用いることができる。ここでは図
６（Ａ）に示すように、積層構造のゲート絶縁膜４０３
ａ、４０３ｂを用いた。下層のゲート絶縁膜４０３ａ
は、基板やゲート配線からの不純物の拡散を効果的に防
止する窒化シリコン膜等を膜厚１０ｎｍ〜６０ｎｍの膜
厚範囲で形成する。

【０１３７】次いで、ゲルマニウムを含むシリコン膜と
シリコン膜との積層膜を形成する。下層となるゲルマニ
ウムを含むシリコン膜としては、シリコンを主成分とし
ゲルマニウムを０．１原子％〜１０原子％未満、好まし
くは１〜５原子％の範囲で含有している膜を用いる。ま
た、ゲルマニウムを含むシリコン膜中に含まれる窒素及
び炭素の濃度は５×１０¹⁸／ｃｍ³未満、酸素の濃度は
１×１０¹⁹／ｃｍ³未満とすることが好ましい。

【０１３８】ゲルマニウムを含むシリコン膜の成膜方法
は、特に限定されず、プラズマＣＶＤ法や減圧ＣＶＤ法
で形成してもよいし、ゲルマニウムを含むシリコンから
なるターゲットを用いたスパッタ法で形成してもよい
し、プラズマＣＶＤ法や減圧ＣＶＤ法やスパッタ法で得
られたシリコン膜にゲルマニウムをイオン注入して形成
してもよい。

【０１３９】また、上層となるシリコン膜も同様に窒素
及び炭素の濃度は５×１０¹⁸／ｃｍ ³未満、酸素の濃度
は１×１０¹⁹／ｃｍ³未満とすることが好ましい。ま
た、シリコン膜の成膜方法は、特に限定されず、プラズ
マＣＶＤ法や減圧ＣＶＤ法やスパッタ法等の公知の技術
を用いることができる。

【０１４０】なお、上記ゲート絶縁膜４０３ａ、４０３
ｂと非晶質半導体膜（ゲルマニウムを含むシリコン膜と
シリコン膜）とを大気にさらすことなく連続成膜すれ
ば、不純物がゲート絶縁膜と非晶質半導体膜との界面に
混入しないため良好な界面特性を得ることができる。

【０１４１】次いで、非晶質半導体膜の結晶化処理を行
い、結晶質半導体膜を形成した後、得られた結晶質半導
体膜を所望の形状にパターニングして、ゲルマニウムを
含むシリコン膜４０４ａ、４０５ａとシリコン膜４０４
ｂ、４０５ｂとの積層構造を有する結晶質半導体層を形
成する。（図６（Ａ））結晶化処理としては、実施の形
態に示したレーザー処理を用いればよい。

【０１４２】次いで、結晶質半導体層上に絶縁層４０
６、４０７を形成する。この絶縁層４０６、４０７は不
純物元素の添加工程時にチャネル形成領域を保護する。
この絶縁層４０６、４０７としては、酸化シリコン膜、
窒化シリコン膜、窒化酸化シリコン膜（ＳｉＯx Ｎy
）、有機樹脂膜（ＢＣＢ膜）、またはこれらの積層膜
等を１００〜４００ｎｍの膜厚範囲で用いることができ
る。絶縁層４０６、４０７は、公知のパターニング技
術、例えば通常の露光や裏面露光等を用いて形成する。
（図６（Ｂ））

【０１４３】次いで、フォトマスクを用いてＮチャネル
型ＴＦＴとなる半導体層の一部を覆うレジストマスク４
０８及びＰチャネル型ＴＦＴとなる半導体層を覆うレジ
ストマスク４０９を形成し、半導体層にｎ型を付与する
不純物元素を添加するドーピング工程を行ない、第１の
不純物領域（ｎ+ 領域）４１０ａを形成する。（図６
（Ｃ））

【０１４４】次いで、レジストマスク４０８、４０９を
除去した後、絶縁層４０６、４０７をマスクとして半導
体層にｎ型を付与する不純物元素を添加する２回目のド
ーピング工程を行ない、第２の不純物領域（ｎ- 領域）
４１２を形成する。（図６（Ｄ））この工程において、
さらに不純物が添加されて第１の不純物領域４１０ｂが
形成される。

【０１４５】次いで、フォトマスクを用いてＮチャネル
型ＴＦＴを覆うレジストマスク４１４を形成し、半導体
層にｐ型を付与する不純物元素を添加する工程を行な
い、第３の不純物領域（ｐ+ 領域）４１３を形成する。
（図７（Ａ））

【０１４６】次いで、レジストマスク４１４を除去した
後、ファーネスアニール、レーザーアニールまたはラン
プアニールにより不純物イオンの活性化およびイオン添
加時の損傷の回復を図る。

【０１４７】以上の工程を経て、Ｎチャネル型ＴＦＴ４
２０のソース領域、ドレイン領域、低濃度不純物領域、
及びチャネル形成領域が形成され、Ｐチャネル型ＴＦＴ
４２１のソース領域、ドレイン領域、及びチャネル形成
領域が形成される。

【０１４８】次いで、実施例１に従って全面に層間絶縁
膜４１５を形成する。（図７（Ｂ））

【０１４９】そして、公知の技術を用いてコンタクトホ
ールを形成した後、配線４１６〜４１９を形成して、図
７（Ｃ）に示す状態を得る。この配線４１６〜４１９は
ソース配線またはドレイン配線として機能する。最後に
水素雰囲気中で熱処理を行い、全体を水素化してＮチャ
ネル型ＴＦＴ及びＰチャネル型ＴＦＴが完成する。

【０１５０】なお、本実施例でのドーピング順序（ｎ+
領域→ｎ- 領域→ｐ+ 領域）に限定されず、例えば、ｐ
+ 領域→ｎ- 領域→ｎ+ 領域の順とすることも可能であ
る。

【０１５１】また、上記本実施例においてチャネル形成
領域へ微量な不純物元素の添加を行ない、ＴＦＴのしき
い値制御を行う工程（チャネルドーピング工程とも呼
ぶ）を加えてもよい。

【０１５２】本実施例で示すＮチャネル型ＴＦＴ及びＰ
チャネル型ＴＦＴを用いて相補的に結合させた回路はＣ
ＭＯＳ回路と呼ばれ、半導体回路を構成する基本回路で
ある。

【０１５３】また、本実施例で示すＮチャネル型ＴＦＴ
を用いて画素部の画素ＴＦＴを形成することができる。
図８（Ａ）は、画素部の画素の一つを拡大した上面図で
あり、図８（Ａ）において、点線Ａ−Ａ'で切断した部
分が、図８（Ｂ）の画素部の断面構造に相当する。

【０１５４】画素部において、画素ＴＦＴ部４２３はＮ
チャネル型ＴＦＴで形成されている。基板上５１にゲー
ト電極５２が形成され、その上に窒化珪素からなる第１
絶縁膜５３ａ、酸化珪素からなる第２絶縁膜５３ｂが設
けられている。また、第２絶縁膜上には、活性層として
ｎ+ 領域５４〜５６と、チャネル形成領域５７、５８
と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領
域５９、６０が形成される。また、活性層は、下層をゲ
ルマニウムを含むシリコン膜とし、上層をシリコン膜と
する積層構造を有する半導体層である。また、チャネル
形成領域５７、５８は絶縁層６１、６２で保護される。
絶縁層６１、６２及び活性層を覆う第１の層間絶縁膜６
３にコンタクトホールを形成した後、ｎ+ 領域５４に接
続する配線６４が形成され、ｎ+ 領域５６に配線６５が
接続され、さらにその上にパッシベーション膜６６が形
成される。そして、その上に第２の層間絶縁膜６７が形
成される。さらに、その上に第３の層間絶縁膜６８が形
成され、ＩＴＯ、ＳｎＯ₂等の透明導電膜からなる画素
電極６９が配線６５と接続される。また、７０は画素電
極６９と隣接する画素電極である。

【０１５５】本実施例では一例として透過型の液晶表示
装置の例を示したが特に限定されない。例えば、画素電
極の材料として反射性を有する金属材料を用い、画素電
極のパターニングの変更、または幾つかの工程の追加／
削除を適宜行えば反射型の液晶表示装置を作製すること
が可能である。

【０１５６】［実施例３］本実施例では、実施例１また
は実施例２で作製したアクティブマトリクス型液晶表示
装置の構成を図９に説明する。

【０１５７】図９に示す上面図は、画素部、駆動回路、
ＦＰＣ（フレキシブルプリント配線板：Flexible Print
ed Circuit）を貼り付ける外部入力端子、外部入力端子
と各回路の入力部までを接続する配線８１などが形成さ
れたアクティブマトリクス基板と、カラーフィルタなど
が設けられた対向基板８２とがシール材８３を介して貼
り合わされている。

【０１５８】ゲート側駆動回路８４と重なるように対向
基板側に遮光層８６ａが設けられ、ソース側駆動回路８
５と重なるように対向基板側に遮光層８６ｂが形成され
ている。また、画素部８７上の対向基板側に設けられた
カラーフィルタ８８は遮光層と、赤色（Ｒ）、緑色
（Ｇ）、青色（Ｂ）の各色の着色層とが各画素に対応し
て設けられている。実際に表示する際には、赤色（Ｒ）
の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の
３色でカラー表示を形成するが、これら各色の着色層の
配列は任意なものとする。

【０１５９】ここでは、カラー化を図るためにカラーフ
ィルタ８８を対向基板に設けているが特に限定されず、
アクティブマトリクス基板を作製する際、アクティブマ
トリクス基板にカラーフィルタを形成してもよい。

【０１６０】また、カラーフィルタにおいて隣り合う画
素の間には遮光層が設けられており、表示領域以外の箇
所を遮光している。また、ここでは、駆動回路を覆う領
域にも遮光層８６ａ、８６ｂを設けているが、駆動回路
を覆う領域は、後に液晶表示装置を電子機器の表示部と
して組み込む際、カバーで覆うため、特に遮光層を設け
ない構成としてもよい。また、アクティブマトリクス基
板を作製する際、アクティブマトリクス基板に遮光層を
形成してもよい。

【０１６１】また、上記遮光層を設けずに、対向基板と
対向電極の間に、カラーフィルタを構成する着色層を複
数層重ねた積層で遮光するように適宜配置し、表示領域
以外の箇所（各画素電極の間隙）や、駆動回路を遮光し
てもよい。

【０１６２】また、外部入力端子にはベースフィルムと
配線から成るＦＰＣ８９が異方性導電性樹脂で貼り合わ
されている。さらに補強板で機械的強度を高めている。

【０１６３】以上のようにして作製される液晶表示装置
は各種電子機器の表示部として用いることができる。

【０１６４】また、上記液晶表示装置におけるブロック
図を図１０に示す。なお、図１０はアナログ駆動を行う
ための回路構成である。本実施例では、ソース側駆動回
路９０、画素部９１及びゲート側駆動回路９２を有して
いる。なお、本明細書中において、駆動回路とはソース
側処理回路およびゲート側駆動回路を含めた総称であ
る。

【０１６５】ソース側駆動回路９０は、シフトレジスタ
９０ａ、バッファ９０ｂ、サンプリング回路（トランス
ファゲート）９０ｃを設けている。また、ゲート側駆動
回路９２は、シフトレジスタ９２ａ、レベルシフタ９２
ｂ、バッファ９２ｃを設けている。また、必要であれば
サンプリング回路とシフトレジスタとの間にレベルシフ
タ回路を設けてもよい。

【０１６６】また、本実施例において、画素部９１は複
数の画素を含み、その複数の画素に各々ＴＦＴ素子が設
けられている。

【０１６７】これらソース側駆動回路９０およびゲート
側駆動回路９２はＮチャネル型ＴＦＴまたはＰチャネル
型ＴＦＴで形成されている。

【０１６８】なお、図示していないが、画素部９１を挟
んでゲート側駆動回路９２の反対側にさらにゲート側駆
動回路を設けても良い。

【０１６９】また、デジタル駆動させる場合は、図１１
に示すように、サンプリング回路の代わりにラッチ
（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃを設ければよい。ソ
ース側駆動回路９３は、シフトレジスタ９３ａ、ラッチ
（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃ、Ｄ／Ａコンバータ
９３ｄ、バッファ９３ｅを設けている。また、ゲート側
駆動回路９５は、シフトレジスタ９５ａ、レベルシフタ
９５ｂ、バッファ９５ｃを設けている。また、必要であ
ればラッチ（Ｂ）９３ｃとＤ／Ａコンバータ９３ｄとの
間にレベルシフタ回路を設けてもよい。

【０１７０】なお、上記構成は、実施例１または実施例
２に示した製造工程に従って実現することができる。ま
た、本実施例では画素部と駆動回路の構成のみ示してい
るが、本実施例の製造工程に従えば、さらに複雑なロジ
ック回路（信号分割回路、Ｄ／Ａコンバータ、オペアン
プ、γ補正回路など）をも構成することができ、さらに
は同一基板上にメモリやマイクロプロセッサをも形成し
うる。

【０１７１】［実施例４］本実施例は実施例２におい
て、ゲート電極が設けられた基板上にスパッタ法を用い
て、連続的にゲート絶縁膜と半導体膜とを成膜する例を
示す。

【０１７２】まず、基板上にゲート配線４０１、４０２
を形成した後、下層のゲート絶縁膜４０３ａ、上層のゲ
ート絶縁膜４０３ｂ、第１の非晶質半導体膜、第２の非
晶質半導体膜を順次、連続的に積層する。このように連
続的に成膜する場合において使用する複数のチャンバー
を備えた装置の一例を図１８に示した。

【０１７３】本実施例では、全てスパッタ法を用い、比
較的低温での成膜を行うことが可能であるのでプラスチ
ック基板を用いた。ただし、本実施例に限定されず、プ
ラスチック基板以外の基板を用いることが可能なことは
言うまでもない。

【０１７４】図１８に本実施例で示す装置（連続成膜シ
ステム）の上面からみた概要を示す。図１８において、
１１１０〜１１１５が気密性を有するチャンバーであ
る。各チャンバーには、真空排気ポンプ、不活性ガス導
入系が配置されている。

【０１７５】１１１０、１１１５で示されるチャンバー
は、試料（処理基板）１１３０をシステムに搬入するた
めのロードロック室である。１１１１は第１のゲート絶
縁膜を成膜するための第１のチャンバーである。１１１
２は第２のゲート絶縁膜を成膜するための第２のチャン
バーである。１１１３は第１の非晶質半導体膜及び第２
の非晶質半導体膜を成膜するための第３のチャンバーで
ある。また、１１２０は各チャンバーに対して共通に配
置された試料の共通室である。さらに非晶質半導体膜上
に連続して絶縁膜を形成して絶縁層４０６、４０７を形
成する場合、１１１４は、その絶縁膜を成膜するための
第４のチャンバーである。

【０１７６】以下に動作の一例を示す。

【０１７７】最初、全てのチャンバーは、一度高真空状
態に真空引きされた後、さらに不活性ガス、ここでは窒
素によりパージされている状態（常圧）とする。また、
全てのゲート弁１１２２〜１１２７を閉鎖した状態とす
る。

【０１７８】まず、処理基板は多数枚が収納されたカセ
ット１１２８ごとロードロック室１１１０に搬入され
る。カセットの搬入後、図示しないロードロック室の扉
を閉鎖する。この状態において、ゲート弁１１２２を開
けてカセットから処理基板１１３０を１枚取り出し、ロ
ボットアーム１１２１によって共通室１１２０に取り出
す。この際、共通室において位置合わせが行われる。な
お、この基板１１３０は実施例２に従って得られた配線
４０１、４０２が形成されたものを用いた。

【０１７９】ここでゲート弁１１２２を閉鎖し、次いで
ゲート弁１１２３を開ける。そして第１のチャンバー１
１１１へ処理基板１１３０を移送する。第１のチャンバ
ー内では、絶縁膜４０３ａを得る。本実施例では単層の
窒化シリコン膜を採用しているが、二層または三層以上
の積層構造としてもよい。なお、ここではターゲットを
用いたスパッタ法が可能なチャンバーを用いたが、プラ
ズマＣＶＤ法が可能なチャンバーを用いても良い。

【０１８０】絶縁膜４０３ａの成膜終了後、処理基板は
ロボットアームによって共通室に引き出され、第２のチ
ャンバー１１１２に移送される。第２のチャンバー内で
は、第１のチャンバーと同様にスパッタ法で絶縁膜４０
３ｂを得る。

【０１８１】絶縁膜４０３ｂの成膜終了後、処理基板は
共通室に引き出され、第３のチャンバー１１１３に移送
される。第３のチャンバー内では第２のチャンバーと同
様に、第１の非晶質半導体膜及び第２の非晶質半導体膜
を得る。第３のチャンバー内には複数のターゲットを備
え、第１の非晶質半導体膜の成膜時にはゲルマニウムを
含むシリコンからなるターゲットを用い、第２の非晶質
半導体膜の成膜時にはシリコンからなるターゲットを用
いた。ここでは同一チャンバーで積層させたが、異なる
チャンバーで積層させてもよい。なお、ここではターゲ
ットを用いたスパッタ法が可能なチャンバーを用いた
が、プラズマＣＶＤ法が可能なチャンバーを用いても良
い。

【０１８２】非晶質半導体膜の成膜終了後、処理基板は
共通室に引き出される。

【０１８３】このようにして四層が連続的に成膜された
被処理基板はロボットアームによってロードロック室１
１１５に移送されカセット１１２９に収納される。

【０１８４】このように、大気にさらすことなく連続成
膜すれば、不純物がゲート絶縁膜と非晶質半導体膜との
界面に混入しないため良好な界面特性を得ることができ
る。

【０１８５】さらに、非晶質半導体膜上に連続して絶縁
膜を形成して絶縁層４０６、４０７を形成する場合、第
４のチャンバーに移送して同様に成膜した後、パターニ
ングすればよい。

【０１８６】なお、図１８に示した装置は一例に過ぎな
いことはいうまでもない。また、本実施例は実施例１乃
至３のいずれか一と自由に組み合わせることができる。

【０１８７】例えば、本実施例を実施例１における下地
絶縁膜１００ａ、非晶質半導体膜とを連続的に成膜する
場合に適用することができる。その場合、下層の下地絶
縁膜を第１のチャンバーで成膜し、上層の下地絶縁膜を
第２のチャンバーで成膜し、第１の非晶質半導体膜及び
第２の非晶質半導体膜を第３のチャンバーで成膜すれば
よい。また、第１の非晶質半導体膜及び第２の非晶質半
導体膜を別々のチャンバーで成膜してもよい。即ち、第
１の非晶質半導体膜を第３のチャンバー、第２の非晶質
半導体膜を第４のチャンバーで成膜してもよい。

【０１８８】［実施例５］ここでは、上記実施例１で得
られるＴＦＴを用いてＥＬ（エレクトロルミネセンス）
表示装置を作製した例について図１２〜図１５を用い、
以下に説明する。

【０１８９】同一の絶縁体上に画素部とそれを駆動する
駆動回路を有した発光装置の例（但し封止前の状態）を
図１２に示す。なお、駆動回路には基本単位となるＣＭ
ＯＳ回路を示し、画素部には一つの画素を示す。このＣ
ＭＯＳ回路は実施例１に従えば得ることができる。

【０１９０】図１２において、５００は絶縁体であり、
その上にはＮチャネル型ＴＦＴ５０１、Ｐチャネル型Ｔ
ＦＴ５０２、Ｐチャネル型ＴＦＴからなるスイッチング
ＴＦＴ５０３およびＮチャネル型ＴＦＴからなる電流制
御ＴＦＴ５０４が形成されている。

【０１９１】Ｎチャネル型ＴＦＴ５０１およびＰチャネ
ル型ＴＦＴ５０２の説明は実施例１を参照すれば良いの
で省略する。また、スイッチングＴＦＴ５０３はソース
領域およびドレイン領域の間に二つのチャネル形成領域
を有した構造（ダブルゲート構造）となっているが、実
施例１でのＰチャネル型ＴＦＴの構造の説明を参照すれ
ば容易に理解できるので説明は省略する。なお、本実施
例はダブルゲート構造に限定されることなく、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。

【０１９２】また、電流制御ＴＦＴ５０４のドレイン領
域５０５の上には層間絶縁膜５０７ａ、５０７ｂが設け
られる前に、保護絶縁膜５０６及びゲート絶縁膜にコン
タクトホールが設けられている。これは第１層間絶縁膜
５０７ａ及び第２の層間絶縁膜５０７ｂにコンタクトホ
ールを形成する際に、エッチング工程を簡単にするため
である。層間絶縁膜５０７ａ、５０７ｂにはドレイン領
域５０５に到達するようにコンタクトホールが形成さ
れ、ドレイン領域５０５に接続された画素電極５０８が
設けられている。画素電極５０８はＥＬ素子の陰極とし
て機能する電極であり、周期表の１族もしくは２族に属
する元素を含む導電膜を用いて形成されている。本実施
例では、リチウムとアルミニウムとの化合物からなる導
電膜を用いる。

【０１９３】次に、５１３は画素電極５０８の端部を覆
うように設けられた絶縁膜であり、本明細書中ではバン
クと呼ぶ。バンク５１３は珪素を含む絶縁膜もしくは樹
脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の
比抵抗が１×１０⁶〜１×１０¹²Ωｍ（好ましくは１×
１０⁸〜１×１０¹⁰Ωｍ）となるようにカーボン粒子も
しくは金属粒子を添加すると、成膜時の絶縁破壊を抑え
ることができる。

【０１９４】また、ＥＬ素子５０９は画素電極（陰極）
５０８、ＥＬ層５１１および陽極５１２からなる。陽極
５１２は、仕事関数の大きい導電膜、代表的には酸化物
導電膜が用いられる。酸化物導電膜としては、酸化イン
ジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を
用いれば良い。

【０１９５】なお、本明細書中では発光層に対して正孔
注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注
入層もしくは電子阻止層を組み合わせた積層体をＥＬ層
と定義する。

【０１９６】なお、ここでは図示しないが陽極５１２を
形成した後、ＥＬ素子５０９を完全に覆うようにしてパ
ッシベーション膜を設けることは有効である。パッシベ
ーション膜としては、炭素膜、窒化シリコン膜もしくは
窒化酸化シリコン膜を含む絶縁膜からなり、該絶縁膜を
単層もしくは組み合わせた積層で用いる。

【０１９７】次いで、ＥＬ素子を保護するための封止
（または封入）工程まで行った後のＥＬ表示装置につい
て図１３（Ａ）、（Ｂ）を用いて説明する。

【０１９８】図１３（Ａ）は、ＥＬ素子の封止までを行
った状態を示す上面図、図１３（Ｂ）は図１３（Ａ）を
Ａ−Ａ’で切断した断面図である。点線で示された６０
１は画素部、６０２はソース側駆動回路、６０３はゲー
ト側駆動回路である。また、６０４はカバー材、６０５
は第１シール材、６０６は第２シール材である。

【０１９９】なお、６０８はソース側駆動回路６０２及
びゲート側駆動回路６０３に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）６０８からビデオ信号やク
ロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。

【０２００】次に、断面構造について図１３（Ｂ）を用
いて説明する。絶縁体６００の上方には画素部、ソース
側駆動回路６０９が形成されており、画素部は電流制御
ＴＦＴ７１０とそのドレインに電気的に接続された画素
電極６１１を含む複数の画素により形成される。また、
ソース側駆動回路６０９はＮチャネル型ＴＦＴとＰチャ
ネル型ＴＦＴとを組み合わせたＣＭＯＳ回路を用いて形
成される。なお、絶縁体６００には偏光板（代表的には
円偏光板）を貼り付けても良い。

【０２０１】また、画素電極６１１の両端にはバンク６
１２が形成され、画素電極６１１上にはＥＬ層６１３お
よびＥＬ素子の陽極６１４が形成される。陽極６１４は
全画素に共通の配線としても機能し、接続配線６１５を
経由してＦＰＣ６１６に電気的に接続されている。さら
に、画素部及びソース側駆動回路６０９に含まれる素子
は全てパッシベーション膜（図示しない）で覆われてい
る。

【０２０２】また、第１シール材６０５によりカバー材
６０４が貼り合わされている。なお、カバー材６０４と
ＥＬ素子との間隔を確保するためにスペーサを設けても
良い。そして、第１シール材６０５の内側には空隙６１
７が形成されている。なお、第１シール材６０５は水分
や酸素を透過しない材料であることが望ましい。さら
に、空隙６１７の内部に吸湿効果をもつ物質や酸化防止
効果をもつ物質を設けることは有効である。

【０２０３】なお、カバー材６０４の表面および裏面に
は保護膜として炭素膜（具体的にはダイヤモンドライク
カーボン膜）を２〜３０ｎｍの厚さに設けると良い。こ
のような炭素膜（ここでは図示しない）は、酸素および
水の侵入を防ぐとともにカバー材６０４の表面を機械的
に保護する役割をもつ。

【０２０４】また、カバー材６０４を接着した後、第１
シール材６０５の露呈面を覆うように第２シール材６０
６を設けている。第２シール材６０６は第１シール材６
０５と同じ材料を用いることができる。

【０２０５】以上のような構造でＥＬ素子を封入するこ
とにより、ＥＬ素子を外部から完全に遮断することがで
き、外部から水分や酸素等のＥＬ層の酸化による劣化を
促す物質が侵入することを防ぐことができる。従って、
信頼性の高いＥＬ表示装置が得られる。

【０２０６】次ぎに、上記工程で得られるＥＬ表示装置
において、画素部のさらに詳細な上面構造を図１４
（Ａ）に、回路図を図１４（Ｂ）に示す。図１４（Ａ）
及び図１４（Ｂ）では共通の符号を用いるので互いに参
照すれば良い。

【０２０７】スイッチングＴＦＴ７０２のソースはソー
ス配線７１５に接続され、ドレインはドレイン配線７０
５に接続される。また、ドレイン配線７０５は電流制御
ＴＦＴ７０６のゲート電極７０７に電気的に接続され
る。また、電流制御ＴＦＴ７０６のソースは電流供給線
７１６に電気的に接続され、ドレインはドレイン配線７
１７に電気的に接続される。また、ドレイン配線７１７
は点線で示される画素電極（陰極）７１８に電気的に接
続される。

【０２０８】このとき、７１９で示される領域には保持
容量が形成される。保持容量７１９は、電流供給線７１
６と電気的に接続された半導体膜７２０、ゲート絶縁膜
と同一層の絶縁膜（図示せず）及びゲート電極７０７と
の間で形成される。また、ゲート電極７０７、第１層間
絶縁膜と同一の層（図示せず）及び電流供給線７１６で
形成される容量も保持容量として用いることが可能であ
る。

【０２０９】次ぎに、上記ＥＬ表示装置の回路構成例を
図１５に示す。なお、本実施例ではデジタル駆動を行う
ための回路構成を示す。本実施例では、ソース側駆動回
路８０１、画素部８０６及びゲート側駆動回路８０７を
有している。なお、本明細書中において、駆動回路とは
ソース側処理回路およびゲート側駆動回路を含めた総称
である。

【０２１０】ソース側駆動回路８０１は、シフトレジス
タ８０２、ラッチ（Ａ）８０３、ラッチ（Ｂ）８０４、
バッファ８０５を設けている。なお、アナログ駆動の場
合はラッチ（Ａ）、（Ｂ）の代わりにサンプリング回路
（トランスファゲート）を設ければ良い。また、ゲート
側駆動回路８０７は、シフトレジスタ８０８、バッファ
８０９を設けている。

【０２１１】また、本実施例において、画素部８０６は
複数の画素を含み、その複数の画素にＥＬ素子が設けら
れている。このとき、ＥＬ素子の陰極は電流制御ＴＦＴ
のドレインに電気的に接続されていることが好ましい。

【０２１２】これらソース側駆動回路８０１およびゲー
ト側駆動回路８０７は実施例１で得られるＮチャネル型
ＴＦＴまたはＰチャネル型ＴＦＴで形成されている。な
お、本実施例ではＮチャネル型ＴＦＴまたはＰチャネル
型ＴＦＴでソース側駆動回路８０１およびゲート側駆動
回路８０７を構成した例を示したが、特に限定されな
い。例えば、同一基板上のＴＦＴを全てＮチャネル型Ｔ
ＦＴを用いて作製することができる。この場合、マスク
数が低減されるため有用である。また、同一基板上のＴ
ＦＴを全てＰチャネル型ＴＦＴを用いて作製することも
できる。

【０２１３】なお、図示していないが、画素部８０６を
挟んでゲート側駆動回路８０７の反対側にさらにゲート
側駆動回路を設けても良い。この場合、双方は同じ構造
でゲート配線を共有しており、片方が壊れても残った方
からゲート信号を送って画素部を正常に動作させるよう
な構成とする。

【０２１４】次ぎに、本実施例のＴＦＴに代えて、実施
例２に示した逆スタガ型ＴＦＴを用いてＥＬ表示装置を
作製した例を図１６に示す。ＴＦＴの構造が異なる点以
外は図１２と同一である。

【０２１５】図１６において、９００は絶縁体であり、
その上にはＮチャネル型ＴＦＴ９０１、Ｐチャネル型Ｔ
ＦＴ９０２、Ｐチャネル型ＴＦＴからなるスイッチング
ＴＦＴ９０３およびＮチャネル型ＴＦＴからなる電流制
御ＴＦＴ９０４が形成されている。

【０２１６】Ｎチャネル型ＴＦＴ９０１およびＰチャネ
ル型ＴＦＴ９０２の説明は実施例２を参照すれば良いの
で省略する。また、スイッチングＴＦＴ９０３はソース
領域およびドレイン領域の間に二つのチャネル形成領域
を有した構造（ダブルゲート構造）となっているが、実
施例２でのＰチャネル型ＴＦＴの構造の説明を参照すれ
ば容易に理解できるので説明は省略する。なお、本実施
例はダブルゲート構造に限定されることなく、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。

【０２１７】また、電流制御ＴＦＴ９０４のドレイン領
域９０５の上には層間絶縁膜５０７ａ、５０７ｂが設け
られる前に、第１層間絶縁膜９０６にコンタクトホール
が設けられている。これは第２層間絶縁膜９０７にコン
タクトホールを形成する際に、エッチング工程を簡単に
するためである。第１層間絶縁膜９０６、第２層間絶縁
膜にはドレイン領域９０５に到達するようにコンタクト
ホールが形成され、ドレイン領域９０５に接続された画
素電極９０８が設けられている。画素電極９０８はＥＬ
素子の陰極として機能する電極であり、周期表の１族も
しくは２族に属する元素を含む導電膜を用いて形成され
ている。本実施例では、リチウムとアルミニウムとの化
合物からなる導電膜を用いる。

【０２１８】次に、画素電極９０８の端部を覆うように
設けられたバンク９１３は珪素を含む絶縁膜もしくは樹
脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の
比抵抗が１×１０⁶〜１×１０¹²Ωｍ（好ましくは１×
１０⁸〜１×１０¹⁰Ωｍ）となるようにカーボン粒子も
しくは金属粒子を添加すると、成膜時の絶縁破壊を抑え
ることができる。

【０２１９】また、ＥＬ素子９０９は画素電極（陰極）
９０８、ＥＬ層９１１および陽極９１２からなる。陽極
９１２は、仕事関数の大きい導電膜、代表的には酸化物
導電膜が用いられる。酸化物導電膜としては、酸化イン
ジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を
用いれば良い。

【０２２０】また、本実施例は実施例４と組み合わせる
ことができる。

【０２２１】［実施例６］本実施例は、実施の形態に示
した工程とは異なる工程で結晶化を行った例を示す。

【０２２２】本実施例では、半導体層のパターニング後
にレーザー処理を行う例である。

【０２２３】まず、実施例１と同様に基板１２００上
に、ゲルマニウムを含むシリコン膜（第１の非晶質半導
体膜）１２０１とシリコン膜（第２の非晶質半導体膜）
１２０２からなる積層構造を有する非晶質半導体膜を形
成する。（図１９（Ａ））なお、図１９（Ａ）は図１
（Ａ）と同一であるのでここでは詳細な説明は省略す
る。

【０２２４】次いで、公知のフォトリソグラフィ法によ
りパターニングを行い、ゲルマニウムを含むシリコン層
１２０３とシリコン層１２０４からなる積層構造を有す
る非晶質半導体層を形成する。（図１９（Ｂ））

【０２２５】次いで、レーザー処理を行い結晶化させて
ゲルマニウムを含むシリコン層（第１の結晶質半導体
層）１２０５とシリコン層（第２の結晶質半導体層）１
２０６からなる積層構造を有する結晶質半導体層を形成
する。なお、レーザー処理は実施の形態で示した方法を
用いればよい。

【０２２６】この時、パターニングされた結晶質半導体
層の端部から結晶核が発生して横方向（ラテラル方向）
に結晶成長する。

【０２２７】こうして得られた積層構造を有する結晶質
半導体層を用いたＴＦＴ等の素子は優れた電気特性を有
する。

【０２２８】なお、本実施例は実施例１乃至５のいずれ
か一と自由に組み合わせることができる。

【０２２９】［実施例７］本実施例は、実施の形態に示
した工程とは異なる工程で結晶化を行った例を示す。

【０２３０】本実施例では、パターニングした絶縁層を
利用してレーザー光強度を空間的に変調させて適度な温
度勾配を形成し、横方向（ラテラル方向）に結晶成長さ
せる例である。

【０２３１】まず、基板１３００上に絶縁膜を形成し、
その絶縁膜をパターニングして絶縁層１３０１を形成す
る。（図２０（Ａ））なお、本実施例では１つの絶縁層
を用いた例を示すが特に限定されず、複数の絶縁層を用
いて適宜配置してもよい。

【０２３２】この絶縁層１３０１としては、酸化シリコ
ン膜、窒化シリコン膜、窒化酸化シリコン膜（ＳｉＯx
Ｎy ）、有機樹脂膜（ＢＣＢ（ベンゾシクロブテン）
膜、アクリル膜、ポリイミド膜）、またはこれらの積層
膜等を用いることができる。

【０２３３】次いで、絶縁層１３０１を覆って、ゲルマ
ニウムを含むシリコン膜（第１の非晶質半導体膜）１３
０２とシリコン膜（第２の非晶質半導体膜）１３０３か
らなる積層構造を有する非晶質半導体膜を形成する。ま
た、絶縁層１３０１を覆う絶縁膜を形成した後、非晶質
半導体膜を形成してもよい。

【０２３４】次いで、レーザー処理を行い結晶化させて
ゲルマニウムを含むシリコン層（第１の結晶質半導体
膜）１３０４とシリコン層（第２の結晶質半導体膜）１
３０５からなる積層構造を有する結晶質半導体膜を形成
する。なお、レーザー処理は実施の形態で示した方法を
用いればよい。

【０２３５】この時、パターニングされた絶縁層により
レーザー光強度を空間的に変調させて、レーザー光が照
射されている半導体膜中に適度な温度勾配を形成し、ラ
テラル方向に結晶成長する。

【０２３６】こうして得られた積層構造を有する結晶質
半導体膜をパターニングして形成された半導体層を用い
たＴＦＴ等の素子は優れた電気特性を有する。

【０２３７】また、本実施例では絶縁層を用いたが、絶
縁層に代えて金属層を用い、その上に絶縁膜を形成して
から非晶質半導体膜を形成し、レーザー処理を行って結
晶化させてもよい。

【０２３８】なお、本実施例は実施例１乃至６のいずれ
か一と自由に組み合わせることができる。

【０２３９】［実施例８］本実施例は、実施の形態に示
した積層構造とは異なる積層構造で結晶化を行った例を
示す。本実施例では３層構造とする。

【０２４０】まず、基板１４００上に第１の非晶質半導
体膜１４０１、第２の非晶質半導体膜１４０２、第３の
非晶質半導体膜１４０３を順次、積層形成する。（図２
１（Ａ））

【０２４１】第１の非晶質半導体膜１４０１は、プラズ
マＣＶＤ法や減圧ＣＶＤ法やスパッタ法を用いて形成さ
れるシリコンを主成分とする非晶質半導体膜（非晶質シ
リコン膜）を用いる。また、非晶質半導体中に含まれる
窒素及び炭素の濃度は５×１０¹⁸／ｃｍ³未満、酸素の
濃度は１×１０¹⁹／ｃｍ³未満とすることが好ましく、
後に行われる非晶質半導体膜の結晶化の過程において、
作製される結晶質半導体膜の電気的特性に悪影響が出な
いようにする。

【０２４２】第２の非晶質半導体膜１４０２は、Ｓｉ_X
Ｇｅ_1-X（０＜Ｘ＜１）、好ましくは、シリコンを主成
分としゲルマニウムを０．１原子％〜１０原子％未満、
好ましくは１〜５原子％の範囲で含有している非晶質半
導体膜（ゲルマニウムを含む非晶質シリコン膜）を用い
る。また、非晶質半導体中に含まれる窒素及び炭素の濃
度は５×１０¹⁸／ｃｍ³未満、酸素の濃度は１×１０¹⁹
／ｃｍ³未満とすることが好ましく、後に行われる非晶
質半導体膜の結晶化の過程において、作製される結晶質
半導体膜の電気的特性に悪影響が出ないようにする。

【０２４３】第２の非晶質半導体膜１４０２の成膜方法
は、特に限定されず、プラズマＣＶＤ法や減圧ＣＶＤ法
で形成してもよいし、ゲルマニウムを含むシリコンから
なるターゲットを用いたスパッタ法で形成してもよい
し、プラズマＣＶＤ法や減圧ＣＶＤ法やスパッタ法で得
られたシリコン膜にゲルマニウムをイオン注入して形成
してもよい。

【０２４４】第３の非晶質半導体膜１４０３は、シリコ
ンを主成分とする非晶質半導体膜（非晶質シリコン膜）
を用いる。また、第１の非晶質半導体膜と同様に、非晶
質半導体中に含まれる窒素及び炭素の濃度は５×１０¹⁸
／ｃｍ³未満、酸素の濃度は１×１０¹⁹／ｃｍ³未満とす
ることが好ましい。

【０２４５】第３の非晶質半導体膜１４０３の成膜方法
は、プラズマＣＶＤ法や減圧ＣＶＤ法やスパッタ法、あ
るいはその他適宣の方法を用いればよい。

【０２４６】また、汚染を防ぐために大気に触れること
なく、第１の非晶質半導体膜１４０１と第２の非晶質半
導体膜１４０２と第３の非晶質半導体膜１４０３とを連
続的に成膜することが好ましい。

【０２４７】次いで、レーザー光の照射を行い結晶化さ
せて第１の結晶質半導体膜１４０４と第２の結晶質半導
体膜１４０５と第３の結晶質半導体膜１４０６とを形成
する。（図２１（Ｂ））なお、レーザー処理は実施の形
態で示した方法を用いればよい。

【０２４８】次いで、公知のフォトリソグラフィ法によ
りパターニングを行い、シリコン層１４０７と、ゲルマ
ニウムを含むシリコン層１４０８と、シリコン層１４０
９とからなる積層構造を有する結晶質半導体層を形成す
る。（図２１（Ｃ））

【０２４９】こうして得られた積層構造を有する結晶質
半導体層を用いたＴＦＴ等の素子は優れた電気特性を有
する。

【０２５０】なお、本実施例は実施例１乃至７のいずれ
か一と自由に組み合わせることができる。

【０２５１】［実施例９］本実施例は、実施の形態に示
した積層構造とは異なる積層構造で結晶化を行った例を
示す。本実施例では上層にゲルマニウムを含むシリコン
膜を用いる。

【０２５２】まず、基板１５００上に第１の非晶質半導
体膜１５０１と、第２の非晶質半導体膜１５０２とを積
層形成する。（図２２（Ａ））

【０２５３】第１の非晶質半導体膜１５０１は、プラズ
マＣＶＤ法や減圧ＣＶＤ法やスパッタ法を用いて形成さ
れるシリコンを主成分とする非晶質半導体膜（非晶質シ
リコン膜）を用いる。また、非晶質半導体中に含まれる
窒素及び炭素の濃度は５×１０¹⁸／ｃｍ³未満、酸素の
濃度は１×１０¹⁹／ｃｍ³未満とすることが好ましく、
後に行われる非晶質半導体膜の結晶化の過程において、
作製される結晶質半導体膜の電気的特性に悪影響が出な
いようにする。

【０２５４】第２の非晶質半導体膜１５０２は、Ｓｉ_X
Ｇｅ_1-X（０＜Ｘ＜１）、好ましくは、シリコンを主成
分としゲルマニウムを０．１原子％〜１０原子％未満、
好ましくは１〜５原子％の範囲で含有している非晶質半
導体膜（ゲルマニウムを含む非晶質シリコン膜）を用い
る。また、非晶質半導体中に含まれる窒素及び炭素の濃
度は５×１０¹⁸／ｃｍ³未満、酸素の濃度は１×１０¹⁹
／ｃｍ³未満とすることが好ましく、後に行われる非晶
質半導体膜の結晶化の過程において、作製される結晶質
半導体膜の電気的特性に悪影響が出ないようにする。

【０２５５】第２の非晶質半導体膜１５０２の成膜方法
は、特に限定されず、プラズマＣＶＤ法や減圧ＣＶＤ法
で形成してもよいし、ゲルマニウムを含むシリコンから
なるターゲットを用いたスパッタ法で形成してもよい
し、プラズマＣＶＤ法や減圧ＣＶＤ法やスパッタ法で得
られたシリコン膜にゲルマニウムをイオン注入して形成
してもよい。

【０２５６】また、汚染を防ぐために大気に触れること
なく、第１の非晶質半導体膜１５０１と第２の非晶質半
導体膜１５０２とを連続的に成膜することが好ましい。

【０２５７】次いで、レーザー光の照射を行い結晶化さ
せて第１の結晶質半導体膜１５０３と第２の結晶質半導
体膜１５０４とを形成する。（図２２（Ｂ））なお、レ
ーザー処理は実施の形態で示した方法を用いればよい。

【０２５８】次いで、公知のフォトリソグラフィ法によ
りパターニングを行い、シリコン層１５０５と、ゲルマ
ニウムを含むシリコン層１５０６とからなる積層構造を
有する結晶質半導体層を形成する。（図２２（Ｃ））

【０２５９】こうして得られた積層構造を有する結晶質
半導体層を用いたＴＦＴ等の素子は優れた電気特性を有
する。

【０２６０】なお、本実施例は実施例１乃至７のいずれ
か一と自由に組み合わせることができる。

【０２６１】［実施例１０］本実施例は、実施の形態に
示した積層構造とは異なる積層構造で結晶化を行った例
を示す。本実施例では３層構造とする。

【０２６２】まず、基板１６００上に第１の非晶質半導
体膜１６０１、第２の非晶質半導体膜１４０２、第３の
非晶質半導体膜１６０３を順次、積層形成する。（図２
３（Ａ））

【０２６３】第１の非晶質半導体膜１６０１は、Ｓｉ_X
Ｇｅ_1-X（０＜Ｘ＜１）、好ましくは、シリコンを主成
分としゲルマニウムを０．１原子％〜１０原子％未満、
好ましくは１〜５原子％の範囲で含有している非晶質半
導体膜（ゲルマニウムを含む非晶質シリコン膜）を用い
る。また、非晶質半導体中に含まれる窒素及び炭素の濃
度は５×１０¹⁸／ｃｍ³未満、酸素の濃度は１×１０¹⁹
／ｃｍ³未満とすることが好ましく、後に行われる非晶
質半導体膜の結晶化の過程において、作製される結晶質
半導体膜の電気的特性に悪影響が出ないようにする。

【０２６４】第１の非晶質半導体膜１６０１の成膜方法
は、特に限定されず、プラズマＣＶＤ法や減圧ＣＶＤ法
で形成してもよいし、ゲルマニウムを含むシリコンから
なるターゲットを用いたスパッタ法で形成してもよい
し、プラズマＣＶＤ法や減圧ＣＶＤ法やスパッタ法で得
られたシリコン膜にゲルマニウムをイオン注入して形成
してもよい。

【０２６５】第２の非晶質半導体膜１６０２は、プラズ
マＣＶＤ法や減圧ＣＶＤ法やスパッタ法を用いて形成さ
れるシリコンを主成分とする非晶質半導体膜（非晶質シ
リコン膜）を用いる。また、非晶質半導体中に含まれる
窒素及び炭素の濃度は５×１０¹⁸／ｃｍ³未満、酸素の
濃度は１×１０¹⁹／ｃｍ³未満とすることが好ましく、
後に行われる非晶質半導体膜の結晶化の過程において、
作製される結晶質半導体膜の電気的特性に悪影響が出な
いようにする。

【０２６６】第３の非晶質半導体膜１６０３は、第１の
非晶質半導体膜と同様の非晶質半導体膜（ゲルマニウム
を含む非晶質シリコン膜）を用いる。また、第１の非晶
質半導体膜と同様に、非晶質半導体中に含まれる窒素及
び炭素の濃度は５×１０¹⁸／ｃｍ³未満、酸素の濃度は
１×１０¹⁹／ｃｍ³未満とすることが好ましい。

【０２６７】第３の非晶質半導体膜１４０３の成膜方法
は、第１の非晶質半導体膜と同じ形成方法を用いればよ
い。

【０２６８】また、汚染を防ぐために大気に触れること
なく、第１の非晶質半導体膜１６０１と第２の非晶質半
導体膜１６０２と第３の非晶質半導体膜１６０３とを連
続的に成膜することが好ましい。

【０２６９】次いで、レーザー光の照射を行い結晶化さ
せて第１の結晶質半導体膜１６０４と第２の結晶質半導
体膜１６０５と第３の結晶質半導体膜１６０６とを形成
する。（図２３（Ｂ））なお、レーザー処理は実施の形
態で示した方法を用いればよい。

【０２７０】次いで、公知のフォトリソグラフィ法によ
りパターニングを行い、ゲルマニウムを含むシリコン層
１６０７と、シリコン層１６０８と、ゲルマニウムを含
むシリコン層１６０９とからなる積層構造を有する結晶
質半導体層を形成する。（図２３（Ｃ））

【０２７１】こうして得られた積層構造を有する結晶質
半導体層を用いたＴＦＴ等の素子は優れた電気特性を有
する。

【０２７２】なお、本実施例は実施例１乃至７のいずれ
か一と自由に組み合わせることができる。

【０２７３】［実施例１１］本実施例は、図２４を用い
て、実施例１とは異なる方法でアクティブマトリクス基
板を形成した例を示す。

【０２７４】まず、実施の形態及び実施例１に従って、
基板３００上に下地絶縁膜３０８ａ、３０８ｂを形成
し、さらにその上に各ＴＦＴ３０１〜３０４の活性層及
び保持容量３０５の半導体層を形成する。

【０２７５】次いで、ゲート絶縁膜、第１の導電膜（Ｔ
ａＮ）、及び第２の導電膜（Ｗ）を積層形成する。ここ
では、第１の導電膜としてＴａＮ、第２の導電膜として
Ｗを用いる例を示すが、特に限定されないことはいうま
でもない。

【０２７６】次いで、フォトリソグラフィ法を用いてレ
ジストからなるマスクを形成し、電極及び配線を形成す
るための第１のエッチング処理を行う。本実施例ではＩ
ＣＰエッチング法を用い、エッチング用ガスにＣＦ₄と
Ｃｌ₂とを用い、１Paの圧力でコイル型の電極に５００W
のＲＦ（13.56MHz）電力を投入してプラズマを生成して
エッチングを行った。

【０２７７】上記第１のエッチング処理により、基板側
に印加するバイアス電圧の効果により第１の導電層及び
第２の導電層の端部がテーパー形状となる。このテーパ
ー部の角度は１５〜４５°となる。こうして第１の導電
膜及び第２の導電膜をエッチングして、第１の形状の導
電層（第１の導電層と第２の導電層）を形成する。この
第１のエッチングの際、第１の形状の導電層で覆われな
い領域のゲート絶縁膜は２０〜５０nm程度エッチングさ
れる。

【０２７８】次いで、上記レジストからなるマスクを除
去せずに第２のエッチング処理を行う。エッチング用ガ
スにＣＦ₄とＣｌ₂とＯ₂とを用い、１Paの圧力でコイル
型の電極に５００WのＲＦ（13.56MHz）電力を投入して
プラズマを生成してエッチングを行った。

【０２７９】上記第２のエッチング処理によりＷ膜を異
方性エッチングし、かつ、第１の導電層であるＴａＮ膜
がＷ膜より遅いエッチング速度でわずかにエッチングさ
れ、第２の形状の導電層（第１の導電層と第２の導電
層）を形成する。なお、この第２のエッチングの際にお
いても、第２の形状の導電層で覆われない領域のゲート
絶縁膜は、さらにエッチングされて薄くなる。

【０２８０】次いで、第１のドーピング処理を行う。こ
こでは、高い加速電圧の条件にしてｎ型を付与する不純
物元素（リンまたは砒素）をドーピングし、自己整合的
に不純物領域（Ａ）を形成する。ドーピングは、第２の
導電層を不純物元素に対するマスクとして用い、第１の
導電層のテーパ―部下方における半導体層にも不純物元
素が添加されるようにドーピングする。

【０２８１】次いで、レジストからなるマスクを除去し
た後、第２の形状の導電層をマスクとして用い、ゲート
絶縁膜を選択的に除去して絶縁層を形成する。

【０２８２】次いで、フォトリソグラフィ法を用いてレ
ジストからなるマスクを形成した後、第２のドーピング
処理を行う。この場合、第１のドーピング処理よりもド
ーズ量を上げ、低い加速電圧の条件としてｎ型を付与す
る不純物元素を半導体層にドーピングして不純物領域
（Ｂ）を形成する。こうして、ｎチャネル型ＴＦＴのソ
ース領域またはドレイン領域となる不純物領域（Ｂ）３
０９、３１０、３１１を形成することができた。また、
画素部において、第２の形状の導電層（ゲート電極）３
１３と重なる不純物領域（Ａ）３１２ａと、不純物領域
（Ｂ）３１１との間には、第２の形状の導電層（ゲート
電極）と重ならない領域３１２ｂが形成される。この領
域３１２ｂはＬＤＤ領域として機能する。

【０２８３】そして、レジストからなるマスクを除去し
た後、ｎチャネル型ＴＦＴを覆って新たにレジストから
なるマスクを形成して、第３のドーピング処理を行う。
この第３のドーピング処理により、ｐチャネル型ＴＦＴ
の活性層となる半導体層に前記一導電型とは逆の導電型
を付与する不純物元素が添加された不純物領域（Ｃ）３
１９〜３２３を自己整合的に形成する。本実施例では、
不純物領域（Ｃ）はジボラン（Ｂ₂Ｈ₆）を用いたイオン
ドープ法で形成する。なお、不純物領域（Ｃ）３１９〜
３２３にはそれぞれ異なる濃度でリンが添加されている
が、そのいずれの領域においてもｐ型を付与する不純物
元素の濃度を２×１０²⁰〜２×１０²¹atoms/cm³となる
ようにドーピング処理することにより、ｐチャネル型Ｔ
ＦＴのソース領域およびドレイン領域として機能するた
めに何ら問題は生じない。

【０２８４】次いで、レジストからなるマスクを除去
し、全面を覆う第１の層間絶縁膜３２４を形成する。

【０２８５】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。

【０２８６】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。半導体層と重なる第２の形状の
導電層３１３〜３１６がゲート電極として機能する。ま
た、３１７はソース配線、３１８は保持容量を形成する
電極として機能する。

【０２８７】さらに、３％の水素を含む窒素雰囲気中
で、３００〜５５０℃で１〜１２時間の熱処理を行い、
半導体層を水素化する工程を行う。

【０２８８】次いで、第１の層間絶縁膜３２４上に有機
樹脂材料から成る第２の層間絶縁膜３２５を形成する。
次いで、ソース配線３１７に達するコンタクトホールと
不純物領域（Ｂ）３０９〜３１１、及び各不純物領域
（Ｃ）３１９、３２２に達するコンタクトホールを形成
するためのパターニングを行う。

【０２８９】そして、駆動回路において、不純物領域
（Ｂ）３０９〜３１１または不純物領域（Ｃ）３１９、
３２２とそれぞれ電気的に接続する配線３２６〜３３１
を形成する。

【０２９０】また、画素部においては、画素電極３３
２、ゲート配線３３３、接続電極３３４を形成する。こ
の接続電極３３４によりソース配線３１７は、画素ＴＦ
Ｔと電気的な接続が形成される。また、ゲート配線３３
３は、ゲート電極（第２の形状の導電層３１３）と電気
的な接続が形成される。また、画素電極３３２は、画素
ＴＦＴのドレイン領域と電気的な接続が形成され、さら
に保持容量を形成する一方の電極として機能する半導体
層と電気的な接続が形成される。

【０２９１】以上の様にして、ｎチャネル型ＴＦＴ３０
１、ｐチャネル型ＴＦＴ３０２、ｎチャネル型ＴＦＴ３
０３を有する駆動回路３０６と、画素ＴＦＴ３０４、保
持容量３０５とを有する画素部３０７を同一基板上に形
成することができる。

【０２９２】駆動回路のｎチャネル型ＴＦＴ３０１の半
導体層はチャネル形成領域３３７、ゲート電極を形成す
る第２の形状の導電層３１４と重なる不純物領域（Ａ）
３３５（ＧＯＬＤ領域）とソース領域またはドレイン領
域として機能する不純物領域（Ｂ）３０９を有してい
る。また、ｐチャネル型ＴＦＴ３０２の半導体層はチャ
ネル形成領域３３８、ゲート電極を形成する第２の形状
の導電層３１５と重なる不純物領域（Ｃ）３２１、ソー
ス領域またはドレイン領域として機能する不純物領域
（Ｃ）３１９、３２０を有している。また、ｎチャネル
型ＴＦＴの半導体層はチャネル形成領域３３９、ゲート
電極を形成する第２の形状の導電層３１６と重なる不純
物領域（Ａ）３３６（ＧＯＬＤ領域）、ソース領域また
はドレイン領域として機能する不純物領域（Ｂ）３１０
を有している。

【０２９３】画素部の画素ＴＦＴの半導体層はチャネル
形成領域３４０、ゲート電極を形成する第２の形状の導
電層３１３と重なる不純物領域（Ａ）３１２ａ（ＧＯＬ
Ｄ領域）、ゲート電極の外側に形成される不純物領域３
１２ｂ（ＬＤＤ領域）とソース領域またはドレイン領域
として機能する不純物領域（Ｂ）３１１を有している。
また、保持容量の一方の電極として機能する半導体層３
２２、３２３には不純物領域（Ｃ）と同じ濃度で、それ
ぞれｐ型を付与する不純物元素が添加されている。保持
容量は、絶縁層３４１（ゲート絶縁膜と同一膜）を誘電
体として、電極３１８と、半導体層３２２、３２３とで
形成している。

【０２９４】以降の工程は実施例１に従えばよいのでこ
こでは省略する。

【０２９５】［実施例１２］本実施例は、実施の形態に
示したレーザー処理とは異なる方法で結晶化を行った例
を示す。

【０２９６】本実施例では、薄い金属板をレーザーの光
路上に設け、レーザー光強度を空間的に変調させて、レ
ーザー光が照射されている半導体膜中に適度な温度勾配
を形成し、ラテラル方向に結晶成長させる。

【０２９７】図２５は、本実施例のレーザー処理を模式
的に示した図である。

【０２９８】図２５中、１７００は基板、１７０１は第
１の非晶質半導体膜（ゲルマニウム含む非晶質シリコン
膜）、１７０２は第２の非晶質半導体膜（非晶質シリコ
ン膜）である。

【０２９９】レーザー光１７０３は第１の非晶質半導体
膜及び第２の非晶質半導体膜に照射されるが、レーザー
光の光路の一部に配置された薄い金属板１７０４によっ
て回折を生じさせてエネルギー強度に変化を与える。即
ち、レーザー光強度を空間的に変調させて、レーザー光
が照射されている半導体膜中に適度な温度勾配を形成す
る。こすることによって、ラテラル方向に結晶成長して
良好な結晶質半導体膜を形成することができる。

【０３００】本実施例ではレーザー光強度を空間的に変
調させる手段として、薄い金属板を用いたが、特に限定
されず、レンズや光学フィルター等を用いてレーザー光
強度を空間的に変調させてもよい。

【０３０１】なお、本実施例は実施例１乃至１１のいず
れか一と自由に組み合わせることができる。

【０３０２】［実施例１３］図２６で説明する結晶質半
導体膜の作製方法は、絶縁表面上にシリコンを主成分と
し、ゲルマニウムを含有する第１の非晶質半導体膜と、
シリコンを主成分とする第２の非晶質半導体膜を形成
し、第２の非晶質半導体膜の全面にシリコンの結晶化を
助長する元素を添加して結晶化を行う方法である。ま
ず、図２６（Ａ）において、ガラス基板３２０１はコー
ニング社の#１７３７ガラス基板に代表されるガラス基
板を用いる。基板３２０１の表面には、ブロッキング層
３２０２としてプラズマＣＶＤ法でＳｉＨ₄とＮ₂Ｏを用
い酸化窒化シリコン膜を５０〜２００ｎｍの厚さに形成
する。その一例は、プラズマＣＶＤ法でＳｉＨ₄とＮＨ₃
とＮ₂Ｏから作製される酸化窒化シリコン膜を５０ｎ
ｍ、及びＳｉＨ₄とＮ₂Ｏから作製される酸化窒化シリコ
ン膜を１００ｎｍ積層させた２層構造や、或いは、窒化
シリコン膜とＴＥＯＳ（Tetraethyl Ortho Silicate）
を用いて作製される酸化シリコン膜を積層させた２層構
造としても良い。ブロッキング層３２０２はガラス基板
に含まれるアルカリ金属がこの上層に形成する半導体膜
中に拡散しないために設ける。

【０３０３】シリコンを主成分とし、ゲルマニウムを含
む第１の非晶質半導体膜３２０３はプラズマＣＶＤ法に
より作製し、ＳｉＨ₄とＨ₂で１０％に希釈されたＧｅＨ
₄ガスを反応室に導入し、グロー放電分解して基板３２
０１上に堆積させる。作製条件は表１に従うものとす
る。ＳｉＨ₄ガスと、Ｈ₂で１０％に希釈されたＧｅＨ₄
ガスの合計流量は１００ＳＣＣＭとし、Ｈ₂で１０％に
希釈されたＧｅＨ₄ガスの流量を５〜５０ＳＣＣＭの範
囲で変化させて第１の非晶質半導体膜３２０３を形成す
る。

【０３０４】次いで、ＳｉＨ₄ガスを用いてシリコンを
主成分とする第２の非晶質半導体膜３２０４の形成を行
う。第１の非晶質半導体膜は５〜３０ｎｍの厚さに、第
２の非晶質半導体膜に厚さは１５〜７０ｎｍの厚さに形
成する。

【０３０５】そして図２６（Ｂ）で示すように、重量換
算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を
スピナーで塗布してニッケル含有層３２０５を形成す
る。この場合、当該溶液の馴染みをよくするために、第
２の非晶質半導体膜３２０４の表面処理として、オゾン
含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ
酸と過酸化水素水の混合液でエッチングして清浄な表面
を形成した後、再度オゾン含有水溶液で処理して極薄い
酸化膜を形成しておく。シリコンの表面は本来疎水性な
ので、このように酸化膜を形成しておくことにより酢酸
ニッケル塩溶液を均一に塗布することができる。

【０３０６】次に、５００℃にて１時間の加熱処理を行
い、第１の非晶質半導体膜及び第２の非晶質半導体膜に
含まれる水素を放出させる。そして、５５０℃にて４時
間に加熱処理を行う。こうして、図２６（Ｃ）に示す第
１の結晶質半導体膜３２０６、第２の結晶質半導体膜３
２０７を得ることができる。結晶化は前述のように第１
の非晶質半導体膜から始まり、その結晶方位を反映して
第２の非晶質半導体膜が結晶化する。

【０３０７】さらに結晶化率（膜の全体積における結晶
成分の割合）を高め、結晶粒内に残される欠陥を補修す
るために、第１の結晶質半導体膜３２０６、第２の結晶
質半導体膜３２０７に対してレーザー光３２０８を照射
するレーザー処理を行う。レーザーは波長３０８ｎｍに
て３０Ｈｚで発振するエキシマレーザー光を用いる。当
該レーザー光は光学系にて４００〜６００ｍＪ／ｃｍ²
に集光し、９０〜９５％のオーバーラップ率をもってレ
ーザー処理を行う。こうして図２６（Ｄ）に示す結晶質
半導体膜３２０９を得ることができる。

【０３０８】[実施例１４]非晶質半導体膜の結晶化を助
長する元素を選択的に形成する方法を図２７を用いて説
明する。図２７（Ａ）において、基板３２０１はガラス
基板または石英基板を採用する。ガラス基板を用いる場
合には、実施例１３と同様にブロッキング層３２０２を
設ける。

【０３０９】シリコンを主成分とし、ゲルマニウムを含
む第１の非晶質半導体膜３２０３、シリコンを主成分と
する第２の非晶質半導体膜３２０４は共に実施例１３と
同様に形成する。また、プラズマＣＶＤ法の他に、減圧
ＣＶＤ法を用い、Ｓｉ₂Ｈ₆とＧｅＨ₄を４００〜５００
℃の温度で分解して形成する方法も採用可能である。

【０３１０】そして、第２の非晶質半導体膜３２０４上
に１５０ｎｍの厚さの酸化シリコン膜３２１０を形成す
る。酸化シリコン膜の作製方法は限定されないが、例え
ば、オルトケイ酸テトラエチル（Tetraethyl Ortho Sil
icate：ＴＥＯＳ）とＯ₂とを混合し、反応圧力４０Ｐ
ａ、基板温度３００〜４００℃とし、高周波（１３．５
６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ²で放電さ
せ形成する。

【０３１１】次に、酸化シリコン膜３２１０に開孔部３
２１１を形成し、重量換算で１０ｐｐｍのニッケルを含
む酢酸ニッケル塩溶液を塗布する。これにより、ニッケ
ル含有層３２１２が形成され、ニッケル含有層３２１２
は開孔部３２１１の底部のみで第２の非晶質半導体膜３
２０４と接触する。

【０３１２】結晶化は、加熱処理の温度５００〜６５０
℃で４〜２４時間、例えば５７０℃にて１４時間の熱処
理を行う。ニッケルは第２の非晶質半導体膜３２０４と
の接触部から第２及び第１の非晶質半導体膜中に拡散
し、ＮｉＳｉ₂による核が形成される。そして、その核
から基板表面と平行な方向に結晶化が進行する。こうし
て形成された第１の結晶質半導体膜３２１４、第２の結
晶質半導体膜３２１３は棒状または針状の結晶が集合し
て成り、その各々の結晶は巨視的に見ればある特定の方
向性をもって成長している。３２１５は相互に成長して
きた結晶の成長端であり、この部分にはニッケルが他の
領域と比較して高い濃度で存在している。その後、酸化
シリコン膜３２１０を除去すれば図２７（Ｃ）に示す結
晶質半導体膜を得ることができる。

【０３１３】[実施例１５]実施例１３又は実施例１４の
方法に従い作製される結晶質半導体膜には結晶化におい
て利用したシリコンの結晶化を助長する元素が残存して
いる。それは膜中において一様に分布していないにし
ろ、平均的な濃度とすれば、１×１０¹⁹／ｃｍ³を越え
る濃度で残存している。勿論、このような状態でもＴＦ
Ｔをはじめ各種半導体装置のチャネル形成領域に用いる
ことが可能であるが、より好ましくは、ゲッタリングに
より当該金属元素を除去することが望ましい。

【０３１４】本実施例はゲッタリング方法の一例を図２
８により説明する。図２８（Ａ）において、基板３２０
１は実施例１３または実施例１４のガラス基板、或いは
石英基板が採用される。ガラス基板を用いる場合には、
実施例１３と同様にブロッキング層３２０２を設ける。
また、第１の結晶質半導体膜３２１４、第２の結晶質半
導体膜３２１３は実施例１３又は実施例１４のいずれの
方法で作製されたものであっても良い。第２の結晶質半
導体膜３２１３の表面には、マスク用の酸化シリコン膜
３２２０が１５０ｎｍの厚さに形成され、開孔部３２２
１が設けられ結晶質シリコン膜が露出した領域が設けら
れている。実施例１４に従う場合には、図２７（Ａ）で
示す酸化シリコン膜３２１０をそのまま利用可能であ
り、図２７（Ｂ）の工程の後からそのまま本実施例の工
程に移行することもできる。そして、イオンドープ法に
よりリンを添加して、１×１０¹⁹〜１×１０²²／ｃｍ³
の濃度のリン添加領域３２２２を形成する。

【０３１５】そして、図２８（Ｂ）に示すように、窒素
雰囲気中で５５０〜８００℃、５〜２４時間、例えば６
００℃にて１２時間の熱処理を行うと、リン添加領域３
２２２がゲッタリングサイトとして働き、第１の結晶質
半導体膜３２１４及び第２の結晶質半導体膜３２１３に
残存していた触媒元素はリン添加領域３２２２に偏析さ
せることができる。

【０３１６】その後、図２８（Ｃ）で示すようにマスク
用の酸化シリコン膜３２２０と、リンが添加領域３２２
２とをエッチングして除去することにより、結晶化の工
程で使用した金属元素の濃度が１×１０¹⁷／ｃｍ³未満
にまで低減された第１の結晶質半導体膜３２２５、第２
の結晶質半導体膜３２２４を得ることができる。

【０３１７】[実施例１６]本実施例は、結晶粒内欠陥、
或いは、絶縁膜との界面準位を低減し、ＴＦＴなどで好
適に利用できる方法を示す。図２９（Ａ）で示す第１の
結晶質半導体膜３３５２、第２の結晶質半導体膜３３５
３は実施例１３又は実施例１４にて作製されるものが適
用される。或いは、実施例１５で説明するゲッタリング
処理が施されたものであっても良い。しかしながら、本
実施例においては、少なくとも７００〜１０００℃程度
の耐熱性を有する基板が必要であり、石英基板３３５１
を用いる必要がある。

【０３１８】第２の結晶質半導体膜３３５３の絶縁膜３
３５４は、酸化シリコンを主成分とする材料で形成す
る。例えば、プラズマＣＶＤ法で作製される酸化シリコ
ン膜または酸化窒化シリコン膜を５０ｎｍの厚さで形成
する。

【０３１９】絶縁膜３３５４が形成された状態で、図２
９（Ｂ）で示すように、ハロゲン（代表的には塩素）と
酸素を含む雰囲気中で加熱処理を行う。本実施例では、
９５０℃にて３０分とする。尚、処理温度は７００〜１
１００℃の範囲で選択すれば良く、処理時間も１０分か
ら８時間の間で選択することが可能である。

【０３２０】この加熱処理により第２の結晶質半導体膜
３３５３と絶縁膜３３５４との界面で約２０ｎｍの酸化
膜３３５５が形成され、膜厚の薄くなった第２の結晶質
半導体膜３３５６が形成される。また、ハロゲン雰囲気
での酸化の過程で、絶縁膜３３５４と第１及び第２の結
晶質半導体膜に含まれる不純物元素の内、特に金属不純
物元素はハロゲンと化合物を形成し気相中に除去するこ
とができる。さらに、このような処理により得られる酸
化膜３３５５と第２の結晶質半導体膜３３５６の界面
は、界面準位密度が低くなり非常に良好なものとなる。

【０３２１】[実施例１７]次に、このようなゲルマニウ
ムを含む結晶質シリコン膜を利用して、ＴＦＴを作製す
る例を示す。図３０は本実施例の作製工程を説明する図
であり、ｎチャネル型ＴＦＴを作製する工程を示す。勿
論、同様の工程によりｐチャネル型ＴＦＴを作製するこ
ともできる。

【０３２２】図３０（Ａ）において、基板３３０１上に
はシリコンを主成分とし、ゲルマニウムを含有する第１
の結晶質半導体膜３３２０とシリコンを主成分とする第
２の結晶質半導体膜３３２１を形成するが、これらの結
晶質半導体膜は、実施例１３〜実施例１６で示す方法に
より作製されるものであれば何れも適用可能である。Ｔ
ＦＴを作製するに当たっては、素子分離のため所定の大
きさにエッチングし、島状に分割しておく。基板３３０
１がガラス基板である場合には、ブロッキング層３３０
２を設ける。

【０３２３】絶縁膜３３０７はＴＦＴにおいてゲート絶
縁膜として利用されるものであり３０〜２００ｎｍの厚
さで形成する。この絶縁膜３３０７はプラズマＣＶＤ法
によりＳｉＨ₄とＮ₂Ｏとから作製される酸化窒化シリコ
ン膜、或いはＴＥＯＳとＮ₂Ｏとから作製される酸化窒
化シリコン膜などで形成する。本実施例では前者を選択
し、７０ｎｍの厚さに形成する。また、実施例１６で示
す方法で絶縁膜３３０７を形成しても良い。

【０３２４】低濃度ドレイン（ＬＤＤ：Lightly Doped
Drain）領域を形成する場合には、この段階でマスク３
３２２を形成し、イオンドープ法またはイオン注入法な
どで一導電型の不純物を第１及び第２の結晶質半導体膜
に添加して第１の不純物領域３３２３を形成する。ｎチ
ャネル型ＴＦＴの場合にはリンを添加し、第１の不純物
領域３３２３におけるリンの平均濃度は１×１０¹⁶〜１
×１０¹⁹／ｃｍ³の範囲とする。

【０３２５】そして、図３０（Ｂ）で示すように絶縁膜
３３０７上には、タンタル、タングステン、チタン、ア
ルミニウム、モリブデンから選ばれた一種または複数種
の元素を成分とする導電性材料でゲート電極３３２４を
形成する。

【０３２６】次に、図３０（Ｃ）で示すように、ＴＦＴ
のソース及びドレイン領域を形成する第２の不純物領域
３３２５を形成する。第２の不純物領域３３２５はイオ
ンドープ法により形成し、ｎチャネル型ＴＦＴであれば
リン、砒素に代表される周期律表第１５族の元素、ｐチ
ャネル型ＴＦＴであればボロンに代表される周期律表第
１３族の元素を添加する。

【０３２７】その後、図３０（Ｄ）に示すように、プラ
ズマＣＶＤ法により作製される窒化シリコン膜、窒化酸
化シリコン膜により層間絶縁膜３３２７を形成する。ま
た、添加された不純物元素は活性化のために３５０〜５
００℃の加熱処理が必要とされるが、この加熱処理は層
間絶縁膜３３２７を形成した後に行い、窒化シリコン
膜、窒化酸化シリコン膜中に含まれる水素を放出させ、
第１及び第２の結晶質半導体膜に拡散させることによ
り、当該結晶質半導体膜中の欠陥を水素で補償すること
ができる。さらに、ソース及びドレイン電極３３２８を
形成しＴＦＴを得ることができる。

【０３２８】こうして作製されるｎチャネル型ＴＦＴ
は、第１及び第２の結晶質半導体膜によって形成される
チャネル形成領域３３２９、ＬＤＤ領域（第１の不純物
領域）３３２６、ソースまたはドレイン領域（第３の不
純物領域）３３２５を有している。図３０（Ｃ）で示す
ようにＬＤＤ領域３３２６はゲート電極３３２４とオー
バーラップさせて形成することも可能である。勿論、シ
ングルドレイン構造やＬＤＤ構造を形成することも可能
である。こうして作製されるＴＦＴは、アクティブマト
リクス型の液晶表示装置やＥＬ表示装置を作製するため
のＴＦＴとて、また従来の半導体基板にて作製されるＬ
ＳＩに代わる薄膜集積回路を実現するＴＦＴとして用い
ることができる。

【０３２９】[実施例１８]本実施例は、ｎチャネル型Ｔ
ＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣ
ＭＯＳ型のＴＦＴを作製する一例について図３１を用い
て説明する。

【０３３０】図３１（Ａ）において、基板３３０１上に
はシリコンを主成分とし、ゲルマニウムを含有する第１
の結晶質半導体膜３３０３と、シリコンを主成分とする
第２の結晶質半導体膜３３０４を形成する。これらの結
晶質半導体膜は実施例１３〜実施例１６で示す工程によ
り作製されるいずれのものも適用可能である。また、基
板３３０１がガラス基板である場合には、ブロッキング
層３３０２を設ける。結晶質半導体膜は素子分離のため
所定の大きさにエッチングされ、島状の半導体層３３０
５、３３０６が形成されている。

【０３３１】第１絶縁膜３３０７はＴＦＴにおいてゲー
ト絶縁膜として利用されるものであり３０〜２００ｎｍ
の厚さで形成する。この第１絶縁膜３３０７はプラズマ
ＣＶＤ法によりＳｉＨ₄とＮ₂Ｏとから作製される酸化窒
化シリコン膜、或いはＴＥＯＳとＮ₂Ｏとから作製され
る酸化窒化シリコン膜などで形成する。本実施例では前
者を選択し、７５ｎｍの厚さに形成する。また、実施例
１６で示す方法で第１絶縁膜３３０７を形成しても良
い。

【０３３２】第１絶縁膜３３０７上には、タンタル、タ
ングステン、チタン、アルミニウム、モリブデンから選
ばれた一種または複数種の元素を成分とする導電性材料
でゲート電極３３０８、３３０９を形成する。

【０３３３】次に、図３１（Ｂ）ではｎチャネル型ＴＦ
ＴのＬＤＤ領域を形成するためにイオンドープ法でリン
をドーピングする。ドーピングガスにはＨ₂で０．１〜
５％に希釈したフォスフィン（ＰＨ₃）を用いる。ドー
ピングの条件は適宣決定するものとするが、半導体層３
３０５、３３０６に形成される第１不純物領域３３１
０、３３１１は平均的な濃度として１×１０¹⁷〜１×１
０¹⁹／ｃｍ³となるようにする。この際、ゲート電極３
３０８、３３０９はドーピングされるリンに対するマス
クとなり、不純物領域３３１０、３３１１は自己整合的
に形成される。

【０３３４】そして、図３１（Ｃ）で示すように、フォ
トレジストを用いたマスク３３１２を形成し、再びイオ
ンドープ法でリンをドーピングする。このドーピングに
より作製される第２不純物領域３３１３、３３１４のリ
ンの平均濃度は１×１０²⁰〜１×１０²¹／ｃｍ³となる
ようにする。こうして、半導体層３３０５に形成される
第１不純物領域３３１５はＬＤＤ領域となり、第２不純
物領域３３１３はソース及びドレイン領域となる。

【０３３５】ｐチャネル型ＴＦＴは図３１（Ｄ）で示す
ように、フォトレジストを用いたマスク３３１６を形成
し、半導体層３３０６にホウ素をドーピングする。ドー
ピングガスにはＨ₂で０．１〜５％に希釈したジボラン
（Ｂ₂Ｈ₆）を用いる。半導体層３３０６に形成される第
３不純物領域３３１７は、ｎ型からｐ型に反転させるた
めにリン濃度と比較して１．５〜３倍のホウ素を添加
し、平均濃度は１．５×１０²⁰〜３×１０²¹／ｃｍ³と
なるようにする。こうして、半導体層３３０６に形成さ
れる第３不純物領域３３１７はｐチャネル型ＴＦＴのソ
ース及びドレイン領域となる。

【０３３６】その後、プラズマＣＶＤ法により作製され
る窒化シリコン膜、窒化酸化シリコン膜により層間絶縁
膜３１８を形成する。また、添加された不純物元素は活
性化のために３５０〜５００℃の加熱処理が必要とされ
るが、この加熱処理は層間絶縁膜３３１８を形成した後
に行い、窒化シリコン膜、窒化酸化シリコン膜中に含ま
れる水素を放出させ、半導体層３３０５、３３０６に拡
散させることにより、水素化を行い半導体中及びその界
面の欠陥を補償することができる。さらに、ソース及び
ドレイン電極３３１９、３３２０を形成しＴＦＴを得る
ことができる。

【０３３７】以上の工程で、ｎチャネル型ＴＦＴとｐチ
ャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ型の
ＴＦＴを得ることができる。ｎチャネル型ＴＦＴはチャ
ネル形成領域３３２１とソース及びドレイン領域３３１
３との間にＬＤＤ領域３３１５が形成され、ドレイン端
における電界の集中を防いでいる。このようなＣＭＯＳ
型のＴＦＴは、アクティブマトリクス型の液晶表示装置
やＥＬ表示装置の駆動回路を形成することを可能とす
る。ｐチャネル型ＴＦＴには、チャネル形成領域３２２
とソースまたはドレイン領域３３１７が形成されてい
る。このようなｎチャネル型ＴＦＴまたはｐチャネル型
ＴＦＴは、画素部を形成するトランジスタに応用するこ
とができる。さらに、従来の半導体基板にて作製される
ＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用
いることができる。

【０３３８】[実施例１９]実施例１７及び実施例１８で
示すＴＦＴの作製方法を用いることにより、駆動回路と
画素部を同一基板上に形成したアクティブマトリクス型
の表示装置を作製することができる。図３２と図３３に
その一例を示す。

【０３３９】図３２は基板３４０１に形成された駆動回
路３４４４と画素部３４４５のＴＦＴの断面図を示して
いる。画素部３４４５における画素ＴＦＴ（スイッチン
グ用のＴＦＴ）３４４２と駆動回路３４４４のｎチャネ
ル型ＴＦＴ３４４１及びｐチャネル型ＴＦＴ３４４０
は、いずれも実施例１３〜実施例１６で示すいずれかの
方法により作製されるものを適用している。

【０３４０】図３２において、基板３４０１は、好適に
はバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラ
スなどのガラス基板などを用いる。その他に石英基板を
用いても良い。ガラス基板を用いる場合にはブロッキン
グ層３４０２が形成される。

【０３４１】画素部３４４５におけるスイッチング用の
画素ＴＦＴ３４４２と駆動回路３４４４のｎチャネル型
ＴＦＴ３４４１及びｐチャネル型ＴＦＴ３４４０の構造
に限定はないが、本実施例では実施例１７または実施例
１８により作製されるＴＦＴを用いて説明する。

【０３４２】駆動回路３４４４にはソースまたはドレイ
ン配線３４１５〜３４１８が形成されている。また、画
素部３４４５においては、画素電極３４１９、ゲート配
線３４２０、接続電極３４２１、ソース配線３４１１が
形成されている。ゲート電極３４０８〜３４１０の上層
に形成されるパッシベーション膜３４１３は窒化シリコ
ン膜や酸化窒化シリコン膜で５０〜２００ｎｍの厚さに
形成され、層間絶縁膜３４１４は酸化シリコンなどの無
機絶縁材料またはポリイミド、アクリルなどの有機絶縁
材料を用いて５００〜２０００ｎｍの厚さで形成されて
いる。

【０３４３】駆動回路３４４４のｐチャネル型ＴＦＴ３
４４０には、半導体層３４０３にチャネル形成領域３４
２２、ソース領域またはドレイン領域として機能するｐ
型の不純物領域３４２３を有している。

【０３４４】ｎチャネル型ＴＦＴ３４４１には、半導体
層３４０４にチャネル形成領域３４２４、ゲート電極３
４０９と重なるｎ型の不純物領域３４２５（ＧＯＬＤ領
域：Gate Overlapped Drain）とソース領域またはドレ
イン領域として機能するｎ型の不純物領域３４２６を有
している。

【０３４５】画素ＴＦＴ３４４２には、半導体層３４０
５にチャネル形成領域３４２７、ゲート電極３４１０の
外側に形成されるｎ型の不純物領域３４２８（ＬＤＤ領
域）とソース領域またはドレイン領域として機能するｎ
型の不純物領域３４２９、３４３０、３４３１を有して
いる。また、保持容量３４４３の一方の電極として機能
する半導体層３４０６はｎ型の不純物領域３４３２、３
４３３が形成されている。

【０３４６】画素部３４４５においては、接続電極３４
２１によりソース配線３４１１は、画素ＴＦＴ３４４２
のソースまたはドレイン領域３４２９と電気的な接続が
形成される。また、ゲート配線３４２０は、ゲート電極
３４１０と電気的な接続が形成される。また、画素電極
３４１９は、画素ＴＦＴ３４４２のソースまたはドレイ
ン領域３４３１及び保持容量３４４３の一方の電極であ
る半導体層３４０６の不純物領域３４３３と接続してい
る。

【０３４７】図３２における画素部３４４５の断面図
は、図３３で示すＡ−Ａ'線に対応したものである。ゲ
ート電極３４１０は隣接する画素の保持容量の一方の電
極を兼ね、画素電極３４５２と接続する半導体層３４５
３と重なる部分で容量を形成している。また、ソース配
線３４１１と画素電極３４１９及び隣接する画素電極３
４５１との配置関係は、画素電極３４１９、３４５１の
端部をソース配線３４１１上に設け、重なり部を形成す
ることにより、迷光を遮り遮光性を高めている。

【０３４８】[実施例２０]本実施例は、画素部と駆動回
路が同一基板上に形成されたモノシリック型の液晶表示
装置の構成の他の一例を図４３を用いて説明する。画素
部３８５２における画素ＴＦＴ（スイッチング用のＴＦ
Ｔ）３８５５と駆動回路３８５１のｎチャネル型ＴＦＴ
３８５４及びｐチャネル型ＴＦＴ３８５３に用いる結晶
質半導体膜は、実施例１３〜実施例１５で示すいずれか
の方法により作製されるものを適用している。

【０３４９】図４３において、基板３８０１は、好適に
はバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラ
スなどのガラス基板などを用いる。その他に石英基板を
用いても良い。ガラス基板を用いる場合にはブロッキン
グ層３８０２が形成される。３８１４、３８１５はパッ
シベーション膜であり、窒化シリコン膜や酸化窒化シリ
コン膜などから形成される。３８１６は層間絶縁膜であ
り、酸化シリコンなどの無機絶縁材料またはポリイミ
ド、アクリルなどの有機絶縁材料を用いて形成されてい
る。

【０３５０】画素部３８５２におけるスイッチング用の
画素ＴＦＴ３８５５と駆動回路３８５１のｎチャネル型
ＴＦＴ３８５４及びｐチャネル型ＴＦＴ３８５３はゲー
ト電極を利用して自己整合的に形成された不純物領域を
有している。

【０３５１】駆動回路３８５１には配線３８１２、３８
１７及びソースまたはドレイン配線３８１８〜３８２１
が形成されている。また、画素部３８５２においては、
画素電極３８２４、ゲート配線３８２３、接続電極３８
２２、ソース配線３８１３が形成されている。

【０３５２】駆動回路３８５１のｐチャネル型ＴＦＴ３
８５３には、半導体層３８０３にチャネル形成領域３８
２６、ソース領域またはドレイン領域として機能するｐ
型の不純物領域３８２７を有している。ｐ型の不純物領
域３８２７はゲート電極３８０８を利用して自己整合的
に形成されたものである。

【０３５３】ｎチャネル型ＴＦＴ３８５４には、半導体
層３８０４にチャネル形成領域３８２８、ゲート電極３
８０９と重なるｎ型の不純物領域３８２９とソース領域
またはドレイン領域として機能するｎ型の不純物領域３
８３０を有している。ｎ型の不純物領域３８２９はゲー
ト電極３８０９を利用して自己整合的に形成されてい
る。

【０３５４】画素ＴＦＴ３８５５には、半導体層３８０
５にチャネル形成領域３８３１、ゲート電極３８１０と
重なるｎ型の不純物領域３８３２ａ、ゲート電極３８１
０の外側に形成されるｎ型の不純物領域３８３２ｂ（Ｌ
ＤＤ領域）とソース領域またはドレイン領域として機能
するｎ型の不純物領域３８３３、３８３４、３８３５を
有している。ｎ型の不純物領域３８３２ａはゲート電極
３８１０を利用して自己整合的に形成されるものである
が、ｎ型の不純物領域３８３２ｂはマスクを用いて非自
己整合的に形成されるものである。また、保持容量３８
５６の一方の電極として機能する半導体層３８０６はｎ
型の不純物領域３８３７、３８３８と不純物が添加され
ない領域３８３６が形成されている。

【０３５５】画素部３８５２においては、接続電極３８
２２によりソース配線３８１３は、画素ＴＦＴ３８５５
のソースまたはドレイン領域３８３３と電気的に接続し
ている。また、ゲート配線３８２３は、ゲート電極３８
１０と電気的な接続が形成される。また、画素電極３８
２４は、画素ＴＦＴ３８５５のソースまたはドレイン領
域３８３５及び保持容量３８５６の一方の電極である半
導体層３８０６の不純物領域３８３８と接続している。

【０３５６】また、図４３における画素部３８５５のＡ
−Ａ'線は、図３３で示す画素の上面図と対応付けて見
ることができる。このような構造のＴＦＴを用いてアク
ティブマトリクス型の液晶表示装置やＥＬ表示装置の駆
動回路を形成することができる。それ以外にも、このよ
うなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、
画素部を形成するトランジスタに応用することができ
る。さらに、従来の半導体基板にて作製されるＬＳＩに
代わる薄膜集積回路を実現するＴＦＴとして用いること
ができる。

【０３５７】[実施例２１]ここでは、上記実施例１７又
は実施例１８で得られるＴＦＴを用いてＥＬ（エレクト
ロルミネセンス）表示装置を作製した例について図３４
を用い以下に説明する。

【０３５８】同一の絶縁体上に画素部とそれを駆動する
駆動回路を有した発光装置の例（但し封止前の状態）を
図３４に示す。なお、駆動回路には基本単位となるＣＭ
ＯＳ回路を示し、画素部には一つの画素を示す。このＣ
ＭＯＳ回路は実施例１８に従えば得ることができる。

【０３５９】図３４において、基板３６００は絶縁体で
あり、その上にはｎチャネル型ＴＦＴ３６０１、ｐチャ
ネル型ＴＦＴ３６０２、ｐチャネル型ＴＦＴからなるス
イッチングＴＦＴ３６０３およびｎチャネル型ＴＦＴか
らなる電流制御ＴＦＴ３６０４が形成されている。これ
らのＴＦＴのチャネル形成領域は、本発明に基づき作製
される結晶質半導体膜で形成され、その具体的な作製方
法は実施例１３〜実施例１６に示されている。

【０３６０】ｎチャネル型ＴＦＴ３６０１およびｐチャ
ネル型ＴＦＴ３６０２は実施例１８を参照すれば良いの
で省略する。また、スイッチングＴＦＴ３６０３はソー
ス領域およびドレイン領域の間に二つのチャネル形成領
域を有した構造（ダブルゲート構造）となっているが、
実施例１４でのｐチャネル型ＴＦＴの構造の説明を参照
すれば容易に理解できるので説明は省略する。なお、本
実施例はダブルゲート構造に限定されることなく、チャ
ネル形成領域が一つ形成されるシングルゲート構造もし
くは三つ形成されるトリプルゲート構造であっても良
い。

【０３６１】また、電流制御ＴＦＴ３６０４のドレイン
領域３６０５の上には第２層間絶縁膜３６０７が設けら
れる前に、第１層間絶縁膜３６０６にコンタクトホール
が設けられている。これは第２層間絶縁膜３６０７にコ
ンタクトホールを形成する際に、エッチング工程を簡単
にするためである。第２層間絶縁膜３６０７にはドレイ
ン領域３６０５に到達するようにコンタクトホールが形
成され、ドレイン領域３６０５に接続された画素電極３
６０８が設けられている。画素電極３６０８はＥＬ素子
の陰極として機能する電極であり、周期表の１族もしく
は２族に属する元素を含む導電膜を用いて形成されてい
る。本実施例では、リチウムとアルミニウムとの化合物
からなる導電膜を用いる。

【０３６２】次に、３６１３は画素電極３６０８の端部
を覆うように設けられた絶縁膜であり、本明細書中では
バンクと呼ぶ。バンク３６１３は珪素を含む絶縁膜もし
くは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹
脂膜の比抵抗が１×１０⁶〜１×１０¹²Ωｍ（好ましく
は１×１０⁸〜１×１０¹⁰Ωｍ）となるようにカーボン
粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊
を抑えることができる。

【０３６３】また、ＥＬ素子３６０９は画素電極（陰
極）３６０８、ＥＬ層３６１１および陽極３６１２から
なる。陽極３６１２は、仕事関数の大きい導電膜、代表
的には酸化物導電膜が用いられる。酸化物導電膜として
は、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれ
らの化合物を用いれば良い。なお、本明細書中では発光
層に対して正孔注入層、正孔輸送層、正孔阻止層、電子
輸送層、電子注入層もしくは電子阻止層を組み合わせた
積層体をＥＬ層と定義する。

【０３６４】尚、ここでは図示しないが陽極３６１２を
形成した後、ＥＬ素子３６０９を完全に覆うようにして
パッシベーション膜を設けることは有効である。パッシ
ベーション膜としては、炭素膜、窒化珪素膜もしくは窒
化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層も
しくは組み合わせた積層で用いる。

【０３６５】[実施例２２]図３９は本発明の結晶質半導
体膜を用いて作製される逆スタガ型のＴＦＴの断面図で
ある。シリコンを主成分とし、ゲルマニウムを含有する
第１の結晶質半導体膜及びシリコンを主成分とする第２
の結晶質半導体膜は、ガラスまたは石英などの基板３３
０１上にゲート電極３３６０、３３６１、ゲート絶縁膜
３３６２が形成された絶縁表面上にも形成可能である。
上記結晶質半導体膜を得る方法は、実施例１３〜実施例
１６の方法により作製することができる。

【０３６６】ゲルマニウムを含有する第１の結晶質半導
体膜及びシリコンを主成分とする第２の結晶質半導体膜
とを積層して島状の半導体層３３６３、３３６４が形成
されている。ｎチャネル型ＴＦＴ３３８０は半導体層３
３６３を用いて作製され、チャネル形成領域３３７３と
ｎ型不純物（ドナー）をドーピングして作製されるＬＤ
Ｄ領域３３７４及びソースまたはドレイン領域３３７５
が形成されている。ｐチャネル型ＴＦＴ３３８１は半導
体層３３６４を用いて作製され、チャネル形成領域３３
７６とｐ型不純物（アクセプタ）をドーピングして作製
されるソースまたはドレイン領域３３７７が形成されて
いる。

【０３６７】チャネル形成領域３３７３、３３７６上に
はチャネル保護膜３３６５、３３６６が形成され、パッ
シベーション膜３３６７、層間絶縁膜３３６８を介して
ソースまたはドレイン電極３３６９〜３３７２が形成さ
れている。このような逆スタガ型のＴＦＴを用いても、
アクティブマトリクス型の液晶表示装置やＥＬ表示装置
の駆動回路を形成することができる。それ以外にも、こ
のようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴ
は、画素部を形成するトランジスタに応用することがで
きる。さらに、従来の半導体基板にて作製されるＬＳＩ
に代わる薄膜集積回路を実現するＴＦＴとして用いるこ
とができる。

【０３６８】[実施例２３]本発明の結晶質半導体膜を用
いたアクティブマトリクス型表示装置の他の作製例を図
４０と図４１を用いて説明する。但し、説明を簡単にす
るために、ＣＭＯＳ回路と、ｎチャネル型ＴＦＴとを図
示することにする。

【０３６９】図４０（Ａ）において、３７０１は耐熱性
を有する基板であり、石英基板、シリコン基板、セラミ
ックス基板、金属基板（代表的にはステンレス基板）を
用いれば良い。どの基板を用いる場合においても、必要
に応じて下地膜（好ましくは珪素を主成分とする絶縁
膜）を設けても構わない。

【０３７０】次に、２０〜１５０ｎｍ（好ましくは３０
〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜を、
プラズマＣＶＤ法やスパッタ法、または減圧ＣＶＤ法な
どで形成する。本実施例では、シリコンを主成分とし、
ゲルマニウムを含有する第１の非晶質半導体膜を１０ｎ
ｍの厚さに形成し、シリコンを主成分とする第２の結晶
質半導体膜を４０ｎｍの厚さに形成する。また、ブロッ
キング層を形成する場合、非晶質半導体膜と同じ成膜法
で形成することが可能であるので、両者を連続形成して
も良い。ブロッキング層を形成した後、一旦大気雰囲気
に晒さないことでその表面の汚染を防ぐことが可能とな
り、作製するＴＦＴの特性バラツキやしきい値電圧の変
動を低減させることができる。

【０３７１】結晶化は実施例１３または実施例１４の方
法を適用して行い、シリコンを主成分とし、ゲルマニウ
ムを含有する第１の結晶質半導体膜３７０２と、シリコ
ンを主成分とする第２の結晶質半導体膜３７０３を形成
する。

【０３７２】そして、図４０（Ｂ）で示すように、第２
の結晶質半導体膜３７０３上に酸化シリコン膜からなる
１３０ｎｍの厚さの保護絶縁膜３７０４を形成する。そ
して第１及び第の結晶質半導体膜にゲッタリング領域を
形成するために、保護絶縁膜３７０４に開口部を形成す
る。

【０３７３】結晶化の過程で添加されたシリコンの結晶
化を助長する元素はリンによるゲッタリング作用を利用
して除去する。図４０（Ｃ）では、第１及び第２の結晶
質半導体膜にイオンドープ法によりリンを注入し、リン
添加領域３７０５を形成している。このとき、ドーピン
グの加速電圧と、酸化膜で成る保護絶縁膜３７０４の厚
さを最適化し、リンが保護絶縁膜３７０４を実質的に突
き抜けないようにする。ドーピングはリン（Ｐ）の濃度
が１×１０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｍ³程度にな
るように調節する。

【０３７４】その後、６００℃の窒素雰囲気にて１〜１
２時間（本実施例では１２時間）の加熱処理を行い、当
該元素のゲッタリングを行う。この加熱処理によりニッ
ケルに代表されるシリコンの結晶化を助長する元素はリ
ン添加領域３７０５に偏析させることができる。

【０３７５】次に図４０（Ｄ）に示すように、保護絶縁
膜３７０４をマスクとしてリン添加領域３７０５をエッ
チングする。そして保護絶縁膜３７０４を除去した後
に、第１及び第２の結晶質半導体膜を覆うように酸化シ
リコン膜３７０６を形成する。本実施例では２０ｎｍの
厚さで形成する。そして、９５０℃で酸素雰囲気下で熱
酸化し、図４０（Ｅ）に示すように酸化シリコン膜３７
０７を成長させる。その結果、第２の結晶質半導体膜３
７０９の膜厚は１５ｎｍ程度減少することになる。この
酸化シリコン膜の成長に伴って、過剰なシリコンが第２
の結晶質半導体膜３７０９中に押し出され、結晶質半導
体膜を緻密化させることができる。

【０３７６】そして、図４０（Ｆ）に示すように、酸化
シリコン膜３７０７を除去し、ｐチャネル型ＴＦＴが形
成される部分を覆ってマスク３７１０を形成する。第１
及び第２の結晶質半導体膜のｎチャネル型ＴＦＴが形成
される領域にはしきい値電圧を制御する目的で、ｐ型の
不純物としてボロン（Ｂ）をドーピングする。ドーピン
グは加速電圧３０ｋｅＶ程度で行い、ボロン（Ｂ）の濃
度が５×１０¹⁶〜５×１０¹⁷／ｃｍ³程度となるチャネ
ルドープ領域７１１を形成する。ここでのボロン（Ｂ）
添加は必ずしも必要でないが、チャネル形成領域３７１
１はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内
に収める手段として好適に用いることができる。

【０３７７】その後、マスク３７１０を除去して第１及
び第２の結晶質半導体膜をエッチングして、図４０
（Ｇ）に示す如く、島状の半導体層３７１２〜３７１４
を形成する。また、ここでは詳細に説明しないが、この
段階で画素部において保持容量を形成する半導体層３７
１４にリンを選択的に添加して不純物領域３７１５を形
成しておく。ドーピングは加速電圧１０ｋｅＶ程度で行
い、リン（Ｐ）の濃度が１×１０¹⁹〜１×１０²⁰ａｔｏ
ｍｓ／ｃｍ³程度になるように調節した。本実施例で
は、リン（Ｐ）の濃度が５×１０¹⁹ａｔｏｍｓ／ｃｍ³
となるように、イオンドーピング装置を用いて行った。

【０３７８】そして、図４０（Ｈ）に示すように半導体
層３７１２〜３７１４を覆って第１ゲート絶縁膜３７１
６を形成する。代表的には、酸化シリコン膜又は窒化シ
リコン膜からなる第１ゲート絶縁膜３７１６を、その膜
厚が５〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）
となるように形成すれば良い。本実施例では酸化シリコ
ン膜または酸化シリコンを主成分とする膜からなる第１
ゲート絶縁膜３７１６の膜厚を４０ｎｍとする。

【０３７９】そして、第１ゲート絶縁膜３７１６の一部
（保持容量形成部）をエッチングすることにより、半導
体膜３７１４の一部を露出させる。その後、第２ゲート
絶縁膜３７１７を形成する。代表的には、第２ゲート絶
縁膜３７１７の膜厚は５〜２００ｎｍ（好ましくは１０
０〜１５０ｎｍ）とすれば良い。本実施例では窒化シリ
コン膜からなる第２ゲート絶縁膜３７１７を、その膜厚
が２０ｎｍとなるように形成する。

【０３８０】そして、図４０（Ｉ）に示すように、ｎ型
の多結晶シリコンから成る第１の導電層と高融点金属か
ら成る第２の導電層を形成する。そして、これらの導電
層からゲート電極３７１８〜３７２０（第１の導電層３
７１８a〜３７２０ａと第２の導電層３７１８ｂ〜３７
２０ｂから成る積層体）と保持容量電極３７２１（第１
の導電層３７２１aと第２の導電層３７２１ｂから成る
積層体）を形成する。

【０３８１】第１導電膜はｎ型の不純物を有する結晶質
シリコン膜であり、ＣＶＤ法を用いて１５０ｎｍの膜厚
で形成されている。また第２導電膜はタングステンシリ
サイドであり、スパッタ法により１５０ｎｍの膜厚で形
成する。この場合、金属膜を用いるよりも若干抵抗が上
がるが、シリサイド膜と多結晶シリコン膜との積層構造
は耐熱性が高く、酸化にも強いので有効な構造である。
尚、第１導電膜は窒化タンタル（ＴａＮ）、窒化タング
ステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブ
デン（ＭｏＮ）、タングステンシリサイド、チタンシリ
サイドまたはモリブデンシリサイドで形成しても良く、
第２導電膜はタンタル（Ｔａ）、チタン（Ｔｉ）、モリ
ブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元
素、または前記元素を主成分とする合金か、前記元素を
組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ
−Ｔａ合金膜）で形成しても良い。

【０３８２】そして、図４１（Ａ）に示すように、ゲー
ト電極３７１８〜３７２０、保持容量電極３７２１をマ
スクとして利用し、半導体層３７１２、３７１３及び半
導体層３７１４の一部にｎ型の不純物（ドナー）をドー
ピングし、不純物領域３７２２〜３７２４を形成する。
ｎ型の不純物（ドナー）としては、リン（Ｐ）や砒素
（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加す
べく、フォスフィン（ＰＨ₃）を用いたイオンドープ法
を適用した。ドーピングは加速電圧４０ｋｅＶ程度で行
い、リン（Ｐ）の濃度が５×１０¹⁷〜５×１０¹⁸／ｃｍ
³程度になるように調節した。本実施例では、不純物領
域３７２２〜３７２４のリン（Ｐ）の濃度が１×１０¹⁸
／ｃｍ³となるように、イオンドーピング装置を用いて
行った。

【０３８３】次に、図４１（Ｂ）に示すように、ｐチャ
ネル型ＴＦＴとなる半導体層３７１２と、ｎチャネル型
ＴＦＴとなる半導体層３７１３、３７１４の一部を覆う
ようにレジストマスク３７２５〜３７２７を形成する。
そしてレジストマスク３７２５〜３７２７を利用して半
導体膜３７１３、３７１４の一部にｎ型の不純物をドー
ピングし、不純物領域３７２８、３７２９を形成する。
不純物領域３７２８、３７２９の形成は、フォスフィン
（ＰＨ₃）を用いたイオンドープ法で行い、ドーピング
は加速電圧４０ｋｅＶ程度で行い、リン（Ｐ）の濃度が
５×１０¹⁹〜５×１０²⁰／ｃｍ³程度になるように調節
する。本実施例では、不純物領域３７２８、３７２９の
リン（Ｐ）の濃度が１×１０²⁰／ｃｍ³で形成する。

【０３８４】図４１（Ｃ）では、レジストマスク３７２
５〜３７２７を除去し、ｎチャネル型ＴＦＴとなる部分
及び保持容量となる部分をレジストマスク３７３０で覆
う。そして半導体膜３７１２にｐ型の不純物（アクセプ
タ）をドーピングする。本実施例では、ジボラン（Ｂ₂
Ｈ₆）を用いたイオンドープ法で不純物領域３７３１を
形成する。ドーピングは加速電圧４０ｋｅＶ程度で行
い、ボロン（Ｂ）の濃度が５×１０¹⁹〜５×１０²⁰／ｃ
ｍ³程度になるように調節する。本実施例では、不純物
領域３７３１のボロン（Ｂ）の濃度が１×１０²⁰／ｃｍ
³となるようにする。不純物領域３７３１には、既に前
工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含ま
れているが、それに比して十分に高い濃度でボロン
（Ｂ）が添加されるので、導電型が反転し、ｐ型の導電
性が確保される。

【０３８５】そして、レジストマスク３７３０を除去し
た後、図４１（Ｄ）に示すように絶縁膜３７３２を形成
する。絶縁膜３７３２は窒化珪素膜からなり、ＣＶＤ法
によって膜厚７０ｎｍに形成する。

【０３８６】次に窒素雰囲気下、８５０℃で３０分の条
件で加熱することにより、不純物領域３７２３、３７２
４、３７３１に含まれる不純物が拡散してゲート電極３
７１８〜３７２０の下部にまで広がる。こうして、ゲー
ト電極３７１８〜３７２０の下部に位置する不純物領域
３７４７〜３７４９が形成される。この不純物領域はい
わばＬＤＤ領域であり、ゲート電極とオーバーラップさ
せて形成することによりドレイン端の高電界領域を緩和
して、ホットキャリアによる劣化防止に有効である。ま
た、上記熱処理によって不純物領域は活性化される。

【０３８７】次に、図４１（Ｅ）に示すように、酸化シ
リコン又は酸化窒化シリコンからなる第１の層間絶縁膜
３７３３を５００〜１５００ｎｍの厚さで形成する。本
実施例では、酸化窒化シリコンを用い１０００ｎｍの厚
さで形成した。その後、それぞれの半導体層に形成され
たソース領域またはドレイン領域に達するコンタクトホ
ールを形成し、ソースまたはドレイン配線３７３４〜３
７３９を形成する。なお、図示していないが、本実施例
ではこのソース配線、ドレイン配線を、Ｔｉ膜６０ｎ
ｍ、窒素を含むＴｉ膜４０ｎｍ、Ｓｉを含むアルミニウ
ム膜３００ｎｍ、Ｔｉ膜１００ｎｍをスパッタ法で連続
して形成した４層構造の積層膜とする。

【０３８８】さらに、図４１（Ｆ）で示すように、ソー
スまたはドレイン配線３７３４〜３７３９を覆うように
第１層間絶縁膜３７３３上に窒化シリコン膜からなるパ
ッシベーション膜３７４０を１００ｎｍの厚さで形成す
る。そしてパッシベーション膜３７４０を覆うようにし
て第２層間絶縁膜３７４１を形成する。この第２層間絶
縁膜３７４１はアクリル樹脂で形成し、厚さを８００ｎ
ｍとする。

【０３８９】アクリル樹脂からなる第２層間絶縁膜３７
４１を１５０℃、０．３ｈｒの条件で加熱した後、第２
層間絶縁膜３７４１の上にＴｉ膜またはＴｉを主成分と
する厚さが１００ｎｍの遮光膜３７４２を形成する。そ
して、遮光膜３７４２を覆うように第２層間絶縁膜３７
４１上に第３層間絶縁膜３７４３を形成する。第３層間
絶縁膜３７４３はアクリル樹脂からなり、その厚さは５
００ｎｍ〜１０００ｎｍで形成する。本実施例では第３
層間絶縁膜３７４３の厚さを８００ｎｍとする。

【０３９０】その後、第３層間絶縁膜３７４３上に画素
電極３７４４が形成され、コンタクトホールを介してソ
ースまたはドレイン電極３７３９と接続される。本実施
例では画素電極３７４４の厚さを２．８μｍとして形成
する。画素電極３７４４は透明導電膜を用いる。以上の
ようにして作製される、アクティブマトリクス型の表示
装置は駆動回路および画素部に様々な特徴を有してお
り、これらの相乗効果によって明るく高精細な画像が得
られ、動作性能および信頼性の高い電気光学装置を得
る。そして、そのような電気光学装置を部品として搭載
した高性能な電子機器を得る。

【０３９１】[実施例２４]実施例１５でリン元素を添加
した半導体膜をゲッタリングサイトとするゲッタリング
方法の一例を示したが、本実施例は、希ガス元素を含む
半導体膜、或いは希ガス元素を添加した半導体膜をゲッ
タリングサイトとするゲッタリング方法の一例を以下に
示す。なお、一般にゲッタリングは半導体中に取り込ま
れた金属不純物が、何らかのエネルギーでゲッタリング
サイトに偏析して、素子の能動領域の不純物濃度を低減
させる技術として知られている。

【０３９２】以下、図４４を用いて説明する。

【０３９３】まず、実施例１３に従って、[１０１]面の
配向率の高い結晶質シリコン膜を得る。

【０３９４】実施例１３に従って、４０００は絶縁表面
を有する基板上に４００１は酸化シリコン膜、窒化シリ
コン膜または酸化窒化シリコン膜（ＳｉＯ_xＮ_y）等の絶
縁膜から成る下地絶縁膜を形成する。ここでは、ガラス
基板を用い、下地絶縁膜４００１として２層構造から成
り、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜
される第１酸化窒化シリコン膜を５０〜１００ｎｍ、Ｓ
ｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜される第２酸化
窒化シリコン膜を１００〜１５０ｎｍの厚さに積層形成
する。また、下地絶縁膜４００１として窒化シリコン膜
の単層を用いることが好ましい。窒化シリコン膜を用い
た場合、ガラス基板に含まれるアルカリ金属が後に形成
される半導体膜中に拡散するのを防止するブロッキング
層としての効果に加え、後に行われるゲッタリング工程
でゲッタリング効率を向上させる効果も有する。ゲッタ
リングの際、ニッケルは酸素濃度の高い領域に移動しや
すい傾向があるため、半導体膜と接する下地絶縁膜を窒
化シリコン膜とすることは極めて有効である。また、酸
化窒化シリコン膜、窒化シリコン膜とを順次積層した積
層構造を用いてもよい。また、第１酸化窒化シリコン
膜、第２酸化窒化シリコン膜、窒化シリコン膜とを順次
積層した３層構造を用いてもよい。

【０３９５】次いで、実施例１３に従って、下地絶縁膜
上にプラズマＣＶＤ法、減圧熱ＣＶＤ法、またはスパッ
タ法で得られる非晶質半導体膜の積層膜を形成し、結晶
化を行い、ゲルマニウムを含む第１の結晶質シリコン膜
４００２ａ（膜厚５〜３０ｎｍ）と第２の結晶質シリコ
ン膜（膜厚１５〜７０ｎｍ）の積層膜を形成する。（図
４４（Ａ））

【０３９６】なお、後のゲッタリング処理の際、ニッケ
ルは酸素濃度の高い領域に移動しやすい傾向があるた
め、ゲルマニウムを含む結晶質シリコン膜４００２ａ、
４００２ｂ中の酸素濃度（ＳＩＭＳ分析）は、５×１０
¹⁸／ｃｍ³以下となるように形成することが望ましい。

【０３９７】また、上記結晶化の後、フッ酸を含むエッ
チャント、例えば希フッ酸やＦＰＭ（フッ酸、過酸化水
素水、純水との混合液）で偏析した金属元素を除去また
は低減してもよい。また、フッ酸を含むエッチャントで
表面をエッチング処理した場合には、ランプ光源からの
強光を照射して表面を平坦化することが望ましい。

【０３９８】また、上記結晶化の後、さらに結晶化を改
善するためのレーザー光またはランプ光源からの強光の
照射を行ってもよい。レーザには波長４００nm以下のエ
キシマレーザ光や、ＹＡＧレーザの第２高調波、第３高
調波を用いればよい。この結晶化を改善するためのレー
ザー光またはランプ光源からの強光の照射の後にフッ酸
を含むエッチャントで偏析した金属元素を除去または低
減してもよく、さらにランプ光源からの強光を照射して
表面を平坦化してもよい。

【０３９９】次いで、ゲルマニウムを含む結晶質シリコ
ン膜４００２ａ、４００２ｂ中に含まれる金属元素を除
去するためにゲッタリング処理を行う。まず、第２の結
晶質シリコン膜上にバリア層４００３を形成する。バリ
ア層４００３としては、金属元素（ここでは主にニッケ
ル）をゲッタリングサイトに貫通させることができ、さ
らにゲッタリングサイトの除去工程において用いるエッ
チング液がしみこまない多孔質膜を形成する。ここで
は、オゾン水で処理することにより形成されるケミカル
オキサイド膜、酸化シリコン膜（ＳｉＯx）を用いれば
よい。本明細書中では、このような性質を有する膜を特
に多孔質膜という。また、このバリア層４００３は極薄
いものでよく、自然酸化膜であってもよいし、酸素を含
む雰囲気下において紫外線の照射によりオゾンを発生さ
せて酸化させる酸化膜であってもよい。また、結晶化の
後に結晶化を改善するためのレーザー光の照射を行った
場合に形成される酸化膜をバリア層の一部として用いて
もよい。

【０４００】次いで、後のゲッタリング処理の際にゲッ
タリングサイトとして機能する半導体膜４００４をバリ
ア層４００３上に形成する。（図４４（Ｂ））この半導
体膜４００４はプラズマＣＶＤ法、減圧熱ＣＶＤ法、ま
たはスパッタ法を用いて形成される非晶質構造を有する
半導体膜であってもよいし、結晶構造を有する半導体膜
であってもよい。この半導体膜４００４の膜厚は、５〜
５０ｎｍ、好ましくは１０〜２０ｎｍとする。後のゲッ
タリング処理の際、ニッケルは酸素濃度の高い領域に移
動しやすい傾向があるため、半導体膜４００４には、酸
素（ＳＩＭＳ分析での濃度が５×１０¹⁸／ｃｍ³以上、
好ましくは１×１０¹⁹／ｃｍ³以上）を含有させてゲッ
タリング効率を向上させることが望ましい。また、希ガ
ス元素を含む条件で成膜した半導体膜を用いてもよい。

【０４０１】ここでは、スパッタ法で希ガス元素を含む
非晶質シリコン膜（ゲッタリングサイト）４００５を形
成する。（図４４（Ｃ））ここでは、１×１０²⁰〜５×
１０ ²¹／cm³、好ましくは１×１０²⁰〜１×１０²¹/cm³
の濃度で希ガス元素を含む半導体膜を形成すればよい。
また、プラズマＣＶＤ法やスパッタ法などで成膜した
後、希ガス元素をイオンドーピング法またはイオン注入
法によって添加して希ガス元素を含む半導体膜を形成し
てもよい。なお、希ガス元素を添加する処理時間は、１
分または２分程度の短時間で高濃度の希ガス元素を半導
体膜に添加することができるため、リンを用いたゲッタ
リングと比較してスループットが格段に向上する。

【０４０２】希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘ
ｅから選ばれた一種または複数種であり、これらのイオ
ンを電界で加速して半導体膜に注入することにより、ダ
ングリングボンドや格子歪みを形成してゲッタリングサ
イトを形成することができる。中でも安価なガスである
Ａｒを用いることが望ましい。

【０４０３】また、希ガス元素に加え、Ｈ、Ｈ₂、Ｏ、
Ｏ₂、Ｐから選ばれた一種または複数種を添加してもよ
く、複数の元素を添加することにより相乗的にゲッタリ
ング効果が得られる。

【０４０４】次いで、熱処理またはランプ光源からの強
光の照射を行ってゲッタリングを行う。熱処理によりゲ
ッタリングを行う場合は、窒素雰囲気中で４５０〜８０
０℃、１〜２４時間、例えば５５０℃にて１４時間の熱
処理を行えばよい。また、ランプ光源からの強光の照射
によりゲッタリングを行う場合には、加熱用のランプ光
源を１〜６０秒、好ましくは３０〜６０秒点灯させ、そ
れを１〜１０回、好ましくは２〜６回繰り返す。ランプ
光源の発光強度は任意なものとするが、半導体膜が瞬間
的には６００〜１０００℃、好ましくは７００〜７５０
℃程度にまで加熱されるようにする。また、熱処理と同
時にランプ光源からの強光を照射してもよい。

【０４０５】このゲッタリングにより、図４４（Ｄ）中
の矢印の方向（縦方向）にニッケルが移動し、バリア層
４００３で覆われたゲルマニウムを含む結晶質シリコン
膜４００２に含まれる金属元素の除去、または金属元素
の濃度の低減が行われる。リンを用いたゲッタリングと
比較して、希ガス元素の添加によるゲッタリングは非常
に効果的であり、さらに高濃度、例えば１×１０²⁰〜５
×１０²¹／cm³で添加できるため、結晶化に用いる金属
元素の添加量を多くすることができる。即ち、結晶化に
用いる金属元素の添加量を多くすることによって結晶化
の処理時間をさらに短時間で行うことが可能となる。ま
た、結晶化の処理時間を変えない場合には、結晶化に用
いる金属元素の添加量を多くすることによって、さらな
る低温で結晶化することができる。また、結晶化に用い
る金属元素の添加量を多くすることによって、自然核の
発生を低減することができ、良好な結晶質半導体膜を形
成することができる。

【０４０６】上記ゲッタリング処理後、半導体膜からな
るゲッタリングサイト４００５を選択的にエッチングし
て除去する。エッチングの方法としては、ＣｌＦ₃によ
るプラズマを用いないドライエッチング、或いはヒドラ
ジンや、テトラエチルアンモニウムハイドロオキサイド
（化学式 （ＣＨ₃）₄ＮＯＨ）を含む水溶液などアルカ
リ溶液によるウエットエッチングで行うことができる。
この時、バリア層４００３はエッチングストッパーとし
て機能する。また、バリア層４００３はその後フッ酸に
より除去すれば良い。

【０４０７】その後、得られたゲルマニウムを含む結晶
質シリコン膜を所望の形状にエッチング処理して島状に
分離された半導体層４００６を形成する。（図４４
（Ｅ））

【０４０８】以降の工程は、実施例１７に従って、ＴＦ
Ｔを完成させればよい。本実施例で得られたゲルマニウ
ムを含む結晶質シリコン膜は、[１０１]面の配向率が高
く、且つ、膜中の金属元素の濃度が十分低減されている
ため、ＴＦＴの活性層に用いた場合、優れたＴＦＴの電
気特性を示す。

【０４０９】また、本実施例では実施例１３の結晶化を
用いた例を示したが、特に限定されず、実施例１４に示
した結晶化を用いてもよい。

【０４１０】また、本実施例のゲッタリング処理に加え
て実施例１５に示したゲッタリング処理を行ってもよ
い。

【０４１１】また、本実施例は実施例１３乃至２３のい
ずれか一と自由に組み合わせることが可能である。

【０４１２】[実施例２５]実施例１５でリンを添加する
ゲッタリング方法の一例を示したが、リンに代えて希ガ
ス元素を用いてもよい。なお、添加する条件以外は同一
であるため、ここでは詳細な説明は省略する。

【０４１３】本実施例では、実施例１３または実施例１
４で得られた結晶質シリコン膜に対して、選択的に希ガ
ス元素を添加する。ここでは、アルゴンをイオンドープ
法（例えば、５×１０¹⁵/cm²のドーズ量）で添加してア
ルゴンが添加された領域（ゲッタリングサイト）を形成
する。ゲッタリングサイトに添加された希ガス元素の濃
度を１×１０²⁰〜５×１０²¹／ｃｍ³とすることが望ま
しい。

【０４１４】ゲッタリングサイトを形成した後、熱処理
またはランプ光源からの強光の照射を行えば、結晶質シ
リコン膜中に含まれる金属元素を低減または除去するこ
とができる。

【０４１５】また、本実施例は実施例１３乃至２４のい
ずれか一と自由に組み合わせることが可能である。

【０４１６】［実施例２６］本発明を実施して形成され
た駆動回路や画素部は様々な電気光学装置（アクティブ
マトリクス型液晶ディスプレイ、アクティブマトリクス
型ＥＬディスプレイ、アクティブマトリクス型ＥＣディ
スプレイ）に用いることができる。即ち、それら電気光
学装置を表示部に組み込んだ電子機器全てに本発明を実
施できる。

【０４１７】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。それらの一例を図４５、図４６及び図４７に示す。

【０４１８】図４５（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を画像入力
部２００２、表示部２００３やその他の駆動回路に適用
することができる。

【０４１９】図４５（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２やその他の駆動回
路に適用することができる。

【０４２０】図４５（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５やその
他の駆動回路に適用できる。

【０４２１】図４５（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２やその他の駆動回
路に適用することができる。

【０４２２】図４５（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２やその
他の駆動回路に適用することができる。

【０４２３】図４５（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本発
明を表示部２５０２やその他の駆動回路に適用すること
ができる。

【０４２４】図４６（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の駆動回路に適用することがで
きる。

【０４２５】図４６（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の駆動回路に適用することができる。

【０４２６】なお、図４６（Ｃ）は、図４６（Ａ）及び
図４６（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図４６（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０４２７】また、図４６（Ｄ）は、図４６（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図４６（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０４２８】ただし、図４６に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬ表示装置での適用
例は図示していない。

【０４２９】図４７（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本発明を音声出力部２９０２、音声入力部２
９０３、表示部２９０４やその他の駆動回路に適用する
ことができる。

【０４３０】図４７（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３やその他
の駆動回路に適用することができる。

【０４３１】図４７（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０４３２】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜２５のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【０４３３】

【発明の効果】本発明により、シリコンを主成分とし、
ゲルマニウム含有量が０．１原子％以上１０原子％以下
である第１の非晶質半導体膜とシリコンを主成分とする
第２の非晶質半導体膜とを積層してレーザー処理により
結晶化すると、良好な結晶質半導体膜を得ることが可能
となり、そのような結晶質半導体膜を用いて薄膜トラン
ジスタのチャネル形成領域を形成することができる。

【０４３４】このような結晶質半導体膜を用いたＴＦＴ
は、アクティブマトリクス型の液晶表示装置やＥＬ表示
装置を作製するためのＴＦＴとして用いることができ
る。また、本発明のＴＦＴは、従来の半導体基板にて作
製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴ
として用いることができる。

【図面の簡単な説明】

【図１】 本発明の結晶化方法を示す図。

【図２】 ＡＭ−ＬＣＤの作製工程を示す図。

【図３】 ＡＭ−ＬＣＤの作製工程を示す図。

【図４】 ＡＭ−ＬＣＤの作製工程を示す図。

【図５】 アクティブマトリクス型液晶表示装置の断
面構造図を示す図。

【図６】 ＡＭ−ＬＣＤの作製工程を示す図。

【図７】 ＡＭ−ＬＣＤの作製工程を示す図。

【図８】 画素上面図及び断面図を示す図。

【図９】 ＡＭ−ＬＣＤの外観を示す上面図。

【図１０】 液晶表示装置のブロック図を示す図。

【図１１】 液晶表示装置のブロック図を示す図。

【図１２】 ＥＬ表示装置の断面図を示す図。

【図１３】 アクティブマトリクス型ＥＬ表示装置の構
成を示す上面図及び断面図。

【図１４】 ＥＬ表示装置の画素上面図を示す図。

【図１５】 ＥＬ表示装置のブロック図を示す図。

【図１６】 ＥＬ表示装置の断面図を示す図。

【図１７】 製造装置の一例を示す図。

【図１８】 製造装置の一例を示す図。

【図１９】 本発明の結晶化方法を示す図。

【図２０】 本発明の結晶化方法を示す図。

【図２１】 本発明の結晶化方法を示す図。

【図２２】 本発明の結晶化方法を示す図。

【図２３】 本発明の結晶化方法を示す図。

【図２４】 アクティブマトリクス基板の断面構造図を
示す図。

【図２５】 本発明の結晶化方法を示す図。

【図２６】 本発明の結晶質半導体膜の作製方法を説明
する図。

【図２７】 本発明の結晶質半導体膜の作製方法を説明
する図。

【図２８】 本発明の結晶質半導体膜の作製方法を説明
する図。

【図２９】 本発明の結晶質半導体膜の作製方法を説明
する図。

【図３０】 本発明の結晶質半導体膜を用いたＴＦＴの
作製工程を説明する断面図。

【図３１】 本発明の結晶質半導体膜を用いたＣＭＯＳ
回路の作製工程を説明する断面図。

【図３２】 本発明の結晶質半導体膜を用いた液晶表示
装置の構造を説明する断面図。

【図３３】 画素部における画素構造の上面図。

【図３４】 本発明の結晶質半導体膜を用いたＥＬ表示
装置の構造を説明する断面図。

【図３５】 本発明に用いるプラズマＣＶＤ装置の構成
を示す図。

【図３６】 結晶核の隣接間距離を示す累積度数グラ
フ。

【図３７】 ＧｅＨ₄の添加量と結晶核発生密度との関
係を示すグラフ。

【図３８】 ＳｉＨ₄、ＧｅＨ₄、Ｈ₂ガスより作製され
た非晶質半導体膜のＣ、Ｎ、Ｏ濃度を示すＳＩＭＳデー
タ。

【図３９】 本発明の結晶質半導体膜を用いた逆スタガ
型のＴＦＴの構造を説明する断面図。

【図４０】 本発明の結晶質半導体膜を用いて駆動回路
と画素部のＴＦＴを作製する工程を説明する断面図。

【図４１】 本発明の結晶質半導体膜を用いて駆動回路
と画素部のＴＦＴを作製する工程を説明する断面図。

【図４２】 ＥＢＳＰ法で得られる逆極点図の例。

【図４３】 本発明の結晶質半導体膜を用いた液晶表示
装置の構造を説明する断面図。

【図４４】 ゲッタリング方法の一例を示す図。

【図４５】 電子機器の一例を示す図。

【図４６】 電子機器の一例を示す図。

【図４７】 電子機器の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１８Ｂ ６１８Ｅ (72)発明者 浅見 勇臣 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 高野 圭恵 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 志知 武司 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 小久保 千穂 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 2H092 JA25 JA26 JB56 KA04 KA05 MA05 MA07 MA08 MA15 MA18 MA27 MA30 NA22 NA24 NA27 PA08 4M104 AA09 BB02 BB04 BB14 BB25 BB26 BB28 BB30 BB31 BB32 BB33 CC01 CC05 DD34 DD37 DD42 DD43 EE05 EE12 EE17 EE18 FF17 FF18 GG20 5C094 AA21 AA53 BA03 BA27 BA43 CA19 DA14 DA15 DB04 EA04 EA07 EB02 5F052 AA02 AA11 AA24 BA04 BB02 BB07 DA02 DA03 DB02 DB03 DB07 DB10 EA15 EA16 FA06 FA19 HA06 JA01 5F110 AA17 AA30 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD04 DD05 DD07 DD13 DD14 DD15 DD17 DD21 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE15 EE23 EE28 EE43 EE44 EE45 FF01 FF02 FF03 FF04 FF09 FF23 FF24 FF27 FF28 FF29 FF30 FF32 FF35 FF36 GG01 GG02 GG13 GG17 GG19 GG25 GG32 GG33 GG34 GG43 GG45 GG47 GG51 GG52 GG60 HJ01 HJ04 HJ12 HJ23 HL01 HL03 HL04 HL11 HL12 HL22 HL23 HM15 NN03 NN04 NN12 NN13 NN22 NN23 NN24 NN27 NN40 NN46 NN72 NN73 NN78 PP01 PP02 PP03 PP04 PP10 PP13 PP23 PP29 PP34 PP35 QQ09 QQ11 QQ12 QQ24 QQ25 QQ28

Claims (22)

【特許請求の範囲】
1. 【請求項１】絶縁表面上に半導体層を有する半導体装置
   であって、 前記半導体層は、ゲルマニウムを含む第１の結晶質半導
   体層と、 前記第１の結晶質半導体層上に接する第２の結晶質半導
   体層とを有することを特徴とする半導体装置。
2. 【請求項２】請求項１において、前記第２の結晶質半導
   体層は、シリコンを主成分とすることを特徴とする半導
   体装置。
3. 【請求項３】請求項１または請求項２において、前記第
   １の結晶質半導体層および前記第２の結晶質半導体層
   は、レーザー光により結晶化されたことを特徴とする半
   導体装置。
4. 【請求項４】請求項１乃至３のいずれか一項において、
   前記半導体装置は携帯電話、ビデオカメラ、携帯型情報
   端末、テレビ受像器、電子書籍、パーソナルコンピュー
   タ、ＤＶＤプレーヤー、デジタルスチルカメラから選ば
   れた一つであることを特徴とする半導体装置。
5. 【請求項５】絶縁表面上にゲルマニウムを含む第１の非
   晶質半導体膜を形成する第１の工程と、 前記第１の非晶質半導体膜上に接する第２の非晶質半導
   体膜を形成する第２の工程と、 前記第１の非晶質半導体膜及び前記第２の非晶質半導体
   膜にレーザー光を照射して結晶化させる第３の工程と、 を有することを特徴とする半導体装置の作製方法。
6. 【請求項６】絶縁表面上の電極を覆う絶縁膜を形成する
   第１の工程と、 前記絶縁膜上にゲルマニウムを含む第１の非晶質半導体
   膜を形成する第２の工程と、 前記第１の非晶質半導体膜上に接する第２の非晶質半導
   体膜を形成する第３の工程と、 前記第１の非晶質半導体膜及び前記第２の非晶質半導体
   膜にレーザー光を照射して結晶化させる第４の工程と、 を有することを特徴とする半導体装置の作製方法。
7. 【請求項７】請求項５または請求項６において、前記第
   ２の非晶質半導体膜は、シリコンを主成分とすることを
   特徴とする半導体装置の作製方法。
8. 【請求項８】結晶構造を有する半導体層でチャネル形成
   領域が形成された半導体装置において、前記半導体層
   は、シリコンを主成分としゲルマニウムを含有する第１
   の結晶質半導体膜と、シリコンを主成分とする第２の結
   晶質半導体膜とから成り、前記第１の結晶質半導体膜及
   び前記第２の結晶質半導体膜に含まれる窒素及び炭素の
   濃度は５×１０¹⁸／ｃｍ³未満であり、酸素の濃度は１
   ×１０¹⁹／ｃｍ³未満であることを特徴とする半導体装
   置。
9. 【請求項９】結晶構造を有する半導体層でチャネル形成
   領域が形成された半導体装置において、前記半導体層
   は、シリコンを主成分とし、該シリコンよりも原子半径
   の大きな元素を含有する第１の結晶質半導体膜と、シリ
   コンを主成分とする第２の結晶質半導体膜とから成り、
   前記第１の結晶質半導体膜及び前記第２の結晶質半導体
   膜に含まれる窒素及び炭素の濃度は５×１０¹⁸／ｃｍ³
   未満であり、酸素の濃度は１×１０¹⁹／ｃｍ³未満であ
   ることを特徴とする半導体装置。
10. 【請求項１０】請求項８または請求項９において、前記
    第１の結晶質半導体膜は前記第２の結晶質半導体膜の厚
    さよりも薄いことを特徴とする半導体装置。
11. 【請求項１１】請求項８または請求項９において、前記
    第１の結晶質半導体膜は絶縁表面上に形成されているこ
    ことを特徴とする半導体装置。
12. 【請求項１２】請求項８または請求項９において、前記
    半導体層の前記チャネル形成領域に含まれる金属元素の
    濃度が１×１０¹⁷／ｃｍ³未満であることを特徴とする
    半導体装置。
13. 【請求項１３】請求項１２において、前記金属元素は、
    Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
    ｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であるこ
    とを特徴とする半導体装置。
14. 【請求項１４】請求項８または請求項９において、前記
    半導体層の厚さは２０ｎｍ〜１００ｎｍであることを特
    徴とする半導体装置。
15. 【請求項１５】絶縁表面上に、シリコンを主成分としゲ
    ルマニウムを含有する第１の非晶質半導体膜を形成する
    第１の工程と、 前記第１の半導体膜上に、シリコンを主成分とする第２
    の非晶質半導体膜を形成する第２の工程と、 前記第１の非晶質半導体膜または前記第２の非晶質半導
    体膜にシリコンの結晶化を助長する元素を添加する第３
    の工程と、 前記第１の非晶質半導体膜及び前記第２の非晶質半導体
    膜とを加熱処理により結晶化させ、第１の結晶質半導体
    膜と第２の結晶質半導体膜を形成する第４の工程とを有
    することを特徴とする半導体装置の作製方法。
16. 【請求項１６】絶縁表面上に、シリコンを主成分とし、
    該シリコンよりも原子半径の大きな元素を含有する第１
    の非晶質半導体膜を形成する第１の工程と、 前記第１の半導体膜上に、シリコンを主成分とする第２
    の非晶質半導体膜を形成する第２の工程と、 前記第１の非晶質半導体膜または前記第２の非晶質半導
    体膜にシリコンの結晶化を助長する元素を添加する第３
    の工程と、 前記第１の非晶質半導体膜及び前記第２の非晶質半導体
    膜とを加熱処理により結晶化させ、第１の結晶質半導体
    膜と第２の結晶質半導体膜を形成する第４の工程とを有
    することを特徴とする半導体装置の作製方法。
17. 【請求項１７】請求項１５または請求項１６において、
    前記第４の工程の後に、レーザー光を照射して前記第１
    の結晶質半導体膜と前記第２の結晶質半導体膜の結晶性
    を高める第５の工程を有することを特徴とする半導体装
    置の作製方法。
18. 【請求項１８】請求項１５または請求項１６において、
    前記第４の工程の後に、ハロゲンランプ、キセノンラン
    プ、メタルハライドランプ、水銀ランプから選ばれた一
    つを光源とする強光を照射して前記第１の結晶質半導体
    膜と前記第２の結晶質半導体膜の結晶性を高める第５の
    工程を有することを特徴とする半導体装置の作製方法。
19. 【請求項１９】請求項１５または請求項１６において、
    前記第１の非晶質半導体膜と前記第２の非晶質半導体膜
    とはプラズマＣＶＤ装置を用いて作製され、前記プラズ
    マＣＶＤ装置の反応室に接続する排気手段は、ターボ分
    子ポンプとドライポンプとが用いられることを特徴とす
    る半導体装置の作製方法。
20. 【請求項２０】請求項１５または請求項１６において、
    前記シリコンの結晶化を助長する元素がＦｅ、Ｃｏ、Ｎ
    ｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ
    から選ばれた一種または複数種であることを特徴とする
    半導体装置の作製方法。
21. 【請求項２１】請求項１５または請求項１６において、
    前記第１の非晶質半導体膜は前記第２の非晶質半導体膜
    の厚さよりも薄く形成することを特徴とする半導体装置
    の作製方法。
22. 【請求項２２】請求項１５または請求項１６において、
    前記第１の非晶質半導体膜と前記第２の非晶質半導体膜
    との合計の厚さは２０ｎｍ〜１００ｎｍの厚さに形成す
    ることを特徴とする半導体装置の作製方法。