JP4646460B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4646460B2 JP4646460B2 JP2001235632A JP2001235632A JP4646460B2 JP 4646460 B2 JP4646460 B2 JP 4646460B2 JP 2001235632 A JP2001235632 A JP 2001235632A JP 2001235632 A JP2001235632 A JP 2001235632A JP 4646460 B2 JP4646460 B2 JP 4646460B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- silicon
- amorphous semiconductor
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、多結晶半導体膜に代表されるようにいろいろな方位をもって集合した多結晶構造を有する半導体膜、及び当該半導体膜で活性領域を形成した半導体装置の作製方法に関する。特に、本発明は当該半導体膜でチャネル形成領域を形成した薄膜トランジスタの作製方法に好適に用いることができる。尚、本明細書において半導体装置とは、半導体特性を利用して機能しうる装置全般を指し、半導体集積回路、電気光学装置、及び半導体集積回路や電気光学装置を搭載した電子機器を半導体装置の範疇に含むものとしている。
【０００２】
【従来の技術】
ガラスや石英などの基板上に形成した多結晶構造を有する半導体膜（以下、結晶質半導体膜という）を用いて、薄膜トランジスタ（以下、ＴＦＴと記す）を作製する技術が開発されている。結晶質半導体膜を用いたＴＦＴは、液晶表示装置に代表されるフラットパネルディスプレイにおいて、高精細な画像表示を実現する手段として、又は、画素部と当該画素部の駆動に必要な集積回路を同一基板上に形成したモノシリック型ディスプレイを実現する手段として応用されている。
【０００３】
ＳＯＩ技術（Silicon on Insulator technology）以外で結晶質半導体膜を形成するには、気相成長法（ＣＶＤ法）により基板上に直接結晶質半導体膜を形成する方法や、非晶質半導体膜を加熱処理、或いはレーザー光の照射などにより結晶化させる方法が知られている。ＴＦＴへの応用に関しては、良好な電気的特性が得られることから後者の方法が積極的に採用されている。
【０００４】
ガラスまたは石英などの基板上に形成した非晶質半導体膜に対し、加熱処理やレーザー光の照射により結晶化した場合は多結晶構造が得られる。結晶化は非晶質半導体膜と基板との界面に自然に発生する結晶核が基となり結晶化が進むことが判明している。多結晶構造における個々の結晶粒は任意な結晶面が析出しているが、下地に酸化シリコンがある場合には、その界面エネルギーが最小となる（１１１）面の結晶が析出する確率が高くなることが解っている。
【０００５】
ところで、ＴＦＴに必要な半導体膜の厚さは１０〜１００nm程度である。この膜厚の範囲では、異種材料で形成されている基板との界面において、格子の不整合により、また、ランダムに発生する結晶核により結晶方位を制御することが困難であった。よって、結晶粒が相互に干渉しあう為、個々の粒径の大型化を実現することは不可能であった。
【０００６】
一方、結晶質シリコン膜を形成する他の手法として、非晶質シリコン膜にシリコンの結晶化を助長する元素を導入し、従来よりも低い温度の加熱処理で結晶質シリコン膜を作製する技術が開示されている。例えば、特開平７−１３０６５２号公報、特開平８−７８３２９号公報では、非晶質シリコン膜にニッケルなどの金属元素を導入し５５０℃、４時間の熱処理により結晶質シリコン膜を得ている。
【０００７】
この場合には、自然核が発生するより低い温度で導入した元素のシリサイド化物が形成され、当該シリサイドを基にした結晶成長が起こっている。例えば、ニッケルを用いて形成されるニッケルシリサイド（ＮｉＳｉx（０．４≦ｘ≦２．５））は特定の配向性を持たないが、非晶質シリコン膜の厚さを１０〜１００nmとすると基板表面に対し平行な方向しか殆ど成長することが許されなくなる。この場合、ＮｉＳｉxと結晶シリコンの（１１１）面とが接する界面エネルギーが最も小さいので、結晶質シリコン膜の表面と平行な面は（１１０）面となり、この格子面が優先的に配向する。しかし、結晶成長方向が基板表面に対し平行な方向に柱状に成長する場合には、その柱状結晶を軸とした回転方向には自由度が存在するため、必ずしも（１１０）面が配向するとは限らないため、その他の格子面も析出していた。
【０００８】
【発明が解決しようとする課題】
配向率が低い場合、異なる方位の結晶がぶつかる結晶粒界で、格子の連続性を保持することが不可能となり、不対結合手が多く形成されることになる。結晶粒界にできる不対結合手は再結合中心または捕獲中心となり、キャリア（電子・ホール）の輸送特性を低下させる作用がある。その結果、キャリアが再結合で消滅したり欠陥にトラップされてしまい、このような結晶質半導体膜を用いてＴＦＴを作製しても高い電界効果移動度を得ることができない。
【０００９】
また、結晶粒の位置を意図的に制御することは殆ど不可能であり、結晶粒界はランダムに存在するため、ＴＦＴのチャネル形成領域を特定の結晶方位をもつ結晶粒のみで形成することができない。そのために結晶格子の連続性が低下して、結晶粒界では欠陥が形成される。結果として、ＴＦＴの特性をばらつかせる要因となり、様々な悪影響をもたらすことになる。例えば、電界効果移動度が低下して、ＴＦＴを高速で動作させることができなくなる。また、しきい値電圧の変動は低電圧駆動を不可能として、消費電力の増加をもたらすことになる。
【００１０】
本発明はこのような問題点を解決する手段を提供するものであり、非晶質半導体膜を加熱処理とレーザー光または紫外線、赤外線などの強光の照射により結晶化して得られる結晶質半導体膜の配向率を高め、そのような結晶質半導体膜で活性領域を形成した半導体装置及びその作製方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために本発明は、シリコンとゲルマニウムを成分とし、結晶構造を有する半導体膜であって、反射電子回折パターン法で検出される格子面の内、｛１０１｝面が占める割合が３０％以上である半導体膜を用いる。このような半導体膜は、シリコン原子の水素化物またはフッ化物または塩化物によるガスを用い、繰り返し周波数１０kHz以下、デューティー比５０％以下の間欠放電またはパルス放電を用いたプラズマＣＶＤ法によりシリコンとゲルマニウムを成分とする非晶質半導体膜を形成し、その表面に該非晶質半導体膜の結晶化を助長する元素を導入し、当該元素を利用して加熱処理、または加熱処理とレーザー光または紫外線、赤外線などの強光の照射により結晶化させて得る。この結晶構造を有する半導体膜は、チャネル形成領域などの活性層に用いることができる。
【００１２】
このようにして作製されるシリコンとゲルマニウムを含む結晶構造を有する半導体膜は、シリコン以外の周期律表第１４族元素の濃度は１×１０18/cm3以下であり、前記半導体膜中の窒素及び炭素の濃度が５×１０18/cm3未満であり、酸素の濃度が１×１０19/cm3未満であるものとする。
【００１３】
結晶化を助長する元素としてはＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種を用いる。また、非晶質半導体膜の厚さは１０nm乃至１００nmで形成する。非晶質シリコン膜に当該金属元素を添加して加熱処理を施すことにより、シリコンと当該金属元素との化合物（シリサイド化物）を形成し、それが拡散することにより結晶化が進行する。非晶質シリコン膜に添加したゲルマニウムはこの化合物と反応せず、その周囲に存在することにより局所的な歪みを生じさせる。この歪みは核生成の臨界半径を大きくする方向に作用して、核生成密度を低減させると共に、結晶の配向を制限する効力を持つ。
【００１４】
このような作用を発現させるのに必要なゲルマニウムの濃度は、実験の結果シリコンに対し、０．１原子％以上１０原子％以下、好ましくは１原子％以上５原子％以下とすれば良いことが分かっている。ゲルマニウムの濃度がこの上限値以上の濃度になるとシリコンとゲルマニウムの合金材料として発生する自然核（添加する金属元素との化合物によらず発生する核）の発生が顕著となり、得られる多結晶半導体膜の配向比率を高めることができない。また、下限値以下であると十分な歪を発生させることができず、やはり配向比率を高めることができない。
【００１５】
ゲルマニウムが添加された非晶質シリコン膜は、間欠放電またはパルス放電を用いたプラズマＣＶＤ法により形成する。間欠放電またはパルス放電は、発振周波数１〜１２０MHz、好ましくは１３．５６〜６０MHzの高周波電力を、繰り返し周波数１００Hz〜１００kHzに変調してカソードに供給することにより形成する。繰り返し周波数の１周期において高周波電力が印加される時間の割合をデューティー比とすると、その値は１〜５０％とする。
【００１６】
このような間欠放電またはパルス放電は、非晶質半導体膜の堆積過程におけるラジカル種（ここでは、電気的に中性であり、化学的に活性な原子または分子を指していう）を選択して、比較的長寿命のラジカル種による膜の成長を行うことができる。例えば、ＳｉＨ4を放電空間中で分解するとき様々なラジカル種やイオン種が生成される。ラジカル種は生成と消滅反応を繰り返すが、定常的に持続する放電は、ラジカル種の存在比率が一定の割合に保たれている。しかし、間欠放電またはパルス放電のように放電がオフになる時間が存在する場合には、ラジカル種やイオン種の寿命時間の違いにより、長寿命のラジカル種のみが被膜の堆積表面に供給され成膜に寄与することになる。
【００１７】
長寿命ラジカルを選択する理由は、膜の成長表面を不活性化するためであり、ゲルマニウムを非晶質シリコン膜中に分散させて含ませるのに適している。ゲルマニウムのソースであるＧｅＨ4はＳｉＨ4に比べ分解エネルギーが小さいので、同じ供給電力で分解すると原子状ゲルマニウムが生成され、気相反応又は表面反応によりゲルマニウムクラスターが生成される。前述の結晶成長モデルによればゲルマニウムは分散していた方が良いので、スラスターの発生しない間欠放電が良いということを見いだすことができる。
【００１８】
非晶質半導体膜を結晶化すると原子の再配列により、膜の体積は収縮する。その結果、基板上の多結晶半導体膜は引っ張り応力が内在することになる。しかし、シリコンに原子半径の大きいゲルマニウムを０．１原子％以上１０原子％以下、好ましくは１原子％以上５原子％以下の範囲で含有させることにより、結晶化に伴う体積収縮は抑制され、発生する内部応力を小さくすることができる。このとき、被膜全体に渡って均質な効果を得るためには、ゲルマニウムが分散した状態で存在するのが好ましい。
【００１９】
【発明の実施の形態】
本発明において、ＴＦＴのチャネル形成領域に用いる半導体膜は、｛１１０｝格子面の配向率が高いシリコンとゲルマニウムを成分とする結晶質半導体膜であることに特徴を有している。このような結晶質半導体膜を得る典型的な一実施形態は、シリコン原子及びゲルマニウム原子の水素化物またはフッ化物または塩化物によるガスを用い、間欠放電またはパルス放電を用いたプラズマＣＶＤ法によりシリコンとゲルマニウムを成分とする非晶質半導体膜を形成し、その表面に該非晶質半導体膜の結晶化を助長する元素を導入し、当該元素を利用して加熱処理、または加熱処理とレーザー光または紫外線、赤外線などの強光の照射により結晶化して結晶質半導体膜を形成する。
【００２０】
このような結晶質半導体膜を形成するための基板は、アルミナホウケイ酸ガラスやバリウムホウケイ酸ガラスなどの無アルカリガラス基板が適している。代表的にはコーニング社の＃７０５９ガラス基板や＃１７３７ガラス基板を用いる。その他に石英基板やサファイア基板を用いても良い。或いは、シリコン、ゲルマニウム、ガリウム・砒素などの半導体基板の表面に絶縁膜を形成し、これを基板としても良い。
【００２１】
ガラス基板を用いる場合には、非晶質半導体膜とガラス基板との間に窒化シリコン、酸化シリコン、または酸化窒化シリコンなどでブロッキング層を形成する。こうして、ガラス基板中に含まれるアルカリ金属元素などの不純物元素が半導体膜中に拡散することを防ぐ。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2を反応ガスとして用い、窒化シリコン膜を形成する。または、ＳｉＨ4、Ｎ2Ｏ、ＮＨ3を反応ガスとして用い、酸化窒化シリコン膜を形成する。ブロッキング層の厚さは２０〜２００nmで形成する。
【００２２】
このような基板上に間欠放電またはパルス放電を用いたプラズマＣＶＤ法により上記非晶質半導体膜を形成する。間欠放電またはパルス放電は、発振周波数１〜１２０MHz、好ましくは１３．５６〜６０MHzの高周波電力を、繰り返し周波数１０〜１０kHzに変調してカソードに供給することにより形成する。繰り返し周波数の１周期において高周波電力が印加される時間の割合をデューティー比とすると、その値は１〜５０％の範囲であることが望ましい。
【００２３】
このような間欠放電またはパルス放電を用いる意味の一つは、非晶質半導体膜の堆積過程におけるラジカル種（ここでは、電気的に中性であり、化学的に活性な原子または分子を指していう）の選択である。例えば、ＳｉＨ4を放電空間中で分解するとき様々なラジカル種やイオン種が生成される。放電が定常的に持続する場合には、その存在比率は一定の割合を保っている。しかし、間欠放電またはパルス放電のように放電がオフになる時間が存在する場合には、ラジカル種やイオン種の寿命時間の違いにより、長寿命のラジカル種のみが被膜の堆積表面に供給され成膜に寄与することになる。
【００２４】
図１８は高周波電力の投入とラジカル濃度の時間変化を模式的に説明する図である。本発明でいう間欠放電またはパルス放電は、高周波電力がカソードに印加されるオン時間と、高周波電力の供給が遮断されるオフ時間とが存在する。例えば、発振周波数２７MHzの高周波電力を繰り返し周波数１０kHz、デューティー比１０％で供給した場合には、オン時間１μsec、オフ時間９μsecとなる。放電により生成されるラジカル種やイオン種は、生成速度及び消滅速度（寿命）がそれぞれ異なるので、例えばあるラジカル種に着目すると図１８に示すように過渡的に変化している。即ち、高周波電力が供給されると共にラジカル種の濃度が増加していき、ある飽和状態に達する。高周波電力の供給が遮断されると母体ガス分子の解離が無くなり、当該ラジカル種は減少し、消滅するがそれにはある一定の時間を要する。通常は１／ｅに減少する時間をもって寿命時間と定義される。
【００２５】
例えば、ＳｉＨ、ＳｉＨ2ラジカルの寿命はそれぞれ１．７２×１０-4、２．４７×１０-6秒である（ＳｉＨ4プラズマ中、５０mTorrにおける値）。それに対し、ＳｉＨ3は、ＳｉＨ3＋ＳｉＨ4→ＳｉＨ3＋ＳｉＨ4の反応が繰り返され長寿命であること考えられている。良質な非晶質シリコン膜を形成するにはＳｉＨ3を用いれば良いと言われている。また、ＧｅＨ4はＳｉＨ4に対して分解エネルギーが小さいので、同じ高周波電力で分解するとＧｅラジカル（または原子状Ｇｅ）が多数生成される。このラジカルは活性であり寿命が短いものと推測される。
【００２６】
従って、繰り返し周波数とデューティー比を最適なものとすると、所定のラジカル種を選択的に取り出し、被膜形成に優先的に用いることができる。実際には長寿命のラジカル種を取り出すことが可能となる。長寿命のラジカル種は、相対的に見れば化学的な活性度が低いので、被膜の形成において表面反応を制御しやすくなると言える。
【００２７】
デューティー比に関して言えば、その値が大きくなる程ラジカル種の選択性が悪くなり変調しない連続放電と同じ成膜機構となる。本発明者の実験によれば、デューティー比が５０％以上になると間欠放電により得られる効果は低下してしまう。
【００２８】
いずれにしても、本発明で用いる上記ガスは、堆積される非晶質半導体膜に取り込まれる酸素、窒素、炭素などの不純物元素の濃度を低減するために高純度に精製されたものを用いる。堆積する非晶質半導体膜の厚さは１０〜１００nmの範囲とする。
【００２９】
本発明に用いる非晶質半導体膜はシリコンとゲルマニウムを成分とする材料で形成され、その他の１４族元素の濃度は５×１０18/cm3以下とする。このような非晶質半導体膜は、代表的な反応ガスとして用いられるＳｉＨ4とＧｅＨ4または、ＳｉＨ4とＨ2で希釈したＧｅＨ4を用いて作製する。その他に、ＳｉＨ4の代わりにＳｉ2Ｈ6またはＳｉＦ4を、ＧｅＨ4の代わりにＧｅＦ4を採用しても良い。また、非晶質半導体中に含まれる異種元素として、窒素及び炭素の濃度は５×１０18/cm3未満、酸素の濃度は１×１０19/cm3未満とする。結晶化の過程においてこれらの不純物は、主に結晶粒の粒界に析出し、粒界のポテンシャル障壁が高くなりキャリアーの移動度が低下する等の不具合が生じてしまう。
【００３０】
尚、本明細書ではこれらの異種元素の濃度は、二次イオン質量分析法（ＳＩＭＳ）により検出される濃度を言うものであり、当該膜中における濃度の最低値を指している。
【００３１】
上記のように形成した非晶質半導体膜に、該非晶質半導体膜の結晶化を助長する元素を導入する。そのような元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスニウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一種または複数種の元素を用いる。これらの元素は、本明細書に記載する何れの発明においても非晶質半導体膜の結晶化を助長する元素として使用することができる。上記いずれの元素を用いても同質、同様の効果を得ることができるが、代表的にはニッケルを用いる。
【００３２】
当該元素を導入する箇所は、非晶質半導体膜の全面、或いは非晶質半導体膜の膜面における適宣箇所のスリット状の面または点状の面などとする。前者の場合には、当該非晶質半導体膜の基板側に位置する面または基板側とは反対の面のいずれであっても良い。後者の場合には、好ましくは非晶質半導体膜上に絶縁膜が形成され、その絶縁膜に設けられた開孔を利用して元素を導入することができる。開孔の大きさに特に限定はないが、その幅は１０〜４０μmとすることができる。また、その長手方向の長さは任意に決めれば良く、数十μm〜数十cmの範囲とすることができる。
【００３３】
当該元素を導入する方法は、当該元素を非晶質半導体膜の表面又は内部に存在させる手法であれば特に限定はなく、例えば、スパッタ法、蒸着法、プラズマ処理法（含むプラズマＣＶＤ法）、吸着法、金属塩の溶液を塗布する方法などを使用することができる。プラズマ処理法は、不活性ガスによるグロー放電雰囲気において、陰極からスパッタされる当該元素を利用する。また、金属塩の溶液を塗布する方法は簡易であり、当該元素の濃度調整が容易である点で有用である。
【００３４】
金属塩としては各種塩を用いることが可能であり、溶媒としては水、アルコール類、アルヒデト類、エーテル類その他の有機溶媒、または水とこれらの有機溶媒の混合物を用いることができる。また、それらの金属塩が完全に溶解した溶液とは限らず、金属塩の一部または全部が懸濁状態で存在する溶液であっても良い。いずれの方法を採用するにしても、当該元素は非晶質半導体膜の表面又は内部に分散させて導入する。
【００３５】
上記何れかの方法で当該元素を導入した後、当該元素を利用して非晶質半導体膜の結晶化を行う。結晶化は加熱処理、レーザー光または紫外線、赤外線などの強光の照射によって行う（以下、本明細書では一括してレーザー処理と標記する）。加熱処理のみでも｛１０１｝に優先的に配向する結晶質半導体膜を得ることができるが、好ましくは、加熱処理を行いその後レーザー光などの強光の照射を行う方法を適用する。加熱処理後のレーザー処理は、結晶粒内に残される結晶欠陥を修復することができ、作製される結晶の品質を向上させる目的に対して有効な処置となる。
【００３６】
加熱処理は４５０〜１０００℃の範囲で行うことが可能であるが、温度の上限は使用する基板の耐熱温度が一つの上限として考慮される。例えば、石英基板を用いる場合には１０００℃の熱処理にも耐えるが、ガラス基板の場合にはその歪み点以下が上限温度の一つの根拠となる。例えば、歪み点６６７℃のガラス基板に対しては、６６０℃程度が上限となり、好ましくは６００℃以下とするのが良い。必要とされる時間は加熱温度や、その後の処理条件（例えばレーザー光を照射する処理の有無など）により若干異なるが、好適には５５０〜６００℃にて４〜２４時間の加熱処理を行う。また、その後レーザー処理を行う場合には、５００〜５５０℃にて４〜８時間の熱処理を行う。以上の加熱処理は空気中や水素雰囲気中でも良いが、好適には窒素或いは不活性ガス雰囲気中にて行う。
【００３７】
また、レーザー処理は、波長４００nm以下のエキシマレーザーや、ＹＡＧまたはＹＶＯ4レーザーの第２高調波（波長５３２nm）〜第４高調波（波長２６６nm）を光源として用いて行う。これらのレーザー光は光学系にて線状またはスポッ状に集光し、そのエネルギー密度を１００〜３００mJ/cm2として照射し、上記のように集光したレーザービームを基板の所定の領域に渡って走査させ処理を行う。その他、レーザーの代わりに、ハロゲンランプ、キセノンランプ、水銀ランプ、メタルハライドランプなどを光源としても良い。
【００３８】
以上のような工程により、本発明における｛１０１｝面の配向率が高い結晶質半導体膜が得られるモデルは、概略以下のように推測することができる。それについて図１９を参照しながら説明する。
【００３９】
基板２４０１上に形成された非晶質半導体膜２４０２に導入されたシリコンの結晶化を助長する元素は、脱水素処理中に速やかに非晶質半導体２４０２中に拡散する。そして、当該元素とシリコンが反応してシリサイド２４０３が形成され、これが結晶核となりその後の結晶成長に寄与する。例えば、代表的な元素としてニッケルを用いた場合、ＮｉＳｉxが形成される。しかし、ＮｉＳｉx中にはゲルマニウムが殆ど固溶しないため、非晶質半導体２４０２中のＮｉＳｉxは、ゲルマニウムを周囲に排除しつつ移動する。
【００４０】
ＮｉＳｉxは特定の配向性を持たないが、非晶質半導体膜の厚さを１０〜１００nmとすると基板表面に対し平行な方向しか殆ど成長することが許されなくなる。この場合、ＮｉＳｉxと結晶シリコンの（１１１）面とが接する界面エネルギーが最も小さいので、結晶質シリコン膜の表面と平行な面は（１１０）面となり、この格子面が優先的に配向する。結晶成長方向が基板表面に対し平行な方向に、しかも柱状に成長する場合には、その柱状結晶を軸とした回転方向には自由度が存在するため、必ずしも（１１０）面が配向するとは限らないため、その他の格子面も析出することになる。
【００４１】
ＮｉＳｉxから見ると、周囲の非晶質半導体のみに原子半径の大きいゲルマニウムが存在しているため、大きな歪み（引っ張り応力）が発生していることが予想される。この歪みエネルギーにより、核生成の臨界半径を大きくする方向に働く。さらに、この歪み（引っ張り応力）は、ＮｉＳｉxによる核の結晶方位に制限を与え、特定の結晶面（具体的には、｛１０１｝面）の配向率を高める作用があると推測される。
【００４２】
ＮｉＳｉxの構造はホタル石型構造であり、ダイアモンド型構造のシリコン格子間にニッケル原子を配置した構造となっている。ＮｉＳｉxからニッケル原子が無くなるとシリコンの結晶構造が残ることになる。数々の実験の結果から、ニッケル原子は非晶質シリコン側に移動していくことが判明しており、この理由は非晶質シリコン中の固溶度の方が結晶シリコン中のそれよりも高いためであると考えられる。従って、恰もニッケルが非晶質シリコン中を移動しながら結晶シリコン膜２４０４を形成するというモデルを立案することができる。
【００４３】
本発明は、結晶質半導体膜の｛１０１｝面の配向を高めるために、シリコンとゲルマニウムから成る非晶質半導体膜にシリコンの結晶化を助長する元素を添加して、加熱処理とレーザー処理を行って結晶化させる。
【００４４】
ところで、非晶質半導体膜、具体的には非晶質シリコン膜に０．１〜１０原子％のゲルマニウムを含有させると結晶核の発生密度が低下することが、本発明者により見いだされている。図２０は結晶核の隣接間距離について、ＧｅＨ4の添加量依存性について調べた結果であり、縦軸はその累積度数を示している。成膜条件として、ＳｉＨ4と水素で１０％に希釈したＧｅＨ4の合計流量は１００SCCM一定としたものである。
【００４５】
図２０（Ａ）はシリコンの結晶化を助長する元素として、酢酸ニッケル塩が３ppmの水溶液を用いた結果であり、図２０（Ｂ）は１ppmの結果を示している。ＧｅＨ4の添加量の増加は、非晶質シリコン中に含まれるゲルマニウム濃度がそれに伴って増えることを意味する。図２０（Ａ）、（Ｂ）の結果は、いずれもＧｅＨ4の添加量が多い方が結晶核の隣接間距離が長くなることを示している。図２１はこの結果を基に、ＧｅＨ4の添加量に対する結晶核の密度を示している。ＧｅＨ4の量が増加するに従い、結晶核密度が低下している傾向が示されている。
【００４６】
核生成理論の立場からは、体積Ｖの核が母相中に現れる際のエネルギー変化ΔＧは次式で与えられる。
【００４７】
【数１】
【００４８】
ここで、ΔＧｖは単位体積当たりの自由エネルギー変化（負）であり、右辺第１項は核生成の駆動力となる。一方、Ｅは単位体積当たりの歪みエネルギーであり、γｓは単位体積当たりの界面エネルギー（Ｓは析出した核の表面積）であり、第２項、第３項は核の析出を妨害する方向に働く。これら二つの項があるため、ある臨界半径ｒ0以下の核はエネルギー的に不安定（ΔＧがｒと共に増加する）であり、一時的に現れたとしても消滅してしまう。即ち、ｒ0を超えた核のみが安定化することを示している。このことは上記考察において、非晶質シリコン膜中にゲルマニウムが存在することにより核生成の臨界半径を大きくする方向に働くことを裏付けている。
【００４９】
上述の本発明に基づいて得られる結晶質半導体膜の代表的な作製方法は、反応ガスはＳｉＨ4と水素で１０％に希釈されたＧｅＨ4を用いる。これらの反応ガスは、形成される非晶質半導体膜に含まれる酸素、窒素、炭素の不純物濃度を低減させるために、ＳｉＨ4の純度は９９．９９９９％以上のものを、またＧｅＨ4は窒素、炭化水素化合物が１ppm以下、ＣＯ2が２ppm以下の高純度品を用いている。高周波電力はピーク値として０．３５W/cm2（２７MHz）を供給し、繰り返し周波数１〜３０kHz、デューティー比１０〜９０％のパルス放電に変調して平行平板型のプラズマＣＶＤ装置の陰極に給電する。その他、反応圧力３３．２５Pa、基板温度２００〜４００℃、電極間隔３５mmとしている。
【００５０】
図１７は、プラズマＣＶＤ装置のカソードに印加される２７MHzの高周波電力の波形をオシロスコープで観測した写真である。図１７（Ａ）は繰り返し周波数１kHz、デューティー比２０％の場合であり、図１７（Ｂ）は繰り返し周波数１ｋＨｚ、デューティー比５０％の場合の写真である。このように、本発明では高周波電力が印加されるオン時間と、印加されないオフ時間が交互に繰り返される状況の下に非晶質半導体膜の形成を行っている。このような電力の供給により形成される放電を、本明細書では便宜上間欠放電またはパルス放電と呼ぶ。
【００５１】
図４はプラズマＣＶＤ装置の一例であり、共通室１１２０は、ロード・アンロード（Ｌ／ＵＬ）室１１１０、１１１５、反応室（１）〜反応室（３）１１１１〜１１１３、予備室１１１４とゲート弁１１２２〜１１２７を介して連結されている。基板は、ロード・アンロード（Ｌ／ＵＬ）室１１１０、１１１５のカセット１１２８、１１２９に装填され、共通室１１２０の搬送手段１１２１により各反応室または予備室に搬送される。予備室１１４では主に基板の予備加熱のみを行い、反応室（１）では窒化シリコン膜や酸化シリコン膜などの絶縁膜の形成、反応室（２）では非晶質半導体膜の成膜の形成を行い、反応室（３）ではシリコンの結晶化を助長する元素をプラズマ処理により添加するように分離されている。このプラズマ処理は、不活性ガスのグロー放電により、ニッケルなどの上記結晶化を助長する元素で形成された陰極からスパッタされる元素を非晶質半導体膜に付着させる処理である。このような構成のプラズマＣＶＤ装置を用いれば、基板に密接して形成するブロッキング層から非晶質半導体膜、及び非晶質半導体膜の結晶化を助長する元素の添加までを、大気に曝すことなく連続して形成することができる。
【００５２】
図５はこのようなプラズマＣＶＤ装置の一つの反応室の構成を詳細に説明するものであり、非晶質半導体膜を形成する反応室の一例を示している。反応室５０１は、高周波電源５０５が接続する陰極（カソード）５０２、陽極（アノード）５０３が設けられた平行平板型である。陰極５０２はシャワー板となっていて、ガス供給手段５０６からの反応ガスは、このシャワー板を通して反応室中に供給される。陽極５０３にはシーズヒーターなどによる加熱手段が設けられ、基板５１５が設置されている。ガス供給系の詳細は省略するが、ＳｉＨ4やＧｅＨ4などが充填されたシリンダー５１４、ガスの流量を制御するマスフローコントローラー５１２、ストップバルブ５１３などから構成されている。排気手段５０７は、ゲートバルブ５０８、自動圧力制御弁５０９、ターボ分子ポンプ（または複合分子ポンプ）５１０、ドライポンプ５１１から成っている。ターボ分子ポンプ（または複合分子ポンプ）５１０、ドライポンプ５１１は潤滑油を使用しないもので、油の拡散による反応室内の汚染を完全に無くしている。排気速度は、反応室の容積１３Ｌの反応室に対し、一段目に排気速度３００リットル/秒のターボ分子ポンプ、二段目に排気速度４０m3/hrのドライポンプを設け、排気系側から有機物の蒸気が逆拡散してくるのを防ぐと共に、反応室の到達真空度を高め、非晶質半導体膜の形成時に不純物元素が膜中に取り込まれることを極力防いでいる。
【００５３】
このような条件の下に作製された非晶質半導体を用い、前述の結晶化法を用い作製された結晶質半導体膜の配向率は、反射電子線回折パターン（ＥＢＳＰ：Electron Backscatter diffraction Pattern）により求められている。ＥＢＳＰは走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）に専用の検出器を設け、一次電子の後方散乱から結晶方位を分析する手法である（以下、この手法を便宜上ＥＢＳＰ法と呼ぶ）。ＥＰＳＰを用いた結晶半導体膜の評価は、"Microtexture Analysis of Location Controlled Large Si Grain Formed by Exciter-Laser Crystallization Method: R. Ishihara and P. F. A. Alkemade, AMLCD'99 Digest of Technical Papers 1999 Tokyo Japan, pp99-102"に紹介されている。
【００５４】
この測定方法は、結晶構造を持った試料に電子線が入射すると、後方にも非弾性散乱が起こり、その中には試料中でブラッグ回折による結晶方位に特有の線状パターン(一般に菊地像と呼ばれる)も合わせて観察される。ＥＢＳＰ法は検出器スクリーンに映った菊地像を解析することにより試料の結晶方位を求めている。試料の電子線の当たる位置を移動させつつ方位解析を繰り返す(マッピング測定)ことで、面状の試料について結晶方位または配向の情報を得ることができる。入射電子線の太さは、走査型電子顕微鏡の電子銃のタイプにより異なるが、ショットキー電界放射型の場合、１０〜２０nmの非常に細い電子線が照射される。マッピング測定では、測定点数が多いほど、また測定領域が広いほど、結晶配向のより平均化した情報を得ることができる。実際には、１００×１００μm2の領域で、１００００点（１μm間隔）〜４００００点（０．５μm間隔）の程度の測定を行っている。
【００５５】
マッピング測定により各結晶粒の結晶方位がすべて求まると、膜に対する結晶配向の状態を統計的に表示できる。図６（Ａ）にＥＢＳＰ法により求められる逆極点図の例を示す。逆極点図は多結晶体の優先配向を表示する際によく用いられるもので、試料のある特定の面(ここでは膜表面)が、どの格子面に一致しているかを集合的に表示したものである。
【００５６】
図６（Ａ）の扇形状の枠は一般に標準三角形と呼ばれるもので、この中に立方晶系における全ての指数が含まれている。またこの図中における長さは、結晶方位における角度に対応している。たとえば｛００１｝と｛１０１｝の間は４５度、｛１０１｝と｛１１１｝の間は３５．２６度、｛１１１｝と｛００１｝の間は５４．７４度である。また、白抜きの点線は｛１０１｝からのずれ角５度及び１０度の範囲を示している。
【００５７】
図６（Ａ）は、マッピングにおける全測定点(この例では１１６５５点)を標準三角形内にプロットしたものである。｛１０１｝付近で点の密度が濃くなっていることがわかる。図６（Ｂ）は、このような点の集中度を等高線表示したものである。これは方位分布関数の値であり、ランダム配向を仮定した場合に対する集中度（図６（Ａ）の点の密度）を等高線で表したものである。ここで数値は各結晶粒が完全に無秩序な配向だと仮定した場合、すなわち標準三角形内に点を偏りなく分布させた場合に対する倍率を示しており無次元数である。
【００５８】
このように特定の指数（ここでは｛１０１｝）に優先配向している事がわかった場合、その指数近傍にどの程度の結晶粒が集まっているか、その割合を数値化することで、優先配向の度合いをよりイメージしやすくなる。例えば図６（Ａ）に例示した逆極点図において｛１０１｝からのずれ角５度及び１０度の範囲（図中に白点線で示す）に存在する点数の全体に対する割合を配向率として次式により求めて示すことができる。
【００５９】
【数２】
【００６０】
この割合は、次のように説明することもできる。図６（Ａ）のように｛１０１｝付近に分布が集中している場合、実際の膜においては各結晶粒の＜１０１＞方位は基板に概略垂直であるが、その周りにやや揺らぎを持って並んでいることが予想される。この揺らぎの角に許容値を５度、１０度と設け、それより小さいものの割合を数値で示してゆく。以上に説明したように許容ずれ角を５度及び１０度と定め、それを満たす結晶粒の割合を表示してゆくことにより配向率を求めることができる。
【００６１】
図６（Ａ）で例示した逆極点図では、各頂点が｛１０１｝、｛１１１｝、｛００１｝であり、｛１０１｝に対してずれ角の値が大きくなると他の面方位が発現することを意味する。｛１０１｝からのずれ角が３０度となると｛１１２｝が発現することになる。従って、ＥＢＳＰで結晶方位の存在比率を確定する場合、揺らぎを持って分布している結晶粒に対し、他の指数が含まれないように許容ずれ角を規定する必要がある。本発明者によれば、許容ずれ角を１０度以下、或いは５度以下と規定してデータを収集することにより、特定方位に配向する結晶粒の存在比率を定量化できることが判明している。
【００６２】
図１は上記作製条件に基づいて石英基板上に作製した５４nmの非晶質半導体膜を、５００℃にて１時間の脱水素処理をした後、５８０℃にて４時間の加熱処理を行い、得られた結晶質半導体膜の｛１０１｝面の配向率を、間欠放電におけるデューティー比依存性として示している。繰り返し周波数は１０kHzを用いている。図１から明らかなことは、デューティー比が６０％以下となると、｛１０１｝面の配向率が増加する傾向が明らかに示されている。図１の結果では、デューティー比３０％において５８％の配向率が得られている。
【００６３】
図２は、間欠放電の繰り返し周波数を横軸にとり｛１０１｝の配向率をプロットしたデータである。繰り返し周波数は５〜３０kHzの間で変化させているが、その周波数が小さくなるに従って｛１０１｝の配向率が増大している。
【００６４】
図３は非晶質半導体膜の形成時の反応圧力依存性を示し、圧力が低くなるに従い｛１０１｝の配向率が高くなっている。
【００６５】
勿論、このような｛１０１｝格子面に対して高い配向性を示す結晶質半導体膜は、所定の繰り返し周波数、デューティー比、反応圧力で非晶質半導体を堆積するだけでなく、膜中に含まれる酸素、窒素、炭素の元素の濃度を１×１０19/cm3未満にすること、及び膜厚を２０〜１００nmの範囲として、基板表面と平行な方向の成長が支配的となるようにすることの相乗効果により達成される。
【００６６】
このような｛１１０｝格子面の配向率の高い結晶質半導体膜はＴＦＴのチャネル形成領域、光起電力素子の光電変換層など素子の特性を決定付けるチャネル形成領域に好適に用いることができる。
【００６７】
【実施例】
[実施例１]
図７で説明する結晶質半導体膜の作製方法は、ゲルマニウムを含む非晶質シリコン膜の全面にシリコンの結晶化を助長する金属元素を添加して結晶化を行う方法である。まず、図７（Ａ）において、基板１０１はコーニング社の#１７７３ガラス基板に代表されるガラス基板を用いる。基板１０１の表面には、ブロッキング層１０２としてプラズマＣＶＤ法でＳｉＨ4とＮ2Ｏを用い酸化窒化シリコン膜を１００nmの厚さに形成する。ブロッキング層１０２はガラス基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散しないために設ける。
【００６８】
シリコンとゲルマニウムから成る非晶質半導体膜１０３はプラズマＣＶＤ法により作製し、ＳｉＨ4とＨ2で１０％に希釈されたＧｅＨ4ガスを反応室に導入し、グロー放電分解して基板１０１上に堆積させる。その詳細な条件は実施形態において述べた通りであるが、２７MHzの高周波電力を変調し、繰り返し周波数５kHz、デューティー比２０％の間欠放電により５４nmの厚さに堆積する。ＳｉＨ4とＧｅＨ4の混合比は、作製される非晶質半導体膜においてゲルマニウム濃度が１〜１０原子％、好ましくは２〜３原子％となるように調節する。シリコンとゲルマニウムから成る非晶質半導体膜１０３の酸素、窒素、炭素などの不純物を極力低減するために、ＳｉＨ4は純度９９．９９９９％以上のものを、ＧｅＨ4は純度９９．９９％以上のガスを用いる。また、プラズマＣＶＤ装置の仕様としては、反応室の容積１３Ｌの反応室に対し、一段目に排気速度３００リットル/秒の複合分子ポンプ、二段目に排気速度４０m3/hrのドライポンプを設け、排気系側から有機物の蒸気が逆拡散してくるのを防ぐと共に、反応室の到達真空度を高め、非晶質半導体膜の形成時に不純物元素が膜中に取り込まれることを極力防いでいる。
【００６９】
そして図７（Ｂ）で示すように、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１０４を形成する。この場合、当該溶液の馴染みをよくするために、シリコンとゲルマニウムから成る非晶質半導体膜１０３の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンの表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。
【００７０】
次に、５００℃にて１時間の加熱処理を行い、シリコンとゲルマニウムから成る非晶質半導体膜中の水素を放出させる。そして、５８０℃にて４時間に加熱処理を行い結晶化を行う。こうして、図７（Ｃ）に示す結晶質半導体膜１０５が形成される。
【００７１】
さらに結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶質半導体膜１０５に対してレーザー光１０６を照射するレーザー処理を行う。レーザーは波長３０８nmにて３０Hzで発振するエキシマレーザー光を用いる。当該レーザー光は光学系にて１００〜３００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって半導体膜を溶融させることなくレーザー処理を行う。こうして図７（Ｄ）に示すシリコンとゲルマニウムを成分とする結晶質半導体膜１０７を得ることができる。
【００７２】
[実施例２]
非晶質半導体膜の結晶化を助長する元素を選択的に形成する方法を図８により説明する。図８（Ａ）において、基板１２０は前述のガラス基板または石英基板を採用する。ガラス基板を用いる場合には、実施例１と同様にブロッキング層を設ける。
【００７３】
シリコンとゲルマニウムから成る非晶質半導体１２１は、は実施例１と同様に間欠放電またはパルス放電を用いたプラズマＣＶＤ法で形成する。
【００７４】
そして、シリコンとゲルマニウムから成る非晶質半導体１２１上に１５０nmの厚さの酸化シリコン膜１２２を形成する。酸化シリコン膜の作製方法は限定されないが、例えば、オルトケイ酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させ形成する。
【００７５】
次に、酸化シリコン膜１２２に開孔部１２３を形成し、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液を塗布する。これにより、ニッケル含有層１２４が形成され、ニッケル含有層１２４は開孔部１２３の底部のみで非晶質半導体膜１２１と接触する。
【００７６】
図８（Ｂ）で示す結晶化は、加熱処理の温度５００〜６５０℃で４〜２４時間、例えば５７０℃にて１４時間の熱処理を行う。この場合、結晶化はニッケルが接した非晶質シリコン膜の部分が最初に結晶化し、そこから基板の表面と平行な方向に結晶化が進行する。こうして形成された結晶質シリコン膜１２５は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。その後、酸化シリコン膜１２２を除去すれば、図８（Ｃ）で示すシリコンとゲルマニウムから成る結晶質半導体膜１２５を得ることができる。
【００７７】
[実施例３]
実施例１、２で説明する方法に従い作製される結晶質半導体膜には結晶化において利用したニッケルに代表される元素が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体装置のチャネル形成領域に用いることが可能であるが、より好ましくは、ゲッタリングにより当該元素を除去することが望ましい。
【００７８】
本実施例はゲッタリング方法の一例を図９を用いて説明する。図９（Ａ）において、基板１３０は実施例１のガラス基板、或いは石英基板が採用される。ガラス基板を用いる場合には、実施例１と同様にブロッキング層を設ける。また、結晶質半導体膜１３１は実施例１または２のいずれの方法で作製されたものであっても同様に適用される。結晶質半導体膜１３１の表面には、マスク用の酸化シリコン膜１３２が１５０nmの厚さに形成され、開孔部１３３が設けられ結晶質半導体膜が露出した領域が設けられている。実施例２に従う場合には、図８（Ａ）で示す酸化シリコン膜１２２をそのまま利用可能であり、図８（Ｂ）の工程の後からそのまま本実施例の工程に移行することもできる。そして、イオンドープ法によりリンを添加して、１×１０19〜１×１０22/cm3の濃度のリン添加領域１３５を形成する。
【００７９】
そして、図９（Ｂ）に示すように、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃にて１２時間の熱処理を行うと、リン添加領域１３５がゲッタリングサイトとして働き、結晶質半導体膜１３１に残存していた触媒元素はリン添加領域１３５に偏析させることができる。
【００８０】
その後、図９（Ｃ）で示すようにマスク用の酸化シリコン膜１３２と、リン添加領域１３５とをエッチングして除去することにより、結晶化の工程で使用した金属元素の濃度が１×１０17/cm3未満にまで低減された結晶質半導体膜１３６を得ることができる。
【００８１】
[実施例４]
次に、このようなシリコンとゲルマニウムから成る結晶質半導体膜を用いて、ＴＦＴを作製する例を示す。図１１は本実施例の作製工程を説明する図である。
【００８２】
図１１（Ａ）において、基板２１０上にシリコンとゲルマニウムから成る結晶質半導体膜２１２を形成するが、この結晶質半導体膜２１２は、以下に示す実施例１〜３で示す工程により作製される何れかのものが採用される。ＴＦＴを作製するに当たっては、素子分離のため所定の大きさにエッチングし、島状に分割しておく。基板２１０がガラス基板である場合には、ブロッキング層２１１を設ける。
【００８３】
絶縁膜２１３はＴＦＴにおいてゲート絶縁膜として利用されるものであり３０〜２００nmの厚さで形成する。この絶縁膜２１３はプラズマＣＶＤ法によりＳｉＨ4とＮ2Ｏとから作製される酸化窒化シリコン膜、或いはＴＥＯＳとＮ2Ｏとから作製される酸化窒化シリコン膜などで形成する。本実施例では前者を選択し、７０nmの厚さに形成する。
【００８４】
絶縁膜２１３上には、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極２１４を形成する。
【００８５】
次に、図１１（Ｂ）で示すように、ＴＦＴのソース及びドレイン領域を形成する一導電型の不純物領域２１６を形成する。この不純物領域２１６はイオンドープ法により形成し、ｎチャネル型ＴＦＴであればリン、砒素に代表される周期律表第１５族の元素、ｐチャネル型ＴＦＴであればボロンに代表される周期律表第１３族の元素を添加する。
【００８６】
その後、プラズマＣＶＤ法により作製される窒化シリコン膜、酸化窒化シリコン膜により第１の層間絶縁膜２１７を形成する。第１の層間絶縁膜２１７はプラズマＣＶＤ法で２００〜３００℃の基板温度で形成し、その後、窒素雰囲気中３５０〜４５０℃、好ましくは４１０℃の温度で加熱処理を行う。この温度で第１の層間絶縁膜中の水素を放出させ、その後２５０〜３５０℃にて０．１〜１時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行う。このような二段階の加熱処理により結晶質半導体膜の水素化を行うことで、特に３５０℃以上の温度では水素化しにくいゲルマニウムのダングリングボンド（未結合種）を水素化し、補償することができる。さらに、ソース及びドレイン電極２１８を形成しＴＦＴを得ることができる。
【００８７】
尚、ここではＴＦＴをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用することもできる。
【００８８】
本発明で得られるシリコンとゲルマニウムから成る結晶質半導体膜は、｛１０１｝の配向率が高く、形成されるチャネル形成領域はゲート絶縁膜との界面特性が良好である。また、結晶粒界及び結晶粒内の欠陥密度が低く、電界効果移動度を高めることができる。ここでは、ＴＦＴをシングルドレインの構造で説明したが、低濃度ドレイン（ＬＤＤ）構造や、ＬＤＤがゲート電極とオーバーラップした構造のＴＦＴを形成することもできる。本発明で作製されるＴＦＴは、アクティブマトリクス型の液晶表示装置やＥＬ表示装置を作製するためのＴＦＴとて、また従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。
【００８９】
[実施例５]
図１０は本発明のシリコンとゲルマニウムから成る結晶質半導体膜を用いて作製される逆スタガ型のＴＦＴの断面図である。逆スタガ型ＴＦＴは、ガラスまたは石英などの基板２０１上にゲート電極２６０、２６１が形成されており、シリコンゲルマニウムを成分とする結晶質半導体膜２６３、２６４は、ゲート絶縁膜２６２上に形成されている。結晶質半導体膜２６３、２６４は実施例１〜３の方法により作製されるいずれの結晶質半導体膜であっても適用可能である。
【００９０】
ｎチャネル型ＴＦＴ２８０は結晶質半導体膜２６３を用いて作製され、チャネル形成領域２７３とｎ型不純物（ドナー）をドーピングして作製されるＬＤＤ領域２７４及びソースまたはドレイン領域２７５が形成されている。ｐチャネル型ＴＦＴ２８１は結晶質半導体膜２６４を用いて作製され、チャネル形成領域２７６とｐ型不純物（アクセプタ）をドーピングして作製されるソースまたはドレイン領域２７７が形成されている。
【００９１】
チャネル形成領域２７３、２７６上にはチャネル保護膜２６５、２６６が形成され、第１の層間絶縁膜２６７、第２の層間絶縁膜２６８を介してソースまたはドレイン電極２６９〜２７２が形成されている。水素化処理は、第１の層間絶縁膜２６７を窒化シリコン膜または酸化窒化シリコン膜で形成し、その後、窒素雰囲気中３５０〜４５０℃、好ましくは４１０℃の温度で加熱処理を行う。この温度で第１の層間絶縁膜中の水素を放出させ、その後２５０〜３５０℃にて０．１〜１時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行うことができる。
【００９２】
このような逆スタガ型のＴＦＴを用いても、アクティブマトリクス型の液晶表示装置やＥＬ表示装置の駆動回路を形成することができる。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、画素部を形成するトランジスタに応用することができる。尚、ここではＴＦＴをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用することもできる。このようなＴＦＴは、従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。
【００９３】
[実施例６]
本実施例は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ型のＴＦＴを作製する一例について図１２を用いて説明する。図１２（Ａ）において、基板３０１上にシリコンとゲルマニウムから成る結晶質半導体膜を形成する。この結晶質半導体膜は実施例１〜３で示す方法により作製されるいずれのものを適用しても良い。ＴＦＴを作製するに当たっては、素子分離のため所定の大きさにエッチングし、島状に分割して半導体層３３１〜３３３を形成する。基板３０１がガラス基板である場合には、ブロッキング層３０２を設ける。
【００９４】
ブロッキング層３０２としてプラズマＣＶＤ法でＳｉＨ4とＮ2Ｏを用い酸化窒化シリコン膜を５０〜２００nmの厚さに形成する。その他の形態として、プラズマＣＶＤ法でＳｉＨ4とＮＨ3とＮ2Ｏから作製される酸化窒化シリコン膜を５０nm、ＳｉＨ4とＮ2Ｏから作製される酸化窒化シリコン膜を１００nm積層させた２層構造や、或いは、窒化シリコン膜とＴＥＯＳを用いて作製される酸化シリコン膜を積層させた２層構造としても良い。
【００９５】
ブロッキング層３０２及びその上に形成する非晶質半導体膜はいずれもプラズマＣＶＤ法で形成することが可能であり、シングルチャンバー方式のＣＶＤ装置において同一反応室中でこれらの層を連続して、或いは、マルチチャンバー方式のＣＶＤ装置において各反応室間を移動させながら連続して形成することができる。いずれにしても、大気解放せずに成膜することでブロッキング層と非晶質半導体膜の界面を清浄にしておくことができる。
【００９６】
絶縁膜３３４はゲート絶縁膜として利用するものであり、プラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０nmの厚さで形成する。本実施例では、７０nmの厚さで酸化窒化シリコン膜を用いて形成する。特に、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製する酸化窒化シリコン膜は膜中の固定電荷密度を低減させることが可能となり、ゲート絶縁膜として好ましい材料である。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜や酸化タンタル膜などの絶縁膜を単層または積層構造として用いても良い。
【００９７】
そして、絶縁膜３３４上にゲート電極を形成するための第１導電膜３３５と第２導電膜３３６とを形成する。本実施例では、第１導電膜３３５を窒化タンタルまたはチタンで５０〜１００nmの厚さに形成し、第２導電膜３３６をタングステンで１００〜３００nmの厚さに形成する。これらの材料は、窒素雰囲気中における４００〜６００℃の熱処理でも安定であり、抵抗率が著しく増大することがない。
【００９８】
次に図１２（Ｂ）に示すように、レジストによるマスク３３７を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスにＣＦ4とＣｌ2を混合し、０．５〜２Pa、好ましくは１Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。
【００９９】
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は１５〜４５°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされる。こうして、第１のエッチング処理により第１導電膜と第２導電膜から成る第１形状の導電層３３８〜３４０（第１の導電層３３８ａ〜３４０ａと第２導電層３３８ｂ〜３４０ｂ）を形成する。３４１はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０nm程度エッチングされ薄くなる。
【０１００】
さらに図１２（Ｃ）に示すように第２のエッチング処理を行う。エッチングはＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００WのＲＦ電力(１３．５６MHz)を供給してプラズマを生成する。基板側（試料ステージ）には５０WのＲＦ（１３．５６MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２形状の導電層３４２〜３４４（第１の導電膜３４２ａ〜３４４ａと第２の導電膜３４２ｂ〜３４４ｂ）を形成する。３４５はゲート絶縁膜であり、第２の形状の導電層３４２〜３４４で覆われない領域はさらに２０〜５０nm程度エッチングされて膜厚が薄くなる。
【０１０１】
そして、第１のドーピング処理を行う。本ドーピング処理では、ｎチャネル型ＴＦＴのＬＤＤ領域を形成するためにｎ型の不純物（ドナー）をドーピングする。その方法はイオンドープ法若しくはイオン注入法で行う。例えば、イオンドープ法を用い、加速電圧を７０〜１２０keVとし、１×１０13/cm2のドーズ量で行い、第１の不純物領域を形成する。ドーピングは、第２の導電膜３４２ｂ〜３４４ｂを不純物元素に対するマスクとして用い、第１の導電膜３４２ａ〜３４４ａの下側の領域に不純物元素が添加されるようにドーピングする。こうして、第１の導電膜３４２ａ〜３４４ａと一部が重なる第１の不純物領域３４６〜３４８が形成される。第１の不純物領域は１×１０17〜１×１０19/cm3の範囲の濃度で形成する。
【０１０２】
次に、図１２（Ｄ）に示すように、レジストでマスク３４９〜３５１を形成し、第２のドーピング処理を行う。第２のドーピング処理は、ｎチャネル型ＴＦＴのソースまたはドレイン領域を形成するためにｎ型の不純物（ドナー）をドーピングする。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14/cm2として行う。ｎ型の不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。レジストでマスク３４９〜３５１は個々にその形状を最適化することが可能であり、第２形状の導電層の外側まで覆う形状のものとして、先に形成した第１の不純物領域と重なるようにすることでＬＤＤ領域を形成することができる。こうして、第２の不純物領域３５２〜３５４を形成する。第２の不純物領域３５２〜３５４おけるリン（Ｐ）濃度は１×１０20〜１×１０21/cm3の範囲となるようにする。
【０１０３】
そして、図１２（Ｅ）に示すように、レジストによるマスク３５５を形成し、ｐチャネル型ＴＦＴを形成する島状半導体層３３１にｐ型の不純物（アクセプタ）をドーピングする。典型的にはボロン（Ｂ）を用いる。第３の不純物領域３５６、３５７の不純物濃度は２×１０20〜２×１０21/cm3となるようにし、含有するリン濃度の１．５〜３倍のボロンを添加して導電型を反転させる。
【０１０４】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。第２形状の導電層３４２〜３４４はゲート電極となる。その後、図１２（Ｆ）に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜３５８をプラズマＣＶＤ法で形成する。そして導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。活性化はファーネスアニール炉を用いる熱アニール法で行うことが好ましい。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することもできる。熱アニール法では酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には４００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。
【０１０５】
さらに、窒化シリコン膜３５９を形成し、３５０〜４５０℃、好ましくは４１０℃の加熱処理を行う。この温度で第１の層間絶縁膜中の水素を放出させ、その後２５０〜３５０℃にて０．１〜１時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行う。このような二段階の加熱処理により結晶質半導体膜の水素化を行うことで、特に３５０℃以上の温度では水素化しにくいゲルマニウムのダングリングボンド（未結合種）を水素化し、補償することができる。
【０１０６】
層間絶縁膜３６０は、ポリイミド、アクリルなどの有機絶縁物材料で形成し表面を平坦化する。勿論、プラズマＣＶＤ法でＴＥＯＳを用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【０１０７】
次いで、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、ソースまたはドレイン配線３６１〜３６６を形成する。
【０１０８】
ｐチャネル型ＴＦＴ３７０にはチャネル形成領域３６７、ソース領域またはドレイン領域として機能する第２の不純物領域３５６、と第１の不純物領域３５７を有している。ｎチャネル型ＴＦＴ３７１はチャネル形成領域３６８、第２形状の導電層３４３から成るゲート電極と重なる第１不純物領域３４７とソース領域またはドレイン領域として機能する第２不純物領域３５３を有している。ｎチャネル型ＴＦＴ３７２はチャネル形成領域３６９、第２形状の導電層３４４から成るゲート電極と重なる第１不純物領域３４８ａ、ゲート電極の外側に形成される第２不純物領域３４８ｂ、ソース領域またはドレイン領域として機能する第３不純物領域３５４を有している。第１不純物領域３４７、３４８ａはゲート電極とオーバーラップするＬＤＤ領域であり、ドレイン端に形成される高電界領域を緩和してホットキャリア効果によるＴＦＴに劣化を防ぐ上で効果がある。第２不純物領域３４８ｂはＬＤＤ領域であり、本実施例で示す工程では、オフ電流値を低減するために最適な寸法を設定することができる。
【０１０９】
以上の工程で、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ型のＴＦＴを得ることができる。本実施例で示す工程は、各ＴＦＴに要求される特性を考慮してＬＤＤを設計し、同一基板内において作り分けることができる。このようなＣＭＯＳ型のＴＦＴは、アクティブマトリクス型の液晶表示装置やＥＬ表示装置の駆動回路を形成することを可能とする。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、画素部を形成するトランジスタに応用することができる。さらに、従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。尚、ここではＴＦＴをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用することもできる。
【０１１０】
また、ＣＭＯＳ回路を組み合わせることで基本論理回路を構成した、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能である。
【０１１１】
[実施例７]
本実施例は、画素部と駆動回路が同一基板上に形成されたモノシリック型の液晶表示装置の構成例を図１３、１４を用いて説明する。画素部におけるスイッチング用のＴＦＴと駆動回路のｎチャネル型及びｐチャネル型のＴＦＴは、いずれも本発明のシリコンとゲルマニウムから成る結晶質半導体膜を用いて活性領域を形成している。シリコンとゲルマニウムから成る結晶質半導体膜は実施例１〜３で示す方法により作製されるいずれのものを適用することができる。
【０１１２】
図１３において、基板４０１は、好適にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板などを用いる。その他に石英基板を用いても良い。ガラス基板を用いる場合にはブロッキング層４０２が形成される。
【０１１３】
画素部４４５におけるｎチャネル型ＴＦＴ４４２と駆動回路４４４のｎチャネル型ＴＦＴ４４１及びｐチャネル型ＴＦＴ４４０の構造に限定はないが、本実施例では実施例６により作製されるＴＦＴを基本的な構造として採用している。勿論、実施例４または実施例５のＴＦＴを採用することも可能である。
【０１１４】
駆動回路４４４には配線４０８、４１７及びソースまたはドレイン配線４１８〜４２１が形成されている。また、画素部４４５においては、画素電極４２４、ゲート配線４２３、接続電極４２２、ソース配線４０９が形成されている。
【０１１５】
駆動回路４４４のｐチャネル型ＴＦＴ４４０には、半導体層４０３にチャネル形成領域４２６、ソース領域またはドレイン領域として機能する第３不純物領域４２７を有している。第３の不純物領域はゲート電極４１０の外側（重ならない位置）に形成される。このような構造のｐチャネル型ＴＦＴは、図１２（Ｄ）の工程の後に、レジストによるマスクを除去し、第１の導電膜を選択的にエッチングすることにより形成し、その後ｐ型不純物をドーピングすることにより形成することができる。
【０１１６】
ｎチャネル型ＴＦＴ４４１には、半導体層４０４にチャネル形成領域４２８、第２形状の導電層４１１から成るゲート電極と重なる第１不純物領域４２９とソース領域またはドレイン領域として機能する第２不純物領域４３０を有している。このｎチャネル型ＴＦＴ４４１は実施例６のｎチャネル型ＴＦＴ３７１と同様にして作製することができる。本発明で得られるシリコンとゲルマニウムから成る結晶質半導体膜は｛１０１｝の配向比率が高く結晶粒界における欠陥密度の割合が低く、電界効果移動度を高めることができる。このようなＴＦＴで駆動回路を形成することにより、より高い周波数で回路を動作させることができる。
【０１１７】
画素部のｎチャネル型ＴＦＴ４４２には、半導体層４０５にチャネル形成領域４３１、ゲート電極の外側に形成される第１不純物領域４３２（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第２不純物領域４３３、４３４、４３５を有している。このような構造のｎチャネル型ＴＦＴは、図１２（Ｄ）の工程の後に、レジストによるマスクを除去し、第１の導電膜を選択的にエッチングすることにより形成することができる。しかし、ｎチャネル型ＴＦＴ４４１の構造を保存するためには、保護用のレジスト層を形成するフォトマスクが１枚追加となる。また、保持容量４４３の一方の電極として機能する半導体層４０６は第６不純物領域４３７、第５不純物領域４３８と不純物が添加されない領域４３６が形成されている。
【０１１８】
画素部４４５においては、接続電極４２２によりソース配線４０９は、ｎチャネル型ＴＦＴ４４２のソースまたはドレイン領域４３３と電気的な接続が形成される。また、ゲート配線４２３は、ゲート電極として機能する第３形状の導電層４１２と電気的な接続が形成される。また、画素電極４２４は、画素のｎチャネル型ＴＦＴ４４２のソースまたはドレイン領域４３５及び保持容量４４３の一方の電極である半導体層４０６の不純物領域４３８と接続している。
【０１１９】
図７における画素部４４５の断面図は、図１４で示すＡ−Ａ'線に対応したものである。ゲート電極として機能する第３形状の導電層４１２は隣接する画素の保持容量の一方の電極を兼ね、画素電極４５２と接続する半導体層４５３と重なる部分で容量を形成している。また、ソース配線４０７と画素電極４２４及び隣接する画素電極４５１との配置関係は、画素電極４２４、４５１の端部をソース配線４０７上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。
【０１２０】
[実施例８]
本実施例では実施例７で作製した各ＴＦＴから、アクティブマトリクス型の液晶表示装置を作製する一例を示す。図１５では透過型の液晶表示装置を作製するために、画素部４４５の層間絶縁膜上に透明導電膜で形成した画素電極６０１が形成されている。画素電極は画素のｎチャネル型ＴＦＴ４４２に接続する補助電極６０９、及び保持容量４４３の補助電極６１０と接続されている。これらの補助電極とゲート線６０８、接続電極６０７、駆動回路４４４の各ＴＦＴのソースまたはドレイン配線６０３〜６０６、配線６０２は、フォトレジストまたは感光性ポリイミドまたは感光性アクリルなどからなる有機樹脂６１１〜６１９をマスクとして、その下層に形成されている導電膜をエッチングして形成されている。
【０１２１】
有機樹脂６１１〜６１９は、配線を形成するための導電膜上に当該有機樹脂材料を全面に塗布し、光露光プロセスにより図１５に示すようにパターン形成されている。その後、オフセット印刷により５〜２０mPaの粘度のポリイミド樹脂層を形成し、２００℃にて焼成して配向膜を形成している。オフセット印刷により塗布したポリイミド樹脂は、焼成の段階で有機樹脂６１１〜６１９とその下層の配線または電極の段差部にうまく回り込み、その端部を覆うことができる。その後、液晶を配向させるためラビングを行う。
【０１２２】
対向側の基板６２１には透明導電膜で形成する対向電極６２２と配向膜６２３を形成し、画素部４４５及び駆動回路４４４が形成されている基板と対向基板６２１とをシール材６２４で貼り合わせる。シール材６２４にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ（図示せず）によって均一な間隔を持って貼り合わされている。その後、両基板の間に液晶６２５を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１５に示すアクティブマトリクス型の液晶表示装置が完成する。
【０１２３】
[実施例９]
本実施例は、上記実施例４〜６で得られるＴＦＴを用いて蛍光又は燐光を含むエレクトロルミネセンス（Electro luminescence:ＥＬ）を利用した表示装置を作製する一例を図１６を用いて説明する。
【０１２４】
同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例（但し封止前の状態）を図１６に示す。なお、駆動回路には基本単位となるＣＭＯＳ回路を示し、画素部は一画素に必要なＴＦＴの構成を例示している。このＣＭＯＳ回路は実施例６に従えば得ることができる。
【０１２５】
図１６において、基板７００は絶縁体であり、その上にはｎチャネル型ＴＦＴ７０１、ｐチャネル型ＴＦＴ７０２、ｐチャネル型ＴＦＴからなるスイッチングＴＦＴ７０３およびｎチャネル型ＴＦＴからなる電流制御ＴＦＴ７０４が形成されている。これらのＴＦＴのチャネル形成領域は、本発明に基づき作製される結晶質半導体膜で形成され、その具体的な作製方法は実施例１〜３に示されている。電流制御ＴＦＴは高い電流駆動能力が要求されるが、本発明で得られる多結晶半導体膜を用いることにより、電界効果移動度を高めることが可能となり、高い電流駆動能力を持たせることができる。
【０１２６】
ｎチャネル型ＴＦＴ７０１およびｐチャネル型ＴＦＴ７０２は実施例６を参照すれば良いので省略する。また、スイッチングＴＦＴ７０３はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっている。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１２７】
また、電流制御ＴＦＴ７０４のドレイン領域７０５の上には第２層間絶縁膜７０７が設けられる前に、第１層間絶縁膜７０６にコンタクトホールが設けられている。これは第２層間絶縁膜７０７にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。第２層間絶縁膜７０７にはドレイン領域７０５に到達するようにコンタクトホールが形成され、ドレイン領域７０５に接続された画素電極７０８が設けられている。画素電極７０８はＥＬ素子の陰極として機能する電極であり、周期表の１族もしくは２族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。
【０１２８】
次に、７１３は画素電極７０８の端部を覆うように設けられた絶縁膜であり、本明細書中ではバンクと呼ぶ。バンク７１３はシリコンを含む絶縁膜もしくは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の比抵抗が１×１０6〜１×１０12Ωm（好ましくは１×１０8〜１×１０10Ωm）となるようにカーボン粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊を抑えることができる。
【０１２９】
また、ＥＬ素子７０９は画素電極（陰極）７０８、ＥＬ層７１１および陽極７１２からなる。陽極７１２は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。なお、本明細書中では発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をＥＬ層と定義する。
【０１３０】
尚、ここでは図示しないが陽極７１２を形成した後、ＥＬ素子７０９を完全に覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、炭素膜、窒化シリコン膜もしくは窒化酸化シリコン膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１３１】
[実施例１０]
実施例１又は２で説明する方法に従い作製される結晶質シリコン膜には結晶化において利用した金属元素が残存している。本実施例は実施例４と異なる方法で当該金属元素を除去する方法について説明する。その方法は、希ガス元素を含む半導体膜、或いは希ガス元素を添加した半導体膜をゲッタリングサイトとして、金属元素を添加して作製された結晶質シリコン膜から当該金属元素を加熱処理により除去するものである。以下、図２５を用いて説明する。
【０１３２】
まず、実施例１又は２に従って、[１０１]面の配向率の高い結晶質シリコン膜を形成する。絶縁表面を有する基板２５００上に下地絶縁膜２５０１としてＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される５０nmの第１酸化窒化シリコン膜と、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される１００nmの第２酸化窒化シリコン膜を積層形成する。
【０１３３】
次いで、下地絶縁膜２５０１上に、実施例１又は２に従って非晶質半導体膜を形成し、結晶化の処理を行ってゲルマニウムを含む結晶質シリコン膜２５０２を形成する。結晶化の際に添加したニッケルをゲッタリングにより除去する場合、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、ゲルマニウムを含む結晶質シリコン膜２５０２中の酸素濃度は、５×１０18/cm3以下となるように形成することが望ましい。（図２５（Ａ））
【０１３４】
また、上記結晶化の後、フッ酸を含むエッチャント、例えば希フッ酸やＦＰＭ（フッ酸、過酸化水素水、純水との混合液）で偏析した金属元素を除去または低減してもよい。また、フッ酸を含むエッチャントで表面をエッチング処理した場合には、上記ランプ光源からの強光を照射して表面を平坦化する処理を加えても良い。
【０１３５】
ゲッタリング処理を行うに当たっては、ゲルマニウムを含む結晶質シリコン膜上にバリア層２５０３を形成する。バリア層２５０３としては、金属元素（ここでは主にニッケル）をゲッタリングサイトに貫通させることができ、さらにゲッタリングサイトの除去工程において用いるエッチング液がしみこまない程度の多孔質膜を形成する。そのようなバリア層として、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸素を含む雰囲気下において紫外線の照射によりオゾンを発生させて酸化させる酸化膜、スパッタリングや真空蒸着法で形成される酸化シリコン膜（ＳｉＯx）などの１〜５nm程度の絶縁膜が適用できる。その他に、このバリア層２５０３は薄いものでよいことから、自然酸化膜であっても代替可能である。
【０１３６】
次いで、後のゲッタリング処理の際にゲッタリングサイトとして機能する半導体膜２５０４をバリア層２５０３上に形成する（図２５（Ｂ））。この半導体膜２５０４はプラズマＣＶＤ法、減圧熱ＣＶＤ法、好ましくはスパッタ法を用いて形成される非晶質構造を有する半導体膜を用いる。この半導体膜２５０４の膜厚は５０〜２００nm、好ましくは１５０nmとする。後のゲッタリング処理の際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜２５０４には、酸素（ＳＩＭＳ分析での濃度が５×１０18/cm3以上、好ましくは１×１０19/cm3以上）を含有させてゲッタリング効率を向上させることが望ましい。また、希ガス元素を１×１０20/cm3の濃度で含む半導体膜を適用する。
【０１３７】
最も好適な半導体膜の形成方法は、スパッタ法によりシリコンをターゲットとして、希ガスをスパッタガスとして用いる。スパッタ法では成膜時の圧力を低下させることにより半導体膜中に希ガスを取り込ませることが容易であり、１×１０20〜２×１０21/cm3、好ましくは１×１０20〜１×１０21/cm3の濃度で希ガス元素を含む半導体膜を形成することが可能である。希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを電界で加速して半導体膜に注入することにより、ダングリングボンドや格子歪みを形成してゲッタリングサイトを形成することができる。中でも安価なガスであるＡｒを用いることが望ましい。
【０１３８】
また、希ガス元素に加え水素、酸素、ボロン、リンから選ばれた一種または複数種を添加してもよく、複数の元素を添加することにより相乗的にゲッタリング効果が得られる。
【０１３９】
次いで、加熱処理またはランプ光源からの強光の照射を行ってゲッタリングを行う。加熱処理によりゲッタリングを行う場合は、窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５００℃にて４時間の熱処理を行えばよい。また、ランプ光源からの強光の照射によりゲッタリングを行う場合には、加熱用のランプ光源を１２０〜３００秒、好ましくは１８０秒間点灯させ、６５０〜７５０℃に加熱する処理を行う。
【０１４０】
このゲッタリングにより、図２５（Ｃ）中の矢印の方向（縦方向）にニッケルが移動し、バリア層２５０３で覆われたゲルマニウムを含む結晶質シリコン膜２５０２に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。リンを用いたゲッタリングと比較して、希ガス元素の添加によるゲッタリングは非常に効果的であり、さらに高濃度、例えば１×１０20〜５×１０21/cm3で添加できるため、結晶化に用いる金属元素の添加量を多くすることができる。即ち、結晶化に用いる金属元素の添加量を多くすることによって結晶化の処理時間をさらに短時間で行うことが可能となる。また、結晶化の処理時間を変えない場合には、結晶化に用いる金属元素の添加量を多くすることによって、さらなる低温で結晶化することができる。また、結晶化に用いる金属元素の添加量を多くすることによって、自然核の発生を低減することができ、良好な結晶質半導体膜を形成することができる。
【０１４１】
上記ゲッタリング処理後、半導体膜からなるゲッタリングサイト２５０４を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時、バリア層２５０３はエッチングストッパーとして機能する。また、バリア層２５０３はその後フッ酸により除去すれば良い。
【０１４２】
その後、図２５（Ｄ）に示すように、得られたゲルマニウムを含む結晶質シリコン膜を所望の形状にエッチング処理して島状に分離された半導体層２５０５を形成する。この半導体層２５０５を用いて実施例４〜６に示すＴＦＴを形成することができる。
【０１４３】
図２６はゲッタリング処理前後における金属元素（ここではニッケル）の濃度を全反射蛍光Ｘ線分光(Total Reflection X-ray Fluorescence Spectroscopy:ＴＸＲＦ)で測定した結果を示している。ＴＸＲＦではＸ線ビームを膜表面に対し非常に浅い角度で入射させ、金属元素など不純物が発生する蛍光Ｘ線を検出する測定方法である。ＴＸＲＦは主に表面から３〜５nmの深さの情報が与えられるが、結晶質シリコン膜に残留するニッケル濃度を見積もることが可能である。検出感度はおよそ１０10/cm2である。
【０１４４】
図２６において、縦軸はニッケル濃度を示している。ゲッタリング処理無しとした試料のデータでは５×１０12（任意量）の値が得られているが、ゲッタリング処理有りとした試料ではそれよりも小さい値を示しており、ゲッタリング処理により結晶質半導体膜中のニッケル濃度はその１００分の１程度にまで減少していることが示されている。ゲッタリング処理の熱処理温度が４５０℃と５００℃の場合を比較すると、５００℃の方がより低減されていることが解る。
【０１４５】
本実施例で得られたゲルマニウムを含む結晶質シリコン膜は、[１０１]面の配向率が高く、且つ、膜中の金属元素の濃度が十分低減されているため、ＴＦＴの特性においてオフ電流を低減することができる。
【０１４６】
[実施例１１]
本発明の半導体装置は、各種多様の電子機器の表示装置や各種集積回路、或いは、従来の集積回路に代わる回路用途に応用することができる。このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ、プロジェクター等が挙げられる。それらの一例を図２２〜図２４に示す。
【０１４７】
図２２（Ａ）は携帯電話であり、表示用パネル２７０１、操作用パネル２７０２、接続部２７０３から成り、表示用パネル２７０１には液晶表示装置またはＥＬ表示装置に代表される表示装置２７０４、音声出力部２７０５、アンテナ２７０９などが設けられている。操作パネル２７０２には操作キー２７０６、電源スイッチ２７０７、音声入力部２７０５８などが設けられている。本発明は表示装置２７０４及びそれに付随する半導体集積回路を形成することができる。
【０１４８】
図２２（Ｂ）はビデオカメラであり、本体９１０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明は表示装置９１０２及びそれに付随する半導体集積回路に適用することができる。
【０１４９】
図２２（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、液晶表示装置またはＥＬ表示装置に代表される表示装置９２０５で構成されている。本発明の半導体装置は表示装置９２０５及びそれに付随する半導体集積回路に適用することができる。
【０１５０】
図２２（Ｄ）はテレビ受像器であり、本体９４０１、スピーカ９４０２、液晶表示装置またはＥＬ表示装置に代表される表示装置９４０３、受信装置９４０４、増幅装置９４０５等で構成される。本発明は表示装置９４０３及びそれに付随する半導体集積回路に適用することができる。
【０１５１】
図２２（Ｅ）は携帯書籍であり、本体９５０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。本発明は表示装置９５０２、９５０３や、記憶媒体９５０４及びそれに付随する半導体集積回路に適用することができる。
【０１５２】
図２３（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、液晶表示装置またはＥＬ表示装置に代表される表示装置９６０３、キーボード９６０４で構成される。本発明は表示装置９６０３や、内蔵する各種集積回路に適用することができる。
【０１５３】
図２３（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置９７０２や、内蔵する各種集積回路に適用することができる。
【０１５４】
図２３（Ｃ）はデジタルカメラであり、本体９８０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。本発明は表示装置９８０２や、内蔵する各種集積回路に適用することができる。
【０１５５】
図２４（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２で構成される。本発明は投射装置３６０１やその他の信号制御回路に適用することができる。
【０１５６】
図２４（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明は投射装置３７０２やその他の信号制御回路に適用することができる。
【０１５７】
尚、図２４（Ｃ）は、図２４（Ａ）及び図２４（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５８】
また、図２４（Ｄ）は、図２４（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図２４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５９】
ここでは図示しなかったが、本発明はその他にもナビゲーションシステムをはじめ冷蔵庫、洗濯機、電子レンジ、固定電話機、ファクシミリなどに組み込む表示装置としても適用することも可能である。このように本発明の適用範囲はきわめて広く、さまざまな製品に適用することができる。
【０１６０】
【発明の効果】
間欠放電またはパルス放電を用いたプラズマＣＶＤ法によりゲルマニウムが添加された非晶質半導体膜を形成し、当該半導体膜の結晶化を助長する元素を添加して加熱処理により結晶化することにより、｛１０１｝の配向比率が５０％以上の多結晶半導体膜を得ることができる。
【０１６１】
そのような多結晶半導体膜を用い、半導体装置の活性領域を形成することができる。特に、薄膜トランジスタのチャネル形成領域を形成するのに適している。このような結晶質半導体膜を用いたＴＦＴは、アクティブマトリクス型の液晶表示装置やＥＬ表示装置を作製するためのＴＦＴとして、また従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。
【図面の簡単な説明】
【図１】 結晶質半導体膜の配向比率を表すデータであり、初期堆積膜の成膜条件として間欠放電におけるデューティー比依存性を示すグラフ。
【図２】 結晶質半導体膜の配向比率を表すデータであり、初期堆積膜の成膜条件として間欠放電における放電持続時間依存性を示すグラフ。
【図３】 結晶質半導体膜の配向比率を表すデータであり、初期堆積膜の成膜条件として間欠放電における繰り返し周波数依存性を示すグラフ。
【図４】 本発明に用いるプラズマＣＶＤ装置の構成を示す図。
【図５】 本発明に用いるプラズマＣＶＤ装置の反応室の構成を示す図。
【図６】 ＥＢＳＰ法で得られる逆極点図の一例（模式図）。
【図７】 本発明の結晶質半導体膜の作製方法を説明する図。
【図８】 本発明の結晶質半導体膜の作製方法を説明する図。
【図９】 本発明の結晶質半導体膜の作製方法を説明する図。
【図１０】 本発明の結晶質半導体膜を用いた逆スタガ型のＴＦＴの構造を説明する断面図。
【図１１】 本発明の結晶質半導体膜を用いてＴＦＴを作製する工程を説明する図。
【図１２】 本発明の結晶質半導体膜を用いてＣＭＯＳ構造のＴＦＴを作製する工程を説明する図。
【図１３】 本発明の結晶質半導体膜を用いた表示装置の構造を説明する断面図。
【図１４】 画素部における画素構造の上面図。
【図１５】 本発明の結晶質半導体膜を用いた液晶表示装置の構造を説明する断面図。
【図１６】 本発明の結晶質半導体膜を用いたＥＬ表示装置の構造を説明する断面図。
【図１７】 間欠放電プラズマＣＶＤ法において、カソードに印加される高周波電力の波形をオシロスコープで観測したときの写真。
【図１８】 高周波電力の印加とラジカルの生成過程を説明するモデルを説明する図。
【図１９】 ＮｉＳｉxを核とした結晶化のモデルを説明する図。
【図２０】 結晶核の隣接間距離を示す累積度数グラフ。
【図２１】 ＧｅＨ4の流量と結晶核発生密度との関係を示すグラフ。
【図２２】 半導体装置の一例を示す図。
【図２３】 半導体装置の一例を示す図。
【図２４】 プロジェクターの一例を示す図。
【図２５】 結晶質半導体膜の作製方法を説明する図。
【図２６】 ゲッタリング処理前後におけるＴＸＲＦで測定される金属元素の濃度を示すグラフ。
【発明の属する技術分野】
本発明は、多結晶半導体膜に代表されるようにいろいろな方位をもって集合した多結晶構造を有する半導体膜、及び当該半導体膜で活性領域を形成した半導体装置の作製方法に関する。特に、本発明は当該半導体膜でチャネル形成領域を形成した薄膜トランジスタの作製方法に好適に用いることができる。尚、本明細書において半導体装置とは、半導体特性を利用して機能しうる装置全般を指し、半導体集積回路、電気光学装置、及び半導体集積回路や電気光学装置を搭載した電子機器を半導体装置の範疇に含むものとしている。
【０００２】
【従来の技術】
ガラスや石英などの基板上に形成した多結晶構造を有する半導体膜（以下、結晶質半導体膜という）を用いて、薄膜トランジスタ（以下、ＴＦＴと記す）を作製する技術が開発されている。結晶質半導体膜を用いたＴＦＴは、液晶表示装置に代表されるフラットパネルディスプレイにおいて、高精細な画像表示を実現する手段として、又は、画素部と当該画素部の駆動に必要な集積回路を同一基板上に形成したモノシリック型ディスプレイを実現する手段として応用されている。
【０００３】
ＳＯＩ技術（Silicon on Insulator technology）以外で結晶質半導体膜を形成するには、気相成長法（ＣＶＤ法）により基板上に直接結晶質半導体膜を形成する方法や、非晶質半導体膜を加熱処理、或いはレーザー光の照射などにより結晶化させる方法が知られている。ＴＦＴへの応用に関しては、良好な電気的特性が得られることから後者の方法が積極的に採用されている。
【０００４】
ガラスまたは石英などの基板上に形成した非晶質半導体膜に対し、加熱処理やレーザー光の照射により結晶化した場合は多結晶構造が得られる。結晶化は非晶質半導体膜と基板との界面に自然に発生する結晶核が基となり結晶化が進むことが判明している。多結晶構造における個々の結晶粒は任意な結晶面が析出しているが、下地に酸化シリコンがある場合には、その界面エネルギーが最小となる（１１１）面の結晶が析出する確率が高くなることが解っている。
【０００５】
ところで、ＴＦＴに必要な半導体膜の厚さは１０〜１００nm程度である。この膜厚の範囲では、異種材料で形成されている基板との界面において、格子の不整合により、また、ランダムに発生する結晶核により結晶方位を制御することが困難であった。よって、結晶粒が相互に干渉しあう為、個々の粒径の大型化を実現することは不可能であった。
【０００６】
一方、結晶質シリコン膜を形成する他の手法として、非晶質シリコン膜にシリコンの結晶化を助長する元素を導入し、従来よりも低い温度の加熱処理で結晶質シリコン膜を作製する技術が開示されている。例えば、特開平７−１３０６５２号公報、特開平８−７８３２９号公報では、非晶質シリコン膜にニッケルなどの金属元素を導入し５５０℃、４時間の熱処理により結晶質シリコン膜を得ている。
【０００７】
この場合には、自然核が発生するより低い温度で導入した元素のシリサイド化物が形成され、当該シリサイドを基にした結晶成長が起こっている。例えば、ニッケルを用いて形成されるニッケルシリサイド（ＮｉＳｉx（０．４≦ｘ≦２．５））は特定の配向性を持たないが、非晶質シリコン膜の厚さを１０〜１００nmとすると基板表面に対し平行な方向しか殆ど成長することが許されなくなる。この場合、ＮｉＳｉxと結晶シリコンの（１１１）面とが接する界面エネルギーが最も小さいので、結晶質シリコン膜の表面と平行な面は（１１０）面となり、この格子面が優先的に配向する。しかし、結晶成長方向が基板表面に対し平行な方向に柱状に成長する場合には、その柱状結晶を軸とした回転方向には自由度が存在するため、必ずしも（１１０）面が配向するとは限らないため、その他の格子面も析出していた。
【０００８】
【発明が解決しようとする課題】
配向率が低い場合、異なる方位の結晶がぶつかる結晶粒界で、格子の連続性を保持することが不可能となり、不対結合手が多く形成されることになる。結晶粒界にできる不対結合手は再結合中心または捕獲中心となり、キャリア（電子・ホール）の輸送特性を低下させる作用がある。その結果、キャリアが再結合で消滅したり欠陥にトラップされてしまい、このような結晶質半導体膜を用いてＴＦＴを作製しても高い電界効果移動度を得ることができない。
【０００９】
また、結晶粒の位置を意図的に制御することは殆ど不可能であり、結晶粒界はランダムに存在するため、ＴＦＴのチャネル形成領域を特定の結晶方位をもつ結晶粒のみで形成することができない。そのために結晶格子の連続性が低下して、結晶粒界では欠陥が形成される。結果として、ＴＦＴの特性をばらつかせる要因となり、様々な悪影響をもたらすことになる。例えば、電界効果移動度が低下して、ＴＦＴを高速で動作させることができなくなる。また、しきい値電圧の変動は低電圧駆動を不可能として、消費電力の増加をもたらすことになる。
【００１０】
本発明はこのような問題点を解決する手段を提供するものであり、非晶質半導体膜を加熱処理とレーザー光または紫外線、赤外線などの強光の照射により結晶化して得られる結晶質半導体膜の配向率を高め、そのような結晶質半導体膜で活性領域を形成した半導体装置及びその作製方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために本発明は、シリコンとゲルマニウムを成分とし、結晶構造を有する半導体膜であって、反射電子回折パターン法で検出される格子面の内、｛１０１｝面が占める割合が３０％以上である半導体膜を用いる。このような半導体膜は、シリコン原子の水素化物またはフッ化物または塩化物によるガスを用い、繰り返し周波数１０kHz以下、デューティー比５０％以下の間欠放電またはパルス放電を用いたプラズマＣＶＤ法によりシリコンとゲルマニウムを成分とする非晶質半導体膜を形成し、その表面に該非晶質半導体膜の結晶化を助長する元素を導入し、当該元素を利用して加熱処理、または加熱処理とレーザー光または紫外線、赤外線などの強光の照射により結晶化させて得る。この結晶構造を有する半導体膜は、チャネル形成領域などの活性層に用いることができる。
【００１２】
このようにして作製されるシリコンとゲルマニウムを含む結晶構造を有する半導体膜は、シリコン以外の周期律表第１４族元素の濃度は１×１０18/cm3以下であり、前記半導体膜中の窒素及び炭素の濃度が５×１０18/cm3未満であり、酸素の濃度が１×１０19/cm3未満であるものとする。
【００１３】
結晶化を助長する元素としてはＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種を用いる。また、非晶質半導体膜の厚さは１０nm乃至１００nmで形成する。非晶質シリコン膜に当該金属元素を添加して加熱処理を施すことにより、シリコンと当該金属元素との化合物（シリサイド化物）を形成し、それが拡散することにより結晶化が進行する。非晶質シリコン膜に添加したゲルマニウムはこの化合物と反応せず、その周囲に存在することにより局所的な歪みを生じさせる。この歪みは核生成の臨界半径を大きくする方向に作用して、核生成密度を低減させると共に、結晶の配向を制限する効力を持つ。
【００１４】
このような作用を発現させるのに必要なゲルマニウムの濃度は、実験の結果シリコンに対し、０．１原子％以上１０原子％以下、好ましくは１原子％以上５原子％以下とすれば良いことが分かっている。ゲルマニウムの濃度がこの上限値以上の濃度になるとシリコンとゲルマニウムの合金材料として発生する自然核（添加する金属元素との化合物によらず発生する核）の発生が顕著となり、得られる多結晶半導体膜の配向比率を高めることができない。また、下限値以下であると十分な歪を発生させることができず、やはり配向比率を高めることができない。
【００１５】
ゲルマニウムが添加された非晶質シリコン膜は、間欠放電またはパルス放電を用いたプラズマＣＶＤ法により形成する。間欠放電またはパルス放電は、発振周波数１〜１２０MHz、好ましくは１３．５６〜６０MHzの高周波電力を、繰り返し周波数１００Hz〜１００kHzに変調してカソードに供給することにより形成する。繰り返し周波数の１周期において高周波電力が印加される時間の割合をデューティー比とすると、その値は１〜５０％とする。
【００１６】
このような間欠放電またはパルス放電は、非晶質半導体膜の堆積過程におけるラジカル種（ここでは、電気的に中性であり、化学的に活性な原子または分子を指していう）を選択して、比較的長寿命のラジカル種による膜の成長を行うことができる。例えば、ＳｉＨ4を放電空間中で分解するとき様々なラジカル種やイオン種が生成される。ラジカル種は生成と消滅反応を繰り返すが、定常的に持続する放電は、ラジカル種の存在比率が一定の割合に保たれている。しかし、間欠放電またはパルス放電のように放電がオフになる時間が存在する場合には、ラジカル種やイオン種の寿命時間の違いにより、長寿命のラジカル種のみが被膜の堆積表面に供給され成膜に寄与することになる。
【００１７】
長寿命ラジカルを選択する理由は、膜の成長表面を不活性化するためであり、ゲルマニウムを非晶質シリコン膜中に分散させて含ませるのに適している。ゲルマニウムのソースであるＧｅＨ4はＳｉＨ4に比べ分解エネルギーが小さいので、同じ供給電力で分解すると原子状ゲルマニウムが生成され、気相反応又は表面反応によりゲルマニウムクラスターが生成される。前述の結晶成長モデルによればゲルマニウムは分散していた方が良いので、スラスターの発生しない間欠放電が良いということを見いだすことができる。
【００１８】
非晶質半導体膜を結晶化すると原子の再配列により、膜の体積は収縮する。その結果、基板上の多結晶半導体膜は引っ張り応力が内在することになる。しかし、シリコンに原子半径の大きいゲルマニウムを０．１原子％以上１０原子％以下、好ましくは１原子％以上５原子％以下の範囲で含有させることにより、結晶化に伴う体積収縮は抑制され、発生する内部応力を小さくすることができる。このとき、被膜全体に渡って均質な効果を得るためには、ゲルマニウムが分散した状態で存在するのが好ましい。
【００１９】
【発明の実施の形態】
本発明において、ＴＦＴのチャネル形成領域に用いる半導体膜は、｛１１０｝格子面の配向率が高いシリコンとゲルマニウムを成分とする結晶質半導体膜であることに特徴を有している。このような結晶質半導体膜を得る典型的な一実施形態は、シリコン原子及びゲルマニウム原子の水素化物またはフッ化物または塩化物によるガスを用い、間欠放電またはパルス放電を用いたプラズマＣＶＤ法によりシリコンとゲルマニウムを成分とする非晶質半導体膜を形成し、その表面に該非晶質半導体膜の結晶化を助長する元素を導入し、当該元素を利用して加熱処理、または加熱処理とレーザー光または紫外線、赤外線などの強光の照射により結晶化して結晶質半導体膜を形成する。
【００２０】
このような結晶質半導体膜を形成するための基板は、アルミナホウケイ酸ガラスやバリウムホウケイ酸ガラスなどの無アルカリガラス基板が適している。代表的にはコーニング社の＃７０５９ガラス基板や＃１７３７ガラス基板を用いる。その他に石英基板やサファイア基板を用いても良い。或いは、シリコン、ゲルマニウム、ガリウム・砒素などの半導体基板の表面に絶縁膜を形成し、これを基板としても良い。
【００２１】
ガラス基板を用いる場合には、非晶質半導体膜とガラス基板との間に窒化シリコン、酸化シリコン、または酸化窒化シリコンなどでブロッキング層を形成する。こうして、ガラス基板中に含まれるアルカリ金属元素などの不純物元素が半導体膜中に拡散することを防ぐ。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2を反応ガスとして用い、窒化シリコン膜を形成する。または、ＳｉＨ4、Ｎ2Ｏ、ＮＨ3を反応ガスとして用い、酸化窒化シリコン膜を形成する。ブロッキング層の厚さは２０〜２００nmで形成する。
【００２２】
このような基板上に間欠放電またはパルス放電を用いたプラズマＣＶＤ法により上記非晶質半導体膜を形成する。間欠放電またはパルス放電は、発振周波数１〜１２０MHz、好ましくは１３．５６〜６０MHzの高周波電力を、繰り返し周波数１０〜１０kHzに変調してカソードに供給することにより形成する。繰り返し周波数の１周期において高周波電力が印加される時間の割合をデューティー比とすると、その値は１〜５０％の範囲であることが望ましい。
【００２３】
このような間欠放電またはパルス放電を用いる意味の一つは、非晶質半導体膜の堆積過程におけるラジカル種（ここでは、電気的に中性であり、化学的に活性な原子または分子を指していう）の選択である。例えば、ＳｉＨ4を放電空間中で分解するとき様々なラジカル種やイオン種が生成される。放電が定常的に持続する場合には、その存在比率は一定の割合を保っている。しかし、間欠放電またはパルス放電のように放電がオフになる時間が存在する場合には、ラジカル種やイオン種の寿命時間の違いにより、長寿命のラジカル種のみが被膜の堆積表面に供給され成膜に寄与することになる。
【００２４】
図１８は高周波電力の投入とラジカル濃度の時間変化を模式的に説明する図である。本発明でいう間欠放電またはパルス放電は、高周波電力がカソードに印加されるオン時間と、高周波電力の供給が遮断されるオフ時間とが存在する。例えば、発振周波数２７MHzの高周波電力を繰り返し周波数１０kHz、デューティー比１０％で供給した場合には、オン時間１μsec、オフ時間９μsecとなる。放電により生成されるラジカル種やイオン種は、生成速度及び消滅速度（寿命）がそれぞれ異なるので、例えばあるラジカル種に着目すると図１８に示すように過渡的に変化している。即ち、高周波電力が供給されると共にラジカル種の濃度が増加していき、ある飽和状態に達する。高周波電力の供給が遮断されると母体ガス分子の解離が無くなり、当該ラジカル種は減少し、消滅するがそれにはある一定の時間を要する。通常は１／ｅに減少する時間をもって寿命時間と定義される。
【００２５】
例えば、ＳｉＨ、ＳｉＨ2ラジカルの寿命はそれぞれ１．７２×１０-4、２．４７×１０-6秒である（ＳｉＨ4プラズマ中、５０mTorrにおける値）。それに対し、ＳｉＨ3は、ＳｉＨ3＋ＳｉＨ4→ＳｉＨ3＋ＳｉＨ4の反応が繰り返され長寿命であること考えられている。良質な非晶質シリコン膜を形成するにはＳｉＨ3を用いれば良いと言われている。また、ＧｅＨ4はＳｉＨ4に対して分解エネルギーが小さいので、同じ高周波電力で分解するとＧｅラジカル（または原子状Ｇｅ）が多数生成される。このラジカルは活性であり寿命が短いものと推測される。
【００２６】
従って、繰り返し周波数とデューティー比を最適なものとすると、所定のラジカル種を選択的に取り出し、被膜形成に優先的に用いることができる。実際には長寿命のラジカル種を取り出すことが可能となる。長寿命のラジカル種は、相対的に見れば化学的な活性度が低いので、被膜の形成において表面反応を制御しやすくなると言える。
【００２７】
デューティー比に関して言えば、その値が大きくなる程ラジカル種の選択性が悪くなり変調しない連続放電と同じ成膜機構となる。本発明者の実験によれば、デューティー比が５０％以上になると間欠放電により得られる効果は低下してしまう。
【００２８】
いずれにしても、本発明で用いる上記ガスは、堆積される非晶質半導体膜に取り込まれる酸素、窒素、炭素などの不純物元素の濃度を低減するために高純度に精製されたものを用いる。堆積する非晶質半導体膜の厚さは１０〜１００nmの範囲とする。
【００２９】
本発明に用いる非晶質半導体膜はシリコンとゲルマニウムを成分とする材料で形成され、その他の１４族元素の濃度は５×１０18/cm3以下とする。このような非晶質半導体膜は、代表的な反応ガスとして用いられるＳｉＨ4とＧｅＨ4または、ＳｉＨ4とＨ2で希釈したＧｅＨ4を用いて作製する。その他に、ＳｉＨ4の代わりにＳｉ2Ｈ6またはＳｉＦ4を、ＧｅＨ4の代わりにＧｅＦ4を採用しても良い。また、非晶質半導体中に含まれる異種元素として、窒素及び炭素の濃度は５×１０18/cm3未満、酸素の濃度は１×１０19/cm3未満とする。結晶化の過程においてこれらの不純物は、主に結晶粒の粒界に析出し、粒界のポテンシャル障壁が高くなりキャリアーの移動度が低下する等の不具合が生じてしまう。
【００３０】
尚、本明細書ではこれらの異種元素の濃度は、二次イオン質量分析法（ＳＩＭＳ）により検出される濃度を言うものであり、当該膜中における濃度の最低値を指している。
【００３１】
上記のように形成した非晶質半導体膜に、該非晶質半導体膜の結晶化を助長する元素を導入する。そのような元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスニウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一種または複数種の元素を用いる。これらの元素は、本明細書に記載する何れの発明においても非晶質半導体膜の結晶化を助長する元素として使用することができる。上記いずれの元素を用いても同質、同様の効果を得ることができるが、代表的にはニッケルを用いる。
【００３２】
当該元素を導入する箇所は、非晶質半導体膜の全面、或いは非晶質半導体膜の膜面における適宣箇所のスリット状の面または点状の面などとする。前者の場合には、当該非晶質半導体膜の基板側に位置する面または基板側とは反対の面のいずれであっても良い。後者の場合には、好ましくは非晶質半導体膜上に絶縁膜が形成され、その絶縁膜に設けられた開孔を利用して元素を導入することができる。開孔の大きさに特に限定はないが、その幅は１０〜４０μmとすることができる。また、その長手方向の長さは任意に決めれば良く、数十μm〜数十cmの範囲とすることができる。
【００３３】
当該元素を導入する方法は、当該元素を非晶質半導体膜の表面又は内部に存在させる手法であれば特に限定はなく、例えば、スパッタ法、蒸着法、プラズマ処理法（含むプラズマＣＶＤ法）、吸着法、金属塩の溶液を塗布する方法などを使用することができる。プラズマ処理法は、不活性ガスによるグロー放電雰囲気において、陰極からスパッタされる当該元素を利用する。また、金属塩の溶液を塗布する方法は簡易であり、当該元素の濃度調整が容易である点で有用である。
【００３４】
金属塩としては各種塩を用いることが可能であり、溶媒としては水、アルコール類、アルヒデト類、エーテル類その他の有機溶媒、または水とこれらの有機溶媒の混合物を用いることができる。また、それらの金属塩が完全に溶解した溶液とは限らず、金属塩の一部または全部が懸濁状態で存在する溶液であっても良い。いずれの方法を採用するにしても、当該元素は非晶質半導体膜の表面又は内部に分散させて導入する。
【００３５】
上記何れかの方法で当該元素を導入した後、当該元素を利用して非晶質半導体膜の結晶化を行う。結晶化は加熱処理、レーザー光または紫外線、赤外線などの強光の照射によって行う（以下、本明細書では一括してレーザー処理と標記する）。加熱処理のみでも｛１０１｝に優先的に配向する結晶質半導体膜を得ることができるが、好ましくは、加熱処理を行いその後レーザー光などの強光の照射を行う方法を適用する。加熱処理後のレーザー処理は、結晶粒内に残される結晶欠陥を修復することができ、作製される結晶の品質を向上させる目的に対して有効な処置となる。
【００３６】
加熱処理は４５０〜１０００℃の範囲で行うことが可能であるが、温度の上限は使用する基板の耐熱温度が一つの上限として考慮される。例えば、石英基板を用いる場合には１０００℃の熱処理にも耐えるが、ガラス基板の場合にはその歪み点以下が上限温度の一つの根拠となる。例えば、歪み点６６７℃のガラス基板に対しては、６６０℃程度が上限となり、好ましくは６００℃以下とするのが良い。必要とされる時間は加熱温度や、その後の処理条件（例えばレーザー光を照射する処理の有無など）により若干異なるが、好適には５５０〜６００℃にて４〜２４時間の加熱処理を行う。また、その後レーザー処理を行う場合には、５００〜５５０℃にて４〜８時間の熱処理を行う。以上の加熱処理は空気中や水素雰囲気中でも良いが、好適には窒素或いは不活性ガス雰囲気中にて行う。
【００３７】
また、レーザー処理は、波長４００nm以下のエキシマレーザーや、ＹＡＧまたはＹＶＯ4レーザーの第２高調波（波長５３２nm）〜第４高調波（波長２６６nm）を光源として用いて行う。これらのレーザー光は光学系にて線状またはスポッ状に集光し、そのエネルギー密度を１００〜３００mJ/cm2として照射し、上記のように集光したレーザービームを基板の所定の領域に渡って走査させ処理を行う。その他、レーザーの代わりに、ハロゲンランプ、キセノンランプ、水銀ランプ、メタルハライドランプなどを光源としても良い。
【００３８】
以上のような工程により、本発明における｛１０１｝面の配向率が高い結晶質半導体膜が得られるモデルは、概略以下のように推測することができる。それについて図１９を参照しながら説明する。
【００３９】
基板２４０１上に形成された非晶質半導体膜２４０２に導入されたシリコンの結晶化を助長する元素は、脱水素処理中に速やかに非晶質半導体２４０２中に拡散する。そして、当該元素とシリコンが反応してシリサイド２４０３が形成され、これが結晶核となりその後の結晶成長に寄与する。例えば、代表的な元素としてニッケルを用いた場合、ＮｉＳｉxが形成される。しかし、ＮｉＳｉx中にはゲルマニウムが殆ど固溶しないため、非晶質半導体２４０２中のＮｉＳｉxは、ゲルマニウムを周囲に排除しつつ移動する。
【００４０】
ＮｉＳｉxは特定の配向性を持たないが、非晶質半導体膜の厚さを１０〜１００nmとすると基板表面に対し平行な方向しか殆ど成長することが許されなくなる。この場合、ＮｉＳｉxと結晶シリコンの（１１１）面とが接する界面エネルギーが最も小さいので、結晶質シリコン膜の表面と平行な面は（１１０）面となり、この格子面が優先的に配向する。結晶成長方向が基板表面に対し平行な方向に、しかも柱状に成長する場合には、その柱状結晶を軸とした回転方向には自由度が存在するため、必ずしも（１１０）面が配向するとは限らないため、その他の格子面も析出することになる。
【００４１】
ＮｉＳｉxから見ると、周囲の非晶質半導体のみに原子半径の大きいゲルマニウムが存在しているため、大きな歪み（引っ張り応力）が発生していることが予想される。この歪みエネルギーにより、核生成の臨界半径を大きくする方向に働く。さらに、この歪み（引っ張り応力）は、ＮｉＳｉxによる核の結晶方位に制限を与え、特定の結晶面（具体的には、｛１０１｝面）の配向率を高める作用があると推測される。
【００４２】
ＮｉＳｉxの構造はホタル石型構造であり、ダイアモンド型構造のシリコン格子間にニッケル原子を配置した構造となっている。ＮｉＳｉxからニッケル原子が無くなるとシリコンの結晶構造が残ることになる。数々の実験の結果から、ニッケル原子は非晶質シリコン側に移動していくことが判明しており、この理由は非晶質シリコン中の固溶度の方が結晶シリコン中のそれよりも高いためであると考えられる。従って、恰もニッケルが非晶質シリコン中を移動しながら結晶シリコン膜２４０４を形成するというモデルを立案することができる。
【００４３】
本発明は、結晶質半導体膜の｛１０１｝面の配向を高めるために、シリコンとゲルマニウムから成る非晶質半導体膜にシリコンの結晶化を助長する元素を添加して、加熱処理とレーザー処理を行って結晶化させる。
【００４４】
ところで、非晶質半導体膜、具体的には非晶質シリコン膜に０．１〜１０原子％のゲルマニウムを含有させると結晶核の発生密度が低下することが、本発明者により見いだされている。図２０は結晶核の隣接間距離について、ＧｅＨ4の添加量依存性について調べた結果であり、縦軸はその累積度数を示している。成膜条件として、ＳｉＨ4と水素で１０％に希釈したＧｅＨ4の合計流量は１００SCCM一定としたものである。
【００４５】
図２０（Ａ）はシリコンの結晶化を助長する元素として、酢酸ニッケル塩が３ppmの水溶液を用いた結果であり、図２０（Ｂ）は１ppmの結果を示している。ＧｅＨ4の添加量の増加は、非晶質シリコン中に含まれるゲルマニウム濃度がそれに伴って増えることを意味する。図２０（Ａ）、（Ｂ）の結果は、いずれもＧｅＨ4の添加量が多い方が結晶核の隣接間距離が長くなることを示している。図２１はこの結果を基に、ＧｅＨ4の添加量に対する結晶核の密度を示している。ＧｅＨ4の量が増加するに従い、結晶核密度が低下している傾向が示されている。
【００４６】
核生成理論の立場からは、体積Ｖの核が母相中に現れる際のエネルギー変化ΔＧは次式で与えられる。
【００４７】
【数１】
ここで、ΔＧｖは単位体積当たりの自由エネルギー変化（負）であり、右辺第１項は核生成の駆動力となる。一方、Ｅは単位体積当たりの歪みエネルギーであり、γｓは単位体積当たりの界面エネルギー（Ｓは析出した核の表面積）であり、第２項、第３項は核の析出を妨害する方向に働く。これら二つの項があるため、ある臨界半径ｒ0以下の核はエネルギー的に不安定（ΔＧがｒと共に増加する）であり、一時的に現れたとしても消滅してしまう。即ち、ｒ0を超えた核のみが安定化することを示している。このことは上記考察において、非晶質シリコン膜中にゲルマニウムが存在することにより核生成の臨界半径を大きくする方向に働くことを裏付けている。
【００４９】
上述の本発明に基づいて得られる結晶質半導体膜の代表的な作製方法は、反応ガスはＳｉＨ4と水素で１０％に希釈されたＧｅＨ4を用いる。これらの反応ガスは、形成される非晶質半導体膜に含まれる酸素、窒素、炭素の不純物濃度を低減させるために、ＳｉＨ4の純度は９９．９９９９％以上のものを、またＧｅＨ4は窒素、炭化水素化合物が１ppm以下、ＣＯ2が２ppm以下の高純度品を用いている。高周波電力はピーク値として０．３５W/cm2（２７MHz）を供給し、繰り返し周波数１〜３０kHz、デューティー比１０〜９０％のパルス放電に変調して平行平板型のプラズマＣＶＤ装置の陰極に給電する。その他、反応圧力３３．２５Pa、基板温度２００〜４００℃、電極間隔３５mmとしている。
【００５０】
図１７は、プラズマＣＶＤ装置のカソードに印加される２７MHzの高周波電力の波形をオシロスコープで観測した写真である。図１７（Ａ）は繰り返し周波数１kHz、デューティー比２０％の場合であり、図１７（Ｂ）は繰り返し周波数１ｋＨｚ、デューティー比５０％の場合の写真である。このように、本発明では高周波電力が印加されるオン時間と、印加されないオフ時間が交互に繰り返される状況の下に非晶質半導体膜の形成を行っている。このような電力の供給により形成される放電を、本明細書では便宜上間欠放電またはパルス放電と呼ぶ。
【００５１】
図４はプラズマＣＶＤ装置の一例であり、共通室１１２０は、ロード・アンロード（Ｌ／ＵＬ）室１１１０、１１１５、反応室（１）〜反応室（３）１１１１〜１１１３、予備室１１１４とゲート弁１１２２〜１１２７を介して連結されている。基板は、ロード・アンロード（Ｌ／ＵＬ）室１１１０、１１１５のカセット１１２８、１１２９に装填され、共通室１１２０の搬送手段１１２１により各反応室または予備室に搬送される。予備室１１４では主に基板の予備加熱のみを行い、反応室（１）では窒化シリコン膜や酸化シリコン膜などの絶縁膜の形成、反応室（２）では非晶質半導体膜の成膜の形成を行い、反応室（３）ではシリコンの結晶化を助長する元素をプラズマ処理により添加するように分離されている。このプラズマ処理は、不活性ガスのグロー放電により、ニッケルなどの上記結晶化を助長する元素で形成された陰極からスパッタされる元素を非晶質半導体膜に付着させる処理である。このような構成のプラズマＣＶＤ装置を用いれば、基板に密接して形成するブロッキング層から非晶質半導体膜、及び非晶質半導体膜の結晶化を助長する元素の添加までを、大気に曝すことなく連続して形成することができる。
【００５２】
図５はこのようなプラズマＣＶＤ装置の一つの反応室の構成を詳細に説明するものであり、非晶質半導体膜を形成する反応室の一例を示している。反応室５０１は、高周波電源５０５が接続する陰極（カソード）５０２、陽極（アノード）５０３が設けられた平行平板型である。陰極５０２はシャワー板となっていて、ガス供給手段５０６からの反応ガスは、このシャワー板を通して反応室中に供給される。陽極５０３にはシーズヒーターなどによる加熱手段が設けられ、基板５１５が設置されている。ガス供給系の詳細は省略するが、ＳｉＨ4やＧｅＨ4などが充填されたシリンダー５１４、ガスの流量を制御するマスフローコントローラー５１２、ストップバルブ５１３などから構成されている。排気手段５０７は、ゲートバルブ５０８、自動圧力制御弁５０９、ターボ分子ポンプ（または複合分子ポンプ）５１０、ドライポンプ５１１から成っている。ターボ分子ポンプ（または複合分子ポンプ）５１０、ドライポンプ５１１は潤滑油を使用しないもので、油の拡散による反応室内の汚染を完全に無くしている。排気速度は、反応室の容積１３Ｌの反応室に対し、一段目に排気速度３００リットル/秒のターボ分子ポンプ、二段目に排気速度４０m3/hrのドライポンプを設け、排気系側から有機物の蒸気が逆拡散してくるのを防ぐと共に、反応室の到達真空度を高め、非晶質半導体膜の形成時に不純物元素が膜中に取り込まれることを極力防いでいる。
【００５３】
このような条件の下に作製された非晶質半導体を用い、前述の結晶化法を用い作製された結晶質半導体膜の配向率は、反射電子線回折パターン（ＥＢＳＰ：Electron Backscatter diffraction Pattern）により求められている。ＥＢＳＰは走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）に専用の検出器を設け、一次電子の後方散乱から結晶方位を分析する手法である（以下、この手法を便宜上ＥＢＳＰ法と呼ぶ）。ＥＰＳＰを用いた結晶半導体膜の評価は、"Microtexture Analysis of Location Controlled Large Si Grain Formed by Exciter-Laser Crystallization Method: R. Ishihara and P. F. A. Alkemade, AMLCD'99 Digest of Technical Papers 1999 Tokyo Japan, pp99-102"に紹介されている。
【００５４】
この測定方法は、結晶構造を持った試料に電子線が入射すると、後方にも非弾性散乱が起こり、その中には試料中でブラッグ回折による結晶方位に特有の線状パターン(一般に菊地像と呼ばれる)も合わせて観察される。ＥＢＳＰ法は検出器スクリーンに映った菊地像を解析することにより試料の結晶方位を求めている。試料の電子線の当たる位置を移動させつつ方位解析を繰り返す(マッピング測定)ことで、面状の試料について結晶方位または配向の情報を得ることができる。入射電子線の太さは、走査型電子顕微鏡の電子銃のタイプにより異なるが、ショットキー電界放射型の場合、１０〜２０nmの非常に細い電子線が照射される。マッピング測定では、測定点数が多いほど、また測定領域が広いほど、結晶配向のより平均化した情報を得ることができる。実際には、１００×１００μm2の領域で、１００００点（１μm間隔）〜４００００点（０．５μm間隔）の程度の測定を行っている。
【００５５】
マッピング測定により各結晶粒の結晶方位がすべて求まると、膜に対する結晶配向の状態を統計的に表示できる。図６（Ａ）にＥＢＳＰ法により求められる逆極点図の例を示す。逆極点図は多結晶体の優先配向を表示する際によく用いられるもので、試料のある特定の面(ここでは膜表面)が、どの格子面に一致しているかを集合的に表示したものである。
【００５６】
図６（Ａ）の扇形状の枠は一般に標準三角形と呼ばれるもので、この中に立方晶系における全ての指数が含まれている。またこの図中における長さは、結晶方位における角度に対応している。たとえば｛００１｝と｛１０１｝の間は４５度、｛１０１｝と｛１１１｝の間は３５．２６度、｛１１１｝と｛００１｝の間は５４．７４度である。また、白抜きの点線は｛１０１｝からのずれ角５度及び１０度の範囲を示している。
【００５７】
図６（Ａ）は、マッピングにおける全測定点(この例では１１６５５点)を標準三角形内にプロットしたものである。｛１０１｝付近で点の密度が濃くなっていることがわかる。図６（Ｂ）は、このような点の集中度を等高線表示したものである。これは方位分布関数の値であり、ランダム配向を仮定した場合に対する集中度（図６（Ａ）の点の密度）を等高線で表したものである。ここで数値は各結晶粒が完全に無秩序な配向だと仮定した場合、すなわち標準三角形内に点を偏りなく分布させた場合に対する倍率を示しており無次元数である。
【００５８】
このように特定の指数（ここでは｛１０１｝）に優先配向している事がわかった場合、その指数近傍にどの程度の結晶粒が集まっているか、その割合を数値化することで、優先配向の度合いをよりイメージしやすくなる。例えば図６（Ａ）に例示した逆極点図において｛１０１｝からのずれ角５度及び１０度の範囲（図中に白点線で示す）に存在する点数の全体に対する割合を配向率として次式により求めて示すことができる。
【００５９】
【数２】
この割合は、次のように説明することもできる。図６（Ａ）のように｛１０１｝付近に分布が集中している場合、実際の膜においては各結晶粒の＜１０１＞方位は基板に概略垂直であるが、その周りにやや揺らぎを持って並んでいることが予想される。この揺らぎの角に許容値を５度、１０度と設け、それより小さいものの割合を数値で示してゆく。以上に説明したように許容ずれ角を５度及び１０度と定め、それを満たす結晶粒の割合を表示してゆくことにより配向率を求めることができる。
【００６１】
図６（Ａ）で例示した逆極点図では、各頂点が｛１０１｝、｛１１１｝、｛００１｝であり、｛１０１｝に対してずれ角の値が大きくなると他の面方位が発現することを意味する。｛１０１｝からのずれ角が３０度となると｛１１２｝が発現することになる。従って、ＥＢＳＰで結晶方位の存在比率を確定する場合、揺らぎを持って分布している結晶粒に対し、他の指数が含まれないように許容ずれ角を規定する必要がある。本発明者によれば、許容ずれ角を１０度以下、或いは５度以下と規定してデータを収集することにより、特定方位に配向する結晶粒の存在比率を定量化できることが判明している。
【００６２】
図１は上記作製条件に基づいて石英基板上に作製した５４nmの非晶質半導体膜を、５００℃にて１時間の脱水素処理をした後、５８０℃にて４時間の加熱処理を行い、得られた結晶質半導体膜の｛１０１｝面の配向率を、間欠放電におけるデューティー比依存性として示している。繰り返し周波数は１０kHzを用いている。図１から明らかなことは、デューティー比が６０％以下となると、｛１０１｝面の配向率が増加する傾向が明らかに示されている。図１の結果では、デューティー比３０％において５８％の配向率が得られている。
【００６３】
図２は、間欠放電の繰り返し周波数を横軸にとり｛１０１｝の配向率をプロットしたデータである。繰り返し周波数は５〜３０kHzの間で変化させているが、その周波数が小さくなるに従って｛１０１｝の配向率が増大している。
【００６４】
図３は非晶質半導体膜の形成時の反応圧力依存性を示し、圧力が低くなるに従い｛１０１｝の配向率が高くなっている。
【００６５】
勿論、このような｛１０１｝格子面に対して高い配向性を示す結晶質半導体膜は、所定の繰り返し周波数、デューティー比、反応圧力で非晶質半導体を堆積するだけでなく、膜中に含まれる酸素、窒素、炭素の元素の濃度を１×１０19/cm3未満にすること、及び膜厚を２０〜１００nmの範囲として、基板表面と平行な方向の成長が支配的となるようにすることの相乗効果により達成される。
【００６６】
このような｛１１０｝格子面の配向率の高い結晶質半導体膜はＴＦＴのチャネル形成領域、光起電力素子の光電変換層など素子の特性を決定付けるチャネル形成領域に好適に用いることができる。
【００６７】
【実施例】
[実施例１]
図７で説明する結晶質半導体膜の作製方法は、ゲルマニウムを含む非晶質シリコン膜の全面にシリコンの結晶化を助長する金属元素を添加して結晶化を行う方法である。まず、図７（Ａ）において、基板１０１はコーニング社の#１７７３ガラス基板に代表されるガラス基板を用いる。基板１０１の表面には、ブロッキング層１０２としてプラズマＣＶＤ法でＳｉＨ4とＮ2Ｏを用い酸化窒化シリコン膜を１００nmの厚さに形成する。ブロッキング層１０２はガラス基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散しないために設ける。
【００６８】
シリコンとゲルマニウムから成る非晶質半導体膜１０３はプラズマＣＶＤ法により作製し、ＳｉＨ4とＨ2で１０％に希釈されたＧｅＨ4ガスを反応室に導入し、グロー放電分解して基板１０１上に堆積させる。その詳細な条件は実施形態において述べた通りであるが、２７MHzの高周波電力を変調し、繰り返し周波数５kHz、デューティー比２０％の間欠放電により５４nmの厚さに堆積する。ＳｉＨ4とＧｅＨ4の混合比は、作製される非晶質半導体膜においてゲルマニウム濃度が１〜１０原子％、好ましくは２〜３原子％となるように調節する。シリコンとゲルマニウムから成る非晶質半導体膜１０３の酸素、窒素、炭素などの不純物を極力低減するために、ＳｉＨ4は純度９９．９９９９％以上のものを、ＧｅＨ4は純度９９．９９％以上のガスを用いる。また、プラズマＣＶＤ装置の仕様としては、反応室の容積１３Ｌの反応室に対し、一段目に排気速度３００リットル/秒の複合分子ポンプ、二段目に排気速度４０m3/hrのドライポンプを設け、排気系側から有機物の蒸気が逆拡散してくるのを防ぐと共に、反応室の到達真空度を高め、非晶質半導体膜の形成時に不純物元素が膜中に取り込まれることを極力防いでいる。
【００６９】
そして図７（Ｂ）で示すように、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１０４を形成する。この場合、当該溶液の馴染みをよくするために、シリコンとゲルマニウムから成る非晶質半導体膜１０３の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンの表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。
【００７０】
次に、５００℃にて１時間の加熱処理を行い、シリコンとゲルマニウムから成る非晶質半導体膜中の水素を放出させる。そして、５８０℃にて４時間に加熱処理を行い結晶化を行う。こうして、図７（Ｃ）に示す結晶質半導体膜１０５が形成される。
【００７１】
さらに結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶質半導体膜１０５に対してレーザー光１０６を照射するレーザー処理を行う。レーザーは波長３０８nmにて３０Hzで発振するエキシマレーザー光を用いる。当該レーザー光は光学系にて１００〜３００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって半導体膜を溶融させることなくレーザー処理を行う。こうして図７（Ｄ）に示すシリコンとゲルマニウムを成分とする結晶質半導体膜１０７を得ることができる。
【００７２】
[実施例２]
非晶質半導体膜の結晶化を助長する元素を選択的に形成する方法を図８により説明する。図８（Ａ）において、基板１２０は前述のガラス基板または石英基板を採用する。ガラス基板を用いる場合には、実施例１と同様にブロッキング層を設ける。
【００７３】
シリコンとゲルマニウムから成る非晶質半導体１２１は、は実施例１と同様に間欠放電またはパルス放電を用いたプラズマＣＶＤ法で形成する。
【００７４】
そして、シリコンとゲルマニウムから成る非晶質半導体１２１上に１５０nmの厚さの酸化シリコン膜１２２を形成する。酸化シリコン膜の作製方法は限定されないが、例えば、オルトケイ酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させ形成する。
【００７５】
次に、酸化シリコン膜１２２に開孔部１２３を形成し、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液を塗布する。これにより、ニッケル含有層１２４が形成され、ニッケル含有層１２４は開孔部１２３の底部のみで非晶質半導体膜１２１と接触する。
【００７６】
図８（Ｂ）で示す結晶化は、加熱処理の温度５００〜６５０℃で４〜２４時間、例えば５７０℃にて１４時間の熱処理を行う。この場合、結晶化はニッケルが接した非晶質シリコン膜の部分が最初に結晶化し、そこから基板の表面と平行な方向に結晶化が進行する。こうして形成された結晶質シリコン膜１２５は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。その後、酸化シリコン膜１２２を除去すれば、図８（Ｃ）で示すシリコンとゲルマニウムから成る結晶質半導体膜１２５を得ることができる。
【００７７】
[実施例３]
実施例１、２で説明する方法に従い作製される結晶質半導体膜には結晶化において利用したニッケルに代表される元素が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体装置のチャネル形成領域に用いることが可能であるが、より好ましくは、ゲッタリングにより当該元素を除去することが望ましい。
【００７８】
本実施例はゲッタリング方法の一例を図９を用いて説明する。図９（Ａ）において、基板１３０は実施例１のガラス基板、或いは石英基板が採用される。ガラス基板を用いる場合には、実施例１と同様にブロッキング層を設ける。また、結晶質半導体膜１３１は実施例１または２のいずれの方法で作製されたものであっても同様に適用される。結晶質半導体膜１３１の表面には、マスク用の酸化シリコン膜１３２が１５０nmの厚さに形成され、開孔部１３３が設けられ結晶質半導体膜が露出した領域が設けられている。実施例２に従う場合には、図８（Ａ）で示す酸化シリコン膜１２２をそのまま利用可能であり、図８（Ｂ）の工程の後からそのまま本実施例の工程に移行することもできる。そして、イオンドープ法によりリンを添加して、１×１０19〜１×１０22/cm3の濃度のリン添加領域１３５を形成する。
【００７９】
そして、図９（Ｂ）に示すように、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃にて１２時間の熱処理を行うと、リン添加領域１３５がゲッタリングサイトとして働き、結晶質半導体膜１３１に残存していた触媒元素はリン添加領域１３５に偏析させることができる。
【００８０】
その後、図９（Ｃ）で示すようにマスク用の酸化シリコン膜１３２と、リン添加領域１３５とをエッチングして除去することにより、結晶化の工程で使用した金属元素の濃度が１×１０17/cm3未満にまで低減された結晶質半導体膜１３６を得ることができる。
【００８１】
[実施例４]
次に、このようなシリコンとゲルマニウムから成る結晶質半導体膜を用いて、ＴＦＴを作製する例を示す。図１１は本実施例の作製工程を説明する図である。
【００８２】
図１１（Ａ）において、基板２１０上にシリコンとゲルマニウムから成る結晶質半導体膜２１２を形成するが、この結晶質半導体膜２１２は、以下に示す実施例１〜３で示す工程により作製される何れかのものが採用される。ＴＦＴを作製するに当たっては、素子分離のため所定の大きさにエッチングし、島状に分割しておく。基板２１０がガラス基板である場合には、ブロッキング層２１１を設ける。
【００８３】
絶縁膜２１３はＴＦＴにおいてゲート絶縁膜として利用されるものであり３０〜２００nmの厚さで形成する。この絶縁膜２１３はプラズマＣＶＤ法によりＳｉＨ4とＮ2Ｏとから作製される酸化窒化シリコン膜、或いはＴＥＯＳとＮ2Ｏとから作製される酸化窒化シリコン膜などで形成する。本実施例では前者を選択し、７０nmの厚さに形成する。
【００８４】
絶縁膜２１３上には、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極２１４を形成する。
【００８５】
次に、図１１（Ｂ）で示すように、ＴＦＴのソース及びドレイン領域を形成する一導電型の不純物領域２１６を形成する。この不純物領域２１６はイオンドープ法により形成し、ｎチャネル型ＴＦＴであればリン、砒素に代表される周期律表第１５族の元素、ｐチャネル型ＴＦＴであればボロンに代表される周期律表第１３族の元素を添加する。
【００８６】
その後、プラズマＣＶＤ法により作製される窒化シリコン膜、酸化窒化シリコン膜により第１の層間絶縁膜２１７を形成する。第１の層間絶縁膜２１７はプラズマＣＶＤ法で２００〜３００℃の基板温度で形成し、その後、窒素雰囲気中３５０〜４５０℃、好ましくは４１０℃の温度で加熱処理を行う。この温度で第１の層間絶縁膜中の水素を放出させ、その後２５０〜３５０℃にて０．１〜１時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行う。このような二段階の加熱処理により結晶質半導体膜の水素化を行うことで、特に３５０℃以上の温度では水素化しにくいゲルマニウムのダングリングボンド（未結合種）を水素化し、補償することができる。さらに、ソース及びドレイン電極２１８を形成しＴＦＴを得ることができる。
【００８７】
尚、ここではＴＦＴをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用することもできる。
【００８８】
本発明で得られるシリコンとゲルマニウムから成る結晶質半導体膜は、｛１０１｝の配向率が高く、形成されるチャネル形成領域はゲート絶縁膜との界面特性が良好である。また、結晶粒界及び結晶粒内の欠陥密度が低く、電界効果移動度を高めることができる。ここでは、ＴＦＴをシングルドレインの構造で説明したが、低濃度ドレイン（ＬＤＤ）構造や、ＬＤＤがゲート電極とオーバーラップした構造のＴＦＴを形成することもできる。本発明で作製されるＴＦＴは、アクティブマトリクス型の液晶表示装置やＥＬ表示装置を作製するためのＴＦＴとて、また従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。
【００８９】
[実施例５]
図１０は本発明のシリコンとゲルマニウムから成る結晶質半導体膜を用いて作製される逆スタガ型のＴＦＴの断面図である。逆スタガ型ＴＦＴは、ガラスまたは石英などの基板２０１上にゲート電極２６０、２６１が形成されており、シリコンゲルマニウムを成分とする結晶質半導体膜２６３、２６４は、ゲート絶縁膜２６２上に形成されている。結晶質半導体膜２６３、２６４は実施例１〜３の方法により作製されるいずれの結晶質半導体膜であっても適用可能である。
【００９０】
ｎチャネル型ＴＦＴ２８０は結晶質半導体膜２６３を用いて作製され、チャネル形成領域２７３とｎ型不純物（ドナー）をドーピングして作製されるＬＤＤ領域２７４及びソースまたはドレイン領域２７５が形成されている。ｐチャネル型ＴＦＴ２８１は結晶質半導体膜２６４を用いて作製され、チャネル形成領域２７６とｐ型不純物（アクセプタ）をドーピングして作製されるソースまたはドレイン領域２７７が形成されている。
【００９１】
チャネル形成領域２７３、２７６上にはチャネル保護膜２６５、２６６が形成され、第１の層間絶縁膜２６７、第２の層間絶縁膜２６８を介してソースまたはドレイン電極２６９〜２７２が形成されている。水素化処理は、第１の層間絶縁膜２６７を窒化シリコン膜または酸化窒化シリコン膜で形成し、その後、窒素雰囲気中３５０〜４５０℃、好ましくは４１０℃の温度で加熱処理を行う。この温度で第１の層間絶縁膜中の水素を放出させ、その後２５０〜３５０℃にて０．１〜１時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行うことができる。
【００９２】
このような逆スタガ型のＴＦＴを用いても、アクティブマトリクス型の液晶表示装置やＥＬ表示装置の駆動回路を形成することができる。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、画素部を形成するトランジスタに応用することができる。尚、ここではＴＦＴをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用することもできる。このようなＴＦＴは、従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。
【００９３】
[実施例６]
本実施例は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ型のＴＦＴを作製する一例について図１２を用いて説明する。図１２（Ａ）において、基板３０１上にシリコンとゲルマニウムから成る結晶質半導体膜を形成する。この結晶質半導体膜は実施例１〜３で示す方法により作製されるいずれのものを適用しても良い。ＴＦＴを作製するに当たっては、素子分離のため所定の大きさにエッチングし、島状に分割して半導体層３３１〜３３３を形成する。基板３０１がガラス基板である場合には、ブロッキング層３０２を設ける。
【００９４】
ブロッキング層３０２としてプラズマＣＶＤ法でＳｉＨ4とＮ2Ｏを用い酸化窒化シリコン膜を５０〜２００nmの厚さに形成する。その他の形態として、プラズマＣＶＤ法でＳｉＨ4とＮＨ3とＮ2Ｏから作製される酸化窒化シリコン膜を５０nm、ＳｉＨ4とＮ2Ｏから作製される酸化窒化シリコン膜を１００nm積層させた２層構造や、或いは、窒化シリコン膜とＴＥＯＳを用いて作製される酸化シリコン膜を積層させた２層構造としても良い。
【００９５】
ブロッキング層３０２及びその上に形成する非晶質半導体膜はいずれもプラズマＣＶＤ法で形成することが可能であり、シングルチャンバー方式のＣＶＤ装置において同一反応室中でこれらの層を連続して、或いは、マルチチャンバー方式のＣＶＤ装置において各反応室間を移動させながら連続して形成することができる。いずれにしても、大気解放せずに成膜することでブロッキング層と非晶質半導体膜の界面を清浄にしておくことができる。
【００９６】
絶縁膜３３４はゲート絶縁膜として利用するものであり、プラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０nmの厚さで形成する。本実施例では、７０nmの厚さで酸化窒化シリコン膜を用いて形成する。特に、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製する酸化窒化シリコン膜は膜中の固定電荷密度を低減させることが可能となり、ゲート絶縁膜として好ましい材料である。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜や酸化タンタル膜などの絶縁膜を単層または積層構造として用いても良い。
【００９７】
そして、絶縁膜３３４上にゲート電極を形成するための第１導電膜３３５と第２導電膜３３６とを形成する。本実施例では、第１導電膜３３５を窒化タンタルまたはチタンで５０〜１００nmの厚さに形成し、第２導電膜３３６をタングステンで１００〜３００nmの厚さに形成する。これらの材料は、窒素雰囲気中における４００〜６００℃の熱処理でも安定であり、抵抗率が著しく増大することがない。
【００９８】
次に図１２（Ｂ）に示すように、レジストによるマスク３３７を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスにＣＦ4とＣｌ2を混合し、０．５〜２Pa、好ましくは１Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。
【００９９】
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は１５〜４５°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされる。こうして、第１のエッチング処理により第１導電膜と第２導電膜から成る第１形状の導電層３３８〜３４０（第１の導電層３３８ａ〜３４０ａと第２導電層３３８ｂ〜３４０ｂ）を形成する。３４１はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０nm程度エッチングされ薄くなる。
【０１００】
さらに図１２（Ｃ）に示すように第２のエッチング処理を行う。エッチングはＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００WのＲＦ電力(１３．５６MHz)を供給してプラズマを生成する。基板側（試料ステージ）には５０WのＲＦ（１３．５６MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２形状の導電層３４２〜３４４（第１の導電膜３４２ａ〜３４４ａと第２の導電膜３４２ｂ〜３４４ｂ）を形成する。３４５はゲート絶縁膜であり、第２の形状の導電層３４２〜３４４で覆われない領域はさらに２０〜５０nm程度エッチングされて膜厚が薄くなる。
【０１０１】
そして、第１のドーピング処理を行う。本ドーピング処理では、ｎチャネル型ＴＦＴのＬＤＤ領域を形成するためにｎ型の不純物（ドナー）をドーピングする。その方法はイオンドープ法若しくはイオン注入法で行う。例えば、イオンドープ法を用い、加速電圧を７０〜１２０keVとし、１×１０13/cm2のドーズ量で行い、第１の不純物領域を形成する。ドーピングは、第２の導電膜３４２ｂ〜３４４ｂを不純物元素に対するマスクとして用い、第１の導電膜３４２ａ〜３４４ａの下側の領域に不純物元素が添加されるようにドーピングする。こうして、第１の導電膜３４２ａ〜３４４ａと一部が重なる第１の不純物領域３４６〜３４８が形成される。第１の不純物領域は１×１０17〜１×１０19/cm3の範囲の濃度で形成する。
【０１０２】
次に、図１２（Ｄ）に示すように、レジストでマスク３４９〜３５１を形成し、第２のドーピング処理を行う。第２のドーピング処理は、ｎチャネル型ＴＦＴのソースまたはドレイン領域を形成するためにｎ型の不純物（ドナー）をドーピングする。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14/cm2として行う。ｎ型の不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。レジストでマスク３４９〜３５１は個々にその形状を最適化することが可能であり、第２形状の導電層の外側まで覆う形状のものとして、先に形成した第１の不純物領域と重なるようにすることでＬＤＤ領域を形成することができる。こうして、第２の不純物領域３５２〜３５４を形成する。第２の不純物領域３５２〜３５４おけるリン（Ｐ）濃度は１×１０20〜１×１０21/cm3の範囲となるようにする。
【０１０３】
そして、図１２（Ｅ）に示すように、レジストによるマスク３５５を形成し、ｐチャネル型ＴＦＴを形成する島状半導体層３３１にｐ型の不純物（アクセプタ）をドーピングする。典型的にはボロン（Ｂ）を用いる。第３の不純物領域３５６、３５７の不純物濃度は２×１０20〜２×１０21/cm3となるようにし、含有するリン濃度の１．５〜３倍のボロンを添加して導電型を反転させる。
【０１０４】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。第２形状の導電層３４２〜３４４はゲート電極となる。その後、図１２（Ｆ）に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜３５８をプラズマＣＶＤ法で形成する。そして導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。活性化はファーネスアニール炉を用いる熱アニール法で行うことが好ましい。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することもできる。熱アニール法では酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には４００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。
【０１０５】
さらに、窒化シリコン膜３５９を形成し、３５０〜４５０℃、好ましくは４１０℃の加熱処理を行う。この温度で第１の層間絶縁膜中の水素を放出させ、その後２５０〜３５０℃にて０．１〜１時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行う。このような二段階の加熱処理により結晶質半導体膜の水素化を行うことで、特に３５０℃以上の温度では水素化しにくいゲルマニウムのダングリングボンド（未結合種）を水素化し、補償することができる。
【０１０６】
層間絶縁膜３６０は、ポリイミド、アクリルなどの有機絶縁物材料で形成し表面を平坦化する。勿論、プラズマＣＶＤ法でＴＥＯＳを用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【０１０７】
次いで、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、ソースまたはドレイン配線３６１〜３６６を形成する。
【０１０８】
ｐチャネル型ＴＦＴ３７０にはチャネル形成領域３６７、ソース領域またはドレイン領域として機能する第２の不純物領域３５６、と第１の不純物領域３５７を有している。ｎチャネル型ＴＦＴ３７１はチャネル形成領域３６８、第２形状の導電層３４３から成るゲート電極と重なる第１不純物領域３４７とソース領域またはドレイン領域として機能する第２不純物領域３５３を有している。ｎチャネル型ＴＦＴ３７２はチャネル形成領域３６９、第２形状の導電層３４４から成るゲート電極と重なる第１不純物領域３４８ａ、ゲート電極の外側に形成される第２不純物領域３４８ｂ、ソース領域またはドレイン領域として機能する第３不純物領域３５４を有している。第１不純物領域３４７、３４８ａはゲート電極とオーバーラップするＬＤＤ領域であり、ドレイン端に形成される高電界領域を緩和してホットキャリア効果によるＴＦＴに劣化を防ぐ上で効果がある。第２不純物領域３４８ｂはＬＤＤ領域であり、本実施例で示す工程では、オフ電流値を低減するために最適な寸法を設定することができる。
【０１０９】
以上の工程で、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ型のＴＦＴを得ることができる。本実施例で示す工程は、各ＴＦＴに要求される特性を考慮してＬＤＤを設計し、同一基板内において作り分けることができる。このようなＣＭＯＳ型のＴＦＴは、アクティブマトリクス型の液晶表示装置やＥＬ表示装置の駆動回路を形成することを可能とする。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、画素部を形成するトランジスタに応用することができる。さらに、従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。尚、ここではＴＦＴをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用することもできる。
【０１１０】
また、ＣＭＯＳ回路を組み合わせることで基本論理回路を構成した、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能である。
【０１１１】
[実施例７]
本実施例は、画素部と駆動回路が同一基板上に形成されたモノシリック型の液晶表示装置の構成例を図１３、１４を用いて説明する。画素部におけるスイッチング用のＴＦＴと駆動回路のｎチャネル型及びｐチャネル型のＴＦＴは、いずれも本発明のシリコンとゲルマニウムから成る結晶質半導体膜を用いて活性領域を形成している。シリコンとゲルマニウムから成る結晶質半導体膜は実施例１〜３で示す方法により作製されるいずれのものを適用することができる。
【０１１２】
図１３において、基板４０１は、好適にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板などを用いる。その他に石英基板を用いても良い。ガラス基板を用いる場合にはブロッキング層４０２が形成される。
【０１１３】
画素部４４５におけるｎチャネル型ＴＦＴ４４２と駆動回路４４４のｎチャネル型ＴＦＴ４４１及びｐチャネル型ＴＦＴ４４０の構造に限定はないが、本実施例では実施例６により作製されるＴＦＴを基本的な構造として採用している。勿論、実施例４または実施例５のＴＦＴを採用することも可能である。
【０１１４】
駆動回路４４４には配線４０８、４１７及びソースまたはドレイン配線４１８〜４２１が形成されている。また、画素部４４５においては、画素電極４２４、ゲート配線４２３、接続電極４２２、ソース配線４０９が形成されている。
【０１１５】
駆動回路４４４のｐチャネル型ＴＦＴ４４０には、半導体層４０３にチャネル形成領域４２６、ソース領域またはドレイン領域として機能する第３不純物領域４２７を有している。第３の不純物領域はゲート電極４１０の外側（重ならない位置）に形成される。このような構造のｐチャネル型ＴＦＴは、図１２（Ｄ）の工程の後に、レジストによるマスクを除去し、第１の導電膜を選択的にエッチングすることにより形成し、その後ｐ型不純物をドーピングすることにより形成することができる。
【０１１６】
ｎチャネル型ＴＦＴ４４１には、半導体層４０４にチャネル形成領域４２８、第２形状の導電層４１１から成るゲート電極と重なる第１不純物領域４２９とソース領域またはドレイン領域として機能する第２不純物領域４３０を有している。このｎチャネル型ＴＦＴ４４１は実施例６のｎチャネル型ＴＦＴ３７１と同様にして作製することができる。本発明で得られるシリコンとゲルマニウムから成る結晶質半導体膜は｛１０１｝の配向比率が高く結晶粒界における欠陥密度の割合が低く、電界効果移動度を高めることができる。このようなＴＦＴで駆動回路を形成することにより、より高い周波数で回路を動作させることができる。
【０１１７】
画素部のｎチャネル型ＴＦＴ４４２には、半導体層４０５にチャネル形成領域４３１、ゲート電極の外側に形成される第１不純物領域４３２（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第２不純物領域４３３、４３４、４３５を有している。このような構造のｎチャネル型ＴＦＴは、図１２（Ｄ）の工程の後に、レジストによるマスクを除去し、第１の導電膜を選択的にエッチングすることにより形成することができる。しかし、ｎチャネル型ＴＦＴ４４１の構造を保存するためには、保護用のレジスト層を形成するフォトマスクが１枚追加となる。また、保持容量４４３の一方の電極として機能する半導体層４０６は第６不純物領域４３７、第５不純物領域４３８と不純物が添加されない領域４３６が形成されている。
【０１１８】
画素部４４５においては、接続電極４２２によりソース配線４０９は、ｎチャネル型ＴＦＴ４４２のソースまたはドレイン領域４３３と電気的な接続が形成される。また、ゲート配線４２３は、ゲート電極として機能する第３形状の導電層４１２と電気的な接続が形成される。また、画素電極４２４は、画素のｎチャネル型ＴＦＴ４４２のソースまたはドレイン領域４３５及び保持容量４４３の一方の電極である半導体層４０６の不純物領域４３８と接続している。
【０１１９】
図７における画素部４４５の断面図は、図１４で示すＡ−Ａ'線に対応したものである。ゲート電極として機能する第３形状の導電層４１２は隣接する画素の保持容量の一方の電極を兼ね、画素電極４５２と接続する半導体層４５３と重なる部分で容量を形成している。また、ソース配線４０７と画素電極４２４及び隣接する画素電極４５１との配置関係は、画素電極４２４、４５１の端部をソース配線４０７上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。
【０１２０】
[実施例８]
本実施例では実施例７で作製した各ＴＦＴから、アクティブマトリクス型の液晶表示装置を作製する一例を示す。図１５では透過型の液晶表示装置を作製するために、画素部４４５の層間絶縁膜上に透明導電膜で形成した画素電極６０１が形成されている。画素電極は画素のｎチャネル型ＴＦＴ４４２に接続する補助電極６０９、及び保持容量４４３の補助電極６１０と接続されている。これらの補助電極とゲート線６０８、接続電極６０７、駆動回路４４４の各ＴＦＴのソースまたはドレイン配線６０３〜６０６、配線６０２は、フォトレジストまたは感光性ポリイミドまたは感光性アクリルなどからなる有機樹脂６１１〜６１９をマスクとして、その下層に形成されている導電膜をエッチングして形成されている。
【０１２１】
有機樹脂６１１〜６１９は、配線を形成するための導電膜上に当該有機樹脂材料を全面に塗布し、光露光プロセスにより図１５に示すようにパターン形成されている。その後、オフセット印刷により５〜２０mPaの粘度のポリイミド樹脂層を形成し、２００℃にて焼成して配向膜を形成している。オフセット印刷により塗布したポリイミド樹脂は、焼成の段階で有機樹脂６１１〜６１９とその下層の配線または電極の段差部にうまく回り込み、その端部を覆うことができる。その後、液晶を配向させるためラビングを行う。
【０１２２】
対向側の基板６２１には透明導電膜で形成する対向電極６２２と配向膜６２３を形成し、画素部４４５及び駆動回路４４４が形成されている基板と対向基板６２１とをシール材６２４で貼り合わせる。シール材６２４にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ（図示せず）によって均一な間隔を持って貼り合わされている。その後、両基板の間に液晶６２５を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１５に示すアクティブマトリクス型の液晶表示装置が完成する。
【０１２３】
[実施例９]
本実施例は、上記実施例４〜６で得られるＴＦＴを用いて蛍光又は燐光を含むエレクトロルミネセンス（Electro luminescence:ＥＬ）を利用した表示装置を作製する一例を図１６を用いて説明する。
【０１２４】
同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例（但し封止前の状態）を図１６に示す。なお、駆動回路には基本単位となるＣＭＯＳ回路を示し、画素部は一画素に必要なＴＦＴの構成を例示している。このＣＭＯＳ回路は実施例６に従えば得ることができる。
【０１２５】
図１６において、基板７００は絶縁体であり、その上にはｎチャネル型ＴＦＴ７０１、ｐチャネル型ＴＦＴ７０２、ｐチャネル型ＴＦＴからなるスイッチングＴＦＴ７０３およびｎチャネル型ＴＦＴからなる電流制御ＴＦＴ７０４が形成されている。これらのＴＦＴのチャネル形成領域は、本発明に基づき作製される結晶質半導体膜で形成され、その具体的な作製方法は実施例１〜３に示されている。電流制御ＴＦＴは高い電流駆動能力が要求されるが、本発明で得られる多結晶半導体膜を用いることにより、電界効果移動度を高めることが可能となり、高い電流駆動能力を持たせることができる。
【０１２６】
ｎチャネル型ＴＦＴ７０１およびｐチャネル型ＴＦＴ７０２は実施例６を参照すれば良いので省略する。また、スイッチングＴＦＴ７０３はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっている。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１２７】
また、電流制御ＴＦＴ７０４のドレイン領域７０５の上には第２層間絶縁膜７０７が設けられる前に、第１層間絶縁膜７０６にコンタクトホールが設けられている。これは第２層間絶縁膜７０７にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。第２層間絶縁膜７０７にはドレイン領域７０５に到達するようにコンタクトホールが形成され、ドレイン領域７０５に接続された画素電極７０８が設けられている。画素電極７０８はＥＬ素子の陰極として機能する電極であり、周期表の１族もしくは２族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。
【０１２８】
次に、７１３は画素電極７０８の端部を覆うように設けられた絶縁膜であり、本明細書中ではバンクと呼ぶ。バンク７１３はシリコンを含む絶縁膜もしくは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の比抵抗が１×１０6〜１×１０12Ωm（好ましくは１×１０8〜１×１０10Ωm）となるようにカーボン粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊を抑えることができる。
【０１２９】
また、ＥＬ素子７０９は画素電極（陰極）７０８、ＥＬ層７１１および陽極７１２からなる。陽極７１２は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。なお、本明細書中では発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をＥＬ層と定義する。
【０１３０】
尚、ここでは図示しないが陽極７１２を形成した後、ＥＬ素子７０９を完全に覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、炭素膜、窒化シリコン膜もしくは窒化酸化シリコン膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１３１】
[実施例１０]
実施例１又は２で説明する方法に従い作製される結晶質シリコン膜には結晶化において利用した金属元素が残存している。本実施例は実施例４と異なる方法で当該金属元素を除去する方法について説明する。その方法は、希ガス元素を含む半導体膜、或いは希ガス元素を添加した半導体膜をゲッタリングサイトとして、金属元素を添加して作製された結晶質シリコン膜から当該金属元素を加熱処理により除去するものである。以下、図２５を用いて説明する。
【０１３２】
まず、実施例１又は２に従って、[１０１]面の配向率の高い結晶質シリコン膜を形成する。絶縁表面を有する基板２５００上に下地絶縁膜２５０１としてＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される５０nmの第１酸化窒化シリコン膜と、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される１００nmの第２酸化窒化シリコン膜を積層形成する。
【０１３３】
次いで、下地絶縁膜２５０１上に、実施例１又は２に従って非晶質半導体膜を形成し、結晶化の処理を行ってゲルマニウムを含む結晶質シリコン膜２５０２を形成する。結晶化の際に添加したニッケルをゲッタリングにより除去する場合、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、ゲルマニウムを含む結晶質シリコン膜２５０２中の酸素濃度は、５×１０18/cm3以下となるように形成することが望ましい。（図２５（Ａ））
【０１３４】
また、上記結晶化の後、フッ酸を含むエッチャント、例えば希フッ酸やＦＰＭ（フッ酸、過酸化水素水、純水との混合液）で偏析した金属元素を除去または低減してもよい。また、フッ酸を含むエッチャントで表面をエッチング処理した場合には、上記ランプ光源からの強光を照射して表面を平坦化する処理を加えても良い。
【０１３５】
ゲッタリング処理を行うに当たっては、ゲルマニウムを含む結晶質シリコン膜上にバリア層２５０３を形成する。バリア層２５０３としては、金属元素（ここでは主にニッケル）をゲッタリングサイトに貫通させることができ、さらにゲッタリングサイトの除去工程において用いるエッチング液がしみこまない程度の多孔質膜を形成する。そのようなバリア層として、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸素を含む雰囲気下において紫外線の照射によりオゾンを発生させて酸化させる酸化膜、スパッタリングや真空蒸着法で形成される酸化シリコン膜（ＳｉＯx）などの１〜５nm程度の絶縁膜が適用できる。その他に、このバリア層２５０３は薄いものでよいことから、自然酸化膜であっても代替可能である。
【０１３６】
次いで、後のゲッタリング処理の際にゲッタリングサイトとして機能する半導体膜２５０４をバリア層２５０３上に形成する（図２５（Ｂ））。この半導体膜２５０４はプラズマＣＶＤ法、減圧熱ＣＶＤ法、好ましくはスパッタ法を用いて形成される非晶質構造を有する半導体膜を用いる。この半導体膜２５０４の膜厚は５０〜２００nm、好ましくは１５０nmとする。後のゲッタリング処理の際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜２５０４には、酸素（ＳＩＭＳ分析での濃度が５×１０18/cm3以上、好ましくは１×１０19/cm3以上）を含有させてゲッタリング効率を向上させることが望ましい。また、希ガス元素を１×１０20/cm3の濃度で含む半導体膜を適用する。
【０１３７】
最も好適な半導体膜の形成方法は、スパッタ法によりシリコンをターゲットとして、希ガスをスパッタガスとして用いる。スパッタ法では成膜時の圧力を低下させることにより半導体膜中に希ガスを取り込ませることが容易であり、１×１０20〜２×１０21/cm3、好ましくは１×１０20〜１×１０21/cm3の濃度で希ガス元素を含む半導体膜を形成することが可能である。希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを電界で加速して半導体膜に注入することにより、ダングリングボンドや格子歪みを形成してゲッタリングサイトを形成することができる。中でも安価なガスであるＡｒを用いることが望ましい。
【０１３８】
また、希ガス元素に加え水素、酸素、ボロン、リンから選ばれた一種または複数種を添加してもよく、複数の元素を添加することにより相乗的にゲッタリング効果が得られる。
【０１３９】
次いで、加熱処理またはランプ光源からの強光の照射を行ってゲッタリングを行う。加熱処理によりゲッタリングを行う場合は、窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５００℃にて４時間の熱処理を行えばよい。また、ランプ光源からの強光の照射によりゲッタリングを行う場合には、加熱用のランプ光源を１２０〜３００秒、好ましくは１８０秒間点灯させ、６５０〜７５０℃に加熱する処理を行う。
【０１４０】
このゲッタリングにより、図２５（Ｃ）中の矢印の方向（縦方向）にニッケルが移動し、バリア層２５０３で覆われたゲルマニウムを含む結晶質シリコン膜２５０２に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。リンを用いたゲッタリングと比較して、希ガス元素の添加によるゲッタリングは非常に効果的であり、さらに高濃度、例えば１×１０20〜５×１０21/cm3で添加できるため、結晶化に用いる金属元素の添加量を多くすることができる。即ち、結晶化に用いる金属元素の添加量を多くすることによって結晶化の処理時間をさらに短時間で行うことが可能となる。また、結晶化の処理時間を変えない場合には、結晶化に用いる金属元素の添加量を多くすることによって、さらなる低温で結晶化することができる。また、結晶化に用いる金属元素の添加量を多くすることによって、自然核の発生を低減することができ、良好な結晶質半導体膜を形成することができる。
【０１４１】
上記ゲッタリング処理後、半導体膜からなるゲッタリングサイト２５０４を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時、バリア層２５０３はエッチングストッパーとして機能する。また、バリア層２５０３はその後フッ酸により除去すれば良い。
【０１４２】
その後、図２５（Ｄ）に示すように、得られたゲルマニウムを含む結晶質シリコン膜を所望の形状にエッチング処理して島状に分離された半導体層２５０５を形成する。この半導体層２５０５を用いて実施例４〜６に示すＴＦＴを形成することができる。
【０１４３】
図２６はゲッタリング処理前後における金属元素（ここではニッケル）の濃度を全反射蛍光Ｘ線分光(Total Reflection X-ray Fluorescence Spectroscopy:ＴＸＲＦ)で測定した結果を示している。ＴＸＲＦではＸ線ビームを膜表面に対し非常に浅い角度で入射させ、金属元素など不純物が発生する蛍光Ｘ線を検出する測定方法である。ＴＸＲＦは主に表面から３〜５nmの深さの情報が与えられるが、結晶質シリコン膜に残留するニッケル濃度を見積もることが可能である。検出感度はおよそ１０10/cm2である。
【０１４４】
図２６において、縦軸はニッケル濃度を示している。ゲッタリング処理無しとした試料のデータでは５×１０12（任意量）の値が得られているが、ゲッタリング処理有りとした試料ではそれよりも小さい値を示しており、ゲッタリング処理により結晶質半導体膜中のニッケル濃度はその１００分の１程度にまで減少していることが示されている。ゲッタリング処理の熱処理温度が４５０℃と５００℃の場合を比較すると、５００℃の方がより低減されていることが解る。
【０１４５】
本実施例で得られたゲルマニウムを含む結晶質シリコン膜は、[１０１]面の配向率が高く、且つ、膜中の金属元素の濃度が十分低減されているため、ＴＦＴの特性においてオフ電流を低減することができる。
【０１４６】
[実施例１１]
本発明の半導体装置は、各種多様の電子機器の表示装置や各種集積回路、或いは、従来の集積回路に代わる回路用途に応用することができる。このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ、プロジェクター等が挙げられる。それらの一例を図２２〜図２４に示す。
【０１４７】
図２２（Ａ）は携帯電話であり、表示用パネル２７０１、操作用パネル２７０２、接続部２７０３から成り、表示用パネル２７０１には液晶表示装置またはＥＬ表示装置に代表される表示装置２７０４、音声出力部２７０５、アンテナ２７０９などが設けられている。操作パネル２７０２には操作キー２７０６、電源スイッチ２７０７、音声入力部２７０５８などが設けられている。本発明は表示装置２７０４及びそれに付随する半導体集積回路を形成することができる。
【０１４８】
図２２（Ｂ）はビデオカメラであり、本体９１０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明は表示装置９１０２及びそれに付随する半導体集積回路に適用することができる。
【０１４９】
図２２（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、液晶表示装置またはＥＬ表示装置に代表される表示装置９２０５で構成されている。本発明の半導体装置は表示装置９２０５及びそれに付随する半導体集積回路に適用することができる。
【０１５０】
図２２（Ｄ）はテレビ受像器であり、本体９４０１、スピーカ９４０２、液晶表示装置またはＥＬ表示装置に代表される表示装置９４０３、受信装置９４０４、増幅装置９４０５等で構成される。本発明は表示装置９４０３及びそれに付随する半導体集積回路に適用することができる。
【０１５１】
図２２（Ｅ）は携帯書籍であり、本体９５０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。本発明は表示装置９５０２、９５０３や、記憶媒体９５０４及びそれに付随する半導体集積回路に適用することができる。
【０１５２】
図２３（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、液晶表示装置またはＥＬ表示装置に代表される表示装置９６０３、キーボード９６０４で構成される。本発明は表示装置９６０３や、内蔵する各種集積回路に適用することができる。
【０１５３】
図２３（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置９７０２や、内蔵する各種集積回路に適用することができる。
【０１５４】
図２３（Ｃ）はデジタルカメラであり、本体９８０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。本発明は表示装置９８０２や、内蔵する各種集積回路に適用することができる。
【０１５５】
図２４（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２で構成される。本発明は投射装置３６０１やその他の信号制御回路に適用することができる。
【０１５６】
図２４（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明は投射装置３７０２やその他の信号制御回路に適用することができる。
【０１５７】
尚、図２４（Ｃ）は、図２４（Ａ）及び図２４（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５８】
また、図２４（Ｄ）は、図２４（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図２４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５９】
ここでは図示しなかったが、本発明はその他にもナビゲーションシステムをはじめ冷蔵庫、洗濯機、電子レンジ、固定電話機、ファクシミリなどに組み込む表示装置としても適用することも可能である。このように本発明の適用範囲はきわめて広く、さまざまな製品に適用することができる。
【０１６０】
【発明の効果】
間欠放電またはパルス放電を用いたプラズマＣＶＤ法によりゲルマニウムが添加された非晶質半導体膜を形成し、当該半導体膜の結晶化を助長する元素を添加して加熱処理により結晶化することにより、｛１０１｝の配向比率が５０％以上の多結晶半導体膜を得ることができる。
【０１６１】
そのような多結晶半導体膜を用い、半導体装置の活性領域を形成することができる。特に、薄膜トランジスタのチャネル形成領域を形成するのに適している。このような結晶質半導体膜を用いたＴＦＴは、アクティブマトリクス型の液晶表示装置やＥＬ表示装置を作製するためのＴＦＴとして、また従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。
【図面の簡単な説明】
【図１】 結晶質半導体膜の配向比率を表すデータであり、初期堆積膜の成膜条件として間欠放電におけるデューティー比依存性を示すグラフ。
【図２】 結晶質半導体膜の配向比率を表すデータであり、初期堆積膜の成膜条件として間欠放電における放電持続時間依存性を示すグラフ。
【図３】 結晶質半導体膜の配向比率を表すデータであり、初期堆積膜の成膜条件として間欠放電における繰り返し周波数依存性を示すグラフ。
【図４】 本発明に用いるプラズマＣＶＤ装置の構成を示す図。
【図５】 本発明に用いるプラズマＣＶＤ装置の反応室の構成を示す図。
【図６】 ＥＢＳＰ法で得られる逆極点図の一例（模式図）。
【図７】 本発明の結晶質半導体膜の作製方法を説明する図。
【図８】 本発明の結晶質半導体膜の作製方法を説明する図。
【図９】 本発明の結晶質半導体膜の作製方法を説明する図。
【図１０】 本発明の結晶質半導体膜を用いた逆スタガ型のＴＦＴの構造を説明する断面図。
【図１１】 本発明の結晶質半導体膜を用いてＴＦＴを作製する工程を説明する図。
【図１２】 本発明の結晶質半導体膜を用いてＣＭＯＳ構造のＴＦＴを作製する工程を説明する図。
【図１３】 本発明の結晶質半導体膜を用いた表示装置の構造を説明する断面図。
【図１４】 画素部における画素構造の上面図。
【図１５】 本発明の結晶質半導体膜を用いた液晶表示装置の構造を説明する断面図。
【図１６】 本発明の結晶質半導体膜を用いたＥＬ表示装置の構造を説明する断面図。
【図１７】 間欠放電プラズマＣＶＤ法において、カソードに印加される高周波電力の波形をオシロスコープで観測したときの写真。
【図１８】 高周波電力の印加とラジカルの生成過程を説明するモデルを説明する図。
【図１９】 ＮｉＳｉxを核とした結晶化のモデルを説明する図。
【図２０】 結晶核の隣接間距離を示す累積度数グラフ。
【図２１】 ＧｅＨ4の流量と結晶核発生密度との関係を示すグラフ。
【図２２】 半導体装置の一例を示す図。
【図２３】 半導体装置の一例を示す図。
【図２４】 プロジェクターの一例を示す図。
【図２５】 結晶質半導体膜の作製方法を説明する図。
【図２６】 ゲッタリング処理前後におけるＴＸＲＦで測定される金属元素の濃度を示すグラフ。
Claims (5)
- シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下である非晶質半導体膜を間欠放電によるプラズマＣＶＤ法で形成し、
前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する元素を添加して加熱処理を行い、多結晶構造を有する半導体膜を形成し、
前記多結晶構造を有する半導体膜は、反射電子回折パターン法で検出される格子面の中で｛１０１｝面が占める割合が３０％以上であり、前記多結晶構造を有する半導体膜でチャネル形成領域を形成することを特徴とする半導体装置の作製方法。 - シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であり、窒素及び炭素の濃度が５×１０１８／ｃｍ３未満であり、酸素の濃度が１×１０１９／ｃｍ３未満である非晶質半導体膜を間欠放電によるプラズマＣＶＤ法で形成し、
前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する元素を添加して加熱処理を行い、多結晶構造を有する半導体膜を形成し、
前記多結晶構造を有する半導体膜は、反射電子回折パターン法で検出される格子面の中で｛１０１｝面が占める割合が３０％以上であり、前記多結晶構造を有する半導体膜でチャネル形成領域を形成することを特徴とする半導体装置の作製方法。 - 繰り返し周波数１０ｋＨｚ以下でデューティー比５０％以下の間欠放電により、シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下である非晶質半導体膜をプラズマＣＶＤ法で形成し、
前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する元素を添加して加熱処理を行い、多結晶構造を有する半導体膜を形成し、
前記多結晶構造を有する半導体膜は、反射電子回折パターン法で検出される格子面の中で｛１０１｝面が占める割合が３０％以上であって、前記多結晶構造を有する半導体膜でチャネル形成領域を形成することを特徴とする半導体装置の作製方法。 - 繰り返し周波数１０ｋＨｚ以下でデューティー比５０％以下の間欠放電により、シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であり、窒素及び炭素の濃度が５×１０１８／ｃｍ３未満であり、酸素の濃度が１×１０１９／ｃｍ３未満である非晶質半導体膜をプラズマＣＶＤ法で形成し、
前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する元素を添加して加熱処理を行い多結晶構造を有する半導体膜を形成し、
前記多結晶構造を有する半導体膜は、反射電子回折パターン法で検出される格子面の中で｛１０１｝面が占める割合が３０％以上であって、前記多結晶構造を有する半導体膜でチャネル形成領域を形成することを特徴とする半導体装置の作製方法。 - 請求項１乃至４のいずれか一項において、前記非晶質半導体膜の厚さは１０ｎｍ乃至１００ｎｍで形成することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001235632A JP4646460B2 (ja) | 2000-08-02 | 2001-08-02 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000234913 | 2000-08-02 | ||
| JP2000-234913 | 2000-08-02 | ||
| JP2001235632A JP4646460B2 (ja) | 2000-08-02 | 2001-08-02 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002124685A JP2002124685A (ja) | 2002-04-26 |
| JP2002124685A5 JP2002124685A5 (ja) | 2008-09-18 |
| JP4646460B2 true JP4646460B2 (ja) | 2011-03-09 |
Family
ID=26597252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001235632A Expired - Fee Related JP4646460B2 (ja) | 2000-08-02 | 2001-08-02 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4646460B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4271413B2 (ja) | 2002-06-28 | 2009-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4593212B2 (ja) * | 2003-09-19 | 2010-12-08 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法、及び半導体装置の作製方法 |
| JP2006156921A (ja) * | 2004-11-30 | 2006-06-15 | Rikogaku Shinkokai | 半導体装置およびその製造方法 |
| JP4761322B2 (ja) | 2009-04-30 | 2011-08-31 | シャープ株式会社 | 半導体膜の成膜方法および光電変換装置の製造方法 |
| CN107658364A (zh) * | 2017-08-11 | 2018-02-02 | 西安科锐盛创新科技有限公司 | 一种横向PiN结构GeSn光电探测器及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3201576B2 (ja) * | 1995-02-17 | 2001-08-20 | シャープ株式会社 | 半導体薄膜の製造方法及びその製造方法を用いたプラズマｃｖｄ装置 |
| JP4601731B2 (ja) * | 1997-08-26 | 2010-12-22 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法 |
| JP4234223B2 (ja) * | 1998-04-08 | 2009-03-04 | 東芝松下ディスプレイテクノロジー株式会社 | 薄膜トランジスタ及び液晶表示装置の製造方法 |
-
2001
- 2001-08-02 JP JP2001235632A patent/JP4646460B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002124685A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6703265B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4827325B2 (ja) | 半導体装置の作製方法 | |
| US6690068B2 (en) | Thin film transistors and semiconductor device | |
| JP4850858B2 (ja) | 半導体装置の作製方法 | |
| JP5072157B2 (ja) | 半導体装置の作製方法 | |
| US6913956B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5106136B2 (ja) | 半導体装置の作製方法 | |
| JP4071005B2 (ja) | 半導体装置の作製方法 | |
| JP4209638B2 (ja) | 半導体装置の作製方法 | |
| JP4230160B2 (ja) | 半導体装置の作製方法 | |
| JP4869504B2 (ja) | 半導体装置の作製方法 | |
| JP4646460B2 (ja) | 半導体装置の作製方法 | |
| JP4216003B2 (ja) | 半導体装置の作製方法 | |
| JP4674937B2 (ja) | 半導体装置の作製方法 | |
| JP4865122B2 (ja) | 半導体装置の作製方法 | |
| JP4212844B2 (ja) | 半導体装置の作製方法 | |
| JP4827324B2 (ja) | 半導体装置の作製方法 | |
| JP4837871B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |