JP2006156921A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 本発明は薄膜トランジスタ及びその製造法に関する。
【解決手段】 薄膜トランジスタの半導体層にＳｉ_１−ＸＧｅ_Ｘを適用する。さらに水素を含むＳｉＮ膜を形成し、熱処理することにより、プロセス時間を短縮することができる。
【効果】 本発明の薄膜トランジスタは、半導体層にＧｅを含有するＳｉ膜を適用することによりの水素終端化の効率が向上する。これに水素を含むＳｉＮ膜を適用することにより、水素終端化のための熱処理プロセス時間を短縮でき、生産性が向上するため、低コストの薄膜トランジスタを提供できる。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関し、特にＳｉ_１−ＸＧｅ_Ｘ膜を半導体層に適用した薄膜トランジスタ及びその製造方法に関する。

これまで、薄膜トランジスタ（ＴＦＴ）としては、非晶質シリコン（ａ−Ｓｉ）ＴＦＴや多結晶シリコン（ｐ−Ｓｉ）ＴＦＴなどが開発されてきている。特にｐ−Ｓｉ ＴＦＴでは、電界効果移動度がａ−Ｓｉ ＴＦＴに比べて極めて大きく、表示部と駆動回路を同一基板上に同時に形成することにより高精細なディスプレイを作製できる。また、有機エレクトロルミネッセンス（ＥＬ）に適用することにより高精度の駆動が可能になり高画質のディスプレイを作製することができる。

ＴＦＴに適用する場合、ｐ−Ｓｉ膜は、トラップを水素終端するため、水素化処理をして特性を改善する必要がある。この水素化処理としては、水素ガス中でアニールする方法、水素プラズマ処理する方法、水素を含む窒化シリコン（ＳｉＮ）膜を形成しアニールする方法などが知られている。

このうち、水素を含むＳｉＮ膜を形成しアニールする方法は、水素プラズマ処理と比べてプラズマダメージによる不良が生じにくい。また、アニール中に水素ガスを導入する必要が無いなどの利点がある。

水素を含むＳｉＮ膜を形成しアニールする方法では、熱処理の時間がかかるという問題点があった。本発明は、この問題を解決するために実施されたものであり、半導体層の水素化による特性改善を効率的に行うことのできる半導体装置及びその製造方法を提供することを目的とする。

本発明の半導体装置として、半導体層にＧｅを含むＳｉ膜を適用し、水素を含むＳｉＮ膜と組み合わせる構成を考案した。半導体層のｐ−ＳｉにＧｅを添加することにより、水素を含むＳｉＮ膜からの水素供給による水素化が効率的に進行することが、本発明により明らかになった。さらに、水素を含むＳｉＮ膜を保護膜として適用する構成で、ボトムゲート構造を採用することにより、水素化がさらに効率化されることがわかった。

本発明の半導体装置の構成、製造方法について以下図１，３，４を用いて説明する。まず、図１を用いて説明する。絶縁基板１上に下地膜２としてＳｉＮ膜を３００ｎｍプラズマＣＶＤ法で形成する。その上に、半導体層３としてＧｅを含むＳｉ膜（Ｓｉ_１−ＸＧｅ_Ｘ膜）を形成する。膜の形成法としてはプラズマＣＶＤ法でＳｉＨ_４とＧｅＨ_４などのガスを混合して成膜し、その膜をレーザアニールにより結晶化する方法、反応熱ＣＶＤ法によりＳｉ_２Ｈ_６とＧｅＦ_４、Ｈｅなどのガスを混合して成膜する方法などが考えられる。このうち、反応熱ＣＶＤ法では、レーザアニール工程無しで結晶Ｓｉ_１−ＸＧｅ_Ｘ膜を形成できることから、工程短縮の効果もある。半導体層３を形成後、フォトリソグラフィー工程を用いて島状に加工した。

ついで、ゲート絶縁層４としてＳｉＯ_２膜やＳｉＮ膜、ＳｉＯＮ膜などを形成する。ここではそれらの膜の積層構造を適用しても良い。これらの膜は、ＴＥＯＳ（Ｓｉ（Ｏ（Ｃ_２Ｈ_５））_４）とＯ_２の混合ガスやＳｉＨ_４、ＮＨ_３、Ｎ_２の混合ガス、あるいはＳｉＨ_４、Ｎ_２Ｏなどの混合ガスなどをプラズマＣＶＤ法により形成する。ついで、ゲート膜を形成した。ゲート膜としてＳｉ膜、ＭｏＷ膜などを適用する。Ｓｉ膜形成では、ＳｉＨ_４ガスを原料としてプラズマＣＶＤ法でａ−Ｓｉ膜を形成した後、レーザアニールにより結晶化する。また、ＭｏＷ膜はスパッタリング法により形成する。その後、フォトリソグラフィーの工程を用いてゲート配線電極５に加工した。

ついで、ＰあるいはＢをイオン打ち込みした。この際、フォトリソグラフィー法によりマスクを形成しｎ型ＴＦＴやｐ型ＴＦＴを基板上に作り分け、ＣＭＯＳを形成することも可能である。また、フォトリソグラフィー法によりＬＤＤ構造を形成することも可能である。

ついで、層間絶縁膜６を形成した。層間絶縁膜としてはＳｉＯ_２、ＳｉＮ、ＳｉＯＮなどが考えられる。また、それらの膜を積層してもよいこれらの膜は、前述のようにプラズマＣＶＤ法によって成膜する。成膜後フォトリソグラフィー法を用いてスルーホール７を形成する。その後、ソース電極配線８やドレイン電極配線９を形成する。ソース電極配線８、ドレイン電極配線９の材料としては、Ａｌ、Ｃｒ、Ｍｏ、Ｔａ、Ｔｉ、Ｗ、Ｎｂ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ及びそれらの合金を有するものが考えられる。これらの材料の薄膜をスパッタリング法で形成する。また、これらの薄膜を積層しても良い。この膜をフォトリソグラフィー法を用いてソース電極配線８、ドレイン電極配線９に加工する。

ついで、保護膜１０として水素を含むＳｉＮ膜を前述のプラズマＣＶＤ法を用いて形成した後、フォトリソグラフィー法を用いてスルーホールを形成する。さらに、４００℃でアニールし水素化処理をした。

上述の構成はトップゲート型であるが、次にボトムゲート型の構成について図３を用いて説明する。絶縁基板１上にスパッタリング法により金属膜を形成する。材料としては、Ａｌ、Ｃｒ、Ｍｏ、Ｔａ、Ｔｉ、Ｗ、Ｎｂ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ及びそれらの合金を有するものが考えられる。また、異なる材料の金属膜を積層しても良い。ついで、フォトリソグラフィー法でゲート電極配線５に加工する。

その上に、ゲート絶縁膜４としてＳｉＯ_２、ＳｉＮ、ＳｉＯＮなどを前述のプラズマＣＶＤ法を用いて形成する。ついで、半導体層としてＳｉ_１−ＸＧｅ_Ｘ膜を形成した。この膜の形成方法としては、前述のように、プラズマＣＶＤ法で成膜したあとレーザアニールする方法や反応熱ＣＶＤ法などが適用できる。ついで、コンタクト層１１としてｎ＋Ｓｉ層あるいはｐ＋Ｓｉ層を形成する。ｎ＋Ｓｉ層の形成には、ＰＨ_３とＳｉＨ_４ガスを混合したプラズマＣＶＤ法などで形成する。また、この半導体層をフォトリソグラフィー法を用いて島状に加工する。

ついで、ソース電極配線８、ドレイン電極配線９を形成する。ソース電極配線８、ドレイン電極配線９の材料としては、Ａｌ、Ｃｒ、Ｍｏ、Ｔａ、Ｔｉ、Ｗ、Ｎｂ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ及びそれらの合金を有するものが考えられる。これらの材料の薄膜をスパッタリング法で形成する。また、これらの薄膜を積層しても良い。この膜をフォトリソグラフィー法を用いてソース電極配線８、ドレイン電極配線９に加工する。さらに、コンタクト層１１をエッチングする。

ついで、保護層１０を形成する。保護膜として水素を含むＳｉＮ膜を前述のプラズマＣＶＤ法を用いて形成する。その後、フォトリソグラフィー法を用いてスルーホールを形成する。その後、４００℃で熱処理し水素終端化を進めた。

上記のボトムゲート型の素子は、コンタクト層を成膜したが、イオン打ち込みを適用することも可能である。この場合の構成を図４を用いて説明する。半導体層成膜後、フォトリソグラフィー工程を用い島加工する。その後、フォトレジストでマスクし、イオン打ち込みする。さらに、層間絶縁層６を形成したあと、フォトリソグラフィー工程によりスルーホール７を形成し、上述の方法でソース電極配線８、ドレイン電極配線９を形成し、保護層１０として水素を含むＳｉＮ膜を形成加工し、前述と同様にアニールし水素化処理をした。

作用

ＳｉにＧｅを添加することにより、水素処理の時間を短縮することが可能になった。これはＧｅの添加により膜中の水素拡散が促進されたためと考えられる。また、拡散した水素が有効に欠陥を終端化できるためと考えられる。

Ｇｅの原子組成比Ｘは０．０１以上で終端化の促進効果が観測される。さらに好適には、Ｘが０．０３以上で処理時間をほぼ半減でき、例えば同じ枚数を処理するのに装置を２台から１台に低減できる。また、Ｘが０．３以上ではＴＦＴのオフ電流が大きくなり表示装置の駆動が困難になる。また、好ましくはＸを０．２以下にすることによりＴＦＴのオフ電流を十分小さくでき、殆どの種類の液晶などに対応できる。

また、ボトムゲート構造のＴＦＴについて検討を進めた。ＳｉＮ膜は保護膜として兼用する構成では、トップゲートの場合、半導体層と保護膜の間にゲート電極が介在する構成となる。このため、水素を含むＳｉＮ膜からの水素はゲート電極を通して拡散するため、終端化の効率が悪い。

そこで、ゲート電極を、半導体層より基板側に設置するボトムゲート構造ＴＦＴ構造を検討した。保護膜のＳｉＮ膜を半導体層に接して形成する構成と、ＳｉＯ_２膜などを介してＳｉＮ膜を形成する構成を検討した。いずれの構成においてもトップゲートと比較して終端化処理が効率化した。特に、ＳｉＮを半導体層に接して形成した構成では効率の向上が顕著であった。これは、水素を含むＳｉＮ膜からの水素の拡散が電極に阻害されなかったためと考えられる。
このため、短時間で終端化処理することができ、生産性良く薄膜トランジスタを形成することができる。

実施例１

以下，本発明の一実施例を図１を用いて説明する。
まず絶縁基板１上に下地層２を形成する。下地層２の形成方法として、ＰＥＣＶＤ法により、原料ガスとして、ＳｉＨ_４とＮＨ_３、Ｎ_２の混合ガスを用いて成膜した。
この上にＳｉ_１−ＸＧｅ_Ｘ膜（Ｘ＝０．１）を形成した。Ｓｉ_１−ＸＧｅ_Ｘ膜はＰＥＣＶＤ法により成膜した。原料ガスとしてＳｉＨ_４、ＧｅＨ_４及びＨ_２を用いた。成膜した膜は、４５０℃に加熱し脱水素化した後、レーザアニールにより結晶化した。ついで、ホトリソグラフィー工程を用いて島状に加工した。

この上に、ゲート絶縁層４を形成した。ゲート絶縁層には、ＳｉＯ_２膜をＰＥＣＶＤ法によりＴＥＯＳ、Ｏ_２を原料ガスとして形成した。さらにこの上に、ゲート電極配線５としてＭｏＷ膜をスパッタリング法で成膜した。この膜を、フォトリソグラフィー法でゲート電極配線５に加工した。ついで、フォトリソグラフィー法でｐチャネル部、ＬＤＤ部をカバーし、Ｐイオンを打ち込んだ。レジスト除去後、低濃度のＰイオンを打ち込みＬＤＤ領域１３を形成した。さらに、レジストでｎチャネル部をカバーしＢイオンを打ち込みｐチャネルを形成した。

この上に、層間絶縁層６を形成した。層間絶縁層６には、ＳｉＯ_２膜をＰＥＣＶＤ法によりＴＥＯＳ、Ｏ_２を原料ガスとして形成した。ついで、フォトリソグラフィー法によりスルーホール７を形成した。ついで、金属層としてＣｒＭｏ膜を形成した。ＣｒＭｏ膜をフォトリソグラフィーにより加工し、ソース電極配線８及びドレイン電極配線９を形成した。この際、ソース電極配線８とイオン打込みにより形成した活性領域１４を前記のスルーホール７を通して接続した。
ついで、保護膜１０として水素を含むＳｉＮ膜をプラズマＣＶＤ法で成膜した。原料ガスとしてＳｉＨ_４、ＧｅＨ_４及びＨ_２を用いた。
この後、４００℃で３０分アニールし水素終端化した。作製したＴＦＴの移動度は５０ｃｍ^２Ｖ^−１Ｓ^−１と良好な特性を示すことが分かった。
移動度のアニール時間依存性を図２に示す。図には半導体層としてｐ−Ｓｉを適用したＴＦＴの結果も併せて示した。図からＳｉ_１−ＸＧｅ_Ｘ膜の場合、移動度の向上を短時間で達成できることがわかる。
実施例２

以下，本発明の一実施例を図３を用いて説明する。
まず、絶縁基板１上にゲート電極配線３を形成した。ゲート電極配線としてはＣｒ膜をスパッタリング法により形成した。フォトリソグラフィー工程を用いパターニングし、ゲート電極配線を形成した。

この上に、ゲート絶縁層を形成した。ゲート絶縁層には、ＳｉＯ_２膜をＰＥＣＶＤ法によりＳｉ（Ｏ（Ｃ_２Ｈ_５））_４、Ｏ_２を原料ガスとして形成した。半導体層３はＳｉ_１−ＸＧｅ_Ｘ膜（Ｘ＝０．０２）を、反応熱ＣＶＤ法によりＳｉ_２Ｈ_６とＧｅＦ_４とＨｅを用いて形成した。ついで、コンタクト層１１としてｎ＋Ｓｉ膜をＰＥＣＶＤ法により形成した。ｎ＋Ｓｉ膜は、ＳｉＨ_４、ＰＨ_３、Ｈ_２を原料としたＰＥＣＶＤ法で形成した。

ついで、フォトリソグラフィー法によりコンタクト層１１、半導体層３を島状に加工した。ついで、ソース電極配線８及びドレイン電極配線９間にあるｎ＋Ｓｉ膜をエッチングした。オーバエッチしＳｉ_１−ＸＧｅ_Ｘ膜も若干エッチングした。この上に保護層１０として水素を含むＳｉＮ膜をＰＥＣＶＤ法でＳｉＨ_４、ＮＨ_３、Ｎ２の混合ガスを用いて形成した。この後、４００℃で２０分熱処理し水素終端化した。作製したＴＦＴの移動度は４５ｃｍ^２Ｖ^−１Ｓ^−１と良好な特性を示すことが分かった。
実施例３

以下，本発明の一実施例を図４を用いて説明する。
まず絶縁基板１上に下地層２を形成する。この上にゲート電極配線５を形成した。ゲート電極配線５としてはＭｏＷ膜をスパッタリング法により形成した。フォトリソグラフィー工程を用いパターニングし、ゲート電極配線を形成した。この上に、ゲート絶縁層を形成した。ゲート絶縁層４には、ＳｉＯ_２膜をＰＥＣＶＤ法によりＴＥＯＳ、Ｏ_２を原料ガスとして形成した。半導体層３はＳｉ_１−ＸＧｅ_Ｘ膜（Ｘ＝０．０５）を用いた。Ｓｉ_１−ＸＧｅ_Ｘ膜は、反応熱ＣＶＤ法によりＳｉ_２Ｈ_６とＧｅＦ_４とＨｅを用いて形成した。ついで、フォトリソグラフィー法により半導体層３を島状に加工した。

ついで、レジストで一部カバーしＰイオンを打ち込んだ。さらに、レジスト除去後、Ｎチャネル部などをレジストでカバーしＢイオンを打ち込んだ。ついで、層間絶縁層６としてＳｉＯ_２膜をＰＥＣＶＤ法によりＴＥＯＳ、Ｏ_２を原料ガスとして形成した。ついで、金属層としてＣｒＭｏ膜を形成した。ＣｒＭｏ膜をフォトリソグラフィーにより加工し、ソース電極配線８及びドレイン電極配線９を形成した。この上に保護層１０としてＳｉＮ膜をＰＥＣＶＤ法でＳｉＨ_４、ＮＨ_３、Ｎ_２の混合ガスを用いて形成した。

この後、４００℃で３０分熱処理し水素終端化した。作製したＴＦＴの移動度は５０ｃｍ^２Ｖ^−１Ｓ^−１と良好な特性を示すことが分かった。

発明の効果

本発明の薄膜トランジスタは、半導体層にＧｅを含むＳｉ膜を適用することにより、水素終端化処理のプロセス時間を短縮できる。特に水素を含むＳｉＮ膜を形成した後、熱処理することにより、工程数を増加させることなくプロセス時間を短縮することが可能になる。このため、生産性を向上することができ、低コストの薄膜トランジスタを製作することができる。

本発明の薄膜トランジスタの断面模式図。 本発明の薄膜トランジスタの移動度とアニール時間の関係。 本発明の薄膜トランジスタの断面模式図。 本発明の薄膜トランジスタの断面模式図。

符号の説明

１・・・絶縁基板，２・・・下地膜，３・・・半導体膜，４・・・ゲート絶縁膜，５・・・ゲート電極配線，６・・・層間絶縁膜，７・・・スルーホール，８・・・ソース電極配線，９・・・ドレイン電極配線，１０・・・保護膜，１１・・・コンタクト層，１２・・・絶縁層，１３・・・ＬＤＤ領域，１４・・・活性領域

Claims (4)

1. 基板上にゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、半導体層、水素供給層を具備し該半導体層がＧｅを含有するＳｉであり半導体層がゲート絶縁層の上に形成され、水素供給層が半導体層の上に形成されていることを特徴とした薄膜トランジスタ。
2. 請求項１において半導体層がＳｉ_１−ＸＧｅ_Ｘ（０．０１≦Ｘ≦０．３）であることを特徴とした薄膜トランジスタ。
3. 請求項１において水素供給層が水素を含む窒化シリコンであることを特徴とした薄膜トランジスタ。
4. 基板上にゲート電極を形成した後、ゲート絶縁膜を形成し反応熱ＣＶＤ法によりＧｅを含むＳｉ膜を成膜し加工した後、ソース電極、ドレイン電極を形成し、その後水素供給層を形成することを特徴とする薄膜トランジスタの製造方法。

Images