JP2002050575A - 半導体膜及び半導体装置並びに半導体膜及び半導体装置の作製方法 - Google Patents
半導体膜及び半導体装置並びに半導体膜及び半導体装置の作製方法Info
- Publication number
- JP2002050575A JP2002050575A JP2000233955A JP2000233955A JP2002050575A JP 2002050575 A JP2002050575 A JP 2002050575A JP 2000233955 A JP2000233955 A JP 2000233955A JP 2000233955 A JP2000233955 A JP 2000233955A JP 2002050575 A JP2002050575 A JP 2002050575A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- less
- plane
- crystal structure
- amorphous semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
は紫外線、赤外線などの強光の照射により結晶化して得
られる結晶質半導体膜の配向率を高め、そのような結晶
質半導体膜で活性領域を形成した半導体装置及びその作
製方法を提供することを目的とする。 【解決手段】 珪素を主成分とし結晶構造を有する半導
体膜であって、反射電子回折パターン法で検出される格
子面の内、{101}面が占める割合が10%以上であ
り、{111}面が占める割合が10%未満である半導
体膜を用いる。これは珪素原子の水素化物またはフッ化
物または塩化物によるガスを原料として、繰り返し周波
数10kHz以下、デューティー比50%以下の間欠放
電を用いたプラズマCVD法により非晶質半導体膜を形
成し、その表面に該非晶質半導体膜の結晶化を助長する
元素を導入し、当該元素を利用して結晶構造を有する半
導体膜を得る。
Description
導体膜、及び当該半導体膜で活性領域を形成した半導体
装置の作製方法に関する。特に、本発明は当該半導体膜
でチャネル形成領域を形成した薄膜トランジスタの作製
方法に好適に用いることができる。尚、本明細書におい
て半導体装置とは、半導体特性を利用して機能しうる装
置全般を指し、半導体集積回路、電気光学装置、及び半
導体集積回路や電気光学装置を搭載した電子機器を半導
体装置の範疇に含むものとしている。
有する半導体膜(以下、結晶質半導体膜という)を用い
て薄膜トランジスタ(以下、TFTと記す)を作製する
技術が開発されている。結晶質半導体膜を用いたTFT
を形成する技術は、液晶表示装置に代表されるフラット
パネルディスプレイにおいて、高精細な画像表示を実現
する手段として、又は、画素部と当該画素部の駆動に必
要な集積回路を同一基板上に形成したモノシリック型デ
ィスプレイを実現する手段として応用されている。
ology)以外で結晶質半導体膜を形成するには、気相成
長法(CVD法)により基板上に直接結晶質半導体膜を
形成する方法や、非晶質半導体膜を加熱処理、或いはレ
ーザー光の照射などにより結晶化させる方法が知られて
いる。しかし、TFTにおいては、良好な電気的特性が
得られることから後者の方法が積極的に採用されてい
る。
導体膜を加熱処理やレーザー光の照射により結晶化した
結晶質半導体膜は多結晶構造となる。通常の場合、結晶
化は非晶質半導体膜と基板との界面に自然に発生する結
晶核が基となり結晶化が進むことが判明している。多結
晶構造における個々の結晶粒は任意な結晶面が析出して
いるが、下地に酸化珪素がある場合には、その界面エネ
ルギーが最小となる(111)面の結晶が析出する確率
が高くなることが解っている。
は10〜100nm程度である。この膜厚の範囲では、
異種材料で形成されている基板との界面において、格子
の不整合により、また、ランダムに発生する結晶核によ
り結晶方位を制御することが困難であった。また、結晶
粒が相互に干渉しあう為、個々の粒径の大型化を実現す
ることは不可能であった。
して、非晶質珪素膜に珪素の結晶化を助長する元素を導
入し、従来よりも低い温度の加熱処理で結晶質珪素膜を
作製する技術が開示されている。例えば、特開平7−1
30652号公報、特開平8−78329号公報では、
非晶質珪素膜にニッケルなどの金属元素を導入し、55
0℃、4時間の熱処理により結晶質珪素膜を得ることが
できる。
温度で導入した元素のシリサイド化物が形成され、当該
シリサイドを基にした結晶成長が起こっている。例え
ば、ニッケルを用いて形成されるニッケルシリサイド
(NiSix(0.4≦x≦2.5))は特定の配向性
を持たないが、非晶質珪素膜の厚さを10〜100nm
とすると基板表面に対し平行な方向しか殆ど成長するこ
とが許されなくなる。この場合、NiSixと結晶珪素
の(111)面とが接する界面エネルギーが最も小さい
ので、結晶質珪素膜の表面と平行な面は(110)面と
なり、この格子面が優先的に配向する。しかし、結晶成
長方向が基板表面に対し平行な方向に柱状に成長する場
合には、その柱状結晶を軸とした回転方向には自由度が
存在するため、必ずしも(110)面が配向するとは限
らないため、その他の格子面も析出していた。
なる方位の結晶がぶつかる結晶粒界で、格子の連続性を
保持することが殆ど不可能となり、不対結合手が多く形
成されることが容易に推定される。粒界にできる不対結
合手は再結合中心または捕獲中心となり、キャリア(電
子・ホール)の輸送特性を低下させている。その結果、
キャリアが再結合で消滅したり欠陥にトラップされたり
するため、このような結晶質半導体膜を用いてTFTを
作製しても高い電界効果移動度を有するTFTを期待す
ることができない。
とは殆ど不可能であり、結晶粒界はランダムに存在する
ため、TFTのチャネル形成領域を特定の結晶方位をも
つ結晶粒で形成することができない。そのために結晶格
子の連続性が低下して、結晶粒界では欠陥が形成され
る。結果として、TFTの特性をばらつかせる要因とな
り、様々な悪影響をもたらすことになる。例えば、電界
効果移動度が低下して、TFTを高速で動作させること
ができなくなる。また、しきい値電圧の変動は低電圧駆
動を不可能として、消費電力の増加をもたらすことにな
る。
を提供することを目的とし、非晶質半導体膜を加熱処理
とレーザー光または紫外線、赤外線などの強光の照射に
より結晶化して得られる結晶質半導体膜の配向率を高
め、そのような結晶質半導体膜で活性領域を形成した半
導体装置及びその作製方法を提供することを目的とす
る。
めに本発明は、珪素を主成分とし、結晶構造を有する半
導体膜であって、反射電子回折パターン法で検出される
格子面の内、{101}面が占める割合が10%以上で
あり、{111}面が占める割合が10%未満である半
導体膜を用いる。このような半導体膜は、珪素原子の水
素化物またはフッ化物または塩化物によるガスを用い、
繰り返し周波数10kHz以下、デューティー比50%
以下の間欠放電またはパルス放電を用いたプラズマCV
D法により珪素を主成分とする非晶質半導体膜を形成
し、その表面に該非晶質半導体膜の結晶化を助長する元
素を導入し、当該元素を利用して加熱処理、または加熱
処理とレーザー光または紫外線、赤外線などの強光の照
射により結晶化させて得る。この結晶構造を有する半導
体膜は、チャネル形成領域などの活性層に用いることが
できる。
する半導体膜は、珪素以外の周期律表第14族元素の濃
度は1×1018/cm3以下であり、前記半導体膜中の
窒素及び炭素の濃度が5×1018/cm3未満であり、
酸素の濃度が1×1019/cm3未満であるものとす
る。
o、Ni、Ru、Rh、Pd、Os、Ir、Pt、C
u、Auから選ばれた一種または複数種を用いる。ま
た、非晶質半導体膜の厚さは10nm乃至100nmで
形成する。
ル形成領域に用いる半導体膜は、{110}格子面の配
向率が高い珪素を主成分とする結晶質半導体膜であるこ
とに特徴を有している。このような結晶質半導体膜を得
る典型的な一実施形態は、珪素原子の水素化物またはフ
ッ化物または塩化物によるガスを用い、間欠放電または
パルス放電を用いたプラズマCVD法により珪素を主成
分とする非晶質半導体膜を形成し、その表面に該非晶質
半導体膜の結晶化を助長する元素を導入し、当該元素を
利用して加熱処理、または加熱処理とレーザー光または
紫外線、赤外線などの強光の照射により結晶化して結晶
質半導体膜を形成する。
の基板は、アルミナホウケイ酸ガラスやバリウムホウケ
イ酸ガラスなどの無アルカリガラス基板が適している。
代表的にはコーニング社の#7059ガラス基板や#1
737ガラス基板を用いる。その他に石英基板やサファ
イア基板を用いても良い。或いは、珪素、ゲルマニウ
ム、ガリウム・砒素などの半導体基板の表面に絶縁膜を
形成し、これを基板としても良い。
体膜とガラス基板との間に窒化珪素、酸化珪素、または
酸化窒化珪素などでブロッキング層を形成する。こうし
て、ガラス基板中に含まれるアルカリ金属元素などの不
純物元素が半導体膜中に拡散することを防ぐ。例えば、
プラズマCVD法でSiH4、NH3、N2を反応ガスと
して用い、窒化珪素膜を形成する。または、SiH4、
N2O、NH3を反応ガスとして用い、酸化窒化珪素膜を
形成する。ブロッキング層の厚さは20〜200nmで
形成する。
放電を用いたプラズマCVD法により上記非晶質半導体
膜を形成する。間欠放電またはパルス放電は、発振周波
数1〜120MHz、好ましくは13.56〜60MH
zの高周波電力を、繰り返し周波数10〜10kHzに
変調してカソードに供給することにより形成する。繰り
返し周波数の1周期における高周波電力が印加される時
間の割合をデューティー比とすると、その値は1〜50
%の範囲であることが望ましい。
いる意味の一つは、非晶質半導体膜の堆積過程における
ラジカル種(ここでは、電気的に中性であり、化学的に
活性な原子または分子を指していう)の選択である。例
えば、SiH4を放電空間中で分解するとき様々なラジ
カル種やイオン種が生成される。放電が定常的に持続す
る場合には、その存在比率は一定の割合を保っている。
しかし、間欠放電またはパルス放電のように放電がオフ
になる時間が存在する場合には、ラジカル種やイオン種
の寿命時間の違いにより、長寿命のラジカル種のみが被
膜の堆積表面に供給され成膜に寄与することになる。
の時間変化を模式的に説明する図である。本発明でいう
間欠放電またはパルス放電は、高周波電力がカソードに
印加されるオン時間と、高周波電力の供給が遮断される
オフ時間とが存在する。例えば、発振周波数27MHz
の高周波電力を繰り返し周波数10kHz、デューティ
ー比10%で供給した場合には、オン時間1μsec、
オフ時間9μsecとなる。放電により生成されるラジ
カル種やイオン種は、生成速度及び消滅速度(寿命)が
それぞれ異なるので、例えばあるラジカル種に着目する
と図18に示すように過渡的な変化が観測されるものが
ある。即ち、高周波電力が供給されると共にラジカル種
の濃度が増加していき、ある飽和状態に達する。高周波
電力の供給が遮断されると当該ラジカル種は減少し、消
滅するがそれにはある一定の時間を要する。通常は1/
eに減少する時間をもって寿命時間と定義される。
はそれぞれ1.72×10-4、2.47×10-6秒であ
る(SiH4プラズマ中、50mTorrにおける
値)。それに対し、SiH3は、SiH3+SiH4→S
iH3+SiH4の反応が繰り返され長寿命であること考
えられている。ここで、良質な非晶質珪素膜を形成する
にはSiH3を用いれば良いと言われている。
を最適なものとすると、所定のラジカル種を選択的に取
り出し、被膜形成に優先的に用いることができる。実際
には長寿命のラジカル種を取り出すことが可能となる。
長寿命のラジカル種は、相対的に見れば化学的な活性度
が低いので、皮膜の形成において表面反応を制御しやす
くなると言える。
大きくなる程ラジカル種の選択性が悪くなり変調しない
連続放電と同じ成膜機構となる。本発明者の実験によれ
ば、デューティー比が50%以上になると間欠放電によ
り得られる効果は低下してしまう。
は、堆積される非晶質半導体膜に取り込まれる酸素、窒
素、炭素などの不純物元素の濃度を低減するために高純
度に精製されたものを用いる。堆積する非晶質半導体膜
の厚さは10〜100nmの範囲とする。
成分とする材料で形成され、その他の14族元素の濃度
は5×1018/cm3以下とする。このような非晶質半
導体膜は、代表的な反応ガスとして用いられるSiH4
または、SiH4とH2の混合ガスを用いて作製する。ま
た、非晶質半導体中に含まれる異種元素として、窒素及
び炭素の濃度は5×1018/cm3未満、酸素の濃度は
1×1019/cm3未満とする。結晶化の過程において
これらの不純物は、主に結晶粒の粒界に析出し、粒界の
ポテンシャル障壁が高くなりキャリアーの移動度が低下
する等の不具合が生じてしまう。
濃度は、二次イオン質量分析法(SIMS)により検出
される濃度を言うものであり、当該膜中における濃度の
最低値を指している。
該非晶質半導体膜の結晶化を助長する元素を導入する。
そのような元素としては、鉄(Fe)、ニッケル(N
i)、コバルト(Co)、ルテニウム(Ru)、ロジウ
ム(Rh)、パラジウム(Pd)、オスニウム(O
s)、イリジウム(Ir)、白金(Pt)、銅(C
u)、金(Au)から選ばれた一種または複数種の元素
を用いる。これらの元素は、本明細書に記載する何れの
発明においても非晶質半導体膜の結晶化を助長する元素
として使用することができる。上記いずれの元素を用い
ても同質、同様の効果を得ることができるが、代表的に
はニッケルを用いる。
膜の全面、或いは非晶質半導体膜の膜面における適宣箇
所のスリット状の面または点状の面などとする。前者の
場合には、当該非晶質半導体膜の基板側に位置する面ま
たは基板側とは反対の面のいずれであっても良い。後者
の場合には、好ましくは非晶質半導体膜上に絶縁膜が形
成され、その絶縁膜に設けられた開孔を利用して元素を
導入することができる。開孔の大きさに特に限定はない
が、その幅は10〜40μmとすることができる。ま
た、その長手方向の長さは任意に決めれば良く、数十μ
m〜数十cmの範囲とすることができる。
晶質半導体膜の表面又は内部に存在させる手法であれば
特に限定はなく、例えば、スパッタ法、蒸着法、プラズ
マ処理法(含むプラズマCVD法)、吸着法、金属塩の
溶液を塗布する方法などを使用することができる。プラ
ズマ処理法は、不活性ガスによるグロー放電雰囲気にお
いて、陰極からスパッタされる当該元素を利用する。ま
た、金属塩の溶液を塗布する方法は簡易であり、当該元
素の濃度調整が容易である点で有用である。
であり、溶媒としては水、アルコール類、アルヒデト
類、エーテル類その他の有機溶媒、または水とこれらの
有機溶媒の混合物を用いることができる。また、それら
の金属塩が完全に溶解した溶液とは限らず、金属塩の一
部または全部が懸濁状態で存在する溶液であっても良
い。いずれの方法を採用するにしても、当該元素は非晶
質半導体膜の表面又は内部に分散させて導入する。
後、当該元素を利用して非晶質半導体膜の結晶化を行
う。結晶化は加熱処理、レーザー光または紫外線、赤外
線などの強光の照射によって行う(以下、本明細書では
一括してレーザー処理と標記する)。加熱処理のみでも
{101}に優先的に配向する結晶質珪素膜を得ること
ができるが、好ましくは、加熱処理を行いその後レーザ
ー光などの強光の照射を行う方法を適用する。加熱処理
後のレーザー処理は、結晶粒内に残される結晶欠陥を修
復することができ、作製される結晶の品質を向上させる
目的に対して有効な処置となる。
うことが可能であるが、温度の上限は使用する基板の耐
熱温度が一つの上限として考慮される。例えば、石英基
板を用いる場合には1000℃の熱処理にも耐えるが、
ガラス基板の場合にはその歪み点以下が上限温度の一つ
の根拠となる。例えば、歪み点667℃のガラス基板に
対しては、660℃程度が上限となり、好ましくは60
0℃以下とするのが良い。必要とされる時間は加熱温度
や、その後の処理条件(例えばレーザー光を照射する処
理の有無など)により若干異なるが、好適には550〜
600℃にて4〜24時間の加熱処理を行う。また、そ
の後レーザー処理を行う場合には、500〜550℃に
て4〜8時間の熱処理を行う。以上の加熱処理は空気中
や水素雰囲気中でも良いが、好適には窒素或いは不活性
ガス雰囲気中にて行う。
下のエキシマレーザーや、YAGまたはYVO4レーザ
ーの第2高調波(波長532nm)〜第4高調波(波長
266nm)を光源として用いて行う。これらのレーザ
ー光は光学系にて線状またはスポッ状に集光し、そのエ
ネルギー密度を100〜300mJ/cm2として照射
し、上記のように集光したレーザービームを基板の所定
の領域に渡って走査させ処理を行う。その他、レーザー
の代わりに、ハロゲンランプ、キセノンランプ、水銀ラ
ンプ、メタルハライドランプなどを光源としても良い。
晶質半導体膜について、その作製条件の一例を示す。表
1はプラズマCVD法で作製する非晶質半導体膜の作製
条件である。反応ガスはSiH4を用いる。これらの反
応ガスは、形成される非晶質半導体膜に含まれる酸素、
窒素、炭素の不純物濃度を低減させるために、SiH 4
の純度は99.9999%以上のものを用いている。高
周波電力はピーク値として0.35W/cm2(27M
Hz)を供給し、繰り返し周波数1〜30kHz、デュ
ーティー比10〜90%のパルス放電に変調して平行平
板型のプラズマCVD装置の陰極に給電する。その他、
反応圧力33.25Pa、基板温度200〜400℃、
電極間隔35mmとしている。
に印加される27MHzの高周波電力の波形をオシロス
コープで観測した写真である。図17(A)は繰り返し
周波数1kHz、デューティー比20%の場合であり、
図17(B)は繰り返し周波数1kHz、デューティー
比50%の場合の写真である。このように、本発明では
高周波電力が印加されるオン時間と、印加されないオフ
時間が交互に繰り返される状況の下に非晶質半導体膜の
形成を行っている。このような電力の供給により形成さ
れる放電を、便宜上間欠放電またはパルス放電と呼ぶ。
共通室1120は、ロード・アンロード(L/UL)室
1110、1115、反応室(1)〜反応室(3)11
1〜113、予備室114とゲート弁1122〜112
7を介して連結されている。基板は、ロード・アンロー
ド(L/UL)室1110、1115のカセット112
8、1129に装填され、共通室1120の搬送手段1
121により各反応室または予備室に搬送される。予備
室114では主に基板の予備加熱のみを行い、反応室
(1)では窒化珪素膜や酸化珪素膜などの絶縁膜の形
成、反応室(2)では非晶質半導体膜の成膜の形成を行
い、反応室(3)では珪素の結晶化を助長する元素をプ
ラズマ処理により添加するように分離されている。この
プラズマ処理は、不活性ガスのグロー放電により、ニッ
ケルなどの上記結晶化を助長する元素で形成された陰極
からスパッタされる元素を非晶質半導体膜に付着させる
処理である。このような構成のプラズマCVD装置を用
いれば、基板に密接して形成するブロッキング層から非
晶質半導体膜、及び非晶質半導体膜の結晶化を助長する
元素の添加までを、大気に曝すことなく連続して形成す
ることができる。
つの反応室の構成を詳細に説明するものであり、非晶質
半導体膜を形成する反応室の一例を示している。反応室
501は、高周波電源505が接続する陰極(カソー
ド)502、陽極(アノード)503が設けられた平行
平板型である。陰極502はシャワー板となっていて、
ガス供給手段506からの反応ガスは、このシャワー板
を通して反応室中に供給される。陽極503にはシーズ
ヒーターなどによる加熱手段が設けられ、基板515が
設置されている。ガス供給系の詳細は割愛するが、Si
H4やGeH4などが充填されたシリンダー514、ガス
の流量を制御するマスフローコントローラー512、ス
トップバルブ513などから構成されている。排気手段
507は、ゲートバルブ508、自動圧力制御弁50
9、ターボ分子ポンプ(または複合分子ポンプ)51
0、ドライポンプ507から成っている。ターボ分子ポ
ンプ(または複合分子ポンプ)510、ドライポンプ5
07は潤滑油を使用しないもので、油の拡散による反応
室内の汚染を完全に無くしている。排気速度は、反応室
の容積13Lの反応室に対し、一段目に排気速度300
L/秒のターボ分子ポンプ、二段目に排気速度40m3
/hrのドライポンプを設け、排気系側から有機物の蒸
気が逆拡散してくるのを防ぐと共に、反応室の到達真空
度を高め、非晶質半導体膜の形成時に不純物元素が膜中
に取り込まれることを極力防いでいる。
導体を用い、前述の結晶化法を用い作製された結晶質半
導体膜の配向率は、反射電子線回折パターン(EBS
P:Electron Backscatter diffraction Pattern)によ
り求められている。EBSPは走査型電子顕微鏡(SE
M:Scanning Electron Microscopy)に専用の検出器を
設け、一次電子の後方散乱から結晶方位を分析する手法
である(以下、この手法を便宜上EBSP法と呼ぶ)。
EPSPを用いた結晶半導体膜の評価は、"Microtextur
e Analysis of Location Controlled Large Si Grain F
ormed by Exciter-Laser Crystallization Method: R.
Ishihara and P. F. A. Alkemade, AMLCD'99 Digest of
Technical Papers 1999 Tokyo Japan, pp99-102"に紹
介されている。
電子線が入射すると、後方にも非弾性散乱が起こり、そ
の中には試料中でブラッグ回折による結晶方位に特有の
線状パターン(一般に菊地像と呼ばれる)も合わせて観察
される。EBSP法は検出器スクリーンに映った菊地像
を解析することにより試料の結晶方位を求めている。試
料の電子線の当たる位置を移動させつつ方位解析を繰り
返す(マッピング測定)ことで、面状の試料について結晶
方位または配向の情報を得ることができる。入射電子線
の太さは、走査型電子顕微鏡の電子銃のタイプにより異
なるが、ショットキー電界放射型の場合、10〜20n
mの非常に細い電子線が照射される。マッピング測定で
は、測定点数が多いほど、また測定領域が広いほど、結
晶配向のより平均化した情報を得ることができる。実際
には、100×100μm2の領域で、10000点
(1μm間隔)〜4000点(0.5μm間隔)の程度
の測定を行っている。
がすべて求まると、膜に対する結晶配向の状態を統計的
に表示できる。図23(A)にEBSP法により求めら
れる逆極点図の例を示す。逆極点図は多結晶体の優先配
向を表示する際によく用いられるもので、試料のある特
定の面(ここでは膜表面)が、どの格子面に一致している
かを集合的に表示したものである。
角形と呼ばれるもので、この中に立方晶系における全て
の指数が含まれている。またこの図中における長さは、
結晶方位における角度に対応している。たとえば{00
1}と{101}の間は45度、{101}と{11
1}の間は35.26度、{111}と{001}の間
は54.74度である。また、白抜きの点線は{10
1}からのずれ角5度及び10度の範囲を示している。
点(この例では11655点)を標準三角形内にプロット
したものである。{101}付近で点の密度が濃くなっ
ていることがわかる。図6(B)は、このような点の集
中度を等高線表示したものである。ここで数値は各結晶
粒が完全に無秩序な配向だと仮定した場合、すなわち標
準三角形内に点を偏りなく分布させた場合に対する倍率
を示しており無次元数である。
1})に優先配向している事がわかった場合、その指数
近傍にどの程度の結晶粒が集まっているか、その割合を
数値化することで、優先配向の度合いをよりイメージし
やすくなる。例えば図6(A)に例示した逆極点図にお
いて{101}からのずれ角5度及び10度の範囲(図
中に白点線で示す)に存在する点数の全体に対する割合
を配向率として次式により求めて示すことができる。
きる。図6(A)のように{101}付近に分布が集中
している場合、実際の膜においては各結晶粒の<101
>方位は基板に概略垂直であるが、その周りにやや揺ら
ぎを持って並んでいることが予想される。この揺らぎの
角に許容値を5度、10度と設け、それより小さいもの
の割合を数値で示してゆく。以上に説明したように許容
ずれ角を5度及び10度と定め、それを満たす結晶粒の
割合を表示してゆくことにより配向率を求めることがで
きる。
非晶質珪素膜を、500℃にて1時間の脱水素処理をし
た後、580℃にて4時間の加熱処理により結晶化させ
た結晶質半導体膜の{101}面の配向率をデューティ
ー比依存性として示している。繰り返し周波数は1〜3
0kHzの間で変化させている。図1から明らかなこと
は、連続放電から作製された膜の特性と比較して、デュ
ーティー比が小さくなるに従って、{101}面の配向
率が増加する傾向が明らかに示されている。また、この
傾向は繰り返し周波数が10kHz以下の場合において
顕著に現れている。図1の結果では、連続放電から作製
された試料が9%の配向率であるのに対し、デューティ
ー比10%において14%、デューティー比20%にお
いて15%の配向率が得られている。
続時間としてプロットした特性を示している。{10
1}面の配向率は連続放電で作製した比較試料に対して
高い値を示しているが、放電持続時間が短い程配向率が
高くなる傾向を示している。
対してプロットしたデータである。{101}面の配向
率はパル周波数が10kHz以下の場合に高くなること
が示されている。
て高い配向性を示す結晶質半導体膜は、所定の繰り返し
周波数で非晶質半導体を堆積するだけでなく、膜中に含
まれる酸素、窒素、炭素の元素の濃度を1×1019/c
m3未満にすること、及び膜厚を20〜100nmの範
囲として、基板表面と平行な方向の成長が支配的となる
ようにすることの相乗効果により達成される。
い結晶質半導体膜はTFTのチャネル形成領域、光起電
力素子の光電変換層など素子の特性を決定付けるチャネ
ル形成領域に好適に用いることができる。
作製方法は、非晶珪素膜の全面に珪素の結晶化を助長す
る元素を添加して結晶化を行う方法である。まず、図7
(A)において、基板101はコーニング社の#177
3ガラス基板に代表されるガラス基板を用いる。基板1
01の表面には、ブロッキング層102としてプラズマ
CVD法でSiH4とN2Oを用い酸化窒化珪素膜を10
0nmの厚さに形成する。ブロッキング層102はガラ
ス基板に含まれるアルカリ金属がこの上層に形成する半
導体膜中に拡散しないために設ける。
はプラズマCVD法により作製し、SiH4を反応室に
導入し、間欠放電またはパルス放電により分解して基板
101に堆積させる。その詳細な条件は実施形態におい
て述べた通りであるが、27MHzの高周波電力を変調
し、繰り返し周波数5kHz、デューティー比20%の
間欠放電により54nmの厚さに堆積する。珪素を主成
分とする非晶質半導体膜103の酸素、窒素、炭素など
の不純物を極力低減するために、SiH4は純度99.
9999%以上のものを用いる。また、プラズマCVD
装置の仕様としては、反応室の容積13Lの反応室に対
し、一段目に排気速度300L/秒の複合分子ポンプ、
二段目に排気速度40m3/hrのドライポンプを設
け、排気系側から有機物の蒸気が逆拡散してくるのを防
ぐと共に、反応室の到達真空度を高め、非晶質半導体膜
の形成時に不純物元素が膜中に取り込まれることを極力
防いでいる。
で10ppmのニッケルを含む酢酸ニッケル塩溶液をス
ピナーで塗布してニッケル含有層104を形成する。こ
の場合、当該溶液の馴染みをよくするために、珪素とゲ
ルマニウムから成る非晶質半導体膜103の表面処理と
して、オゾン含有水溶液で極薄い酸化膜を形成し、その
酸化膜をフッ酸と過酸化水素水の混合液でエッチングし
て清浄な表面を形成した後、再度オゾン含有水溶液で処
理して極薄い酸化膜を形成しておく。珪素の表面は本来
疎水性なので、このように酸化膜を形成しておくことに
より酢酸ニッケル塩溶液を均一に塗布することができ
る。
い、珪素とゲルマニウムから成る非晶質半導体膜中の水
素を放出させる。そして、580℃にて4時間に加熱処
理を行い結晶化を行う。こうして、図7(C)に示す結
晶質半導体膜205が形成される。
成分の割合)を高め、結晶粒内に残される欠陥を補修す
るために、結晶質半導体膜205に対してレーザー光2
06を照射するレーザー処理を行う。レーザーは波長3
08nmにて30Hzで発振するエキシマレーザー光を
用いる。当該レーザー光は光学系にて100〜300m
J/cm2に集光し、90〜95%のオーバーラップ率
をもって半導体膜を溶融させることなくレーザー処理を
行う。こうして図7(D)に示す珪素を主成分とする結
晶質半導体膜107を得ることができる。
する元素を選択的に形成する方法を図8により説明す
る。図8(A)において、基板120は前述のガラス基
板または石英基板を採用する。ガラス基板を用いる場合
には、実施例1と同様にブロッキング層を設ける。
121は、は実施例1と同様に間欠放電またはパルス放
電を用いたプラズマCVD法で形成する。
121上に150nmの厚さの酸化珪素膜122を形成
する。酸化珪素膜の作製方法は限定されないが、例え
ば、オルトケイ酸テトラエチル(Tetraethyl Ortho Sil
icate:TEOS)とO2とを混合し、反応圧力40P
a、基板温度300〜400℃とし、高周波(13.5
6MHz)電力密度0.5〜0.8W/cm2で放電さ
せ形成する。
形成し、重量換算で10ppmのニッケルを含む酢酸ニ
ッケル塩溶液を塗布する。これにより、ニッケル含有層
124が形成され、ニッケル含有層124は開孔部12
3の底部のみでゲルマニウムを含む非晶質珪素膜121
と接触する。
度500〜650℃で4〜24時間、例えば570℃に
て14時間の熱処理を行う。この場合、結晶化はニッケ
ルが接した非晶質珪素膜の部分が最初に結晶化し、そこ
から基板の表面と平行な方向に結晶化が進行する。こう
して形成された結晶質珪素膜125は棒状または針状の
結晶が集合して成り、その各々の結晶は巨視的に見れば
ある特定の方向性をもって成長している。その後、酸化
珪素膜222を除去すれば、図8(D)で示す珪素を主
成分とする結晶質半導体膜225を得ることができる。
従い作製される結晶質珪素膜には結晶化において利用し
たニッケルに代表される元素が残存している。それは膜
中において一様に分布していないにしろ、平均的な濃度
とすれば、1×1019/cm3を越える濃度で残存して
いる。勿論、このような状態でもTFTをはじめ各種半
導体装置のチャネル形成領域に用いることが可能である
が、より好ましくは、ゲッタリングにより当該元素を除
去することが望ましい。
を用いて説明する。図9(A)において、基板130は
実施例1のガラス基板、或いは石英基板が採用される。
ガラス基板を用いる場合には、実施例1と同様にブロッ
キング層を設ける。また、結晶質半導体膜131は実施
例1または2のいずれの方法で作製されたものであって
も同様に適用される。結晶質半導体膜131の表面に
は、マスク用の酸化珪素膜132が150nmの厚さに
形成され、開孔部133が設けられ結晶質半導体膜が露
出した領域が設けられている。実施例2に従う場合に
は、図8(A)で示す酸化珪素膜122をそのまま利用
可能であり、図8(B)の工程の後からそのまま本実施
例の工程に移行することもできる。そして、イオンドー
プ法によりリンを添加して、1×1019〜1×1022/
cm3の濃度のリン添加領域135を形成する。
囲気中で550〜800℃、5〜24時間、例えば60
0℃にて12時間の熱処理を行うと、リン添加領域13
5がゲッタリングサイトとして働き、結晶質珪素膜13
1に残存していた触媒元素はリン添加領域135に偏析
させることができる。
の酸化珪素膜132と、リンが添加領域135とをエッ
チングして除去することにより、結晶化の工程で使用し
た金属元素の濃度が1×1017/cm3未満にまで低減
された結晶質半導体膜136を得ることができる。
とする結晶質半導体膜を用いて、TFTを作製する例を
示す。図11は本実施例の作製工程を説明する図であ
る。
素を主成分とする結晶質半導体膜212を形成するが、
この結晶質半導体膜212は、以下に示す実施例1〜3
で示す工程により作製される何れかのものが採用され
る。TFTを作製するに当たっては、素子分離のため所
定の大きさにエッチングし、島状に分割しておく。基板
210がガラス基板である場合には、ブロッキング層2
11を設ける。
膜として利用されるものであり30〜200nmの厚さ
で形成する。この絶縁膜213はプラズマCVD法によ
りSiH4とN2Oとから作製される酸化窒化珪素膜、或
いはTEOSとN2Oとから作製される酸化窒化珪素膜
などで形成する。本実施例では前者を選択し、70nm
の厚さに形成する。
テン、チタン、アルミニウム、モリブデンから選ばれた
一種または複数種の元素を成分とする導電性材料でゲー
ト電極214を形成する。
のソース及びドレイン領域を形成する一導電型の不純物
領域216を形成する。この不純物領域216はイオン
ドープ法により形成し、nチャネル型TFTであればリ
ン、砒素に代表される周期律表第15族の元素、pチャ
ネル型TFTであればボロンに代表される周期律表第1
3族の元素を添加する。
る窒化珪素膜、酸化窒化珪素膜により第1の層間絶縁膜
817を形成する。第1の層間絶縁膜817はプラズマ
CVD法で200〜300℃の基板温度で形成し、その
後、窒素雰囲気中350〜450℃、好ましくは410
℃の温度で加熱処理を行う。この温度で第1の層間絶縁
膜中の水素を放出させ、その後250〜350℃にて
0.1〜1時間程度保持する加熱処理を行い、結晶質半
導体膜の水素化を行う。このような二段階の加熱処理に
より結晶質半導体膜の水素化を行うことで、特に350
℃以上の温度では水素化しにくいゲルマニウムのダング
リングボンド(未結合種)を水素化し、補償することが
できる。さらに、ソース及びドレイン電極218を形成
しTFTを得ることができる。
造で示したが、勿論、複数のゲート電極を設けたマルチ
ゲート構造を採用することもできる。
質半導体膜は、{101}の配向率が高く、形成される
チャネル形成領域はゲート絶縁膜との界面特性が良好で
ある。また、結晶粒界及び結晶粒内の欠陥密度が低く、
高い電界効果移動度を得ることができる。ここでは、T
FTをシングルドレインの構造で説明したが、低濃度ド
レイン(LDD)構造や、LDDがゲート電極とオーバ
ーラップした構造のTFTを形成することもできる。本
発明で作製されるTFTは、アクティブマトリクス型の
液晶表示装置やEL表示装置を作製するためのTFTと
て、また従来の半導体基板にて作製されるLSIに代わ
る薄膜集積回路を実現するTFTとして用いることがで
きる。
膜を用いて作製される逆スタガ型のTFTの断面図であ
る。逆スタガ型TFTは、ガラスまたは石英などの基板
201上にゲート電極260、261が形成されてお
り、珪素ゲルマニウムを成分とする結晶質半導体膜26
3、264は、ゲート絶縁膜262上に形成されてい
る。結晶質半導体膜263、264は実施例1〜3の方
法により作製されるいずれの結晶質半導体膜であっても
適用可能である。
膜263を用いて作製され、チャネル形成領域273と
n型不純物(ドナー)をドーピングして作製されるLD
D領域274及びソースまたはドレイン領域275が形
成されている。pチャネル型TFT281は結晶質半導
体膜264を用いて作製され、チャネル形成領域276
とp型不純物(アクセプタ)をドーピングして作製され
るソースまたはドレイン領域277が形成されている。
ャネル保護膜265、266が形成され、第1の層間絶
縁膜267、第2の層間絶縁膜268を介してソースま
たはドレイン電極269〜272が形成されている。水
素化処理は、第1の層間絶縁膜267を窒化珪素膜また
は酸化窒化珪素膜で形成し、その後、窒素雰囲気中35
0〜450℃、好ましくは410℃の温度で加熱処理を
行う。この温度で第1の層間絶縁膜中の水素を放出さ
せ、その後250〜350℃にて0.1〜1時間程度保
持する加熱処理を行い、結晶質半導体膜の水素化を行う
ことができる。
も、アクティブマトリクス型の液晶表示装置やEL表示
装置の駆動回路を形成することができる。それ以外に
も、このようなnチャネル型TFTまたはpチャネル型
TFTは、画素部を形成するトランジスタに応用するこ
とができる。尚、ここではTFTをシングルゲートの構
造で示したが、勿論、複数のゲート電極を設けたマルチ
ゲート構造を採用することもできる。このようなTFT
は、従来の半導体基板にて作製されるLSIに代わる薄
膜集積回路を実現するTFTとして用いることができ
る。
Tとpチャネル型TFTとを相補的に組み合わせたCM
OS型のTFTを作製する一例について図12を用いて
説明する。図12(A)において、基板301上に珪素
を主成分とする結晶質半導体膜を形成する。この結晶質
半導体膜は実施例1〜3で示す方法により作製されるい
ずれのものを適用しても良い。TFTを作製するに当た
っては、素子分離のため所定の大きさにエッチングし、
島状に分割して半導体層331〜333を形成する。基
板301がガラス基板である場合には、ブロッキング層
302を設ける。
D法でSiH4とN2Oを用い酸化窒化珪素膜を50〜2
00nmの厚さに形成する。その他の形態として、プラ
ズマCVD法でSiH4とNH3とN2Oから作製される
酸化窒化珪素膜を50nm、SiH4とN2Oから作製さ
れる酸化窒化珪素膜を100nm積層させた2層構造
や、或いは、窒化珪素膜とTEOS(Tetraethyl Ortho
Silicate)を用いて作製される酸化珪素膜を積層させ
た2層構造としても良い。
る非晶質半導体膜はいずれもプラズマCVD法で形成す
ることが可能であり、これらの層を連続して、シングル
チャンバー方式のCVD装置において同一反応室中で、
或いは、マルチチャンバー方式のCVD装置において各
反応室間を移動させながら連続して形成することができ
る。いずれにしても、大気解放せずに成膜することでブ
ロッキング層と非晶質半導体膜の界面を清浄にしておく
ことができる。
るものであり、プラズマCVD法またはスパッタ法を用
い、膜厚を40〜150nmの厚さで形成する。本実施
例では、70nmの厚さで酸化窒化珪素膜を用いて形成
する。特に、SiH4とN2OにO2を添加させて作製す
る酸化窒化珪素膜は膜中の固定電荷密度を低減させるこ
とが可能となり、ゲート絶縁膜として好ましい材料であ
る。勿論、ゲート絶縁膜はこのような酸化窒化珪素膜に
限定されるものでなく、酸化珪素膜や酸化タンタル膜な
どの絶縁膜を単層または積層構造として用いても良い。
成するための第1導電膜335と第2導電膜336とを
形成する。本実施例では、第1導電膜335を窒化タン
タルまたはチタンで50〜100nmの厚さに形成し、
第2導電膜336をタングステンで100〜300nm
の厚さに形成する。これらの材料は、窒素雰囲気中にお
ける400〜600℃の熱処理でも安定であり、抵抗率
が著しく増大することがない。
によるマスク337を形成し、ゲート電極を形成するた
めの第1のエッチング処理を行う。エッチング方法に限
定はないが、好適にはICP(Inductively Coupled Pl
asma:誘導結合型プラズマ)エッチング法を用いる。エ
ッチング用ガスにCF4とCl2を混合し、0.5〜2P
a、好ましくは1Paの圧力でコイル型の電極に500
WのRF(13.56MHz)電力を投入してプラズマ
を生成して行う。基板側(試料ステージ)にも100W
のRF(13.56MHz)電力を投入し、実質的に負
の自己バイアス電圧を印加する。CF4とCl2を混合し
た場合にはタングステン膜、窒化タンタル膜及びチタン
膜の場合でも、それぞれ同程度の速度でエッチングする
ことができる。
マスクの形状と、基板側に印加するバイアス電圧の効果
により端部をテーパー形状とすることができる。テーパ
ー部の角度は15〜45°となるようにする。また、ゲ
ート絶縁膜上に残渣を残すことなくエッチングするため
には、10〜20%程度の割合でエッチング時間を増加
させると良い。W膜に対する酸化窒化珪素膜の選択比は
2〜4(代表的には3)であるので、オーバーエッチン
グ処理により、酸化窒化珪素膜が露出した面は20〜5
0nm程度エッチングされる。こうして、第1のエッチ
ング処理により第1導電膜と第2導電膜から成る第1形
状の導電層338〜340(第1の導電層338a〜3
40aと第2導電層338b〜340b)を形成する。
341はゲート絶縁膜であり、第1の形状の導電層で覆
われない領域は20〜50nm程度エッチングされ薄く
なる。
ッチング処理を行う。エッチングはICPエッチング法
を用い、エッチングガスにCF4とCl2とO2を混合し
て、1Paの圧力でコイル型の電極に500WのRF電
力(13.56MHz)を供給してプラズマを生成する。
基板側(試料ステージ)には50WのRF(13.56
MHz)電力を投入し、第1のエッチング処理に比べ低
い自己バイアス電圧を印加する。このような条件により
タングステン膜を異方性エッチングし、第1の導電層で
ある窒化タンタル膜またはチタン膜を残存させるように
する。こうして、第2形状の導電層342〜344(第
1の導電膜342a〜344aと第2の導電膜342b
〜344b)を形成する。345はゲート絶縁膜であ
り、第2の形状の導電層342〜344で覆われない領
域はさらに20〜50nm程度エッチングされて膜厚が
薄くなる。
ドーピング処理では、nチャネル型TFTのLDD領域
を形成するためにn型の不純物(ドナー)をドーピング
する。その方法はイオンドープ法若しくはイオン注入法
で行う。例えば、イオンドープ法を用い、加速電圧を7
0〜120keVとし、1×1013/cm2のドーズ量
で行い、第1の不純物領域を形成する。ドーピングは、
第2の導電膜342b〜344bを不純物元素に対する
マスクとして用い、第1の導電膜342a〜344aの
下側の領域に不純物元素が添加されるようにドーピング
する。こうして、第1の導電膜342a〜344aと一
部が重なる第1の不純物領域346〜348が形成され
る。第1の不純物領域は1×1017〜1×1019/cm
3の範囲の濃度で形成する。
トでマスク349〜351を形成し、第2のドーピング
処理を行いう。第2のドーピング処理は、nチャネル型
TFTのソースまたはドレイン領域を形成するためにn
型の不純物(ドナー)をドーピングする。イオンドープ
法の条件はドーズ量を1×1013〜5×1014/cm 2
として行う。n型の不純物元素として15族に属する元
素、典型的にはリン(P)または砒素(As)を用い
る。レジストでマスク349〜351は個々にその形状
を最適化することが可能であり、第2形状の導電層の外
側まで覆う形状のものとして、先に形成した第1の不純
物領域と重なるようにすることでLDD領域を形成する
ことができる。こうして、第2の不純物領域352〜3
54を形成する。第2の不純物領域725〜729おけ
るリン(P)濃度は1×1020〜1×1021/cm3の
範囲となるようにする。
ストによるマスク355を形成し、pチャネル型TFT
を形成する島状半導体層331にp型の不純物(アクセ
プタ)をドーピングする。典型的にはボロン(B)を用
いる。第3の不純物領域356、357の不純物濃度は
2×1020〜2×1021/cm3となるようにし、含有
するリン濃度の1.5〜3倍のボロンを添加して導電型
を反転させる。
に不純物領域が形成される。第2形状の導電層342〜
344はゲート電極となる。その後、図12(F)に示
すように、窒化珪素膜または酸化窒化珪素膜から成る保
護絶縁膜358をプラズマCVD法で形成する。そして
導電型の制御を目的としてそれぞれの島状半導体層に添
加された不純物元素を活性化する工程を行う。活性化は
ファーネスアニール炉を用いる熱アニール法で行うこと
が好ましい。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法(RTA法)を適用すること
もできる。熱アニール法では酸素濃度が1ppm以下、
好ましくは0.1ppm以下の窒素雰囲気中で400〜
700℃、代表的には400〜600℃で行うものであ
り、本実施例では500℃で4時間の熱処理を行う。
0〜450℃、好ましくは410℃の加熱処理を行う。
この温度で第1の層間絶縁膜中の水素を放出させ、その
後250〜350℃にて0.1〜1時間程度保持する加
熱処理を行い、結晶質半導体膜の水素化を行う。このよ
うな二段階の加熱処理により結晶質半導体膜の水素化を
行うことで、特に350℃以上の温度では水素化しにく
いゲルマニウムのダングリングボンド(未結合種)を水
素化し、補償することができる。
ルなどの有機絶縁物材料で形成し表面を平坦化する。勿
論、プラズマCVD法でTEOS(Tetraethyl Ortho S
ilicate)を用いて形成される酸化珪素膜を適用しても
良いが、平坦性を高める観点からは前記有機物材料を用
いることが望ましい。
ミニウム(Al)、チタン(Ti)、タンタル(Ta)
などを用いて、ソースまたはドレイン配線361〜36
6を形成する。
成領域363、ソース領域またはドレイン領域として機
能する第3の不純物領域356、357を有している。
nチャネル型TFT371はチャネル形成領域368、
第2形状の導電層343から成るゲート電極と重なる第
1不純物領域362とソース領域またはドレイン領域と
して機能する第1不純物領域353を有している。nチ
ャネル型TFT372はチャネル形成領域369、第2
形状の導電層344から成るゲート電極と重なる第1不
純物領域348a、ゲート電極の外側に形成される第1
不純物領域348b、ソース領域またはドレイン領域と
して機能する第1不純物領域353を有している。第1
不純物領域362、348aはゲート電極とオーバーラ
ップするLDD領域であり、ドレイン端に形成される高
電界領域を緩和してホットキャリア効果によるTFTに
劣化を防ぐ上で効果がある。第1不純物領域348bは
LDD領域であり、本実施例で示す工程では、オフ電流
値を低減するために最適な寸法を設定することができ
る。
ャネル型TFTとを相補的に組み合わせたCMOS型の
TFTを得ることができる。本実施例で示す工程は、各
TFTに要求される特性を考慮してLDDを設計し、同
一基板内において作り分けることができる。このような
CMOS型のTFTは、アクティブマトリクス型の液晶
表示装置やEL表示装置の駆動回路を形成することを可
能とする。それ以外にも、このようなnチャネル型TF
Tまたはpチャネル型TFTは、画素部を形成するトラ
ンジスタに応用することができる。さらに、従来の半導
体基板にて作製されるLSIに代わる薄膜集積回路を実
現するTFTとして用いることができる。尚、ここでは
TFTをシングルゲートの構造で示したが、勿論、複数
のゲート電極を設けたマルチゲート構造を採用すること
もできる。
基本論理回路を構成した、さらに複雑なロジック回路
(信号分割回路、D/Aコンバータ、オペアンプ、γ補
正回路など)をも構成することができ、さらにはメモリ
やマイクロプロセッサをも形成することが可能である。
が同一基板上に形成されたモノシリック型の液晶表示装
置の構成例を図13、14を用いて説明する。画素部に
おけるスイッチング用のTFTと駆動回路のnチャネル
型及びpチャネル型のTFTは、いずれも本発明のゲル
マニウムを含む結晶質珪素膜を用いて活性領域を形成し
ている。珪素を主成分とする結晶質半導体膜は実施例1
〜3で示す方法により作製されるいずれのものを適用す
ることができる。
バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス
などのガラス基板などを用いる。その他に石英基板を用
いても良い。ガラス基板を用いる場合にはブロッキング
層402が形成される。
素TFT442と駆動回路444のnチャネル型TFT
441及びpチャネル型TFT440の構造に限定はな
いが、本実施例では実施例6により作製されるTFTを
基本的な構造として採用している。勿論、実施例4また
は実施例5のTFTを採用することも可能である。
びソースまたはドレイン配線418〜421が形成され
ている。また、画素部445においては、画素電極42
4、ゲート配線423、接続電極422、ソース配線4
09が形成されている。
0には、半導体層403にチャネル形成領域426、ソ
ース領域またはドレイン領域として機能する第3不純物
領域427を有している。第3の不純物領域はゲート電
極410の外側(重ならない位置)に形成される。この
ような構造のpチャネル型TFTは、図12(D)の工
程の後に、レジストによるマスクを除去し、第1の導電
膜を選択的にエッチングすることにより形成し、その後
p型不純物をドーピングすることにより形成すえうこと
ができる。
404にチャネル形成領域428、第2形状の導電層4
11から成るゲート電極と重なる第1不純物領域429
とソース領域またはドレイン領域として機能する第2不
純物領域430を有している。このnチャネル型TFT
441は実施例6のnチャネル型TFT371と同様に
して作製することができる。
半導体層405にチャネル形成領域431、ゲート電極
の外側に形成される第1不純物領域432(LDD領
域)とソース領域またはドレイン領域として機能する第
2不純物領域433、434、435を有している。こ
のような構造のnチャネル型TFTは、図12(D)の
工程の後に、レジストによるマスクを除去し、第1の導
電膜を選択的にエッチングすることにより形成すること
ができる。しかし、nチャネル型TFT441の構造を
保存するためには、保護用のレジスト層を形成するフォ
トマスクが1枚追加となる。
機能する半導体層406は第6不純物領域437、第5
不純物領域438と不純物が添加されない領域436が
形成されている。
によりソース配線409は、画素TFT442のソース
またはドレイン領域433と電気的な接続が形成され
る。また、ゲート配線423は、ゲート電極として機能
する第3形状の導電層412と電気的な接続が形成され
る。また、画素電極424は、画素TFT442のソー
スまたはドレイン領域435及び保持容量443の一方
の電極である半導体層406の不純物領域438と接続
している。
14で示すA−A'線に対応したものである。ゲート電
極として機能する第3形状の導電層412は隣接する画
素の保持容量の一方の電極を兼ね、画素電極452と接
続する半導体層453と重なる部分で容量を形成してい
る。また、ソース配線407と画素電極424及び隣接
する画素電極451との配置関係は、画素電極424、
451の端部をソース配線407上に設け、重なり部を
形成することにより、迷光を遮り遮光性を高めている。
た各TFTから、アクティブマトリクス型の液晶表示装
置を作製する一例を示す。図15では透過型の液晶表示
装置を作製するために、画素部445の層間絶縁膜上に
透明導電膜で形成した画素電極601が形成されてい
る。画素電極は画素のnチャネル型TFT442に接続
する補助電極609、及び保持容量443の補助電極6
10と接続されている。これらの補助電極とゲート線6
08、接続電極607、駆動回路444の各TFTのソ
ースまたはドレイン配線603〜606、配線602
は、フォトレジストまたは感光性ポリイミドまたは感光
性アクリルなどからなる有機樹脂611〜619をマス
クとして、その下層に形成されている導電膜をエッチン
グして形成されている。
るための導電膜上に当該有機樹脂材料を全面に塗布し、
光露光プロセスにより図27に示すようにパターン形成
されている。その後、オフセット印刷により5〜20m
Pa・の粘度のポリイミド樹脂層を形成し、200℃に
て焼成して配向膜を形成している。オフセット印刷によ
り塗布したポリイミド樹脂は、焼成の段階で有機樹脂6
11〜619とその下層の配線または電極の段差部にう
まく回り込み、その端部を覆うことができる。その後、
液晶を配向させるためラビングを行う。
する対向電極622と配向膜623を形成し、画素部4
45及び駆動回路444が形成されている基板と対向基
板621とをシール材624で貼り合わせる。シール材
624にはフィラー(図示せず)が混入されていて、こ
のフィラーとスペーサ(図示せず)によって均一な間隔
を持って貼り合わされている。その後、両基板の間に液
晶625を注入する。液晶材料には公知の液晶材料を用
いれば良い。例えば、TN液晶の他に、電場に対して透
過率が連続的に変化する電気光学応答性を示す、無しき
い値反強誘電性混合液晶を用いることもできる。この無
しきい値反強誘電性混合液晶には、V字型の電気光学応
答特性を示すものもある。このようにして図27に示す
アクティブマトリクス型の液晶表示装置が完成する。
で得られるTFTを用いてEL(エレクトロルミネセン
ス)表示装置を作製する一例を図17を用いて説明す
る。
駆動回路を有した発光装置の例(但し封止前の状態)を
図27に示す。なお、駆動回路には基本単位となるCM
OS回路を示し、画素部には一つの画素を示す。このC
MOS回路は実施例6に従えば得ることができる。
り、その上にはnチャネル型TFT701、pチャネル
型TFT702、pチャネル型TFTからなるスイッチ
ングTFT703およびnチャネル型TFTからなる電
流制御TFT704が形成されている。これらのTFT
のチャネル形成領域は、本発明に基づき作製される結晶
質半導体膜で形成され、その具体的な作製方法は実施例
1〜3に示されている。
ル型TFT702は実施例6を参照すれば良いので省略
する。また、スイッチングTFT703はソース領域お
よびドレイン領域の間に二つのチャネル形成領域を有し
た構造(ダブルゲート構造)となっている。なお、本実
施例はダブルゲート構造に限定されることなく、チャネ
ル形成領域が一つ形成されるシングルゲート構造もしく
は三つ形成されるトリプルゲート構造であっても良い。
域705の上には第2層間絶縁膜707が設けられる前
に、第1層間絶縁膜706にコンタクトホールが設けら
れている。これは第2層間絶縁膜707にコンタクトホ
ールを形成する際に、エッチング工程を簡単にするため
である。第2層間絶縁膜707にはドレイン領域705
に到達するようにコンタクトホールが形成され、ドレイ
ン領域705に接続された画素電極708が設けられて
いる。画素電極708はEL素子の陰極として機能する
電極であり、周期表の1族もしくは2族に属する元素を
含む導電膜を用いて形成されている。本実施例では、リ
チウムとアルミニウムとの化合物からなる導電膜を用い
る。
うように設けられた絶縁膜であり、本明細書中ではバン
クと呼ぶ。バンク713は珪素を含む絶縁膜もしくは樹
脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の
比抵抗が1×106〜1×1012Ωm(好ましくは1×
108〜1×1010Ωm)となるようにカーボン粒子も
しくは金属粒子を添加すると、成膜時の絶縁破壊を抑え
ることができる。
708、EL層711および陽極712からなる。陽極
712は、仕事関数の大きい導電膜、代表的には酸化物
導電膜が用いられる。酸化物導電膜としては、酸化イン
ジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を
用いれば良い。なお、本明細書中では発光層に対して正
孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子
注入層もしくは電子阻止層を組み合わせた積層体をEL
層と定義する。
成した後、EL素子709を完全に覆うようにしてパッ
シベーション膜を設けることは有効である。パッシベー
ション膜としては、炭素膜、窒化珪素膜もしくは窒化酸
化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしく
は組み合わせた積層で用いる。
多様の電子機器の表示装置や各種集積回路、或いは、従
来の集積回路に代わる回路用途に応用することができ
る。このような半導体装置には、携帯情報端末(電子手
帳、モバイルコンピュータ、携帯電話等)、ビデオカメ
ラ、スチルカメラ、パーソナルコンピュータ、テレビ、
プロジェクター等が挙げられる。それらの一例を図19
〜図21に示す。
ネル2701、操作用パネル2702、接続部2703
から成り、表示用パネル2701には液晶表示装置また
はEL表示装置に代表される表示装置2704、音声出
力部2705、アンテナ2709などが設けられてい
る。操作パネル2702には操作キー2706、電源ス
イッチ2702、音声入力部27058などが設けられ
ている。本発明は表示装置2904及びそれに付随する
半導体集積回路を形成することができる。
9101、液晶表示装置またはEL表示装置に代表され
る表示装置9102、音声入力部9103、操作スイッ
チ9104、バッテリー9105、受像部9106から
成っている。本発明は表示装置9102及びそれに付随
する半導体集積回路に適用することができる。
は携帯型情報端末であり、本体9201、カメラ部92
02、受像部9203、操作スイッチ9204、液晶表
示装置またはEL表示装置に代表される表示装置920
5で構成されている。本発明は半導体装置は表示装置9
205及びそれに付随する半導体集積回路に適用するこ
とができる。
9401、スピーカ9402、液晶表示装置またはEL
表示装置に代表される表示装置9403、受信装置94
04、増幅装置9405等で構成される。本発明は表示
装置9403及びそれに付随する半導体集積回路に適用
することができる。
01、液晶表示装置またはEL表示装置に代表される表
示装置9502、9503、記憶媒体9504、操作ス
イッチ9505、アンテナ9506から構成されてお
り、ミニディスク(MD)やDVDに記憶されたデータ
や、アンテナで受信したデータを表示するものである。
本発明は表示装置9502、9503や、記憶媒体95
04及びそれに付随する半導体集積回路に適用すること
ができる。
あり、本体9601、画像入力部9602、液晶表示装
置またはEL表示装置に代表される表示装置9603、
キーボード9604で構成される。本発明は表示装置9
601や、内蔵する各種集積回路に適用することができ
る。
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体9701、液晶表示装置またはEL表示装置に
代表される表示装置9702、スピーカ部9703、記
録媒体9704、操作スイッチ9705で構成される。
なお、この装置は記録媒体としてDVD(Digtia
l Versatile Disc)、CD等を用い、音
楽鑑賞や映画鑑賞やゲームやインターネットを行うこと
ができる。本発明は表示装置9702や、内蔵する各種
集積回路に適用することができる。
体9801、液晶表示装置またはEL表示装置に代表さ
れる表示装置9802、接眼部9803、操作スイッチ
9804、受像部(図示しない)で構成される。本発明
は表示装置9802や、内蔵する各種集積回路に適用す
ることができる。
であり、投射装置3601、スクリーン3602で構成
される。本発明は投射装置3601やその他の信号制御
回路に適用することができる。
り、本体3701、投射装置3702、ミラー370
3、スクリーン3704で構成される。本発明は投射装
置3702やその他の信号制御回路に適用することがで
きる。
21(B)中における投射装置3601、3702の構
造の一例を示した図である。投射装置3601、370
2は、光源光学系3801、ミラー3802、3804
〜3806、ダイクロイックミラー3803、プリズム
3807、液晶表示装置3808、位相差板3809、
投射光学系3810で構成される。投射光学系3810
は、投射レンズを含む光学系で構成される。本実施例は
三板式の例を示したが、特に限定されず、例えば単板式
であってもよい。また、図21(C)中において矢印で
示した光路に実施者が適宜、光学レンズや、偏光機能を
有するフィルムや、位相差を調節するためのフィルム、
IRフィルム等の光学系を設けてもよい。
おける光源光学系3801の構造の一例を示した図であ
る。本実施例では、光源光学系3801は、リフレクタ
ー3811、光源3812、レンズアレイ3813、3
814、偏光変換素子3815、集光レンズ3816で
構成される。なお、図21(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
他にもナビゲーションシステムをはじめ冷蔵庫、洗濯
機、電子レンジ、固定電話機、ファクシミリなどに組み
込む表示装置としても適用することも可能である。この
ように本発明の適用範囲はきわめて広く、さまざまな製
品に適用することができる。
を用いて半導体装置の活性領域を形成することができ
る。特に、薄膜トランジスタのチャネル形成領域を形成
するのに適している。このような結晶質半導体膜を用い
たTFTは、アクティブマトリクス型の液晶表示装置や
EL表示装置を作製するためのTFTとして、また従来
の半導体基板にて作製されるLSIに代わる薄膜集積回
路を実現するTFTとして用いることができる。
り、初期堆積膜の成膜条件として間欠放電におけるデュ
ーティー比依存性を示すグラフ。
り、初期堆積膜の成膜条件として間欠放電における放電
持続時間依存性を示すグラフ。
り、初期堆積膜の成膜条件として間欠放電における繰り
返し周波数依存性を示すグラフ。
示す図。
の構成を示す図。
図)。
る図。
る図。
る図。
型のTFTの構造を説明する断面図。
作製する工程を説明する図。
構造のTFTを作製する工程を説明する図。
の構造を説明する断面図。
装置の構造を説明する断面図。
装置の構造を説明する断面図。
ードに印加される高周波電力の波形をオシロスコープで
観測したときの写真。
説明するモデルを説明する図。
Claims (28)
- 【請求項1】珪素を主成分とし、結晶構造を有する半導
体膜であって、反射電子回折パターン法で検出される格
子面の内、{101}面が占める割合が10%以上であ
り、{111}面が占める割合が10%未満であること
を特徴とする半導体膜。 - 【請求項2】珪素を主成分とし、結晶構造を有する半導
体膜であって、反射電子回折パターン法で検出される格
子面の内、{101}面が占める割合が10%以上であ
り、{111}面が占める割合が10%未満であり、前
記半導体膜における珪素以外の周期律表第14族元素の
濃度は1×1018/cm3以下であることを特徴とする
半導体膜。 - 【請求項3】珪素を主成分とし、結晶構造を有する半導
体膜であって、反射電子回折パターン法で検出される格
子面の内、{101}面が占める割合が10%以上であ
り、{111}面が占める割合が10%未満であり、前
記半導体膜中の窒素及び炭素の濃度が5×1018/cm
3未満であり、酸素の濃度が1×1019/cm3未満であ
ることを特徴とする半導体膜。 - 【請求項4】珪素を主成分とし、結晶構造を有する半導
体膜であって、反射電子回折パターン法で検出される格
子面の内、{101}面が占める割合が10%以上であ
り、前記半導体膜は、繰り返し周波数10kHz以下、
デューティー比50%以下の間欠放電により形成された
非晶質半導体膜を結晶化したものであることを特徴とす
る半導体膜。 - 【請求項5】珪素を主成分とし、結晶構造を有する半導
体膜であって、反射電子回折パターン法で検出される格
子面の内、{101}面が占める割合が10%以上であ
り、前記半導体膜における珪素以外の周期律表第14族
元素の濃度は1×1018/cm3以下であり、前記半導
体膜は、繰り返し周波数10kHz以下、デューティー
比50%以下の間欠放電により形成された非晶質半導体
膜を結晶化したものであることを特徴とする半導体膜。 - 【請求項6】珪素を主成分とし、結晶構造を有する半導
体膜であって、反射電子回折パターン法で検出される格
子面の内、{101}面が占める割合が10%以上であ
り、前記半導体膜中の窒素及び炭素の濃度が5×1018
/cm3未満であり、酸素の濃度が1×1019/cm3未
満であり、前記半導体膜は、繰り返し周波数10kHz
以下、デューティー比50%以下の間欠放電により形成
された非晶質半導体膜を結晶化したものであることを特
徴とする半導体膜。 - 【請求項7】請求項1乃至請求項6のいずれか一項にお
いて、前記半導体膜の厚さは10nm乃至100nmで
あることを特徴とする半導体膜。 - 【請求項8】珪素を主成分とし、結晶構造を有する半導
体膜であって、反射電子回折パターン法で検出される格
子面の内、{101}面が占める割合が10%以上であ
り、{111}面が占める割合が10%未満である半導
体膜でチャネル形成領域が形成されている半導体装置。 - 【請求項9】珪素を主成分とし、結晶構造を有する半導
体膜であって、反射電子回折パターン法で検出される格
子面の内、{101}面が占める割合が10%以上であ
り、{111}面が占める割合が10%未満であり、前
記半導体膜における珪素以外の周期律表第14族元素の
濃度は1×1018/cm3以下である半導体膜でチャネ
ル形成領域が形成されていることを特徴とする半導体装
置。 - 【請求項10】珪素を主成分とし、結晶構造を有する半
導体膜であって、反射電子回折パターン法で検出される
格子面の内、{101}面が占める割合が10%以上で
あり、{111}面が占める割合が10%未満であり、
前記半導体膜中の窒素及び炭素の濃度が5×1018/c
m3未満であり、酸素の濃度が1×1019/cm3未満で
ある半導体膜でチャネル形成領域が形成されていること
を特徴とする半導体装置。 - 【請求項11】珪素を主成分とし、結晶構造を有する半
導体膜であって、反射電子回折パターン法で検出される
格子面の内、{101}面が占める割合が10%以上で
あり、前記半導体膜は、繰り返し周波数10kHz以
下、デューティー比50%以下の間欠放電により形成さ
れた非晶質半導体膜を結晶化させた半導体膜でチャネル
形成領域が形成されていることを特徴とする半導体装
置。 - 【請求項12】珪素を主成分とし、結晶構造を有する半
導体膜であって、反射電子回折パターン法で検出される
格子面の内、{101}面が占める割合が10%以上で
あり、前記半導体膜における珪素以外の周期律表第14
族元素の濃度は1×1018/cm3以下であり、前記半
導体膜は、繰り返し周波数10kHz以下、デューティ
ー比50%以下の間欠放電により形成された非晶質半導
体膜を結晶化させた半導体膜でチャネル形成領域を形成
したことを特徴とする半導体装置。 - 【請求項13】珪素を主成分とし、結晶構造を有する半
導体膜であって、反射電子回折パターン法で検出される
格子面の内、{101}面が占める割合が10%以上で
あり、前記半導体膜中の窒素及び炭素の濃度が5×10
18/cm3未満であり、酸素の濃度が1×1019/cm3
未満であり、前記半導体膜は、繰り返し周波数10kH
z以下、デューティー比50%以下の間欠放電により形
成された非晶質半導体膜を結晶化させた半導体膜でチャ
ネル形成領域を形成したことを特徴とする半導体装置。 - 【請求項14】請求項8乃至請求項13のいずれか一項
において、前記半導体膜の厚さは10nm乃至100n
mであることを特徴とする半導体装置。 - 【請求項15】珪素を主成分とする非晶質半導体膜を間
欠放電によるプラズマCVD法で形成する第1の工程
と、前記非晶質半導体膜に当該非晶質半導体膜の結晶化
を助長する元素を添加して加熱処理を行い結晶構造を有
する半導体膜を形成する第2の工程とを有し、前記結晶
構造を有する半導体膜は、反射電子回折パターン法で検
出される格子面の内、{101}面が占める割合が10
%以上であり、{111}面が占める割合が10%未満
であることを特徴とする半導体膜の作製方法。 - 【請求項16】珪素を主成分とし、珪素以外の周期律表
第14族元素の濃度は1×1018/cm3以下である非
晶質半導体膜を間欠放電によるプラズマCVD法で形成
する第1の工程と、前記非晶質半導体膜に当該非晶質半
導体膜の結晶化を助長する元素を添加して加熱処理を行
い結晶構造を有する半導体膜を形成する第2の工程とを
有し、前記結晶構造を有する半導体膜は、反射電子回折
パターン法で検出される格子面の内、{101}面が占
める割合が10%以上であり、{111}面が占める割
合が10%未満であることを特徴とする半導体膜の作製
方法。 - 【請求項17】珪素を主成分とし、窒素及び炭素の濃度
が5×1018/cm3未満であり、酸素の濃度が1×1
019/cm3未満である非晶質半導体膜を間欠放電によ
るプラズマCVD法で形成する第1の工程と、前記非晶
質半導体膜に当該非晶質半導体膜の結晶化を助長する元
素を添加して加熱処理を行い結晶構造を有する半導体膜
を形成する第2の工程とを有し、前記結晶構造を有する
半導体膜は、反射電子回折パターン法で検出される格子
面の内、{101}面が占める割合が10%以上であ
り、{111}面が占める割合が10%未満であること
を特徴とする半導体膜の作製方法。 - 【請求項18】繰り返し周波数10kHz以下でデュー
ティー比50%以下の間欠放電により、珪素を主成分と
する非晶質半導体膜をプラズマCVD法で形成する第1
の工程と、前記非晶質半導体膜に当該非晶質半導体膜の
結晶化を助長する元素を添加して加熱処理を行い結晶構
造を有する半導体膜を形成する第2の工程とを有し、前
記結晶構造を有する半導体膜は、反射電子回折パターン
法で検出される格子面の内、{101}面が占める割合
が10%以上であることを特徴とする半導体膜の作製方
法。 - 【請求項19】繰り返し周波数10kHz以下でデュー
ティー比50%以下の間欠放電により、珪素を主成分と
し、珪素以外の周期律表第14族元素の濃度は1×10
18/cm3以下である非晶質半導体膜をプラズマCVD
法で形成する第1の工程と、前記非晶質半導体膜に当該
非晶質半導体膜の結晶化を助長する元素を添加して加熱
処理を行い結晶構造を有する半導体膜を形成する第2の
工程とを有し、前記結晶構造を有する半導体膜は、反射
電子回折パターン法で検出される格子面の内、{10
1}面が占める割合が10%以上であることを特徴とす
る半導体膜の作製方法。 - 【請求項20】繰り返し周波数10kHz以下でデュー
ティー比50%以下の間欠放電により、窒素及び炭素の
濃度が5×1018/cm3未満であり、酸素の濃度が1
×101 9/cm3未満である非晶質半導体膜をプラズマ
CVD法で形成する第1の工程と、前記非晶質半導体膜
に当該非晶質半導体膜の結晶化を助長する元素を添加し
て加熱処理を行い結晶構造を有する半導体膜を形成する
第2の工程とを有し、前記結晶構造を有する半導体膜
は、反射電子回折パターン法で検出される格子面の内、
{101}面が占める割合が10%以上であることを特
徴とする半導体膜の作製方法。 - 【請求項21】請求項15乃至請求項20のいずれか一
項において、前記非晶質半導体膜の厚さは10nm乃至
100nmで形成することを特徴とする半導体膜の作製
方法。 - 【請求項22】珪素を主成分とする非晶質半導体膜を間
欠放電によるプラズマCVD法で形成する第1の工程
と、前記非晶質半導体膜に当該非晶質半導体膜の結晶化
を助長する元素を添加して加熱処理を行い結晶構造を有
する半導体膜を形成する第2の工程とを有し、前記結晶
構造を有する半導体膜は、反射電子回折パターン法で検
出される格子面の内、{101}面が占める割合が10
%以上であり、{111}面が占める割合が10%未満
であって、前記結晶構造を有する半導体膜でチャネル形
成領域を形成することを特徴とする半導体装置の作製方
法。 - 【請求項23】珪素を主成分とし、珪素以外の周期律表
第14族元素の濃度は1×1018/cm3以下である非
晶質半導体膜を間欠放電によるプラズマCVD法で形成
する第1の工程と、前記非晶質半導体膜に当該非晶質半
導体膜の結晶化を助長する元素を添加して加熱処理を行
い結晶構造を有する半導体膜を形成する第2の工程とを
有し、前記結晶構造を有する半導体膜は、反射電子回折
パターン法で検出される格子面の内、{101}面が占
める割合が10%以上であり、{111}面が占める割
合が10%未満であって、前記結晶構造を有する半導体
膜でチャネル形成領域を形成することを特徴とする半導
体装置の作製方法。 - 【請求項24】珪素を主成分とし、窒素及び炭素の濃度
が5×1018/cm3未満であり、酸素の濃度が1×1
019/cm3未満である非晶質半導体膜を間欠放電によ
るプラズマCVD法で形成する第1の工程と、前記非晶
質半導体膜に当該非晶質半導体膜の結晶化を助長する元
素を添加して加熱処理を行い結晶構造を有する半導体膜
を形成する第2の工程とを有し、前記結晶構造を有する
半導体膜は、反射電子回折パターン法で検出される格子
面の内、{101}面が占める割合が10%以上であ
り、{111}面が占める割合が10%未満であって、
前記結晶構造を有する半導体膜でチャネル形成領域を形
成することを特徴とする半導装置の作製方法。 - 【請求項25】繰り返し周波数10kHz以下でデュー
ティー比50%以下の間欠放電により、珪素を主成分と
する非晶質半導体膜をプラズマCVD法で形成する第1
の工程と、前記非晶質半導体膜に当該非晶質半導体膜の
結晶化を助長する元素を添加して加熱処理を行い結晶構
造を有する半導体膜を形成する第2の工程とを有し、前
記結晶構造を有する半導体膜は、反射電子回折パターン
法で検出される格子面の内、{101}面が占める割合
が10%以上であって、前記結晶構造を有する半導体膜
でチャネル形成領域を形成することを特徴とする半導装
置の作製方法。 - 【請求項26】繰り返し周波数10kHz以下でデュー
ティー比50%以下の間欠放電により、珪素を主成分と
し、珪素以外の周期律表第14族元素の濃度は1×10
18/cm3以下である非晶質半導体膜をプラズマCVD
法で形成する第1の工程と、前記非晶質半導体膜に当該
非晶質半導体膜の結晶化を助長する元素を添加して加熱
処理を行い結晶構造を有する半導体膜を形成する第2の
工程とを有し、前記結晶構造を有する半導体膜は、反射
電子回折パターン法で検出される格子面の内、{10
1}面が占める割合が10%以上であって、前記結晶構
造を有する半導体膜でチャネル形成領域を形成すること
を特徴とする半導装置の作製方法。 - 【請求項27】繰り返し周波数10kHz以下でデュー
ティー比50%以下の間欠放電により、窒素及び炭素の
濃度が5×1018/cm3未満であり、酸素の濃度が1
×101 9/cm3未満である非晶質半導体膜をプラズマ
CVD法で形成する第1の工程と、前記非晶質半導体膜
に当該非晶質半導体膜の結晶化を助長する元素を添加し
て加熱処理を行い結晶構造を有する半導体膜を形成する
第2の工程とを有し、前記結晶構造を有する半導体膜
は、反射電子回折パターン法で検出される格子面の内、
{101}面が占める割合が10%以上であって、前記
結晶構造を有する半導体膜でチャネル形成領域を形成す
ることを特徴とする半導装置の作製方法。 - 【請求項28】請求項21乃至請求項27のいずれか一
項において、前記非晶質半導体膜の厚さは10nm乃至
100nmで形成することを特徴とする半導体膜の作製
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000233955A JP4674937B2 (ja) | 2000-08-02 | 2000-08-02 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000233955A JP4674937B2 (ja) | 2000-08-02 | 2000-08-02 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002050575A true JP2002050575A (ja) | 2002-02-15 |
JP2002050575A5 JP2002050575A5 (ja) | 2007-09-13 |
JP4674937B2 JP4674937B2 (ja) | 2011-04-20 |
Family
ID=18726400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000233955A Expired - Fee Related JP4674937B2 (ja) | 2000-08-02 | 2000-08-02 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4674937B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1338515A1 (en) | 2002-02-26 | 2003-08-27 | Nichiro Kogyo Co., Ltd. | Sealing mechanism for a strapping band |
JP2006156921A (ja) * | 2004-11-30 | 2006-06-15 | Rikogaku Shinkokai | 半導体装置およびその製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0794421A (ja) * | 1993-09-21 | 1995-04-07 | Anelva Corp | アモルファスシリコン薄膜の製造方法 |
JPH11186563A (ja) * | 1997-10-17 | 1999-07-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH11298004A (ja) * | 1998-04-08 | 1999-10-29 | Toshiba Corp | 薄膜トランジスタ及び液晶表示装置の製造方法 |
JP2000114173A (ja) * | 1998-08-07 | 2000-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2000174286A (ja) * | 1998-12-08 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法およびレーザアニール装置 |
JP2001250968A (ja) * | 2000-03-03 | 2001-09-14 | Hitachi Cable Ltd | 結晶シリコン薄膜半導体装置、結晶シリコン薄膜光起電力素子、および結晶シリコン薄膜半導体装置の製造方法 |
JP2001326177A (ja) * | 2000-05-17 | 2001-11-22 | Hitachi Cable Ltd | 結晶シリコン半導体装置およびその製造方法 |
JP2002005857A (ja) * | 2000-06-19 | 2002-01-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の検査方法 |
JP2002025905A (ja) * | 2000-07-04 | 2002-01-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
2000
- 2000-08-02 JP JP2000233955A patent/JP4674937B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0794421A (ja) * | 1993-09-21 | 1995-04-07 | Anelva Corp | アモルファスシリコン薄膜の製造方法 |
JPH11186563A (ja) * | 1997-10-17 | 1999-07-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH11298004A (ja) * | 1998-04-08 | 1999-10-29 | Toshiba Corp | 薄膜トランジスタ及び液晶表示装置の製造方法 |
JP2000114173A (ja) * | 1998-08-07 | 2000-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2000174286A (ja) * | 1998-12-08 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法およびレーザアニール装置 |
JP2001250968A (ja) * | 2000-03-03 | 2001-09-14 | Hitachi Cable Ltd | 結晶シリコン薄膜半導体装置、結晶シリコン薄膜光起電力素子、および結晶シリコン薄膜半導体装置の製造方法 |
JP2001326177A (ja) * | 2000-05-17 | 2001-11-22 | Hitachi Cable Ltd | 結晶シリコン半導体装置およびその製造方法 |
JP2002005857A (ja) * | 2000-06-19 | 2002-01-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の検査方法 |
JP2002025905A (ja) * | 2000-07-04 | 2002-01-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1338515A1 (en) | 2002-02-26 | 2003-08-27 | Nichiro Kogyo Co., Ltd. | Sealing mechanism for a strapping band |
JP2006156921A (ja) * | 2004-11-30 | 2006-06-15 | Rikogaku Shinkokai | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4674937B2 (ja) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7368335B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4827325B2 (ja) | 半導体装置の作製方法 | |
JP5393726B2 (ja) | 半導体装置の作製方法 | |
US6690068B2 (en) | Thin film transistors and semiconductor device | |
JP5072157B2 (ja) | 半導体装置の作製方法 | |
JP2003124114A (ja) | 半導体膜、半導体装置およびそれらの作製方法 | |
JP4869504B2 (ja) | 半導体装置の作製方法 | |
JP2003086510A (ja) | 半導体装置およびその作製方法 | |
US6756608B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4646460B2 (ja) | 半導体装置の作製方法 | |
JP4993822B2 (ja) | 半導体装置の作製方法 | |
JP4216003B2 (ja) | 半導体装置の作製方法 | |
JP2001319877A (ja) | 半導体装置の作製方法 | |
JP2002050575A (ja) | 半導体膜及び半導体装置並びに半導体膜及び半導体装置の作製方法 | |
JP4865122B2 (ja) | 半導体装置の作製方法 | |
JP4212844B2 (ja) | 半導体装置の作製方法 | |
JP4827324B2 (ja) | 半導体装置の作製方法 | |
JP4837871B2 (ja) | 半導体装置の作製方法 | |
JP4439792B2 (ja) | 半導体装置の作製方法 | |
JP2002359196A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070725 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101103 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |