JPH11298004A - 薄膜トランジスタ及び液晶表示装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 アモルファスＳｉ膜形成後、エキシマレーザ
・アニール前に、必要であった、脱水素処理を不要にす
る。 【解決手段】 所定の周期で間欠的にプラズマ放電を行
う間欠放電プラズマＣＶＤ法により、ガラス基板１０上
にアモルファスＳｉ膜１５Ａを形成する。このように間
欠放電プラズマＣＶＤ法によりアモルファスＳｉ膜１５
Ａを形成することにより、このアモルファスＳｉ膜１５
Ａの膜中水素濃度を低く抑えることができる。次に、こ
のアモルファスＳｉ膜１５Ａにエキシマレーザ・アニー
ルをすることにより、このアモルファスＳｉ膜１５Ａを
ポリシリコン膜１５Ｂとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はポリシリコンを用い
た薄膜トランジスタ、及び、それをスイッチング素子と
するアクティブマトリクス型の液晶表示装置の製造方法
に関する。

【０００２】

【従来の技術】液晶表示装置に用いられるトップゲート
型のポリシリコン薄膜トランジスタは、一般に図６に示
すように構成されている。この図６は、トップゲート型
のポリシリコン薄膜トランジスタの断面を示す図であ
る。この図６からわかるように、ポリシリコン薄膜トラ
ンジスタは、ガラス基板（絶縁性基板）１００上に形成
された、アンダーコートＳｉＮ膜１０２と、アンダーコ
ートＳｉＯ₂ 膜１０４とを、備えて構成されている。ア
ンダーコートＳｉＯ₂ 膜１０４上には、ポリシリコン膜
１０５が形成されており、このポリシリコン１０５中
に、チャネル領域１０６と、ソース・ドレイン領域１０
８と、ＬＤＤ領域１１０とが、形成されている。これら
の上側には、ゲート絶縁膜１１２と、ゲート線１１４
と、層間絶縁膜１１６と、ソース・ドレイン電極１１８
とが、形成されている。

【０００３】このようなポリシリコン薄膜トランジスタ
は、数１０〜数１００ｃｍ² ／Ｖｓと高移動度なため、
アクティブマトリクス型の液晶表示装置の画素部におけ
るスイッチング素子や、駆動回路部素子として、用いる
ことができる。画素部におけるスイッチング素子には一
般にｎ型のポリシリコン薄膜トランジスタが用いられる
が、通常の構造ではリーク電流が大きくなるため、ＬＤ
Ｄ（Lightly Doped Drain ）構造とし、ドレイン端の電
界を緩和してリーク電流を低減させる方式をとるのが普
通である。

【０００４】このポリシリコンを用いた薄膜トランジス
タの製造方法におけるポリシリコン膜１０５の形成方法
としては、レーザアニール法、あるいは、熱を用いる固
相成長法が知られている。ソース・ドレイン領域１０８
の形成方法としては、イオン打ち込み法を行った後にレ
ーザ活性化法あるいは熱活性化法を行う方法や、又は、
イオン打ち込み時に同時注入する水素の効果を利用した
自己活性化法を行う方法などが知られている。ポリシリ
コン膜１０５の形成およびソース・ドレイン領域１０８
の活性化にレーザを用いる方法は、低温プロセスであ
り、安価なガラス基板を用いることが可能である。この
ため、ポリシリコン薄膜トランジスタを用いて液晶ディ
スプレイを量産する際においては、非常に有力な方法で
ある。また、ソース・ドレイン領域１０８の形成にイオ
ンの質量分離を行わないイオン・ドーピングおよびその
利点を活かした自己活性化を用いる方法は、大型基板を
用いたプロセスに適するため、量産に向けて非常に有力
な方法である。

【０００５】次に図７及び図８に基づいて、レーザアニ
ール法および自己活性化法を用いたトップゲート型ポリ
シリコン薄膜トランジスタの製造方法を説明する。

【０００６】図７（ａ）からわかるように、ガラス基板
１００上に連続放電プラズマＣＶＤ法により、アンダー
コートＳｉＮ膜１０２と、アンダーコートＳｉＯ₂ 膜１
０４と、アモルファスＳｉ膜１０５Ａとを、形成する。

【０００７】次に図７（ｂ）からわかるように、アモル
ファスＳｉ膜１０５Ａ中の過剰に含まれた水素を追い出
すために、５００℃で１時間、オーブン・アニールを行
う。

【０００８】次に図７（ｃ）からわかるように、レーザ
アニールを行うことによりアモルファスＳｉ膜１０５Ａ
を結晶化して、ポリシリコン膜１０５Ｂを形成する。続
いて、このポリシリコン膜１０５Ｂをパターニングする
ことにより、ポリシリコン膜１０５を形成する。

【０００９】次に図７（ｄ）からわかるように、ゲート
絶縁膜１１２を形成し、ゲート線１１４を形成する。続
いて、Ｐ⁺ イオンを低いドーズ量でイオン・ドーピング
することにより、ポリシリコン膜１０５の両端側にＬＤ
Ｄ領域１１０を形成する。

【００１０】次に図８（ａ）からわかるように、レジス
トマスク１２２によりマスクして、Ｐ⁺ イオンを高いド
ーズ量でイオン・ドーピングすることにより、ポリシリ
コン膜１０５におけるＬＤＤ領域１１０の両端側に、ｎ
⁺ 型のソース・ドレイン領域１０８を形成する。したが
って、ポリシリコン膜１０５におけるＬＤＤ領域１１０
の間が、チャネル領域１０６となる。

【００１１】次に図８（ｂ）からわかるように、レジス
トマスク１２２を除去した後、層間絶縁膜１１６を形成
する。続いて、これを５００℃で１時間、活性化アニー
ルを行う。

【００１２】次に図８（ｃ）からわかるように、層間絶
縁膜１１６とゲート絶縁膜１１２とにコンタクトホール
を形成し、このコンタクトホールに、ソース・ドレイン
電極１１８を形成する。以上の工程により、ポリシリコ
ン薄膜トランジスタが完成する。

【００１３】

【発明が解決しようとする課題】上述したところからわ
かるように、通常の連続放電プラズマＣＶＤ法では、ア
モルファスＳｉ膜１０５Ａ中の水素含有量が２％以上と
なってしまっている。このため、そのままアモルファス
Ｓｉ膜１０５Ａにエキシマレーザ・アニール（ＥＬＡ）
をすると、水素の爆発的な脱離によりアブレーションが
発生する。したがって、図７（ｂ）に示すごとく、エキ
シマレーザ・アニールを行う前に、オーブン・アニール
等の何等かの脱水素処理が必要となり、スループットの
低下を生じ、量産上問題があった。また、通常のプラズ
マＣＶＤ法では、パーティクルが発生しやすく、対策と
してセルフ・クリーニングの頻度が多くなるため、装置
稼働率の観点から量産上問題があった。

【００１４】そこで本発明は上記課題に鑑みてなされた
ものであり、特別な脱水素処理の不要な、スループット
の向上した高品質なポリシリコン薄膜トランジスタの製
造方法を提供することを目的とし、さらに、このような
薄膜トランジスタを用いた液晶表示装置の製造方法を提
供することを目的とする。

【００１５】

【課題を解決するための手段】上記課題を解決するため
本発明に係る薄膜トランジスタの製造方法は、絶縁性基
板上のポリシリコン膜に形成されたチャネル領域とソー
ス・ドレイン領域とを有する薄膜トランジスタの製造方
法において、所定の周期で間欠的にプラズマ放電を行う
間欠放電プラズマＣＶＤ法により、前記絶縁性基板上に
アモルファスシリコン膜を形成する工程と、前記アモル
ファスシリコン膜にエキシマレーザ・アニールをするこ
とにより、前記アモルファスシリコン膜を前記ポリシリ
コン膜とする工程と、を備えることを特徴とする。

【００１６】また、液晶表示装置の製造方法は、絶縁性
基板上のポリシリコン膜に形成されたチャネル領域とソ
ース・ドレイン領域とを有する薄膜トランジスタをスイ
ッチング素子とするアクティブマトリクス型の液晶表示
装置の製造方法において、所定の周期で間欠的にプラズ
マ放電を行う間欠放電プラズマＣＶＤ法により、前記絶
縁性基板上にアモルファスシリコン膜を形成する工程
と、前記アモルファスシリコン膜にエキシマレーザ・ア
ニールをすることにより、前記アモルファスシリコン膜
を前記ポリシリコン膜とする工程と、を備えることを特
徴とする。

【００１７】

【発明の実施の形態】本実施形態は、所定の周期で間欠
的にプラズマ放電を行う間欠放電プラズマＣＶＤ法によ
り、ガラス基板上にアモルファスシリコン膜を形成する
ことにより、このアモルファスシリコン膜中の水素含有
量を抑制して、このアモルファスシリコン膜にエキシマ
レーザ・アニールをする前に、別途、脱水素処理をする
ことを不要にしたものである。以下、図面に基づいてよ
り詳しく説明する。

【００１８】図１及び図２は、本実施形態に係るポリシ
リコンを用いた薄膜トランジスタの製造方法を表す工程
断面図である。

【００１９】図１（ａ）からわかるように、ガラス基板
１０上に、連続放電プラズマＣＶＤ法により、アンダー
コートＳｉＮ１２と、アンダーコートＳｉＯ₂ 膜１４と
を形成する。続いて、このアンダーコートＳｉＯ₂ 膜１
４上に、所定の周期で間欠的にプラズマ放電をする間欠
放電プラズマＣＶＤ法により、アモルファスＳｉ膜１５
Ａを５０ｎｍの厚さで形成する。このアモルファスＳｉ
膜１５Ａを成膜する際のパラメータは、ＳｉＨ₄ 流量２
５０ｓｃｃｍ、Ｈ₂ 流量１０００ｓｃｃｍ、圧力１５０
Ｐａ、ｒｆ電力１ｋＷ、基板温度４２０℃、変調周波数
１ｋＨｚ、デューティ比０．２である。ここで、デュー
ティ比とは、放電時間と非放電時間の比であり、放電時
間／（放電時間＋非放電時間）で現わさられる。

【００２０】次に図１（ｂ）からわかるように、エキシ
マレーザアニールによりアモルファスＳｉ膜１５Ａを結
晶化して、ポリシリコン膜１５Ｂを形成する。続いて、
このポリシリコン膜１５Ｂを所望の形状にパターンニン
グすることにより、ポリシリコン膜１５を形成する。

【００２１】次に図１（ｃ）からわかるように、ゲート
絶縁膜１６を形成し、ゲート線１８を形成する。続い
て、Ｐ⁺ イオンを低いドーズ量でイオン・ドーピングす
ることにより、ポリシリコン膜１５の両端側にＬＤＤ領
域２０を形成する。

【００２２】次に図２（ａ）からわかるように、レジス
トマスク２２によりマスクして、Ｐ⁺ イオンを高いドー
ズ量でイオン・ドーピングすることにより、ポリシリコ
ン膜１５におけるＬＤＤ領域２０の両端側に、ｎ⁺ 型の
ソース・ドレイン領域２４を形成する。したがって、ポ
リシリコン膜１５におけるＬＤＤ領域２０の間が、チャ
ネル領域２６となる。

【００２３】次に図２（ｂ）からわかるように、レジス
トマスク２２を除去した後、層間絶縁膜２８を形成す
る。続いて、これを５００℃で１時間、活性化アニール
を行う。

【００２４】次に図２（ｃ）からわかるように、層間絶
縁膜２８とゲート絶縁膜１６とにコンタクトホールを形
成し、このコンタクトホールに、ソース・ドレイン電極
３０を形成する。以上の工程により、移動度１００ｃｍ
² ／Ｖｓ以上の特性の安定したポリシリコン薄膜トラン
ジスタを得ることができる。

【００２５】図３は、アモルファスＳｉ膜１５Ａの膜中
水素濃度と、デューティ比との関係を示すグラフであ
る。この図３では、デューティ比１は連続放電を示す。
成膜条件は、ＳｉＨ₄ 流量２５０ｓｃｃｍ、Ｈ₂ 流量１
０００ｓｃｃｍ、圧力１５０Ｐａ、基板温度４２０℃、
変調周波数１ｋＨｚで行った。またｒｆ電力は（ｒｆ電
力）×（デューティ比）＝２００Ｗとなるように調整し
た。例えば、デューティ比が１の場合（連続プラズマ放
電の場合）は２００Ｗであり、デューティ比が０．４の
場合は５００Ｗである。このため成膜速度はいずれも５
０ｎｍ／ｍｉｎ以上となっている。この図３からわかる
ように、間欠プラズマ放電の効果により、アモルファス
Ｓｉ膜１５Ａの膜中水素濃度が２％以下に低下すること
がわかる。すなわち、デューティ比が０．４以下になっ
た場合には、アモルファスＳｉ膜１５Ａ中の水素濃度は
２％以下になっていることがわかる。

【００２６】図４は、図３に示す条件で形成されたアモ
ルファスＳｉ膜１５Ａに対して、最適パワーでエキシマ
レーザ・アニールして得られたポリシリコン膜１５Ｂの
平均結晶粒径のデューティ比依存性を示すグラフであ
る。連続プラズマ放電で形成されたアモルファスＳｉ膜
１５Ａではアブレーションを発生するのに対し、デュー
ティ比０．４以下の間欠プラズマ放電で形成されたアモ
ルファスＳｉ膜１５Ａでは０．３〜０．５μｍの結晶粒
径が得られている。この結晶粒径は移動度１００ｃｍ²
／Ｖｓ以上が安定して得られるレベルのものである。

【００２７】図５は、基板１枚あたりの１μｍ以上のパ
ーティクル発生個数のデューティ比依存性を示すグラフ
である。この図５からわかるように、連続プラズマ放電
で形成されたアモルファスＳｉ膜１５Ａを用いた場合で
は、基板１枚あたり１００個以上のパーティクルが発生
する。これに対し、間欠プラズマ放電で形成されたアモ
ルファスＳｉ膜１５Ａを用いた場合では、基板１枚あた
り１０個以下のパーティクルしか発生しない。

【００２８】以上のように、本実施形態によれば、間欠
放電プラズマＣＶＤ法によりアモルファスＳｉ膜１５Ａ
を形成することとしたので、この形成された状態におけ
るアモルファスＳｉ膜１５Ａ中における水素含有量を２
％以下に抑えることができる。このため、従来のよう
に、アモルファスＳｉ膜を形成した後に、別途脱水素処
理をする必要がなくなる。このため、全体のスループッ
トが向上するとともに、高品質なポリシリコン薄膜トラ
ンジスタおよび液晶表示装置を得ることができる。

【００２９】

【発明の効果】本発明によれば、ポリシリコン膜形成時
のエキシマレーザ・アニール（ＥＬＡ）の初期膜とし
て、間欠放電プラズマＣＶＤ法により形成されたアモル
ファスシリコン膜を用いることとしたので、特別な脱水
素処理を不要とすることができ、スループットの向上し
た高品質なポリシリコン薄膜トランジスタおよび液晶表
示装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る薄膜トランジスタの
製造工程の一部を示す断面図。

【図２】本発明の一実施形態に係る薄膜トランジスタの
製造工程の一部を示す断面図。

【図３】デューティ比と、アモルファスシリコン膜にお
ける膜中水素濃度との、関係をグラフにして示す図。

【図４】デューティ比と、エキシマレーザ・アニールに
より得られたポリシリコン膜の平均結晶粒径との、関係
をグラフにして示す図。

【図５】デューティ比と、基板１枚あたりの１μｍ以上
のパーティクル発生個数との、関係をグラフにして示す
図。

【図６】従来における薄膜トランジスタの構造を示す断
面図。

【図７】従来における薄膜トランジスタの製造工程の一
部を示す断面図。

【図８】従来における薄膜トランジスタの製造工程の一
部を示す断面図。

【符号の説明】

１０ ガラス基板 １２ アンダーコートＳｉＮ膜 １４ アンダーコートＳｉＯ₂ 膜 １５Ａ アモルファスＳｉ膜 １５Ｂ ポリシリコン膜 １５ ポリシリコン膜 １６ ゲート絶縁膜 １８ ゲート線

Claims (4)

【特許請求の範囲】
1. 【請求項１】絶縁性基板上のポリシリコン膜に形成され
   たチャネル領域とソース・ドレイン領域とを有する薄膜
   トランジスタの製造方法において、 所定の周期で間欠的にプラズマ放電を行う間欠放電プラ
   ズマＣＶＤ法により、前記絶縁性基板上にアモルファス
   シリコン膜を形成する工程と、 前記アモルファスシリコン膜にエキシマレーザ・アニー
   ルをすることにより、前記アモルファスシリコン膜を前
   記ポリシリコン膜とする工程と、 を備えることを特徴とする薄膜トランジスタの製造方
   法。
2. 【請求項２】前記間欠放電プラズマＣＶＤ法では、放電
   時間／（放電時間＋非放電時間）で現わさられるデュー
   ティ比が、０．４以下であることを特徴とする請求項１
   に記載の薄膜トランジスタの製造方法。
3. 【請求項３】絶縁性基板上のポリシリコン膜に形成され
   たチャネル領域とソース・ドレイン領域とを有する薄膜
   トランジスタをスイッチング素子とするアクティブマト
   リクス型の液晶表示装置の製造方法において、 所定の周期で間欠的にプラズマ放電を行う間欠放電プラ
   ズマＣＶＤ法により、前記絶縁性基板上にアモルファス
   シリコン膜を形成する工程と、 前記アモルファスシリコン膜にエキシマレーザ・アニー
   ルをすることにより、前記アモルファスシリコン膜を前
   記ポリシリコン膜とする工程と、 を備えることを特徴とする液晶表示装置の製造方法。
4. 【請求項４】前記間欠放電プラズマＣＶＤ法では、放電
   時間／（放電時間＋非放電時間）で現わさられるデュー
   ティ比が、０．４以下であることを特徴とする請求項３
   に記載の液晶表示装置の製造方法。