JP2010262976A - 半導体膜の成膜方法および光電変換装置の製造方法 - Google Patents

半導体膜の成膜方法および光電変換装置の製造方法 Download PDF

Info

Publication number
JP2010262976A
JP2010262976A JP2009110662A JP2009110662A JP2010262976A JP 2010262976 A JP2010262976 A JP 2010262976A JP 2009110662 A JP2009110662 A JP 2009110662A JP 2009110662 A JP2009110662 A JP 2009110662A JP 2010262976 A JP2010262976 A JP 2010262976A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
layer
time
film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009110662A
Other languages
English (en)
Other versions
JP4761322B2 (ja
Inventor
Yasuaki Ishikawa
泰明 石河
Shinya Honda
真也 本多
Makoto Tokawa
誠 東川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009110662A priority Critical patent/JP4761322B2/ja
Priority to PCT/JP2010/057553 priority patent/WO2010126080A1/ja
Priority to US13/318,259 priority patent/US8450139B2/en
Publication of JP2010262976A publication Critical patent/JP2010262976A/ja
Application granted granted Critical
Publication of JP4761322B2 publication Critical patent/JP4761322B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H01L31/204—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table including AIVBIV alloys, e.g. SiGe, SiC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】本発明は、良好な光電変換効率を有するとともに量産および基板の大面積化に適した実用的な光電変換装置に適した半導体膜の成膜方法およびその半導体膜を含む光電変換装置の製造方法を提供することを目的とする。
【解決手段】本発明の成膜方法は、非晶質構造を含む半導体膜をプラズマＣＶＤ法により製造する半導体膜の成膜方法であって、半導体膜は、ＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜であり、プラズマＣＶＤ法において、プラズマを生成するために印加する電力のオン時間またはオフ時間を変化させて間欠供給することにより、半導体膜の厚み方向のバンドギャップを制御し、電力のオン時間およびオフ時間は、オン時間／（オン時間＋オフ時間）×１００（％）をＤｕｔｙ比とすると、該Ｄｕｔｙ比が１０％以上５０％以下を満たす範囲であることを特徴とする。
【選択図】図３

Description

本発明は、半導体膜および該半導体膜を含む光電変換装置の製造方法に関する。
近年、ガスを原料としてプラズマＣＶＤ法により形成される薄膜光電変換装置が注目されている。このような薄膜光電変換装置の例として、シリコン系薄膜からなるシリコン系薄膜光電変換装置や、ＣＩＳ化合物（ＣｕＩｎＳｅ2）、ＣＩＧＳ化合物（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）からなる薄膜光電変換装置などが挙げられ、その開発が推進され生産量の拡大が進められている。これらの光電変換装置の特徴は、大面積の安価な基板上に、プラズマＣＶＤ装置またはスパッタ装置のような成膜装置を用いて半導体層または金属電極膜を積層させ、その後、同一基板上に作製した光電変換装置をレーザパターニングにより分離接続させることにより、光電変換装置の低コスト化と高性能化とを両立できる可能性を有している点である。
このような薄膜光電変換装置の構造の一つとして、入射光を有効利用することができる積層型光電変換装置構造がある。積層型光電変換装置構造とは、入射光スペクトルを複数個の光電変換層で分割して受光するための構造であり、入射光の各波長帯域を吸収するのに適した禁制帯幅を有する半導体材料を用いた複数個の光電変換層を、光の入射側から禁制帯幅の大きい順序で積層した構造をいう。この積層型光電変換装置構造では、短波長の光は禁制帯幅の大きい光電変換層で長波長の光は禁制帯幅の小さい光電変換層でそれぞれ吸収される。このため、光電変換層が１つである光電変換装置と比較して、より広い波長帯域の太陽光を光電変換に寄与させることができるため、光電変換効率を向上させることが可能になる。
特許文献１には、光入射側の第一のｐｉｎ接合のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用いた積層型光電変換装置が開示されている。このような構成とすることにより、光を有効に利用し高い光電変換効率を実現するとともに、ｉ型非晶質シリコンの光劣化による影響を低減し光劣化後の光電変換効率を向上することができるとしている。
その他、３接合型の積層型光電変換装置としては、光入射側の第一のｐｉｎ接合のｉ型層としてアモルファスシリコンカーボンを用い、第二のｐｉｎ接合のｉ型層としてアモルファスシリコンゲルマニウムを用い、第三のｐｉｎ接合のｉ型層として第二のｐｉｎ接合のｉ型層より禁制帯幅が狭いアモルファスシリコンゲルマニウムを用いた積層型光電変換装置（ａ−ＳｉＣ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅ）が知られている（たとえば、特許文献２）。
これらの光電変換装置においては、各波長帯域を吸収するのに適した禁制帯幅を有する半導体材料を形成することが必要であり、特にアモルファスシリコンゲルマニウムなどのバンドギャップの大きさ（禁制帯幅）の狭い半導体材料の薄膜を高品質で製造することが必要である。ここで、このようなバンドギャップの狭い半導体材料の形成方法として、たとえば、シリコンおよびゲルマニウムの原料ガスの流量比を変化させる方法や、また、たとえば、特許文献３にはプラズマＣＶＤ法において、プラズマを生成させるために印加する高周波電力の周波数を変化させることにより、半導体薄膜の厚み方向のバンドギャップを制御する方法が開示されている。
特開平１１−２４３２１８号公報 特開平１０−１２５９４４号公報 特開２００２−２７０８７５号公報
しかしながら、上記特許文献１に開示された積層型光電変換装置においては、第１ｐｉｎ接合のｉ型層である非晶質シリコンの膜厚が５００〜２５００Å、第２ｐｉｎ接合のｉ型層である微結晶シリコンの膜厚が０．５μｍ以上１．５μｍ以下、第３ｐｉｎ接合のｉ型層である微結晶シリコンの膜厚が１．５μｍ以上３．５μｍ以下が好ましいとされており、その膜厚が厚いため、膜形成に要する時間が長くなり量産に不向きであるといった問題がある。
また、ａ−ＳｉＣ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅ構造の積層型光電変換装置は、大面積基板にＳｉとＧｅの組成比が均一な膜を形成することが難しく、基板の大面積化を測ることが難しいといった問題がある。
一方、上記光電変換装置における半導体材料の形成においては、原料ガスの流量を変化させた場合には反応圧力の変化を伴うので、チャンバ内の圧力調整を行なう必要があるが、反応圧力に応じて高精度にチャンバ内の圧力調整を行なうことは困難であり、得られた半導体材料を用いた光電変換装置の信頼性に欠ける場合があった。また、周波数を変化させることにより、厚み方向のバンドギャップの制御精度は向上するが、光電変換装置（または基板）が大型化すると投入電力の周波数変調によりプラズマ放電の不均一化が起こる場合があり、厚み方向のバンドギャップの制御性が低下する虞があった。
本発明は、上記の点に鑑みてなされたものであり、良好な光電変換効率を有するとともに量産および基板の大面積化に適した実用的な光電変換装置に適した半導体膜およびその半導体膜を含む光電変換装置の製造方法を提供するものである。
本発明の成膜方法は、非晶質構造を含む半導体膜をプラズマＣＶＤ法により製造する半導体膜の成膜方法であって、半導体膜は、ＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜であり、プラズマＣＶＤ法において、プラズマを生成するために印加する電力のオン時間またはオフ時間を変化させて間欠供給することにより、半導体膜の厚み方向のバンドギャップを制御し、電力のオン時間およびオフ時間は、オン時間／（オン時間＋オフ時間）×１００（％）をＤｕｔｙ比とすると、該Ｄｕｔｙ比が１０％以上５０％以下を満たす範囲であることを特徴とする。
本発明の成膜方法において、上記記間欠供給される電力のオフ時間は１００μｓｅｃ以上であることが好ましい。また、上記半導体膜は、実質的に真性な半導体により構成されることが好ましい。
また、本発明は、非晶質構造を含む半導体膜を有する光電変換装置の製造方法であって、半導体膜は、プラズマＣＶＤ法により製造されたＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜を含み、プラズマＣＶＤ法において、プラズマを生成するために印加する電力のオン時間またはオフ時間を半導体膜の厚み方向に変化させて間欠供給し、電力のオン時間およびオフ時間は、オン時間／（オン時間＋オフ時間）×１００（％）をＤｕｔｙ比とすると、該Ｄｕｔｙ比が１０％以上５０％以下を満たす範囲である光電変換装置の製造方法に関する。
上記光電変換装置は、第１導電型半導体膜と、実質的に真性な半導体膜と、第１導電型と逆導電型を有する第２導電型半導体膜とが積層された光電変換層を含み、上記実質的に真性な半導体膜は、プラズマＣＶＤ法により製造されたＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜であることが好ましい。
さらに、本発明は、非晶質構造を含む半導体膜を有する光電変換装置の製造方法であって、半導体膜は、プラズマＣＶＤ法により製造されたＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜を含み、光電変換装置は、第１導電型半導体膜と、実質的に真性な半導体膜と、第１導電型と逆導電型を有する第２導電型半導体膜とが積層された光電変換層を複数含み、複数の光電変換素層から選択された２つの光電変換層における実質的に真性な半導体膜は、プラズマＣＶＤ法により製造されたＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜であり、上記プラズマＣＶＤ法において、プラズマを生成するために印加する電力のオン時間またはオフ時間を半導体膜の厚み方向に変化させて間欠供給し、電力のオン時間およびオフ時間は、オン時間／（オン時間＋オフ時間）×１００（％）をＤｕｔｙ比とすると、該Ｄｕｔｙ比が１０％以上５０％以下を満たす範囲である光電変換装置の製造方法に関する。
上記２つの光電変換層のうち光入射側に位置する光電変換層における実質的に真性な半導体膜は、他方の実質的に真性な半導体膜よりもＤｕｔｙ比が大きい間欠電力を供給して成膜されることが好ましい。
また、本発明の光電変換装置の製造方法において、間欠供給される電力のオフ時間が１００μｓｅｃ以上であることが好ましい。
本発明によれば、ＳｉＧｅ系化合物からなる半導体膜をプラズマＣＶＤ法で特定のＤｕｔｙ比範囲において形成するので、半導体膜を大面積の基板上に均一に製造することができる。また、上記本発明の成膜方法または製造方法によれば、各半導体膜におけるバンドギャップの制御を精度よく行なうことができるので、得られる光電変換装置の寿命および信頼性を従来の方法で得られるものに比べて向上させることができる。
また、本発明の半導体膜を含む光電変換装置は、入射光を有効に利用し高い光電変換効率を有するとともに、量産において実用的タクトタイムを達成でき、基板の大面積化にも対応できる実用性の高い光電変換装置を実現することができる。
本実施の形態１における光電変換装置の一例の断面模式図である。 （ａ）はマルチチャンバ方式のプラズマＣＶＤ法による成膜方法を図解する概略図であり、（ｂ）は（ａ）各成膜室のより詳細な構成を示す概略図である。 （ａ）は本発明における電力のオン時間とオフ時間とを示す一例の図であり、（ｂ）は本発明における電力のオン時間とオフ時間とを示すその他の例の図である。 本実施の形態２における光電変換装置の一例の断面模式図である。 Ｄｕｔｙ比とバンドギャップとの関係を示す図である。 Ｄｕｔｙ比と基板におけるＳｉＨ2結合／ＳｉＨ結合比との関係を示す図である。 電力のオフ時間と基板におけるＳｉＨ2結合／ＳｉＨ結合比との関係を示す図である。 電力のオフ時間とバンドギャップとの関係を示す図である。
以下、本発明についてさらに詳細に説明する。なお、以下の実施の形態の説明では、図面を用いて説明しているが、本願の図面において同一の参照符号を付したものは、同一部分または相当部分を示している。以下、スーパーストレート型構造の光電変換装置を例に挙げて説明するが、以下の説明は、サブストレート型構造についても該当するものである。また、本発明において、非晶質の半導体からなる半導体膜を「非晶質層」と称し、微結晶の半導体からなる半導体膜を「微結晶層」と称し、非晶質または微結晶の半導体からなる膜を「半導体層」と称することがある。
＜半導体膜の成膜方法＞
本発明は、半導体膜をプラズマＣＶＤ法により製造する工程を含む半導体膜の成膜方法であって、プラズマＣＶＤ法により製造する半導体膜は、ＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜を含む。本発明は、このようなＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜を、後述の特定の条件を満たすプラズマＣＶＤ法により形成することによって、膜全体における厚み方向のバンドギャップの制御精度を向上させることができ、大面積の基板を用いた光電変換装置においても良好なバンドギャップの制御性を発揮できることを見出してなされたものである。
上記プラズマＣＶＤ法において、プラズマを生成するために印加する電力のオン時間またはオフ時間を変化させて間欠供給することにより、半導体膜の厚み方向のバンドギャップを制御する。
電力のオン時間またはオフ時間を変化させて印加する電力を間欠供給する場合は、交流電力をパルス状に印加する状態と同等な条件となり、オン時間に生成されたラジカル種のうち良質な半導体膜を形成するために必要とされる長時間寿命を持つラジカル種（例えばＳｉＨ3）以外のものはオフ時間内に消滅させることができるので、良質な半導体膜を形成することが可能となる。また、電力のオン時間またはオフ時間を変化させて印加する電力を間欠供給する場合は、瞬間的な印加電圧を大きくして均一なプラズマを発生させ、かつ、パルス状に電力を投入することにより電力量の時間平均値を低減し成膜速度を低下させることが可能となる。これにより、所望の成膜速度で高品質な非晶質の半導体膜を基板面平行方向に均一に形成することができる。
本発明において、上記電力のオン時間およびオフ時間は、オン時間／（オン時間＋オフ時間）×１００（％）をＤｕｔｙ比とすると、該Ｄｕｔｙ比が１０％以上５０％以下を満たす範囲とすることを特徴とする。ＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜を成膜する際に、オン時間またはオフ時間を変更することによりＤｕｔｙ比を上記範囲で変えると、半導体膜の厚み方向のバンドギャップの制御を精度よく行なうことができ、入射光に対する光感度が向上することが見出された。特に、ＳｉＧｅ系化合物についてはＤｕｔｙ比が減少するにしたがって上記光感度が向上した。Ｄｕｔｙ比はその上限が５０％以下であることがより好ましく、非晶質層の場合は１０％以上５０％以下がより好ましく、微結晶質層の場合は１０％以上５０％以下がより好ましい。なお、上記Ｄｕｔｙ比は１０％未満であっても本発明の効果は奏されるが、オン時間比率が小さくなることによって成膜時間が増大するので、製造効率の点からは１０％以上が推奨される。
間欠供給するプラズマのオン時間およびオフ時間について図３（ａ）および図３（ｂ）に沿って説明する。図３（ａ）と図３（ｂ）とは、それぞれ電力のオン時間とオフ時間とを示す一例の図である。本発明においてＤｕｔｙ比は、オン時間／（オン時間＋オフ時間）×１００（％）で表わされる。すなわち、たとえば、供給するプラズマの１サイクルにおける時間をＴ１とし、オン時間をｔON、オフ時間をｔOFFとすると、上記Ｄｕｔｙ比は、ｔON／Ｔ１×１００（％）となる。同様に、図３（ｂ）におけるＤｕｔｙ比は、ｔON／Ｔ２×１００（％）となる。
本発明においてプラズマを生成するために印加する電力のオン時間またはオフ時間を変化させて間欠供給させるとは、好ましくは、図３（ａ）と図３（ｂ）とに示すように、オン時間ｔONを変化させずに、オフ時間ｔOFFを変化させて１サイクルの時間をＴ１からＴ２に（Ｔ１＞Ｔ２とする）に変化させてＤｕｔｙ比を変える。また、オフ時間ｔOFFを変化させずに、オン時間を変化させてＤｕｔｙ比を変えたり、１サイクルの時間を変えずにオン時間ｔONおよびオフ時間ｔOFFを変化させてＤｕｔｙ比を変えたりすることが挙げられるが、１つの半導体膜を製造する際に上記のようにオン時間ｔONを一定に保ちＯＦＦ時間を変化させる場合は、プラズマの生成が安定して行なわれるので、得られる半導体膜の特性が良好なものとなる。
印加する電力の１サイクルの時間は電力密度にもよるが、たとえば電力密度が０．０１Ｗ／ｃｍ2〜０．３Ｗ／ｍ2の場合、２５μ秒以上５０００μ秒以下とすることが好ましい。また、オン時間ｔONは、５μ秒以上５００μ秒以下とすることが好ましく、２５μ秒以上５００μ秒以下とすることがより好ましい。一方、オフ時間ｔOFFは、２０μ秒以上４５００μ秒以下とすることが好ましく、１００μ秒以上４５００μ秒以下とすることがより好ましい。オン時間ｔONが上記範囲を満たす場合は、良質な半導体膜を形成することが可能な堆積速度とすることができ、オフ時間ｔOFFが上記範囲を満たす場合は、供給するパルスを連続放電条件とは異ならしめることにより長寿命ラジカルのみの成膜を可能とし、さらに成膜の際に膜に与えるダメージを抑制することができ、得られる半導体膜中に占める不安定なＳｉＨ2結合の割合が少なく高品質な半導体膜を形成することができる。
上記供給する電力は、交流電力であって、その周波数は、１３．５６ＭＨｚとすることが一般的であるが、これに限られるものではなく、数ｋＨｚからＶＨＦ帯、さらにマイクロ波帯の周波数を使用してもよい。また、電力密度は、半導体膜の厚さにより適宜調整すればよいが、たとえば、０．０１Ｗ／ｃｍ2〜０．３Ｗ／ｍ2とすることが好ましく、０．０２Ｗ／ｃｍ2〜０．１Ｗ／ｃｍ2とすることがより好ましい。
上記半導体膜の製造において、基板温度は２５０℃以下とすることが好ましく、１５０℃以上２５０℃以下の範囲とすることがより好ましい。
このような成膜は圧力条件が１０Ｐａ以上３０００Ｐａ以下である雰囲気で行なうことが好ましく、１００Ｐａ以上２０００Ｐａ以下とすることがより好ましい。圧力条件が上記範囲を満たす場合は、半導体膜の堆積状態が良好であり、またプラズマによるダメージを抑制することができる。
半導体膜の原料ガスは、その流量比をＧｅＨ4／（ＳｉＨ4＋ＧｅＨ4）が０．５％以上１０％以下とすることが好ましく、１％以上８％以下とすることがより好ましい。原料ガスの流量比をこのような範囲とする場合は、良好な光感度特性をもつ半導体膜を形成することができる。また、Ｈ2／ＳｉＨ4は１以上が望ましく、３以上がより望ましく、１０以上が好ましい。また、Ｈ2／ＳｉＨ4の上限は８０以下が望ましく、６０以下がより望ましい。Ｈ2とＳｉＨ4とをこの比率で用いることによりＳｉＧｅ系化合物に適したバンドギャップを付与することができる。ＳｉＧｅ系化合物に適したバンドギャップとはたとえば１．５〜１．６ｅＶである。
上記のようにして形成されるＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜は、その厚さがおおよそ５０ｎｍ以上２０００ｎｍ以下であり、１００ｎｍを超えるような厚膜の場合であっても本発明の成膜方法によればバンドギャップの制御を良好に行なうことができる。
以下、本発明の半導体膜の成膜方法を含む光電変換装置の製造方法について光電変換層を３層積層させた積層型の光電変換装置について詳細に説明する。
＜実施の形態１＞
本実施の形態１においては、上記本発明の半導体膜の成膜方法を含む、図１および表１に示す構成からなる光電変換装置の製造方法について説明する。
（１）光電変換装置の構成
図１および表１に本実施の形態１における光電変換装置１００の断面の模式図を示す。図１に示すように、本実施の形態１における光電変換装置１００は、基板１上に第１電極２が設けられ、その上に第１導電型の半導体膜と、実質的に真性な半導体膜と、第１導電型と逆導電型を有する第２導電型の半導体膜とが積層されたｐｉｎ接合を有する光電変換層を含む。光電変換層の最上部に透明導電膜６ａと金属膜６ｂとからなる第２電極６が設けられる。上記光電変換装置１００においては、基板側から光が入射する。本実施の形態１において、第１導電型をｐ型とし、第２導電型をｎ型とする。
Figure 2010262976
上記基板１および第１電極２は透光性を有する材料により構成される。具体的には、たとえば上記基板１はガラスやポリイミド等の樹脂などにより構成され、第１電極２は、ＳｎＯ2、錫ドープ酸化インジウム（ＩＴＯ）などにより構成することができる。本実施の形態１では第１電極２はＳｎＯ2とする。基板１および第１電極２の厚みは特に限定されない。
第１光電変換層３は、第１電極上に形成され、第１導電型の半導体膜として非晶質ＳｉＣからなるｐ型非晶質層３ａと、非晶質ＳｉＣからなるｉ型非晶質層からなるバッファ層３ｂと、実質的に真性な半導体膜として非晶質Ｓｉからなるｉ型非晶質層３ｃと、第１導電型と逆導電型を有する第２導電型の半導体膜として非晶質Ｓｉからなるｎ型半導体層３ｄとが積層された構造である。上記バッファ層は省略することもできる。
第２光電変換層４は、上記第１光電変換層３上に形成され、第１導電型の半導体膜として非晶質ＳｉＣからなるｐ型非晶質層４ａと、ｉ型非晶質Ｓｉ系半導体膜からなるｉ型非晶質層からなるバッファ層４ｂ1と、実質的に真性な半導体膜として非晶質ＳｉＧｅからなるｉ型非晶質層４ｃと、ｉ型非晶質Ｓｉ系半導体膜からなるｉ型非晶質層からなるバッファ層４ｂ2と、第１導電型と逆導電型を有する第２導電型の半導体膜として非晶質Ｓｉからなるｎ型半導体層４ｄとが積層された構造である。上記バッファ層は省略することもできる。
第３光電変換層５は、上記第２光電変換層４上に形成され、第１導電型の半導体膜として微結晶Ｓｉからなるｐ型微晶質層５ａと、実質的に真性な半導体膜として微結晶Ｓｉからなるｉ型微晶質層５ｂと、第１導電型と逆導電型を有する第２導電型の半導体膜として微結晶Ｓｉからなるｎ型微晶質層５ｃとが積層された構造である。
上記第１光電変換層、第２光電変換層および第３光電変換層において、各第１導電型の半導体膜（ｐ型非晶質層）は、ボロン、アルミニウム等のｐ型不純物原子がドープされた半導体膜である。また、各第２導電型の半導体膜（ｎ型非晶質層）は、リン等のｎ型不純物原子がドープされた半導体膜である。実質的に真性な半導体膜は、完全にノンドープの半導体膜であってもよく、微量の不純物を含む弱ｐ型または弱ｎ型で光電変換機能を十分に備えている半導体層であってもよい。
ここで、本実施の形態１における光電変換装置の第１光電変換層３のｉ型非晶質層３ｃは、第２光電変換層４のｉ型非晶質層４ｃよりも禁制帯幅が大きい。また、第２光電変換層４のｉ型非晶質層４ｃは、第３光電変換層５のｉ型微結晶層５ｂよりも禁制帯幅が大きい。このように、禁制帯幅を、第１光電変換層３のｉ型非晶質層３ｃ＞第２光電変換層４のｉ型非晶質層４ｃ＞第３光電変換層５のｉ型微結晶層５ｂとすることで、基板１側から入射する光を広い波長帯域にわたり光電変換に寄与させることができる。
なお、上記第１光電変換層３のｉ型非晶質層３ｃの禁制帯幅は、第２光電変換層４のｉ型非晶質層４ｃの禁制帯幅と同じかこれより小さくてもよい。この場合でも、第２光電変換層４のｉ型非晶質層４ｃは、第１光電変換層３のｉ型非晶質層３ｂが吸収しきれなかった光を吸収するのに寄与する。
上記光電変換層の最上部に設けられる第２電極６は、透明導電膜６ａと金属膜６ｂとからなる。透明導電膜６ａはたとえばＺｎＯからなり、金属膜６ｂはたとえばＡｇからなる膜を用いることができる。
また、一般に、ｉ型非晶質層が厚くなるほどｉ型非晶質層の光劣化が光電変換効率に与える影響が大きくなり、ｉ型非晶質層の単位膜厚あたりの光劣化特性が同じであっても光電変換効率をより大きく低下させるようになるが、本発明によれば、ｉ型非晶質層を有する光電変換層を２層形成することによって第１光電変換層に含まれるｉ型非晶質層を比較的薄くすることができ、これによって第１光電変換層に含まれるｉ型非晶質層の劣化を抑えることができる。
（２）光電変換装置の構成材料
本発明において上記半導体膜はプラズマＣＶＤ法により成膜されるＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜を含む。ＳｉＧｅ系化合物には、非晶質膜を構成するＳｉＧｅ系化合物としては、水素化ａ−ＳｉＧｅ、フッ素化ａ−ＳｉＧｅ、水素化およびフッ素化ａ−ＳｉＧｅなどが例示され、微結晶も同様である。なお、本発明において微結晶とは、結晶粒径が小さい（数十から千Å程度）結晶成分と、非晶質成分との混合相を形成している状態を意味する。
なお、第１光電変換層、第２光電変換層および第３光電変換層は、上記ＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜を含む限り、全て同種のシリコン系半導体からなってもよく、互いに異なる種類のシリコン系半導体からなってもよい。また、ｐ型、ｉ型およびｎ型の各半導体層は、１層構造であっても複数層構造であってもよい。複数層構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
（３）プラズマＣＶＤ装置
次に、図２（ａ）および図２（ｂ）を用いて、上記の光電変換装置に含まれる半導体層を形成するためのプラズマＣＶＤ装置について説明する。図２（ａ）は、本実施の形態１の光電変換装置に含まれる半導体層の製造に用いられるマルチチャンバ方式のプラズマＣＶＤ装置の概略断面図であり、図２（ｂ）は図２（ａ）の各成膜室のより詳細な構成を示す概略図である。
マルチチャンバ方式のプラズマＣＶＤ装置は、たとえば直線状に複数の成膜室が設けられ、図２（ａ）には３つの成膜室、すなわち第１成膜室２２０と、第２成膜室２３０と、第３成膜室２４０とが設けられた形態を示す。各成膜室間には成膜室間を連通または遮蔽するゲートバルブ８が設けられ、ゲートバルブ８を介して各成膜室間を基板１が移動できる構成となっている。各成膜室には、一対の電極が設けられており、第１成膜室２２０にはカソード電極２２２とアノード電極２２３、第２成膜室２３０にはカソード電極２３２とアノード電極２３３、第３成膜室２４０にはカソード電極２４２とアノード電極２４３が設けられている。
各成膜室のより詳細な構成について、第１成膜室２２０を例に説明する。第２成膜室２３０および第３成膜室２４０も同様な構成とすることができる。各成膜室は、図２（ｂ）に示すように、半導体層を内部で形成するための密閉可能な第１成膜室２２０と、第１成膜室２２０に置換ガス２１２を導入するためのガス導入部２１１と、第１成膜室２２０から置換ガスを排気するためのガス排気部２０６とを備える。本実施の形態１で用いるプラズマＣＶＤ装置の第１成膜室２２０は例えば約１ｍ3のサイズとすることができる。
上記プラズマＣＶＤ装置は、密閉可能な第１成膜室２２０内に、カソード電極２２２およびアノード電極２２３とが設置された平行平板型の電極構造を有する。カソード電極２２２とアノード電極２２３との電極間距離は、所望の処理条件に従って決定され、数ｍｍから数十ｍｍ程度とするのが一般的である。第１成膜室２２０外には、カソード電極２２２に電力を供給する電力供給部２０８と、電力供給部２０８とカソード電極２２２およびアノード電極２２３との間のインピーダンス整合を行なうインピーダンス整合回路２０５が設置されている。
電力供給部２０８は、電力導入線２０８ａの一端に接続される。電力導入線２０８ａの他端は、インピーダンス整合回路２０５に接続されている。インピーダンス整合回路２０５には電力導入線２０８ｂの一端が接続され、該電力導入線２０８ｂ他端は、カソード電極２２２に接続されている。電力供給部２０８は、パルス変調（オンオフ制御）された交流出力が可能であれば、切り替えによりＣＷ（連続波形）交流出力が可能なものであってもよい。
一方、アノード電極２２３は電気的に接地されており、アノード電極２２３上には、基板１が設置される。基板１は、例えば第１電極２が形成された基板である。基板１は、カソード電極２２２上に載置されても良いが、プラズマ中のイオンダメージによる膜質低下を低減するためアノード電極２２３上に設置されることが一般的である。
第１成膜室２２０には、ガス導入部２１１が設けられている。ガス導入部２１１からは、希釈ガス、材料ガス、ドーピングガス等のガス２１２が導入される。希釈ガスとしては、水素ガスを含むガス、材料ガスとしてはシラン系ガス、メタンガス、ゲルマンガス等が挙げられる。ドーピングガスとしては、ジボランガス等のｐ型不純物ドーピングガス、ホスフィンガス等のｎ型不純物ドーピングガスが挙げられる。
また、第１成膜室２２０には、ガス排気部２０６と圧力調整用バルブ２０７とが直列に接続され、第１成膜室２２０内のガス圧力が略一定に保たれる。ガス圧力は、成膜室内のガス導入部２１１およびガス排気口２０９の近傍で測定すると若干の誤差を生じるため、ガス導入部２１１およびガス排気口２０９から離れた位置で測定することが望ましい。この状態でカソード電極２２２に電力を供給することにより、カソード電極２２２とアノード電極２２３との間にプラズマを発生させ、導入されたガス２１２を分解し、基板１上に半導体層を形成することができる。
ガス排気部２０６は、第１成膜室２２０内のガス圧力を１．０×１０-4Ｐａ程度の圧力に高真空排気できるものであってもよいが、装置の簡易化、低コスト化およびスループット向上の観点から、０．１Ｐａ程度の圧力とする排気能力を有するものを用いても良い。第１成膜室２２０の容積は、半導体デバイスの基板サイズの大型化に伴い大容量化している。このような第１成膜室２２０を高真空排気する場合、高性能なガス排気部２０６が必要となり、装置の簡易化および低コスト化の観点から望ましくなく、簡易な低真空用のガス排気部２０６を使用することがより望ましい。
簡易な低真空用のガス排気部２０６としては、例えばロータリーポンプ、メカニカルブースターポンプ、ソープションポンプ等が挙げられ、これらを単独または２以上の組合せで用いることが好ましい。典型的なガス排気部２０６としては、メカニカルブースターポンプとロータリーポンプとを直列に接続したものを使用することができる。
図２（ａ）および図２（ｂ）に示す構成は、例示であり、別の構成の装置を用いて半導体層を形成してもよい。また、ＳｉＧｅ系化合物の半導体層以外の半導体層については、プラズマＣＶＤ以外の方法により半導体層を形成する工程が含まれてもよい。また、以下においては、ｐ型、ｉ型、ｎ型の半導体膜をそれぞれ別々の成膜室で形成するマルチチャンバのプラズマＣＶＤ装置を例に挙げて説明するが、成膜室の数が１つであるシングルチャンバのプラズマＣＶＤ装置を用いても同様の方法で成膜することができる。シングルチャンバのプラズマＣＶＤ装置を用いる場合は、公知のガス置換工程を含むことが好ましい。
（４）光電変換装置１００の製造方法
次に、表１および図１に示す構成の光電変換装置１００の製造方法について説明する。光電変換装置１００は、光入射側から順に、基板１上に、第１電極２、第１光電変換層３、第２光電変換層４、第３光電変換層５および第２電極６をこの順で形成することによって製造することができる。
本実施の形態１では、基板１上の第1電極２側から第１光電変換層３、第２光電変換層４および第３光電変換層５の順で３つの光電変換層を形成しているが、例えば、第２電極６上に、第３光電変換層５、第２光電変換層４および第１光電変換層３の順で３つの光電変換層を形成してもよい。また、サブストレート構造の光電変換装置を形成する場合には、基板上に第３光電変換層５、第２光電変換層４および第１光電変換層３の順で３つの光電変換層を形成することが好ましい。いずれの構造でも、光入射側から、第１光電変換層３、第２光電変換層４および第３光電変換層５の順で配置されている点は同じである。
（４−１）第１電極２形成工程
まず、基板１上に第１電極２を形成する。基板１としては、プラズマＣＶＤ形成プロセスにおける耐熱性および透光性を有するガラス基板、ポリイミド等の樹脂基板等が使用可能である。第１電極３としては、ＳｎＯ2、ＩＴＯ、ＺｎＯなどの透明導電膜が使用可能である。これらは、ＣＶＤ、スパッタ、蒸着等の公知の方法により形成することができる。
（４−２）第１光電変換層３形成工程
次に、基板１上に形成された第１電極２上に第１光電変換層３を形成する。上記の通り、第１光電変換層３は、ｐ型非晶質層３ａ、バッファ層３ｂ、ｉ型非晶質層３ｃおよびｎ型半導体層３ｄを有し、各半導体層を順次形成する。
＜ｐ型非晶質層３ａの形成工程＞
次に、ｐ型非晶質層３ａを形成する。まず、第１成膜室２２０内を０．００１Ｐａまで排気し、基板１温度を２００℃以下に設定することができる。その後、ｐ型非晶質層３ａを形成する。第１成膜室２２０内に混合ガスを導入し、排気系に設けられた圧力調整用バルブ２０７により第１成膜室２２０内の圧力を略一定に保つ。第１成膜室２２０内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。第１成膜室２２０内に導入される混合ガスとしては、例えばシランガス、水素ガスおよびジボランガスを含むガスを使用でき、さらに光吸収量を低減するために炭素原子を含むガス（例えばメタンガス）を含ませることができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましい。
第１成膜室２２０内の圧力が安定した後、カソード電極２２２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極２２２とアノード電極２２３との間にプラズマを発生させ、ｐ型非晶質層３ａを形成する。カソード電極２２２の単位面積あたりの電力密度は、０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
上記のようにして所望の厚さのｐ型非晶質層３ａを形成した後、交流電力の投入を停止し、第１成膜室２２０内を真空排気する。ｐ型非晶質層３ａの厚さは投入された総電力量（電力密度×時間）に比例して大きくすることができる。ｐ型非晶質層３ａの厚さは、ｉ型非晶質層３ｃに十分な内部電界を与える点で、２ｎｍ以上が好ましく、５ｎｍ以上がより好ましい。また、ｐ型非晶質層３ａの厚さは、非活性層の入射側の光吸収量を抑えることが必要である点で、５０ｎｍ以下が好ましく、３０ｎｍ以下がより好ましい。
＜バッファ層３ｂの形成工程＞
次に、バッファ層３ｂとしてｉ型非晶質層を形成する。まず、第１成膜室２２０内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気する。基板１温度は２００℃以下に設定することができる。次に、第１成膜室２２０内に混合ガスを導入し、圧力調整用バルブ２０７により第１成膜室２２０内の圧力を略一定に保つ。第１成膜室２２０内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。第１成膜室２２０内に導入される混合ガスとしては、例えばシランガスおよび水素ガスを含むガスを使用することができ、さらに光吸収量を低減するために炭素原子を含むガス（例えばメタンガス）を含ませることができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましい。
第１成膜室２２０内の圧力が安定した後、カソード電極２２２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極２２２とアノード電極２２３との間にプラズマを発生させ、バッファ層３ｂであるｉ型非晶質層を形成する。カソード電極２２２の単位面積あたりの電力密度は、０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
上記のようにして、バッファ層３ｂとして所望の厚さのｉ型非晶質層を形成した後、交流電力の投入を停止し、第１成膜室２２０内を真空排気する。
バッファ層３ｂであるｉ型非晶質層を形成することにより、第１成膜室２２０内の雰囲気中のボロン原子濃度が低下し、次に形成されるｉ型非晶質層３ｃへのボロン原子の混入を低減することができる。
バッファ層３ｂであるｉ型非晶質層の厚さは、ｐ型非晶質層３ａからｉ型非晶質層５ｃへのボロン原子の拡散を抑えるために２ｎｍ以上が望ましい。一方、光吸収量を抑えｉ型非晶質層３ｃへ到達する光を増大させるためにはできる限り薄いことが望ましい。バッファ層３ｂの厚さは、通常５０ｎｍ以下とされる。
＜ｉ型非晶質層３ｃ形成工程＞
次に、ｉ型非晶質層３ｃを形成する。ｉ型層はたとえば第２成膜室２３０で形成する。まず、成膜室２３０内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気する。基板温度を２００℃以下に設定することができる。次に、成膜室２３０内に混合ガスを導入し、圧力調整用バルブにより成膜室２３０内の圧力を略一定に保つ。成膜室２３０内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。成膜室２３０内に導入される混合ガスとしては、例えばシランガスおよび水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が好ましく、５倍以上３０倍以下がさらに好ましく、良好な膜質のｉ型非晶質層３ｃを形成することができる。
成膜室２３０内の圧力が安定した後、カソード電極２３２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極２３２とアノード電極２３３との間にプラズマを発生させ、ｉ型非晶質層３ｃを形成する。カソード電極２３２の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
上記のようにして所望の厚さのｉ型非晶質層５ｃを形成した後、交流電力の投入を停止し、成膜室２３０内を真空排気する。ｉ型非晶質層５ｃの厚さは、光吸収量、光劣化による光電変換特性の低下を考慮して、０．０５μｍから０．２５μｍの値に設定されることが好ましい。
＜ｎ型半導体層３ｄ形成工程＞
次に、ｎ型半導体層３ｄを形成する。ｎ型層はたとえば第３成膜室２４０で形成する。まず、成膜室２４０内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気する。基板温度は２００℃以下、例えば１５０℃に設定することができる。次に、成膜室２４０内に混合ガスを導入し、圧力調整用バルブにより成膜室２４０内の圧力を略一定に保つ。成膜室２４０内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。成膜室２４０内に導入される混合ガスとしては、シランガス、水素ガスおよびホスフィンガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、５倍以上３００倍以下とすることができる。なお、ｎ型微結晶層を形成する場合には、３０倍から３００倍程度が好ましい。
成膜室２４０内の圧力が安定した後、カソード電極２４２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極２４２とアノード電極２４３との間にプラズマを発生させ、非晶質または微結晶のｎ型半導体層３ｄを形成する。カソード電極２４２の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
ｎ型半導体層３ｄの厚さは、ｉ型非晶質層３ｃに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ型半導体層３ｄの光吸収量を抑えるためにはできる限り薄いことが好ましく、通常５０ｎｍ以下とされる。
以上の工程により、ｉ型非晶質層３ｃを備える第１光電変換層３を形成することができる。
（４−３）第２光電変換層４形成工程
次に、第２光電変換層４を形成する。第２光電変換層４は、ｐ型非晶質層４ａ、バッファ層４ｂ1、ｉ型非晶質層４ｃ、バッファ層４ｂ2およびｎ型半導体層４ｄを有し、各半導体層を順次形成する。本実施の形態１においては、この第２光電変換層４におけるｉ型非晶質層４ｃを非晶質ＳｉＧｅにより構成し、かつ、ｉ型非晶質層４ｃを上記本発明の成膜方法を満たすようにプラズマＣＶＤ法におけるオン時間とオフ時間を変更することを特徴とする。それ以外の各層については第１光電変換層３と同様の形成方法により形成することができる。ｉ型非晶質層４ｃ以外の半導体層の厚みおよび形成条件は上記第１光電変換層３と同じであっても異なっていてもよい。
以下、第２光電変換層４の形成工程について詳述する。
＜ｐ型非晶質層４ａ形成工程＞
次に、第１光電変換層３のｐ型非晶質層３ａと同様の方法により、非晶質ＳｉＣからなるｐ型非晶質層４ａを形成する。
＜バッファ層４ｂ1形成工程＞
次に、第１光電変換層３のバッファ層３ｂと同様の方法により、バッファ層４ｂ1を形成する。
＜ｉ型非晶質層４ｃ形成工程＞
次に、非晶質ＳｉＧｅからなるｉ型非晶質層４ｃを形成する。ｉ型非晶質層４ｃの厚みは、光吸収量、光劣化による光電変換特性の低下を考慮して、５０ｎｍから５００ｎｍの値に設定されることが好ましい。また、第２光電変換層４のｉ型非晶質層４ｃの禁制帯幅は、第１光電変換層３のｉ型非晶質層３ｃの禁制帯幅よりも狭いことが望ましい。このような禁制帯幅とすることにより、第１光電変換層３で吸収できなかった波長帯の光を第２光電変換層４で吸収することができ、入射光を有効に利用することができるからである。
本発明においては、ｉ型非晶質層４ｃの禁制帯幅を上記第１光電変換層３におけるｉ型非晶質層３ｃの禁制帯幅よりも狭くするために上記本発明の成膜方法を適用する。
すなわち、まず、成膜室内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気して、基板１温度を１５０℃以上２５０℃以下とする。次に、成膜室内に混合ガスを導入し、圧力調整用バルブにより成膜室内の圧力を略一定に保つ。成膜室内の圧力は、例えば１０Ｐａ以上３０００Ｐａ以下とする。成膜室内に導入される上記混合ガスとしては、例えばゲルマンガス、シランガスおよび水素ガスを含むガスを使用することができる。これらの流量比は、ゲルマンガスとシランガスとは、ＧｅＨ4／（ＳｉＨ4＋ＧｅＨ4）が０．５％以上１０％以下となるように設定し、シランガスに対する水素ガスの流量（Ｈ2／ＳｉＨ4）は、１倍以上が望ましく、５倍以上３０倍以下がさらに好ましい。
成膜室内の圧力が安定した後、カソード電極に、たとえば周波数１３．５６ＭＨｚの交流電力を投入し、カソード電極とアノード電極との間にプラズマを発生させ、ｉ型非晶質層３ｃを形成する。カソード電極の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。上記周波数としては、数ｋＨｚからＶＨＦ帯、さらにマイクロ波帯の周波数を使用してもよい。
本発明においては、上記プラズマを発生させる際に印加する電力のオン時間を５μ秒以上５００μ秒以下とし、オフ時間を２０μ秒以上４５００μ秒以下として、かつＤｕｔｙ比が１０％以上５０％以下となる範囲で設定することが好ましい。たとえば、オン時間を５００μ秒として、オフ時間を５００μ秒から４５００μ秒の間で徐々に長くなるようにとして変化させる、もしくは、ある特定時間内はオフ時間が一定値を取るようにしそれ以外はオフ時間を長くもしくは短くなるように変化させる。
上記のようにして所望の厚さのｉ型非晶質層４ｃを形成した後、交流電力の投入を停止し、成膜室内を真空排気する。
＜バッファ層４ｂ2形成工程＞
次に、第１光電変換層３のバッファ層３ｂと同様の方法により、バッファ層４ｂ2を形成する。
＜ｎ型半導体層４ｄ形成工程＞
次に、第１光電変換層３のｎ型半導体層３ｄと同様の方法により、ｎ型半導体層４ｄを形成する。
（４−４）第３光電変換層５形成工程
次に、第３光電変換層５を形成する。第３光電変換層５は、ｐ型微結晶層５ａ、ｉ型微結晶層５ｂおよびｎ型微結晶層５ｃを有し、各半導体層を順次形成する。以下、第３光電変換層５の形成工程について詳述する。
＜ｐ型微結晶層５ａ形成工程＞
次に、第２光電変換層４上にｐ型微結晶層５ａを形成する。ｐ型微結晶層５ａは、例えば以下の形成条件において形成することができる。基板１温度は２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ジボランガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
ｐ型微結晶層５ａの厚さは、ｉ型微結晶層５ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｐ型微結晶層５ａの光吸収量を抑えｉ型微結晶層５ｂへ到達する光を増大させるためには、ｐ型微結晶層５ａの厚さはできる限り薄いことが望ましく、通常５０ｎｍ以下とされる。
＜ｉ型微結晶層５ｂ形成工程＞
次に、ｉ型微結晶層５ｂを形成する。ｉ型微結晶層５ｂは、例えば以下の形成条件において形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、３０倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
ｉ型微結晶層５ｂの厚さは、十分な光吸収量を確保するため０．５μｍ以上が好ましく、１μｍ以上がより好ましい。一方、ｉ型微結晶層５ｂの厚さは、良好な生産性を確保する点で２０μｍ以下が好ましく１５μｍ以下がより好ましい。
このようにして、ラマン分光法により測定される、４８０ｃｍ-1におけるピークに対する５２０ｃｍ-1におけるピークのピーク強度比Ｉ520／Ｉ480が３以上１０以下である良好な結晶化率を有するｉ型微結晶層５ｂを形成できる。
＜ｎ型微結晶層５ｃ形成工程＞
次に、ｎ型微結晶層５ｃを形成する。ｎ型微結晶層５ｃは、例えば以下の形成条件によって形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ホスフィンガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
ｎ型微結晶層５ｃの厚さは、ｉ型微結晶層５ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ型微結晶層５ｃの光吸収量を抑えるためにはｎ型微結晶層５ｃの厚さができる限り薄いことが好ましく、通常５０ｎｍ以下とされる。
（４−５）第２電極６形成工程
次に、第３光電変換層５上に第２電極６を形成する。第２電極６は、透明導電膜６ａと金属膜６ｂとからなり、これらを順次形成する。透明導電膜６ａは、ＳｎＯ2、ＩＴＯ、ＺｎＯなどからなる。金属膜６ｂは、銀、アルミニウム等の金属からなる。透明導電膜６ａと金属膜６ｂは、ＣＶＤ、スパッタ、蒸着等の方法により形成される。透明導電膜６ａは、省略することもできる。
以上により、本実施形態の光電変換装置の製造工程が完了する。上記光電変換装置において、たとえば第２光電変換層４と第３光電変換層５との間に中間層を設けてもよく、このような中間層としては、たとえばＺｎＯ、ＳｎＯ2、ＩＴＯなどの透明導電膜や、ＳｉＮ、ＳｉＯなどから構成される層を例示することができる。
このようにして製造された光電変換装置は、本発明の成膜方法を含む工程により形成されているので、２ｍ2程度の大面積の基板を用いた場合であっても、半導体膜の厚さ方向のバンドギャプが高精度に制御されたものとなる。
なお、上記の説明においては、図２に示すような成膜室の数が複数あるマルチチャンバ方式のプラズマＣＶＤ装置を用いて半導体層を形成する場合を例示したが、シングルチャンバのプラズマＣＶＤ装置を用いても同様に行なうことができる。この場合は、ｐ型、ｉ型およびｎ型の半導体層を１個の成膜室内で形成するので、各工程間に公知のガス置換工程を設けることが好ましい。
マルチチャンバ方式のプラズマＣＶＤ装置を用いる場合たとえば、一般的には、ｐ型非晶質層３ａとバッファ層３ｂが第１成膜室２２０で形成され、ｉ型非晶質層３ｃが第２成膜室２３０で形成され、ｎ型半導体層３ｄが第３成膜室２４０で形成される。また、ｐ型非晶質層４ａおよびバッファ層４ｂと、ｐ型結晶室層５ａとは、それぞれ第１成膜室２２０で形成され、ｉ型非晶質層４ｃとｉ型微結晶層５ｂとは、それぞれ第２成膜室２３０で形成され、ｎ型半導体層４ｄとｎ型微結晶層５ｃとは、それぞれ第３成膜室２４０で形成されるが、このような形態に限定されず、さらに複数の成膜室を設けた装置により、ｐ型非晶質層とバッファ層とは、別々の成膜室で形成するなどの態様としてもよい。
＜実施の形態２＞
本実施の形態２においては、上記本発明の半導体膜の成膜方法を含む、図４および表２に示す構成からなる光電変換装置の製造方法に関し、上記実施の形態１とは第３光電変換層が、上記実施の形態１における第２光電変換層と同様の構成であること以外は、上記第１の実施の形態１と同様であるためその説明は省略する。
図４および表２に本実施の形態２における光電変換装置４００の断面の模式図を示す。図４に示すように、本実施の形態２における光電変換装置４００は、基板１上に第１電極２が設けられ、その上に第１導電型の半導体膜と、実質的に真性な半導体膜と、第１導電型と逆導電型を有する第２導電型の半導体膜とが積層されたｐｉｎ接合を有する光電変換層を含む。光電変換層の最上部に透明導電膜６ａと金属膜６ｂとからなる第２電極６が設けられる。上記光電変換装置４００においては、基板側から光が入射する。本実施の形態１において、第１導電型をｐ型とし、第２導電型をｎ型とする。
Figure 2010262976
本実施の形態２においては、上記実施の形態１における第３光電変換層５を、実施の形態１における第２光電変換層４と同じ構成とする。すなわち、本実施の形態２における第３光電変換層７は、上記第２光電変換層４上に形成され、第１導電型の半導体膜として非晶質ＳｉＣからなるｐ型非晶質層７ａと、非晶質Ｓｉ系半導体膜からなるｉ型非晶質層からなるバッファ層７ｂ1と、実質的に真性な半導体膜として非晶質ＳｉＧｅからなるｉ型非晶質層７ｃと、非晶質Ｓｉ系半導体膜からなるｉ型非晶質からなるバッファ層７ｂ2と、第１導電型と逆導電型を有する第２導電型の半導体膜として非晶質Ｓｉからなるｎ型半導体層７ｄとが積層された構造である。上記バッファ層は省略することもできる。
また、上記光電変換装置において、実施の形態１と同様に、たとえば第２光電変換層４と第３光電変換層５との間に中間層を設けてもよく、このような中間層としては、たとえばＺｎＯ、ＳｎＯ2、ＩＴＯなどの透明導電膜や、ＳｉＮ、ＳｉＯなどから構成される層を例示することができる。
ここで、第２光電変換層４における実質的に真性な半導体膜として非晶質ＳｉＧｅからなるｉ型非晶質層４ｃの禁制帯幅と、第３光電変換層７における実質的に真性な半導体膜として非晶質ＳｉＧｅからなるｉ型非晶質層７ｃの禁制帯幅とは、同等または第３光電変換層７における禁制帯幅が小さいものとすることで、入射光を広波長領域において有効に光電変換することができる。
上記禁制帯幅の関係を満たすようにするため、本実施の形態２においては、第２光電変換層４における実質的に真性な半導体膜として非晶質ＳｉＧｅからなるｉ型非晶質層４ｃの半導体膜の成膜条件におけるＤｕｔｙ比を、第３光電変換層７における実質的に真性な半導体膜として非晶質ＳｉＧｅからなるｉ型非晶質層７ｃの半導体膜の成膜条件におけるＤｕｔｙ比よりも大きくすればよい。たとえば、ｉ型非晶質層４ｃの半導体膜の成膜条件におけるＤｕｔｙ比を４０％としてｉ型非晶質層７ｃの半導体膜の成膜条件におけるＤｕｔｙ比を１０％とする場合が例示される。
禁制帯幅はその他、従来のようにガス流量の変化によっても調整できるが、大面積の光電変換装置を製造する場合は、その制御が十分ではない。一方、本発明のプラズマＣＶＤ法によるオン時間とオフ時間を変更することにより特定のＤｕｔｙ比を満たす範囲で成膜する場合は、所望のバンドギャップを精度よく実現することができる。
以下、実施例を挙げて本発明の成膜方法および光電変換装置の製造方法をより詳細に説明するが、本発明はこれらに限定されるものではない。
本実施例では、上記実施の形態１に沿って図１に示す構造の積層型光電変換装置１を、図２（ａ）に示すようなマルチチャンバ方式のプラズマＣＶＤ装置を用いて製造した。本実施例で用いられるプラズマＣＶＤ装置の各成膜室は、成膜室内の大きさが１ｍ×１ｍ×５０ｃｍのサイズである。各構成要素は、表１に示す材料と厚さで形成した。
以下、各工程について詳細に説明する。本実施例では、第２光電変換層における実質的に真性な半導体層（ｉ型非晶質層４ｃ）以外の半導体層は、連続放電プラズマで形成した。
１．第１光電変換層３形成工程
＜ｐ型非晶質層３ａ形成工程＞
まず、厚さ１μｍのＳｎＯ2からなる第１電極３が形成された厚さ４ｍｍの基板１上にｐ型非晶質層３ａとして、ｐ型非晶質シリコンカーバイドを形成した。ｐ型非晶質層３ａは、基板１の温度が２００℃、プラズマＣＶＤ装置の第１成膜室２２０内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０５Ｗ／ｃｍ2、第１成膜室２２０に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、Ｂ2Ｈ6ガス（０．１％水素希釈）８０ｓｃｃｍ、ＣＨ4ガス１５０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が２０倍の条件で形成し、その膜厚を１５ｎｍとした。
＜バッファ層３ｂ形成工程＞
次に、ｐ型非晶質層３ａ上にバッファ層３ｂとして、ｉ型非晶質シリコンカーバイドを形成した。バッファ層３ｂは、基板１の温度が２００℃、プラズマＣＶＤ装置の第１成膜室２２０内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０５Ｗ／ｃｍ2、第１成膜室２２０に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、ＣＨ4ガス１５０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１０倍の条件で成膜を開始し、ＣＨ4ガス流量が１５０ｓｃｃｍから０ｓｃｃｍまで徐々に減少するようにガス流量を制御して形成し、その膜厚を１０ｎｍとした。ここで、ＣＨ4ガス流量は徐々に減少するように制御しても良いし、段階的に減少するように制御しても良い。ＣＨ4ガス流量を徐々にあるいは段階的に減少させるように制御することにより、ｐ型非晶質層３ａとｉ型非晶質層３ｃの界面におけるバンドプロファイルの不連続性を緩和でき望ましい。
＜ｉ型非晶質層３ｃ形成工程＞
次に、バッファ層３ｂ上にｉ型非晶質層３ｃとしてｉ型非晶質シリコン層を形成した。ｉ型非晶質層３ｃは、基板１の温度が１８０℃、プラズマＣＶＤ装置の第２成膜室２３０内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０７Ｗ／ｃｍ2、第２成膜室２３０に導入される混合ガスが、ＳｉＨ4ガス３００ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が２０倍の条件で形成し、その膜厚を１００ｎｍとした。
＜ｎ型半導体層３ｄ形成工程＞
次に、ｉ型非晶質層３ｃ上にｎ型半導体層３ｄとして非晶質シリコン層を形成した。ｎ型半導体層３ｄは、基板１の温度が２００℃、プラズマＣＶＤ装置の第３成膜室２４０内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０５Ｗ／ｃｍ2、第３成膜室２４０に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、ＰＨ3ガス（１％水素希釈）３０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が５倍の条件で形成し、その膜厚を２５ｎｍとした。
２．第２光電変換層４形成工程
＜ｐ型非晶質層４ａ形成工程＞
次に、第１光電変換層３のｎ型半導体層３ｄ上に第２光電変換層４のｐ型非晶質層４ａとして、ｐ型非晶質シリコンカーバイドを形成した。形成条件は、第１光電変換層３のｐ型非晶質層３ａと同じである。
＜バッファ層４ｂ1形成工程＞
次に、ｐ型非晶質層４ａ上にバッファ層４ｂ1として、ｉ型非晶質シリコンカーバイドを形成した。形成条件は、第１光電変換層３のバッファ層３ｂと同じである。
＜ｉ型非晶質層４ｃ形成工程＞
次に、バッファ層４ｂ1上にｉ型非晶質層４ｃとしてｉ型非晶質シリコンゲルマニウム層を形成した。ｉ型非晶質層４ｃは、基板１の温度が２００℃、プラズマＣＶＤ装置の第２成膜室２３０内の圧力が５３０Ｐａ、カソード電極単位面積当たりの電力密度が０．０１Ｗ／ｃｍ2〜０．３Ｗ／ｃｍ2、第２成膜室２３０に導入される混合ガスが、ＧｅＨ4／（ＳｉＨ4＋ＧｅＨ4）が０．５％〜１０％、Ｈ2ガス／ＳｉＨ4ガスの流量比が１０倍の条件で形成し、その膜厚を５０ｎｍ〜５００ｎｍとした。
本実施例において、プラズマを生成するために印加する電力は間欠供給し、周波数１３．５６ＭＨｚで、オン時間を５００μ秒とし、オフ時間を変化させて、Ｄｕｔｙ比が、比較検討も含めて１００％（連続放電条件）〜１０％となるように調整した。Ｄｕｔｙ比は１０％、２０％、４０％、５０％、１００％に設定した。
＜バッファ層４ｂ2形成工程＞
次に、ｉ型非晶質層４ｃ上にバッファ層４ｂ2として、ｉ型非晶質シリコンを形成した。形成条件は、第１光電変換層３のバッファ層３ｃと同じである。
＜ｎ型半導体層４ｄ形成工程＞
次に、ｉ型非晶質層４ｃ上にｎ型半導体層４ｄとして非晶質シリコン層を形成した。形成条件は、第１光電変換層３のｎ型半導体層３ｄと同じである。
３．第３光電変換層５形成工程
＜ｐ型微結晶層５ａ形成工程＞
次に、第２光電変換層４のｎ型半導体層４ｄ上に、第３光電変換層５のｐ型微結晶層５ａとしてｐ型微結晶シリコン層を形成した。ｐ型微結晶層５ａは、基板１の温度が２００℃、プラズマＣＶＤ装置の第１成膜室２２０内の圧力が１０００Ｐａ、カソード電極単位面積当たりの電力密度が０．１５Ｗ／ｃｍ2、第１成膜室２２０に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、Ｂ2Ｈ6ガス（０．１％水素希釈）３０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１５０倍の条件で形成し、その膜厚を４０ｎｍとした。
＜ｉ型微結晶層５ｂ形成工程＞
次に、ｐ型微結晶層５ａ上にｉ型微結晶層５ｂとしてｉ型微結晶シリコン層を形成した。ｉ型微結晶層５ｂは、基板１の温度が２００℃、プラズマＣＶＤ装置の第２成膜室２３０内の圧力が２０００Ｐａ、カソード電極単位面積当たりの電力密度が０．１５Ｗ／ｃｍ2、第２成膜室２３０に導入される混合ガスが、ＳｉＨ4ガス２５０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１００倍の条件で形成し、その膜厚を２．５μｍとした。
＜ｎ型微結晶層５ｃ形成工程＞
次に、ｉ型微結晶層５ｂ上にｎ型微結晶層５ｄとしてｎ型微結晶シリコン層を形成した。ｎ型微結晶層５ｄは、基板１の温度が２００℃、プラズマＣＶＤ装置の第３成膜室２４０内の圧力が２０００Ｐａ、カソード電極単位面積当たりの電力密度が０．１５Ｗ／ｃｍ2、第３成膜室２４０に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、ＰＨ3ガス（１％水素希釈）３０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１５０倍の条件で形成し、その膜厚を４０ｎｍとした。
＜第２電極６形成工程＞
次に、スパッタ法により、厚さ０．０５μｍの透明導電膜６ａおよび厚さ０．１μｍの金属膜６ｂからなる第２電極６を形成し、積層型の光電変換装置を製造した。
（特性評価１）
上記のように形成された各Ｄｕｔｙ比を有する積層型の光電変換装置について、図５に示すように、第２光電変換層のｉ型非晶質層４ｃのＤｕｔｙ比（図５中Ｐｕｌｓｅ ｄｕｔｙ）とバンドギャップ（ｅＶ）との関係を求めた。バンドギャップ（ｅＶ）は、透過率および反射率測定を行い、測定結果から吸収係数を算出し、タウツプロットにより決定した。図５に示されるようにＤｕｔｙ比が５０％以下の場合は、バンドギャップとの間に比例関係が確認された。したがって、所望のバンドギャップをＤｕｔｙ比により調整できることが分かる。
（特性評価２）
上記のように形成された各Ｄｕｔｙ比を有する積層型の光電変換装置について、図６に示すように、第２光電変換層のｉ型非晶質層４ｃの膜中のＳｉＨ2結合／ＳｉＨ結合比を赤外分光法によりＳｉＨ2起因の吸収度及びＳｉＨ起因の吸収度を測定し、求めた。図６に示されるように、Ｄｕｔｙ比が５０％以下の場合には、ＳｉＨ2結合の割合が少なく、高品質な膜を成膜出来ることが示された。
（特性評価３）
上記のように形成された各Ｄｕｔｙ比を有する積層型の光電変換装置について、図７にオフ時間（図７中Ｐｕｌｓｅ ｏｆｆ ｔｉｍｅ）と膜中のＳｉＨ2／ＳｉＨ結合比との関係を示す。図７において、各光電変換装置はＤｕｔｙ比は２０％一定とし、オフ時間を２０μ秒、１００μ秒、２００μ秒、２０００μ秒としてｉ型非晶質層４ｃを成膜したものである。ＳｉＨ2／ＳｉＨ結合比は特性評価２に従い求めた値による。図７に示されるようにオフ時間が１００μ秒以上の場合は、ＳｉＨ2／ＳｉＨ結合比が低い値で維持されており、高品質の膜を安定して成膜できることが示された。
（特性評価４）
上記のように形成された各Ｄｕｔｙ比を有する積層型の光電変換装置について、図７にオフ時間（図８中Ｐｕｌｓｅ ｏｆｆ ｔｉｍｅ）とバンドギャップ（ｅＶ）との関係を示す。各光電変換装置は図７の特性評価３と同様にＤｕｔｙ比は２０％一定とし、オフ時間を２０μ秒、１００μ秒、２００μ秒、２０００μ秒としてｉ型非晶質層４ｃを成膜したものである。図８に示されるようにオフ時間は、バンドギャップの変化にはほとんど応答せず、上記特性評価１に示すように、Ｄｕｔｙ比がバンドギャップの制御において重要であることが示された。
（性能評価）
得られた受光面積１ｃｍ2の積層型の光電変換装置について、ＡＭ１．５（１００ｍＷ／ｃｍ2）照射条件下における電流−電圧特性光電変換効率を測定したところ、Ｄｕｔｙ比が１０％以上５０％以下である光劣化後の安定化光電変換効率が８．２％〜１１．４％であった。一方Ｄｕｔｙ比が１００％の場合は、光劣化後の安定化光電変換効率が７．２％であった。光劣化後とは、ＡＭ１．５（１００ｍＷ／ｃｍ2）光照射条件下、５０℃で、１０００時間照射後を意味する。
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の成膜方法は、光電変換装置の一工程に限られず、バンドギャップの調整を要する半導体装置の製造方法において適用することができる。
１００，４００ 光電変換装置、１ 基板、２ 第１電極、３ 第１光電変換層、３ａ ｐ型非晶質層、３ｂ バッファ層、３ｃ ｉ型非晶質層、３ｄ ｎ型半導体層、４ 第２光電変換層、４ａ ｐ型非晶質層、４ｂ1，４ｂ2 バッファ層、４ｃ ｉ型非晶質層、４ｄ ｎ型半導体層、５ 第３光電変換層、５ａ ｐ型微結晶層、５ｂ ｉ型微結晶層、５ｃ ｎ型微結晶層、６ 第２電極、６ａ 透明導電膜、６ｂ 金属膜、７ 第２光電変換層、７ａ ｐ型非晶質層、７ｂ1，７ｂ2 バッファ層、７ｃ ｉ型非晶質層、７ｄ ｎ型半導体層、８ ゲートバルブ、２０５ インピーダンス整合回路、２０６ ガス排気部、２０７ 圧力調整用バルブ、２０８ 電力供給部、２０８ａ 電力導入線、２０８ｂ 電力導入線、２０９ ガス排気口、２１１ ガス導入部、２１２ ガス、２２０ 第１成膜室、２３０ 第２成膜室、２４０ 第３成膜室、２２２，２３２，２４２ カソード電極、２２３，２３３，２４３ アノード電極。

Claims (8)

  1. 半導体膜をプラズマＣＶＤ法により製造する工程を含む半導体膜の成膜方法であって、
    前記プラズマＣＶＤ法により製造する半導体膜は、ＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜を含み、
    前記プラズマＣＶＤ法において、プラズマを生成するために印加する電力のオン時間またはオフ時間を変化させて間欠供給することにより、前記半導体膜の厚み方向のバンドギャップを制御し、
    前記電力のオン時間およびオフ時間は、オン時間／（オン時間＋オフ時間）×１００（％）をＤｕｔｙ比とすると、該Ｄｕｔｙ比が１０％以上５０％以下を満たす範囲において変化させる、半導体膜の成膜方法。
  2. 前記オフ時間は１００μｓｅｃ以上である、請求項１に記載の半導体膜の成膜方法。
  3. 前記半導体膜は、実質的に真性な半導体により構成される、請求項１または２に記載の半導体膜の成膜方法。
  4. 半導体膜をプラズマＣＶＤ法により製造する工程を含む光電変換装置の製造方法であって、
    前記半導体膜は、ＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜を含み、
    前記プラズマＣＶＤ法において、半導体膜の厚み方向に沿ってプラズマを生成するために印加する電力のオン時間またはオフ時間を変化させて間欠供給し、
    前記電力のオン時間およびオフ時間は、オン時間／（オン時間＋オフ時間）×１００（％）をＤｕｔｙ比とすると、該Ｄｕｔｙ比が１０％以上５０％以下を満たす範囲において変化させる、光電変換装置の製造方法。
  5. 前記光電変換装置は、第１導電型半導体膜と、実質的に真性な半導体膜と、前記第１導電型と逆導電型を有する第２導電型半導体膜とが積層された光電変換層を含み、
    前記実質的に真性な半導体膜は、前記プラズマＣＶＤ法により製造されたＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜である、請求項４に記載の光電変換装置の製造方法。
  6. 第１導電型半導体膜と、実質的に真性な半導体膜と、第１導電型と逆導電型を有する第２導電型半導体膜とが積層された光電変換層を複数含む光電変換装置の製造方法であって、
    前記製造方法は、前記半導体膜をプラズマＣＶＤ法により製造する工程を含み、
    複数の前記光電変換層から選択された２つの光電変換層における実質的に真性な半導体膜は、前記プラズマＣＶＤ法により製造されたＳｉＧｅ系化合物の非晶質膜またはＳｉＧｅ系化合物の微結晶膜であり、
    前記プラズマＣＶＤ法において、半導体膜の厚み方向に沿ってプラズマを生成するために印加する電力のオン時間またはオフ時間を変化させて間欠供給し、
    前記電力のオン時間およびオフ時間は、オン時間／（オン時間＋オフ時間）×１００（％）をＤｕｔｙ比とすると、該Ｄｕｔｙ比が１０％以上５０％以下を満たす範囲において変化させる、光電変換装置の製造方法。
  7. 前記２つの光電変換層のうち光入射側に位置する光電変換層における実質的に真性な半導体膜は、他方の実質的に真性な半導体膜よりも前記Ｄｕｔｙ比が大きい間欠電力を供給して成膜される請求項６に記載の光電変換装置の製造方法。
  8. 前記間欠供給される電力のオフ時間が１００μｓｅｃ以上であることを特徴とする請求項４から７のいずれかに記載の光電変換装置の製造方法。
JP2009110662A 2009-04-30 2009-04-30 半導体膜の成膜方法および光電変換装置の製造方法 Expired - Fee Related JP4761322B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009110662A JP4761322B2 (ja) 2009-04-30 2009-04-30 半導体膜の成膜方法および光電変換装置の製造方法
PCT/JP2010/057553 WO2010126080A1 (ja) 2009-04-30 2010-04-28 半導体膜の成膜方法および光電変換装置の製造方法
US13/318,259 US8450139B2 (en) 2009-04-30 2010-04-28 Method for manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009110662A JP4761322B2 (ja) 2009-04-30 2009-04-30 半導体膜の成膜方法および光電変換装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010262976A true JP2010262976A (ja) 2010-11-18
JP4761322B2 JP4761322B2 (ja) 2011-08-31

Family

ID=43032224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009110662A Expired - Fee Related JP4761322B2 (ja) 2009-04-30 2009-04-30 半導体膜の成膜方法および光電変換装置の製造方法

Country Status (3)

Country Link
US (1) US8450139B2 (ja)
JP (1) JP4761322B2 (ja)
WO (1) WO2010126080A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130019929A1 (en) * 2011-07-19 2013-01-24 International Business Machines Reduction of light induced degradation by minimizing band offset
TW201403852A (zh) * 2012-05-10 2014-01-16 Tel Solar Ag 對於光致劣化具有改良抗性之矽基太陽能電池
US10319872B2 (en) * 2012-05-10 2019-06-11 International Business Machines Corporation Cost-efficient high power PECVD deposition for solar cells

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05156451A (ja) * 1991-12-06 1993-06-22 Nissin Electric Co Ltd プラズマｃｖｄ法及び装置
JPH0685292A (ja) * 1992-09-04 1994-03-25 Kanegafuchi Chem Ind Co Ltd アモルファスシリコン系太陽電池の製造方法
JPH06291045A (ja) * 1992-06-29 1994-10-18 Nissin Electric Co Ltd シリコン膜の形成方法
JPH0737818A (ja) * 1993-07-16 1995-02-07 Ulvac Japan Ltd プラズマｃｖｄ成膜方法と装置
JPH07183550A (ja) * 1993-12-22 1995-07-21 Mitsui Toatsu Chem Inc 非晶質光電変換素子
JPH08222520A (ja) * 1995-02-17 1996-08-30 Sharp Corp 半導体薄膜の製造方法及びそれに用いるプラズマｃｖｄ装置
JPH11298004A (ja) * 1998-04-08 1999-10-29 Toshiba Corp 薄膜トランジスタ及び液晶表示装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618758A (en) 1995-02-17 1997-04-08 Sharp Kabushiki Kaisha Method for forming a thin semiconductor film and a plasma CVD apparatus to be used in the method
JP3684041B2 (ja) 1996-08-28 2005-08-17 キヤノン株式会社 光起電力素子
KR100251070B1 (ko) 1996-08-28 2000-04-15 미다라이 후지오 광기전력 소자
JPH1088358A (ja) 1996-09-12 1998-04-07 Canon Inc プラズマｃｖｄ法によるアモルファスシリコン系堆積膜の形成方法
JP4208281B2 (ja) 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
DE69936906T2 (de) * 1998-10-12 2008-05-21 Kaneka Corp. Verfahren zur Herstellung einer siliziumhaltigen photoelektrischen Dünnschicht-Umwandlungsanordnung
JP4646460B2 (ja) 2000-08-02 2011-03-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6703265B2 (en) 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3547716B2 (ja) 2001-03-13 2004-07-28 三洋電機株式会社 半導体薄膜の製造方法及び光起電力装置の製造方法
JP3960792B2 (ja) 2001-12-21 2007-08-15 シャープ株式会社 プラズマｃｖｄ装置、非晶質シリコン系薄膜の製造方法
US20090183771A1 (en) * 2006-06-23 2009-07-23 Hitoshi Sannomiya Plasma processing apparatus, plasma processing method and photoelectric conversion element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05156451A (ja) * 1991-12-06 1993-06-22 Nissin Electric Co Ltd プラズマｃｖｄ法及び装置
JPH06291045A (ja) * 1992-06-29 1994-10-18 Nissin Electric Co Ltd シリコン膜の形成方法
JPH0685292A (ja) * 1992-09-04 1994-03-25 Kanegafuchi Chem Ind Co Ltd アモルファスシリコン系太陽電池の製造方法
JPH0737818A (ja) * 1993-07-16 1995-02-07 Ulvac Japan Ltd プラズマｃｖｄ成膜方法と装置
JPH07183550A (ja) * 1993-12-22 1995-07-21 Mitsui Toatsu Chem Inc 非晶質光電変換素子
JPH08222520A (ja) * 1995-02-17 1996-08-30 Sharp Corp 半導体薄膜の製造方法及びそれに用いるプラズマｃｖｄ装置
JPH11298004A (ja) * 1998-04-08 1999-10-29 Toshiba Corp 薄膜トランジスタ及び液晶表示装置の製造方法

Also Published As

Publication number Publication date
US20120052619A1 (en) 2012-03-01
JP4761322B2 (ja) 2011-08-31
US8450139B2 (en) 2013-05-28
WO2010126080A1 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
JP4484886B2 (ja) 積層型光電変換装置の製造方法
US8962978B2 (en) Compositionally-graded and structurally-graded photovoltaic devices and methods of fabricating such devices
US20070023082A1 (en) Compositionally-graded back contact photovoltaic devices and methods of fabricating such devices
EP0895291A2 (en) Photovoltaic element and method of producing the same
US20100163100A1 (en) Photovoltaic Device and Process for Producing Same
JP2009503848A (ja) 組成傾斜光起電力デバイス及び製造方法並びに関連製品
US20100307574A1 (en) Solar cell and manufacturing method thereof
Shin et al. Optimization of intrinsic hydrogenated amorphous silicon deposited by very high-frequency plasma-enhanced chemical vapor deposition using the relationship between Urbach energy and silane depletion fraction for solar cell application
JP4761322B2 (ja) 半導体膜の成膜方法および光電変換装置の製造方法
JP4411337B2 (ja) 積層型光電変換装置
US20130167917A1 (en) Thin film type solar cells and manufacturing method thereof
JP5770294B2 (ja) 光電変換装置およびその製造方法
US8394709B2 (en) Process for producing photovoltaic device and deposition apparatus
US20100307573A1 (en) Solar cell and manufacturing method thereof
JP4642126B2 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
JP2004253417A (ja) 薄膜太陽電池の製造方法
JP5193981B2 (ja) 積層型光電変換装置及びその製造方法
JP3547716B2 (ja) 半導体薄膜の製造方法及び光起電力装置の製造方法
JP2013125841A (ja) 光電変換装置の製造方法
JP2004172269A (ja) シリコン光起電力素子の製造装置、シリコン光起電力素子及びその製造方法
JP2013149839A (ja) 光電変換装置の製造方法
JP2010283159A (ja) 太陽電池及びその製造方法
JP2009177223A (ja) 積層型光電変換装置
JP2010283160A (ja) 太陽電池及びその製造方法
JP2011014617A (ja) 太陽電池及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees