JP4484886B2 - 積層型光電変換装置の製造方法 - Google Patents

積層型光電変換装置の製造方法 Download PDF

Info

Publication number
JP4484886B2
JP4484886B2 JP2007012742A JP2007012742A JP4484886B2 JP 4484886 B2 JP4484886 B2 JP 4484886B2 JP 2007012742 A JP2007012742 A JP 2007012742A JP 2007012742 A JP2007012742 A JP 2007012742A JP 4484886 B2 JP4484886 B2 JP 4484886B2
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
gas
type amorphous
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007012742A
Other languages
English (en)
Other versions
JP2008181960A (ja
Inventor
善之 奈須野
泰明 石河
孝紀 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007012742A priority Critical patent/JP4484886B2/ja
Priority to US11/969,421 priority patent/US20080173348A1/en
Priority to EP08001050.7A priority patent/EP1953831A3/en
Publication of JP2008181960A publication Critical patent/JP2008181960A/ja
Application granted granted Critical
Publication of JP4484886B2 publication Critical patent/JP4484886B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、積層型光電変換装置及びその製造方法に関し、より詳しくは、プラズマＣＶＤ法等により製造される太陽電池、センサー等の積層型光電変換装置及びその製造方法に関する。
近年、ガスを原料としてプラズマＣＶＤ法により形成される薄膜光電変換装置が注目されている。このような薄膜光電変換装置の例として、シリコン系薄膜からなるシリコン系薄膜光電変換装置や、ＣＩＳ（ＣｕＩｎＳｅ2）化合物、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）化合物からなる薄膜光電変換装置等が挙げられ、開発が推進され生産量の拡大が進められている。これらの光電変換装置の大きな特徴は、大面積の安価な基板上に、プラズマＣＶＤ装置又はスパッタ装置のような形成装置を用いて半導体層又は金属電極膜を積層させ、その後、同一基板上に作製した光電変換装置をレーザパターニングにより分離接続させることにより、光電変換装置の低コスト化と高性能化とを両立できる可能性を有している点である。
このような薄膜光電変換装置の構造の一つとして、入射光を有効利用する積層型光電変換装置構造がある。積層型光電変換装置構造とは、入射光スペクトルを複数個の光電変換層で分割して受光するための構造であり、各波長帯域を吸収するのに適した禁制帯幅を有する半導体材料を用いた複数個の光電変換層を光の入射側から禁制帯幅の大きい順序で積層することにより、短波長の光は禁制帯幅の大きい光電変換層で長波長の光は禁制帯幅の小さい光電変換層でそれぞれ吸収させることができる。このため、光電変換層が１つの場合と比較してより広い波長帯域の太陽光を光電変換に寄与させることができるため、光電変換効率を向上させることが可能になる。
特許文献１には、光入射側の第一のｐｉｎ接合のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用いた積層型光電変換装置が開示されている。このような構成とすることにより、光を有効に利用し高い光電変換効率を実現するとともに、ｉ型非晶質シリコンの光劣化による影響を低減し光劣化後の光電変換効率を向上することができるとしている。
その他、３接合型の積層型光電変換装置としては、光入射側の第一のｐｉｎ接合のｉ型層としてアモルファスシリコンカーボンを用い、第二のｐｉｎ接合のｉ型層としてアモルファスシリコンゲルマニウムを用い、第三のｐｉｎ接合のｉ型層として第二のｐｉｎ接合のｉ型層より禁制帯幅が狭いアモルファスシリコンゲルマニウムを用いた積層型光電変換装置（ａ−ＳｉＣ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅ）が知られている。
特開平１１−２４３２１８号公報
しかしながら、上記特許文献１に開示された積層型光電変換装置においては、第１ｐｉｎ接合のｉ型層である非晶質シリコンの膜厚が５００〜２５００オングストローム、第２ｐｉｎ接合のｉ型層である微結晶シリコンの膜厚が０．５μｍ以上１．５μｍ以下、第３ｐｉｎ接合のｉ型層である微結晶シリコンの膜厚が１．５μｍ以上３．５μｍ以下が好ましいとされており、その膜厚が厚いため、膜形成に要する時間が長くなり量産に不向きであるといった問題がある。
また、ａ−ＳｉＣ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅ構造の積層型光電変換装置は、大面積基板にＳｉとＧｅの組成比が均一な膜を形成することが難しく、基板の大面積化を測ることが難しいといった問題がある。
本発明は、上記の点に鑑みてなされたものであり、良好な光電変換効率を有するとともに量産及び基板の大面積化に適した実用的な積層型光電変換装置及びその製造方法を提供するものである。
課題を解決するための手段及び発明の効果
本発明の積層型光電変換装置は、それぞれがｐｉｎ接合を有し且つシリコン系半導体からなる第１光電変換層、第２光電変換層及び第３光電変換層を光入射側から、この順に重ねて備え、第１及び第２光電変換層は、それぞれ、非晶質のシリコン系半導体からなるｉ型非晶質層を有し、第３光電変換層は、微結晶のシリコン系半導体からなるｉ型微結晶層を有する。
このような構成の積層型光電変換装置は、入射光を有効に利用し高い光電変換効率を有するとともに、量産において実用的タクトタイムを実現でき、基板の大面積化にも対応できる実用性の高い積層型光電変換装置を実現することができる。
また、一般に、ｉ型非晶質層が厚くなるほどｉ型非晶質層の光劣化が光電変換効率に与える影響が大きくなり、ｉ型非晶質層の単位膜厚あたりの光劣化特性が同じであっても光電変換効率をより大きく低下させるようになるが、本発明によれば、ｉ型非晶質層を有する光電変換層を２層形成することによって第１光電変換層に含まれるｉ型非晶質層を比較的薄くすることができ、これによって第１光電変換層に含まれるｉ型非晶質層の劣化を抑制することができる。
以下、種々の実施形態を例示する。
第１光電変換層のｉ型非晶質層の禁制帯幅は、第２光電変換層のｉ型非晶質層の禁制帯幅よりも大きくてもよい。この場合、禁制帯幅の大きさが、第１光電変換層のｉ型非晶質層＞第２光電変換層のｉ型非晶質層＞第３光電変換層のｉ型微結晶層となり、広い波長帯域の光を光電変換に寄与させることができる。
第１光電変換層のｉ型非晶質層の水素原子濃度は、第２光電変換層のｉ型非晶質層の水素原子濃度よりも高くてもよい。この場合、禁制帯幅の大きさを、第１光電変換層のｉ型非晶質層＞第２光電変換層のｉ型非晶質層とすることができる。
また、本発明は、それぞれがｐｉｎ接合を有し且つシリコン系半導体からなる第１光電変換層、第２光電変換層及び第３光電変換層を光入射側から、この順に重ねて形成する工程を備え、第１及び第２光電変換層は、それぞれ、非晶質のシリコン系半導体からなるｉ型非晶質層を有し、第３光電変換層は、微結晶のシリコン系半導体からなるｉ型微結晶層を有するように形成される積層型光電変換装置の製造方法も提供する。
このような製造方法により製造された積層型光電変換装置は、入射光を有効に利用し高い光電変換効率を有するとともに、量産において実用的タクトタイムを実現でき、基板の大面積化にも対応できる実用性の高い積層型光電変換装置を実現することができる。従って、本発明によれば、良質な積層型光電変換装置を量産性良く製造することが可能となる。
第１及び第２光電変換層は、第１光電変換層のｉ型非晶質層の禁制帯幅が第２光電変換層のｉ型非晶質層の禁制帯幅よりも大きくなるように形成されてもよい。この場合、禁制帯幅の大きさが、第１光電変換層のｉ型非晶質層＞第２光電変換層のｉ型非晶質層＞第３光電変換層のｉ型微結晶層となり、広い波長帯域の光を光電変換に寄与させることができる。
第１、第２及び第３光電変換層は、Ｈ2ガス及びＳｉＨ4ガスを含む原料ガスを使用したプラズマＣＶＤ法により形成され、第１及び第２光電変換層は、第１光電変換層のｉ型非晶質層を形成する際のＨ2／ＳｉＨ4のガス流量比が第２光電変換層のｉ型非晶質層を形成する際のＨ2／ＳｉＨ4のガス流量比よりも大きくなるように形成される。この場合、この場合、禁制帯幅の大きさを、第１光電変換層のｉ型非晶質層＞第２光電変換層のｉ型非晶質層とすることができる。
第１、第２及び第３光電変換層は、Ｈ2ガス及びＳｉＨ4ガスを含む原料ガスを使用したプラズマＣＶＤ法により形成され、第１光電変換層のｉ型非晶質層は、連続放電プラズマにより形成され、第２光電変換層のｉ型非晶質層は、パルス放電プラズマにより形成される。この場合、禁制帯幅の大きさを、第１光電変換層のｉ型非晶質層＞第２光電変換層のｉ型非晶質層とすることができる。
第１及び第２光電変換層のｉ型非晶質層は、同じ基板温度で形成される。この場合、生産効率が高くなる。
第１、第２及び第３光電変換層は、同一の成膜室内で連続して形成され、第１、第２及び第３光電変換層の形成前、第１及び第２光電変換層のｉ型非晶質層の形成前、及び第３光電変換層のｉ型微結晶層の形成前のそれぞれに、前記成膜室内を置換ガスによる置換するガス置換工程を備える。この場合、シングルチャンバ方式のプラズマＣＶＤ装置を使用して製造を行うことができるので、装置コストを低減することができる。また、上記ガス置換工程を備えることによって、前工程や外部からの不純物の濃度を低減し、良質の半導体層を形成することができる。
ここで示した種々の実施形態は、適宜互いに組み合わせることができる。
本発明の積層型光電変換装置（以下、「光電変換装置」とも呼ぶ。）は、それぞれがｐｉｎ接合を有し且つシリコン系半導体からなる第１光電変換層、第２光電変換層及び第３光電変換層を光入射側から、この順に重ねて備え、第１及び第２光電変換層は、それぞれ、非晶質のシリコン系半導体からなるｉ型非晶質層を有し、第３光電変換層は、微結晶のシリコン系半導体からなるｉ型微結晶層を有する。
「シリコン系半導体」とは、非晶質又は微結晶シリコン、又は非晶質又は微結晶シリコンに炭素やゲルマニウム又はその他の不純物が添加された半導体（シリコンカーバイド、シリコンゲルマニウム等）を意味する。「微結晶シリコン」とは、結晶粒径が小さい（数十から千Å程度）結晶シリコンと、非晶質シリコンとの混合相の状態のシリコンを意味する。微結晶シリコンは、例えば、結晶シリコン薄膜をプラズマＣＶＤ法などの非平衡プロセスを用いて低温で作製した場合に形成される。
第１光電変換層、第２光電変換層及び第３光電変換層は、全て同種のシリコン系半導体からなってもよく、互いに異なる種類のシリコン系半導体からなってもよい。
第１光電変換層、第２光電変換層及び第３光電変換層は、それぞれ、ｐ型半導体層、ｉ型半導体層及びｎ型半導体層を含んでおり、各半導体層は、シリコン系半導体からなる。光電変換層に含まれる各半導体層は、全て同種のシリコン系半導体からなってもよく、互いに異なる種類のシリコン系半導体からなってもよい。例えば、ｐ型半導体層とｉ型半導体層を非晶質シリコンで形成し、ｎ型半導体層を微結晶シリコンで形成してもよい。また、例えば、ｐ型半導体層とｎ型半導体層をシリコンカーバイド又はシリコンゲルマニウムで形成し、ｉ型半導体層をシリコンで形成してもよい。
また、ｐ型、ｉ型及びｎ型の各半導体層は、１層構造であっても複数層構造であってもよい。複数層構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
以下の説明において、非晶質のシリコン系半導体からなる半導体層を「非晶質層」と称し、微結晶のシリコン系半導体からなる半導体層を「微結晶層」と称し、非晶質又は微結晶のシリコン系半導体からなる層を「半導体層」と称する。
以下，本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は，例示であって，本発明の範囲は，図面や以下の記述中で示すものに限定されない。以下、スーパーストレート型構造の光電変換装置を例に挙げて説明を進めるが、以下の説明は、サブストレート型構造についても基本的に当てはまる。
１．光電変換装置の構成
まず、図１を用いて本実施形態の光電変換装置の構成について説明する。図１は、本実施形態の光電変換装置の構成を示す断面図である。
図１に示すように、本実施形態の光電変換装置１は、基板２上に、第１電極３、第１光電変換層５、第２光電変換層７、第３光電変換層９及び第２電極１１を重ねて備える。基板２及び第１電極３は、透光性を有しており、光は、基板２側から入射する。
第１光電変換層５は、ｐ型非晶質層５ａ、ｉ型非晶質層からなるバッファ層５ｂ、ｉ型非晶質層５ｃ及びｎ型半導体層５ｄをこの順に重ねて備える。第２光電変換層７は、ｐ型非晶質層７ａ、ｉ型非晶質層からなるバッファ層７ｂ、ｉ型非晶質層７ｃ及びｎ型半導体層７ｄをこの順に重ねて備える。第３光電変換層９は、ｐ型微結晶層９ａ、ｉ型微結晶層９ｂ及びｎ型微結晶層９ｃをこの順に重ねて備える。バッファ層５ｂ、７ｂは、省略することもできる。第２電極１１は、透明導電膜１１ａと金属膜１１ｂをこの順に重ねて備える。
ｐ型半導体層には、ボロン、アルミニウム等のｐ型不純物原子がドープされており、ｎ型半導体層にはリン等のｎ型不純物原子がドープされている。ｉ型半導体層は、完全にノンドープである半導体層であってもよく、微量の不純物を含む弱ｐ型又は弱ｎ型で光電変換機能を十分に備えている半導体層であってもよい。
第１光電変換層５のｉ型非晶質層５ｃは、第２光電変換層７のｉ型非晶質層７ｃよりも禁制帯幅が大きい。また、第２光電変換層７のｉ型非晶質層７ｃは、第３光電変換層９のｉ型微結晶層９ｂよりも禁制帯幅が大きい。従って、禁制帯幅の大きさが、第１光電変換層のｉ型非晶質層＞第２光電変換層のｉ型非晶質層＞第３光電変換層のｉ型微結晶層となり、広い波長帯域の光を光電変換に寄与させることができる。
なお、ｉ型非晶質層は、水素原子濃度が高いほど禁制帯幅が大きくなるので、ｉ型非晶質層５ｃの水素原子濃度をｉ型非晶質層７ｃよりも高くすることによって、ｉ型非晶質層５ｃの禁制帯幅をｉ型非晶質層７ｃよりも大きくしている。
なお、第１光電変換層５のｉ型非晶質層５ｃの禁制帯幅は、第２光電変換層７のｉ型非晶質層７ｃの禁制帯幅と同じかこれよりも小さくてもよい。この場合でも、第２光電変換層７のｉ型非晶質層７ｃは、第１光電変換層５のｉ型非晶質層５ｃが吸収しきれなかった光を吸収するのに寄与する。
２．プラズマＣＶＤ装置
次に、図２を用いて、上記の光電変換装置に含まれる半導体層を形成するためのプラズマＣＶＤ装置について説明する。図２は、本実施形態の光電変換装置の製造に用いられるプラズマＣＶＤ装置の概略断面図である。
図２に示す構成は、例示であり、別の構成の装置を用いて半導体層を形成してもよい。また、プラズマＣＶＤ以外の方法により半導体層を形成してもよい。ここでは、成膜室の数が１つであるシングルチャンバのプラズマＣＶＤ装置を例に挙げて説明を進めるが、その説明は、成膜室の数が複数であるマルチチャンバのプラズマＣＶＤ装置についても同様に当てはまる。
図２に示すように、本実施形態に用いられるプラズマＣＶＤ装置は、半導体層を内部で形成するための密閉可能な成膜室１０１と、成膜室１０１に置換ガスを導入するためのガス導入部１１０と、成膜室１０１から置換ガスを排気するためのガス排気部１１６とを備える。
より具体的には、図２のプラズマＣＶＤ装置は、密閉可能な成膜室１０１内に、カソード電極１０２及びアノード電極１０３が設置された平行平板型の電極構造を有する。カソード電極１０２とアノード電極１０３との電極間距離は、所望の処理条件に従って決定され、数ｍｍから数十ｍｍ程度とするのが一般的である。成膜室１０１外には、カソード電極１０２に電力を供給する電力供給部１０８と、電力供給部１０８とカソード電極１０２及びアノード電極１０３との間のインピーダンス整合を行うインピーダンス整合回路１０５が設置されている。
電力供給部１０８は、電力導入線１０６ａの一端に接続される。電力導入線１０６ａの他端は、インピーダンス整合回路１０５に接続されている。インピーダンス整合回路１０５には電力導入線１０６ｂの一端が接続され、該電力導入線１０６ｂ他端は、カソード電極１０２に接続されている。電力供給部１０８は、ＣＷ（連続波形）交流出力あるいはパルス変調（オンオフ制御）された交流出力のいずれを出力するものであっても良く、これらを切換えて出力できるものでも良い。
電力供給部１０８から出力される交流電力の周波数は、１３．５６ＭＨｚが一般的であるが、これに限られるものではなく、数ｋＨｚからＶＨＦ帯、さらにマイクロ波帯の周波数を使用しても良い。
一方、アノード電極１０３は電気的に接地されており、アノード電極１０３上には、基板１０７が設置される。基板１０７は、例えば第１電極３が形成された基板２である。基板１０７は、カソード電極１０２上に載置されても良いが、プラズマ中のイオンダメージによる膜質低下を低減するためアノード電極１０３上に設置されることが一般的である。
成膜室１０１には、ガス導入部１１０が設けられている。ガス導入部１１０からは、希釈ガス、材料ガス、ドーピングガス等のガス１１８が導入される。希釈ガスとしては、水素ガスを含むガス、材料ガスとしてはシラン系ガス、メタンガス、ゲルマンガス等が挙げられる。ドーピングガスとしては、ジボランガス等のｐ型不純物ドーピングガス、ホスフィンガス等のｎ型不純物ドーピングガスが挙げられる。
また、成膜室１０１には、ガス排気部１１６と圧力調整用バルブ１１７とが直列に接続され、成膜室１０１内のガス圧力が略一定に保たれる。ガス圧力は、成膜室内のガス導入部１１０及びガス排気口１１９の近傍で測定すると若干の誤差を生じるため、ガス導入部１１０及びガス排気口１１９から離れた位置で測定することが望ましい。この状態でカソード電極１０２に電力を供給することにより、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、ガス１１８を分解し、基板１０７上に半導体層を形成することができる。
ガス排気部１１６は、成膜室１０１内のガス圧力を１．０×１０-4Ｐａ程度の圧力に高真空排気できるものであってもよいが、装置の簡易化、低コスト化及びスループット向上の観点から、０．１Ｐａ程度の圧力とする排気能力を有するものを用いても良い。成膜室１０１の容積は、半導体デバイスの基板サイズの大型化に伴い大容量化している。このような成膜室１０１を高真空排気する場合、高性能なガス排気部１１６が必要となり、装置の簡易化及び低コスト化の観点から望ましくなく、簡易な低真空用のガス排気部１１６を使用することがより望ましい。
簡易な低真空用のガス排気部１１６としては、例えばロータリーポンプ、メカニカルブースターポンプ、ソープションポンプ等が挙げられ、これらを単独又は２以上の組合せで用いることが好ましい。
本実施形態で用いるプラズマＣＶＤ装置の成膜室１０１は例えば約１ｍ3のサイズとすることができる。典型的なガス排気部１１６としては、メカニカルブースターポンプとロータリーポンプとを直列に接続したものを使用することができる。
３．光電変換装置の製造方法
次に、上記の光電変換装置１の製造方法について説明する。光電変換装置１は、基板２上に、第１電極３、第１光電変換層５、第２光電変換層７、第３光電変換層９及び第２電極１１を光入射側から、順次形成することによって製造することができる。
本実施形態では、第１光電変換層５、第２光電変換層７及び第３光電変換層９の順で３つの光電変換層を形成しているが、例えば、第２電極１１上に、第３光電変換層９、第２光電変換層７及び第１光電変換層５の順で３つの光電変換層を形成してもよい。また、サブストレート構造の光電変換装置を形成する場合には、基板上に第３光電変換層９、第２光電変換層７及び第１光電変換層５の順で３つの光電変換層を形成することが好ましい。いずれの構造でも、光入射側から、第１光電変換層５、第２光電変換層７及び第３光電変換層９の順で配置されている点は同じである。
以下、図２に示すような成膜室の数が１つであるシングルチャンバのプラズマＣＶＤ装置を用いて半導体層を形成する場合を例にとって説明を進めるが、以下の説明は、マルチチャンバのプラズマＣＶＤ装置を用いて半導体層を形成する場合にも基本的に当てはまる。但し、マルチチャンバのプラズマＣＶＤ装置では、ｐ型、ｉ型及びｎ型の半導体層を別々の成膜室内で形成することができるため、後述するガス置換工程が省略可能である。
本実施形態の製造方法では、第１光電変換層５、第２光電変換層７及び第３光電変換層９を同一の成膜室で形成する。同一の成膜室で形成するとは、同一の成膜室内にある同一又は異なる電極を用いて第１から第３光電変換層５，７，９を形成することであり、同一の成膜室内の同一電極を用いて第１から第３光電変換層５，７，９を形成することが望ましい。また、第１から第３光電変換層５，７，９を途中で大気解放することなく連続して形成することが生産効率向上の点から望ましい。さらに、第１から第３光電変換層５，７，９を形成する際の基板温度は、同一であることが生産効率向上の点から望ましい。
以下、各電極又は光電変換層の形成する工程を詳述する。
３−１．第１電極形成工程
まず、基板２上に第１電極３を形成する。
基板２としては、プラズマＣＶＤ形成プロセスにおける耐熱性及び透光性を有するガラス基板、ポリイミド等の樹脂基板等が使用可能である。
第１電極３としては、ＳｎＯ2、ＩＴＯ、ＺｎＯなどの透明導電膜が使用可能である。これらは、ＣＶＤ、スパッタ、蒸着等の方法により形成することができる。
３−２．第１光電変換層形成工程
次に、得られた基板上に第１光電変換層５を形成する。上記の通り、第１光電変換層５は、ｐ型非晶質層５ａ、バッファ層５ｂ、ｉ型非晶質層５ｃ及びｎ型半導体層５ｄを有するので、各半導体層を順次形成する。
ｐ型非晶質層５ａの形成前（つまり、第１光電変換層５の形成前）と、ｉ型非晶質層５ｃの形成前には、成膜室１０１内の不純物の濃度を低減するために、成膜室１０１内を置換ガスにより置換するガス置換工程を実施する。成長室内１０１には、前工程で導入された不純物や基板搬入時に外部から混入する不純物が残留しており、この不純物が半導体層に取り込まれると半導体層の品質が悪化するので、予め成長室１０１内の不純物濃度を低減させておく。ガス置換工程は、ｐ型非晶質層７ａの形成前（つまり、第２光電変換層７の形成前）と、ｉ型非晶質層７ｃの形成前と、ｐ型結晶室層９ａの形成前（つまり、第３光電変換層９の形成前）と、ｉ型微結晶層９ｂの形成前にも行われる。なお、それぞれのガス置換工程は、同一条件で実施してもよく、互いに異なる条件で実施してもよい。
なお、マルチチャンバのプラズマＣＶＤ装置を使用する場合は、ガス置換工程を行う代わりに成膜室を変えることによって成膜室内の不純物濃度を低減させることができる。一般に、ｐ型非晶質層５ａとバッファ層５ｂが第１成膜室で形成され、ｉ型非晶質層５ｃが第２成膜室で形成され、ｎ型半導体層５ｄが第３成膜室で形成される。また、ｐ型非晶質層７ａ、バッファ層７ｂ及びｐ型結晶室層９ａは、第１成膜室で形成され、ｉ型非晶質層７ｃ及びｉ型微結晶層９ｂは、第２成膜室で形成され、ｎ型半導体層７ｄ及びｎ型微結晶層９ｃは、第３成膜室で形成される。ｐ型非晶質層とバッファ層は、別々の成膜室で形成してもよい。
以下、第１光電変換層５の形成工程について詳述する。
３−２（１）ガス置換工程
成膜室１０１内に第１電極３を形成した基板２を設置し、その後、成膜室１０１を置換ガスで置換するガス置換工程を実施する。このガス置換工程は、半導体層が形成される基板を成膜室１０１に搬入したときに成膜室１０１外から混入する不純物の濃度を低減するために行われる。また、光電変換装置を繰り返し製造する場合には、第１から第３光電変換層が繰り返し形成されるため、前に形成した第３光電変換層９のｎ型微結晶層９ｃが成膜室１０１内の内壁及び電極等に付着しているため、その第３光電変換層９のｎ型微結晶層９ｃから放出される不純物、特に第３光電変換層９のｎ型微結晶層９ｃの導電型を決定する不純物の第１光電変換層５のｐ型非晶質層５ａへの混入が問題となる。そこで、ｐ型非晶質層５ａを形成する前にガス置換工程を行って、ｐ型非晶質層５ａへのｎ型不純物の混入量を低減する。
これにより、第１光電変換層５のｐ型非晶質層５ａとして良質な半導体層を形成することができる。ここで、ｐ型非晶質層５ａには、通常、ｐ導電型不純物を１×１０20ｃｍ-3程度含ませるので、混入したｎ導電型不純物濃度が二桁少ない１×１０18ｃｍ-3程度以下であれば、良好な光電変換特性が得られる。
ガス置換工程は、例えば、成膜室１０１内に置換ガスとして例えば水素ガスを導入し（置換ガス導入工程）、成膜室１０１内の圧力が所定の圧力（例えば１００Ｐａから１０００Ｐａ程度）に達したときに水素ガスの導入を停止し、さらに、成膜室１０１内の圧力が所定の圧力（例えば１Ｐａから１０Ｐａ程度）になるまで排気する（排気工程）一連のサイクルによって実施することができる。このサイクルは、複数回繰り返しても良い。
上記１サイクルに要する時間は数秒から数十秒程度とすることができる。具体的には、置換ガス導入工程を１〜５秒間かけて行ない、排気工程を３０〜６０秒間かけて行うことができる。このような短い時間で行っても、複数回繰り返すことにより、成膜室内の不純物濃度を低減することができる。よって本実施形態の光電変換装置の製造方法は量産装置に適用した場合にも実用的である。
本実施形態においては、成膜室１０１の内部における置換ガス導入後圧力及び置換ガス排気後圧力をあらかじめ設定し、置換ガス導入工程においては成膜室１０１からの排気を停止し、成膜室１０１の内部の圧力が該置換ガス導入後圧力以上となったときに置換ガスの導入を停止して置換ガス導入工程を終了させ、排気工程においては置換ガスの導入を停止し、成膜室１０１の内部の圧力が該置換ガス排気後圧力以下となったときに排気を停止して排気工程を終了させることが好ましい。
サイクルの繰り返し回数を増加させることにより、また、置換ガス排気後圧力Ｍに対する置換ガス導入後圧力ｍの比率（Ｍ／ｍ）を小さくすることにより、成膜室１０１内に存在する不純物の濃度をより低減することができる。
また、本実施形態においては、置換ガスとして水素ガスを使用する場合を例に説明しているが、別の実施形態においては、置換ガスとして、シランガス等の、ｉ型層の形成に用いられるガスのいずれかを使用しても良い。ｉ型層の形成に用いられるガスは、ｐ型、ｉ型及びｎ型の半導体層の形成のいずれにも使用される。従って、置換ガスとしてｉ型層の形成に用いられるガスを用いる場合、このガスから半導体層中に不純物が混入することがなくなるため好ましい。
また、別の実施形態においては、半導体層の膜質に影響を与えない不活性ガス等を置換ガスとして使用しても良い。特に、原子量の大きなガスは、成膜室１０１内を排気した際に成膜室１０１内に残り易く、置換ガスとして適している。不活性ガスとしては、例えば、アルゴンガス、ネオンガス、キセノンガス等が挙げられる。
また、置換ガスは、ｉ型層の形成に用いられるガスのいずれか１種以上と、１種以上の不活性ガスとの混合ガスであってもよい。
３−２（２）ｐ型非晶質層形成工程
次に、ｐ型非晶質層５ａを形成する。以下、ｐ型非晶質層５ａの形成工程について説明する。
まず、成膜室１０１内を０．００１Ｐａまで排気し、基板温度を２００℃以下に設定することができる。その後、ｐ型非晶質層５ａを形成する。成膜室１０１内に混合ガスを導入し、排気系に設けられた圧力調整用バルブ１１７により成膜室１０１内の圧力を略一定に保つ。成膜室１０１内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。成膜室１０１内に導入される混合ガスとしては、例えばシランガス、水素ガス及びジボランガスを含むガスを使用でき、さらに光吸収量を低減するために炭素原子を含むガス（例えばメタンガス）を含ませることができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましい。
成膜室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、ｐ型非晶質層５ａを形成する。カソード電極１０２の単位面積あたりの電力密度は、０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
上記のようにして所望の厚さのｐ型非晶質層５ａを形成した後、交流電力の投入を停止し、成膜室１０１内を真空排気する。
ｐ型非晶質層５ａの厚さは、ｉ型非晶質層５ｃに十分な内部電界を与える点で、２ｎｍ以上が好ましく、５ｎｍ以上がより好ましい。また、ｐ型非晶質層５ａの厚さは、非活性層の入射側の光吸収量を抑えることが必要である点で、５０ｎｍ以下が好ましく、３０ｎｍ以下がより好ましい。
３−２（３）バッファ層形成工程
次に、バッファ層５ｂとしてｉ型非晶質層を形成する。まず、成膜室１０１内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気する。基板温度は２００℃以下に設定することができる。次に、成膜室１０１内に混合ガスを導入し、圧力調整用バルブ１１７により成膜室１０１内の圧力を略一定に保つ。成膜室１０１内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。成膜室１０１内に導入される混合ガスとしては、例えばシランガス及び水素ガスを含むガスを使用することができ、さらに光吸収量を低減するために炭素原子を含むガス（例えばメタンガス）を含ませることができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましい。
成膜室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、バッファ層５ｂであるｉ型非晶質層を形成する。カソード電極１０２の単位面積あたりの電力密度は、０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
上記のようにして、バッファ層５ｂとして所望の厚さのｉ型非晶質層を形成した後、交流電力の投入を停止し、成膜室１０１内を真空排気する。
バッファ層５ｂであるｉ型非晶質層を形成することにより、成膜室１０１内の雰囲気中のボロン原子濃度が低下し、次に形成されるｉ型非晶質層５ｃへのボロン原子の混入を低減することができる。
バッファ層５ｂであるｉ型非晶質層の厚さは、ｐ型非晶質層５ａからｉ型非晶質層５ｃへのボロン原子の拡散を抑えるために２ｎｍ以上が望ましい。一方、光吸収量を抑えｉ型非晶質層５ｃへ到達する光を増大させるためにはできる限り薄いことが望ましい。バッファ層５ｂの厚さは、通常５０ｎｍ以下とされる。
３−２（４）ガス置換工程
次に、「３−２（１）ガス置換工程」と同様の方法により、ガス置換工程を行う。
成膜室１０１内の内壁及び電極等には前工程で形成したｐ型非晶質層５ａが付着しているため、ｐ型非晶質層５ａから放出される不純物、特にｐ型非晶質層５ａの導電型を決定する不純物のｉ型非晶質層５ｃへの混入が問題となるが、ｉ型非晶質層５ｃを形成する前にガス置換工程を行うことによって、ｉ型非晶質層５ｃへの上記不純物の混入量を低減することができる。これにより、ｉ型非晶質層５ｃとして良質な半導体層を形成することができる。
３−２（５）ｉ型非晶質層形成工程
次に、ｉ型非晶質層５ｃを形成する。まず、成膜室１０１内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気する。基板温度を２００℃以下に設定することができる。次に、成膜室１０１内に混合ガスを導入し、圧力調整用バルブ１１７により成膜室１０１内の圧力を略一定に保つ。成膜室１０１内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。成膜室１０１内に導入される混合ガスとしては、例えばシランガス及び水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が好ましく、５倍以上３０倍以下がさらに好ましく、良好な膜質のｉ型非晶質層５ｃを形成することができる。
成膜室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、ｉ型非晶質層５ｃを形成する。カソード電極１０２の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
上記のようにして所望の厚さのｉ型非晶質層５ｃを形成した後、交流電力の投入を停止し、成膜室１０１内を真空排気する。
ｉ型非晶質層５ｃの厚さは、光吸収量、光劣化による光電変換特性の低下を考慮して、０．０５μｍから０．２５μｍの値に設定されることが好ましい。
３−２（６）ｎ型半導体層形成工程
次に、ｎ型半導体層５ｄを形成する。まず、成膜室１０１内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気する。基板温度は２００℃以下、例えば１５０℃に設定することができる。次に、成膜室１０１内に混合ガスを導入し、圧力調整用バルブ１１７により成膜室１０１内の圧力を略一定に保つ。成膜室１０１内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。成膜室１０１内に導入される混合ガスとしては、シランガス、水素ガス及びホスフィンガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、５倍以上３００倍以下とすることができ、ｎ型微結晶層を形成する場合には、３０倍から３００倍程度が好ましい。
成膜室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、非晶質又は微結晶のｎ型半導体層５ｄを形成する。カソード電極１０２の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
ｎ型半導体層５ｄの厚さは、ｉ型非晶質層５ｃに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ型半導体層５ｄの光吸収量を抑えるためにはできる限り薄いことが好ましく、通常５０ｎｍ以下とされる。
以上により、ｉ型非晶質層５ｃを備える第１光電変換層５を形成することができる。
３−３．第２光電変換層形成工程
次に、得られた基板上に第２光電変換層７を形成する。上記の通り、第２光電変換層７は、ｐ型非晶質層７ａ、バッファ層７ｂ、ｉ型非晶質層７ｃ及びｎ型半導体層７ｄを有するので、各半導体層を順次形成する。第２光電変換層７は、第１光電変換層５と同様の形成方法により形成することができる。ただし、ｉ型非晶質層７ｃの厚み及び形成条件が異なる。また、ｉ型非晶質層７ｃ以外の半導体層の厚み及び形成条件は同じであっても異なっていてもよい。
以下、第２光電変換層７の形成工程について詳述する。
３−３（１）ガス置換工程
次に、「３−２（１）ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程を実施することにより、ｎ型半導体層５ｄ形成時に成膜室１０１内の内壁及び電極等に付着したｎ型半導体層から放出される不純物、特にｎ型半導体層５ｄの導電型を決定する不純物のｐ型非晶質層７ａへの混入量を低減することができる。これにより、ｐ型非晶質層７ａとして良質な半導体層を形成することができる。ここで、ｐ型非晶質層７ａにはｐ導電型不純物を１×１０20ｃｍ-3程度含ませているので、混入したｎ導電型不純物濃度が二桁少ない１×１０18ｃｍ-3程度以下であれば、良好な光電変換特性が得られる。
３−３（２）ｐ型非晶質層形成工程
次に、第１光電変換層５のｐ型非晶質層５ａと同様の方法により、ｐ型非晶質層７ａを形成する。
３−３（３）バッファ層形成工程
次に、第１光電変換層５のバッファ層５ｂと同様の方法により、バッファ層７ｂを形成する。
３−３（４）ガス置換工程
次に、「３−２（１）ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第１光電変換層５のｉ型非晶質層５ｃを形成する前に行われるガス置換工程と同様の効果を得ることができる。
３−３（５）ｉ型非晶質層形成工程
次に、ｉ型非晶質層７ｃを形成する。
ｉ型非晶質層７ｃの厚みは、光吸収量、光劣化による光電変換特性の低下を考慮して、０．１μｍから０．７μｍの値に設定されることが好ましい。
また、第２光電変換層７のｉ型非晶質層７ｃの禁制帯幅は、第１光電変換層５のｉ型非晶質層５ｃの禁制帯幅よりも狭いことが望ましい。このような禁制帯幅とすることにより、第１光電変換層５で吸収できなかった波長帯の光を第２光電変換層７で吸収することができ、入射光を有効に利用することができるからである。
ｉ型非晶質層７ｃの禁制帯幅を狭くするために、膜形成時の基板温度を高く設定することができる。基板温度を高くすることにより膜中に含有される水素原子濃度を減らし、禁制帯幅の狭いｉ型非晶質層７ｃを形成することができる。すなわち、第２光電変換層７のｉ型非晶質層７ｃ形成時の基板温度を、第１光電変換層５のｉ型非晶質層５ｃ形成時の基板温度より高くすれば良い。これにより、第１光電変換層５のｉ型非晶質層５ｃ中の水素原子濃度を、第２光電変換層７のｉ型非晶質層７ｃ中の水素原子濃度よりも高くすることができ、第１光電変換層５のｉ型非晶質層５ｃの禁制帯幅が、第２光電変換層７のｉ型非晶質層７ｃの禁制帯幅より大きい積層型光電変換装置を製造することができる。
また、ｉ型非晶質層７ｃ形成時に成膜室１０１に導入される混合ガスの水素ガス／シランガス流量比を小さくすることにより、ｉ型非晶質層７ｃ中に含有される水素原子濃度を減らし、禁制帯幅の狭いｉ型非晶質層７ｃを形成することができる。すなわち、第２光電変換層７のｉ型非晶質層７ｃ形成時の混合ガスの水素ガス／シランガス流量比を、第１光電変換層５のｉ型非晶質層５ｃ形成時より小さくすれば良い。これにより、第１光電変換層５のｉ型非晶質層５ｃ中の水素原子濃度を、第２光電変換層７のｉ型非晶質層７ｃ中の水素原子濃度よりも高くすることができ、第１光電変換層５のｉ型非晶質層５ｃの禁制帯幅が、第２光電変換層７のｉ型非晶質層７ｃの禁制帯幅より大きい積層型光電変換装置を製造することができる。
さらに、ｉ型非晶質層を連続放電プラズマにより形成する場合と、パルス放電プラズマにより形成する場合で、ｉ型非晶質層の禁制帯幅を調整することも可能である。ｉ型非晶質層を連続放電プラズマにより形成するとパルス放電プラズマにより形成した場合より、成膜されるｉ型非晶質層中に含まれる水素原子濃度を多くすることができる。
従って、第１光電変換層５のｉ型非晶質層５ｃを連続放電プラズマにより形成し、第２光電変換層７のｉ型非晶質層７ｃをパルス放電プラズマにより形成できるように、プラズマ発生用の供給電力を切換えることにより、第１光電変換層５のｉ型非晶質層５ｃの禁制帯幅が、第２光電変換層７のｉ型非晶質層７ｃの禁制帯幅より大きい積層型光電変換装置を製造することができる。
上記第１光電変換層５のｉ型非晶質層５ｃ及び第２光電変換層７のｉ型非晶質層７ｃ形成時の基板温度の設定、水素ガス／シランガス流量比の設定及び連続放電／パルス放電の切換は、それぞれ別々に設定しても良いし、各設定を併用しても良い。特に、第１光電変換層５のｉ型非晶質層５ｃ及び第２光電変換層７のｉ型非晶質層７ｃ形成時の基板温度が同一である場合、水素ガス／シランガス流量比の設定及び連続放電／パルス放電の切換を併用すると、ｉ型非晶質層中に含有される水素原子濃度を大きく変化させることができ望ましい。
３−３（６）ｎ型半導体層形成工程
次に、第１光電変換層５のｎ型半導体層５ｄと同様の方法により、ｎ型半導体層７ｄを形成する。
３−４．第３光電変換層形成工程
次に、得られた基板上に第３光電変換層９を形成する。上記の通り、第３光電変換層９は、ｐ型微結晶層９ａ、ｉ型微結晶層９ｂ及びｎ型微結晶層９ｃを有するので、各半導体層を順次形成する。
以下、第３光電変換層９の形成工程について詳述する。
３−４（１）ガス置換工程
まず、「３−２（１）ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第２光電変換層７形成前に行われるガス置換工程と同様の効果を有する。
３−４（２）ｐ型微結晶層形成工程
次に、第２光電変換層７上にｐ型微結晶層９ａを形成する。ｐ型微結晶層９ａは、例えば以下の形成条件において形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室１０１内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極１０２の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
成膜室１０１内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ジボランガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
ｐ型微結晶層９ａの厚さは、ｉ型微結晶層９ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｐ型微結晶層９ａの光吸収量を抑えｉ型微結晶層９ｂへ到達する光を増大させるためには、ｐ型微結晶層９ａの厚さはできる限り薄いことが望ましく、通常５０ｎｍ以下とされる。
３−４（３）ガス置換工程
次に、「３−２（１）ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第１光電変換層５のｉ型非晶質層５ｃ及び第２光電変換層７のｉ型非晶質層７ｃを形成する前に行われるガス置換工程と同様の効果を有する。
３−４（４）ｉ型微結晶層形成工程
次に、ｉ型微結晶層９ａを形成する。ｉ型微結晶層９ｂは、例えば以下の形成条件において形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室１０１内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極１０２の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
成膜室１０１内に導入される混合ガスとしては、例えば、シランガス、水素ガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、３０倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
ｉ型微結晶層９ｂの厚さは、十分な光吸収量を確保するため０．５μｍ以上が好ましく、１μｍ以上がより好ましい。一方、ｉ型微結晶層９ｂの厚さは、良好な生産性を確保する点で２０μｍ以下が好ましく１５μｍ以下がより好ましい。
このようにして、ラマン分光法により測定される、４８０ｎｍ-1におけるピークに対する５２０ｎｍ-1におけるピークのピーク強度比Ｉ520／Ｉ480が３以上１０以下である良好な結晶化率を有するｉ型微結晶層９ｂを形成できる。
３−４（５）ｎ型微結晶層形成工程
次に、ｎ型微結晶層９ｃを形成する。ｎ型微結晶層９ｃは、例えば以下の形成条件によって形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室１０１内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極１０２の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
成膜室１０１内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ホスフィンガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
ｎ型微結晶層９ｃの厚さは、ｉ型微結晶層９ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ型微結晶層９ｃの光吸収量を抑えるためにはｎ型微結晶層９ｃの厚さができる限り薄いことが好ましく、通常５０ｎｍ以下とされる。
３−５．第２電極形成工程
次に、第３光電変換層９上に第２電極１１を形成する。第２電極１１は、透明導電膜１１ａと金属膜１１ｂと有しているので、これらを順次形成する。
透明導電膜１１ａは、ＳｎＯ2、ＩＴＯ、ＺｎＯなどからなる。金属膜１１ｂは、銀、アルミニウム等の金属からなる。透明導電膜１１ａと金属膜１１ｂは、ＣＶＤ、スパッタ、蒸着等の方法により形成される。透明導電膜１１ａは、省略することもできる。
以上により、本実施形態の光電変換装置の製造工程が完了する。以下、本発明の実施例について説明する。
実施例１では、図１に示す構造の積層型光電変換装置１を、図２に示すような成膜室１０１を複数有するマルチチャンバ方式のプラズマＣＶＤ装置を用いて製造した。本実施例で用いられるプラズマＣＶＤ装置の成膜室は、成膜室内の大きさが１ｍ×１ｍ×５０ｃｍのサイズである。各構成要素は、表１に示す材料と厚さで形成した。ｐ型半導体層５ａ，７ａ及びバッファ層５ｂ，７ｂと、ｉ型半導体層５ｃ，７ｃ，９ｂと、ｎ型半導体層５ｄ，７ｄ，９ｃは、それぞれ別々の成膜室１０１で形成した。
Figure 0004484886
以下、各工程について詳細に説明する。本実施例では、全ての半導体層は、連続放電プラズマで形成した。
１．第１光電変換層形成工程
１−１．ｐ型非晶質層形成工程
まず、厚さ１μｍの第１電極３が形成された厚さ４ｍｍの基板２上にｐ型非晶質層５ａとして、ｐ型非晶質シリコンカーバイドを形成した。ｐ型非晶質層５ａは、基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、Ｂ2Ｈ6ガス（０．１％水素希釈）８０ｓｃｃｍ、ＣＨ4ガス１５０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が２０倍の条件で形成し、その膜厚を１５ｎｍとした。
１−２．バッファ層形成工程
次に、ｐ型非晶質層５ａ上にバッファ層５ｂとして、ｉ型非晶質シリコンカーバイドを形成した。バッファ層５ｂは、基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、ＣＨ4ガス１５０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１０倍の条件で成膜を開始し、ＣＨ4ガス流量が１５０ｓｃｃｍから０ｓｃｃｍまで徐々に減少するようにガス流量を制御して形成し、その膜厚を１０ｎｍとした。ここで、ＣＨ4ガス流量は徐々に減少するように制御しても良いし、段階的に減少するように制御しても良い。ＣＨ4ガス流量を徐々にあるいは段階的に減少させるように制御することにより、ｐ型非晶質層５ａとｉ型非晶質層５ｃの界面におけるバンドプロファイルの不連続性を緩和でき望ましい。
１−３．ｉ型非晶質層形成工程
次に、バッファ層５ｂ上にｉ型非晶質層５ｃとしてｉ型非晶質シリコン層を形成した。ｉ型非晶質層５ｃは、基板２の温度が１８０℃、プラズマＣＶＤ成膜室１０１内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０７Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス３００ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が２０倍の条件で形成し、その膜厚を１００ｎｍとした。
１−４．ｎ型半導体層形成工程
次に、ｉ型非晶質層５ｃ上にｎ型半導体層（ここでは非晶質層）５ｄとして非晶質シリコン層を形成した。ｎ型半導体層５ｄは、基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、ＰＨ3ガス（１％水素希釈）３０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が５倍の条件で形成し、その膜厚を２５ｎｍとした。
２．第２光電変換層形成工程
２−１．ｐ型非晶質層形成工程
次に、第１光電変換層５のｎ型半導体層５ｄ上に第２光電変換層７のｐ型非晶質層７ａとして、ｐ型非晶質シリコンカーバイドを形成した。形成条件は、第１光電変換層５のｐ型非晶質層５ａと同じである。
２−２．バッファ層形成工程
次に、ｐ型非晶質層７ａ上にバッファ層７ｂとして、ｉ型非晶質シリコンカーバイドを形成した。形成条件は、第１光電変換層５のバッファ層５ｂと同じである。
２−３．ｉ型非晶質層形成工程
次に、バッファ層７ｂ上にｉ型非晶質層７ｃとしてｉ型非晶質シリコン層を形成した。ｉ型非晶質層７ｃは、基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０７Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス３００ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が２０倍の条件で形成し、その膜厚を３００ｎｍとした。
本実施例において、第１光電変換層５のｉ型非晶質層５ｃの形成時の基板温度（１８０℃）を、第２光電変換層７のｉ型非晶質層７ｃの形成時の基板温度（２００℃）より低くした。これにより、第１光電変換層５のｉ型非晶質層５ｃ中に含まれる水素濃度を第２光電変換層７のｉ型非晶質層７ｃより大きくし、第１光電変換層５のｉ型非晶質層５ｃの禁制帯幅が第２光電変換層７のｉ型非晶質層７ｃより大きくなるようにした。
２−４．ｎ型半導体層形成工程
次に、ｉ型非晶質層７ｃ上にｎ型半導体層（ここでは非晶質層）７ｄとして非晶質シリコン層を形成した。形成条件は、第１光電変換層５のｎ型半導体層５ｄと同じである。
３．第３光電変換層形成工程
３−１．ｐ型微結晶層形成工程
次に、第２光電変換層７のｎ型半導体層７ｄ上に、第３光電変換層９のｐ型微結晶層９ａとしてｐ型微結晶シリコン層を形成した。ｐ型微結晶層９ａは、基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が１０００Ｐａ、カソード電極単位面積当たりの電力密度が０．１５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、Ｂ2Ｈ6ガス（０．１％水素希釈）３０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１５０倍の条件で形成し、その膜厚を４０ｎｍとした。
３−２．ｉ型微結晶層形成工程
次に、ｐ型微結晶層９ａ上にｉ型微結晶層９ｂとしてｉ型微結晶シリコン層を形成した。ｉ型微結晶層９ｂは、基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が２０００Ｐａ、カソード電極単位面積当たりの電力密度が０．１５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス２５０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１００倍の条件で形成し、その膜厚を２．５μｍとした。
３−３．ｎ型微結晶層形成工程
次に、ｉ型微結晶層９ｂ上にｎ型微結晶層９ｄとしてｎ型微結晶シリコン層を形成した。ｎ型微結晶層９ｄは、基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が２０００Ｐａ、カソード電極単位面積当たりの電力密度が０．１５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、ＰＨ3ガス（１％水素希釈）３０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１５０倍の条件で形成し、その膜厚を４０ｎｍとした。
４．第２電極形成工程
次に、スパッタ法により、厚さ０．０５μｍの透明導電膜１１ａ及び厚さ０．１μｍの金属膜１１ｂからなる第２電極１１を形成し、積層型光電変換装置を製造した。
５．性能評価
得られた受光面積１ｃｍ2の積層型光電変換装置について、ＡＭ１．５（１００ｍＷ／ｃｍ2）照射条件下における電流−電圧特性光電変換効率を測定したところ、光劣化後の安定化光電変換効率が１２．７％であった。光劣化後とは、ＡＭ１．５（１００ｍＷ／ｃｍ2）光照射条件下、２５℃で、１０００時間照射後を意味する。
６．関連実験
上記実施例では、ｉ型非晶質層５ｃの形成時の基板温度（１８０℃）をｉ型非晶質層７ｃの形成時の基板温度（２００℃）より低くすることによって、ｉ型非晶質層５ｃの禁制帯幅をｉ型非晶質層７ｃの禁制帯幅よりも大きくしたが、ｉ型非晶質層５ｃ、７ｃの禁制帯幅を制御する方法としては、ｉ型非晶質層を形成する際にＨ2ガス／ＳｉＨ4ガスの流量比を制御する方法や、ｉ型非晶質層を連続放電プラズマとパルス放電プラズマを切換えて形成する方法もある。この関連実験では、これらの方法によって禁制帯幅が制御できることを示す。
この関連実験では、ｉ型非晶質層を形成する際のＳｉＨ4ガス流量を１５０ｓｃｃｍで一定とし、Ｈ2ガス流量を変化させることによりＨ2ガス／ＳｉＨ4ガスの流量比を変化させた場合の、ｉ型非晶質層中に含有される水素原子濃度と、そのｉ型非晶質層をｉ層とするｐｉｎ型光電変換装置の長波長感度相対値を測定した。その結果を表２に示す。表２には、ｉ型非晶質層を連続放電プラズマにより形成した場合と、パルス放電プラズマにより形成した場合の測定結果を合わせて示した。
ここで、水素原子濃度は、シリコンウエハ上に堆積したｉ型非晶質層単層膜（膜厚３００ｎｍ）に対して赤外線発光分析装置（ＦＴ−ＩＲ）で測定を行った結果であり、長波長感度相対値は、ｉ型非晶質層をｉ層として採用したｐｉｎ型光電変換装置（ｉ層膜厚３００ｎｍ）に対して、分光感度測定を行い、５５０〜８００ｎｍの波長範囲のＥＱＥ（外部量子効率）を積分した値を規格化したものである。
なお、ｐｉｎ型光電変換装置は、第１光電変換層５の形成方法に準じた方法で形成した。但し、ｉ型非晶質層を形成する際のＨ2ガス／ＳｉＨ4ガス流量比は、表２の値にした。また、パルス放電プラズマのプラズマ発生用としてカソード電極に印加される電圧波形は、デューティ比２０％、オン／オフパルス幅が０．５ｍｓ／２．０ｍｓとし、カソード電極単位面積当たりの電力密度の平均値が連続放電プラズマの場合と同じとなるように設定した。
Figure 0004484886
表２は、Ｈ2ガス／ＳｉＨ4ガスの流量比を大きくすると、ｉ型非晶質層中に含有される水素原子濃度が高くなり、長波長感度相対値が小さくなることを示している。長波長感度相対値の低下は、ｉ型非晶質層の禁制帯幅が大きくなったことを示している。また、表２は、Ｈ2ガス／ＳｉＨ4ガスの流量比を制御することによって、ｉ型非晶質層の禁制帯幅を制御することができることを示している。
表２は、同一のＨ2ガス／ＳｉＨ4ガスの流量比で比較すると、連続放電プラズマによりｉ型非晶質層を形成した方が、パルス放電プラズマにより形成した場合よりｉ型非晶質層中に取り込まれる水素濃度が多くなることを示している。この結果は、連続放電プラズマとパルス放電プラズマのどちらを用いるかによってｉ型非晶質層の禁制帯幅を制御することができることを示している。また、パルス放電プラズマの場合、パルスのデューティ比を制御することによってｉ型非晶質層の禁制帯幅を制御することができることを示唆している。例えば、高デューティ比のパルス放電プラズマ放電で形成したｉ型非晶質層を第１光電変換層５のｉ型非晶質層５ｃとし、低デューティ比のパルス放電プラズマ放電で形成したｉ型非晶質層を第２光電変換層７のｉ型非晶質層７ｃとすれば、ｉ型非晶質層５ｃの禁制帯幅をｉ型非晶質層７ｃの禁制帯幅よりも大きくすることができる。
また、Ｈ2ガス／ＳｉＨ4ガスの流量比の調整と、連続放電プラズマ／パルス放電プラズマの切換を併用した方が、より広い範囲でｉ型非晶質層の禁制帯幅を制御できることが分かる。
図３は、表２の水素原子濃度と長波長感度相対値をプロットしたグラフである。図３中の数値は、Ｈ2ガス／ＳｉＨ4ガスの流量比を示す。連続放電プラズマに関係する数値には下線を付した。
図３は、パルス放電プラズマで形成したｉ型非晶質層を有する光電変換装置の方が、連続放電プラズマで形成したｉ型非晶質層を有する光電変換装置よりも、長波長感度相対値が高いことを示している。このことは、連続放電プラズマで形成したｉ型非晶質層が、第１光電変換層５のｉ型非晶質層５ｃとして適しており、パルス放電プラズマで形成したｉ型非晶質層が、第２光電変換層７のｉ型非晶質層７ｃとして適していることを意味している。
実施例２は、実施例１において、第１光電変換層５のｉ型非晶質層５ｃ及び第２光電変換層７のｉ型非晶質層７ｃの形成時の基板温度を共に２００℃としたものである。
本実施例では、上記関連実験の結果を考慮して、光入射側に位置する第１光電変換層５のｉ型非晶質層５ｃを連続放電プラズマにより形成し、第２光電変換層７のｉ型非晶質層７ｃをパルス放電プラズマにより形成した。
具体的には、第１光電変換層５のｉ型非晶質層５ｃの形成時には、カソード電極に１３．５６ＭＨｚの交流電力を印加し、第２光電変換層７のｉ型非晶質層７ｃの形成時には、１３．５６ＭＨｚの交流電力をパルス変調した交流電力を印加した。パルス放電プラズマのプラズマ発生用としてカソード電極に印加される電圧波形は、デューティー５０％、オン／オフパルス幅が１ｍｓ／１ｍｓとし、カソード電極単位面積当たりの電力密度の平均値が実施例１と同じとなるように設定した。
また、第１光電変換層５のｉ型非晶質層５ｃを形成する際のＨ2ガス／ＳｉＨ4ガスの流量比を５０とし、第２光電変換層７のｉ型非晶質層７ｃ形成時のＨ2ガス／ＳｉＨ4ガスの流量比を５とした。
その他の形成条件は、実施例１と同じである。本実施例により得られた受光面積１ｃｍ2の積層型光電変換装置について、ＡＭ１．５（１００ｍＷ／ｃｍ2）照射条件下における電流−電圧特性光電変換効率を測定したところ、光劣化後の安定化光電変換効率が１２．７％であり、実施例１の場合と同等の光電変換特性を得ることができた。
実施例３では、実施例１と同様の構造の積層型光電変換装置１を、図２に示すような成膜室１０１を１つ有するシングルチャンバ方式のプラズマＣＶＤ装置を用いて製造した。第１光電変換層５、第２光電変換層７及び第３光電変換層９は、同一の成膜室内の同一電極を用いて大気解放することなく連続して形成した。また、基板温度は２００℃とし、第１から第３光電変換層５，７，９の全てを同じ基板温度で形成した。第１から第３光電変換層５，７，９の各層のその他の形成条件は、実施例１と同じ条件とした。
また、ガス置換工程を、第１光電変換層５、第１光電変換層５のｉ型非晶質層５ｃ、第２光電変換層７、第２光電変換層７のｉ型非晶質層７ｃ、第３光電変換層９及び第３光電変換層９のｉ型微結晶層９ｂの形成前に行った。
各ガス置換工程は、以下の手順によって行った。まず、成膜室１０１内の圧力が０．５Ｐａとなるまで真空ポンプを用いて成膜室１０１内を排気する。次に、成膜室１０１内に置換ガスとして水素ガスを導入し（置換ガス導入工程）、成膜室１０１内の圧力が１００Ｐａに達したときに水素ガスの導入を停止し、その後、成膜室１０１内の圧力が１０Ｐａになるまで真空ポンプにより排気する（排気工程）。この置換ガス導入工程及び排気工程からなるサイクルを４回繰り返すことによりガス置換を行った。
本実施例により得られた受光面積１ｃｍ2の積層型光電変換装置について、ＡＭ１．５（１００ｍＷ／ｃｍ2）照射条件下における電流−電圧特性光電変換効率を測定したところ、光劣化後の安定化光電変換効率が１２．６％であり、実施例１及び実施例２の場合と同等の光電変換特性を得ることができた。
本発明の一実施形態の積層型光電変換装置の概略断面図である。 本発明の一実施形態の積層型光電変換装置の製造に用いるプラズマＣＶＤ装置の概略断面図である。 本発明の実験例１の関連実験に係る、光電変換装置の長波長感度相対値とｉ型非晶質層中の水素原子濃度の関係を示すグラフである。
符号の説明
１：積層型光電変換装置 ２：基板 ３：第１電極 ５：第１光電変換層 ７：第２光電変換層 ９：第３光電変換層 １１：第２電極
５ａ：ｐ型非晶質層 ５ｂ：バッファ層 ５ｃ：ｉ型非晶質層 ５ｄ：ｎ型半導体層
７ａ：ｐ型非晶質層 ７ｂ：バッファ層 ７ｃ：ｉ型非晶質層 ７ｄ：ｎ型半導体層
９ａ：ｐ型微結晶層 ９ｂ：ｉ型微結晶層 ９ｄ：ｎ型微結晶層
１１ａ：透明導電膜 １１ｂ：金属膜
１０１：成膜室 １０２：カソード電極 １０３：アノード電極 １０５：インピーダンス整合回路 １０６ａ：電力導入線 １０６ｂ：電力導入線 １０７：基板 １０８：電力供給部 １１０：ガス導入部 １１６：ガス排気部 １１７：圧力調整用バルブ １１８：ガス １１９：ガス排気口

Claims (2)

  1. それぞれがｐｉｎ接合を有し且つシリコン系半導体からなる第１光電変換層、第２光電変換層及び第３光電変換層を基板側から、この順に重ねて形成する工程を備え、
    第１及び第２光電変換層は、それぞれ、非晶質のシリコン系半導体からなるｉ型非晶質層を有し、第３光電変換層は、微結晶のシリコン系半導体からなるｉ型微結晶層を有するように形成される積層型光電変換装置の製造方法であって、
    第１、第２及び第３光電変換層は、Ｈ2ガス及びＳｉＨ4ガスを含む原料ガスを使用したプラズマＣＶＤ法により同一の成膜室内で連続して形成され、
    第１及び第２光電変換層は、第１光電変換層のｉ型非晶質層を形成する際のＨ2／ＳｉＨ4のガス流量比が第２光電変換層のｉ型非晶質層を形成する際のＨ2／ＳｉＨ4のガス流量比よりも大きく、第１光電変換層のｉ型非晶質層及び第２光電変換層のｉ型非晶質層を形成する際の基板温度が２００℃以下であり、第１光電変換層のｉ型非晶質層を形成する際の基板温度が第２光電変換層のｉ型非晶質層を形成する際の基板温度より低くなるように形成される積層型光電変換装置の製造方法。
  2. それぞれがｐｉｎ接合を有し且つシリコン系半導体からなる第１光電変換層、第２光電変換層及び第３光電変換層を基板側から、この順に重ねて形成する工程を備え、
    第１及び第２光電変換層は、それぞれ、非晶質のシリコン系半導体からなるｉ型非晶質層を有し、第３光電変換層は、微結晶のシリコン系半導体からなるｉ型微結晶層を有するように形成される積層型光電変換装置の製造方法であって、
    第１、第２及び第３光電変換層は、Ｈ2ガス及びＳｉＨ4ガスを含む原料ガスを使用したプラズマＣＶＤ法により同一の成膜室内で連続して形成され、
    第１光電変換層のｉ型非晶質層は、連続放電プラズマにより形成され、第２光電変換層のｉ型非晶質層は、パルス放電プラズマにより形成され、第１光電変換層のｉ型非晶質層及び第２光電変換層のｉ型非晶質層を形成する際の基板温度が２００℃以下であり、第１光電変換層のｉ型非晶質層を形成する際の基板温度が第２光電変換層のｉ型非晶質層を形成する際の基板温度より低くなるように形成される積層型光電変換装置の製造方法。
JP2007012742A 2007-01-23 2007-01-23 積層型光電変換装置の製造方法 Expired - Fee Related JP4484886B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007012742A JP4484886B2 (ja) 2007-01-23 2007-01-23 積層型光電変換装置の製造方法
US11/969,421 US20080173348A1 (en) 2007-01-23 2008-01-04 Stacked photoelectric conversion device and method of producing the same
EP08001050.7A EP1953831A3 (en) 2007-01-23 2008-01-21 Stacked photoelectric conversion device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007012742A JP4484886B2 (ja) 2007-01-23 2007-01-23 積層型光電変換装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009222603A Division JP5193981B2 (ja) 2009-09-28 2009-09-28 積層型光電変換装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008181960A JP2008181960A (ja) 2008-08-07
JP4484886B2 true JP4484886B2 (ja) 2010-06-16

Family

ID=39535536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007012742A Expired - Fee Related JP4484886B2 (ja) 2007-01-23 2007-01-23 積層型光電変換装置の製造方法

Country Status (3)

Country Link
US (1) US20080173348A1 (ja)
EP (1) EP1953831A3 (ja)
JP (1) JP4484886B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895977B1 (ko) * 2008-04-10 2009-05-07 키스코홀딩스주식회사 실리콘 박막 태양전지 및 제조방법
CN102138220A (zh) * 2008-08-29 2011-07-27 欧瑞康太阳Ip股份公司（特吕巴赫） 用于为具有降低的光致衰退的光伏器件淀积非晶硅膜以改进稳定性能的方法
EP2166578A2 (en) * 2008-09-22 2010-03-24 Samsung Electronics Co., Ltd. Photovoltaic device and method of manufacturing the same
KR101245037B1 (ko) * 2009-06-10 2013-03-18 씬실리콘 코포레이션 반도체 다층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법
KR101100109B1 (ko) * 2009-06-12 2011-12-29 한국철강 주식회사 광기전력 장치의 제조 방법
US20110120536A1 (en) * 2009-11-20 2011-05-26 Dapeng Wang Roughness control of a wavelength selective reflector layer for thin film solar applications
US20110155229A1 (en) * 2009-12-30 2011-06-30 Du Pont Apollo Ltd. Solar cell and method for manufacturing the same
KR101086260B1 (ko) 2010-03-26 2011-11-24 한국철강 주식회사 플렉서블 기판 또는 인플렉서블 기판을 포함하는 광기전력 장치 및 광기전력 장치의 제조 방법
TWI512981B (zh) 2010-04-27 2015-12-11 Semiconductor Energy Lab 微晶半導體膜的製造方法及半導體裝置的製造方法
US8859321B2 (en) * 2011-01-31 2014-10-14 International Business Machines Corporation Mixed temperature deposition of thin film silicon tandem cells
DE102011085454A1 (de) * 2011-10-28 2013-05-02 Mtu Friedrichshafen Gmbh Verfahren zur Steuerung eines Hybridantriebs mit einer Brennkraftmaschine und einem Elektromotor und einem elektrischen Energiespeicher, insbesondere für ein Schienenfahrzeug, Steuereinrichtung und Hybridantrieb
US10319872B2 (en) * 2012-05-10 2019-06-11 International Business Machines Corporation Cost-efficient high power PECVD deposition for solar cells
CN105679863A (zh) * 2016-04-08 2016-06-15 陈立新 一种基于硅纳米结构的光伏电池
JP7027385B2 (ja) * 2019-10-02 2022-03-01 Ｄｏｗａエレクトロニクス株式会社 点光源型発光ダイオード及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122575A (ja) * 1988-10-31 1990-05-10 Kyocera Corp 光電変換装置
JPH02248037A (ja) * 1989-03-22 1990-10-03 Fuji Electric Co Ltd 非晶質半導体の生成方法
JPH11284213A (ja) * 1998-03-26 1999-10-15 Sanyo Electric Co Ltd 光起電力装置及びその製造方法
JP2001028452A (ja) * 1999-07-15 2001-01-30 Sharp Corp 光電変換装置
JP2004146735A (ja) * 2002-10-28 2004-05-20 Mitsubishi Heavy Ind Ltd シリコン光起電力素子及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246506A (en) * 1991-07-16 1993-09-21 Solarex Corporation Multijunction photovoltaic device and fabrication method
WO1995026571A1 (en) * 1994-03-25 1995-10-05 Amoco/Enron Solar Stabilized amorphous silicon and devices containing same
US5508205A (en) * 1994-03-29 1996-04-16 Amoco/Enron Solar Method of making and utilizing partially cured photovoltaic assemblies
US5736431A (en) * 1995-02-28 1998-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for producing thin film solar battery
JP3437386B2 (ja) * 1996-09-05 2003-08-18 キヤノン株式会社 光起電力素子、並びにその製造方法
JP2004356623A (ja) * 2003-05-08 2004-12-16 Canon Inc 積層型光起電力素子及びその製造方法
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122575A (ja) * 1988-10-31 1990-05-10 Kyocera Corp 光電変換装置
JPH02248037A (ja) * 1989-03-22 1990-10-03 Fuji Electric Co Ltd 非晶質半導体の生成方法
JPH11284213A (ja) * 1998-03-26 1999-10-15 Sanyo Electric Co Ltd 光起電力装置及びその製造方法
JP2001028452A (ja) * 1999-07-15 2001-01-30 Sharp Corp 光電変換装置
JP2004146735A (ja) * 2002-10-28 2004-05-20 Mitsubishi Heavy Ind Ltd シリコン光起電力素子及びその製造方法

Also Published As

Publication number Publication date
US20080173348A1 (en) 2008-07-24
JP2008181960A (ja) 2008-08-07
EP1953831A2 (en) 2008-08-06
EP1953831A3 (en) 2014-01-15

Similar Documents

Publication Publication Date Title
JP4484886B2 (ja) 積層型光電変換装置の製造方法
JP4797083B2 (ja) 薄膜太陽電池モジュール
JP4553891B2 (ja) 半導体層製造方法
JP4411338B2 (ja) 薄膜太陽電池モジュール
JPWO2007040183A1 (ja) シリコン系薄膜光電変換装置、その製造方法およびその製造装置
US6979589B2 (en) Silicon-based thin-film photoelectric conversion device and method of manufacturing thereof
US7915612B2 (en) Photoelectric conversion device and method of producing the same
JP4758496B2 (ja) 薄膜太陽電池モジュール
JP4411337B2 (ja) 積層型光電変換装置
JP4761322B2 (ja) 半導体膜の成膜方法および光電変換装置の製造方法
JP5502210B2 (ja) 微結晶半導体薄膜製造方法
JP2007180364A (ja) 光電変換素子及びその製造方法並びに薄膜形成装置
JP2009004702A (ja) 光電変換装置の製造方法
JP4758495B2 (ja) 薄膜太陽電池モジュール
JP5193981B2 (ja) 積層型光電変換装置及びその製造方法
JP5770294B2 (ja) 光電変換装置およびその製造方法
JP2009177220A (ja) 光電変換装置の製造方法
JP2009177223A (ja) 積層型光電変換装置
JP2013125841A (ja) 光電変換装置の製造方法
JP2011101058A (ja) 薄膜形成装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees