JP5193981B2 - 積層型光電変換装置及びその製造方法 - Google Patents
積層型光電変換装置及びその製造方法 Download PDFInfo
- Publication number
- JP5193981B2 JP5193981B2 JP2009222603A JP2009222603A JP5193981B2 JP 5193981 B2 JP5193981 B2 JP 5193981B2 JP 2009222603 A JP2009222603 A JP 2009222603A JP 2009222603 A JP2009222603 A JP 2009222603A JP 5193981 B2 JP5193981 B2 JP 5193981B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoelectric conversion
- gas
- type amorphous
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
また、一般に、i型非晶質層が厚くなるほどi型非晶質層の光劣化が光電変換効率に与える影響が大きくなり、i型非晶質層の単位膜厚あたりの光劣化特性が同じであっても光電変換効率をより大きく低下させるようになるが、本発明によれば、i型非晶質層を有する光電変換層を2層形成することによって第1光電変換層に含まれるi型非晶質層を比較的薄くすることができ、これによって第1光電変換層に含まれるi型非晶質層の劣化を抑制することができる。
以下、種々の実施形態を例示する。
このような製造方法により製造された積層型光電変換装置は、入射光を有効に利用し高い光電変換効率を有するとともに、量産において実用的タクトタイムを実現でき、基板の大面積化にも対応できる実用性の高い積層型光電変換装置を実現することができる。従って、本発明によれば、良質な積層型光電変換装置を量産性良く製造することが可能となる。
光電変換層のi型微結晶層となり、広い波長帯域の光を光電変換に寄与させることができる。
ここで示した種々の実施形態は、適宜互いに組み合わせることができる。
第1光電変換層、第2光電変換層及び第3光電変換層は、それぞれ、p型半導体層、i型半導体層及びn型半導体層を含んでおり、各半導体層は、シリコン系半導体からなる。光電変換層に含まれる各半導体層は、全て同種のシリコン系半導体からなってもよく、互いに異なる種類のシリコン系半導体からなってもよい。例えば、p型半導体層とi型半導体層を非晶質シリコンで形成し、n型半導体層を微結晶シリコンで形成してもよい。また、例えば、p型半導体層とn型半導体層をシリコンカーバイド又はシリコンゲルマニウム
で形成し、i型半導体層をシリコンで形成してもよい。
また、p型、i型及びn型の各半導体層は、1層構造であっても複数層構造であってもよい。複数層構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
まず、図1を用いて本実施形態の光電変換装置の構成について説明する。図1は、本実施形態の光電変換装置の構成を示す断面図である。
p型半導体層には、ボロン、アルミニウム等のp型不純物原子がドープされており、n型半導体層にはリン等のn型不純物原子がドープされている。i型半導体層は、完全にノンドープである半導体層であってもよく、微量の不純物を含む弱p型又は弱n型で光電変換機能を十分に備えている半導体層であってもよい。
なお、i型非晶質層は、水素原子濃度が高いほど禁制帯幅が大きくなるので、i型非晶質層5cの水素原子濃度をi型非晶質層7cよりも高くすることによって、i型非晶質層5cの禁制帯幅をi型非晶質層7cよりも大きくしている。
なお、第1光電変換層5のi型非晶質層5cの禁制帯幅は、第2光電変換層7のi型非晶質層7cの禁制帯幅と同じかこれよりも小さくてもよい。この場合でも、第2光電変換層7のi型非晶質層7cは、第1光電変換層5のi型非晶質層5cが吸収しきれなかった光を吸収するのに寄与する。
次に、図2を用いて、上記の光電変換装置に含まれる半導体層を形成するためのプラズマCVD装置について説明する。図2は、本実施形態の光電変換装置の製造に用いられるプラズマCVD装置の概略断面図である。
図2に示す構成は、例示であり、別の構成の装置を用いて半導体層を形成してもよい。また、プラズマCVD以外の方法により半導体層を形成してもよい。ここでは、成膜室の数が1つであるシングルチャンバのプラズマCVD装置を例に挙げて説明を進めるが、その説明は、成膜室の数が複数であるマルチチャンバのプラズマCVD装置についても同様に当てはまる。
より具体的には、図2のプラズマCVD装置は、密閉可能な成膜室101内に、カソード電極102及びアノード電極103が設置された平行平板型の電極構造を有する。カソード電極102とアノード電極103との電極間距離は、所望の処理条件に従って決定され、数mmから数十mm程度とするのが一般的である。成膜室101外には、カソード電極102に電力を供給する電力供給部108と、電力供給部108とカソード電極102及びアノード電極103との間のインピーダンス整合を行うインピーダンス整合回路105が設置されている。
電力供給部108から出力される交流電力の周波数は、13.56MHzが一般的であるが、これに限られるものではなく、数kHzからVHF帯、さらにマイクロ波帯の周波数を使用しても良い。
の観点から、0.1Pa程度の圧力とする排気能力を有するものを用いても良い。成膜室101の容積は、半導体デバイスの基板サイズの大型化に伴い大容量化している。このような成膜室101を高真空排気する場合、高性能なガス排気部116が必要となり、装置の簡易化及び低コスト化の観点から望ましくなく、簡易な低真空用のガス排気部116を使用することがより望ましい。
次に、上記の光電変換装置1の製造方法について説明する。光電変換装置1は、基板2上に、第1電極3、第1光電変換層5、第2光電変換層7、第3光電変換層9及び第2電極11を光入射側から、順次形成することによって製造することができる。
本実施形態では、第1光電変換層5、第2光電変換層7及び第3光電変換層9の順で3つの光電変換層を形成しているが、例えば、第2電極11上に、第3光電変換層9、第2光電変換層7及び第1光電変換層5の順で3つの光電変換層を形成してもよい。また、サブストレート構造の光電変換装置を形成する場合には、基板上に第3光電変換層9、第2光電変換層7及び第1光電変換層5の順で3つの光電変換層を形成することが好ましい。いずれの構造でも、光入射側から、第1光電変換層5、第2光電変換層7及び第3光電変換層9の順で配置されている点は同じである。
以下、各電極又は光電変換層の形成する工程を詳述する。
まず、基板2上に第1電極3を形成する。
基板2としては、プラズマCVD形成プロセスにおける耐熱性及び透光性を有するガラス基板、ポリイミド等の樹脂基板等が使用可能である。
第1電極3としては、SnO2、ITO、ZnOなどの透明導電膜が使用可能である。
これらは、CVD、スパッタ、蒸着等の方法により形成することができる。
次に、得られた基板上に第1光電変換層5を形成する。上記の通り、第1光電変換層5は、p型非晶質層5a、バッファ層5b、i型非晶質層5c及びn型半導体層5dを有するので、各半導体層を順次形成する。
p型非晶質層5aの形成前(つまり、第1光電変換層5の形成前)と、i型非晶質層5cの形成前には、成膜室101内の不純物の濃度を低減するために、成膜室101内を置換ガスにより置換するガス置換工程を実施する。成長室内101には、前工程で導入された不純物や基板搬入時に外部から混入する不純物が残留しており、この不純物が半導体層に取り込まれると半導体層の品質が悪化するので、予め成長室101内の不純物濃度を低減させておく。ガス置換工程は、p型非晶質層7aの形成前(つまり、第2光電変換層7の形成前)と、i型非晶質層7cの形成前と、p型結晶室層9aの形成前(つまり、第3光電変換層9の形成前)と、i型微結晶層9bの形成前にも行われる。なお、それぞれのガス置換工程は、同一条件で実施してもよく、互いに異なる条件で実施してもよい。
以下、第1光電変換層5の形成工程について詳述する。
成膜室101内に第1電極3を形成した基板2を設置し、その後、成膜室101を置換ガスで置換するガス置換工程を実施する。このガス置換工程は、半導体層が形成される基板を成膜室101に搬入したときに成膜室101外から混入する不純物の濃度を低減するために行われる。また、光電変換装置を繰り返し製造する場合には、第1から第3光電変換層が繰り返し形成されるため、前に形成した第3光電変換層9のn型微結晶層9cが成膜室101内の内壁及び電極等に付着しているため、その第3光電変換層9のn型微結晶層9cから放出される不純物、特に第3光電変換層9のn型微結晶層9cの導電型を決定する不純物の第1光電変換層5のp型非晶質層5aへの混入が問題となる。そこで、p型非晶質層5aを形成する前にガス置換工程を行って、p型非晶質層5aへのn型不純物の混入量を低減する。
これにより、第1光電変換層5のp型非晶質層5aとして良質な半導体層を形成することができる。ここで、p型非晶質層5aには、通常、p導電型不純物を1×1020cm-3程度含ませるので、混入したn導電型不純物濃度が二桁少ない1×1018cm-3程度以下であれば、良好な光電変換特性が得られる。
また、置換ガスは、i型層の形成に用いられるガスのいずれか1種以上と、1種以上の不活性ガスとの混合ガスであってもよい。
次に、p型非晶質層5aを形成する。以下、p型非晶質層5aの形成工程について説明する。
まず、成膜室101内を0.001Paまで排気し、基板温度を200℃以下に設定することができる。その後、p型非晶質層5aを形成する。成膜室101内に混合ガスを導入し、排気系に設けられた圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3000Pa以下とする。成膜室101内に導入される混合ガスとしては、例えばシランガス、水素ガス及びジボランガスを含むガスを使用でき、さらに光吸収量を低減するために炭素原子を含むガス(例えばメタンガス)を含ませることができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましい。
3−2(3)バッファ層形成工程
次に、バッファ層5bとしてi型非晶質層を形成する。まず、成膜室101内のバックグラウンド圧力を0.001Pa程度に真空排気する。基板温度は200℃以下に設定することができる。次に、成膜室101内に混合ガスを導入し、圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3000Pa以下とする。成膜室101内に導入される混合ガスとしては、例えばシランガス及び水素ガスを含むガスを使用することができ、さらに光吸収量を低減するために炭素原子を含むガス(例えばメタンガス)を含ませることができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましい。
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。
成膜室101内の内壁及び電極等には前工程で形成したp型非晶質層5aが付着しているため、p型非晶質層5aから放出される不純物、特にp型非晶質層5aの導電型を決定する不純物のi型非晶質層5cへの混入が問題となるが、i型非晶質層5cを形成する前にガス置換工程を行うことによって、i型非晶質層5cへの上記不純物の混入量を低減することができる。これにより、i型非晶質層5cとして良質な半導体層を形成することができる。
次に、i型非晶質層5cを形成する。まず、成膜室101内のバックグラウンド圧力を0.001Pa程度に真空排気する。基板温度を200℃以下に設定することができる。次に、成膜室101内に混合ガスを導入し、圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3000Pa以下とする。成膜室101内に導入される混合ガスとしては、例えばシランガス及び水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が好ましく、5倍以上30倍以下がさらに好ましく、良好な膜質のi型非晶質層5cを形成することができる。
次に、n型半導体層5dを形成する。まず、成膜室101内のバックグラウンド圧力を0.001Pa程度に真空排気する。基板温度は200℃以下、例えば150℃に設定することができる。次に、成膜室101内に混合ガスを導入し、圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3000Pa以下とする。成膜室101内に導入される混合ガスとしては、シランガス、水素ガス及びホスフィンガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、5倍以上300倍以下とすることができ、n型微結晶層を形成する場合には、30倍から300倍程度が好ましい。
次に、得られた基板上に第2光電変換層7を形成する。上記の通り、第2光電変換層7は、p型非晶質層7a、バッファ層7b、i型非晶質層7c及びn型半導体層7dを有するので、各半導体層を順次形成する。第2光電変換層7は、第1光電変換層5と同様の形成方法により形成することができる。ただし、i型非晶質層7cの厚み及び形成条件が異なる。また、i型非晶質層7c以外の半導体層の厚み及び形成条件は同じであっても異なっていてもよい。
以下、第2光電変換層7の形成工程について詳述する。
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程を実施することにより、n型半導体層5d形成時に成膜室101内の内壁及び電極等に付着したn型半導体層から放出される不純物、特にn型半導体層5dの導電型を決定する不純物のp型非晶質層7aへの混入量を低減することができる。これにより、p型非晶質層7aとして良質な半導体層を形成することができる。ここで、p型非晶質層7aにはp導電型不純物を1×1020cm-3程度含ませているので、混入したn導電型不純物濃度が二桁少ない1×1018cm-3程度以下であれば、良好な光電変換特性が得られる。
次に、第1光電変換層5のp型非晶質層5aと同様の方法により、p型非晶質層7aを形成する。
次に、第1光電変換層5のバッファ層5bと同様の方法により、バッファ層7bを形成する。
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第1光電変換層5のi型非晶質層5cを形成する前に行われるガス置換工程と同様の効果を得ることができる。
次に、i型非晶質層7cを形成する。
i型非晶質層7cの厚みは、光吸収量、光劣化による光電変換特性の低下を考慮して、0.1μmから0.7μmの値に設定されることが好ましい。
従って、第1光電変換層5のi型非晶質層5cを連続放電プラズマにより形成し、第2光電変換層7のi型非晶質層7cをパルス放電プラズマにより形成できるように、プラズマ発生用の供給電力を切換えることにより、第1光電変換層5のi型非晶質層5cの禁制帯幅が、第2光電変換層7のi型非晶質層7cの禁制帯幅より大きい積層型光電変換装置を製造することができる。
次に、第1光電変換層5のn型半導体層5dと同様の方法により、n型半導体層7dを形成する。
次に、得られた基板上に第3光電変換層9を形成する。上記の通り、第3光電変換層9は、p型微結晶層9a、i型微結晶層9b及びn型微結晶層9cを有するので、各半導体層を順次形成する。
以下、第3光電変換層9の形成工程について詳述する。
まず、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第2光電変換層7形成前に行われるガス置換工程と同様の効果を有する。
次に、第2光電変換層7上にp型微結晶層9aを形成する。p型微結晶層9aは、例えば以下の形成条件において形成することができる。基板温度は200℃以下とすることが望ましい。形成時の成膜室101内の圧力は、240Pa以上3600Pa以下であることが望ましい。また、カソード電極102の単位面積あたりの電力密度は0.01W/cm2以上0.5W/cm2以下とすることが望ましい。
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第1光電変換層5のi型非晶質層5c及び第2光電変換層7のi型非晶質層7cを形成する前に行われるガス置換工程と同様の効果を有する。
次に、i型微結晶層9aを形成する。i型微結晶層9bは、例えば以下の形成条件において形成することができる。基板温度は200℃以下とすることが望ましい。形成時の成膜室101内の圧力は、240Pa以上3600Pa以下であることが望ましい。また、カソード電極102の単位面積あたりの電力密度は0.02W/cm2以上0.5W/cm2以下とすることが望ましい。
ガスを使用できる。シランガスに対する水素ガスの流量は、30倍から数百倍程度が望ましく、30倍から300倍程度がさらに望ましい。
次に、n型微結晶層9cを形成する。n型微結晶層9cは、例えば以下の形成条件によって形成することができる。基板温度は200℃以下とすることが望ましい。形成時の成膜室101内の圧力は、240Pa以上3600Pa以下であることが望ましい。また、カソード電極102の単位面積あたりの電力密度は0.02W/cm2以上0.5W/cm2以下とすることが望ましい。
次に、第3光電変換層9上に第2電極11を形成する。第2電極11は、透明導電膜11aと金属膜11bと有しているので、これらを順次形成する。
透明導電膜11aは、SnO2、ITO、ZnOなどからなる。金属膜11bは、銀、アルミニウム等の金属からなる。透明導電膜11aと金属膜11bは、CVD、スパッタ、蒸着等の方法により形成される。透明導電膜11aは、省略することもできる。
以上により、本実施形態の光電変換装置の製造工程が完了する。以下、本発明の実施例について説明する。
1−1.p型非晶質層形成工程
まず、厚さ1μmの第1電極3が形成された厚さ4mmの基板2上にp型非晶質層5aとして、p型非晶質シリコンカーバイドを形成した。p型非晶質層5aは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.05W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、B2H6ガス(0.1%水素希釈)80sccm、CH4ガス150sccm、H2ガス/SiH4ガスの流量比が20倍の条件で形成し、その膜厚を15nmとした。
次に、p型非晶質層5a上にバッファ層5bとして、i型非晶質シリコンカーバイドを形成した。バッファ層5bは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.05W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、CH4ガス150sccm、H2ガス/SiH4ガスの流量比が10倍の条件で成膜を開始し、CH4ガス流量が150sccmから0sccmまで徐々に減少するようにガス流量を制御して形成し、その膜厚を10nmとした。ここで、CH4ガス流量は徐々に減少するように制御しても良いし、段階的に減少するように制御しても良い。CH4ガス流量を徐々にあるいは段階的に減少させるように制御することにより、p型非晶質層5aとi型非晶質層5cの界面におけるバンドプロファイルの不連続性を緩和でき望ましい。
次に、バッファ層5b上にi型非晶質層5cとしてi型非晶質シリコン層を形成した。i型非晶質層5cは、基板2の温度が180℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.07W/cm2、成膜室101に導入される混合ガスが、SiH4ガス300sccm、H2ガス/SiH4ガスの流量比が20倍の条件で形成し、その膜厚を100nmとした。
次に、i型非晶質層5c上にn型半導体層(ここでは非晶質層)5dとして非晶質シリコン層を形成した。n型半導体層5dは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.05W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、PH3ガス(1%水素希釈)30sccm、H2ガス/SiH4ガスの流量比が5倍の条件で形成し、その膜厚を25nmとした。
2−1.p型非晶質層形成工程
次に、第1光電変換層5のn型半導体層5d上に第2光電変換層7のp型非晶質層7aとして、p型非晶質シリコンカーバイドを形成した。形成条件は、第1光電変換層5のp型非晶質層5aと同じである。
次に、p型非晶質層7a上にバッファ層7bとして、i型非晶質シリコンカーバイドを形成した。形成条件は、第1光電変換層5のバッファ層5bと同じである。
次に、バッファ層7b上にi型非晶質層7cとしてi型非晶質シリコン層を形成した。i型非晶質層7cは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.07W/cm2、成膜室101に導入される混合ガスが、SiH4ガス300sccm、H2ガス/SiH4ガスの流量比が20倍の条件で形成し、その膜厚を300nmとした。
本実施例において、第1光電変換層5のi型非晶質層5cの形成時の基板温度(180℃)を、第2光電変換層7のi型非晶質層7cの形成時の基板温度(200℃)より低くした。これにより、第1光電変換層5のi型非晶質層5c中に含まれる水素濃度を第2光電変換層7のi型非晶質層7cより大きくし、第1光電変換層5のi型非晶質層5cの禁制帯幅が第2光電変換層7のi型非晶質層7cより大きくなるようにした。
次に、i型非晶質層7c上にn型半導体層(ここでは非晶質層)7dとして非晶質シリコン層を形成した。形成条件は、第1光電変換層5のn型半導体層5dと同じである。
3−1.p型微結晶層形成工程
次に、第2光電変換層7のn型半導体層7d上に、第3光電変換層9のp型微結晶層9aとしてp型微結晶シリコン層を形成した。p型微結晶層9aは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が1000Pa、カソード電極単位面積当たりの電力密度が0.15W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、B2H6ガス(0.1%水素希釈)30sccm、H2ガス/SiH4ガスの流量比が150倍の条件で形成し、その膜厚を40nmとした。
次に、p型微結晶層9a上にi型微結晶層9bとしてi型微結晶シリコン層を形成した。i型微結晶層9bは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が2000Pa、カソード電極単位面積当たりの電力密度が0.15W/cm2、成膜室101に導入される混合ガスが、SiH4ガス250sccm、H2ガス/SiH4ガスの流量比が100倍の条件で形成し、その膜厚を2.5μmとした。
次に、i型微結晶層9b上にn型微結晶層9dとしてn型微結晶シリコン層を形成した。n型微結晶層9dは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が2000Pa、カソード電極単位面積当たりの電力密度が0.15W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、PH3ガス(1%水素希釈)30sccm、H2ガス/SiH4ガスの流量比が150倍の条件で形成し、その膜厚を40nmとした。
次に、スパッタ法により、厚さ0.05μmの透明導電膜11a及び厚さ0.1μmの金属膜11bからなる第2電極11を形成し、積層型光電変換装置を製造した。
得られた受光面積1cm2の積層型光電変換装置について、AM1.5(100mW/cm2)照射条件下における電流−電圧特性光電変換効率を測定したところ、光劣化後の安定化光電変換効率が12.7%であった。光劣化後とは、AM1.5(100mW/cm2)光照射条件下、25℃で、1000時間照射後を意味する。
上記実施例では、i型非晶質層5cの形成時の基板温度(180℃)をi型非晶質層7cの形成時の基板温度(200℃)より低くすることによって、i型非晶質層5cの禁制帯幅をi型非晶質層7cの禁制帯幅よりも大きくしたが、i型非晶質層5c、7cの禁制帯幅を制御する方法としては、i型非晶質層を形成する際にH2ガス/SiH4ガスの流量比を制御する方法や、i型非晶質層を連続放電プラズマとパルス放電プラズマを切換えて形成する方法もある。この関連実験では、これらの方法によって禁制帯幅が制御できることを示す。
図3は、パルス放電プラズマで形成したi型非晶質層を有する光電変換装置の方が、連続放電プラズマで形成したi型非晶質層を有する光電変換装置よりも、長波長感度相対値が高いことを示している。このことは、連続放電プラズマで形成したi型非晶質層が、第1光電変換層5のi型非晶質層5cとして適しており、パルス放電プラズマで形成したi型非晶質層が、第2光電変換層7のi型非晶質層7cとして適していることを意味している。
本実施例では、上記関連実験の結果を考慮して、光入射側に位置する第1光電変換層5のi型非晶質層5cを連続放電プラズマにより形成し、第2光電変換層7のi型非晶質層7cをパルス放電プラズマにより形成した。
5a:p型非晶質層 5b:バッファ層 5c:i型非晶質層 5d:n型半導体層 7a:p型非晶質層 7b:バッファ層 7c:i型非晶質層 7d:n型半導体層 9a:p型微結晶層 9b:i型微結晶層 9d:n型微結晶層 11a:透明導電膜 11b:金属膜
101:成膜室 102:カソード電極 103:アノード電極 105:インピーダンス整合回路 106a:電力導入線 106b:電力導入線 107:基板 108:電力供給部 110:ガス導入部 116:ガス排気部 117:圧力調整用バルブ 118:ガス 119:ガス排気口
Claims (2)
- それぞれがpin接合を有し且つシリコン系半導体からなる第1光電変換層、第2光電変換層及び第3光電変換層を基板側から、この順に重ねて形成する工程を備え、
第1及び第2光電変換層は、それぞれ、非晶質のシリコン系半導体からなるi型非晶質層を有し、第3光電変換層は、微結晶のシリコン系半導体からなるi型微結晶層を有するように形成される積層型光電変換装置の製造方法であって、
第1、第2及び第3光電変換層は、H2ガス及びSiH4ガスを含む原料ガスを使用したプラズマCVD法により同一の成膜室内で連続して形成され、
第1及び第2光電変換層は、第1光電変換層のi型非晶質層及び第2光電変換層のi型非晶質層を形成する際の基板温度が200℃以下であり、第1光電変換層のi型非晶質層を形成する際の基板温度が第2光電変換層のi型非晶質層を形成する際の基板温度より低くなるように形成される積層型光電変換装置の製造方法。 - 第1、第2及び第3光電変換層は、同一電極を用いて大気開放されることなく形成される請求項1に記載の積層型光電変換装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009222603A JP5193981B2 (ja) | 2009-09-28 | 2009-09-28 | 積層型光電変換装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009222603A JP5193981B2 (ja) | 2009-09-28 | 2009-09-28 | 積層型光電変換装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007012742A Division JP4484886B2 (ja) | 2007-01-23 | 2007-01-23 | 積層型光電変換装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009302583A JP2009302583A (ja) | 2009-12-24 |
JP5193981B2 true JP5193981B2 (ja) | 2013-05-08 |
Family
ID=41549081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009222603A Expired - Fee Related JP5193981B2 (ja) | 2009-09-28 | 2009-09-28 | 積層型光電変換装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5193981B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02122575A (ja) * | 1988-10-31 | 1990-05-10 | Kyocera Corp | 光電変換装置 |
JP2708864B2 (ja) * | 1989-03-22 | 1998-02-04 | 富士電機 株式会社 | 非晶質半導体の生成方法 |
JP3664875B2 (ja) * | 1998-03-26 | 2005-06-29 | 三洋電機株式会社 | 光起電力装置の製造方法 |
JP2001028452A (ja) * | 1999-07-15 | 2001-01-30 | Sharp Corp | 光電変換装置 |
JP2004146735A (ja) * | 2002-10-28 | 2004-05-20 | Mitsubishi Heavy Ind Ltd | シリコン光起電力素子及びその製造方法 |
-
2009
- 2009-09-28 JP JP2009222603A patent/JP5193981B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009302583A (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4484886B2 (ja) | 積層型光電変換装置の製造方法 | |
JP4797083B2 (ja) | 薄膜太陽電池モジュール | |
JP4553891B2 (ja) | 半導体層製造方法 | |
JP5259189B2 (ja) | シリコン系薄膜光電変換装置の製造方法 | |
JP4411338B2 (ja) | 薄膜太陽電池モジュール | |
US6979589B2 (en) | Silicon-based thin-film photoelectric conversion device and method of manufacturing thereof | |
JP2009152265A (ja) | 光電変換素子製造装置及び方法、並びに光電変換素子 | |
JP4630294B2 (ja) | 光電変換装置及びその製造方法 | |
JP4758496B2 (ja) | 薄膜太陽電池モジュール | |
JP4411337B2 (ja) | 積層型光電変換装置 | |
JP4761322B2 (ja) | 半導体膜の成膜方法および光電変換装置の製造方法 | |
JP5193981B2 (ja) | 積層型光電変換装置及びその製造方法 | |
JP2009004702A (ja) | 光電変換装置の製造方法 | |
JP4758495B2 (ja) | 薄膜太陽電池モジュール | |
JP2007180364A (ja) | 光電変換素子及びその製造方法並びに薄膜形成装置 | |
JP2009177220A (ja) | 光電変換装置の製造方法 | |
JP5770294B2 (ja) | 光電変換装置およびその製造方法 | |
JP2009177223A (ja) | 積層型光電変換装置 | |
JP2013125841A (ja) | 光電変換装置の製造方法 | |
JP2011101058A (ja) | 薄膜形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |