JP2009004702A - 光電変換装置の製造方法 - Google Patents

光電変換装置の製造方法 Download PDF

Info

Publication number
JP2009004702A
JP2009004702A JP2007166593A JP2007166593A JP2009004702A JP 2009004702 A JP2009004702 A JP 2009004702A JP 2007166593 A JP2007166593 A JP 2007166593A JP 2007166593 A JP2007166593 A JP 2007166593A JP 2009004702 A JP2009004702 A JP 2009004702A
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
type
gas
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007166593A
Other languages
English (en)
Inventor
Yoshiyuki Nasuno
善之 奈須野
Yasuaki Ishikawa
泰明 石河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007166593A priority Critical patent/JP2009004702A/ja
Priority to PCT/JP2008/059936 priority patent/WO2009001647A1/ja
Publication of JP2009004702A publication Critical patent/JP2009004702A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】透明電極／ｐ型半導体層の界面での膜剥離が生じ難い光電変換装置を提供する。
【解決手段】本発明の光電変換装置は、透光性基板上に、透明電極、少なくとも１つの光電変換層及び裏面電極をこの順に重ねて備え、前記少なくとも１つの光電変換層は、それぞれ、ｐｉｎ接合を有し且つシリコン系半導体からなり、前記透明電極は、ＳｎＯ2を含む材料からなり、前記透明電極に接するｐ型半導体層は、前記透明電極側から順にｐ型微結晶層及びｐ型非晶質層を重ねて備えることを特徴とする。
【選択図】図１

Description

本発明は、光電変換装置及びその製造方法、並びに集積型光電変換装置に関する。
近年、ガスを原料としてプラズマＣＶＤ法により形成される薄膜光電変換装置が注目されている。このような薄膜光電変換装置の例として、シリコン系薄膜からなるシリコン系薄膜光電変換装置や、ＣＩＳ（ＣｕＩｎＳｅ2）化合物、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）化合物からなる薄膜光電変換装置等が挙げられ、開発が推進され生産量の拡大が進められている。これらの光電変換装置の大きな特徴は、大面積の安価な基板上に、プラズマＣＶＤ装置又はスパッタ装置のような形成装置を用いて半導体層又は金属電極膜を積層させ、その後、同一基板上に作製した光電変換装置をレーザパターニング等により分離接続させることにより、光電変換装置の低コスト化と高性能化とを両立できる可能性を有している点である。
ところで、複数の光電変換装置を直列接続して構成される直列アレイを有する集積型光電変換装置が知られている（例えば、特許文献１を参照）。
特開２００１−６８７１３号公報
このような集積型光電変換装置の直列アレイの一部に影がかかると、影がかかった領域にある光電変換装置は発電しなくなる。一方、他の領域（影がかかっていない領域）にある光電変換装置は発電しているため、影がかかった領域にある光電変換装置には、他の領域で発生した電圧がｐｉｎ接合の逆方向電圧として印加されることになる。逆方向耐電圧以上の逆方向電圧が印加された光電変換装置では、微小欠陥部分（逆方向耐圧が弱い部分）において絶縁破壊を生じ、絶縁破壊を生じた部分に電流が集中し、局所的にジュール熱により発熱するという、いわゆるホットスポット現象が起こる。ホットスポット現象が起こると、透明電極／ｐ型半導体層の界面で膜剥離が生じるといった問題がある。
本発明はこのような事情に鑑みてなされたものであり、透明電極／ｐ型半導体層の界面での膜剥離が生じ難い光電変換装置を提供するものである。
課題を解決するための手段及び発明の効果
本発明の光電変換装置は、透光性基板上に、透明電極、少なくとも１つの光電変換層及び裏面電極をこの順に重ねて備え、前記少なくとも１つの光電変換層は、それぞれ、ｐｉｎ接合を有し且つシリコン系半導体からなり、前記透明電極は、ＳｎＯ2を含む材料からなり、前記透明電極に接するｐ型半導体層は、前記透明電極側から順にｐ型微結晶層及びｐ型非晶質層を重ねて備えることを特徴とする。
本発明者らは、透明電極がＳｎＯ2を含む材料からなる場合、透明電極に接するｐ型半導体層を、透明電極側から順にｐ型微結晶層及びｐ型非晶質層を重ねて備える積層構造にすることによって、透明電極とｐ型半導体層の界面での膜剥離を抑制することができることを実験的に見出し、本発明の完成に到った。
以下、本発明の種々の実施形態を例示する。
前記透明電極に接する光電変換層のｉ型半導体層は、非晶質層であってもよい。
前記少なくとも１つの光電変換層は、前記透明電極側から順に第１光電変換層、第２光電変換層及び第３光電変換層をこの順に重ねて備え、第１及び第２光電変換層のｉ型半導体層は、それぞれ、非晶質層であり、第３光電変換層のｉ型半導体層は、微結晶層であってもよい。
前記光電変換層の全体の厚さは、３μｍ以下であってもよい。
本発明は、互いに直列接続された複数の光電変換装置からなる直列アレイを備え、前記複数の光電変換装置は、それぞれ、上記光電変換装置からなる集積型光電変換装置も提供する。このような集積型光電変換装置では、ホットスポット現象が起こった場合でも、透明電極とｐ型半導体層の界面での膜剥離が起こり難いという利点がある。
本発明は、また、透光性基板上に形成されたＳｎＯ2を含む材料からなる透明電極上に、基板温度２００℃未満の条件でシリコン系半導体からなるｐ型微結晶層を形成し、該ｐ型微結晶層上にそれぞれがシリコン系半導体からなるｐ型非晶質層、ｉ型半導体層及びｎ型半導体層を順に形成する光電変換装置の製造方法も提供する。この場合、透明電極に黒化を生じさせることなく、透明電極上にｐ型微結晶層を形成することができる。
ここで示した種々の実施形態は、互いに組み合わせることができる。
本発明の光電変換装置は、透光性基板上に、透明電極、少なくとも１つの光電変換層及び裏面電極をこの順に重ねて備え、前記少なくとも１つの光電変換層は、それぞれ、ｐｉｎ接合を有し且つシリコン系半導体からなり、前記透明電極は、ＳｎＯ2を含む材料からなり、前記透明電極に接するｐ型半導体層は、前記透明電極側から順にｐ型微結晶層及びｐ型非晶質層を重ねて備えることを特徴とする。
「シリコン系半導体」とは、非晶質又は微結晶シリコン、又は非晶質又は微結晶シリコンに炭素やゲルマニウム又はその他の不純物が添加された半導体（シリコンカーバイド、シリコンゲルマニウム等）を意味する。「微結晶シリコン」とは、結晶粒径が小さい（数十から千Å程度）結晶シリコンと、非晶質シリコンとの混合相の状態のシリコンを意味する。微結晶シリコンは、例えば、結晶シリコン薄膜をプラズマＣＶＤ法などの非平衡プロセスを用いて低温で作製した場合に形成される。
光電変換層の数は、１つであっても２つ以上であってもよい。各光電変換層は、透明電極側から順に、ｐ型半導体層、ｉ型半導体層及びｎ型半導体層を備えており、各半導体層は、シリコン系半導体からなる。光電変換層に含まれる各半導体層は、非晶質層であってもよく、微結晶層であってもよい。また、各半導体層は、全て同種のシリコン系半導体からなってもよく、互いに異なる種類のシリコン系半導体からなってもよい。
以下の説明において、非晶質のシリコン系半導体からなる半導体層を「非晶質層」と称し、微結晶のシリコン系半導体からなる半導体層を「微結晶層」と称し、非晶質又は微結晶のシリコン系半導体からなる層を「半導体層」と称する。
以下，本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は，例示であって，本発明の範囲は，図面や以下の記述中で示すものに限定されない。以下の実施形態では、前記透明電極側から順に第１光電変換層、第２光電変換層及び第３光電変換層をこの順に重ねて備え、第１及び第２光電変換層のｉ型半導体層が、それぞれ、非晶質層であり、第３光電変換層のｉ型半導体層が、微結晶層である場合を例にとって説明を進めるが、以下の説明は、これ以外の構成の光電変換装置、例えば、第２光電変換層と第３光電変換層のうちの一方又は両方を省略した構成の光電変換装置、第２光電変換層のｉ型半導体層が微結晶層である構成の光電変換装置、及び第３光電変換層上にさらに別の光電変換層を備える構成の光電変換装置にも基本的に当てはまる。
１．光電変換装置の構成
まず、図１を用いて本実施形態の光電変換装置の構成について説明する。図１は、本実施形態の光電変換装置の構成を示す断面図である。
図１に示すように、本実施形態の光電変換装置１は、透光性基板２上に、透明電極３、第１光電変換層５、第２光電変換層７、第３光電変換層９及び裏面電極１１を重ねて備える。透光性基板２及び透明電極３は、透光性を有しており、光は、透光性基板２側から入射する。
第１光電変換層５は、ｐ型半導体層５ａ、ｉ型非晶質層からなるバッファ層５ｂ、ｉ型非晶質層５ｃ及びｎ型半導体層５ｄをこの順に重ねて備える。第２光電変換層７は、ｐ型半導体層７ａ、ｉ型非晶質層からなるバッファ層７ｂ、ｉ型非晶質層７ｃ及びｎ型半導体層７ｄをこの順に重ねて備える。第３光電変換層９は、ｐ型半導体層９ａ、ｉ型微結晶層９ｂ及びｎ型半導体層９ｃをこの順に重ねて備える。バッファ層５ｂ、７ｂは、省略することもできる。裏面電極１１は、透明導電膜１１ａと金属膜１１ｂをこの順に重ねて備える。ｐ型半導体層には、ボロン、アルミニウム等のｐ型不純物原子がドープされており、ｎ型半導体層にはリン等のｎ型不純物原子がドープされている。ｉ型半導体層は、完全にノンドープである半導体層であってもよく、微量の不純物を含む弱ｐ型又は弱ｎ型で光電変換機能を十分に備えている半導体層であってもよい。
透明電極３は、ＳｎＯ2を含む材料からなり、透明電極３に接するｐ型半導体層５ａは、透明電極３側から順にｐ型微結晶層４ａ及びｐ型非晶質層４ｂを重ねて備える。このような構成にすることによって透明電極３とｐ型半導体層５ａとの間の膜剥離が抑制されることが実験的に確認された。ＳｎＯ2を含む材料は、ＳｎＯ2自体であってもよく、ＳｎＯ2と別の酸化物の混合物（例えば、ＳｎＯ2とＩｎ2Ｏ3の混合物であるＩＴＯ）であってもよい。ＳｎＯ2を含む材料中のＳｎＯ2の割合は、例えば、３〜１００ｗｔ％であり、具体的には例えば、３，５，１０，２０，３０，４０，５０，６０，７０，８０，９０，９５、９９又は１００ｗｔ％である。この割合は、ここで例示した数値の何れか２つの間の範囲内であってもよく、何れか１つ以上であってもよい。
光電変換層全体の厚さ（本実施形態では、第１光電変換層５、第２光電変換層７及び第３光電変換層９の全体の厚さ）は、例えば、３μｍ以下である。一般に光電変換層の厚さが厚くなるほど膜応力が増えて剥離しやすくなる。光電変換層全体の厚さを３μｍ以下にすることによって膜応力が比較的小さくなり膜剥離がさらに抑制される。なお、厚さが３μｍを超える場合には膜応力が比較的大きいので、ｐ型半導体層５ａをｐ型微結晶層４ａとｐ型非晶質層４ｂの積層構造にして膜剥離を抑制する必要性が特に大きい。光電変換層全体の厚さは、例えば、０．５，１，１．５，２，２．５又は３μｍである。この厚さは、例えば、ここで例示した数値の何れか２つの間の範囲内であってもよい。
２．プラズマＣＶＤ装置
次に、図２を用いて、上記の光電変換装置に含まれる半導体層を形成するためのプラズマＣＶＤ装置について説明する。図２は、本実施形態の光電変換装置の製造に用いられるプラズマＣＶＤ装置の構成を示す断面図である。
図２に示す構成は、例示であり、別の構成の装置を用いて半導体層を形成してもよい。また、プラズマＣＶＤ以外の方法により半導体層を形成してもよい。ここでは、成膜室の数が１つであるシングルチャンバのプラズマＣＶＤ装置を例に挙げて説明を進めるが、その説明は、成膜室の数が複数であるマルチチャンバのプラズマＣＶＤ装置についても同様に当てはまる。
図２に示すように、本実施形態に用いられるプラズマＣＶＤ装置は、半導体層を内部で形成するための密閉可能な成膜室１０１と、成膜室１０１に置換ガスを導入するためのガス導入部１１０と、成膜室１０１から置換ガスを排気するためのガス排気部１１６とを備える。
より具体的には、図２のプラズマＣＶＤ装置は、密閉可能な成膜室１０１内に、カソード電極１０２及びアノード電極１０３が設置された平行平板型の電極構造を有する。カソード電極１０２とアノード電極１０３との電極間距離は、所望の処理条件に従って決定され、数ｍｍから数十ｍｍ程度とするのが一般的である。成膜室１０１外には、カソード電極１０２に電力を供給する電力供給部１０８と、電力供給部１０８とカソード電極１０２及びアノード電極１０３との間のインピーダンス整合を行うインピーダンス整合回路１０５が設置されている。
電力供給部１０８は、電力導入線１０６ａの一端に接続される。電力導入線１０６ａの他端は、インピーダンス整合回路１０５に接続されている。インピーダンス整合回路１０５には電力導入線１０６ｂの一端が接続され、該電力導入線１０６ｂ他端は、カソード電極１０２に接続されている。電力供給部１０８は、ＣＷ（連続波形）交流出力あるいはパルス変調（オンオフ制御）された交流出力のいずれを出力するものであっても良く、これらを切換えて出力できるものでも良い。
電力供給部１０８から出力される交流電力の周波数は、１３．５６ＭＨｚが一般的であるが、これに限られるものではなく、数ｋＨｚからＶＨＦ帯、さらにマイクロ波帯の周波数を使用しても良い。
一方、アノード電極１０３は電気的に接地されており、アノード電極１０３上には、基板１０７が設置される。基板１０７は、例えば透明電極３が形成された透光性基板２である。基板１０７は、カソード電極１０２上に載置されても良いが、プラズマ中のイオンダメージによる膜質低下を低減するためアノード電極１０３上に設置されることが一般的である。
成膜室１０１には、ガス導入部１１０が設けられている。ガス導入部１１０からは、希釈ガス、材料ガス、ドーピングガス等のガス１１８が導入される。希釈ガスとしては、水素ガスを含むガス、材料ガスとしてはシラン系ガス、メタンガス、ゲルマンガス等が挙げられる。ドーピングガスとしては、ジボランガス等のｐ型不純物ドーピングガス、ホスフィンガス等のｎ型不純物ドーピングガスが挙げられる。
また、成膜室１０１には、ガス排気部１１６と圧力調整用バルブ１１７とが直列に接続され、成膜室１０１内のガス圧力が略一定に保たれる。ガス圧力は、成膜室内のガス導入部１１０及びガス排気口１１９の近傍で測定すると若干の誤差を生じるため、ガス導入部１１０及びガス排気口１１９から離れた位置で測定することが望ましい。この状態でカソード電極１０２に電力を供給することにより、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、ガス１１８を分解し、基板１０７上に半導体層を形成することができる。
ガス排気部１１６は、成膜室１０１内のガス圧力を１．０×１０-4Ｐａ程度の圧力に高真空排気できるものであってもよいが、装置の簡易化、低コスト化及びスループット向上の観点から、０．１Ｐａ程度の圧力とする排気能力を有するものを用いても良い。成膜室１０１の容積は、半導体デバイスの基板サイズの大型化に伴い大容量化している。このような成膜室１０１を高真空排気する場合、高性能なガス排気部１１６が必要となり、装置の簡易化及び低コスト化の観点から望ましくなく、簡易な低真空用のガス排気部１１６を使用することがより望ましい。
簡易な低真空用のガス排気部１１６としては、例えばロータリーポンプ、メカニカルブースターポンプ、ソープションポンプ等が挙げられ、これらを単独又は２以上の組合せで用いることが好ましい。
本実施形態で用いるプラズマＣＶＤ装置の成膜室１０１は例えば約１ｍ3のサイズとすることができる。典型的なガス排気部１１６としては、メカニカルブースターポンプとロータリーポンプとを直列に接続したものを使用することができる。
３．光電変換装置の製造方法
次に、上記の光電変換装置１の製造方法について説明する。光電変換装置１は、透光性基板２上に、透明電極３、第１光電変換層５、第２光電変換層７、第３光電変換層９及び裏面電極１１を光入射側から、順次形成することによって製造することができる。
以下、図２に示すような成膜室の数が１つであるシングルチャンバのプラズマＣＶＤ装置を用いて半導体層を形成する場合を例にとって説明を進めるが、以下の説明は、マルチチャンバのプラズマＣＶＤ装置を用いて半導体層を形成する場合にも基本的に当てはまる。但し、マルチチャンバのプラズマＣＶＤ装置では、ｐ型、ｉ型及びｎ型の半導体層を別々の成膜室内で形成することができるため、後述するガス置換工程が省略可能である。
本実施形態の製造方法では、第１光電変換層５、第２光電変換層７及び第３光電変換層９を同一の成膜室で形成する。同一の成膜室で形成するとは、同一の成膜室内にある同一又は異なる電極を用いて第１から第３光電変換層５，７，９を形成することであり、同一の成膜室内の同一電極を用いて第１から第３光電変換層５，７，９を形成することが望ましい。また、第１から第３光電変換層５，７，９を途中で大気解放することなく連続して形成することが生産効率向上の点から望ましい。さらに、第１から第３光電変換層５，７，９を形成する際の基板温度は、同一であることが生産効率向上の点から望ましい。
以下、光電変換装置１の製造方法を詳述する。以下に示す方法は、例示であって、光電変換装置１は、以下に示す方法以外の方法で製造してもよい。
３−１．透明電極形成工程
まず、透光性基板２上にＳｎＯ2を含む材料からなる透明電極３を形成する。
透光性基板２としては、プラズマＣＶＤ形成プロセスにおける耐熱性及び透光性を有するガラス基板、ポリイミド等の樹脂基板等が使用可能である。透明電極３は、ＣＶＤ、スパッタ、蒸着等の方法により形成することができる。
３−２．第１光電変換層形成工程
次に、得られた基板上に第１光電変換層５を形成する。上記の通り、第１光電変換層５は、ｐ型半導体層５ａ、バッファ層５ｂ、ｉ型非晶質層５ｃ及びｎ型半導体層５ｄを有するので、各半導体層を順次形成する。
ｐ型半導体層５ａの形成前（つまり、第１光電変換層５の形成前）と、ｉ型非晶質層５ｃの形成前には、成膜室１０１内の不純物の濃度を低減するために、成膜室１０１内を置換ガスにより置換するガス置換工程を実施する。成長室内１０１には、前工程で導入された不純物や基板搬入時に外部から混入する不純物が残留しており、この不純物が半導体層に取り込まれると半導体層の品質が悪化するので、予め成長室１０１内の不純物濃度を低減させておく。ガス置換工程は、ｐ型半導体層７ａの形成前（つまり、第２光電変換層７の形成前）と、ｉ型非晶質層７ｃの形成前と、ｐ型半導体層９ａの形成前（つまり、第３光電変換層９の形成前）と、ｉ型微結晶層９ｂの形成前にも行われる。なお、それぞれのガス置換工程は、同一条件で実施してもよく、互いに異なる条件で実施してもよい。
なお、マルチチャンバのプラズマＣＶＤ装置を使用する場合は、ガス置換工程を行う代わりに成膜室を変えることによって成膜室内の不純物濃度を低減させることができる。一般に、ｐ型半導体層５ａとバッファ層５ｂが第１成膜室で形成され、ｉ型非晶質層５ｃが第２成膜室で形成され、ｎ型半導体層５ｄが第３成膜室で形成される。また、ｐ型半導体層７ａ、バッファ層７ｂ及びｐ型半導体層９ａは、第１成膜室で形成され、ｉ型非晶質層７ｃ及びｉ型微結晶層９ｂは、第２成膜室で形成され、ｎ型半導体層７ｄ及びｎ型半導体層９ｃは、第３成膜室で形成される。ｐ型半導体層とバッファ層は、別々の成膜室で形成してもよい。
以下、第１光電変換層５の形成工程について詳述する。
３−２（１）ガス置換工程
成膜室１０１内に透明電極３を形成した透光性基板２を設置し、その後、成膜室１０１を置換ガスで置換するガス置換工程を実施する。このガス置換工程は、半導体層が形成される基板を成膜室１０１に搬入したときに成膜室１０１外から混入する不純物の濃度を低減するために行われる。また、光電変換装置を繰り返し製造する場合には、第１から第３光電変換層が繰り返し形成されるため、前に形成した第３光電変換層９のｎ型半導体層９ｃが成膜室１０１内の内壁及び電極等に付着しているため、その第３光電変換層９のｎ型半導体層９ｃから放出される不純物、特に第３光電変換層９のｎ型半導体層９ｃの導電型を決定する不純物の第１光電変換層５のｐ型半導体層５ａへの混入が問題となる。そこで、ｐ型半導体層５ａを形成する前にガス置換工程を行って、ｐ型半導体層５ａへのｎ型不純物の混入量を低減する。
これにより、第１光電変換層５のｐ型半導体層５ａとして良質な半導体層を形成することができる。ここで、ｐ型半導体層５ａには、通常、ｐ導電型不純物を１×１０20ｃｍ-3程度含ませるので、混入したｎ導電型不純物濃度が二桁少ない１×１０18ｃｍ-3程度以下であれば、良好な光電変換特性が得られる。
ガス置換工程は、例えば、成膜室１０１内に置換ガスとして例えば水素ガスを導入し（置換ガス導入工程）、成膜室１０１内の圧力が所定の圧力（例えば１００Ｐａから１０００Ｐａ程度）に達したときに水素ガスの導入を停止し、さらに、成膜室１０１内の圧力が所定の圧力（例えば１Ｐａから１０Ｐａ程度）になるまで排気する（排気工程）一連のサイクルによって実施することができる。このサイクルは、複数回繰り返しても良い。
上記１サイクルに要する時間は数秒から数十秒程度とすることができる。具体的には、置換ガス導入工程を１〜５秒間かけて行ない、排気工程を３０〜６０秒間かけて行うことができる。このような短い時間で行っても、複数回繰り返すことにより、成膜室内の不純物濃度を低減することができる。よって本実施形態の光電変換装置の製造方法は量産装置に適用した場合にも実用的である。
本実施形態においては、成膜室１０１の内部における置換ガス導入後圧力及び置換ガス排気後圧力をあらかじめ設定し、置換ガス導入工程においては成膜室１０１からの排気を停止し、成膜室１０１の内部の圧力が該置換ガス導入後圧力以上となったときに置換ガスの導入を停止して置換ガス導入工程を終了させ、排気工程においては置換ガスの導入を停止し、成膜室１０１の内部の圧力が該置換ガス排気後圧力以下となったときに排気を停止して排気工程を終了させることが好ましい。
サイクルの繰り返し回数を増加させることにより、また、置換ガス排気後圧力Ｍに対する置換ガス導入後圧力ｍの比率（Ｍ／ｍ）を小さくすることにより、成膜室１０１内に存在する不純物の濃度をより低減することができる。
また、本実施形態においては、置換ガスとして水素ガスを使用する場合を例に説明しているが、別の実施形態においては、置換ガスとして、シランガス等の、ｉ型半導体層の形成に用いられるガスのいずれかを使用しても良い。ｉ型半導体層の形成に用いられるガスは、ｐ型、ｉ型及びｎ型の半導体層の形成のいずれにも使用される。従って、置換ガスとしてｉ型半導体層の形成に用いられるガスを用いる場合、このガスから半導体層中に不純物が混入することがなくなるため好ましい。
また、別の実施形態においては、半導体層の膜質に影響を与えない不活性ガス等を置換ガスとして使用しても良い。特に、原子量の大きなガスは、成膜室１０１内を排気した際に成膜室１０１内に残り易く、置換ガスとして適している。不活性ガスとしては、例えば、アルゴンガス、ネオンガス、キセノンガス等が挙げられる。
また、置換ガスは、ｉ型半導体層の形成に用いられるガスのいずれか１種以上と、１種以上の不活性ガスとの混合ガスであってもよい。
３−２（２）ｐ型半導体層形成工程
次に、ｐ型半導体層５ａを形成する。ｐ型半導体層５ａは、透明電極３上にｐ型微結晶層４ａを形成し、さらにその上にｐ型非晶質層４ｂを形成することによって形成することができる。以下、ｐ型微結晶層４ａ及びｐ型非晶質層４ｂの形成方法について説明する。
Ａ．ｐ型微結晶層形成工程
まず、以下の方法により、ｐ型微結晶層４ａを形成する。まず、成膜室１０１内を０．００１Ｐａまで排気し、基板温度を例えば２００℃より低い温度に設定する。次に、成膜室１０１内に混合ガスを導入し、排気系に設けられた圧力調整用バルブ１１７により成膜室１０１内の圧力を略一定に保つ。成膜室１０１内の圧力は、例えば２００Ｐａ以上３６００Ｐａ以下とする。成膜室１０１内に導入される混合ガスとしては、例えばシランガス、水素ガス及びジボランガスを含むガスを使用でき、さらに光吸収量を低減するために炭素原子を含むガス（例えばメタンガス）を含ませることができる。シランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
成膜室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、ｐ型微結晶層４ａを形成する。カソード電極１０２の単位面積あたりの電力密度は、０．０１Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下、例えば、０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
ｐ型微結晶層４ａ形成時の基板温度は、例えば、１３０℃以上２００℃未満であり、具体的には例えば、１９５、１９０，１８５，１８０，１７５，１７０，１６５，１６０，１５５，１５０，１４５，１４０，１３５又は１３０℃である。基板温度は、ここで例示した数値の何れか２つの間の範囲内であってもよい。２００℃以上の温度で水素が多く含まれるプラズマにＳｎＯ2を含む材料からなる透明電極３を曝露すると、ＳｎＯ2が還元されて透明電極３が黒化するという現象が起こる場合がある。本実施形態では、基板温度を２００℃より低い温度に設定することによって、透明電極３の黒化を抑制している。
ｐ型微結晶層４ａの厚さは、１ｎｍ以上が好ましい。この場合に、透明電極３とｐ型半導体層５ａとの間の膜剥離抑制効果が大きいからである。
Ｂ．ｐ型非晶質層形成工程
ｐ型非晶質層４ｂは、シランガスに対する水素ガスの流量を数倍から数十倍程度にする点を除いてはｐ型微結晶層４ａと同様の方法で形成することができる。ｐ型非晶質層４ｂを形成する際の、水素ガス／シランガス流量比以外の形成条件は、ｐ型微結晶層４ａを形成する際の条件と同一であっても異なっていてもよい。例えば、ｐ型非晶質層４ｂを形成する際の温度は、２００℃以上にしてもよい。基板温度を比較的高くしても透明電極３の黒化が起こりにくいからである。黒化が起こり難いのは、（１）透明電極３が既にｐ型微結晶層４ａで覆われており、（２）水素ガス／シランガス流量比が比較的小さいからである。
上記のようにして所望の厚さのｐ型半導体層５ａを形成した後、交流電力の投入を停止し、成膜室１０１内を真空排気する。
ｐ型半導体層５ａの厚さ（つまり、ｐ型微結晶層４ａとｐ型非晶質層４ｂを合わせた厚さ）は、ｉ型非晶質層５ｃに十分な内部電界を与える点で、２ｎｍ以上が好ましく、５ｎｍ以上がより好ましい。また、ｐ型半導体層５ａの厚さは、非活性層の入射側の光吸収量を抑えることが必要である点で、５０ｎｍ以下が好ましく、３０ｎｍ以下がより好ましい。
ｐ型半導体層５ａの厚さに対するｐ型微結晶層４ａの厚さの割合は、例えば、１０〜９０％であり、具体的には、例えば、１０，２０，３０，４０，５０，６０，７０，８０又は９０％である。この割合は、ここで例示した数値の何れか２つの間の範囲内であってもよい。
ｐ型半導体層５ａがｐ型微結晶層４ａとｐ型非晶質層４ｂの積層構造になっているかどうかは、例えば、基板主面に垂直な断面をＴＥＭで観察することによって確認することができる。透明電極３は、一般に、柱状の結晶として観察され、ｐ型微結晶層４ａは、それと区別し得る結晶子を含む格子像が観察される。それに対して、ｐ型非晶質層４ｂは、格子像（結晶）が観察されないため、透明電極３、ｐ型微結晶層４ａ、ｐ型非晶質層４ｂは、断面ＴＥＭ観察により、それぞれ区別できる。
３−２（３）バッファ層形成工程
次に、バッファ層５ｂとしてｉ型非晶質層を形成する。まず、成膜室１０１内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気する。基板温度は２００℃以下に設定することができる。次に、成膜室１０１内に混合ガスを導入し、圧力調整用バルブ１１７により成膜室１０１内の圧力を略一定に保つ。成膜室１０１内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。成膜室１０１内に導入される混合ガスとしては、例えばシランガス及び水素ガスを含むガスを使用することができ、さらに光吸収量を低減するために炭素原子を含むガス（例えばメタンガス）を含ませることができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましい。
成膜室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、バッファ層５ｂであるｉ型非晶質層を形成する。カソード電極１０２の単位面積あたりの電力密度は、０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
上記のようにして、バッファ層５ｂとして所望の厚さのｉ型非晶質層を形成した後、交流電力の投入を停止し、成膜室１０１内を真空排気する。
バッファ層５ｂであるｉ型非晶質層を形成することにより、成膜室１０１内の雰囲気中のボロン原子濃度が低下し、次に形成されるｉ型非晶質層５ｃへのボロン原子の混入を低減することができる。
バッファ層５ｂであるｉ型非晶質層の厚さは、ｐ型半導体層５ａからｉ型非晶質層５ｃへのボロン原子の拡散を抑えるために２ｎｍ以上が望ましい。一方、光吸収量を抑えｉ型非晶質層５ｃへ到達する光を増大させるためにはできる限り薄いことが望ましい。バッファ層５ｂの厚さは、通常５０ｎｍ以下とされる。
３−２（４）ガス置換工程
次に、「３−２（１）ガス置換工程」と同様の方法により、ガス置換工程を行う。
成膜室１０１内の内壁及び電極等には前工程で形成したｐ型半導体層５ａが付着しているため、ｐ型半導体層５ａから放出される不純物、特にｐ型半導体層５ａの導電型を決定する不純物のｉ型非晶質層５ｃへの混入が問題となるが、ｉ型非晶質層５ｃを形成する前にガス置換工程を行うことによって、ｉ型非晶質層５ｃへの上記不純物の混入量を低減することができる。これにより、ｉ型非晶質層５ｃとして良質な半導体層を形成することができる。
３−２（５）ｉ型非晶質層形成工程
次に、ｉ型非晶質層５ｃを形成する。まず、成膜室１０１内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気する。基板温度を２００℃以下に設定することができる。次に、成膜室１０１内に混合ガスを導入し、圧力調整用バルブ１１７により成膜室１０１内の圧力を略一定に保つ。成膜室１０１内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。成膜室１０１内に導入される混合ガスとしては、例えばシランガス及び水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が好ましく、５倍以上３０倍以下がさらに好ましく、良好な膜質のｉ型非晶質層５ｃを形成することができる。
成膜室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、ｉ型非晶質層５ｃを形成する。カソード電極１０２の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
上記のようにして所望の厚さのｉ型非晶質層５ｃを形成した後、交流電力の投入を停止し、成膜室１０１内を真空排気する。
ｉ型非晶質層５ｃの厚さは、光吸収量、光劣化による光電変換特性の低下を考慮して、０．０５μｍから０．２５μｍの値に設定されることが好ましい。
３−２（６）ｎ型半導体層形成工程
次に、ｎ型半導体層５ｄを形成する。まず、成膜室１０１内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気する。基板温度は２００℃以下、例えば１５０℃に設定することができる。次に、成膜室１０１内に混合ガスを導入し、圧力調整用バルブ１１７により成膜室１０１内の圧力を略一定に保つ。成膜室１０１内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。成膜室１０１内に導入される混合ガスとしては、シランガス、水素ガス及びホスフィンガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、５倍以上３００倍以下とすることができ、ｎ型微結晶層を形成する場合には、３０倍から３００倍程度が好ましい。
成膜室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、非晶質又は微結晶のｎ型半導体層５ｄを形成する。カソード電極１０２の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
ｎ型半導体層５ｄの厚さは、ｉ型非晶質層５ｃに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ型半導体層５ｄの光吸収量を抑えるためにはできる限り薄いことが好ましく、通常５０ｎｍ以下とされる。
以上により、ｉ型非晶質層５ｃを備える第１光電変換層５を形成することができる。
３−３．第２光電変換層形成工程
次に、得られた基板上に第２光電変換層７を形成する。上記の通り、第２光電変換層７は、ｐ型半導体層７ａ、バッファ層７ｂ、ｉ型非晶質層７ｃ及びｎ型半導体層７ｄを有するので、各半導体層を順次形成する。
以下、第２光電変換層７の形成工程について詳述する。
３−３（１）ガス置換工程
次に、「３−２（１）ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程を実施することにより、ｎ型半導体層５ｄ形成時に成膜室１０１内の内壁及び電極等に付着したｎ型半導体層から放出される不純物、特にｎ型半導体層５ｄの導電型を決定する不純物のｐ型半導体層７ａへの混入量を低減することができる。これにより、ｐ型半導体層７ａとして良質な半導体層を形成することができる。ここで、ｐ型半導体層７ａにはｐ導電型不純物を１×１０20ｃｍ-3程度含ませているので、混入したｎ導電型不純物濃度が二桁少ない１×１０18ｃｍ-3程度以下であれば、良好な光電変換特性が得られる。
３−３（２）ｐ型半導体層形成工程
次に、第１光電変換層５のｐ型半導体層５ａと同様の方法により、ｐ型半導体層７ａを形成する。但し、ｐ型半導体層７ａは、ｐ型微結晶層とｐ型非晶質層の積層構造にする必要がなく、ｐ型微結晶層とｐ型非晶質層のどちらかにすることができる。
３−３（３）バッファ層形成工程
次に、第１光電変換層５のバッファ層５ｂと同様の方法により、バッファ層７ｂを形成する。
３−３（４）ガス置換工程
次に、「３−２（１）ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第１光電変換層５のｉ型非晶質層５ｃを形成する前に行われるガス置換工程と同様の効果を与える。
３−３（５）ｉ型非晶質層形成工程
次に、ｉ型非晶質層７ｃを形成する。ｉ型非晶質層７ｃの厚みは、光吸収量、光劣化による光電変換特性の低下を考慮して、０．１μｍから０．８μｍの値に設定されることが好ましい。
また、第２光電変換層７のｉ型非晶質層７ｃの禁制帯幅は、第１光電変換層５のｉ型非晶質層５ｃの禁制帯幅よりも狭いことが望ましい。このような禁制帯幅とすることにより、第１光電変換層５で吸収できなかった波長帯の光を第２光電変換層７で吸収することができ、入射光を有効に利用することができるからである。
ｉ型非晶質層７ｃの禁制帯幅を狭くするために、膜形成時の基板温度を高く設定することができる。基板温度を高くすることにより膜中に含有される水素原子濃度を減らし、禁制帯幅の狭いｉ型非晶質層７ｃを形成することができる。すなわち、第２光電変換層７のｉ型非晶質層７ｃ形成時の基板温度を、第１光電変換層５のｉ型非晶質層５ｃ形成時の基板温度より高くすれば良い。これにより、第１光電変換層５のｉ型非晶質層５ｃ中の水素原子濃度を、第２光電変換層７のｉ型非晶質層７ｃ中の水素原子濃度よりも高くすることができ、第１光電変換層５のｉ型非晶質層５ｃの禁制帯幅が、第２光電変換層７のｉ型非晶質層７ｃの禁制帯幅より大きい光電変換装置を製造することができる。
また、ｉ型非晶質層７ｃ形成時に成膜室１０１に導入される混合ガスの水素ガス／シランガス流量比を小さくすることにより、ｉ型非晶質層７ｃ中に含有される水素原子濃度を減らし、禁制帯幅の狭いｉ型非晶質層７ｃを形成することができる。すなわち、第２光電変換層７のｉ型非晶質層７ｃ形成時の混合ガスの水素ガス／シランガス流量比を、第１光電変換層５のｉ型非晶質層５ｃ形成時より小さくすれば良い。これにより、第１光電変換層５のｉ型非晶質層５ｃ中の水素原子濃度を、第２光電変換層７のｉ型非晶質層７ｃ中の水素原子濃度よりも高くすることができ、第１光電変換層５のｉ型非晶質層５ｃの禁制帯幅が、第２光電変換層７のｉ型非晶質層７ｃの禁制帯幅より大きい光電変換装置を製造することができる。
さらに、ｉ型非晶質層を連続放電プラズマにより形成する場合と、パルス放電プラズマにより形成する場合で、ｉ型非晶質層の禁制帯幅を調整することも可能である。ｉ型非晶質層を連続放電プラズマにより形成するとパルス放電プラズマにより形成した場合より、成膜されるｉ型非晶質層中に含まれる水素原子濃度を多くすることができる。
従って、第１光電変換層５のｉ型非晶質層５ｃを連続放電プラズマにより形成し、第２光電変換層７のｉ型非晶質層７ｃをパルス放電プラズマにより形成できるように、プラズマ発生用の供給電力を切換えることにより、第１光電変換層５のｉ型非晶質層５ｃの禁制帯幅が、第２光電変換層７のｉ型非晶質層７ｃの禁制帯幅より大きい光電変換装置を製造することができる。
上記第１光電変換層５のｉ型非晶質層５ｃ及び第２光電変換層７のｉ型非晶質層７ｃ形成時の基板温度の設定、水素ガス／シランガス流量比の設定及び連続放電／パルス放電の切換は、それぞれ別々に設定しても良いし、各設定を併用しても良い。特に、第１光電変換層５のｉ型非晶質層５ｃ及び第２光電変換層７のｉ型非晶質層７ｃ形成時の基板温度が同一である場合、水素ガス／シランガス流量比の設定及び連続放電／パルス放電の切換を併用すると、ｉ型非晶質層中に含有される水素原子濃度を大きく変化させることができ望ましい。
３−３（６）ｎ型半導体層形成工程
次に、第１光電変換層５のｎ型半導体層５ｄと同様の方法により、ｎ型半導体層７ｄを形成する。
３−４．第３光電変換層形成工程
次に、得られた基板上に第３光電変換層９を形成する。上記の通り、第３光電変換層９は、ｐ型半導体層９ａ、ｉ型微結晶層９ｂ及びｎ型半導体層９ｃを有するので、各半導体層を順次形成する。
以下、第３光電変換層９の形成工程について詳述する。
３−４（１）ガス置換工程
まず、「３−２（１）ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第２光電変換層７形成前に行われるガス置換工程と同様の効果を有する。
３−４（２）ｐ型半導体層形成工程
次に、第１光電変換層５のｐ型半導体層５ａと同様の方法により、ｐ型半導体層９ａを形成する。但し、ｐ型半導体層９ａは、ｐ型微結晶層とｐ型非晶質層の積層構造にする必要がなく、ｐ型微結晶層とｐ型非晶質層のどちらかにすることができる。
３−４（３）ガス置換工程
次に、「３−２（１）ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第１光電変換層５のｉ型非晶質層５ｃ及び第２光電変換層７のｉ型非晶質層７ｃを形成する前に行われるガス置換工程と同様の効果を有する。
３−４（４）ｉ型微結晶層形成工程
次に、ｉ型微結晶層９ａを形成する。ｉ型微結晶層９ｂは、例えば以下の形成条件において形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室１０１内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極１０２の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
成膜室１０１内に導入される混合ガスとしては、例えば、シランガス、水素ガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、３０倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
ｉ型微結晶層９ｂの厚さは、十分な光吸収量を確保するため０．５μｍ以上が好ましく、１μｍ以上がより好ましい。一方、ｉ型微結晶層９ｂの厚さは、良好な生産性を確保する点で２０μｍ以下が好ましく１５μｍ以下がより好ましい。
このようにして、ラマン分光法により測定される、４８０ｎｍ-1におけるピークに対する５２０ｎｍ-1におけるピークのピーク強度比Ｉ520／Ｉ480が３以上１０以下である良好な結晶化率を有するｉ型微結晶層９ｂを形成できる。
３−４（５）ｎ型半導体層形成工程
次に、第１光電変換層５のｎ型半導体層５ｄと同様の方法により、ｎ型半導体層９ｃを形成する。
３−５．裏面電極形成工程
次に、第３光電変換層９上に裏面電極１１を形成する。裏面電極１１は、透明導電膜１１ａと金属膜１１ｂと有しているので、これらを順次形成する。
透明導電膜１１ａは、ＳｎＯ2、ＩＴＯ、ＺｎＯなどからなる。金属膜１１ｂは、銀、アルミニウム等の金属からなる。透明導電膜１１ａと金属膜１１ｂは、ＣＶＤ、スパッタ、蒸着等の方法により形成される。透明導電膜１１ａは、省略することもできる。
以上により、本実施形態の光電変換装置の製造工程が完了する。
４．集積型光電変換装置
図３を用いて本発明の一実施形態の集積型光電変換装置について説明する。図３は、本実施形態の集積型光電変換装置の構成を示す平面図である。
本実施形態の集積型光電変換装置２０は、互いに直列接続された複数の光電変換装置１からなる直列アレイ１３を備えており、複数の光電変換装置１は、それぞれ、上記実施形態の光電変換装置からなる。また、集積型光電変換装置２０は、直列アレイ１３を複数本備えており、複数本の直列アレイ１３は、共通電極１５によって互いに並列接続されている。直列アレイ１３の数は、１本であってもよい。
このような集積型光電変換装置２０の直列アレイ１３の一部に影がかかると、影がかかった領域にある光電変換装置１は発電しなくなり、この光電変換装置１においてホットスポット現象が起こり、透明電極３とｐ型半導体層５ａの界面で膜剥離が生じ得るが、本実施形態の集積型光電変換装置２０に使用される光電変換装置１は、上記実施形態の光電変換装置１であるため、透明電極３とｐ型半導体層５ａの界面での膜剥離が抑制される。
５．効果実証実験
ｐ型半導体層５ａがｐ型微結晶層４ａとｐ型非晶質層４ｂの積層構造になっている光電変換装置と、ｐ型半導体層５ａが単層構造（非晶質層のみ）になっている光電変換装置を作製し、これらについて屋外暴露試験を行った結果を比較することによって、ｐ型半導体層５ａが積層構造になっている場合に、透明電極３とｐ型半導体層５ａの界面での膜剥離が起こりにくいことを実証した。
５−１．光電変換装置の作製方法
図１に示す構造の光電変換装置１を、図２に示すような成膜室１０１を複数有するマルチチャンバ方式のプラズマＣＶＤ装置を用いて作製した。ここで用いたプラズマＣＶＤ装置の成膜室は、成膜室内の大きさが１ｍ×１ｍ×５０ｃｍのサイズである。ｐ型半導体層５ａ，７ａ及びバッファ層５ｂ，７ｂと、ｉ型半導体層５ｃ，７ｃ，９ｂと、ｎ型半導体層５ｄ，７ｄ，９ｃは、それぞれ別々の成膜室１０１で形成した。
各構成要素は、表１に示す材料で形成した。また、第１〜第３光電変換層の厚さを表２に示すように変化させてｐ型半導体層５ａが積層構造である光電変換装置１とｐ型半導体層５ａが単層構造である光電変換装置１を４種類ずつ作製した。実施例サンプルＡ〜Ｄは、ｐ型半導体層５ａが積層構造である光電変換装置１であり、比較例サンプルＡ〜Ｄは、ｐ型半導体層５ａが単層構造である光電変換装置１である。表２には、光電変換層全体の厚さも示す。
Figure 2009004702
Figure 2009004702
以下、実施例サンプルＡ〜Ｄを作製するための各工程について詳細に説明する。以下の工程において、全ての半導体層は、連続放電プラズマで形成した。比較例サンプルＡ〜Ｄは、透光性基板２上にｐ型非晶質層４ｂを直接形成した点を除いては、実施例サンプルＡ〜Ｄと同じ方法で作製した。比較例サンプルＡ〜Ｄでは、ｐ型微結晶層４ａが無い分だけｐ型非晶質層４ｂを厚く形成し、ｐ型半導体層５ａの厚さが実施例サンプルＡ〜Ｄと比較例サンプルＡ〜Ｄで同じになるようにした。
５−１−１．第１光電変換層形成工程
５−１−１（１）ｐ型半導体層形成工程
以下の方法で、ｐ型微結晶層４ａとｐ型非晶質層４ｂからなるｐ型半導体層５ａを形成した。
Ａ．ｐ型微結晶層形成工程
まず、厚さ１μｍの透明電極３が形成された厚さ４ｍｍの透光性基板２上にｐ型微結晶層４ａとしてｐ型微結晶シリコン層を形成した。ｐ型微結晶層４ａは、透光性基板２の温度が１９０℃、プラズマＣＶＤ成膜室１０１内の圧力が１０００Ｐａ、カソード電極単位面積当たりの電力密度が０．１５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、Ｂ2Ｈ6ガス（０．１％水素ベース）４０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が３００倍の条件で形成し、その膜厚を５ｎｍとした。
Ｂ．ｐ型非晶質層形成工程
次に、ｐ型微結晶層４ａ上にｐ型非晶質層４ｂとしてｐ型非晶質シリコンカーバイド層を形成した。ｐ型非晶質層４ｂは、透光性基板２の温度が１９０℃、プラズマＣＶＤ成膜室１０１内の圧力が１０００Ｐａ、カソード電極単位面積当たりの電力密度が０．０５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、Ｂ2Ｈ6ガス（０．１％水素ベース）１００ｓｃｃｍ、ＣＨ4ガス１５０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が５０倍の条件で形成し、その膜厚を１５ｎｍとした。
５−１−１（２）バッファ層形成工程
次に、ｐ型半導体層５ａ上にバッファ層５ｂとしてｉ型非晶質シリコンカーバイド層を形成した。バッファ層５ｂは、透光性基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、ＣＨ4ガス１５０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１０倍の条件で成膜を開始し、ＣＨ4ガス流量が１５０ｓｃｃｍから０ｓｃｃｍまで徐々に減少するようにガス流量を制御して形成し、その膜厚を５ｎｍとした。ここで、ＣＨ4ガス流量は徐々に減少するように制御しても良いし、段階的に減少するように制御しても良い。ＣＨ4ガス流量を徐々にあるいは段階的に減少させるように制御することにより、ｐ型半導体層５ａとｉ型非晶質層５ｃの界面におけるバンドプロファイルの不連続性を緩和でき望ましい。
５−１−１（３）ｉ型非晶質層形成工程
次に、バッファ層５ｂ上にｉ型非晶質層５ｃとしてｉ型非晶質シリコン層を形成した。ｉ型非晶質層５ｃは、透光性基板２の温度が１８０℃、プラズマＣＶＤ成膜室１０１内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０７Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス３００ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が２０倍の条件で形成し、その膜厚を７５ｎｍとした。
５−１−１（４）ｎ型半導体層形成工程
次に、ｉ型非晶質層５ｃ上にｎ型半導体層（ここでは非晶質層）５ｄとして非晶質シリコン層を形成した。ｎ型半導体層５ｄは、透光性基板２の温度が１９０℃、プラズマＣＶＤ成膜室１０１内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、ＰＨ3ガス（１％水素ベース）３０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が５倍の条件で形成し、その膜厚を２０ｎｍとした。
５−１−２．第２光電変換層形成工程
５−１−２（１）ｐ型半導体層形成工程
次に、第１光電変換層５のｎ型半導体層５ｄ上に第２光電変換層７のｐ型半導体層（ここでは非晶質層）７ａとして、ｐ型非晶質シリコンカーバイド層を形成した。形成条件は、第１光電変換層５のｐ型非晶質層４ｂと同じであるが膜厚は２０ｎｍにした。
５−１−２（２）バッファ層形成工程
次に、ｐ型半導体層７ａ上にバッファ層７ｂとしてｉ型非晶質シリコンカーバイド層を形成した。形成条件は、第１光電変換層５のバッファ層５ｂと同じにした。
５−１−２（３）ｉ型非晶質層形成工程
次に、バッファ層７ｂ上にｉ型非晶質層７ｃとしてｉ型非晶質シリコン層を形成した。ｉ型非晶質層７ｃは、透光性基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が５００Ｐａ、カソード電極単位面積当たりの電力密度が０．０７Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス３００ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１０倍の条件で形成し、その膜厚は第２光電変換層７の厚さが表２に示す値になるように適宜変化させた。
本実施例において、第１光電変換層５のｉ型非晶質層５ｃの形成時の基板温度（１８０℃）を、第２光電変換層７のｉ型非晶質層７ｃの形成時の基板温度（２００℃）より低くした。これにより、第１光電変換層５のｉ型非晶質層５ｃ中に含まれる水素濃度を第２光電変換層７のｉ型非晶質層７ｃより大きくし、第１光電変換層５のｉ型非晶質層５ｃの禁制帯幅が第２光電変換層７のｉ型非晶質層７ｃより大きくなるようにした。
５−１−２（４）ｎ型半導体層形成工程
次に、ｉ型非晶質層７ｃ上にｎ型半導体層（ここでは非晶質層）７ｄとして非晶質シリコン層を形成した。形成条件は、第１光電変換層５のｎ型半導体層５ｄと同じにした。
５−１−３．第３光電変換層形成工程
５−１−３（１）ｐ型半導体層層形成工程
次に、第２光電変換層７のｎ型半導体層７ｄ上に、第３光電変換層９のｐ型半導体層（ここでは微結晶層）９ａとしてｐ型微結晶シリコン層を形成した。ｐ型半導体層９ａは、透光性基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が１０００Ｐａ、カソード電極単位面積当たりの電力密度が０．１５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、Ｂ2Ｈ6ガス（０．１％水素ベース）３０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１５０倍の条件で形成し、その膜厚を２０ｎｍとした。
５−１−３（２）ｉ型微結晶層形成工程
次に、ｐ型半導体層９ａ上にｉ型微結晶層９ｂとしてｉ型微結晶シリコン層を形成した。ｉ型微結晶層９ｂは、透光性基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が２０００Ｐａ、カソード電極単位面積当たりの電力密度が０．１５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス２５０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１００倍の条件で形成し、その膜厚は第３光電変換層９の厚さが表２に示す値になるように適宜変化させた。
５−１−３（３）ｎ型半導体層形成工程
次に、ｉ型微結晶層９ｂ上にｎ型半導体層（ここでは微結晶層）９ｄとしてｎ型微結晶シリコン層を形成した。ｎ型半導体層９ｄは、透光性基板２の温度が２００℃、プラズマＣＶＤ成膜室１０１内の圧力が２０００Ｐａ、カソード電極単位面積当たりの電力密度が０．１５Ｗ／ｃｍ2、成膜室１０１に導入される混合ガスが、ＳｉＨ4ガス１５０ｓｃｃｍ、ＰＨ3ガス（１％水素ベース）３０ｓｃｃｍ、Ｈ2ガス／ＳｉＨ4ガスの流量比が１５０倍の条件で形成し、その膜厚を２０ｎｍとした。
５−１−４．裏面電極形成工程
次に、スパッタ法により、厚さ０．０５μｍの透明導電膜１１ａ及び厚さ０．１μｍの金属膜１１ｂからなる裏面電極１１を形成し、光電変換装置１を製造した。
５−２．屋外暴露試験
上記方法で作製した実施例サンプルＡ〜Ｄ及び比較例サンプルＡ〜Ｄについて、屋外暴露試験を行った。屋外暴露試験は、IEC61646の1st‐EDITIONに準拠した方法で行った。具体的には、照度８００Ｗ／ｍ2以上の時に集積モジュールを短絡状態にし、特定部位を順次影にして行く。影にした部分は、影にしないときの最適動作点電流値を下回る程度以上に光を遮蔽した。屋外暴露試験は、水平から３０度傾けた架台上で行った。
屋外暴露試験後、透光性基板２側からサンプル表面を撮影し、得られた画像のコントラストを大きくして白黒の画像を得て、この画像中の白部分の面積の割合を算出した。膜剥離が起こった部分は、通常、輝度が大きくなるので、上記方法で得られた白部分の面積の割合は、膜剥離が起こった部分の面積（剥離面積）の割合に対応する。得られた結果を表３に示す。
Figure 2009004702
表３を参照すると、実施例サンプルＡ〜Ｄの剥離面積の割合は、それぞれ、比較例サンプルＡ〜Ｄの剥離面積の割合よりも小さいことが分かる。この結果は、透明電極３がＳｎＯ2を含む材料からなる場合、ｐ型半導体層５ａをｐ型微結晶層４ａとｐ型非晶質層４ｂの積層構造にすることによって透明電極３とｐ型半導体層５ａの間の膜剥離を抑制することができたことを示している。
また、表３を参照すると、光電変換層全体の厚さが薄くなるほど剥離面積の割合が小さくなることが分かる。この結果は、光電変換層全体の厚さが薄くなるほど膜応力が小さくなって剥離が起こりにくくなることを示している。
本発明の一実施形態の光電変換装置の構成を示す断面図である。 本発明の一実施形態の光電変換装置の製造に用いるプラズマＣＶＤ装置の構成を示す断面図である。 本発明の一実施形態の集積型光電変換装置の構成を示す平面図である。
符号の説明
１：光電変換装置 ２：透光性基板 ３：透明電極 ５：第１光電変換層 ７：第２光電変換層 ９：第３光電変換層 １１：裏面電極 １３：直列アレイ １５：共通電極 ２０：集積型光電変換装置
４ａ：ｐ型微結晶層 ４ｂ：ｐ型非晶質層
５ａ：ｐ型半導体層 ５ｂ：バッファ層 ５ｃ：ｉ型非晶質層 ５ｄ：ｎ型半導体層
７ａ：ｐ型半導体層 ７ｂ：バッファ層 ７ｃ：ｉ型非晶質層 ７ｄ：ｎ型半導体層
９ａ：ｐ型半導体層 ９ｂ：ｉ型微結晶層 ９ｄ：ｎ型半導体層
１１ａ：透明導電膜 １１ｂ：金属膜
１０１：成膜室 １０２：カソード電極 １０３：アノード電極 １０５：インピーダンス整合回路 １０６ａ：電力導入線 １０６ｂ：電力導入線 １０７：基板 １０８：電力供給部 １１０：ガス導入部 １１６：ガス排気部 １１７：圧力調整用バルブ １１８：ガス １１９：ガス排気口

Claims (6)

  1. 透光性基板上に、透明電極、少なくとも１つの光電変換層及び裏面電極をこの順に重ねて備え、
    前記少なくとも１つの光電変換層は、それぞれ、ｐｉｎ接合を有し且つシリコン系半導体からなり、
    前記透明電極は、ＳｎＯ2を含む材料からなり、前記透明電極に接するｐ型半導体層は、前記透明電極側から順にｐ型微結晶層及びｐ型非晶質層を重ねて備えることを特徴とする光電変換装置。
  2. 前記透明電極に接する光電変換層のｉ型半導体層は、非晶質層である請求項１に記載の光電変換装置。
  3. 前記少なくとも１つの光電変換層は、前記透明電極側から順に第１光電変換層、第２光電変換層及び第３光電変換層をこの順に重ねて備え、
    第１及び第２光電変換層のｉ型半導体層は、それぞれ、非晶質層であり、第３光電変換層のｉ型半導体層は、微結晶層である請求項１又は２に記載の光電変換装置。
  4. 前記光電変換層の全体の厚さは、厚さが３μｍ以下である請求項１〜３の何れか１つに記載の光電変換装置。
  5. 互いに直列接続された複数の光電変換装置からなる直列アレイを備え、
    前記複数の光電変換装置は、それぞれ、請求項１〜４の何れか１つに記載の光電変換装置からなる集積型光電変換装置。
  6. 透光性基板上に形成されたＳｎＯ2を含む材料からなる透明電極上に、基板温度２００℃未満の条件でシリコン系半導体からなるｐ型微結晶層を形成し、該ｐ型微結晶層上にそれぞれがシリコン系半導体からなるｐ型非晶質層、ｉ型半導体層及びｎ型半導体層を順に形成する光電変換装置の製造方法。
JP2007166593A 2007-06-25 2007-06-25 光電変換装置の製造方法 Pending JP2009004702A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007166593A JP2009004702A (ja) 2007-06-25 2007-06-25 光電変換装置の製造方法
PCT/JP2008/059936 WO2009001647A1 (ja) 2007-06-25 2008-05-29 光電変換装置、集積型光電変換装置、光電変換装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007166593A JP2009004702A (ja) 2007-06-25 2007-06-25 光電変換装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009004702A true JP2009004702A (ja) 2009-01-08

Family

ID=40185469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007166593A Pending JP2009004702A (ja) 2007-06-25 2007-06-25 光電変換装置の製造方法

Country Status (2)

Country Link
JP (1) JP2009004702A (ja)
WO (1) WO2009001647A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096963A (ja) * 2009-11-02 2011-05-12 Kaneka Corp 多接合型太陽電池の製造方法
JP2012522404A (ja) * 2009-06-10 2012-09-20 シンシリコン・コーポレーション 光起電モジュール、及び複数半導体層スタックを有する光起電モジュールを製造する方法
WO2013151294A1 (en) * 2012-04-03 2013-10-10 Lg Electronics Inc. Thin film solar cell

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204178A (en) * 1981-06-10 1982-12-14 Matsushita Electric Ind Co Ltd Optoelectric transducer
JPH0620147B2 (ja) * 1984-05-11 1994-03-16 三洋電機株式会社 光起電力装置
JPS61224368A (ja) * 1985-03-28 1986-10-06 Sharp Corp 半導体装置
JP2744680B2 (ja) * 1990-06-21 1998-04-28 株式会社富士電機総合研究所 薄膜太陽電池の製造方法
JPH10200139A (ja) * 1997-01-13 1998-07-31 Mitsubishi Heavy Ind Ltd 非晶質半導体太陽電池
JP4053193B2 (ja) * 1999-08-25 2008-02-27 株式会社カネカ 薄膜光電変換モジュール
JP2004079789A (ja) * 2002-08-19 2004-03-11 Mitsubishi Heavy Ind Ltd 太陽電池
JPWO2005109526A1 (ja) * 2004-05-12 2008-03-21 株式会社カネカ 薄膜光電変換装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012522404A (ja) * 2009-06-10 2012-09-20 シンシリコン・コーポレーション 光起電モジュール、及び複数半導体層スタックを有する光起電モジュールを製造する方法
JP2011096963A (ja) * 2009-11-02 2011-05-12 Kaneka Corp 多接合型太陽電池の製造方法
WO2013151294A1 (en) * 2012-04-03 2013-10-10 Lg Electronics Inc. Thin film solar cell
EP2834856A4 (en) * 2012-04-03 2015-12-09 Lg Electronics Inc THIN-FILM SOLAR CELL

Also Published As

Publication number Publication date
WO2009001647A1 (ja) 2008-12-31

Similar Documents

Publication Publication Date Title
JP4797083B2 (ja) 薄膜太陽電池モジュール
JP4484886B2 (ja) 積層型光電変換装置の製造方法
JP4553891B2 (ja) 半導体層製造方法
KR101057208B1 (ko) 실리콘계 박막 광전 변환 장치, 그 제조 방법 및 그 제조장치
JP4411338B2 (ja) 薄膜太陽電池モジュール
JP2005197608A (ja) 光電変換装置
JP4630294B2 (ja) 光電変換装置及びその製造方法
JP4758496B2 (ja) 薄膜太陽電池モジュール
JP4411337B2 (ja) 積層型光電変換装置
JP2009004702A (ja) 光電変換装置の製造方法
JP2007258537A (ja) 光電変換装置及びその製造方法
JP2004214442A (ja) 光起電力装置およびその製造方法
JP4758495B2 (ja) 薄膜太陽電池モジュール
WO2013008482A1 (ja) 太陽電池およびその製造方法
JP2007180364A (ja) 光電変換素子及びその製造方法並びに薄膜形成装置
JP2009177220A (ja) 光電変換装置の製造方法
JP2010262976A (ja) 半導体膜の成膜方法および光電変換装置の製造方法
WO2013031906A1 (ja) 光電変換装置およびその製造方法
JP5193981B2 (ja) 積層型光電変換装置及びその製造方法
JP2009177223A (ja) 積層型光電変換装置
JP2011049304A (ja) 積層型光起電力素子
JP2011049305A (ja) 積層型光起電力素子の製造方法および積層型光起電力素子
JP2011035297A (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
JP2013125841A (ja) 光電変換装置の製造方法
JP2011101058A (ja) 薄膜形成装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317