JP2011049305A - 積層型光起電力素子の製造方法および積層型光起電力素子 - Google Patents
積層型光起電力素子の製造方法および積層型光起電力素子 Download PDFInfo
- Publication number
- JP2011049305A JP2011049305A JP2009195682A JP2009195682A JP2011049305A JP 2011049305 A JP2011049305 A JP 2011049305A JP 2009195682 A JP2009195682 A JP 2009195682A JP 2009195682 A JP2009195682 A JP 2009195682A JP 2011049305 A JP2011049305 A JP 2011049305A
- Authority
- JP
- Japan
- Prior art keywords
- photovoltaic element
- layer
- intermediate layer
- stacked
- photovoltaic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】中間層を有する積層型光起電力素子において、変換効率の向上した素子およびその製造方法を提供することを目的とする。
【解決手段】本発明の積層型光起電力素子の製造方法は、第1の態様において、基板上に少なくとも1つの光起電力素子を含む第1の光起電力素子部を積層する工程と、第1の光起電力素子部上に、金属酸化物からなる中間層であって、単膜の導電率が2×10-12S/cm以上1×10-8S/cm以下である中間層を積層する工程と、中間層を水素を含むプラズマにさらす工程と、水素を含むプラズマにさらした中間層上に少なくとも1つの光起電力素子を含む第2の光起電力素子部を積層する工程とを備えることを特徴とする。
【選択図】なし
【解決手段】本発明の積層型光起電力素子の製造方法は、第1の態様において、基板上に少なくとも1つの光起電力素子を含む第1の光起電力素子部を積層する工程と、第1の光起電力素子部上に、金属酸化物からなる中間層であって、単膜の導電率が2×10-12S/cm以上1×10-8S/cm以下である中間層を積層する工程と、中間層を水素を含むプラズマにさらす工程と、水素を含むプラズマにさらした中間層上に少なくとも1つの光起電力素子を含む第2の光起電力素子部を積層する工程とを備えることを特徴とする。
【選択図】なし
Description
本発明は、積層型光起電力素子の製造方法および積層型光起電力素子に関する。
複数の光起電力素子を積層した積層型光起電力素子において、光起電力素子の間に透明導電膜を設けて選択反射層として用いる方法により光電変換効率を向上させる方法が知られている。
このような方法として、例えば特許文献1には、単膜のシート抵抗が100kΩ/□以上100MΩ/□以下である選択反射層を採用する方法が開示されている。該選択反射層を用いる構成により、成膜時におけるゴミ等に起因する光起電力素子の電気的欠陥での短絡電流が他の部分に広がることによる素子全体の起電力低下を低減できるとしている(特許文献1の[0011]および図9参照)。
しかしながら、特許文献1では、選択反射層の単膜シート抵抗が100MΩ/□程度まで良好な特性を示すが200MΩ/□程度に上がると選択反射膜のシリーズ抵抗による電力損失が大きく変換効率が低下してしまうという問題点が挙げられている(特許文献1の[0074])。
また、第1の光起電力素子部と第2の光起電力素子部との間に、特許文献1に記載の導電率の金属酸化物を用いたときには透明中間層が金属酸化物よりなるため、光起電力素子の製造プロセスや製造後の使用状態において、水素を含むシリコン層との成分の相互拡散により、導電率の低下が起こり、リークが発生することを見出した。
本発明は上記問題点に鑑みてなされたものであり、金属酸化物であって高抵抗の導電性膜を中間層として用い、この中間層に対して水素ガスを含むプラズマによる表面処理を行なうことによって、光電変換効率の改善された積層型光起電力素子を製造することができることを見出してなされたものである。
すなわち本発明の積層型光起電力素子の製造方法は、基板上に少なくとも1つの光起電力素子を含む第1の光起電力素子部を積層する工程と、第1の光起電力素子部上に、金属酸化物からなる中間層であって、単膜の導電率が2×10-12S/cm以上1×10-8S/cm以下である中間層を積層する工程と、中間層を水素を含むプラズマにさらす工程と、水素を含むプラズマにさらした中間層上に少なくとも1つの光起電力素子を含む第2の光起電力素子部を積層する工程とを備えることを特徴とする。
上記中間層を積層する工程は、単膜の導電率が1×10-10S/cm以上1×10-8S/cm以下である中間層を積層する工程であることが好ましい。
また、本発明の積層型光起電力素子の製造方法は、第2の態様において、基板上に少な
くとも1つの光起電力素子を含む第1の光起電力素子部を積層する工程と、第1の光起電力素子部上に、金属酸化物からなる中間層であって、単膜のシート抵抗が100MΩ/□より大きい中間層を積層する工程と、中間層を水素を含むプラズマにさらす工程と、水素を含むプラズマにさらした中間層上に少なくとも1つの光起電力素子を含む第2の光起電力素子部を積層する工程とを備え、水素を含むプラズマにさらした中間層の単膜のシート抵抗が100kΩ/□以上26MΩ/□以下であることを特徴とする。
くとも1つの光起電力素子を含む第1の光起電力素子部を積層する工程と、第1の光起電力素子部上に、金属酸化物からなる中間層であって、単膜のシート抵抗が100MΩ/□より大きい中間層を積層する工程と、中間層を水素を含むプラズマにさらす工程と、水素を含むプラズマにさらした中間層上に少なくとも1つの光起電力素子を含む第2の光起電力素子部を積層する工程とを備え、水素を含むプラズマにさらした中間層の単膜のシート抵抗が100kΩ/□以上26MΩ/□以下であることを特徴とする。
上記第2の態様において、中間層を積層する工程は、単膜のシート抵抗が1GΩ/□より大きい中間層を積層する工程であり、水素を含むプラズマにさらす工程を行なった後の単膜のシート抵抗が300kΩ/□以上20MΩ/□以下であることがより好ましい。
本発明の積層型光起電力素子の製造方法において、上記中間層は実質的にアンドープの金属酸化物により構成されることが好ましい。
また、本発明の積層型光起電力素子の製造方法は、第3の態様として、基板上に少なくとも1つの光起電力素子を含む第1の光起電力素子部を積層する工程と、第1の光起電力素子部上に金属酸化物からなる中間層を積層する工程と、中間層を水素を含むプラズマにさらす工程と、プラズマにさらした中間層上に少なくとも1つの光起電力素子を含む第2の光起電力素子部を積層する工程とを備え、中間層を積層する工程は、アルゴンに対する酸素の流量比O2/Arが1%以上8%以下の条件下で、実質的にアンドープの金属酸化物を主成分とするターゲットを用いたスパッタリング法により行なわれることを特徴とする。
上記第2の光起電力素子部は、中間層上に形成される微結晶からなる導電半導体層を含み、水素を含むプラズマにさらす工程は、導電半導体層を形成する工程を含むことが好ましい。
本発明において、上記中間層を構成する金属酸化物は酸化亜鉛であることが好ましい。また、上記中間層の膜厚は20nm以上200nm以下であることが好ましい。
上記中間層が積層される第1の光起電力素子部の最表面に形成された半導体層は、微結晶層からなることが好ましい。該微結晶層は、結晶化率が1.5以上10以下の微結晶シリコン層であることが好ましい。該微結晶層を水素含有量が3原子%以上20原子%以下の微結晶シリコン層とする態様も好ましい。また、上記微結晶層を、導電率が5×10-1S/cm以上の微結晶シリコン層とする態様も好ましい。
上記いずれかの態様の微結晶層は、その膜厚が1nm以上20nm以下の微結晶シリコン層であることが好ましい。
また、本発明において上記第1の光起電力素子部および上記第2の光起電力素子部は、シリコン系半導体からなる光起電力素子により構成されることが好ましい。
本発明の積層型光起電力素子の製造方法には、積層型光起電力素子が集積構造である態様が含まれる。
上記第1の光起電力素子部または上記第2の光起電力素子部に含まれる複数の光起電力素子のうち積層型光起電力素子の光入射側に位置する光起電力素子が少なくともpin型接合を有し、該pin型接合を構成するi型層が非晶質シリコン、または、非晶質シリコンカーバイド、または、非晶質シリコンモノオキシドであることが好ましい。
上記第1の光起電力素子部または上記第2の光起電力素子部に含まれる複数の光起電力素子のうち積層型光起電力素子の光入射側と反対側に位置する光起電力素子が少なくともpin型接合を有し、該pin型接合を構成するi型層が結晶質を含むシリコンであることが好ましい。
また、本発明は積層型光起電力素子に関し、基板上に第1の光起電力素子部と第2の光起電力素子部とをこの順に基板側から積層した積層型光起電力素子であって、上記第1の光起電力素子部と上記第2の光起電力素子部との間に中間層を少なくとも1層備え、該中間層は、シート抵抗が100kΩ/□以上26MΩ/□以下の金属酸化物膜であることを特徴とする。
また、本発明は、基板上に積層された複数の光起電力素子と、該光起電力素子間の少なくとも1箇所に積層された中間層とを備え、この中間層は、単膜での導電率が2×10-12S/cm以上1×10-8S/cm以下である金属酸化物からなる積層型光起電力素子に関する。
上記pin型接合を構成するp型層は、該p型層を形成する原料ガスの水素ガスによる希釈率が200倍以上であることが好ましい。
上記積層型光起電力素子が集積構造を有することが好ましい。
本発明によれば、積層型光起電力素子の中間層が所定の導電性を有するので、光起電力素子の製造プロセスおよび製造後において、導電率の低下やそれによるリークの発生を抑制することができる。その結果、光電変換効率が高く、稼動時の変換効率の変化が小さい光起電力素子が得られる。
以下、本発明についてさらに詳細に説明する。なお、以下の実施の形態の説明では、図面を用いて説明しているが、本願の図面において同一の参照符号を付したものは、同一部分または相当部分を示している。
以下、本発明の実施の形態を図面に基づいて説明するが、本発明は本実施形態に限定されるものではない。
以下、スーパーストレート型構造の積層型光起電力素子を例に挙げて説明するが、以下の説明は、サブストレート型構造についても該当するものである。また、本発明において、非晶質の半導体からなる半導体膜を「非晶質層」と称し、微結晶の半導体からなる半導体膜を「微結晶層」といい、非晶質または微結晶の半導体からなる膜を「半導体層」ということがある。
<実施の形態1:タンデム構造>
本実施の形態1では、図1に示す構成からなる2つの光起電力変換素子部を含む積層型光起電力素子の製造方法について説明する。
本実施の形態1では、図1に示す構成からなる2つの光起電力変換素子部を含む積層型光起電力素子の製造方法について説明する。
(積層型光起電力素子)
図1に本実施の形態1における積層型光起電力素子の断面の模式図を示す。図1に示すように、本実施の形態1における積層型光起電力素子100は、基板1上に設けられた第1の光起電力素子部3と第2の光起電力素子部5とを含む積層型構造を有する。本発明において、上記第1の光起電力素子部3と上記第2の光起電力素子部5との間には、金属酸化物からなる中間層7が設けられる。上記積層型光起電力素子100においては、基板側から光を入射させる。
図1に本実施の形態1における積層型光起電力素子の断面の模式図を示す。図1に示すように、本実施の形態1における積層型光起電力素子100は、基板1上に設けられた第1の光起電力素子部3と第2の光起電力素子部5とを含む積層型構造を有する。本発明において、上記第1の光起電力素子部3と上記第2の光起電力素子部5との間には、金属酸化物からなる中間層7が設けられる。上記積層型光起電力素子100においては、基板側から光を入射させる。
上記基板1上には、第1電極2が備えられる。基板1および第1電極2は透光性を有する材料により構成される。具体的には、例えば上記基板1はガラスやポリイミド等の樹脂などにより構成され、プラズマCVD形成プロセスにおける耐熱性および使用可能であることが好ましい。第1電極2は、SnO2、酸化インジウム錫(ITO)などにより構成することができる。基板1および第1電極2の厚みは特に限定されず、所望の形状を有する。
上記第1電極2上に第1光起電力素子部3が設けられ、その最表面上に中間層7が設けられる。そして該中間層7の上に、第2の光起電力素子部が設けられ、さらにその上面には図1に示すように、透明導電膜6aと金属膜6bとからなる第2電極6が設けられる。透明導電膜6aは例えばZnOからなり、金属膜6bは例えばAgからなる膜を用いることができる。
(光起電力素子)
上記第1の光起電力素子部3と上記第2の光起電力素子5部は、それぞれ少なくとも1つの光起電力素子を含む。このような光起電力素子部としては、例えば、図1に示されるように、実質的に真性な半導体膜である非晶質水素化Siからなるi型非晶質層(以下、「i層」ということがある)3bの両表面にそれぞれ非晶質水素化Siからなるp型非晶質層(以下、「p層」ということがある)3aと非晶質水素化Siからなるn型半導体層(以下、「n層」ということがある)3cからなるpin構造を有する光起電力素子3が挙げられる。p層3aとi層3bとの間には、例えば非晶質水素化Siにより構成される
i型非晶質層などのバッファ層を任意で設けることができる。同様に、第2の光起電力素子部としては、例えば、光電変換層である実質的に真性な半導体膜である非晶質Siからなるi型非晶質層(以下、「i層」ということがある)5bの両表面にそれぞれ非晶質水素化Siからなるp型非晶質層(以下、「p層」ということがある)5aと非晶質Siからなるn型半導体層(以下、「n層」ということがある)5cからなるpin構造を有する光起電力素子5が挙げられる。i層5bとn層5cとの間には、例えばi型非晶質Si系半導体からなるバッファ層を任意で設けることができる。
上記第1の光起電力素子部3と上記第2の光起電力素子5部は、それぞれ少なくとも1つの光起電力素子を含む。このような光起電力素子部としては、例えば、図1に示されるように、実質的に真性な半導体膜である非晶質水素化Siからなるi型非晶質層(以下、「i層」ということがある)3bの両表面にそれぞれ非晶質水素化Siからなるp型非晶質層(以下、「p層」ということがある)3aと非晶質水素化Siからなるn型半導体層(以下、「n層」ということがある)3cからなるpin構造を有する光起電力素子3が挙げられる。p層3aとi層3bとの間には、例えば非晶質水素化Siにより構成される
i型非晶質層などのバッファ層を任意で設けることができる。同様に、第2の光起電力素子部としては、例えば、光電変換層である実質的に真性な半導体膜である非晶質Siからなるi型非晶質層(以下、「i層」ということがある)5bの両表面にそれぞれ非晶質水素化Siからなるp型非晶質層(以下、「p層」ということがある)5aと非晶質Siからなるn型半導体層(以下、「n層」ということがある)5cからなるpin構造を有する光起電力素子5が挙げられる。i層5bとn層5cとの間には、例えばi型非晶質Si系半導体からなるバッファ層を任意で設けることができる。
上記第1の光起電力素子部3、および第2の光起電力素子部5において、各上記p層は、ボロン、アルミニウム等のp型不純物原子がドープされた半導体膜である。また、各上記n層は、リン等のn型不純物原子がドープされた半導体膜である。また、本発明において実質的に真性な半導体膜は、完全にノンドープの半導体膜であってもよく、微量の不純物を含むp型または微量の不純物を含むn型で光電変換機能を十分に備えている半導体層であってもよい。
ここで、本実施の形態1における積層型光起電力素子100の第1の光起電力素子部3のi層3bは、第2の光起電力素子部5のi層5bよりも禁制帯幅が大きい。このように、第1の光起電力素子部3のi層3bの禁制帯幅を第2の光起電力素子部5のi層5bの禁制帯幅よりも大きくすることで、基板1側から入射する光を広い波長帯域にわたり光電変換に寄与させる。
本発明において光起電力素子を構成する各半導体膜は、上記例示に限定されず、例えばシリコン(Si)系化合物、シリコンカーバイド(SiC)系化合物、シリコンモノオキシド(SiO)系化合物などの非晶質膜または微結晶膜を含む。非晶質膜または微結晶膜を構成するこれらの化合物としては、水素化、フッ素化、または水素化およびフッ素化された化合物が含まれる。なお、本発明において微結晶とは、結晶粒径が小さい(数十から千Å程度)結晶成分と、非晶質成分との混合相を形成している状態を意味する。
なお、第1の光起電力素子部3および第2の光起電力素子部5は、全て同種のシリコン系(Si系、SiC系またはSiO系)の半導体からなってもよく、互いに異なる種類のシリコン系の半導体からなってもよい。また、p型、i型およびn型の各半導体層は、1層構造であっても複数層が積層された構造であってもよい。複数層が積層された構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
(中間層)
本発明は、上記積層型光起電力素子の第1の光起電力素子部3上、すなわち第1の光起電力素子部3の両表面のうち基板1と反対側の表面に金属酸化物からなる中間層7を有し、該中間層7が特定の導電特性を有することを特徴とする。
本発明は、上記積層型光起電力素子の第1の光起電力素子部3上、すなわち第1の光起電力素子部3の両表面のうち基板1と反対側の表面に金属酸化物からなる中間層7を有し、該中間層7が特定の導電特性を有することを特徴とする。
本発明の積層型光起電力素子に用いられる上記中間層は、光起電力素子との界面での光学的反射によって、第1の光起電力素子部の光吸収の効率を向上させるために、透過率が高く、かつ光起電力素子に用いられる材料との屈折率差が大きい材料が好適である。
上記中間層7の単膜の導電率が、2×10-12S/cm以上1×10-8S/cm以下である。中間層の単膜の導電率が2×10-12S/cm以上1×10-8S/cm以下の場合は、導電率の変化が許容できる範囲に収まり、変換効率が高く、使用時の変換効率の変化が小さい光起電力素子が得られる。中間層の単膜の導電率は、変換効率をより向上させることができる点から、1×10-11S/cm以上であることが好ましく、1×10-10S/cm以上であることがより好ましい。また、中間層の単膜の導電率は、5×10-9S/cm以下であることが好ましく、1×10-9S/cm以下であることがより好ましい。単膜
の導電率が1×10-12S/cmを下回る場合には、中間層の抵抗が高くなりすぎるために、シリーズ抵抗が増大し、光電変換効率を向上させることができない場合がある。
の導電率が1×10-12S/cmを下回る場合には、中間層の抵抗が高くなりすぎるために、シリーズ抵抗が増大し、光電変換効率を向上させることができない場合がある。
本発明において上記単膜の導電率とは、コーニング社製の#1373(商品番号)などの無アルカリガラスや、石英ガラスなどの体積抵抗率の高いガラス基板上に中間層の形成と同条件で堆積させて堆積膜を形成し、堆積膜の表面に平行電極を形成し、その平行電極間に電圧を印加した際の電流を測定し、電圧−電流特性より求める導電率である。測定条件は、大気圧下、室温条件で行なうものとする。なお、積層状態において、光起電力素子部間に形成された中間層のみの導電率を測定することはできないため上記単膜を用いる。
また、上記単膜は、水素を含むプラズマにさらす前のシート抵抗が100MΩ/□より大きく、該単膜に上記水素を含むプラズマにさらした後のシート抵抗が100kΩ/□以上26MΩ/□以下である。上記単膜のシート抵抗は、水素を含むプラズマにさらす前は100GΩ/□より大きいことが好ましく、水素を含むプラズマにさらした後が300kΩ/□以上20MΩ/□以下であることが好ましい。水素を含むプラズマにさらす前の単膜のシート抵抗が100MΩ/□より大きい場合は、水素を含むプラズマにさらした後の単膜のシート抵抗を上記範囲に調整できるので好ましい。また、水素を含むプラズマにさらす前の単膜のシート抵抗が10GΩ/□より大きい場合は、水素を含むプラズマにさらした後の単膜のシート抵抗を300kΩ/□以上20MΩ/□以下とすることができ、中間層の導電率を所望の範囲に調整できるので好ましい。
上記のような導電率またはシート抵抗などの導電特性を有する中間層は、金属酸化物からなり、実施的にアンドープの金属酸化物により構成されることが好ましい。ここで、実質的にアンドープの金属酸化物とは、原料である金属酸化物に対するドーパント成分の混入が原子比で0.01%以下であることをいう。該原子比は金属酸化物の種類によるため厳密に0.01%以下である必要はないが、i層がいわゆる真性半導体として光電変換機能を発揮する条件をいう。また、中間層における水素原子濃度が2.5×1020原子/cm3以上4.9×1021原子/cm3以下の金属酸化物膜であることが好ましい。
上記中間層を構成する金属酸化物としては、具体的には、酸化インジウム(In2O3)、酸化錫(SnO2)、酸化インジウム錫(ITO)、酸化チタン(TiO2)、酸化亜鉛(ZnO)等の金属酸化物またはこれらの金属酸化物の混合物、また、酸化マグネシウム(MgO)などとこれら金属酸化物の1種または複数種の混合物などが例示される。これらの中でも、酸化亜鉛(ZnO)を主成分として用いる場合は、導電率やシート抵抗などの導電特性を所望の範囲に調整し易い点から好ましい。上記主成分とは、層構成成分の原子比で50%以上であって、90%以上が酸化亜鉛により構成されることが好ましい。また、これらの金属酸化物において、酸素原子濃度/金属原子濃度比率(原子比)が0.955以上0.974以下であることが好ましく、0.964以上0.974以下であることがより好ましい。
本発明において、上記中間層はその膜厚が20nm以上200nm以下であることが好ましい。中間層の膜厚が20nm以上である場合は、中間層での光反射が増加することによって、電流増加効果が現われ、200nm以下の場合は、シリーズ抵抗の増加が見られず良好な出力が得られる。上記中間層はその膜厚が50nm以上であることがより好ましく、150nm以下であることがより好ましい。
上記第1の光起電力素子部と上記第2の光起電力素子部との間に、本発明における特定の導電特性を有する中間層を設けた場合、例えば特許文献1に記載された導電率を有する金属酸化物を用いたときに観測されるような、光起電力素子の製造プロセスや製造後の使用状態において、中間層を構成する金属酸化物と水素を含むシリコン層との成分の相互拡
散に起因する導電率の低下や、リークの発生を抑制または阻止することができるので、上記のように光電変換効率を向上させることができることがわかる。
散に起因する導電率の低下や、リークの発生を抑制または阻止することができるので、上記のように光電変換効率を向上させることができることがわかる。
また、本発明における中間層は、リークポイントの多い場合に、より上記効果が奏されるので、積層型光起電力変換素子が集積構造である場合に好適である。
(積層型光起電力素子の製造方法)
以下、実施の形態1における上記積層型光起電力素子、すなわち図1に示す構成の積層型光起電力素子100の製造方法について説明する。積層型光起電力素子100は、光入射側から順に、基板1上に、第1電極2、第1の光起電力素子部3、中間層、第2の光起電力素子部5および第2電極6とをこの順で形成することによって製造することができる。
以下、実施の形態1における上記積層型光起電力素子、すなわち図1に示す構成の積層型光起電力素子100の製造方法について説明する。積層型光起電力素子100は、光入射側から順に、基板1上に、第1電極2、第1の光起電力素子部3、中間層、第2の光起電力素子部5および第2電極6とをこの順で形成することによって製造することができる。
(第1電極を形成する工程)
まず、基板1上に第1電極2を形成する。基板1としては、上記のように透光性を有するガラス、ポリイミド等の樹脂などにより構成され、この片側表面に透明導電膜からなる第1電極2が、CVD、スパッタ、蒸着等の公知の方法により形成される。
まず、基板1上に第1電極2を形成する。基板1としては、上記のように透光性を有するガラス、ポリイミド等の樹脂などにより構成され、この片側表面に透明導電膜からなる第1電極2が、CVD、スパッタ、蒸着等の公知の方法により形成される。
(第1の光起電力素子部を積層する工程)
第1電極2表面上には、例えばプラズマCVD法により第1の光起電力素子部3が形成される。図2(a)および図2(b)に上記積層型光起電力素子の各半導体層を形成するためのプラズマCVD装置の概略断面図を示す。図2(a)は、本実施の形態1の積層型光起電力素子に含まれる半導体層の製造に用いられるマルチチャンバ方式のプラズマCVD装置の概略断面図であり、図2(b)は図2(a)の各成膜室のより詳細な構成を示す概略図である。
第1電極2表面上には、例えばプラズマCVD法により第1の光起電力素子部3が形成される。図2(a)および図2(b)に上記積層型光起電力素子の各半導体層を形成するためのプラズマCVD装置の概略断面図を示す。図2(a)は、本実施の形態1の積層型光起電力素子に含まれる半導体層の製造に用いられるマルチチャンバ方式のプラズマCVD装置の概略断面図であり、図2(b)は図2(a)の各成膜室のより詳細な構成を示す概略図である。
マルチチャンバ方式のプラズマCVD装置は、例えば直線状に複数の成膜室が設けられ、図2(a)には3つの成膜室、すなわち第1成膜室220と、第2成膜室230と、第3成膜室240とが設けられた形態を示す。各成膜室間には成膜室間を連通または遮蔽するゲートバルブ8が設けられ、ゲートバルブ8を介して各成膜室間を基板1が移動できる構成となっている。各成膜室には、それぞれ一対の電極が設けられており、第1成膜室220にはカソード電極222とアノード電極223、第2成膜室230にはカソード電極232とアノード電極233、第3成膜室240にはカソード電極242とアノード電極243が設けられている。
各成膜室のより詳細な構成について、第1成膜室220を例に説明する。第2成膜室230および第3成膜室240も同様な構成とすることができる。各成膜室は、図2(b)に示すように、半導体層を内部で形成するための密閉可能な第1成膜室220と、第1成膜室220に置換ガス212を導入するためのガス導入部211と、第1成膜室220から置換ガスを排気するためのガス排気部206とを備える。本実施の形態1で用いるプラズマCVD装置の第1成膜室220は例えば約1m3のサイズとすることができる。第2成膜室230および第3成膜室240も同様の構成である。
上記第1成膜室220内において、カソード電極222およびアノード電極223とは設置された平行平板型の電極構造を有する。カソード電極222とアノード電極223との電極間距離は、所望の処理条件に従って決定され、数mmから数十mm程度とするのが一般的である。第1成膜室220の外部には、カソード電極222に電力を供給する電力供給部208と、電力供給部208とカソード電極222およびアノード電極223との間のインピーダンス整合を行なうインピーダンス整合回路205が設置されている。
電力供給部208は、電力導入線208aの一端に接続される。電力導入線208aの他端は、インピーダンス整合回路205に接続されている。インピーダンス整合回路205には電力導入線208bの一端が接続され、該電力導入線208b他端は、カソード電極222に接続されている。電力供給部208は、パルス変調(オンオフ制御)された交流出力や、切り替えによりCW(連続波形)交流出力が可能なものを用いる。
上記アノード電極223は電気的に接地されており、アノード電極223上には、基板1が設置される。基板1は、例えば第1電極2が形成された状態で配置される。基板1は、カソード電極222上に載置されても良いが、プラズマ中のイオンダメージによる膜質低下を低減するためアノード電極223上に設置されることが一般的である。
また、上記第1成膜室220には、ガス導入部211が設けられている。ガス導入部211からは、希釈ガス、材料ガス、ドーピングガス等のガス212が導入される。希釈ガスとしては、水素ガスを含むガス、材料ガスとしてはシラン系ガス、メタンガス、ゲルマンガス等が挙げられる。ドーピングガスとしては、ジボランガス等のp型不純物ドーピングガス、ホスフィンガス等のn型不純物ドーピングガスが挙げられる。
上記第1成膜室220には、ガス排気部206と圧力調整のためのバルブ207とが直列に接続され、第1成膜室220内のガス圧力が略一定に保たれる。ガス圧力は、成膜室内のガス導入部211およびガス排気口209の近傍で測定すると若干の誤差を生じるため、ガス導入部211およびガス排気口209から離れた位置で測定することが望ましい。この状態でカソード電極222に電力を供給することにより、カソード電極222とアノード電極223との間にプラズマを発生させ、導入されたガス212を分解し、基板1上に半導体層を形成することができる。
ガス排気部206は、第1成膜室220内のガス圧力を1.0×10-4Pa程度の高真空に排気できるものであってもよいが、装置の簡易化、低コスト化およびスループット向上の観点から、0.1Pa程度の圧力とする排気能力を有するものを用いても良い。第1成膜室220の容積は、半導体デバイスの基板サイズの大型化に伴い大容量化している。このような第1成膜室220を高真空排気する場合、高性能なガス排気部206が必要となり、装置の簡易化および低コスト化の観点から望ましくなく、簡易な低真空用のガス排気部206を使用することがより望ましい。
簡易な低真空用のガス排気部206としては、例えばロータリーポンプ、メカニカルブースターポンプ、ソープションポンプ等が挙げられ、これらを単独または2以上の組合せで用いることが好ましい。典型的なガス排気部206としては、メカニカルブースターポンプとロータリーポンプとを直列に接続したものを使用することができる。
図2(a)および図2(b)に示す構成は、例示であり、別の構成の装置を用いて半導体層を形成してもよい。プラズマCVD以外の方法により半導体層を形成する工程が含まれてもよい。
上記構成のプラズマCVDを用いて上記第1の光起電力素子部3を形成する。第1の光起電力素子部3は、p層3a、i層3bおよびn層3cを有し、各半導体層を順次形成する。
まず、第1成膜室220においてp層3aを形成する。第1成膜室220内を0.001Paまで排気し、第1電極2を設けた基板1温度を200℃以下に設定する。第1成膜室220内に混合ガスを導入し、排気系に設けられたバルブ207により第1成膜室220内の圧力を略一定に保つ。第1成膜室220内の圧力は、例えば200Pa以上300
0Pa以下とする。第1成膜室220内に導入される混合ガスとしては、例えばシランガス、水素ガスおよびジボランガスを含む混合ガスを使用でき、さらに光吸収量を低減するために炭素原子を含むガス(例えばメタンガス)を含ませてもよい。上記混合ガスにおいて、シランガスに対する水素ガスの流量は、数倍(2〜3倍)から数十倍(20〜30倍)程度が望ましい。
0Pa以下とする。第1成膜室220内に導入される混合ガスとしては、例えばシランガス、水素ガスおよびジボランガスを含む混合ガスを使用でき、さらに光吸収量を低減するために炭素原子を含むガス(例えばメタンガス)を含ませてもよい。上記混合ガスにおいて、シランガスに対する水素ガスの流量は、数倍(2〜3倍)から数十倍(20〜30倍)程度が望ましい。
上記混合ガスを導入して第1成膜室220内の圧力が安定した後、カソード電極222に数kHz〜80MHzの交流電力を投入し、カソード電極222とアノード電極223との間にプラズマを発生させる。このプラズマによってp層3aが形成される。カソード電極222の単位面積あたりの電力密度は、例えば、0.01W/cm2以上0.3W/cm2以下とする。このような電力密度は、成膜特性および成膜速度の点から公知の方法により調整すればよい。
上記電力密度を維持したままで放置し、p層3aが所望の厚みになったところで電力の投入を停止する。その後、第1成膜室220内を真空排気する。p層3aの厚さは投入された総電力量(電力密度×時間)に比例して大きくすることができる。p層3aの厚さは、i層3bに十分な内部電界を与える点で、2nm以上が好ましく、5nm以上がより好ましい。また、p層3aの厚さは、非活性層の入射側の光吸収量を抑えることが必要である点で、50nm以下が好ましく、30nm以下がより好ましい。
上記第1の光起電力素子がバッファ層を含む場合は、第1成膜室220内で上記p層3aに引き続き成膜する。バッファ層は、第1成膜室に導入する混合ガスとして、シランガスと水素ガスの混合ガス、またはこれらの混合ガスにメタンガスなどの炭化水素を含むガスをさらに混合して用いる以外は、上記p層3aの形成方法と同様に形成することができる。
また、バッファ層を設ける場合、その厚みは特に限定されないが、p層3aからi層3bへのボロン原子などのp型不純物の拡散を抑えるために2nm以上が望ましい。一方、光吸収量を抑えi層3bへ到達する光を増大させるためにはできる限り薄いことが望まく、バッファ層の厚さは、通常50nm以下とされる。
バッファ層であるi型非晶質層を形成することにより、第1成膜室220内の雰囲気中のボロンなどの不純物原子濃度が低下し、次に形成されるi層3bへの不純物原子の混入を低減することができる。
次に、非晶質の水素化シリコン(a−Si:H)からなるi層3bを形成する。i層3bは例えば第2成膜室230で形成する。異なる成膜室を用いること、成膜室230内に導入される混合ガスとして、例えばシランガスおよび水素ガスを含む混合ガスを使用すること以外は、上記p層3aと同様の方法によりi層3bを形成することができる。なお、i層3bを形成する場合は、上記混合ガスにおけるシランガスに対する水素ガスの流量は、数倍から数十倍程度、例えば、5倍以上30倍以下が好ましく、このような流量関係を満たすことによって、良好な膜質のi層3bを形成することができる。
i層3bの厚さは、光吸収量、光劣化による光電変換特性の低下を考慮して、0.05μmから0.25μmとすることが好ましい。
次に、n層3cを形成する。n層3cは例えば第3成膜室240で形成する。異なる成膜室を用いること、および成膜室240内に導入される混合ガスとして、例えばシランガス、水素ガスおよびホスフィンガスを含む混合ガスを使用すること以外は、上記p層3aと同様の方法によりn層3cを形成することができる。なお、n層3cを形成する場合は
、上記混合ガスにおけるシランガスに対する水素ガスの流量を、5倍以上300倍以下とすることが好ましく、30倍以上300倍以下の範囲とすることが好ましい。
、上記混合ガスにおけるシランガスに対する水素ガスの流量を、5倍以上300倍以下とすることが好ましく、30倍以上300倍以下の範囲とすることが好ましい。
n層3cの厚さは、i層3bに十分な内部電界を与えるため2nm以上が好ましい。一方、非活性層であるn層3cの光吸収量を抑えるためにはできる限り薄いことが好ましく、通常50nm以下とする。
以上の工程により、光電変換層であるi層3bを備える第1の光起電力素子部3を形成することができる。
(中間層を積層する工程)
本発明は、上記特定の導電特性を有する中間層を具備することを特徴とする。このような特定の中間層を積層する工程は、例えば、アルゴンガスおよび酸素ガスの混合ガスを導入した状態で、実質的にアンドープの金属酸化物を主成分とするターゲットを用いたスパッタリング法により行なうことができる。ターゲットの純度が4N未満では不純物の混在により導電率が10-5S/cm以下、さらには10-8S/cm以下に下がらない場合があるので、上記純度は4N以上であることが望ましい。上記アルゴンガスに対する酸素ガスの流量比O2/Arは1%以上8%以下の条件とすることが好ましく、2%以上5%以下とすることが好ましい。アルゴンガスと酸素ガスの流量比を上記範囲内とする場合は、中間層の導電率およびシート抵抗を本発明の範囲とすることが容易となる。
本発明は、上記特定の導電特性を有する中間層を具備することを特徴とする。このような特定の中間層を積層する工程は、例えば、アルゴンガスおよび酸素ガスの混合ガスを導入した状態で、実質的にアンドープの金属酸化物を主成分とするターゲットを用いたスパッタリング法により行なうことができる。ターゲットの純度が4N未満では不純物の混在により導電率が10-5S/cm以下、さらには10-8S/cm以下に下がらない場合があるので、上記純度は4N以上であることが望ましい。上記アルゴンガスに対する酸素ガスの流量比O2/Arは1%以上8%以下の条件とすることが好ましく、2%以上5%以下とすることが好ましい。アルゴンガスと酸素ガスの流量比を上記範囲内とする場合は、中間層の導電率およびシート抵抗を本発明の範囲とすることが容易となる。
ターゲットとしては、例えば酸化亜鉛単独を用いてもよいし、ターゲットの構成原子の80%以上を酸化亜鉛などの金属化合物とし、残部をマグネシウム、カルシウムなどを含むものを用いてもよい。
スパッタリング条件としては、上記流量比を満たすものであれば、その他の温度、圧力、電力密度などは、成膜速度により適宜変更すればよいが、例えば、温度70℃以上150℃以下、圧力0.05Pa以上0.75Pa以下、電力密度1W/cm2以上5W/cm2以下の条件とすることが望ましい。また、上記中間層の厚みは、電力を印加する時間により調整すればよい。
(水素を含むプラズマにさらす工程)
本発明における中間層を水素を含むプラズマにさらす工程は、このような水素を含むプラズマにより層が形成されない条件において中間層を処理して、その導電特性を調整する工程、および中間層を積層する工程に次いで導電性を有する半導体層を形成する工程を含む。
本発明における中間層を水素を含むプラズマにさらす工程は、このような水素を含むプラズマにより層が形成されない条件において中間層を処理して、その導電特性を調整する工程、および中間層を積層する工程に次いで導電性を有する半導体層を形成する工程を含む。
上記のような本発明における中間層を水素を含むプラズマにさらす工程は、例えば、次いで形成するp層の成膜ガスから、シランガスを除いた水素ガスと不純物ドーピングガスとの混合ガスを用いて行なうことができる。
中間層上に第2の光起電力素子を積層する前に水素を含むプラズマ処理を行なうと良い。水素を含むプラズマにさらす処理(プラズマ処理)は、第2の光起電力素子のp層を形成する工程を兼ねていても良い。このようにp層を形成する工程を兼ねる場合の条件は、プラズマ処理前の中間層が上記本発明における導電特性の範囲を満たすものであれば、微結晶を作製する条件によって行なうことができる。
中間層を水素を含むプラズマにさらす工程の具体的な方法としては、たとえば、成膜室内の圧力を240Pa以上3600Pa以下に調整し、水素を含むプラズマ源となるガスとして、水素ガスとSiH4、CH4、CO2などや、B2H6、PH3などのドーパント成分
などのガスを含む混合ガスに対して、0.01W/cm2以上0.5W/cm2以下の電力を印加する。このとき、圧力が上記範囲より低いと、酸化亜鉛表面がより還元され、表面に部分的に導電率が高い部分(領域)が形成される傾向があり、透過率が低下することがある。また、中間層と他の光起電力素子部とのコンタクトの不良によるシリーズ抵抗の増大によって、特性が低下することがある。この現象は、酸化亜鉛の膜厚方向の導電率分布による影響であると思われる。
などのガスを含む混合ガスに対して、0.01W/cm2以上0.5W/cm2以下の電力を印加する。このとき、圧力が上記範囲より低いと、酸化亜鉛表面がより還元され、表面に部分的に導電率が高い部分(領域)が形成される傾向があり、透過率が低下することがある。また、中間層と他の光起電力素子部とのコンタクトの不良によるシリーズ抵抗の増大によって、特性が低下することがある。この現象は、酸化亜鉛の膜厚方向の導電率分布による影響であると思われる。
水素を含むプラズマにさらす時間を長じると酸化亜鉛(ZnO)層中の水素濃度は増加し、導電率が増加する傾向があり、成膜室内の圧力を高めると、ある導電率を達成するための時間は短くなる傾向がある。基板の大きさや、中間層の厚みによりこれらの条件を変更するが、基板が大きくまたは中間層の厚みが大きくなるにつれて反応時間を長くするまたは成膜室内の圧力を高めることによって、処理効率を向上させることができる。
(第2の光起電力素子部を積層する工程)
少なくとも1つの光起電力素子を含む第2の光起電力素子部を積層する工程は、上記第1の光起電力素子部と同様に形成することができる。なお、第2の光起電力素子部におけるi層5bは、上記第1の光起電力素子部におけるi層3bよりも禁制帯幅を狭くするためには、以下の条件で形成させることが好ましい。
少なくとも1つの光起電力素子を含む第2の光起電力素子部を積層する工程は、上記第1の光起電力素子部と同様に形成することができる。なお、第2の光起電力素子部におけるi層5bは、上記第1の光起電力素子部におけるi層3bよりも禁制帯幅を狭くするためには、以下の条件で形成させることが好ましい。
第2の光起電力素子部5は、例えば、いずれも微結晶層からなるp層5a、i層5bおよびn層5cからなるpin構造を含む光起電力素子とすることができる。その他、第2の光起電力素子部5には、p層5aとi層5bとの間にバッファ層を設ける態様、i層5bが非晶質である態様などの態様が含まれる。
上記p層5aとしては微結晶からなる層とすることが好ましく、本発明における中間層を堆積後に、微結晶条件の導電層を形成することによって、中間層中に適度に水素が浸透することによって、金属酸化物中に導電現象が発現し、光起電力素子間の接続がより効率よく行われるようになると考えられる。
上記中間層上に形成される微結晶層からなるp層5aは、例えば以下の形成条件において形成することができる。第1の光起電力変換素子部および中間層を設けた基板1を成膜室内に配置して、基板の温度を200℃以下とすることが望ましい。形成時の成膜室内の圧力は、240Pa以上3600Pa以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は0.01W/cm2以上0.5W/cm2以下とすることが望ましい。
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ジボランガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、30倍から300倍程度がさらに望ましい。
p層5aの厚さは、i層5bに十分な内部電界を与えるため2nm以上が好ましい。一方、非活性層であるp層5aの光吸収量を抑えi層5bへ到達する光を増大させるためには、p層5aの厚さはできる限り薄いことが望ましく、通常50nm以下とされる。
次に、i層5bを形成する。i層5bは例えば以下の形成条件において形成することができる。基板温度は200℃以下とすることが望ましい。形成時の成膜室内の圧力は、240Pa以上3600Pa以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は0.02W/cm2以上0.5W/cm2以下とすることが望ましい。
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガスを含むガスを
使用できる。シランガスに対する水素ガスの流量は、30倍から数百倍程度が望ましく、30倍から300倍程度がさらに望ましい。
使用できる。シランガスに対する水素ガスの流量は、30倍から数百倍程度が望ましく、30倍から300倍程度がさらに望ましい。
i層5bの厚さは、十分な光吸収量を確保するため0.5μm以上が好ましく、1μm以上がより好ましい。一方、i層5bの厚さは、良好な生産性を確保する点で20μm以下が好ましく15μm以下がより好ましい。このようにして、良好な結晶化率(例えば、結晶化率が5以上10以下である)を有するi層5bを形成できる。
次に、n層5cを形成する。n層5cは、例えば以下の形成条件によって形成することができる。基板温度は200℃以下とすることが望ましい。形成時の成膜室内の圧力は、240Pa以上3600Pa以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は0.02W/cm2以上0.5W/cm2以下とすることが望ましい。
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ホスフィンガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、30倍から300倍程度がさらに望ましい。
n層5cの厚さは、i層5bに十分な内部電界を与えるため2nm以上が好ましい。一方、非活性層であるn層5cの光吸収量を抑えるためにはn層5cの厚さができる限り薄いことが好ましく、通常50nm以下とするが、この範囲に限られない。
なお、中間層上に積層される第2の光起電力素子部のp層が微結晶層である場合は光電変換効率がより向上される傾向がある。このようなp層が微結晶層である場合、成膜条件は、電力密度50mW/cm2以上150mW/cm2以下、p層を構成するシランガスの水素希釈率100倍以上300倍以下の条件で堆積することが望ましい。p層を構成するシランガスの水素希釈率はより望ましくは200倍以上300倍以下である。このような条件で形成した場合、中間層が水素を含むプラズマにさらされ、水素がp層中に拡散することによって適度な抵抗を有する膜となり、面内方向には適度な抵抗となり、光起電力素子との接合界面におけるシリーズ抵抗の小さな中間層を形成することが可能となる。なお、水素希釈率とは、原料ガスに対する水素ガスの流量比(H2ガス流量/SiH4ガス流量など)で示される値をいう。
(第2電極6形成工程)
次に、第2の光起電力素子部5上に第2電極6を形成する。第2電極6は、透明導電膜6aと金属膜6bとからなり、これらを順次形成する。透明導電膜6aは、SnO2、ITO、ZnOなどからなる膜を用いることができる。金属膜6bは、銀、アルミニウム等の金属からなる膜を用いることができる。透明導電膜6aと金属膜6bとは、CVD、スパッタ、蒸着等の方法により形成される。透明導電膜6aは、省略することもできる。
次に、第2の光起電力素子部5上に第2電極6を形成する。第2電極6は、透明導電膜6aと金属膜6bとからなり、これらを順次形成する。透明導電膜6aは、SnO2、ITO、ZnOなどからなる膜を用いることができる。金属膜6bは、銀、アルミニウム等の金属からなる膜を用いることができる。透明導電膜6aと金属膜6bとは、CVD、スパッタ、蒸着等の方法により形成される。透明導電膜6aは、省略することもできる。
以上により、本実施の形態1の積層型光起電力素子が製造される。
このようにして製造された積層型光起電力素子は、特定の導電特性を有する中間層を含むので、変換効率を向上させることができる。
このようにして製造された積層型光起電力素子は、特定の導電特性を有する中間層を含むので、変換効率を向上させることができる。
なお、上記の説明においては、図2(a)に示すような成膜室の数が複数あるマルチチャンバ方式のプラズマCVD装置を用いて半導体層を形成する場合を例示したが、シングルチャンバのプラズマCVD装置を用いても同様に行なうことができる。この場合は、p型、i型およびn型の半導体層を1個の成膜室内で形成するので、各工程間に公知のガス置換工程を設けることが好ましい。
マルチチャンバ方式のプラズマCVD装置を用いる場合、上記のような形態に限定され
ず、さらに複数の4以上の成膜室を設けた装置を用いて、p層とバッファ層とを別々の成膜室で形成するなどの態様としてもよい。また、成膜室の数が1つであるシングルチャンバのプラズマCVD装置を用いる場合は、公知のガス置換工程を含むことが好ましい。
ず、さらに複数の4以上の成膜室を設けた装置を用いて、p層とバッファ層とを別々の成膜室で形成するなどの態様としてもよい。また、成膜室の数が1つであるシングルチャンバのプラズマCVD装置を用いる場合は、公知のガス置換工程を含むことが好ましい。
なお、本発明の積層型光起電力素子は集積構造とすることができる。集積構造とは、図13に示されるようなセル集積部を含む構造をいい、特開2008−109041号公報に開示される種々の形態が例示される。
図13の集積構造を説明する。図13に示すように、第1電極層12は、光起電力素子部13で埋められた第1の分離溝15によって分離されており、光起電力素子部13および裏面の第2電極層14は第2の分離溝17によって分離されている。また、レーザスクライブ法によって光起電力素子部13が除去された部分であるコンタクトライン16を介して隣り合うセルが電気的に直列に接続され、セルの集積部21が構成されている。
また、図13に示すように、第2の分離溝17の両端の裏面の第2電極層14の表面上に電流取り出し用の電極20がそれぞれ形成されている。これらの電極20はそれぞれ、第2分離溝17の長手方向と平行に形成された形態とすることができる。
<実施の形態2:トリプルセル構造>
本実施の形態2は、第1の光起電力素子部が2つの光起電力素子を含む積層型光起電力素子に関する。第1の光起電力素子部に2つの光起電力素子を含む以外の構造は、上記実施の形態1と同様である。
本実施の形態2は、第1の光起電力素子部が2つの光起電力素子を含む積層型光起電力素子に関する。第1の光起電力素子部に2つの光起電力素子を含む以外の構造は、上記実施の形態1と同様である。
実施の形態2においては、積層型光起電力素子は図3に示すように、たとえば、pin構造を2つ積層したものを第1の光起電力素子部とし、1つのpin構造を有する第2の光起電力素子部として、これら第1の光起電力素子部と第2の光起電力素子部との間に中間層を備える。
図3に示す構成の積層型光起電力素子の製造方法について説明する。積層型光起電力素子は、光入射側から順に、基板1上に、第1電極2、第1の光起電力素子部3、中間層7、第2の光起電力素子部5および第2電極6をこの順で形成することによって製造することができる。
まず、基板1上に第1電極2を形成する。基板1としては、素子の製造プロセスにおける耐熱性、および透光性を有するガラス基板、ポリイミド等の樹脂基板等が例示される。第1電極2としては、SnO2、ITO、ZnOなどの透明導電膜が例示される。これら第1電極を構成する透明導電膜は、CVD、スパッタ、蒸着等の公知の方法により形成することができる。
(第1の光起電力素子部)
次に、基板1上に形成された第1電極2上に第1の光起電力素子部3を形成する。第1の光起電力素子部3は、p層3a、i層3bおよびn層3cからなる第1のpin構造体31と、p層4a、i層4bおよびn層4cからなる第2のpin構造体32とを有し、各半導体層を順次形成する。
次に、基板1上に形成された第1電極2上に第1の光起電力素子部3を形成する。第1の光起電力素子部3は、p層3a、i層3bおよびn層3cからなる第1のpin構造体31と、p層4a、i層4bおよびn層4cからなる第2のpin構造体32とを有し、各半導体層を順次形成する。
p層3a、i層3bおよびn層3からなる第1のpin構造体31は、上記実施の形態1における第1の光起電力素子部の製造方法と同様の方法により積層を形成する。
次に、第1の光起電力素子部における第2のpin構造体32を含む光起電力素子を積層する。該光起電力素子におけるi層4bを非晶質水素化シリコン(a−Si:H)によ
り構成し、それ以外のp層およびn層については上記第1のpin構造体31と同様の形成方法により形成することができる。i層4b以外の半導体層の厚みおよび形成条件は上記第1のpin構造体31と同じであっても異なっていてもよい。
り構成し、それ以外のp層およびn層については上記第1のpin構造体31と同様の形成方法により形成することができる。i層4b以外の半導体層の厚みおよび形成条件は上記第1のpin構造体31と同じであっても異なっていてもよい。
まず、第1のpin構造体31のp層3aと同様の方法により、非晶質SiCからなるp層4aを形成する。
次に、非晶質水素化シリコンからなるi層4bを形成する。i層4bの厚みは、光吸収量、光劣化による光電変換特性の低下を考慮して、50nmから500nmの値に設定されることが好ましい。また、第2のpin構造体32におけるのi層4bの禁制帯幅は、第1のpin構造体31におけるi層3bの禁制帯幅よりも狭いことが望ましい。このような禁制帯幅とすることにより、基板側の光電変換層で吸収できなかった波長帯の光を第2のpin構造体32における光電変換層で吸収することができ、入射光を有効に利用することができるからである。
i層4bの禁制帯幅を上記第1のpin構造体31におけるi層3bの禁制帯幅よりも狭くするためには下記の条件で製造することが例示される。
まず、成膜室内のバックグラウンド圧力を0.001Pa程度に真空排気して、基板1温度を150℃以上250℃以下とする。次に、成膜室内に混合ガスを導入し、圧力調整用バルブにより成膜室内の圧力を略一定に保つ。成膜室内の圧力は、例えば10Pa以上3000Pa以下とする。成膜室内に導入される上記混合ガスとしては、例えばシランガスおよび水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量(H2/SiH4)は、1倍以上が望ましく、5倍以上30倍以下がより好ましい。
成膜室内の圧力が安定した後、カソード電極に、たとえば周波数13.56MHzの交流電力を投入し、カソード電極とアノード電極との間にプラズマを発生させ、i層3bを形成する。カソード電極の単位面積あたりの電力密度は0.01W/cm2以上0.3W/cm2以下とすることができる。上記周波数としては、数kHzからVHF帯、さらにマイクロ波帯の周波数を使用してもよい。
上記のようにして所望の厚さのi層4bを形成した後、交流電力の投入を停止して、その後成膜室内を真空排気する。
次に、第1のpin構造体31のn層3cと同様の方法により、n層4cを形成する。このようにして、第2のpin構造体32が、第1のpin構造体31上に積層された第1の光起電力素子部が形成される。
なお、上記第1のpin構造体31のi層3bの禁制帯幅は、第2のpin構造体32のi層4bの禁制帯幅と同じかこれより小さくてもよい。この場合でも、第2のpin構造体32のi層4bは、第1のpin構造体31のi層3bが吸収しきれなかった光を吸収するのに寄与する。
また、一般に、i層が厚くなるほどi層の光劣化が光電変換効率に与える影響が大きくなり、i層の単位膜厚あたりの光劣化特性が同じであっても光電変換効率をより大きく低下させるようになるが、i層を有する光起電力素子を2つ形成することによって第1の光起電力素子部に含まれる各i層を比較的薄くすることができ、これによって第1の光起電力素子部に含まれるi層の劣化を抑えることができる。
また、第1のpin構造体または第2のpin構造体において、p層とi層との間にバ
ッファ層を設けてもよく、このようなバッファ層は上記実施の形態1と同様に形成することができる。
ッファ層を設けてもよく、このようなバッファ層は上記実施の形態1と同様に形成することができる。
(中間層)
実施の形態1と同様の方法により金属酸化物からなる中間層であって、単膜の導電率が2×10-12S/cm以上1×10-8S/cm以下である中間層を積層する工程を行なう。このような中間層のシート抵抗は、100MΩ/□より大きく、より好ましくは、1GΩ/□より大きい。
実施の形態1と同様の方法により金属酸化物からなる中間層であって、単膜の導電率が2×10-12S/cm以上1×10-8S/cm以下である中間層を積層する工程を行なう。このような中間層のシート抵抗は、100MΩ/□より大きく、より好ましくは、1GΩ/□より大きい。
積層した中間層は、上記実施の形態1と同様に水素を含むプラズマにさらす工程を行なう。このような水素を含むプラズマにさらす工程後の中間層のシート抵抗は、100kΩ/□以上26MΩ/□以下、より好ましくは300kΩ/□以上20MΩ/□以下である。
(第2の光起電力素子部)
次に、第2の光起電力素子部5を形成する。第2の光起電力素子部5は、上記実施の形態1と同様に形成することができる。
次に、第2の光起電力素子部5を形成する。第2の光起電力素子部5は、上記実施の形態1と同様に形成することができる。
以上により本発明の積層型光起電力素子を形成することができる。本発明の光起電力素子は、特定の導電特性を有する中間層を含むので、変換効率を向上させる効果を奏する。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
(実施例1〜6および比較例1):タンデム構成
本実施例は、第1の光起電力素子部としてi層が厚み250nmの真性非晶質の水素化シリコン(Si:H)、p層およびn層が微結晶シリコンからなるpin型光起電力素子、第2の光起電力素子部としてi層が厚み1.6μmの真性微結晶Si:H、p層およびn層が微結晶シリコンからなるpin型光起電力素子、中間層としてドーパント含有量が0.01%以下である酸化亜鉛(ZnO)を備えた積層型光起電力素子を作製した。なお、中間層の導電特性が本発明を満たさない以外は、実施例1と同様の方法により比較例である素子を作製した。
本実施例は、第1の光起電力素子部としてi層が厚み250nmの真性非晶質の水素化シリコン(Si:H)、p層およびn層が微結晶シリコンからなるpin型光起電力素子、第2の光起電力素子部としてi層が厚み1.6μmの真性微結晶Si:H、p層およびn層が微結晶シリコンからなるpin型光起電力素子、中間層としてドーパント含有量が0.01%以下である酸化亜鉛(ZnO)を備えた積層型光起電力素子を作製した。なお、中間層の導電特性が本発明を満たさない以外は、実施例1と同様の方法により比較例である素子を作製した。
<第1電極>
基板として、115mm×115mmのコーニング社製の#1373(商品番号)からなるガラス基板を用いた。このガラス基板上に第1電極として、SnO2からなる700nmの透明導電膜をスパッタ法により形成した。
基板として、115mm×115mmのコーニング社製の#1373(商品番号)からなるガラス基板を用いた。このガラス基板上に第1電極として、SnO2からなる700nmの透明導電膜をスパッタ法により形成した。
<第1の光起電力素子部>
第1電極を形成した基板に上記実施の形態1に沿って、マルチチャンバ方式のプラズマCVD装置を用いて第1の光起電力素子部を形成した。まず、第1成膜室内を0.001Paまで排気し、第1電極を設けた基板の基板温度を200℃以下に設定した。第1成膜室内に混合ガスを導入し、排気系に設けられたバルブにより第1成膜室内の圧力を略一定に保った。第1成膜室内の圧力を400Paとした。次に、第1成膜室内に導入する混合ガスとして、シランガス、水素ガスおよびジボランガスを含む混合ガスを用いた。上記混合ガスにおいて、シランガスに対する水素ガスの流量は100倍とした。
第1電極を形成した基板に上記実施の形態1に沿って、マルチチャンバ方式のプラズマCVD装置を用いて第1の光起電力素子部を形成した。まず、第1成膜室内を0.001Paまで排気し、第1電極を設けた基板の基板温度を200℃以下に設定した。第1成膜室内に混合ガスを導入し、排気系に設けられたバルブにより第1成膜室内の圧力を略一定に保った。第1成膜室内の圧力を400Paとした。次に、第1成膜室内に導入する混合ガスとして、シランガス、水素ガスおよびジボランガスを含む混合ガスを用いた。上記混合ガスにおいて、シランガスに対する水素ガスの流量は100倍とした。
上記混合ガスを導入して第1成膜室内の圧力が安定した後、カソード電極に13.56MHzの交流電力を投入し、カソード電極とアノード電極との間にプラズマを発生させた
。このプラズマによってp層3aを形成した。カソード電極の単位面積あたりの電力密度は、0.25W/cm2とした。
。このプラズマによってp層3aを形成した。カソード電極の単位面積あたりの電力密度は、0.25W/cm2とした。
上記電力密度を維持したままで放置し、p層3aが25nmの厚みになったところで電力の投入を停止した。その後、第1成膜室内を真空排気した。
次に、非晶質の水素化シリコン(a−Si:H)からなるi層3bを形成した。第2成膜室を用いること、成膜室内に導入する混合ガスとして、シランガスおよび水素ガスの混合ガスを使用すること以外は、上記p層3aと同様の方法によりi層3bを形成した。i層3bを形成する場合は、シランガスに対する水素ガスの流量は10倍とした。i層の厚みが250nmとなったところで電力の供給を停止し、第2反応室内を排気した。
次に、n層3cを第3成膜室で形成した。第3成膜室を用いることおよび成膜室内に導入する混合ガスとして、シランガス、水素ガスおよびホスフィンガスを含む混合ガスを使用すること以外は、上記p層3aと同様の方法によりn層3cを形成した。n層3cを形成する場合は、上記混合ガスにおけるシランガスに対する水素ガスの流量を100倍とした。n層の厚みが25nmとなったところで、電力の供給を停止し、その後成膜室内を排気した。
以上の工程により、光電変換層である非晶質水素化シリコンからなるi層3bを備えるpin型の第1の光起電力素子部を形成した。
<中間層>
上記第1の光起電力素子部を形成した基板を、中間層を形成するためにDCマグネトロンスパッタ装置の基板ホルダー上に設置した。DCマグネトロンスパッタ装置の反応室内の圧力が10-4Pa以下になるまで排気した。基板温度が150℃となるように、20分間基板を加熱した後、アルゴンガスを100sccmで供給し、同時にアルゴンガスに対する酸素ガスを後述の表2に従う流量比でDCマグネトロンスパッタ装置に設けられたガス導入手段から供給した。127cm×457cmのドーパント成分を含まない純度4Nのノンドープ酸化亜鉛(ZnO)をターゲットとして、該ターゲットにDCスッパタ電源により280Wの直流電力を印加して、各酸素ガスの流量において形成される中間層がそれぞれ同じ膜厚になるように搬送速度を調節して基板を搬送しながらスパッタリングを行ない、膜厚約45nmの酸化亜鉛(ZnO)の中間層を堆積した。この中間層はいずれも透明であった。この中間層の形成において、上記反応室内に同時に115mm×115mmのコーニング社製#1373(商品番号)からなるガラス基板を基板ホルダー上に設置し、各中間層と同じ酸化亜鉛(ZnO)からなる膜(膜厚45nm)を堆積させて、基板上に単膜が形成された電気特性測定用のサンプルを作成した。上記中間層の形成条件を表1に示す。
上記第1の光起電力素子部を形成した基板を、中間層を形成するためにDCマグネトロンスパッタ装置の基板ホルダー上に設置した。DCマグネトロンスパッタ装置の反応室内の圧力が10-4Pa以下になるまで排気した。基板温度が150℃となるように、20分間基板を加熱した後、アルゴンガスを100sccmで供給し、同時にアルゴンガスに対する酸素ガスを後述の表2に従う流量比でDCマグネトロンスパッタ装置に設けられたガス導入手段から供給した。127cm×457cmのドーパント成分を含まない純度4Nのノンドープ酸化亜鉛(ZnO)をターゲットとして、該ターゲットにDCスッパタ電源により280Wの直流電力を印加して、各酸素ガスの流量において形成される中間層がそれぞれ同じ膜厚になるように搬送速度を調節して基板を搬送しながらスパッタリングを行ない、膜厚約45nmの酸化亜鉛(ZnO)の中間層を堆積した。この中間層はいずれも透明であった。この中間層の形成において、上記反応室内に同時に115mm×115mmのコーニング社製#1373(商品番号)からなるガラス基板を基板ホルダー上に設置し、各中間層と同じ酸化亜鉛(ZnO)からなる膜(膜厚45nm)を堆積させて、基板上に単膜が形成された電気特性測定用のサンプルを作成した。上記中間層の形成条件を表1に示す。
なお、中間層の成分については、ICP−MS測定により確認した。シリコンウェーハ上に中間層と同様のZnOからなる単膜を120nm堆積させてサンプルとした。シリコン上に堆積したZnOからなる単膜をELグレードのシュウ酸10ml中に浸漬して溶出させた。単膜が溶出した溶液をそれぞれ1倍、10倍、100倍、1000倍、10000倍の濃度に希釈して試料溶液として、ICP−MSにて測定を行った。主元素Zn濃度100%に対しての濃度は、Mgが62.2ppm、Alが43ppm、Kが35.3ppm、Cuが2.8ppmであった。これらより、本発明の中間層においては、原料である金属酸化物に対するドーパント成分の混入が原子比で0.01%以下であるが示された。
(電気特性測定)
中間層の酸化亜鉛の単膜を形成した上記電気特性測定用の各サンプルを用いて、単膜の電気特性を測定した。上記コーニング社製の#1373(商品番号)からなるガラス基板上に堆積された単膜に平行平板電極を付けて電圧−電流特性を測定し、この結果から導電率を求めた。具体的には、ギャップ間隔250μm、電極幅5mmのギャップ電極を真空蒸着によりAgを膜厚100nm堆積させて平行平板電極とした。HP社製の4140B Source Measurement Unitを用いて平行平板電極(ギャップ電極)間に電圧を印加して電流を観測し電圧電流特性の測定を行なった。中間層単膜での面内方向における導電率とアルゴンガスに対する酸素流量比との関係を図4および表2に示す。
中間層の酸化亜鉛の単膜を形成した上記電気特性測定用の各サンプルを用いて、単膜の電気特性を測定した。上記コーニング社製の#1373(商品番号)からなるガラス基板上に堆積された単膜に平行平板電極を付けて電圧−電流特性を測定し、この結果から導電率を求めた。具体的には、ギャップ間隔250μm、電極幅5mmのギャップ電極を真空蒸着によりAgを膜厚100nm堆積させて平行平板電極とした。HP社製の4140B Source Measurement Unitを用いて平行平板電極(ギャップ電極)間に電圧を印加して電流を観測し電圧電流特性の測定を行なった。中間層単膜での面内方向における導電率とアルゴンガスに対する酸素流量比との関係を図4および表2に示す。
図4および表2の結果から、ドーパント成分を含まない純度4Nのノンドープ酸化亜鉛(ZnO)のターゲットを用いてDCスパッタリングを行ない、酸素ガスのアルゴンガスに対する流量比を変更することによって、単膜の導電率を10S/cmから1×10-12S/cmまで変化させることができることが分かった。また、このような検量線を求めておけば、上記ターゲットを用いて酸素ガスのアルゴンガスに対する流量比を変化させることによって、所望の導電率を達成できることがわかる。
また、上記コーニング社製の#1373(商品番号)からなるガラス基板上にZnOからなる中間層の単膜を形成した上記サンプルに対して水素を含むプラズマにさらす工程を行なった後、電気特性(シート抵抗)を測定した。シート抵抗は、三菱化学社製のハイレスタUP MCP-HT450型を用いて行なった。透明な中間層単膜でのシート抵抗とアルゴンガスに対する酸素ガスの流量比との関係の図5に示す。
水素を含むプラズマの条件は、ZnOからなる中間層を堆積した後に形成する、後述の光起電力素子のp層形成条件から、SiH4、またはSiH4とドーパント成分を抜いたガス条件で処理した。
図5に示されるようにZnOからなる中間層の形成時のアルゴンガスに対する酸素ガスの流量比(または酸素分圧)によって、シート抵抗が変化することがわかった。このような結果から、水素を含むプラズマにさらす工程を含むことで、水素ラジカルがZnO中に浸透して、ZnOからなる中間層を低抵抗化したものと考えられる。
表2に、上記ガラス基板上に堆積したZnOからなる45nmの中間層に対して、第2の光起電力素子部のp層形成条件からSiH4を含まない条件とした水素を含むプラズマにさらす工程を行ない、後に形成されるp層形成条件に対応するようにプラズマ条件を変えて、シリコン系膜が堆積しない条件で水素を含むプラズマにさらす工程を行なった後のZnOからなる中間層のシート抵抗値の測定結果を示す。
表2の結果から、第2の光起電力素子部におけるp層条件を、微結晶条件からアモルファス条件に変更することによって、中間層の低抵抗化が緩和されることが分かる。したがって、水素のZnO中への浸透によって、ZnOが低抵抗化していることが分かる。また、ZnO界面にアモルファスシリコンを堆積することによって、水素によるプラズマを照射しても、アモ条件により処理したときよりも高抵抗になる。このことより、ZnO界面でのシリコン膜が堆積する初期にZnOへのプラズマ照射によりZnOの抵抗が変化するものと考えられる。
<第2の光起電力素子部>
第2の光起電力素子部の形成条件は、微結晶条件とした。すなわち、公知の成膜装置を用いて、上記中間層が形成された基板上に、i層が微晶質Si:Hからなるpin型光起電力素子を作製した以外は、上記第1の光起電力素子部の形成方法と同様の方法により、第2の光起電力素子部を形成した。
第2の光起電力素子部の形成条件は、微結晶条件とした。すなわち、公知の成膜装置を用いて、上記中間層が形成された基板上に、i層が微晶質Si:Hからなるpin型光起電力素子を作製した以外は、上記第1の光起電力素子部の形成方法と同様の方法により、第2の光起電力素子部を形成した。
<第2電極>
上記第2の光起電力素子部上に、Agからなる0.2μmの第2電極を形成して、積層型光起電力素子を製造した。このような積層型光起電力素子は、具体的には、単セルが1cm角の3段集積セルである集積構造を有するものとした。このような集積構造は、具体的には、図13に示すように、第1の分離溝15/コンタクトライン16/第2の分離溝17構造の集積したものである。
上記第2の光起電力素子部上に、Agからなる0.2μmの第2電極を形成して、積層型光起電力素子を製造した。このような積層型光起電力素子は、具体的には、単セルが1cm角の3段集積セルである集積構造を有するものとした。このような集積構造は、具体的には、図13に示すように、第1の分離溝15/コンタクトライン16/第2の分離溝17構造の集積したものである。
(変換効率の評価)
上記実施例1において製造された各積層型光起電力素子を用いて変換効率評価した。評価条件としては、ソーラシュミレータによりAM1.5、100mW/cm2の光強度で照射し、測定温度を25℃とした。結果を図6および表2に示す。
上記実施例1において製造された各積層型光起電力素子を用いて変換効率評価した。評価条件としては、ソーラシュミレータによりAM1.5、100mW/cm2の光強度で照射し、測定温度を25℃とした。結果を図6および表2に示す。
図6および表2に示されるように、たとえば上記特許文献1に開示された発明のようにスパッタ後の単膜シート抵抗が100kΩ/□以上100MΩ/□以下の範囲の場合は、光起電力素子の製造プロセスや製造後の素子の使用状態においてシャントリークが発生し
てしまい、変換効率は向上せず、低下することが分かった。
てしまい、変換効率は向上せず、低下することが分かった。
一方、本発明の積層型光起電力素子は、特定の導電特性を有する中間層に水素を含むプラズマにさらす工程を行ない、得られた中間層の導電特性を特定の範囲とするので、変換効率がより向上したものとなり、たとえば比較例1の光電変換効率に比べた変換効率が1.1倍以上向上した値となり、1.25倍まで向上した素子が得られる。本発明は極めて容易な製造方法により素子の効率を向上させることができることが示された。
また、導電率に対する変換効率を図7に示し、図8にシート抵抗に対する変換効率を示す。変換効率は、図6と同様に比較例1における変換効率を1としてプロットした。これらの図6、図7および図8の結果から、中間層が本発明の電気特性を有する場合は、光電効率を従来の中間層に比べて向上させることができることが示される。
なお、本発明の中間層の導電率はアズデポ状態、すなわち中間層成膜直後であって水素プラズマ処理前の単膜シート抵抗に換算すると1013〜1017Ω/□に相当する。
(実施例7):タンデム構造、n層アモルファス
本実施例7は、中間層と接する第1の光起電力素子部のn層をアモルファスシリコンとした以外は上記実施例1と同様の方法により積層型光起電力素子を製造した。
本実施例7は、中間層と接する第1の光起電力素子部のn層をアモルファスシリコンとした以外は上記実施例1と同様の方法により積層型光起電力素子を製造した。
第1の光起電力素子部におけるn層をアモルファスシリコンにより形成する条件としては、第1成膜室内の内圧を400Paとした。次に、第1成膜室内に導入する混合ガスとして、シランガス、水素ガスおよびジボランガスを含む混合ガスを用いた。上記混合ガスにおいて、シランガスに対する水素ガスの流量は10倍とした。
上記混合ガスを導入して第1成膜室内の圧力が安定した後、カソード電極に13.56MHzの交流電力を投入して、カソード電極とアノード電極との間にプラズマを発生させた。このプラズマによってn層3cを形成した。カソード電極の単位あたりの電力密度は、0.05W/cm2とした。n層の膜厚は、25nmとした。
実施例1のサンプルの作製と同様に、単膜のn層を上記ガラス基板上に150nmの厚みで形成して、この単膜の電気特性を評価した。この単膜のn層アモルファスの導電率は1.26×10-2S/cmであり、水素含有量は12%、結晶化率は0.52であった。水素含有率(水素濃度)は、CAMECA社製の IMS 7fを用いて、Cs+イオンを用いた二次イオン質量分析(SIMS)の測定結果より求めた。二次イオン質量分析(SIMS)の測定条件は、3keV、10nAとし、深さ方向分析を行なった。酸化亜鉛(ZnO)膜の特定は、酸素濃度が1×1022原子/cm3以上存在するところからZnO層を特定し、ZnO層中で最も水素濃度の低い濃度をZnO層中の水素濃度とした。
結晶化率は、半導体層単層のラマン散乱スペクトルにおいて、480cm-1のアモルファスシリコンのピーク高さIaに対する、シリコン−シリコン結合に帰属される520cm-1の結晶シリコンのピーク高さIcの比、すなわちIc/Iaである。なお、実施例1の第1の光起電力素子部における単膜のn層微結晶の導電率は1.75×101S/cmであり、水素含有量は4%、結晶化率は3.4であった。
表4に示されるように、第1の光起電力素子部の中間層と接するn層がアモルファスシリコンからなる場合は、従来の素子に比べると変換効率を向上させることができるものの、実施例1のように第1の光起電力素子部の中間層と接するn層が微結晶シリコンからなる場合に比べると、中間層ZnO界面が比較的高抵抗となり、コンタクトが悪くなるために、特性が低下する結果となった。すなわち、実施例1のように中間層と接するn層が微結晶シリコンである場合が好ましいといえる。
(実施例8):トリプル構成
実施例8は、上記実施の形態2と同様の構成であり、積層型光起電力素子をトリプル構成とした以外は、中間層および水素を含むプラズマにさらす工程は実施例1と同様の方法により製造した。トリプル構成としては、光入射側から第1のpin構造体としてi層が真性非晶質Si:Hのpin型光起電力素子と、第2のpin構造体としてi層が真性非晶質Si:Hのpin型光起電力素子とからなる第1の光起電力素子部、中間層、第2の光起電力素子部としてi層が真性微結晶Siのpin型光起電力素子を積層した構成とした。
実施例8は、上記実施の形態2と同様の構成であり、積層型光起電力素子をトリプル構成とした以外は、中間層および水素を含むプラズマにさらす工程は実施例1と同様の方法により製造した。トリプル構成としては、光入射側から第1のpin構造体としてi層が真性非晶質Si:Hのpin型光起電力素子と、第2のpin構造体としてi層が真性非晶質Si:Hのpin型光起電力素子とからなる第1の光起電力素子部、中間層、第2の光起電力素子部としてi層が真性微結晶Siのpin型光起電力素子を積層した構成とした。
<第1電極>
1000mm×600mmサイズの大型基板を用いて、実施例1と同様にSnO2からなる700nmの第1電極を形成した。
1000mm×600mmサイズの大型基板を用いて、実施例1と同様にSnO2からなる700nmの第1電極を形成した。
<第1の光起電力素子部>
第1電極を形成した基板上に、第1のpin構造体と第2のpin構造体とからなる第1の光起電力素子部を製造した。
第1電極を形成した基板上に、第1のpin構造体と第2のpin構造体とからなる第1の光起電力素子部を製造した。
第1のpin構造体は、実施の形態1の第1の光起電力素子部を構成するpin型光起電力素子と同様に製造した。
第2のpin構造体は、p層とn層とは微結晶シリコンにより構成し、上記実施例1と同様に形成させた。第2のpin構造のi層は、実施例1と同様の条件により形成した。i層の厚みは、0.5μmとした。以上により第1の光起電力素子部を製造した。
<中間層>
透明中間層を形成するために、第1の光起電力素子部まで作製した上記ガラス基板をDCマグネトロンスパッタ装置の基板ホルダー上に設置した。DCマグネトロンスパッタ装置の反応室内の圧力が10-4Pa以下になるまで排気した。基板温度が150℃となるように、基板を搬送しながら加熱した後、アルゴンガスを150sccm、および酸素ガス
を表5のアルゴンガスに対する酸素ガスの流量比を満たす流量で、ガス導入手段から供給した。ドーパント成分を含まない純度4Nのノンドープ酸化亜鉛(ZnO)のターゲットにDCスッパタ電源から11.7kWの直流電力を印加し、それぞれのガス流量比条件において成膜される膜厚が同じ膜厚になるように搬送速度を調節して搬送しながらスパッタリングを行ない、膜厚約75nmの酸化亜鉛(ZnO)の透明中間層をそれぞれ形成した。このとき同時に、DCマグネトロンスパッタ装置の反応室に115mm×115mmのコーニング社製の#1373(商品番号)からなるガラス基板をダミー基板上に設置し、中間層と同じ酸化亜鉛(ZnO)の膜を堆積させて、電気特性測定用のサンプルを作成した。中間層の形成条件(中間層形成条件2)を表5にまとめる。
透明中間層を形成するために、第1の光起電力素子部まで作製した上記ガラス基板をDCマグネトロンスパッタ装置の基板ホルダー上に設置した。DCマグネトロンスパッタ装置の反応室内の圧力が10-4Pa以下になるまで排気した。基板温度が150℃となるように、基板を搬送しながら加熱した後、アルゴンガスを150sccm、および酸素ガス
を表5のアルゴンガスに対する酸素ガスの流量比を満たす流量で、ガス導入手段から供給した。ドーパント成分を含まない純度4Nのノンドープ酸化亜鉛(ZnO)のターゲットにDCスッパタ電源から11.7kWの直流電力を印加し、それぞれのガス流量比条件において成膜される膜厚が同じ膜厚になるように搬送速度を調節して搬送しながらスパッタリングを行ない、膜厚約75nmの酸化亜鉛(ZnO)の透明中間層をそれぞれ形成した。このとき同時に、DCマグネトロンスパッタ装置の反応室に115mm×115mmのコーニング社製の#1373(商品番号)からなるガラス基板をダミー基板上に設置し、中間層と同じ酸化亜鉛(ZnO)の膜を堆積させて、電気特性測定用のサンプルを作成した。中間層の形成条件(中間層形成条件2)を表5にまとめる。
<水素を含むプラズマにさらす工程および第2の光起電力素子>
次に、公知の成膜装置を用いて、透明中間層が形成された基板上に、第2の光起電力素子としてpin型結晶質Si:Hの光起電力素子を作製した。作製した積層型光起電力素子の1000mm×600mmサイズからセル幅20mm、集積ピッチ11mmの3段集積モジュールを切り出し、素子の特性を評価した。
次に、公知の成膜装置を用いて、透明中間層が形成された基板上に、第2の光起電力素子としてpin型結晶質Si:Hの光起電力素子を作製した。作製した積層型光起電力素子の1000mm×600mmサイズからセル幅20mm、集積ピッチ11mmの3段集積モジュールを切り出し、素子の特性を評価した。
図9に酸素分圧に対する導電率依存性の結果を示す。成膜圧力にかかわらず、酸素ガスとアルゴンガスの流量比が高くなるにしたがって、導電率が低くなる傾向がある。また酸素ガスのアルゴンガスに対する流量比が2%以上で導電率の低下が緩やかになり、酸素ガスのアルゴンガスに対する流量比が2%から10%の範囲で1×10-8から2×10-12S/cm程度の導電率が得られることが分かる。
また、実施例3において得られたトリプル構成の積層型光起電力素子のガス流量比に対する変換効率を図10に示す。図10に示されるように、トリプル構成においても、本発明の中間層を含むことによって、良好な変換効率が得られることがわかる。
(実施例9):トリプル構成、中間層膜厚
1000mm×600mmサイズの大型基板を用いて、トリプルセルを作製した。中間層の膜厚をDCパワー(表6中、DC電力)を変えることによって、0nm〜200nmの範囲で種々のものを作製した。中間層の形成条件(中間層形成条件3)を表6に示す。それ以外の条件は実施例3と同様である。
1000mm×600mmサイズの大型基板を用いて、トリプルセルを作製した。中間層の膜厚をDCパワー(表6中、DC電力)を変えることによって、0nm〜200nmの範囲で種々のものを作製した。中間層の形成条件(中間層形成条件3)を表6に示す。それ以外の条件は実施例3と同様である。
中間層の厚みの異なるそれぞれの積層型光起電力素子について、電気特性を評価した。
図11に示されるようにトリプルセルの第2のpin構造体からなる光起電力素子の電流であるミドル電流(図11中、Mid)が増加する。中間層が200nmを超えると干渉効果によって、ミドル電流が減少する。一方、第2の光起電力素子部の電流であるボトム電流(図11中、Bot)も減少し、その結果トータルの電流が減少するといえる。また、第1のpin構造体からなる光起電力素子の電流が図11中Topで示すトップ電流であり、Top電流は、入射光側の電流であり、中間層による影響は少ないものとなる。これらの各電流は、日本分光社製の分光感度測定装置により測定した。
図11に示されるようにトリプルセルの第2のpin構造体からなる光起電力素子の電流であるミドル電流(図11中、Mid)が増加する。中間層が200nmを超えると干渉効果によって、ミドル電流が減少する。一方、第2の光起電力素子部の電流であるボトム電流(図11中、Bot)も減少し、その結果トータルの電流が減少するといえる。また、第1のpin構造体からなる光起電力素子の電流が図11中Topで示すトップ電流であり、Top電流は、入射光側の電流であり、中間層による影響は少ないものとなる。これらの各電流は、日本分光社製の分光感度測定装置により測定した。
また、図12に各膜厚におけるトリプルセルのI−V特性を測定し、シリーズ抵抗Rs(Ωcm2)を求めた。図12に示されるように、200nm以上の膜厚の増加によって、シリーズ抵抗の増加が見られた。このような抵抗の増加が見られる理由の詳細は不明であるが、ZnO層中の水素の浸透深さにより、ZnO層が低抵抗化する過程において、深さ方向において導電率が分布することによって、シリーズ抵抗が上昇したものと考えられる。図12からは、中間層の膜厚として20nm以上200nm以下が望ましいことが分かる。
(参考例1)
参考例1として、中間層を有さない以外は実施例4と同様にトリプル構成の積層型光起電力素子を製造し、その変換効率を求めた。
参考例1として、中間層を有さない以外は実施例4と同様にトリプル構成の積層型光起電力素子を製造し、その変換効率を求めた。
(比較例2)
比較例2として、100nmの厚みの中間層であって、ノンドープZnOの変わりに、3%AlドープのZnO(導電率:1×10-2S/cm)を用いて、実施例4と同様にして積層型光起電力素子を製造した。なお、中間層が横に流れることを防ぐため、中間層堆積後にレーザにより中間層にスクライブ(分離溝)を設けて、特開2002−261308号公報の図2に開示された構造とした。また、48段のセルを直列接続した集積構造とした。
比較例2として、100nmの厚みの中間層であって、ノンドープZnOの変わりに、3%AlドープのZnO(導電率:1×10-2S/cm)を用いて、実施例4と同様にして積層型光起電力素子を製造した。なお、中間層が横に流れることを防ぐため、中間層堆積後にレーザにより中間層にスクライブ(分離溝)を設けて、特開2002−261308号公報の図2に開示された構造とした。また、48段のセルを直列接続した集積構造とした。
実施例8、参考例1および比較例2について、参考例1における変換効率を1とすると、実施例8では電流が向上し、変換効率が向上した。一方、比較例2の低抵抗ZnOを中間層に用いたものは、スクライブを入れたにもかかわらず、変換効率が低下する場合があることがわかった。これは、大面積基板を用いた素子では、ポイントリークが比較的多いために、中間層を挟んだトップ側セルとボトム側セルのそれぞれのポイントリークが中間層を介して(膜面方向に流れて)、導通するために起こると考えられる。
他方、本発明の導電特性を有する中間層を適用した積層型光起電力素子では、中間層が従来に比べて高抵抗となるため、ポイントリークを介したリーク電流が抑えられるので、
高効率が得られるといえる。したがって、特に、集積構造を採用した大型サイズのセルにおいて、本発明は最適であることがわかった。
高効率が得られるといえる。したがって、特に、集積構造を採用した大型サイズのセルにおいて、本発明は最適であることがわかった。
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 基板、2 第1電極、3 第1の光起電力素子部、3a p層、3b i層、3c
n層、5 第2の光起電力素子部、5a p層、5b i層、5c n層、6 第2電極、6a 透明導電膜、6b 金属膜、7 中間層、100 積層型光起電力素子。
n層、5 第2の光起電力素子部、5a p層、5b i層、5c n層、6 第2電極、6a 透明導電膜、6b 金属膜、7 中間層、100 積層型光起電力素子。
Claims (22)
- 基板上に少なくとも1つの光起電力素子を含む第1の光起電力素子部を積層する工程と、
前記第1の光起電力素子部上に、金属酸化物からなる中間層であって、単膜の導電率が2×10-12S/cm以上1×10-8S/cm以下である中間層を積層する工程と、
前記中間層を水素を含むプラズマにさらす工程と、
前記水素を含むプラズマにさらした中間層上に少なくとも1つの光起電力素子を含む第2の光起電力素子部を積層する工程とを備える積層型光起電力素子の製造方法。 - 前記中間層を積層する工程は、単膜の導電率が1×10-10S/cm以上1×10-8S/cm以下である中間層を積層する工程である、請求項1に記載の積層型光起電力素子の製造方法。
- 基板上に少なくとも1つの光起電力素子を含む第1の光起電力素子部を積層する工程と、
前記第1の光起電力素子部上に、金属酸化物からなる中間層であって、単膜のシート抵抗が100MΩ/□より大きい中間層を積層する工程と、
前記中間層を水素を含むプラズマにさらす工程と、
前記水素を含むプラズマにさらした中間層上に少なくとも1つの光起電力素子を含む第2の光起電力素子部を積層する工程とを備え、
前記水素を含むプラズマにさらした中間層の単膜のシート抵抗が100kΩ/□以上26MΩ/□以下である、積層型光起電力素子の製造方法。 - 前記中間層を積層する工程は、単膜のシート抵抗が1GΩ/□より大きい中間層を積層する工程であり、
前記水素を含むプラズマにさらす工程を行なった後の中間層の単膜のシート抵抗が300kΩ/□以上20MΩ/□以下である、請求項3に記載の積層型光起電力素子の製造方法。 - 前記中間層は実質的にアンドープの金属酸化物により構成される、請求項1から4のいずれかに記載の積層型光起電力素子の製造方法。
- 基板上に少なくとも1つの光起電力素子を含む第1の光起電力素子部を積層する工程と、
前記第1の光起電力素子部上に金属酸化物からなる中間層を積層する工程と、
前記中間層を水素を含むプラズマにさらす工程と、
プラズマにさらした前記中間層上に少なくとも1つの光起電力素子を含む第2の光起電力素子部を積層する工程と、を備え、
前記中間層を積層する工程は、アルゴンに対する酸素の流量比O2/Arが1%以上8%以下の条件下で、実質的にアンドープの金属酸化物を主成分とするターゲットを用いたスパッタリング法により行なわれる、積層型光起電力素子の製造方法。 - 前記第2の光起電力素子部は、前記中間層上に形成される微結晶からなる導電半導体層を含み、
前記水素を含むプラズマにさらす工程は、前記導電半導体層を形成する工程を含む、請求項1から6のいずれかに記載の積層型光起電力素子の製造方法。 - 前記中間層を構成する金属酸化物は酸化亜鉛である、請求項1から7のいずれかに記載の積層型光起電力素子の製造方法。
- 前記中間層の膜厚は20nm以上200nm以下である、請求項1から8のいずれかに記載の積層型光起電力素子の製造方法。
- 前記中間層が積層される前記第1の光起電力素子部の最表面に形成された半導体層は微結晶層からなる、請求項1から9のいずれかに記載の積層型光起電力素子の製造方法。
- 前記微結晶層は結晶化率が1.5以上10以下の微結晶シリコン層である、請求項10に記載の積層型光起電力素子の製造方法。
- 前記微結晶層は水素含有量が3原子%以上20原子%以下の微結晶シリコン層である、請求項10に記載の積層型光起電力素子の製造方法。
- 前記微結晶層は導電率が5×10-1S/cm以上の微結晶シリコン層である、請求項10に記載の積層型光起電力素子の製造方法。
- 前記微結晶層は膜厚が1nm以上20nm以下の微結晶シリコン層である、請求項10から13のいずれかに記載の積層型光起電力素子の製造方法。
- 前記第1の光起電力素子部および前記第2の光起電力素子部は、シリコン系半導体からなる光起電力素子により構成される、請求項10から14のいずれかに記載の積層型光起電力素子の製造方法。
- 集積構造である請求項1から15のいずれかに記載の積層型光起電力素子の製造方法。
- 前記第1の光起電力素子部または前記第2の光起電力素子部に含まれる複数の光起電力素子のうち前記積層型光起電力素子の光入射側に位置する光起電力素子がpin型接合を含み、該pin型接合を構成するi型層が非晶質シリコン、または、非晶質シリコンカーバイド、または、非晶質シリコンモノオキシドである、請求項1から16のいずれかに記載の積層型光起電力素子の製造方法。
- 前記第1の光起電力素子部または前記第2の光起電力素子部に含まれる複数の光起電力素子のうち前記積層型光起電力素子の光入射側と反対側に位置する光起電力素子がpin型接合を含み、該pin型接合を構成するi型層が結晶質を含むシリコンである、請求項1から17のいずれかに記載の積層型光起電力素子の製造方法。
- 基板上に第1の光起電力素子部と第2の光起電力素子部とをこの順に基板側から積層した積層型光起電力素子であって、
前記第1の光起電力素子部と前記第2の光起電力素子部との間に中間層を少なくとも1層備え、
前記中間層は、シート抵抗が100kΩ/□以上26MΩ/□以下の金属酸化物膜である、積層型光起電力素子。 - 基板上に積層された複数の光起電力素子と、該光起電力素子間の少なくとも1箇所に積層された中間層とを備え、
前記中間層は、単膜での導電率が2×10-12S/cm以上1×10-8S/cm以下である金属酸化物からなる、積層型光起電力素子。 - 前記pin型接合を構成するp型層は、該p型層を形成する原料ガスの水素ガスによる希釈率が200倍以上である、請求項19または20のいずれかに記載の積層型光起電力
素子。 - 集積構造である請求項19から21のいずれかに記載の積層型光起電力素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195682A JP2011049305A (ja) | 2009-08-26 | 2009-08-26 | 積層型光起電力素子の製造方法および積層型光起電力素子 |
EP10811916.5A EP2472595A4 (en) | 2009-08-26 | 2010-08-25 | STACKED PHOTOVOLTAIC ELEMENT AND METHOD FOR PRODUCING THE STACKED PHOTOVOLTAIC ELEMENT |
US13/389,506 US20120138134A1 (en) | 2009-08-26 | 2010-08-25 | Stack-type photovoltaic element and method of manufacturing stack-type photovoltaic element |
PCT/JP2010/064407 WO2011024867A1 (ja) | 2009-08-26 | 2010-08-25 | 積層型光起電力素子および積層型光起電力素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195682A JP2011049305A (ja) | 2009-08-26 | 2009-08-26 | 積層型光起電力素子の製造方法および積層型光起電力素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011049305A true JP2011049305A (ja) | 2011-03-10 |
Family
ID=43835371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009195682A Pending JP2011049305A (ja) | 2009-08-26 | 2009-08-26 | 積層型光起電力素子の製造方法および積層型光起電力素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011049305A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022513818A (ja) * | 2018-12-14 | 2022-02-09 | オックスフォード ユニヴァーシティ イノヴェーション リミテッド | デバイス中間層を含む多接合光電子デバイス |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864849A (ja) * | 1994-08-24 | 1996-03-08 | Canon Inc | 光起電力素子用裏面反射層及びその形成方法並びに光起電力素子及びその製造方法 |
JP2002363744A (ja) * | 2001-06-04 | 2002-12-18 | Sharp Corp | 多層膜製造装置および製造方法 |
JP2004311970A (ja) * | 2003-03-26 | 2004-11-04 | Canon Inc | 積層型光起電力素子 |
WO2006057160A1 (ja) * | 2004-11-29 | 2006-06-01 | Kaneka Corporation | 薄膜光電変換装置 |
JP2006310348A (ja) * | 2005-04-26 | 2006-11-09 | Sanyo Electric Co Ltd | 積層型光起電力装置 |
-
2009
- 2009-08-26 JP JP2009195682A patent/JP2011049305A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864849A (ja) * | 1994-08-24 | 1996-03-08 | Canon Inc | 光起電力素子用裏面反射層及びその形成方法並びに光起電力素子及びその製造方法 |
JP2002363744A (ja) * | 2001-06-04 | 2002-12-18 | Sharp Corp | 多層膜製造装置および製造方法 |
JP2004311970A (ja) * | 2003-03-26 | 2004-11-04 | Canon Inc | 積層型光起電力素子 |
WO2006057160A1 (ja) * | 2004-11-29 | 2006-06-01 | Kaneka Corporation | 薄膜光電変換装置 |
JP2006310348A (ja) * | 2005-04-26 | 2006-11-09 | Sanyo Electric Co Ltd | 積層型光起電力装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022513818A (ja) * | 2018-12-14 | 2022-02-09 | オックスフォード ユニヴァーシティ イノヴェーション リミテッド | デバイス中間層を含む多接合光電子デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4797083B2 (ja) | 薄膜太陽電池モジュール | |
US8389389B2 (en) | Semiconductor layer manufacturing method, semiconductor layer manufacturing apparatus, and semiconductor device manufactured using such method and apparatus | |
JP4484886B2 (ja) | 積層型光電変換装置の製造方法 | |
JP4411338B2 (ja) | 薄膜太陽電池モジュール | |
AU2008233856B2 (en) | Photovoltaic device and process for producing same. | |
JP4940290B2 (ja) | 光電変換装置及びその製造方法 | |
WO2011024867A1 (ja) | 積層型光起電力素子および積層型光起電力素子の製造方法 | |
JP4758496B2 (ja) | 薄膜太陽電池モジュール | |
WO2019163648A1 (ja) | 太陽電池の製造方法 | |
JP2011049305A (ja) | 積層型光起電力素子の製造方法および積層型光起電力素子 | |
JP5404604B2 (ja) | 透明導電酸化物層の形成方法、透明導電酸化物層、並びに、透明導電酸化物層を用いた光電変換装置 | |
JP2011049304A (ja) | 積層型光起電力素子 | |
WO2010126080A1 (ja) | 半導体膜の成膜方法および光電変換装置の製造方法 | |
JP4642126B2 (ja) | 積層型光起電力素子および積層型光起電力素子の製造方法 | |
JP4758495B2 (ja) | 薄膜太陽電池モジュール | |
JP4282797B2 (ja) | 光電変換装置 | |
JP5770294B2 (ja) | 光電変換装置およびその製造方法 | |
JP2005057251A (ja) | 多接合型半導体素子及びこれを用いた太陽電池素子 | |
JP2009004702A (ja) | 光電変換装置の製造方法 | |
JP5525298B2 (ja) | 導電性窒化シリコン膜の製造方法 | |
JP2013165232A (ja) | 薄膜太陽電池の製造方法および薄膜太陽電池 | |
WO2013125251A1 (ja) | 薄膜太陽電池 | |
JP2014055111A (ja) | 導電性窒化シリコン膜、導電性窒化シリコン膜積層体、および光電変換装置 | |
JP5193981B2 (ja) | 積層型光電変換装置及びその製造方法 | |
WO2012157428A1 (ja) | 光電変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140408 |