JP4642126B2 - 積層型光起電力素子および積層型光起電力素子の製造方法 - Google Patents

積層型光起電力素子および積層型光起電力素子の製造方法 Download PDF

Info

Publication number
JP4642126B2
JP4642126B2 JP2009182411A JP2009182411A JP4642126B2 JP 4642126 B2 JP4642126 B2 JP 4642126B2 JP 2009182411 A JP2009182411 A JP 2009182411A JP 2009182411 A JP2009182411 A JP 2009182411A JP 4642126 B2 JP4642126 B2 JP 4642126B2
Authority
JP
Japan
Prior art keywords
layer
photovoltaic element
type
stacked
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009182411A
Other languages
English (en)
Other versions
JP2011035297A (ja
Inventor
誠 東川
孝子 清水
真也 本多
泰明 石河
雄一 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009182411A priority Critical patent/JP4642126B2/ja
Priority to US13/388,615 priority patent/US20120125406A1/en
Priority to EP10806489A priority patent/EP2463916A1/en
Priority to PCT/JP2010/063200 priority patent/WO2011016490A1/ja
Publication of JP2011035297A publication Critical patent/JP2011035297A/ja
Application granted granted Critical
Publication of JP4642126B2 publication Critical patent/JP4642126B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Description

本発明は、積層型光起電力素子およびその製造方法に関する。
複数の光起電力素子を積層してなる積層型光起電力素子において、光起電力素子の間に透明導電膜を設けて反射層として機能させる方法が知られている。例えば、特許文献１には、酸化インジウム、酸化錫、酸化インジウム錫、酸化亜鉛などの金属酸化膜からなる反射層（特許文献１段落［００２７］）上に形成される光起電力素子の導電層（ｐ型層、ｎ型層）が微結晶層である構成が開示されている（特許文献１段落［００３３］最終行）。
特開２００４−３１１９７０号公報
しかしながら、積層型太陽電池においては、下地の導電層の結晶化率が高いほど、結晶性を引き継いで、その後に製膜するｉ型層の結晶化率が高くなるので、下地の導電層の結晶化率を高くすることが行なわれるが、反射層上に微結晶層からなる導電層を形成する場合、成膜初期において、結晶核が面内に部分的に形成され、膜が形成される部分とされない部分が生じる。微結晶層は、高水素希釈された原料ガスを用いたプラズマＣＶＤ法にて成膜されることが一般的であるため、反射層が金属酸化膜からなる場合、微結晶膜が形成されていない部分は相対的に長い時間水素プラズマに晒される。金属酸化膜は、水素プラズマに晒されることにより還元されて黒化し透過光量が低下したり、導電率が増大したりするため、水素プラズマに長い時間晒された部分とそうでない部分の光起電力素子の発電効率に差が生じる。このように、微結晶膜の成膜初期段階で、水素プラズマが下地の金属酸化膜に与える影響が膜面方向において不均一になるといった問題がある。また、導電層の微結晶膜が形成されていない部分はその後に製膜されるｉ型層の成膜条件の違いから、ｉ型層の結晶化率が不十分となり変換効率の低下を招き、外観上は白濁しており、内部応力により大気中に放置すると剥離するといった問題がある。
この問題は、成膜するエリア面積が大きくなった場合、つまり基板サイズが大きくなった場合に特に問題となる。
本発明は上記の課題に鑑みなされたものであり、基板面内において、より均一な発電量を有し、光起電力素子を提供することを目的とする。
本発明の積層型光起電力素子は、基板上に積層された、少なくとも１つの光起電力素子を含む第１の光起電力素子部と、第１の光起電力素子部上に積層された金属酸化物からなる中間層と、中間層上に積層されたアモルファス状態のバッファ層と、バッファ層上に積層された、少なくとも１つの光起電力素子を含む第２の光起電力素子部とを備え、上記第２の光起電力素子部の上記バッファ層と接する導電層は微結晶層であることを特徴とする。
上記バッファ層および上記微結晶層はシリコン系半導体からなる層であることが好ましい。また、上記中間層は実質的にアンドープの金属酸化物により構成されることが好ましい。
上記バッファ層の厚さは好ましくは１０ｎｍ以下である。また、上記バッファ層は、導電率が、５×１０-3Ｓ／ｃｍ以上１×１０-1Ｓ／ｃｍ以下であることが好ましい。
上記微結晶層は、結晶化率が１０以上のシリコン半導体からなることが好ましい。
上記中間層は、単膜での導電率が２×１０-12Ｓ／ｃｍ以上１×１０-6Ｓ／ｃｍ以下である金属酸化物からなることが好ましい。また、上記中間層は酸化亜鉛からなることが好ましい。
本発明の積層型光起電力素子は、集積構造を有する場合に本発明の効果がより顕著に現れる。
また、本発明の積層型光起電力素子において、上記第１の光起電力素子部が少なくともｐｉｎ型接合を有し、該ｐｉｎ型接合に含まれるｉ型層は非晶質シリコンにより構成されることが好ましい。
上記第２の光起電力素子部が少なくともｐｉｎ型接合を有し、該ｐｉｎ型接合に含まれるｉ型層は結晶質を含むシリコンにより構成されることが好ましい。
また、本発明の積層型光起電力素子は、光の入射側から順に、第１の光起電力素子部、第２の光起電力素子部を備え、第１の光起電力素子部は、第１のｐｉｎ構造体と第２のｐｉｎ構造体を含み、第１のｐｉｎ構造体に含まれるｉ型層が非晶質シリコン、または非晶質ＳｉＣ、または非晶質ＳｉＯにより構成されることが好ましい。
本発明はまた、積層型光起電力素子を製造する方法に関し、基板上に少なくとも１つの光起電力素子を含む第１の光起電力素子部を積層する工程と、第１の光起電力素子部の上に金属酸化物からなる中間層を積層する工程と、中間層上にアモルファス状態のバッファ層を積層する工程と、バッファ層を水素を含むプラズマにさらす工程と、バッファ層上に少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程とを備え、上記バッファ層と接する第２の光起電力素子部の導電層は微結晶層であることを特徴とする。
本発明の積層型光起電力素子は、第１の光起電力素子部と第２の光起電力素子部との間に中間層およびバッファ層を備え、該バッファ層がアモルファス状態であり、バッファ層を接する第２の光起電力素子部の導電層が微結晶層であるので、反射機能が向上し、光起電力素子全体の変換効率を改善することができる。
本実施の形態１における積層型光起電力素子の構造の一例を示す断面図である。 （ａ）および（ｂ）は、それぞれ本実施の形態１における積層型光起電力素子の構造の別の一例を示す断面図である。 （ａ）はマルチチャンバ方式のプラズマＣＶＤ法による成膜方法を図解する概略図であり、（ｂ）は（ａ）の各成膜室のより詳細な構成を示す概略図である。 本実施の形態２における積層型光起電力素子の構造の一例を示す断面図である。
以下、本発明の実施の形態を図面に基づいて説明するが、本発明は本実施形態に限定されるものではない。なお、以下の実施の形態の説明では、本願の図面において同一の参照符号を付したものは、同一部分または相当部分を示している。
以下の説明において、スーパーストレート型構造の積層型光起電力素子を例に挙げて説明するが、以下の説明は、サブストレート型構造についても該当するものである。また、本発明において、非晶質の半導体からなる半導体膜を「非晶質層」といい、微結晶の半導体からなる半導体膜を「微結晶層」といい、非晶質または微結晶の半導体からなる膜を「半導体層」ということがある。
また、積層型光起電力素子において、光入射側に位置する光起電力素子をトップセル、光入射と反対側に位置する光起電力素子をボトムセルということがあり、トップセルとボトムセルとの間にさらに光起電力素子が設けられる場合、該光起電力素子をミドルセルという。
＜実施の形態１＞
本実施の形態１では、図１に示す構成からなる２つの光起電力素子部を含む積層型光起電力素子について説明する。
（積層型光起電力素子）
図１に本実施の形態１における積層型光起電力素子の断面の模式図を示す。図１に示すように、本実施の形態１における積層型光起電力素子１００は、基板１上に設けられた第１の光起電力素子部３と第２の光起電力素子部５とを含む積層型構造を有する。本発明において、上記第１の光起電力素子部３と上記第２の光起電力素子部５との間には、金属酸化物からなる中間層７が設けられる。上記積層型光起電力素子１００においては、基板１側から光を入射させるものとする。
上記基板１上には、第１電極２が備えられる。基板１および第１電極２は透光性を有する材料により構成される。具体的には、例えば上記基板１はガラスやポリイミド等の樹脂などにより構成され、プラズマＣＶＤ形成プロセスにおける耐熱性および使用可能であることが好ましい。第１電極２は、ＳｎＯ2、酸化インジウム錫（ＩＴＯ）などにより構成することができる。基板１および第１電極２の厚さは特に限定されず、所望の形状を有する。また、本発明は、大面積の基板を用いた積層型光起電力素子において、その変換効率の効果が十分に奏されるものであり、１０００ｃｍ2程度の基板から１０００００ｃｍ2程度の大面積の基板にまで十分にその効果が見られる。また、これより小さい面積の基板であっても本発明の効果は奏される。
上記第１電極２上に第１光起電力素子部３が設けられ、その最表面上に中間層７が設けられる。そして該中間層７の上に、バッファ層８と第２の光起電力素子部とが子の順に設けられる。さらにその上面には図１に示すように、透明導電膜６ａと金属膜６ｂとからなる第２電極６が設けられる。透明導電膜６ａは例えばＺｎＯからなり、金属膜６ｂは例えばＡｇからなる膜を用いることができる。金属膜は任意で設ければよい。
（第１の光起電力素子部）
上記第１の光起電力素子部３は、少なくとも１つの光起電力素子を含む。このような第１の光起電力素子部は、例えば、実質的に真性な半導体膜である非晶質水素化シリコンからなるｉ型層３ｂの両表面に、非晶質水素化シリコンなどからなるｐ型層３ａと、非晶質水素化シリコンなどからなるｎ型層３ｃとを含むｐｉｎ型接合を有する。ｐ型層３ａとｉ型層３ｂとの間には、例えば、非晶質水素化シリコンにより構成されるｉ型非晶質層などの介在層を任意で設けることができる。
上記第１の光起電力素子部３において、上記ｐ型層は、ボロン、アルミニウム等のｐ型不純物原子がドープされた半導体膜である。また、上記ｎ型層は、リン等のｎ型不純物原子がドープされた半導体膜である。
また、本発明においてｉ型層を構成する実質的に真性な半導体膜は、完全にノンドープの半導体膜であってもよく、実質的に真性（ノンドープ）である微量の不純物を含むｐ型または微量の不純物を含むｎ型であって、光電変換機能を十分に備えている半導体層であってもよい。
ここで、本実施の形態１における積層型光起電力素子１００の第１の光起電力素子部３のｉ型層３ｂは、第２の光起電力素子部５のｉ型層５ｂよりも禁制帯幅が大きい。このように、第１の光起電力素子部３のｉ型層３ｂの禁制帯幅を第２の光起電力素子部５のｉ型層５ｂの禁制帯幅よりも大きくする（入射側に禁制帯幅の大きい光起電力素子を備える）ことで、基板１側から入射する光を広い波長帯域にわたり光電変換に寄与させることになる。
本発明において光起電力素子を構成する各半導体膜は、上記例示に限定されず、例えばシリコン（Ｓｉ）系化合物、シリコンカーバイド（ＳｉＣ）系化合物、シリコンモノオキシド（ＳｉＯ）系化合物などの非晶質膜または微結晶膜を含む。非晶質膜または微結晶膜を構成するこれらの化合物としては、水素化、フッ素化、または水素化およびフッ素化された化合物が含まれる。なお、本発明において微結晶とは、結晶粒径が小さい（数十から千Å程度）結晶成分と、非晶質成分との混合相を形成している状態を意味する。
なお、第１の光起電力素子部３は、全て同種のシリコン系（Ｓｉ系、ＳｉＣ系またはＳｉＯ系）の半導体からなってもよく、互いに異なる種類のシリコン系の半導体からなってもよい。また、ｐ型、ｉ型およびｎ型の各半導体層は、１層構造であっても複数層が積層された構造であってもよい。複数層が積層された構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
（中間層）
本発明は、上記積層型光起電力素子の第１の光起電力素子部３上、すなわち第１の光起電力素子部３の両表面のうち基板１と反対側の表面に金属酸化物からなる中間層７を有する。
本発明の積層型光起電力素子に用いられる上記中間層は、光起電力素子との界面での光学的反射によって、第１の光起電力素子部の光吸収の効率を向上させるために、透過率が高く、かつ光起電力素子に用いられる材料との屈折率差が大きい材料が好適である。
上記中間層は、金属酸化物からなり、具体的には酸化インジウム（Ｉｎ2Ｏ3）、酸化錫（ＳｎＯ2）、酸化インジウム錫（ＩＴＯ）、酸化チタン（ＴｉＯ2）、酸化亜鉛（ＺｎＯ）等の金属酸化物の１種または２種以上の混合物、また、これら金属酸化物の少なくとも１種と酸化マグネシウム（ＭｇＯ）などとの混合物が好適に用いられる。
上記金属酸化物のなかでも、特に好適なものとしては酸化亜鉛（ＺｎＯ）を主成分とする材料が挙げられる。酸化亜鉛を用いる場合は、導電率やシート抵抗などの導電特性を所望の範囲に調整し易い点から好ましい。上記主成分とは、中間層を構成する全成分に対して原子比で５０％以上をいい、原子比で９０％以上が酸化亜鉛により構成されることが好ましい。また、これらの金属酸化物において、酸素原子濃度／金属原子濃度比率（原子比）が０．９６０以上０．９７５以下であることが好ましく、０．９６４以上０．９７４以下であることがより好ましい。
さらに、好適には、上記中間層はその導電率が、透明中間層単膜での導電率が２×１０-12Ｓ／ｃｍ以上１×１０-6Ｓ／ｃｍ以下を満たすことが望ましい。中間層の単膜が上記のような導電率である場合には、電気的欠陥による素子の起電力の低下を防ぐことができるので好ましい。ここで透明中間層単膜での導電率とは、ガラス上に中間層の形成と同条件で堆積させた堆積膜を形成し、この堆積膜の表面に平行電極を形成して、平行電極間に電圧を印加した際の電流を測定し、それらをプロットした電圧−電流特性より求めた導電率である。測定条件は、大気圧下、室温条件で行なうものとする。なお、積層状態において、光起電力素子部間に形成された中間層のみの導電率を測定することはできないため上記単膜を用いる。金属酸化物の導電率を２×１０-12Ｓ／ｃｍ以上１×１０-6Ｓ／ｃｍ以下とすることによって、導電率の変化が許容できる範囲に収まり、変換効率が高く、使用時の変換効率の変化が小さい光起電力素子が得られることを見出した。
さらに、酸素を多く含み導電率が低い金属酸化物は、後述の水素を含むプラズマに晒された場合でも、金属酸化物が還元されて、該金属酸化物により構成される層が黒化し難いため、透過光量が低下せず光起電力素子の特性低下を招き難いため望ましいことがわかった。具体的には、これらの金属酸化物において、酸素原子濃度／金属原子濃度比率（原子比）が０．９６０以上０．９７５以下であることが好ましく、０．９６４以上０．９７４以下であることがより好ましい。
上記中間層は、実施的にアンドープの金属酸化物により構成されることが好ましい。ここで、実質的にアンドープの金属酸化物とは、原料である金属酸化物に対するドーパント成分の混入が原子比で０．０１％以下であることをいう。該原子比は金属酸化物の種類によるため厳密に０．０１％以下である必要はないが、ｉ型層がいわゆる真性半導体として光電変換機能を発揮する条件をいう。また、中間層における水素原子濃度が２．５×１０20原子／ｃｍ3以上４．９×１０21原子／ｃｍ3以下の金属酸化物膜であることが好ましい。中間層における上記各原子濃度は例えば公知のＸＰＳ測定、ＳＩＭＳ測定により決定することができる。
本発明において、上記中間層はその膜厚が２０ｎｍ以上２００ｎｍ以下であることが好ましい。中間層の膜厚が２０ｎｍ未満であっても中間層を設けることにより第１の光起電力素子部の光吸収の効率を向上させることができるが、中間層の膜厚が２０ｎｍ以上２００ｎｍ以下の場合は、中間層による光反射効率が向上し、後述のバッファ層を組み合わせて用いた場合の光反射効率がより改善される。上記中間層は、バッファ層の付着性の点から、その膜厚が５０ｎｍ以上であることがより好ましく、１５０ｎｍ以下であることがより好ましい。
（バッファ層）
本発明において、バッファ層とは、上記中間層と後述の第２の光起電力素子部との間に設けられる層であり、アモルファス状態の層（アモルファス層ということがある）からなる。このようなバッファ層はシリコン系半導体層であることが好ましく、なかでもアモルファスシリコン層であることが望ましい。バッファ層がシリコン系半導体層である場合は、上記中間層面内に対するシリコン系半導体の付着が良好であり、特にアモルファスシリコン層の場合はこのような中間層面内に対する付着性が優れる。
上記バッファ層の厚さは好ましくは１０ｎｍ以下である。バッファ層の厚さが１０ｎｍ以下の場合は、該バッファ層上に引き続いて形成される第２の光起電力素子の導電層の面内付着状況を改善することができるためと考えられる。なお、バッファ層が存在する場合は、バッファ層のない中間層だけを備える素子に比べて変換効率を向上させることができる。したがって、バッファ層の厚さの下限値は特に限定されないが、中間層上全体をバッファ層で安定的に覆うためには、例えば１ｎｍ以上または２ｎｍ以上とすることが好ましい。
また、中間層とバッファ層とは、その厚みの比（中間層厚さ／バッファ層厚さ）が５以上２００以下であることが好ましく、１０以上１５０以下であることがより好ましい。このような厚みの比を満たす場合は、中間層およびバッファ層を設けることによる反射機能の効果がより向上したものとなる。
また、上記バッファ層は、導電率が５×１０-3Ｓ／ｃｍ以上１×１０-1Ｓ／ｃｍ以下であることが好ましい。バッファ層の導電率が上記範囲にある場合は、本発明の中間層との組み合わせにおいて光反射効率がより改善され、積層型光起電力素子の変換効率がより向上したものとなる。バッファ層の導電率は８×１０-3Ｓ／ｃｍ以上８×１０-2Ｓ／ｃｍ以下であることがさらに好ましい。なお、バッファ層の導電率は、上記中間層の導電率と同様に平行電極を用いて測定することができる。
（第２の光起電力素子部）
上記第２の光起電力素子部５は、少なくとも１つの光起電力素子を含む。このような光起電力素子は、ｐｉｎ型接合を有するものが挙げられる。
本発明において、第２の光起電力素子部のバッファ層と接する導電層（本実施の形態１においてはｐ型層）は微結晶からなる層である。このようにバッファ層と接する導電層が微結晶からなる層の場合は、上記面内付着状況の改善が著しく、その結果中間層およびバッファ層を設けることによる反射機能の改善効果がより優れたものとなり、積層型光起電力素子の変換効率が向上する。本発明におけるバッファ層を堆積後に、微結晶条件の導電層を形成することによって、バッファ層中に適度に水素が浸透することによって、金属酸化物中に導電現象が発現し、光起電力素子間の接続がより効率よく行われるようになると考えられる。
上記第２の光起電力素子部は、例えば、実質的に真性な半導体膜である非晶質水素化シリコンからなるｉ型層５ｂの両表面に、微結晶からなるｐ型層５ａと、非晶質水素化シリコンなどからなるｎ型層５ｃとを含むｐｉｎ型接合を有する。ｐ型層５ａとｉ型層５ｂとの間には、例えば、非晶質水素化シリコンにより構成されるｉ型非晶質層などの介在層を任意で設けることができる。
上記第２の光起電力素子部５において、ｐ型層は、ボロン、アルミニウム等のｐ型不純物原子がドープされた半導体膜である。また、ｎ型層は、リン等のｎ型不純物原子がドープされた半導体膜である。
また、本発明においてｉ型層を構成する実質的に真性な半導体膜は、完全にノンドープの半導体膜であってもよく、実質的に真性（ノンドープ）である微量の不純物を含むｐ型または微量の不純物を含むｎ型であって、光電変換機能を十分に備えている半導体層であってもよい。
また、光起電力素子を構成する各半導体膜は、第１の光起電力素子部と同様、上記例示に限定されず、例えばシリコン（Ｓｉ）系化合物、シリコンカーバイド（ＳｉＣ）系化合物、シリコンモノオキシド（ＳｉＯ）系化合物などのからなる膜を含む。ｐ型層はこれらの化合物の微結晶膜からなり、ｐ型層以外の層は、これらの化合物の非晶質膜または微結晶膜を含む。非晶質膜または微結晶膜を構成するこれらの化合物としては、水素化、フッ素化、または水素化およびフッ素化された化合物が含まれる。なお、本発明において微結晶とは、結晶粒径が小さい（数十から千Å程度）結晶成分と、非晶質成分との混合相を形成している状態を意味する。
なお、第２の光起電力素子部５は、全て同種のシリコン系（Ｓｉ系、ＳｉＣ系またはＳｉＯ系）の半導体からなってもよく、互いに異なる種類のシリコン系の半導体からなってもよい。また、ｐ型、ｉ型およびｎ型の各半導体層は、１層構造であっても複数層が積層された構造であってもよい。複数層が積層された構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
上記バッファ層と接する微結晶膜からなる導電層において、微結晶は、結晶化率が１０以上であることが好ましい。結晶化率が１０以上の場合は、上記付着性の改善効果がより得られる。また、結晶化率は３０以下が好ましい。結晶化率が大きすぎる場合は、微結晶構造を維持できないためである。これらの結晶化率の値は、微結晶層を形成するシリコン系化合物の結晶状態により変動する。
ここで、上記結晶化率とは、上記導電層単層のラマン散乱スペクトルにおいて、４８０ｃｍ-1のアモルファスシリコンのピーク高さＩａに対する、シリコン−シリコン結合に帰属される５２０ｃｍ-1の結晶シリコンのピーク高さＩｃの比、すなわちＩｃ／Ｉａと定義する。これは、結晶体積分率の絶対値を表す値ではないが、上記Ｉｃ／Ｉａは結晶体積分率をよく反映するため、当該分野では膜中の結晶化成分の割合を示す指標として公知の一般的な評価値である。
（集積構造）
本発明における上記中間層は、リークポイントの多い場合より効果が奏されるので、積層型光起電力変換素子が集積構造である場合に好適である。このような集積構造は、図２に示す本実施の形態１の積層型光起電力素子の断面図に示されるような構造を有する。
すなわち、集積構造とは、図２（ａ）および図２（ｂ）に示されるようなセル集積部２１を含む構造をいい、特開２００８−１０９０４１号公報に開示される種々の形態が例示される。
図２（ａ）および図２（ｂ）の集積構造を説明する。図２（ａ）に示すように、第１電極２は、第１の光起電力素子部３で埋められた第１分離溝１５によって分離されており、光起電力素子部２０は第２分離溝１７、光起電力素子部２０および裏面の第２電極６は第３分離溝１８によって分離されている。また、レーザスクライブ法によって光起電力素子部２０が除去された部分であるコンタクトラインを介して第２分離溝１７または第３分離溝１８によって分割された、隣り合う光起電力素子が電気的に直列に接続され、セルの集積部２１が構成されている。また、第３分離溝１８の両端の裏面の第２電極６の表面上に電流取り出し用の電極がそれぞれ形成される。中間層にＡｌドープＺｎＯなどの導電率の高い導電性の材料を用いる場合は、図２（ｂ）に示すように、中間層７に中間層分離溝１６を設けた態様とすることもできる。
（積層型光電変換装置の製造方法）
以下、実施の形態１における上記積層型光起電力素子、すなわち図１に示す構成の積層型光起電力素子１００の製造方法について説明する。積層型光起電力素子１００は、光入射側から順に、基板１上に、第１電極２、第１の光起電力素子部３、中間層７、バッファ層８、第２の光起電力素子部５および第２電極６を形成することによって製造することができる。
（第１電極を形成する工程）
まず、基板１上に第１電極２を形成する。基板１としては、上記のように透光性を有するガラス、ポリイミド等の樹脂などにより構成され、この片側表面に透明導電膜からなる第１電極２が、ＣＶＤ、スパッタ、蒸着等の公知の方法により形成される。
（第１の光起電力素子部を積層する工程）
第１電極２表面上には、例えばプラズマＣＶＤ法により第１の光電変換素子部３が形成される。図３（ａ）および図３（ｂ）に上記積層型光起電力素子の各半導体層を形成するためのプラズマＣＶＤ装置の概略断面図を示す。図３（ａ）は、本実施の形態１の積層型光起電力素子に含まれる半導体層の製造に用いられるマルチチャンバ方式のプラズマＣＶＤ装置の概略断面図であり、図３（ｂ）は図３（ａ）の各成膜室のより詳細な構成を示す概略図である。
マルチチャンバ方式のプラズマＣＶＤ装置は、例えば直線状に複数の成膜室が設けられ、図３（ａ）には３つの成膜室、すなわち第１成膜室２２０と、第２成膜室２３０と、第３成膜室２４０とが設けられた形態を示す。各成膜室間には成膜室間を連通または遮蔽するゲートバルブ８が設けられ、ゲートバルブ８を介して各成膜室間を基板１が移動できる構成となっている。各成膜室には、それぞれ一対の電極が設けられており、第１成膜室２２０にはカソード電極２２２とアノード電極２２３、第２成膜室２３０にはカソード電極２３２とアノード電極２３３、第３成膜室２４０にはカソード電極２４２とアノード電極２４３が設けられている。
各成膜室のより詳細な構成について、第１成膜室２２０を例に説明する。第２成膜室２３０および第３成膜室２４０も同様な構成とすることができる。各成膜室は、図３（ｂ）に示すように、半導体層を内部で形成するための密閉可能な第１成膜室２２０と、第１成膜室２２０に置換ガス２１２を導入するためのガス導入部２１１と、第１成膜室２２０から置換ガスを排気するためのガス排気部２０６とを備える。本実施の形態１で用いるプラズマＣＶＤ装置の第１成膜室２２０は例えば約１ｍ3のサイズとすることができる。第２成膜室２３０および第３成膜室２４０も同様の構成である。
上記第１成膜室２２０内において、カソード電極２２２およびアノード電極２２３とは設置された平行平板型の電極構造を有する。カソード電極２２２とアノード電極２２３との電極間距離は、所望の処理条件に従って決定され、数ｍｍから数十ｍｍ程度とするのが一般的である。第１成膜室２２０の外部には、カソード電極２２２に電力を供給する電力供給部２０８と、電力供給部２０８とカソード電極２２２およびアノード電極２２３との間のインピーダンス整合を行なうインピーダンス整合回路２０５が設置されている。
電力供給部２０８は、電力導入線２０８ａの一端に接続される。電力導入線２０８ａの他端は、インピーダンス整合回路２０５に接続されている。インピーダンス整合回路２０５には電力導入線２０８ｂの一端が接続され、該電力導入線２０８ｂ他端は、カソード電極２２２に接続されている。電力供給部２０８は、パルス変調（オンオフ制御）された交流出力や、切り替えによりＣＷ（連続波形）交流出力が可能なものを用いる。
上記アノード電極２２３は電気的に接地されており、アノード電極２２３上には、基板１が設置される。基板１は、例えば第１電極２が形成された状態で配置される。基板１は、カソード電極２２２上に載置されても良いが、プラズマ中のイオンダメージによる膜質低下を低減するためアノード電極２２３上に設置されることが一般的である。
また、上記第１成膜室２２０には、ガス導入部２１１が設けられている。ガス導入部２１１からは、希釈ガス、材料ガス、ドーピングガス等のガス２１２が導入される。希釈ガスとしては、水素ガスを含むガス、材料ガスとしてはシラン系ガス、メタンガス、ゲルマンガス等が挙げられる。ドーピングガスとしては、ジボランガス等のｐ型不純物ドーピングガス、ホスフィンガス等のｎ型不純物ドーピングガスが挙げられる。
上記第１成膜室２２０には、ガス排気部２０６と圧力調整のためのバルブ２０７とが直列に接続され、第１成膜室２２０内のガス圧力が略一定に保たれる。ガス圧力は、成膜室内のガス導入部２１１およびガス排気口２０９の近傍で測定すると若干の誤差を生じるため、ガス導入部２１１およびガス排気口２０９から離れた位置で測定することが望ましい。この状態でカソード電極２２２に電力を供給することにより、カソード電極２２２とアノード電極２２３との間にプラズマを発生させ、導入されたガス２１２を分解し、基板１上に半導体層を形成することができる。
ガス排気部２０６は、第１成膜室２２０内のガス圧力を１．０×１０-4Ｐａ程度の高真空に排気できるものとすることができる。
ガス排気部２０６としては、例えばロータリーポンプ、メカニカルブースターポンプ、ソープションポンプ、ターボ分子ポンプ等が挙げられ、これらを単独または２以上の組合せで用いることが好ましい。典型的なガス排気部２０６としては、メカニカルブースターポンプとロータリーポンプとを直列に接続したものを使用することができる。
図３（ａ）および図３（ｂ）に示す構成は、例示であり、別の構成の装置を用いて半導体層を形成してもよい。プラズマＣＶＤ以外の方法により半導体層を形成する工程が含まれてもよい。
上記構成のプラズマＣＶＤを用いて上記第１の光起電力素子部３を形成する。第１の光起電力素子部３は、ｐ型層３ａ、ｉ型層３ｂおよびｎ型層３ｃを有し、各半導体層を順次形成する。
まず、第１成膜室２２０においてｐ型層３ａを形成する。第１成膜室２２０内を０．００１Ｐａまで排気し、第１電極２を設けた基板１温度を２００℃以下に設定する。第１成膜室２２０内に混合ガスを導入し、排気系に設けられたバルブ２０７により第１成膜室２２０内の圧力を略一定に保つ。第１成膜室２２０内の圧力は、例えば２００Ｐａ以上３０００Ｐａ以下とする。第１成膜室２２０内に導入される混合ガスとしては、例えばシランガス、水素ガスおよびジボランガスを含む混合ガスを使用でき、さらに光吸収量を低減するために炭素原子を含むガス（例えばメタンガス）を含ませてもよい。上記混合ガスにおいて、シランガスに対する水素ガスの流量は、数倍（２〜３倍）から数十倍（２０〜３０倍）程度が望ましい。
上記混合ガスを導入して第１成膜室２２０内の圧力が安定した後、カソード電極２２２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極２２２とアノード電極２２３との間にプラズマを発生させる。このプラズマによってｐ型層３ａが形成される。カソード電極２２２の単位面積あたりの電力密度は、例えば、０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とする。このような電力密度は、成膜特性および成膜速度の点から公知の方法により調整すればよい。
上記電力密度を維持したままで放置し、ｐ型層３ａが所望の厚みになったところで電力の投入を停止する。その後、第１成膜室２２０内を真空排気する。ｐ型層３ａの厚さは投入された総電力量（電力密度×時間）に比例して大きくすることができる。ｐ型層３ａの厚さは、ｉ型層３ｂに十分な内部電界を与える点で、２ｎｍ以上が好ましく、５ｎｍ以上がより好ましい。また、ｐ型層３ａの厚さは、非活性層の入射側の光吸収量を抑えることが必要である点で、５０ｎｍ以下が好ましく、３０ｎｍ以下がより好ましい。
上記第１の光電変換素子が介在層を含む場合は、第１成膜室２２０内で上記ｐ型層３ａに引き続き成膜する。介在層は、第１成膜室に導入する混合ガスとして、シランガスと水素ガスの混合ガス、またはこれらの混合ガスにメタンガスなどの炭化水素を含むガスをさらに混合して用いる以外は、上記ｐ型層３ａの形成方法と同様に形成することができる。
また、介在層を設ける場合、その厚みは特に限定されないが、ｐ型層３ａからｉ型層３ｂへのボロン原子などのｐ型不純物の拡散を抑えるために２ｎｍ以上が望ましい。一方、光吸収量を抑えｉ型層３ｂへ到達する光を増大させるためにはできる限り薄いことが望まく、介在層の厚さは、通常５０ｎｍ以下とされる。
介在層であるｉ型非晶質層を形成することにより、第１成膜室２２０内の雰囲気中のボロンなどの不純物原子濃度が低下し、次に形成されるｉ型層３ｂへの不純物原子の混入を低減することができる。
次に、非晶質の水素化シリコン（ａ−Ｓｉ：Ｈ）からなるｉ型層３ｂを形成する。ｉ型層３ｂは例えば第２成膜室２３０で形成する。異なる成膜室を用いること、成膜室２３０内に導入される混合ガスとして、例えばシランガスおよび水素ガスを含む混合ガスを使用すること以外は、上記ｐ型層３ａと同様の方法によりｉ型層３ｂを形成することができる。なお、ｉ型層３ｂを形成する場合は、上記混合ガスにおけるシランガスに対する水素ガスの流量は、数倍から数十倍程度、例えば、５倍以上３０倍以下が好ましく、このような流量関係を満たすことによって、良好な膜質のｉ型層３ｂを形成することができる。
ｉ型層３ｂの厚さは、光吸収量、光劣化による光電変換特性の低下を考慮して、０．０５μｍから０．２５μｍとすることが好ましい。
次に、ｎ型層３ｃを形成する。ｎ型層３ｃは例えば第３成膜室２４０で形成する。異なる成膜室を用いること、および成膜室２４０内に導入される混合ガスとして、例えばシランガス、水素ガスおよびホスフィンガスを含む混合ガスを使用すること以外は、上記ｐ型層３ａと同様の方法によりｎ型層３ｃを形成することができる。なお、ｎ型層３ｃを形成する場合は、上記混合ガスにおけるシランガスに対する水素ガスの流量を、５倍以上３００倍以下とすることが好ましく、３０倍以上３００倍以下の範囲とすることが好ましい。
ｎ型層３ｃの厚さは、ｉ型層３ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ型層３ｃの光吸収量を抑えるためにはできる限り薄いことが好ましく、通常５０ｎｍ以下とする。
以上の工程により、光電変換層であるｉ型層３ｂを備える第１の光起電力素子部３を形成することができる。
（中間層を積層する工程）
本発明の積層型光起電力素子は、上記中間層を具備することを特徴とする。中間層を積層する工程は、例えば、アルゴンガスおよび酸素ガスの混合ガスを導入した状態で、実質的にアンドープの金属酸化物を主成分とするターゲットを用いたスパッタリング法により行なうことができる。上記アルゴンガスに対する酸素ガスの流量比Ｏ2／Ａｒは１％以上８％以下の条件とすることが好ましい。アルゴンガスと酸素ガスの流量比を上記範囲内とする場合は、中間層の導電率およびシート抵抗を本発明の範囲とすることが容易となる。
ターゲットとしては、例えば酸化亜鉛などの金属酸化物単独を用いてもよいし、ターゲットの構成原子の８０％以上を酸化亜鉛などの金属酸化物とし、残部をマグネシウムやカルシウムなどを含むものを用いてもよい。
スパッタリング条件としては、上記流量比を満たすものであれば、その他の温度、圧力、電力密度などは、成膜速度により適宜変更すればよいが、例えば、温度７０℃以上１５０℃以下、圧力０．０５Ｐａ以上０．７５Ｐａ以下、電力密度１Ｗ／ｃｍ2以上５Ｗ／ｃｍ2以下の条件とすることが望ましい。また、上記中間層の厚みは、電流を印加する時間により調整すればよい。
（バッファ層形成工程）
バッファ層形成工程は、バッファ層をアモルファスとするために、水素希釈率、および、電力密度を調整する以外は、上記第１の光起電力素子部におけるｉ型層と同様の方法により行なうことができる。例えば以下の形成条件において形成することができる。第１の光起電力変換素子部３および中間層７を設けた基板１を成膜室内に配置して、基板の温度を２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．２Ｗ／ｃｍ2以下とすることが望ましい。
シランガスに対する水素ガスの流量は、数倍から数百倍程度が望ましく、１０倍から１００倍程度がさらに望ましい。このようにして、アモルファス状態からなるバッファ層を形成できる。
（水素を含むプラズマにさらす工程）
本発明において上記バッファ層に水素を含むプラズマにさらす工程を備えることが望ましい。該工程は、このような水素を含むプラズマにより層が形成されない条件においてバッファ層を処理して、その下層の中間層の導電特性を調整する工程、およびバッファ層を積層する工程に次いで第２の光起電力素子部の導電層を形成する工程を含むことがある。
上記水素を含むプラズマにさらす工程を含むことによって、バッファ層を介して、水素を含むプラズマに含有される水素ラジカルが酸化亜鉛（ＺｎＯ）などの金属酸化物からなる膜中に浸透し、ＺｎＯなどの金属酸化物を低抵抗化することが分かった。また、水素ラジカルにさらされる条件が重要であることがわかった。
上記のようなバッファ層を水素を含むプラズマにさらす工程は、例えば、次いで形成するｐ型層の成膜ガスから、シランガスを除いた水素ガスと不純物ドーピングガスとの混合ガスを用いて行なうことができる。
バッファ層上に導電層を積層する前に水素を含むプラズマ処理を行なうと良い。水素を含むプラズマにさらす処理（プラズマ処理）は、導電層を形成する工程を兼ねていても良い。このように導電層を形成する工程を兼ねる場合の条件も中間層が上記導電特性の範囲を満たすように調整することが好ましい。
バッファ層を水素を含むプラズマにさらす工程の具体的な方法としては、たとえば、成膜室内の圧力を２４０Ｐａ以上３６００Ｐａ以下に調整し、水素を含むプラズマ源となるガスとして、水素ガスとＳｉＨ4、ＣＨ4、ＣＯ2などや、Ｂ2Ｈ6、ＰＨ3などのドーパント成分などのガスを含む混合ガスに対して、０．０１Ｗ／ｃｍ2〜０．５Ｗ／ｃｍ2の電力を印加する。水素を含むプラズマにさらす時間を長くすると、導電率が増加する傾向があり、成膜室内の圧力を高めると、ある導電率を達成するための時間は短くなる傾向がある。基板の大きさや、バッファ層および中間層の厚みによりこれらの条件を変更するが、基板が大きくまたはバッファ層および中間層の厚みが大きくなるにつれて反応時間を長くするまたは成膜室内の圧力を高めることによって、処理効率を向上させることができる。また、プラズマによる処理時間を長くすると中間層の導電率を大きくすることができる。
（第２の光起電力素子部を積層する工程）
少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程は、上記第１の光起電力素子部と同様に形成することができる。なお、第２の光起電力素子部におけるｉ型層５ｂは、上記第１の光起電力素子部におけるｉ型層３ｂよりも禁制帯幅を狭くするためには、以下の条件で形成させることが好ましい。
第２の光起電力素子部５は、例えば、いずれも微結晶層からなるｐ型層５ａ、ｉ型層５ｂおよびｎ型層５ｃからなるｐｉｎ構造を含む光起電力素子とすることができる。その他、第２の光起電力素子部５には、ｐ型層５ａとｉ型層５ｂとの間に介在層を設ける態様、ｉ型層５ｂが非晶質である態様などの態様が含まれる。
上記バッファ層上に形成される微結晶層からなるｐ型層５ａは、例えば以下の形成条件において形成することができる。第１の光起電力変換素子部３、中間層７およびバッファ層８を設けた基板１を成膜室内に配置して、基板の温度を２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ジボランガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、１００倍から４００倍程度が望ましく、より望ましくは２００倍以上４００倍以下である。このような条件で形成した場合、中間層が水素を含むプラズマにさらされ、水素がｐ型層中に拡散することによって適度な抵抗を有する膜となり、面内方向には適度な抵抗となり、光起電力素子との接合界面におけるシリーズ抵抗の小さな中間層を形成することが可能となる。このようにして、例えば、結晶化率が１０以上である微結晶からなる導電層を形成できる。
ｐ型層５ａの厚さは、ｉ型層５ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｐ型層５ａの光吸収量を抑えｉ型層５ｂへ到達する光を増大させるためには、ｐ型層５ａの厚さはできる限り薄いことが望ましく、通常５０ｎｍ以下とされる。また、バッファ層との密着性の向上の点からは、ｐ型層５ａの厚さは５ｎｍ以上４０ｎｍ以下とすることが好ましい。
次に、ｉ型層５ｂを形成する。ｉ型層５ｂは、例えば以下の形成条件によって形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、３０倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
ｉ型層５ｂの厚さは、十分な光吸収量を確保するため０．５μｍ以上が好ましく、１μｍ以上がより好ましい。一方、ｉ型層５ｂの厚さは、良好な生産性を確保する点で２０μｍ以下が好ましく１５μｍ以下がより好ましい。
次に、ｎ型層５ｃを形成する。ｎ型層５ｃは、例えば以下の形成条件によって形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ホスフィンガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
ｎ型層５ｃの厚さは、ｉ型層５ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ型層５ｃの光吸収量を抑えるためにはｎ型層５ｃの厚さができる限り薄いことが好ましく、通常５０ｎｍ以下とするが、この範囲に限られない。
（第２電極６形成工程）
次に、第２の光起電力素子部５上に第２電極６を形成する。第２電極６は、透明導電膜６ａと金属膜６ｂとからなり、これらを順次形成する。透明導電膜６ａは、ＳｎＯ2、ＩＴＯ、ＺｎＯなどからなる膜を用いることができる。金属膜６ｂは、銀、アルミニウム等の金属からなる膜を用いることができる。透明導電膜６ａと金属膜６ｂとは、ＣＶＤ、スパッタ、蒸着等の方法により形成される。透明導電膜６ａは、省略することもできる。
以上により、本実施の形態１の積層型光起電力素子が製造される。
このようにして製造された積層型光起電力素子は、特定の中間層およびバッファ層を含むので、変換効率を向上させることができる。
なお、上記の説明においては、図３（ａ）に示すような成膜室の数が複数あるマルチチャンバ方式のプラズマＣＶＤ装置を用いて半導体層を形成する場合を例示したが、シングルチャンバのプラズマＣＶＤ装置を用いても同様に行なうことができる。この場合は、ｐ型、ｉ型およびｎ型の半導体層を１個の成膜室内で形成するので、各工程間に公知のガス置換工程を設けることが好ましい。
マルチチャンバ方式のプラズマＣＶＤ装置を用いる場合、上記のような形態に限定されず、さらに複数の４以上の成膜室を設けた装置を用いて、ｐ型層と介在層とを別々の成膜室で形成するなどの態様としてもよい。また、成膜室の数が１つであるシングルチャンバのプラズマＣＶＤ装置を用いる場合は、公知のガス置換工程を含むことが好ましい。
＜実施の形態２＞
本実施の形態２は、第１の光起電力素子部が２つの光起電力素子を含む積層型光起電力素子に関する。第１の光起電力素子部に２つの光起電力素子を含む以外の構造は、上記実施の形態１と同様である。
本実施の形態２において、第１の光起電力素子部における第１のｐｉｎ構造体３１は、実施の形態１における第１の光起電力素子部３と同様の構成とすることができ、第２の光起電力素子部５は実施の形態１と同様の構成とすればよい。
図４に示す構成の積層型光起電力素子の第１の光起電力素子部３の製造方法について説明する。なお、図４において、積層型光起電力素子は光入射側から順に、基板１、第１電極２、第１のｐｉｎ構造体３１と第２のｐｉｎ構造体３２とを積層した第１の光起電力素子部３、中間層７、バッファ層８、１つのｐｉｎ構造を有する第２の光起電力素子部５、第２電極６を備える。
（第１の光起電力素子部）
基板１上に形成された第１電極２上に第１の光起電力素子部３を形成する。第１の光起電力素子部３は、ｐ型層３ａ、ｉ型層３ｂおよびｎ型層３ｃからなる第１のｐｉｎ構造体３１と、ｐ型層４ａ、ｉ型層４ｂおよびｎ型層４ｃからなる第２のｐｉｎ構造体３２とを有し、各半導体層を順次形成する。
ｐ型層３ａ、ｉ型層３ｂおよびｎ型層３からなる第１のｐｉｎ構造体３１は、上記実施の形態１における第１の光起電力素子部の製造方法と同様の方法により積層を形成する。
次に、第１の光起電力素子部３における第２のｐｉｎ構造体３２を含む光起電力素子を積層する。該光起電力素子におけるｉ型層４ｂを非晶質水素化シリコン（ａ−Ｓｉ：Ｈ）により構成し、それ以外のｐ型層およびｎ型層については上記第１のｐｉｎ構造体３１と同様の形成方法により形成することができる。ｉ型層４ｂ以外の半導体層の厚みおよび形成条件は上記第１のｐｉｎ構造体３１と同じであっても異なっていてもよい。
まず、第１のｐｉｎ構造体３１のｐ型層３ａと同様の方法により、非晶質ＳｉＣからなるｐ型層４ａを形成する。
次に、非晶質水素化シリコンからなるｉ型層４ｂを形成する。ｉ型層４ｂの厚みは、光吸収量、光劣化による光電変換特性の低下を考慮して、５０ｎｍから５００ｎｍの値に設定されることが好ましい。また、第２のｐｉｎ構造体３２におけるのｉ型層４ｂの禁制帯幅は、第１のｐｉｎ構造体３１におけるｉ型層３ｂの禁制帯幅よりも狭いことが望ましい。このような禁制帯幅とすることにより、基板側の光電変換層で吸収できなかった波長帯の光を第２のｐｉｎ構造体３２における光電変換層で吸収することができ、入射光を有効に利用することができるからである。
ｉ型層４ｂの禁制帯幅を上記第１のｐｉｎ構造体３１におけるｉ型層３ｂの禁制帯幅よりも狭くするためには下記の条件で製造することが例示される。
まず、成膜室内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気して、基板１温度を１５０℃以上２５０℃以下とする。次に、成膜室内に混合ガスを導入し、圧力調整用バルブにより成膜室内の圧力を略一定に保つ。成膜室内の圧力は、例えば１０Ｐａ以上３０００Ｐａ以下とする。成膜室内に導入される上記混合ガスとしては、例えばシランガスおよび水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量（Ｈ2／ＳｉＨ4）は、１倍以上が望ましく、５倍以上３０倍以下がより好ましい。
成膜室内の圧力が安定した後、カソード電極に、たとえば周波数１３．５６ＭＨｚの交流電力を投入し、カソード電極とアノード電極との間にプラズマを発生させ、ｉ型層３ｂを形成する。カソード電極の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。上記周波数としては、数ｋＨｚからＶＨＦ帯、さらにマイクロ波帯の周波数を使用してもよい。
上記のようにして所望の厚さのｉ型層４ｂを形成した後、交流電力の投入を停止して、その後成膜室内を真空排気する。
次に、第１のｐｉｎ構造体３１のｎ型層３ｃと同様の方法により、ｎ型層４ｃを形成する。このようにして、第２のｐｉｎ構造体３２が、第１のｐｉｎ構造体３１上に積層された第１の光起電力素子部が形成される。
なお、上記第１のｐｉｎ構造体３１のｉ型層３ｂの禁制帯幅は、第２のｐｉｎ構造体３２のｉ型層４ｂの禁制帯幅と同じかこれより小さくてもよい。この場合でも、第２のｐｉｎ構造体３２のｉ型層４ｂは、第１のｐｉｎ構造体３１のｉ型層３ｂが吸収しきれなかった光を吸収するのに寄与する。
また、一般に、ｉ型層が厚くなるほどｉ型層の光劣化が光電変換効率に与える影響が大きくなり、ｉ型層の単位膜厚あたりの光劣化特性が同じであっても光電変換効率をより大きく低下させるようになるが、ｉ型層を有する光起電力素子を２つ形成することによって第１の光起電力素子部に含まれる各ｉ型層を比較的薄くすることができ、これによって第１の光起電力素子部に含まれるｉ型層の劣化を抑えることができる。
また、第１のｐｉｎ構造体または第２のｐｉｎ構造体において、ｐ型層とｉ型層との間に介在層を設けてもよく、このような介在層は上記実施の形態１と同様に形成することができる。
本実施の形態２における積層型光起電力素子は、特定の中間層およびバッファ層を備えるので、従来の素子に比べて反射機能が改善されたものとなり、素子全体の変換効率が向上する。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
（実施例１〜４）
本実施例は、第１の光起電力素子としてｉ型層が真性非晶質水素化シリコン（Ｓｉ：Ｈ）のｐｉｎ型光起電力素子、第２の光起電力素子としてｉ型層が真性微結晶Ｓｉ：Ｈのｐｉｎ型光起電力素子、中間層としてＡｌドーパントを３％以下含有する酸化亜鉛（ＺｎＯ）からなる層を形成して、図１に示したような積層型光起電力素子を作製した。
＜第１電極＞
基板として、ＳｎＯ2からなる透明導電層が形成された幅５６０ｍｍ×長さ９２５ｍｍのガラス基板を用いた。
＜第１の光起電力素子部＞
第１電極を形成した基板に上記実施の形態１に沿って、マルチチャンバ方式のプラズマＣＶＤ装置を用いて第１の光起電力素子部を形成した。まず、第１成膜室内を０．００１Ｐａまで排気し、第１電極を設けた基板の基板温度を２００℃以下に設定した。第１成膜室内に混合ガスを導入し、排気系に設けられたバルブにより第１成膜室内の圧力を略一定に保った。第１成膜室内の圧力を４００Ｐａとした。次に、第１成膜室内に導入する混合ガスとして、シランガス、水素ガスおよびジボランガスを含む混合ガスを用いた。上記混合ガスにおいて、シランガスに対する水素ガスの流量は１０倍とした。
上記混合ガスを導入して第１成膜室内の圧力が安定した後、カソード電極に１３．５６Ｈｚの交流電力を投入し、カソード電極とアノード電極との間にプラズマを発生させた。このプラズマによってｐ層３ａを形成した。カソード電極の単位面積あたりの電力密度は、０．０５Ｗ／ｃｍ2とした。
上記電力密度を維持したままで放置し、ｐ型層３ａが２５ｎｍの厚みになったところで電力の投入を停止した。その後、第１成膜室内を真空排気した。
次に、非晶質の水素化シリコン（ａ−Ｓｉ：Ｈ）からなるｉ型層３ｂを形成した。第２成膜室を用いること、成膜室内に導入する混合ガスとして、シランガスおよび水素ガスの混合ガスを使用すること以外は、上記ｐ型層３ａと同様の方法によりｉ型層３ｂを形成した。ｉ型層３ｂを形成する場合は、シランガスに対する水素ガスの流量は１０倍とした。ｉ型層の厚みが２５０ｎｍとなったところで電力の供給を停止し、第２反応室内を排気した。
次に、ｎ型層３ｃを第３成膜室で形成した。第３成膜室を用いることおよび成膜室内に導入する混合ガスとして、シランガス、水素ガスおよびホスフィンガスを含む混合ガスを使用すること以外は、上記ｐ型層３ａと同様の方法によりｎ型層３ｃを形成した。ｎ型層３ｃを形成する場合は、上記混合ガスにおけるシランガスに対する水素ガスの流量を１０倍とした。ｎ型層の厚みが２５ｎｍとなったところで、電力の供給を停止し、その後成膜室内を排気した。
以上の工程により、光電変換層である非晶質水素化シリコンからなるｉ型層３ｂを備えるｐｉｎ型の第１の光起電力素子部を形成した。
上記実施の形態１に沿って、第１の光起電力素子まで作製した基板を、中間層を形成するためにＤＣマグネトロンスパッタ装置に設置し、圧力が１０-4Ｐａ以下になるまで排気した。基板温度を１５０℃となるように、基板を加熱した後、アルゴンガスを１５０ｓｃｃｍおよび酸素ガス３ｓｃｃｍをガス導入手段から供給した。Ａｌがドープされた酸化亜鉛（ＺｎＯ）からなるターゲットにＤＣスッパタ電源から１１．７ｋＷの直流電力を印加して、基板を搬送しながらスパッタリングを行ない、膜厚約２０ｎｍ（実施例１）、４０ｎｍ（実施例２）、５０ｎｍ（実施例３）、７０ｎｍ（実施例４）である酸化亜鉛（ＺｎＯ）からなる透明な中間層を堆積させた。
中間層上にアモルファスシリコンからなるバッファ層を形成した。バッファ層の厚みは、３ｎｍとした。形成条件は、Ｈ2ガス流量がＳｉＨ4ガス流量の１００倍程度となる条件とした以外は、上記ｉ型層３ｂと同様である。なお、後述のＩｃ／Ｉａで示される結晶化率は１．１２であった。
＜第２の光起電力素子部＞
次に、公知の成膜装置を用いて、上記バッファ層上に、第２の光起電力素子としてｉ型層が微晶質Ｓｉ：Ｈからなるｐｉｎ型光起電力素子を作製した。
バッファ層と接するｐ型層においては、ＳｉＨ4ガスの流量を水素ガス流量の２００〜４００倍となるように設定し、成膜圧力を１０００Ｐａとした条件で２５ｎｍのｐ型層を形成させた。この条件では、後述の結晶化率が２３．２３のｐ型層が形成された。
第２の光起電力素子部におけるｉ型層およびｎ型層は、第１の光起電力素子部と同様の条件とした。ただし、ｉ型層については、上記実施の形態１に沿って１．６μｍの微晶質層を形成させた。
＜第２電極＞
上記第２の光起電力素子部上に、０．１μｍのＺｎＯからなる透明電極と０．２μｍのＡｇからなる第２電極を形成して、積層型光起電力素子を製造した。
作製した積層型光起電力素子をレーザスクライブ法により、図２に示すような集積構造とした。このような積層型光起電力素子は、具体的には、５０段集積セルである集積構造を有するものとした。このような集積構造は、具体的には、第１分離溝１５構造／第２分離溝１７構造／第３分離溝１８構造、および中間層分離溝１６の集積したものである。
得られた積層型光起電力素子について、変換効率を評価した。評価条件としては、ＡＭ１．５、１００ｍＷ／ｃｍ2、温度２５℃とした。結果を表１に示す。
Figure 0004642126
表１におけるＥＦＦMBは各実施例において製造された積層型光起電力素子の変換効率を示し、ＥＦＦMは各実施例の条件でバッファ層を含まず、中間層を備えた積層型光起電力素子の変換効率を表わし、表１においては、ＥＦＦMに対するＥＦＦMB（ＥＦＦMB／ＥＦＦM）の値により変換効率を評価した。いずれの実施例においても中間層およびバッファ層を備える本発明の積層型光起電力素子では、中間層だけを備える場合に比べて変換効率を向上することが分かった。また、膜面状況とは、得られた積層型光起電力素子の表面を目視により観測したものである。基板全面にわたって、膜面の外観が良好である場合、目視によって、膜面の外観異常は認知できない。一方、ｉ型層の結晶化率が不十分な場合、堆積膜の光学的な特性の違いから結晶化率が不十分な部分は、結晶化率が十分な部分に比べて、光が散乱し、白濁として認識される。白濁なしとは、ｉ型層の結晶化率が基板面内にわたって、良好な微結晶が堆積された状態であることを示している。
このようにアモルファスであるバッファ層をＺｎＯからなる中間層と第２の光起電力素子部のｐ型微結晶層の間に挟んだ構造とすると、微結晶層に比べてアモルファス層はＺｎＯからなる中間層上面に均一に成膜され易いため、中間層上に直接第２の光起電力素子部を設ける場合に比べて、ＺｎＯからなる中間層に与える水素を含むプラズマの影響を基板面内方向により均一にすることができるといえる。また、ＺｎＯからなる中間層上に比べて、アモルファスであるバッファ層上へは微結晶層の核発生が容易になり、均一な微結晶層の形成ができることが示された。
（実施例５〜９、比較例１）
バッファ層の厚さを０ｎｍ〜１５ｎｍの範囲で種々に設定し、中間層の厚みを１００ｎｍとした以外は実施例１と同様に積層型光起電力素子を作製した。バッファ層の厚みが０ｎｍの場合、すなわちバッファ層を設けない場合が比較例１に該当する。
得られた各積層型光起電力素子について、実施例１と同様に変換効率を評価した。結果を表２に示す。
Figure 0004642126
表２の結果から、実施例１〜４と同様に、バッファ層を設けることにより変換効率が向上することがわかる。また、バッファ層の厚さが１０ｎｍ以下において特に変換効率の結果が良好であった。これは、バッファ層の膜厚１０ｎｍ以下の場合には、該バッファ層に引き続き形成される層が微結晶条件であることにより、中間層に対する面内付着状況が改善されるためと考えられる。
アモルファスシリコン層からなる導電層の導電率が５×１０-3Ｓ／ｃｍ以上５×１０-1Ｓ／ｃｍ以下であるのは、ＺｎＯ界面でのコンタクトを悪化させない範囲であるといえる。
（実施例１０〜１５）
バッファ層に接する第２の光起電力素子部の導電層である微結晶シリコン層の形成条件について、Ｈ2ガス流量を実施例１と同様にし、Ｈ2ガス流量がＳｉＨ4ガス流量の１０倍以上３５０倍以下程度の範囲で変えて、結晶化率を変更した６種類の積層型光起電力素子を製造した。なお、導電層の膜厚が一定になるように堆積時間を調整した。このような導電層の形成以外は、実施例１と同様の条件により光起電力素子を製造した。
得られた光起電力素子に対応する導電層を、ガラス上に上記導電層形成と同条件で１００ｎｍ堆積した膜を用いて結晶化率を測定した。結晶化率は半導体層単層のラマン散乱スペクトルにおいて、４８０ｃｍ-1のアモルファスシリコンのピーク高さＩａに対する、シリコン−シリコン結合に帰属される５２０ｃｍ-1の結晶シリコンのピーク高さＩｃの比、すなわちＩｃ／Ｉａである。また、変換効率を実施例１と同様に測定した。結晶化率と変換効率の関係を表３に示す。
Figure 0004642126
表３の結果から結晶化率が１０以上の実施例１３、実施例１４および実施例１５においては、結晶化率が１０未満の場合よりも変換効率（ＥＦＦ）が向上することが示された。
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 基板、２ 第１電極、３ 第１の光起電力素子部、３ａ ｐ型層、３ｂ ｉ型層、３型ｃ ｎ層、５ 第２の光起電力素子部、５ａ ｐ型層、５ｂ ｉ型層、５ｃ ｎ型層、６ 第２電極、６ａ 透明導電膜、６ｂ 金属膜、７ 中間層、８ バッファ層、１００ 積層型光起電力素子。

Claims (13)

  1. 基板上に積層された、少なくとも１つの光起電力素子を含む第１の光起電力素子部と、
    第１の光起電力素子部上に積層された金属酸化物からなる中間層と、
    中間層上に積層されたアモルファス状態のバッファ層と、
    バッファ層上に積層された、少なくとも１つの光起電力素子を含む第２の光起電力素子部と、を備え、
    前記第２の光起電力素子部の前記バッファ層と接する導電層は微結晶層である積層型光起電力素子。
  2. 前記バッファ層および前記微結晶層はシリコン系半導体からなる層である請求項１に記載の積層型光起電力素子。
  3. 前記中間層は実質的にアンドープの金属酸化物により構成される請求項１または２に記載の積層型光起電力素子。
  4. 前記バッファ層の厚みは１０ｎｍ以下である請求項１から３のいずれかに記載の積層型光起電力素子。
  5. 前記バッファ層は、導電率が５×１０-3Ｓ／ｃｍ以上５×１０-1Ｓ／ｃｍ以下である請求項１から４のいずれかに記載の積層型光起電力素子。
  6. 前記微結晶層は結晶化率が１０以上のシリコン系半導体からなる請求項１から５のいずれかに記載の積層型光起電力素子。
  7. 前記中間層は、単膜での導電率が２×１０-12Ｓ／ｃｍ以上１×１０-6Ｓ／ｃｍ以下である金属酸化物からなる請求項１から６のいずれかに記載の積層型光起電力素子。
  8. 前記中間層は酸化亜鉛からなる請求項１から７のいずれかに記載の積層型光起電力素子。
  9. 集積構造を有する請求項１から８のいずれかに記載の積層型光起電力素子。
  10. 前記第１の光起電力素子部は少なくともｐｉｎ型接合を有し、該ｐｉｎ型接合に含まれるｉ型層は非晶質シリコンにより構成される請求項１から９のいずれかに記載の積層型光起電力素子。
  11. 前記第２の光起電力素子部が少なくともｐｉｎ型接合を有し、該ｐｉｎ型接合に含まれるｉ型層は結晶質を含むシリコンにより構成される請求項１から１０のいずれかに記載の積層型光起電力素子。
  12. 光の入射側から順に、前記第１の光起電力素子部、前記第２の光起電力素子部を備え、
    前記第１の光起電力素子部は、第１のｐｉｎ構造体と第２のｐｉｎ構造体を含み、
    前記第１のｐｉｎ構造体に含まれるｉ型層が非晶質シリコン、または非晶質ＳｉＣ、または非晶質ＳｉＯにより構成される請求項１から１１のいずれかに記載の積層型光起電力素子。
  13. 基板上に少なくとも１つの光起電力素子を含む第１の光起電力素子部を積層する工程と、
    第１の光起電力素子部の上に金属酸化物からなる中間層を積層する工程と、
    中間層上にアモルファス状態のバッファ層を積層する工程と、
    バッファ層を水素を含むプラズマにさらす工程と、
    バッファ層上に少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程と、を備え、
    前記バッファ層と接する前記第２の光起電力素子部の導電層は微結晶層である積層型光起電力素子の製造方法。
JP2009182411A 2009-08-05 2009-08-05 積層型光起電力素子および積層型光起電力素子の製造方法 Expired - Fee Related JP4642126B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009182411A JP4642126B2 (ja) 2009-08-05 2009-08-05 積層型光起電力素子および積層型光起電力素子の製造方法
US13/388,615 US20120125406A1 (en) 2009-08-05 2010-08-04 Stacked photovoltaic element and method of manufacturing stacked photovoltaic element
EP10806489A EP2463916A1 (en) 2009-08-05 2010-08-04 Stacked photovoltaic element and method for producing stacked photovoltaic element
PCT/JP2010/063200 WO2011016490A1 (ja) 2009-08-05 2010-08-04 積層型光起電力素子および積層型光起電力素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009182411A JP4642126B2 (ja) 2009-08-05 2009-08-05 積層型光起電力素子および積層型光起電力素子の製造方法

Publications (2)

Publication Number Publication Date
JP2011035297A JP2011035297A (ja) 2011-02-17
JP4642126B2 true JP4642126B2 (ja) 2011-03-02

Family

ID=43544385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009182411A Expired - Fee Related JP4642126B2 (ja) 2009-08-05 2009-08-05 積層型光起電力素子および積層型光起電力素子の製造方法

Country Status (4)

Country Link
US (1) US20120125406A1 (ja)
EP (1) EP2463916A1 (ja)
JP (1) JP4642126B2 (ja)
WO (1) WO2011016490A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011004153A1 (de) * 2011-02-15 2012-08-16 Robert Bosch Gmbh Verfahren zur Herstellung einer Solarzelle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307790A (ja) * 1998-04-22 1999-11-05 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置
JP2005057251A (ja) * 2003-07-24 2005-03-03 Kyocera Corp 多接合型半導体素子及びこれを用いた太陽電池素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JP2004311970A (ja) 2003-03-26 2004-11-04 Canon Inc 積層型光起電力素子
JP2006310348A (ja) * 2005-04-26 2006-11-09 Sanyo Electric Co Ltd 積層型光起電力装置
JP4485506B2 (ja) 2006-10-27 2010-06-23 シャープ株式会社 薄膜太陽電池および薄膜太陽電池の製造方法
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20090183774A1 (en) * 2007-07-13 2009-07-23 Translucent, Inc. Thin Film Semiconductor-on-Sapphire Solar Cell Devices
CN101772844B (zh) * 2007-08-14 2011-07-27 三菱重工业株式会社 光电变换装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307790A (ja) * 1998-04-22 1999-11-05 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置
JP2005057251A (ja) * 2003-07-24 2005-03-03 Kyocera Corp 多接合型半導体素子及びこれを用いた太陽電池素子

Also Published As

Publication number Publication date
WO2011016490A1 (ja) 2011-02-10
JP2011035297A (ja) 2011-02-17
EP2463916A1 (en) 2012-06-13
US20120125406A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
US8907204B2 (en) Thin film photoelectric conversion device and method for manufacturing the same
JP4940290B2 (ja) 光電変換装置及びその製造方法
AU2008233856B2 (en) Photovoltaic device and process for producing same.
KR20080050449A (ko) 실리콘계 박막 광전 변환 장치, 및 그의 제조 방법
JP2011135053A (ja) 光電変換装置及びその製造方法
JP2010283161A (ja) 太陽電池及びその製造方法
WO2011024867A1 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
WO2010104041A1 (ja) 薄膜太陽電池およびその製造方法
JP4642126B2 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
KR20120036900A (ko) 태양 전지의 제조 방법 및 제조 장치
JP5770294B2 (ja) 光電変換装置およびその製造方法
JP2010283162A (ja) 太陽電池及びその製造方法
JP5525298B2 (ja) 導電性窒化シリコン膜の製造方法
JP5373045B2 (ja) 光電変換装置
JP2011216586A (ja) 積層型光電変換装置および積層型光電変換装置の製造方法
JP2011049304A (ja) 積層型光起電力素子
JP2013165232A (ja) 薄膜太陽電池の製造方法および薄膜太陽電池
JP2011049305A (ja) 積層型光起電力素子の製造方法および積層型光起電力素子
WO2013125251A1 (ja) 薄膜太陽電池
WO2010146846A1 (ja) 光電変換装置及び光電変換装置の製造方法
JP2014055111A (ja) 導電性窒化シリコン膜、導電性窒化シリコン膜積層体、および光電変換装置
JP2014063848A (ja) 集積型光電変換装置の製造方法
JP2011165757A (ja) 光電変換装置およびその製造方法
WO2012157428A1 (ja) 光電変換装置
WO2013065538A1 (ja) 光電変換装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees