WO2013065538A1 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
WO2013065538A1
WO2013065538A1 PCT/JP2012/077422 JP2012077422W WO2013065538A1 WO 2013065538 A1 WO2013065538 A1 WO 2013065538A1 JP 2012077422 W JP2012077422 W JP 2012077422W WO 2013065538 A1 WO2013065538 A1 WO 2013065538A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type layer
type
intermediate layer
photoelectric conversion
Prior art date
Application number
PCT/JP2012/077422
Other languages
English (en)
French (fr)
Inventor
茂郎 矢田
山岡　義和
亜津美 梅田
大二 兼松
松本　光弘
和哉 村田
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Publication of WO2013065538A1 publication Critical patent/WO2013065538A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Definitions

  • the present invention relates to a photoelectric conversion device.
  • Solar cells using polycrystalline, microcrystalline, or amorphous silicon are known.
  • a photoelectric conversion device having a structure in which microcrystalline or amorphous silicon thin films are stacked has attracted attention from the viewpoint of resource consumption, cost reduction, and efficiency.
  • a photoelectric conversion device is formed by sequentially stacking a first electrode, one or more semiconductor thin film photoelectric conversion cells, and a second electrode on a substrate having an insulating surface.
  • Each photoelectric conversion unit is configured by stacking a p-type layer, an i-type layer, and an n-type layer from the light incident side.
  • a method for improving the conversion efficiency of the photoelectric conversion device it is known to stack two or more photoelectric conversion cells in the light incident direction.
  • a first photoelectric conversion unit including a photoelectric conversion layer having a wide band gap is disposed on the light incident side of the photoelectric conversion device, and then a second photoelectric conversion layer including a photoelectric conversion layer having a narrower band gap than the first photoelectric conversion unit is disposed.
  • a photoelectric conversion unit is arranged. Thereby, photoelectric conversion can be performed over a wide wavelength range of incident light, and the conversion efficiency of the entire apparatus can be improved.
  • a-Si unit an amorphous silicon photoelectric conversion unit
  • ⁇ c-Si unit microcrystalline silicon photoelectric conversion unit
  • the photoelectric conversion device may be used as an integrated module in which the a-Si unit and the ⁇ c-Si unit are divided into strip-shaped cells using a laser, and the plurality of divided cells are connected in series and parallel. Many.
  • a tandem structure with an a-Si unit 614 as a top cell and a ⁇ c-Si unit 616 as a bottom cell is formed thereon.
  • a photoelectric conversion device in which a back electrode layer 618 is formed is known.
  • an intermediate layer 620 is provided between the a-Si unit 614 and the ⁇ c-Si unit 616 is known (see Patent Document 1).
  • the intermediate layer 620 for example, zinc oxide (ZnO), silicon oxide (SiOx), or the like is used.
  • the intermediate layer 620 can also be made of a silicon oxide material, a silicon carbide material, a silicon nitride material, a carbon material such as diamond-like carbon, or the like.
  • the intermediate layer 620 has a light refractive index lower than that of the a-Si unit 614 so that light reflection to the a-Si unit 614 occurs between the a-Si unit 614 on the light incident side and the intermediate layer 620. ing.
  • a technique for reducing the crystal grain boundaries and intragranular defects of the power generation layer and improving the photoelectric conversion efficiency by laminating the microcrystalline silicon thin film containing impurities and the amorphous silicon thin film containing impurities is disclosed.
  • a p-type microcrystalline silicon-based thin film and a p-type amorphous silicon-based thin film are stacked on the back electrode on the opposite side to the light incidence, and amorphous silicon or It is disclosed that amorphous silicon carbide can be used (see Patent Document 2).
  • the intervening layer is made of microcrystalline silicon and is a layer having a thickness of 10 to 150 mm and containing 1 ⁇ 10 20 atoms / cm 3 or more of impurities such as carbon that increase the band gap of the amorphous silicon component (see Patent Document 3).
  • the ⁇ c-Si unit there are discrete low-density regions in which the density of the group IV element as the main component is reduced in the formation surface of the i-type semiconductor layer near the interface between the doping layer and the i-type layer. Techniques for making them also disclosed.
  • the group IV element as the main component is silicon
  • a technique for increasing the photoelectric conversion efficiency by laminating a silicon germanium (SiGe) layer and a silicon layer as an i-type layer in the ⁇ c-Si unit.
  • the SiGe layer is preferably a relatively thick layer of 25 nm or more and 200 nm or less (see Patent Document 5).
  • JP 2004-260014 A JP-A-10-294482 JP 2003-258286 A JP-A-11-261087 JP 2006-100611 A
  • the light when the light is reflected to the a-Si unit on the light incident side by the intermediate layer, the light reflected to the a-Si unit side because the refractive index is small with respect to the a-Si unit, the transparent electrode layer, the substrate, and air. Comes out of the substrate, and there is a problem that light cannot be used sufficiently.
  • the n-type layer of the top cell is a microcrystalline silicon layer, and a p-type microscopic layer is in contact therewith.
  • a structure in which a crystalline silicon layer (or a p-type microcrystalline silicon carbide layer) and a microcrystalline silicon power generation layer are in contact with the p-type layer is used.
  • changing the film quality (crystallization rate, doping rate) of the n-type microcrystalline silicon layer of the top cell and the p-type microcrystalline silicon layer of the bottom cell also changes the crystallinity of the microcrystalline silicon power generation layer.
  • the crystallinity of the interface layer between the p-type microcrystalline silicon layer and the microcrystalline silicon power generation layer has junction characteristics. Is almost unaffected.
  • the bonding characteristics are greatly affected by the crystallinity of the interface layer between the p-type microcrystalline silicon layer and the power generation layer, and the crystallization rate of the interface layer is low. And may prevent improvement of photoelectric conversion efficiency.
  • the open circuit voltage is about 0.5 V and the photoelectric conversion device using the crystalline silicon layer as a power generation layer. There is also a problem that it is significantly lowered.
  • Patent Documents 3 and 4 in a photoelectric conversion device of a type in which an n-type layer, an i-type layer, and a p-type layer are formed in this order on a substrate and light is incident from the opposite side to the substrate, Data is described about a structure in which an i-type layer of microcrystalline silicon carbide is sandwiched as an interface layer having a thickness of 40 nm or less.
  • a photoelectric conversion device of a type in which a p-type layer, an i-type layer, and an n-type layer are formed on a substrate and light is incident from the substrate side has a difference in the growth direction of microcrystals, and a sufficient effect is obtained. There wasn't.
  • Patent Document 5 although a laminated structure of a microcrystalline silicon germanium layer and a microcrystalline silicon layer is disclosed, an i-type layer is configured by a laminated structure of a microcrystalline silicon carbide layer and a microcrystalline silicon layer. The technology to do is not disclosed.
  • One embodiment of the present invention is a photoelectric conversion device including a microcrystalline silicon photoelectric conversion unit in which a p-type layer, a microcrystalline i-type layer, and an n-type layer are stacked on a substrate, the p-type layer and the microcrystalline layer An intermediate layer having a refractive index lower than that of the contact layer on the front surface and the back surface is provided between the i-type layer or the n-type layer and the microcrystalline i-type layer.
  • This is a photoelectric conversion device in which the crystal i-type layer is formed thinner as the crystallization rate is lower.
  • the photoelectric conversion efficiency in the photoelectric conversion device can be improved.
  • FIG. 6 is a diagram for explaining the crystallinity distribution of the i-type layer and the film thickness distribution of the intermediate layer of the ⁇ c-Si unit in the first embodiment.
  • It is a cross-sectional schematic diagram which shows the structure of the photoelectric conversion apparatus in 2nd Embodiment.
  • FIG. 1 is a cross-sectional view showing the structure of the photoelectric conversion device 100 according to the first embodiment of the present invention.
  • the photoelectric conversion device 100 according to the present embodiment has an amorphous silicon photoelectric conversion unit (a-Si unit) having a wide band gap as a transparent conductive layer 12 and a top cell from the light incident side with the transparent insulating substrate 10 as the light incident side.
  • a-Si unit amorphous silicon photoelectric conversion unit
  • ⁇ c-Si unit microcrystalline silicon photoelectric conversion unit
  • FIG. 1 shows a region A which is a high crystallization region and a region B which is a low crystallization region of an i-type layer of the ⁇ c-Si unit 104 described later.
  • the transparent insulating substrate 10 for example, a material having transparency in at least a visible light wavelength region such as a glass substrate or a plastic substrate can be applied.
  • a transparent conductive layer 12 is formed on the transparent insulating substrate 10.
  • the transparent conductive layer 12 is doped with tin oxide (SnO 2 ), zinc oxide (ZnO), indium tin oxide (ITO), etc. with tin (Sn), antimony (Sb), fluorine (F), aluminum (Al), etc. It is preferable to use at least one or a combination of a plurality of transparent conductive oxides (TCO).
  • zinc oxide (ZnO) is preferable because it has high translucency, low resistivity, and excellent plasma resistance.
  • the transparent conductive layer 12 can be formed by, for example, a sputtering method or a CVD method.
  • the film thickness of the transparent conductive layer 12 is preferably in the range of 0.5 ⁇ m to 5 ⁇ m. Moreover, it is preferable to provide unevenness having a light confinement effect on the surface of the transparent conductive layer 12.
  • an a-Si unit 102 is formed by sequentially laminating a p-type layer, an i-type layer, and an n-type silicon thin film.
  • the a-Si unit 102 includes silicon-containing gas such as silane (SiH 4 ), disilane (Si 2 H 6 ), dichlorosilane (SiH 2 Cl 2 ), carbon-containing gas such as methane (CH 4 ), diborane (B 2 H 6 ) etc., formed by plasma CVD in which a mixed gas obtained by mixing a p-type dopant containing gas such as phosphine (PH 3 ) and a diluted gas such as phosphine (PH 3 ) and a diluent gas such as hydrogen (H 2 ) is formed into a plasma.
  • a mixed gas obtained by mixing a p-type dopant containing gas such as phosphine (PH 3 ) and a diluted gas such as phosphine (PH 3 )
  • the p-type layer is formed on the transparent conductive layer 12.
  • the p-type layer is a p-type amorphous silicon layer (p-type a-Si: H) or p-type amorphous silicon carbide (p-type a-SiC: H) having a thickness of 10 nm to 100 nm doped with a p-type dopant (boron or the like). ).
  • the film quality of the p-type layer can be changed by adjusting the mixing ratio of the silicon-containing gas, the carbon-containing gas, the p-type dopant-containing gas and the dilution gas, the pressure, and the high frequency power for plasma generation.
  • the i-type layer is an undoped amorphous silicon film of 50 nm to 500 nm formed on the p-type layer.
  • the i-type layer becomes a power generation layer of the a-Si unit 102.
  • the film quality of the i-type layer can be changed by adjusting the mixing ratio of the silicon-containing gas and the dilution gas, the pressure, and the high frequency power for plasma generation.
  • the n-type layer is an n-type amorphous silicon layer (n-type a-Si: H) having a thickness of 10 nm to 100 nm doped with an n-type dopant (such as phosphorus) formed on the i-type layer or n-type microcrystalline silicon.
  • Layer (n-type ⁇ c-Si: H) The film quality of the n-type layer can be changed by adjusting the mixing ratio of the silicon-containing gas, the carbon-containing gas, the n-type dopant-containing gas and the dilution gas, the pressure, and the high-frequency power for plasma generation.
  • an RF plasma CVD method of 13.56 MHz is preferably applied.
  • the RF plasma CVD method can be a parallel plate type.
  • the p-type layer, the i-type layer, and the n-type layer are formed in separate film formation chambers.
  • the film formation chamber can be evacuated by a vacuum pump, and has an electrode for RF plasma CVD.
  • a transfer device for the transparent insulating substrate 10, a power source and matching device for the RF plasma CVD method, a gas supply pipe, and the like are attached.
  • the intermediate layer 14 is formed on the a-Si unit 102.
  • the intermediate layer 14 has a lower refractive index than the layers formed on both sides thereof.
  • the refractive index of the intermediate layer 14 is smaller than the refractive indexes of the n-type layer of the a-Si unit 102 and the p-type layer of the ⁇ c-Si unit 104.
  • part of the light that reaches the intermediate layer 14 through the transparent insulating substrate 10, the transparent conductive layer 12, and the a-Si unit 102 can be reflected to the a-Si unit 102 side.
  • the film thickness of the i-type layer which is the power generation layer of the ⁇ c-Si unit 104, can be reduced.
  • the intermediate layer 14 is preferably made of a transparent conductive oxide (TCO) such as zinc oxide (ZnO) or silicon oxide (SiOx).
  • TCO transparent conductive oxide
  • ZnO zinc oxide
  • SiOx silicon oxide
  • Mg magnesium
  • the transparent conductive oxide (TCO) can be formed by, for example, a sputtering method or a CVD method. It is also preferable to use a silicon oxide film (SiOx).
  • the silicon oxide film (SiOx) includes a silicon-containing gas such as silane (SiH 4 ), disilane (Si 2 H 6 ), dichlorosilane (SiH 2 Cl 2 ), an oxygen-containing gas such as carbon dioxide (CO 2 ), and hydrogen (H 2 ) etc. It can be formed by plasma CVD in which a mixed gas in which a diluent gas is mixed is turned into plasma to form a film.
  • the film thickness of the intermediate layer 14 is preferably in the range of 50 nm to 100 nm.
  • the intermediate layer 14 changes the film thickness within the panel surface of the photoelectric conversion device 100. That is, the film thickness of the intermediate layer 14 in the region where the crystallization rate is higher than the film thickness of the intermediate layer 14 in the region where the crystallization rate of the i-type layer which is a power generation layer of the ⁇ c-Si unit 104 described later is low.
  • the crystallization rate of the i-type layer that is the power generation layer of the ⁇ c-Si unit 104 is generally high in the region A near the center in the panel surface, and decreases as it approaches the peripheral region B. . Therefore, as shown in FIG. 1, the film thickness of the intermediate layer 14 in the peripheral region B is made thinner than the film thickness of the intermediate layer 14 in the region A near the center.
  • FIG. 2 schematically shows the distribution in the panel plane. In practice, the crystallization rate of the i-type layer of the ⁇ c-Si unit 104 and the film thickness of the intermediate layer 14 change continuously.
  • the density of the source gas is increased in the area where the film thickness is increased, and the area where the film thickness is decreased.
  • the density of the source gas may be lowered. More specifically, in the plasma CVD method using a parallel plate type electrode, the structure is such that the source gas is supplied from the central portion of the plate electrode and the source gas is exhausted from the peripheral portion of the parallel electrode. The density of the source gas can be made higher in the central portion than in the peripheral portion. Thereby, the film thickness of the intermediate layer 14 in the region A near the center can be made larger than the film thickness of the intermediate layer 14 in the peripheral region B.
  • the supply amount (flow rate) of the source gas is increased and the film thickness is reduced in the region where the film thickness is increased when the intermediate layer 14 is formed by the plasma CVD method.
  • the supply amount (flow rate) of the source gas may be lowered for the region to be used.
  • the heating temperature of the transparent insulating substrate 10 may be increased for the region where the film thickness is increased, and the heating temperature of the transparent insulating substrate 10 may be decreased for the region where the film thickness is decreased.
  • the power density supplied for plasma generation may be increased for the region where the film thickness is increased, and the power density supplied for plasma generation may be decreased for the region where the film thickness is decreased.
  • the method of changing the film thickness of the intermediate layer 14 is not limited to these, and these methods may be used in appropriate combination.
  • the distribution of the film thickness in the panel surface of the intermediate layer 14 can be performed by scanning electron microscope (SEM) observation or transmission electron microscope (TEM) cross-sectional observation in each region.
  • SEM scanning electron microscope
  • TEM transmission electron microscope
  • the structure of the intermediate layer 14 is observed differently from the structures of the a-Si unit 102 and the ⁇ c-Si unit 104, and the ⁇ c-Si unit 104 is observed differently depending on its crystallization rate. It can be confirmed whether or not the intermediate layer 14 is formed thicker in the region where the crystallization rate of the i-type layer which is the power generation layer of the Si unit 104 is high than in the region where the crystallization rate is low.
  • the crystallization rate of the i-type layer that is the power generation layer of the ⁇ c-Si unit 104 is such that a microcrystalline silicon film is formed as a single film on a flat glass substrate under the same film formation conditions as the i-type layer of the ⁇ c-Si unit 104.
  • the Raman spectrum of the film was measured by Raman spectroscopy, and the Raman scattering intensity Ic near 520 cm ⁇ 1 caused by crystalline silicon and the Raman scattering intensity Ia around 480 cm ⁇ 1 caused by amorphous silicon It separates into peaks, and is a value derived from the intensity (height) of those peaks according to Equation (1).
  • Crystallization rate (%) Ic / (Ic + Ia) (1)
  • the ⁇ c-Si unit 104 is formed by sequentially stacking a p-type layer, an i-type layer, and an n-type layer.
  • the ⁇ c-Si unit 104 includes a silicon-containing gas such as silane (SiH 4 ), disilane (Si 2 H 6 ), dichlorosilane (SiH 2 Cl 2 ), a carbon-containing gas such as methane (CH 4 ), diborane (B 2 H 6 ) etc., formed by plasma CVD in which a mixed gas obtained by mixing a p-type dopant containing gas such as phosphine (PH 3 ) and a diluted gas such as phosphine (PH 3 ) and a diluent gas such as hydrogen (H 2 ) is formed into a plasma.
  • a p-type dopant containing gas such as phosphine (PH 3 )
  • a diluted gas such as phosphine (PH 3 )
  • the 13.56 MHz RF plasma CVD method is preferably applied in the same manner as the a-Si unit 102.
  • the p-type layer, the i-type layer, and the n-type layer are formed in separate film formation chambers.
  • the p-type layer is formed on the intermediate layer 14.
  • the p-type layer is preferably a microcrystalline silicon layer having a thickness of 5 nm to 50 nm, an amorphous layer, or a stack of them.
  • the amorphous layer is preferably an amorphous silicon layer (a-Si) or an amorphous silicon carbide layer (a-SiC).
  • the film quality of the p-type layer can be changed by adjusting the mixing ratio of the silicon-containing gas, the carbon-containing gas, the p-type dopant-containing gas and the dilution gas, the pressure, and the high frequency power for plasma generation.
  • the i-type layer is an undoped microcrystalline silicon film formed on the p-type layer and having a thickness of 0.5 ⁇ m to 5 ⁇ m.
  • the i-type layer becomes a power generation layer of the ⁇ c-Si unit 104.
  • the film quality of the i-type layer can be changed by adjusting the mixing ratio of the silicon-containing gas and the dilution gas, the pressure, and the high frequency power for plasma generation.
  • the n-type layer is formed on the i-type layer.
  • the n-type layer is an n-type microcrystalline silicon layer (n-type ⁇ c-Si: H) doped with an n-type dopant (such as phosphorus) and having a thickness of 5 nm to 50 nm.
  • n-type dopant such as phosphorus
  • the ⁇ c-Si unit 104 is not limited to this, and any unit that uses an i-type microcrystalline silicon layer (i-type ⁇ c-Si: H) as a power generation layer may be used.
  • a back electrode layer 16 is formed on the ⁇ c-Si unit 104.
  • the back electrode layer 16 forms a laminated structure of a reflective metal and a transparent conductive oxide (TCO).
  • TCO transparent conductive oxide
  • tin oxide (SnO 2 ), zinc oxide (ZnO), indium tin oxide (ITO), or the like, or those doped with impurities is used.
  • zinc oxide (ZnO) doped with aluminum (Al) as an impurity may be used.
  • metals, such as silver (Ag) and aluminum (Al) are used.
  • the transparent conductive oxide (TCO) and the reflective metal can be formed by, for example, a sputtering method or a CVD method. It is preferable that at least one of the transparent conductive oxide (TCO) and the reflective metal is provided with unevenness for enhancing the light confinement effect.
  • the back electrode layer 16 may be covered with a protective film (not shown).
  • the protective film is a laminate of PET / Al foil / PET, and sandwiches a single layer of resin such as fluorine resin (ETFE, PVDF, PCTFE, etc.), PC, PET, PEN, PVF, acrylic, etc. The one with the structure is used.
  • the protective film may be bonded so as to cover the back electrode layer 16 with a resin filler such as EVA, ethylene resin (EEA or the like), PVB, silicone, urethane, acrylic, epoxy resin or the like. This can prevent moisture from entering the power generation layer of the photoelectric conversion device 100.
  • the transparent conductive layer 12, the a-Si unit 102, the intermediate layer 14, the ⁇ c-Si unit 104, and the back electrode layer 16 are separated using a YAG laser (fundamental wave 1064nm, second harmonic 532nm).
  • a YAG laser fundamental wave 1064nm, second harmonic 532nm.
  • the photoelectric conversion device 100 in this embodiment can be configured. In the region where the crystallization rate of the i-type layer of the photoelectric conversion device 100 is low, the power generation efficiency in the ⁇ c-Si unit 104 is low. Therefore, when the current value of the photoelectric conversion device 100 is limited by the ⁇ c-Si unit 104, the current value of the photoelectric conversion device 100 is limited to a region where the crystallization rate of the i-type layer of the ⁇ c-Si unit 104 is low. Will be. In the present embodiment, the thickness of the intermediate layer 14 is reduced in the region where the crystallization rate of the i-type layer of the ⁇ c-Si unit 104 is lower.
  • the reflection of light to the a-Si unit 102 by the intermediate layer 14 is reduced, the amount of light introduced into the ⁇ c-Si unit 104 is increased, and the power generation amount (current) in the ⁇ c-Si unit 104 is increased. Therefore, it is possible to raise the current value of the region where the crystallization rate of the i-type layer that limits the current value in the ⁇ c-Si unit 104 is low, and to improve the current value of the entire photoelectric conversion device 100. Become. That is, the distribution of the power generation amount (current) of the ⁇ c-Si unit 104 within the substrate surface can be made more uniform than before.
  • the thickness of the intermediate layer 14 was increased in the region where the crystallization rate of the i-type layer of the ⁇ c-Si unit 104 was higher.
  • the reflection of light (especially light having a wavelength of 500 nm or more) to the a-Si unit 102 by the intermediate layer 14 is increased, and the amount of light introduced into the a-Si unit 102 is increased.
  • Increase power generation (current) Therefore, since the amount of power generation (current) can be increased without increasing the thickness of the a-Si unit 102, light deterioration that becomes noticeable when the film thickness is increased can be reduced. As a result, the power generation efficiency of the integrated module of the photoelectric conversion device 100 can be increased.
  • a tandem photoelectric conversion device in which an amorphous silicon photoelectric conversion unit including an amorphous i-type layer and a microcrystalline silicon photoelectric conversion unit including a microcrystalline i-type layer are joined on a substrate, the amorphous silicon photoelectric conversion unit and An intermediate layer having a lower refractive index than the layer in contact with the front and back surfaces between the microcrystalline silicon photoelectric conversion unit, and the lower the crystallinity of the microcrystalline i-type layer in the substrate plane, the intermediate layer film The thickness is thin.
  • the intermediate layer has a smaller film thickness in the peripheral region of the substrate than in the region near the center.
  • FIG. 3 is a cross-sectional view illustrating the structure of the photoelectric conversion device 200 according to the second embodiment.
  • the photoelectric conversion device 200 according to the present embodiment has an amorphous silicon photoelectric conversion unit (a-Si unit) having a wide band gap as a transparent conductive layer 12 and a top cell from the light incident side with the transparent insulating substrate 10 as the light incident side.
  • the bottom cell has a structure in which a microcrystalline silicon photoelectric conversion unit ( ⁇ c-Si unit) 204 having a narrower band gap than the a-Si unit 202 and the back electrode layer 16 are stacked.
  • ⁇ c-Si unit microcrystalline silicon photoelectric conversion unit
  • An a-Si unit 202 is formed on the transparent conductive layer 12 by sequentially laminating silicon-based thin films of the p-type layer 20, the i-type layer 22, and the n-type layer 24.
  • the a-Si unit 202 can be formed in the same manner as in the first embodiment, and the film forming conditions are shown in Table 1.
  • the p-type layer 26, the first intermediate layer 28, the i-type layer 30, the second intermediate layer 32, and the n-type layer 34 are stacked in this order to form the ⁇ c-Si unit 204.
  • the ⁇ c-Si unit 204 can be formed in the same manner as in the first embodiment, and the film forming conditions are shown in Table 2.
  • the first intermediate layer 28 and the second intermediate layer 32 may be formed using any one of the deposition chambers of the p-type layer 20, the n-type layer 24, the p-type layer 26, and the n-type layer 34. .
  • the first intermediate layer 28 is formed on the p-type layer 26.
  • the first intermediate layer 28 plays a role of confining light in the i-type layer 30 that is the power generation layer of the ⁇ c-Si unit 204 together with the second intermediate layer 32 described later.
  • the first intermediate layer 28 is preferably a layer containing silicon oxide doped with a p-type dopant (such as boron).
  • the first intermediate layer 28 is preferably formed by a plasma CVD method using a mixed gas obtained by mixing a silicon-containing gas, a p-type dopant-containing gas, and a diluent gas with a carbon oxide gas such as carbon dioxide (CO 2 ). It is.
  • the film quality of the first intermediate layer 28 can be changed by adjusting the additive gas species, the gas mixture ratio, the pressure, and the plasma generating high frequency power.
  • the i-type layer 30 is formed on the first intermediate layer 28.
  • the i-type layer 30 preferably has a laminated structure in which a buffer layer is first formed and a main power generation layer is formed on the buffer layer.
  • the buffer layer is formed under a film formation condition that provides a higher crystallization rate than that of the main power generation layer. That is, when a single film is formed on a glass substrate or the like, the buffer layer is formed under a film forming condition in which the crystallization rate is higher than that of the main power generation layer.
  • the film quality of the i-type layer 30 can be changed by adjusting the mixing ratio of the silicon-containing gas and the dilution gas, the pressure, and the high frequency power for plasma generation.
  • the second intermediate layer 32 is formed on the i-type layer 30.
  • the second intermediate layer 32 is preferably a layer containing silicon oxide doped with an n-type dopant (such as phosphorus).
  • the second intermediate layer 32 is preferably formed by a plasma CVD method using a mixed gas obtained by mixing a silicon-containing gas, an n-type dopant-containing gas, and a diluent gas with a carbon oxide gas such as carbon dioxide (CO 2 ). It is.
  • the film quality of the second intermediate layer 32 can be changed by adjusting the additive gas species, the gas mixing ratio, the pressure, and the high frequency power for plasma generation.
  • the n-type layer 34 is formed on the second intermediate layer 32.
  • the ⁇ c-Si unit 204 is not limited to this, and an i-type microcrystalline silicon layer (i-type ⁇ c-Si: H) is used for the i-type layer 30 serving as a power generation layer. What is necessary is just to provide the 1st intermediate
  • the first intermediate layer 28 and the second intermediate layer 32 will be described in detail later.
  • FIG. 4 shows the refractive index of each layer of the photoelectric conversion device 200 in this embodiment.
  • the refractive index n 2 of the refractive index n 1 and the second intermediate layer 32 of the first intermediate layer 28 the refractive index of the i-type layer 30 of [mu] c-Si unit 204 as a target of optical confinement n smaller than i .
  • the refractive index n 1 of the first intermediate layer 28 is made smaller than the refractive index n p of the adjacent p-type layer 26.
  • the difference in refractive index (n i ⁇ n 1 ) between the first intermediate layer 28 and the i-type layer 30 is the difference in refractive index between the first intermediate layer 28 and the p-type layer 26 (n p ⁇ n 1 ).
  • the refractive index n 2 of the second intermediate layer 32 is smaller than the refractive index n n of the n-type layer 34 adjacent.
  • the difference in refractive index between the second intermediate layer 32 and the i-type layer 30 (n i ⁇ n 2 ) is the difference in refractive index between the second intermediate layer 32 and the n-type layer 34 (n n ⁇ n 2 ). To be bigger than.
  • the first intermediate layer 28 and the second intermediate layer 32 can provide an optical confinement effect on the i-type layer 30 of the ⁇ c-Si unit 204 serving as a bottom cell.
  • the refractive indexes n 1 and n 2 of 32 are preferably 3.6 or less.
  • the refractive indexes n 1 and n 2 of the first intermediate layer 28 and the second intermediate layer 32 are preferably as low as possible so as not to deteriorate the film characteristics of the first intermediate layer 28 and the second intermediate layer 32. A value of about 2.1 is preferable.
  • the refractive index n 1 of the first intermediate layer 28 is preferably larger than the refractive index n 2 of the second intermediate layer 32. Since the refractive index n n of the refractive index n p and n-type layer 34 of p-type layer 26 is approximately the same size, the p-type layer 26 at the interface between the first intermediate layer 28, the n-type layer 34 The light introduction rate into the i-type layer 30 can be increased more than the interface with the second intermediate layer 32.
  • the film thickness d 1 of the first intermediate layer 28 is preferably set to be equal to or less than the film thickness d 2 of the second intermediate layer 32.
  • the reflectance at the interface between the first intermediate layer 28 and the i-type layer 30 is somewhat lower than the reflectance at the interface between the i-type layer 30 and the second intermediate layer 32, but the light from the transparent insulating substrate 10 Absorption of light in the first intermediate layer 28 on the incident side is suppressed, the amount of light reaching the i-type layer 30 can be increased, and the power generation efficiency of the entire photoelectric conversion device 200 can be increased.
  • the amount of light absorbed by the second intermediate layer 32 is larger than the amount of light absorbed by the first intermediate layer 28, but the light reflected from the back electrode layer 16 and incident on the second intermediate layer 32 is transparent.
  • Light confinement in the i-type layer 30 is smaller than the light incident on the first intermediate layer 28 from the insulating substrate 10 side and further increases the reflectance at the interface between the i-type layer 30 and the second intermediate layer 32. The effect is enhanced, and the power generation efficiency of the entire photoelectric conversion device 200 can be increased.
  • the film thicknesses d 1 and d 2 of the first intermediate layer 28 and the second intermediate layer 32 are preferably 30 nm or more and 100 nm or less.
  • the film thickness d 1 of the first intermediate layer 28 is in the range of 30 nm or more and 50 nm or less
  • the film thickness d 2 of the second intermediate layer 32 is greater than or equal to the film thickness d 1 of the first intermediate layer 28 and is 50 nm or more.
  • a range of 100 nm or less is preferable.
  • the refractive indexes n 1 and n 2 of the first intermediate layer 28 and the second intermediate layer 32 carbon dioxide with respect to the mixed gas of the silicon-containing gas, the dopant-containing gas, and the dilution gas at the time of film formation ( The mixing ratio of carbon oxide gas such as CO 2 ) may be adjusted. That is, in order to further reduce the refractive indexes n 1 and n 2 , the mixing ratio of oxygen-containing gas such as carbon dioxide (CO 2 ) may be increased.
  • the first intermediate layer 28 and the second intermediate layer 32 can also be adjusted by adjusting the film formation conditions such as the pressure during the film formation of the first intermediate layer 28 and the second intermediate layer 32 by the plasma CVD method and the high frequency power for plasma generation.
  • the refractive indexes n 1 and n 2 can be changed.
  • the refractive index of each layer can be known by performing component analysis by energy dispersive X-ray analysis (EDX) on the cross section of each layer.
  • EDX energy dispersive X-ray analysis
  • the configuration of the photoelectric conversion device 200 according to the present embodiment is as long as layers having a higher oxygen content of oxygen (O) than the i-type layer 30 are provided on both sides of the i-type layer 30 of the ⁇ c-Si unit 204. It can be determined that it has.
  • the relationship between the refractive indexes of the first intermediate layer 28 and the second intermediate layer 32 and the p-type layer 26 and the n-type layer 34 can be similarly determined.
  • the relationship between the refractive indexes of the layers can be similarly determined in other embodiments and modifications described later.
  • the present invention is not limited to this.
  • the first intermediate layer 28 and the second intermediate layer 32 may be a transparent conductive oxide (TCO) such as zinc oxide (ZnO).
  • TCO transparent conductive oxide
  • ZnO zinc oxide
  • Mg magnesium
  • the transparent conductive oxide (TCO) can be formed by, for example, a sputtering method or a CVD method. The same applies to other embodiments and modifications described below.
  • a third intermediate layer 36 may be further provided as shown in the photoelectric conversion device 206 in FIG.
  • the third intermediate layer 36 is formed between the i-type layer 22 and the n-type layer 24 of the a-Si unit 202. Similar to the second intermediate layer 32, the third intermediate layer 36 is preferably a layer containing silicon oxide doped with an n-type dopant (phosphorus).
  • the third intermediate layer 36 is preferably formed by a plasma CVD method using a mixed gas obtained by mixing a silicon-containing gas, an n-type dopant-containing gas, and a diluent gas with a carbon oxide gas such as carbon dioxide (CO 2 ). It is.
  • the film quality of the third intermediate layer 36 can be changed by adjusting the additive gas species, the gas mixture ratio, the pressure, and the plasma generating high frequency power.
  • the refractive index n 3 of the third intermediate layer 36 is preferably smaller than the refractive index n ai of the i-type layer 22 and the refractive index n an of the n-type layer 24.
  • the mixing ratio of carbon oxide gas such as carbon dioxide (CO 2 ) to the mixed gas of silicon-containing gas, dopant-containing gas, and dilution gas at the time of film formation can be adjusted.
  • the third intermediate layer 36 By further providing the third intermediate layer 36 in this way, the light reaching the interface between the i-type layer 22 of the a-Si unit 202 and the third intermediate layer 36 is reflected by the difference in refractive index between the i-type layer 22 and the i-type layer 22. Returned to layer 22. As a result, the utilization factor of light in the i-type layer 22 can be increased, and advantages such as reduction in the thickness of the i-type layer 22 corresponding to the power generation layer of the a-Si unit 202 can be obtained.
  • the first intermediate layer 28 may not be provided, and the third intermediate layer 36 may be provided instead. In this case, the light confinement effect is obtained between the third intermediate layer 36 and the second intermediate layer 32 in the i-type layer 30 of the ⁇ c-Si unit 204. However, since the confined light is absorbed by the n-type layer 24 and the p-type layer 26, the first intermediate layer 28 is preferably provided.
  • a third intermediate layer 38 may be further provided as shown in the photoelectric conversion device 208 in FIG.
  • the third intermediate layer 38 is formed between the n-type layer 24 of the a-Si unit 202 and the p-type layer 26 of the ⁇ c-Si unit 204.
  • the third intermediate layer 38 is preferably a layer containing silicon oxide doped with a p-type dopant (such as boron) or an n-type dopant (such as phosphorus), similarly to the first intermediate layer 28 or the second intermediate layer 32. It is.
  • the third intermediate layer 38 is preferably formed by a plasma CVD method using a mixed gas obtained by mixing a silicon-containing gas, a dopant-containing gas, and a diluent gas with a carbon oxide gas such as carbon dioxide (CO 2 ).
  • the film quality of the third intermediate layer 38 can be changed by adjusting the additive gas species, the gas mixture ratio, the pressure, and the plasma generating high frequency power.
  • Refractive index n 4 of the third intermediate layer 38 it is preferable to be smaller than the refractive index n p of the refractive index n an, and the p-type layer 26 of n-type layer 24.
  • the mixing ratio of carbon oxide gas such as carbon dioxide (CO 2 ) to the mixed gas of silicon-containing gas, dopant-containing gas, and dilution gas at the time of film formation can be adjusted.
  • the light reaching the interface between the n-type layer 24 of the a-Si unit 202 and the p-type layer 26 of the ⁇ c-Si unit 204 is caused by the difference in refractive index between the two. Reflected and returned to the i-type layer 22 through the n-type layer 24.
  • the utilization factor of light in the i-type layer 22 can be increased, and advantages such as reduction in the thickness of the i-type layer 22 corresponding to the power generation layer of the a-Si unit 202 can be obtained.
  • FIG. 7 is a cross-sectional view illustrating the structure of the photoelectric conversion device 300 according to the third embodiment.
  • the photoelectric conversion device 300 according to the present embodiment is different from the photoelectric conversion device 200 according to the second embodiment in that, instead of providing the first intermediate layer 28 and the second intermediate layer 32 in the ⁇ c-Si unit 204, the a-Si A first intermediate layer 40 and a second intermediate layer 42 are provided in the unit 202.
  • the method for forming each layer is the same as that in the second embodiment, and a description thereof will be omitted.
  • FIG. 8 shows the refractive index of each layer of the photoelectric conversion device 300 in this embodiment.
  • the refractive index n 2 of the refractive index n 1 and the second intermediate layer 42 of the first intermediate layer 40, the refractive index of the i-type layer 22 of a-Si unit 202 as a target of optical confinement n make it smaller than ai .
  • the refractive index n 1 of the first intermediate layer 40 is made smaller than the refractive index n ap of the adjacent p-type layer 20.
  • the difference in refractive index between the first intermediate layer 40 and the i-type layer 22 is the difference in refractive index between the first intermediate layer 40 and the p-type layer 20 (n ap ⁇ n 1 ).
  • the refractive index n 2 of the second intermediate layer 42 is made smaller than the refractive index n an of the adjacent n-type layer 24.
  • the difference in refractive index between the second intermediate layer 42 and the i-type layer 22 (n ai ⁇ n 2 ) is the difference in refractive index between the second intermediate layer 42 and the n-type layer 24 (n an ⁇ n 2 ). To be bigger than.
  • the first intermediate layer 40 and the second intermediate layer 42 can provide an optical confinement effect to the i-type layer 22 of the a-Si unit 202 serving as the top cell.
  • a part of the light is transmitted at the interface between the i-type layer 22 and the second intermediate layer 42, but is reflected by the n-type layer 34, the back electrode layer 16, and the like. Then, when returned to the i-type layer 22 again, it is confined to the i-type layer 22 by the first intermediate layer 40 and the second intermediate layer 42.
  • the first intermediate layer 40 and the second intermediate layer are preferably 3.6 or less. Further, the refractive indexes n 1 and n 2 of the first intermediate layer 40 and the second intermediate layer 42 are preferably as low as possible, for example, about 2.1.
  • the refractive index n 1 of the first intermediate layer 40 is preferably larger than the refractive index n 2 of the second intermediate layer 42. Since the refractive index n an, the refractive index n ap and n-type layer 24 of p-type layer 20 is approximately the same size, the p-type layer 20 at the interface between the first intermediate layer 40, the n-type layer 24 The light introduction rate into the i-type layer 22 can be increased more than the interface with the second intermediate layer 42.
  • the film thickness d 1 of the first intermediate layer 40 is preferably set to be equal to or less than the film thickness d 2 of the second intermediate layer 42.
  • the reflectance at the interface between the first intermediate layer 40 and the i-type layer 22 is somewhat lower than the reflectance at the interface between the i-type layer 22 and the second intermediate layer 42, but the light from the transparent insulating substrate 10 Absorption of light in the first intermediate layer 40 on the incident side is suppressed, the amount of light reaching the i-type layer 22 can be increased, and the power generation efficiency of the entire photoelectric conversion device 300 can be increased.
  • the light absorption amount in the second intermediate layer 42 is larger than the light absorption amount in the first intermediate layer 40, but the light reflected from the back electrode layer 16 and the like and incident on the second intermediate layer 42 is Light that is smaller than the light incident on the first intermediate layer 40 from the transparent insulating substrate 10 side and further increases the reflectance at the interface between the i-type layer 22 and the second intermediate layer 42, thereby allowing light to enter the i-type layer 22.
  • the confinement effect is enhanced, and the power generation efficiency of the entire photoelectric conversion device 300 can be increased.
  • the film thicknesses d 1 and d 2 of the first intermediate layer 40 and the second intermediate layer 42 are preferably 30 nm or more and 100 nm or less.
  • the film thickness d 1 of the first intermediate layer 40 is in the range of 30 nm or more and 50 nm or less
  • the film thickness d 2 of the second intermediate layer 42 is greater than or equal to the film thickness d 1 of the first intermediate layer 40 and is 50 nm or more.
  • a range of 100 nm or less is preferable.
  • ⁇ Modification 3> You may combine the structure of the photoelectric conversion apparatus 200 in 2nd Embodiment, and the photoelectric conversion apparatus 300 in 3rd Embodiment. That is, as shown in FIG. 9, the first intermediate layer 40 and the second intermediate layer 42 are provided in the a-Si unit 202, and the first intermediate layer 28 and the second intermediate layer 32 are provided in the ⁇ c-Si unit 204, respectively.
  • the photoelectric conversion device 302 may be used.
  • each intermediate layer has a refractive index that does not change in the film thickness direction.
  • the refractive index of the intermediate layer is changed in the film thickness direction.
  • FIG. 10 is a cross-sectional view showing the structure of the photoelectric conversion device 304 in the fourth embodiment.
  • the photoelectric conversion device 304 in the present embodiment includes a first intermediate layer 44 and a ⁇ c-Si unit 204 instead of the first intermediate layer 28 and the second intermediate layer 32 in the photoelectric conversion device 200 in the second embodiment.
  • a second intermediate layer 46 is provided.
  • first intermediate layer 44 and the second intermediate layer 46 are formed such that their refractive indexes n 1 and n 2 change along the film thickness direction.
  • the p-type layer 26, the first intermediate layer 44, the i-type layer 30, the second intermediate layer 46, and the n-type layer 34 are sequentially stacked to form the ⁇ c-Si unit 204. Specific film forming conditions are shown in Table 3.
  • the first intermediate layer 44 is formed so that the refractive index n 1 gradually increases from the i-type layer 30 side to the p-type layer 26 side.
  • n 1 is smaller than the refractive index difference (n i ⁇ n 1 ) at the interface between the i-type layer 30 and the first intermediate layer 44, and the light transmittance can be improved.
  • the light once incident on the i-type layer 30 is reflected at some place such as between the n-type layer 34 and the back electrode layer 16 and reaches the interface between the i-type layer 30 and the first intermediate layer 44.
  • the reflectance to the i-type layer 30 can be increased by the refractive index difference (n i ⁇ n 1 ) at the interface between the i-type layer 30 and the first intermediate layer 44.
  • the refractive index n 1 of the first intermediate layer 44 be substantially equal to the refractive index n p of the p-type layer 26 at the interface with the p-type layer 26. Specifically, since the refractive index n p of the p-type layer 26 is about 3.6, the refractive index n 1 of the first intermediate layer 44 is about 3.6 at the interface with the p-type layer 26. It is preferable to do.
  • the refractive index n 1 of the first intermediate layer 44 is preferably as small as possible so that the film quality does not deteriorate at the interface with the i-type layer 30. Specifically, the refractive index n 1 of the first intermediate layer 44 is preferably about 2.1 at the interface with the i-type layer 30.
  • the second intermediate layer 46 is formed such that the refractive index n 2 gradually increases from the i-type layer 30 side toward the n-type layer 34 side.
  • the refractive index difference (n n ⁇ n 2 ) at the interface becomes smaller than the refractive index difference (n i ⁇ n 2 ) at the interface between the i-type layer 30 and the second intermediate layer 46, and the light transmittance can be improved. it can.
  • the reflectance to the i-type layer 30 can be increased by -n 2 ).
  • Refractive index n 2 of the second intermediate layer 46 it is preferable to set to be substantially equal to the refractive index n n of the n-type layer 34 at the interface with the n-type layer 34.
  • the refractive index n n of the n-type layer 34 is about 3.6
  • the refractive index n 2 of the second intermediate layer 46 at the interface with the n-type layer 34 is such that about 3.6 It is preferable to do.
  • the refractive index n 2 of the second intermediate layer 46 is preferably as small as possible so that the film quality does not deteriorate at the interface with the i-type layer 30.
  • the refractive index n 2 of the second intermediate layer 46 is preferably about 2.1 at the interface with the i-type layer 30.
  • the refractive index n 1 of the first intermediate layer 44 at the interface with the p-type layer 26 is preferably larger than the refractive index n 2 of the second intermediate layer 46 at the interface with the n-type layer 34. Since the refractive index n n of the refractive index n p and n-type layer 34 of p-type layer 26 is approximately the same size, the p-type layer 26 at the interface between the first intermediate layer 44, the n-type layer 34 The light introduction rate into the i-type layer 30 can be increased from the interface with the second intermediate layer 46.
  • the refractive indexes n 1 and n 2 of the first intermediate layer 44 and the second intermediate layer 46 are not limited to being continuously inclined in the film thickness direction, but are stepped as shown in FIG. It may be changed to.
  • the mixing ratio of the oxygen-containing gas such as carbon (CO 2). That is, in order to further reduce the refractive indexes n 1 and n 2 , the mixing ratio of oxygen-containing gas such as carbon dioxide (CO 2 ) may be adjusted to be higher.
  • the first intermediate layer 44 and the second intermediate layer 46 can also be adjusted by adjusting the film forming conditions such as the pressure at the time of film formation of the first intermediate layer 44 and the second intermediate layer 46 by plasma CVD and the high frequency power for plasma generation.
  • the refractive indexes n 1 and n 2 can be changed.
  • the thickness d 2 of the thickness d 1 and the second intermediate layer 46 of the first intermediate layer 44 it is preferable that the same as the second embodiment. Thereby, the effect similar to 2nd Embodiment can be acquired.
  • the function of the first intermediate layer 44 is the same as that of the photoelectric conversion device 304.
  • the second intermediate layer 46 since the second intermediate layer 46 is not provided, the light that passes through the interface between the p-type layer 26 and the first intermediate layer 44 and enters the i-type layer 30 is the n-type layer 34 and the back electrode layer 16. And reflected back to the i-type layer 30.
  • the reflected light reaches the interface between the i-type layer 30 and the first intermediate layer 44, the reflected light is reflected again by the difference in refractive index and returned to the i-type layer 30.
  • the first intermediate layer 44 and the back electrode layer 16 can provide a light confinement effect on the i-type layer 30 of the ⁇ c-Si unit 204 serving as a bottom cell.
  • the second intermediate layer 46 may be provided without providing the first intermediate layer 44.
  • the function of the second intermediate layer 46 is the same as that of the photoelectric conversion device 304. Since the first intermediate layer 44 is not provided, the light confinement effect on the i-type layer 30 is reduced, but the reflection effect by the second intermediate layer 46 is obtained.
  • FIG. 14 is a cross-sectional view illustrating a modification of the photoelectric conversion device 304.
  • the first intermediate layer 44 and the second intermediate layer 46 are provided in the a-Si unit 202.
  • the refractive index of the first intermediate layer 44 is changed in the film thickness direction.
  • the first intermediate layer 44 is formed so that the refractive index n 1 gradually increases from the i-type layer 22 side toward the p-type layer 20 side.
  • the second intermediate layer 46 is formed such that its refractive index n 2 changes along the film thickness direction.
  • the second intermediate layer 46 is formed such that the refractive index n 2 gradually increases from the i-type layer 22 side toward the n-type layer 24 side.
  • the refractive index n 1 of the first intermediate layer 44 is substantially equal to the refractive index n ap of the p-type layer 20 at the interface with the p-type layer 20. Specifically, since the refractive index n ap of the p-type layer 20 is about 3.6, the refractive index n 1 of the first intermediate layer 44 is about 3.6 at the interface with the p-type layer 20. It is preferable to do.
  • the refractive index n 1 of the first intermediate layer 44 is preferably as small as possible so that the film quality does not deteriorate at the interface with the i-type layer 22. Specifically, the refractive index n 1 of the first intermediate layer 44 is preferably about 2.1 at the interface with the i-type layer 22.
  • the refractive index n 2 of the second intermediate layer 46 is preferably substantially equal to the refractive index n an of the n-type layer 24 at the interface with the n-type layer 24. Specifically, since the refractive index n an of the n-type layer 24 is about 3.6, the refractive index n 2 of the second intermediate layer 46 is about 3.6 at the interface with the n-type layer 24. It is preferable to do.
  • the refractive index n 2 of the second intermediate layer 46 is preferably as small as possible so that the film quality does not deteriorate at the interface with the i-type layer 22. Specifically, the refractive index n 2 of the second intermediate layer 46 is preferably about 2.1 at the interface with the i-type layer 22.
  • the operation of the first intermediate layer 44 and the second intermediate layer 46 is the same as that of the ⁇ c-Si unit 204, and as indicated by an arrow (solid line) in FIG. 15, i of the a-Si unit 202 serving as the top cell.
  • the light confinement effect in the mold layer 22 is obtained.
  • the refractive index difference (n ap ⁇ n 1 ) at the interface between the p-type layer 20 and the first intermediate layer 44 is changed between the i-type layer 22 and the first intermediate layer 44.
  • the refractive index difference (n ai ⁇ n 1 ) at the interface is smaller, and the light transmittance can be further improved with respect to light incident from the p-type layer 20 side.
  • the i-type layer 22 when the light once incident on the i-type layer 22 is reflected at the interface between the second intermediate layer 46 and the n-type layer 24 and reaches the interface between the i-type layer 22 and the first intermediate layer 44, the i-type layer 22 The reflectance to the i-type layer 22 can be increased by the refractive index difference (n ai ⁇ n 1 ) at the interface between the layer 22 and the first intermediate layer 44.
  • the refractive index difference (n an ⁇ n 2 ) at the interface between the n-type layer 24 and the second intermediate layer 46 is changed between the i-type layer 22 and the second intermediate layer 46.
  • the light transmittance can be improved with respect to light that is smaller than the refractive index difference (n ai ⁇ n 2 ) at the interface and is reflected from the back electrode layer 16 or the like and incident from the n-type layer 24 side. .
  • the refractive index difference (n ai) at the interface between the i-type layer 22 and the second intermediate layer 46 can be increased by -n 2 ).
  • the refractive index n 1 of the first intermediate layer 44 at the interface with the p-type layer 20 is preferably larger than the refractive index n 2 of the second intermediate layer 46 at the interface with the n-type layer 24. Since the refractive index n an, the refractive index n ap and n-type layer 24 of p-type layer 20 is approximately the same size, the p-type layer 20 at the interface between the first intermediate layer 44, the n-type layer 24 The light introduction rate into the i-type layer 22 can be increased more than the interface with the second intermediate layer 46.
  • the refractive indexes n 1 and n 2 of the first intermediate layer 44 and the second intermediate layer 46 are not limited to being continuously inclined in the film thickness direction, but as shown in FIG. It may be changed to.
  • the relationship between the thickness d 2 of the thickness d 1 of the first intermediate layer 44 the second intermediate layer 46 is the same as the first intermediate layer 40 and the second intermediate layer 42 of the third embodiment Is preferred.
  • the photoelectric conversion device 304 may have a configuration in which only the second intermediate layer 46 is provided and the first intermediate layer 44 is not provided.
  • the function of the second intermediate layer 46 is the same as that of the photoelectric conversion device 304 of the second modification.
  • the reflection of light to the i-type layer 22 can be enhanced, and the power generation efficiency in the a-Si unit 202 serving as the top cell can be enhanced.
  • the first intermediate layer 44 may be provided without providing the second intermediate layer 46.
  • the function of the first intermediate layer 44 is the same as that of the photoelectric conversion device 304 of Modification 2.
  • the second intermediate layer 46 since the second intermediate layer 46 is not provided, the light that is not absorbed by the i-type layer 22 reaches the back electrode layer 16 through the n-type layer 24 and the ⁇ c-Si unit 204 serving as the bottom cell. When it is reflected and is not absorbed by the ⁇ c-Si unit 204 serving as a bottom cell, it is returned to the i-type layer 22.
  • the reflected light When the reflected light reaches the interface between the i-type layer 22 and the first intermediate layer 44, the reflected light is reflected again by the difference in refractive index and returned to the i-type layer 22.
  • the first intermediate layer 44 and the back electrode layer 16 provide an optical confinement effect on the a-Si unit 202 serving as the top cell and the ⁇ c-Si unit 204 serving as the bottom cell.
  • the configuration in the fourth embodiment may be appropriately combined. Thereby, effects, such as optical confinement in each, can be synergistically obtained, and the power generation efficiency of the photoelectric conversion device can be further increased.
  • FIG. 18 is a schematic cross-sectional view illustrating the structure of a photoelectric conversion device 306 including the single crystal silicon layer 50.
  • the photoelectric conversion device 306 sequentially forms the first intermediate layer 52, the intrinsic semiconductor layer 54, and the conductive semiconductor layer 56 on the surface (first surface) of the single crystal silicon layer 50, and the back surface (second surface) of the single crystal silicon layer 50.
  • the second intermediate layer 58, the intrinsic semiconductor layer 60, and the conductive semiconductor layer 62 are formed on the surface).
  • the single crystal silicon layer 50 is preferably a 100 mm square and has a thickness of about 100 to 500 ⁇ m.
  • a first intermediate layer 52 is formed on the surface (first surface) of the single crystal silicon layer 50.
  • the first intermediate layer 52 can be formed in the same manner as the first intermediate layer 28 in the second embodiment.
  • an intrinsic semiconductor layer 54 film thickness: about 50 to 200 mm
  • a p-type amorphous silicon layer to which a p-type dopant is added.
  • a conductive type semiconductor layer 56 (film thickness: about 50 to 150 mm) is formed. Note that although the intrinsic semiconductor layer 54 and the conductive semiconductor layer 56 are amorphous silicon, microcrystalline silicon may be used.
  • a second intermediate layer 58 is formed on the back surface (second surface) of the single crystal silicon layer 50.
  • the second intermediate layer 58 can be formed in the same manner as the second intermediate layer 32 in the second embodiment.
  • an intrinsic semiconductor layer 60 film thickness: about 50 to 200 mm
  • an n-type amorphous silicon layer to which an n-type dopant is added.
  • a conductive semiconductor layer 62 (film thickness: about 100 to 500 mm) is formed. Note that although the intrinsic semiconductor layer 60 and the conductive semiconductor layer 62 are made of amorphous silicon, microcrystalline silicon may be used.
  • transparent conductive layers 64 and 66 having substantially the same area as these are formed. Further, collector electrodes 68 and 70 made of silver paste or the like are formed on the transparent conductive layers 64 and 66. Note that the photoelectric conversion device 306 employs the transparent conductive layer 66 also on the back surface (second surface) side, and therefore contributes to power generation even if light enters the back surface side.
  • FIG. 19 shows the refractive index of each layer of the photoelectric conversion device 306.
  • the refractive index n 2 of the refractive index n 1 and the second intermediate layer 58 of the first intermediate layer 52 is smaller than the refractive index n ci of the target optical confinement single crystal silicon layer 50 .
  • the refractive index n 1 of the first intermediate layer 52 is set to be smaller than the refractive index n pi of the adjacent intrinsic semiconductor layer 54 and conductive semiconductor layer 56.
  • the difference in refractive index between the first intermediate layer 52 and the single crystal silicon layer 50 is the difference in refractive index between the first intermediate layer 52, the intrinsic semiconductor layer 54, and the conductive semiconductor layer 56.
  • the refractive index n 2 of the second intermediate layer 58 is made smaller than the refractive index n ni of the adjacent intrinsic semiconductor layer 60 and the conductive semiconductor layer 62.
  • the difference in refractive index (n ci ⁇ n 2 ) between the second intermediate layer 58 and the single crystal silicon layer 50 is the difference in refractive index between the second intermediate layer 58, the intrinsic semiconductor layer 60, and the conductive semiconductor layer 62. It should be smaller than (n ni ⁇ n 2 ).
  • the refractive index n 1 of the first intermediate layer 52 is preferably larger than the refractive index n 2 of the second intermediate layer 58.
  • the interface between the intrinsic semiconductor layer 54 and the first intermediate layer 52 leads to the single crystal silicon layer 50 more than the interface between the intrinsic semiconductor layer 60 and the second intermediate layer 58.
  • the light introduction rate can be increased.
  • the film thickness d 1 of the first intermediate layer 52 is preferably set to be equal to or less than the film thickness d 2 of the second intermediate layer 58.
  • the amount of light reaching the single crystal silicon layer 50 can be increased, and the power generation efficiency of the entire photoelectric conversion device 306 can be increased.
  • the light confinement effect in the single crystal silicon layer 50 is increased, and the power generation efficiency of the entire photoelectric conversion device 306 can be increased.
  • the first intermediate layer 52 is formed so that the refractive index n 1 gradually increases from the single crystal silicon layer 50 side toward the intrinsic semiconductor layer 54 side.
  • the second intermediate layer 58 is formed such that the refractive index n 2 gradually increases from the single crystal silicon layer 50 side toward the intrinsic semiconductor layer 60 side.
  • the refractive index n 1 of the first intermediate layer 52, the refractive index n pi intrinsic semiconductor layer 54, the refractive index n 2 of the second intermediate layer 58, the relationship between the refractive index n ni of the intrinsic semiconductor layer 60, the fourth It is preferable to be the same as the embodiment. Thereby, the optical confinement effect with respect to the single crystal silicon layer 50 can be improved.
  • the first intermediate layer 52 and the second intermediate layer 58 by providing at least one of the first intermediate layer 52 and the second intermediate layer 58, an effect of improving the power generation efficiency of the photoelectric conversion device can be obtained. Further, even in a photoelectric conversion device in which two or more single crystal silicon layers 50 as power generation layers are stacked, a light confinement effect can be obtained by providing the first intermediate layer 52 and the second intermediate layer 58 for each single crystal silicon layer 50. Can do.
  • FIG. 21 is a schematic cross-sectional view illustrating the structure of a photoelectric conversion device 308 including the single crystal silicon layer 50.
  • the photoelectric conversion device 308 sequentially forms the first intermediate layer 72, the intrinsic semiconductor layer 54, and the conductive semiconductor layer 56 on the surface (first surface) of the single crystal silicon layer 50, and the back surface (second surface) of the single crystal silicon layer 50.
  • the second intermediate layer 74, the intrinsic semiconductor layer 60, and the conductive semiconductor layer 62 are formed on the surface).
  • symbol is attached
  • a first intermediate layer 72 is formed on the surface (first surface) of the single crystal silicon layer 50.
  • a second intermediate layer 74 is formed on the back surface (second surface) of the single crystal silicon layer 50.
  • FIG. 22 shows the refractive index of each layer of the photoelectric conversion device 308.
  • the refractive index n 1 is inclined, and the refractive index difference (n pi ⁇ n 1 ) at the interface between the intrinsic semiconductor layer 54 and the first intermediate layer 72 is determined as the refraction at the interface between the single crystal silicon layer 50 and the first intermediate layer 72.
  • the difference is made smaller than the rate difference (n ci ⁇ n 1 ).
  • the light transmittance can be further improved with respect to the light incident from the intrinsic semiconductor layer 54 side.
  • the light once incident on the single crystal silicon layer 50 is reflected at some place such as between the intrinsic semiconductor layer 60 and the transparent conductive layer 66 and is reflected at the interface between the single crystal silicon layer 50 and the first intermediate layer 72.
  • the reflectance to the single crystal silicon layer 50 can be increased by the refractive index difference (n ci ⁇ n 1 ) at the interface between the single crystal silicon layer 50 and the first intermediate layer 72. Further, the refractive index n 2 is inclined, and the difference in refractive index (n ni ⁇ n 2 ) at the interface between the intrinsic semiconductor layer 60 and the second intermediate layer 74 is determined as the interface between the single crystal silicon layer 50 and the second intermediate layer 74. Less than the difference in refractive index (n ci ⁇ n 2 ). Thereby, the light transmittance can be improved with respect to the light incident from the intrinsic semiconductor layer 60 side.
  • the refractive index difference at the interface between the single crystal silicon layer 50 and the second intermediate layer 74 can be increased by (n ci ⁇ n 2 ).
  • the first intermediate layer 72 and the second intermediate layer 74 by providing the first intermediate layer 72 and the second intermediate layer 74, the light confinement effect on the single crystal silicon layer 50 can be obtained, and the light use efficiency can be enhanced.
  • the refractive index n 1 of the first intermediate layer 72 is preferably substantially equal to the refractive index n pi of the intrinsic semiconductor layer 54 at the interface with the intrinsic semiconductor layer 54.
  • the refractive index n 2 of the second intermediate layer 74 is preferably substantially equal to the refractive index n ni of the intrinsic semiconductor layer 60 at the interface with the intrinsic semiconductor layer 60.
  • the refractive index n 2 of the refractive index n 1 and the second intermediate layer 74 of the first intermediate layer 72, the film quality at the interface between the single crystal silicon layer 50 is preferable to be as small as possible so as not to decrease.
  • the refractive indexes n 1 and n 2 of the first intermediate layer 72 and the second intermediate layer 74 are not limited to being continuously inclined in the film thickness direction, but are stepped as shown in FIG. It may be changed to.
  • the effect of improving the power generation efficiency of the photoelectric conversion device can be achieved. Further, even in a photoelectric conversion device in which two or more single crystal silicon layers 50 as power generation layers are stacked, a light confinement effect is obtained by providing the first intermediate layer 72 or the second intermediate layer 74 for each single crystal silicon layer 50. Can do.
  • a photoelectric conversion device in which a semiconductor film that is a p-type layer, an i-type layer, and an n-type layer is laminated, and is in contact with the i-type layer within a range of refractive index smaller than the i-type layer.
  • the photoelectric conversion device includes an intermediate layer whose refractive index increases toward the side not in contact with the mold layer.
  • the intermediate layer includes a first intermediate layer and a second intermediate layer disposed so as to sandwich the i-type layer.
  • the first intermediate layer is disposed closer to the light incident surface than the second intermediate layer, and the refractive index of the first intermediate layer in contact with the i-type layer is higher than the refractive index of the second intermediate layer in contact with the i-type layer. Is big.
  • the first intermediate layer is disposed closer to the light incident surface than the second intermediate layer, and has a thickness equal to or smaller than that of the second intermediate layer.
  • an intermediate layer arranged between the i-type layer 30 constituting the ⁇ c-Si unit 204 and the i-type layer 22 constituting the a-Si unit 202 is also provided.
  • the i-type layer 30 of the ⁇ c-Si unit 204 in the substrate is an intermediate layer having a lower refractive index than the layer in contact with the front and back surfaces, like the intermediate layer in the first embodiment. The lower the crystallization rate, the better the thickness of the intermediate layer is reduced.
  • FIG. 24 is a cross-sectional view illustrating a structure of a photoelectric conversion device 400 according to the sixth embodiment.
  • the photoelectric conversion device 400 according to the present embodiment has an amorphous silicon photoelectric conversion unit (a-Si unit) having a wide band gap as a transparent conductive layer 12 and a top cell from the light incident side with the transparent insulating substrate 10 as the light incident side.
  • a-Si unit amorphous silicon photoelectric conversion unit
  • an intermediate layer 14 a microcrystalline silicon photoelectric conversion unit ( ⁇ c-Si unit) 404 having a narrower band gap than the a-Si unit 402 as a bottom cell, a first back electrode layer 80, a second back electrode layer 82, a filler 84, and It has a structure in which a protective film 86 is laminated.
  • ⁇ c-Si unit microcrystalline silicon photoelectric conversion unit
  • An a-Si unit 402 is formed by sequentially laminating a p-type layer, an i-type layer and an n-type silicon thin film on the transparent conductive layer 12.
  • the p-type layer includes a high absorption amorphous silicon carbide layer (p1 layer) doped with boron at a high concentration, and a low absorption amorphous silicon carbide layer (p2 layer) whose boron concentration is lower than that of the high absorption amorphous silicon carbide layer. It is preferable to have a laminated structure. At this time, it is preferable to form a film by RF plasma CVD in which power is supplied at a power density of 11 mW / cm 2 with a substrate temperature of 180 ° C. and a reaction pressure of 80 Pa.
  • the source gases are silane (SiH 4 ), methane (CH 4 ), hydrogen (H 2 ), and diborane (B 2 H 6 ), respectively, at 40 sccm, 80 sccm, It is preferable to supply at 400 sccm and 12 sccm (1% dilution).
  • the source gases are silane (SiH 4 ), methane (CH 4 ), hydrogen (H 2 ), and diborane (B 2 H 6 ), respectively, at 40 sccm, 80 sccm, It is preferable to supply at 400 sccm and 1 sccm (1% dilution).
  • the film thicknesses of the high absorption amorphous silicon carbide layer (p1 layer) and the low absorption amorphous silicon carbide layer (p2 layer) are preferably 7 nm and 3 nm, respectively.
  • the i-type layer preferably has a structure in which a top cell buffer layer that is an amorphous silicon carbide layer and a normal i-type layer that is an amorphous silicon layer are stacked.
  • the top cell buffer layer is preferably formed by RF plasma CVD in which power is supplied at a power density of 11 mW / cm 2 under a source gas supply of a substrate temperature of 180 ° C. and a reaction pressure of 80 Pa.
  • silane (SiH 4 ), methane (CH 4 ), and hydrogen (H 2 ) at 20 sccm, 10 sccm, and 2000 sccm, respectively.
  • the film thickness of the top cell buffer layer is preferably 10 nm.
  • a normal i-type layer that is an amorphous silicon layer is preferably formed by RF plasma CVD with power supplied at a power density of 11 mW / cm 2 under a source gas supply of 180 ° C. and a reaction pressure of 100 Pa. is there. During normal i-type film formation, it is preferable to supply silane (SiH 4 ) and hydrogen (H 2 ) at 300 and 1000 sccm, respectively, as the source gas.
  • the film thickness of a normal i-type layer is preferably 300 nm.
  • the n-type layer is preferably formed by RF plasma CVD in which power is supplied at a power density of 110 mW / cm 2 under a source gas supply of a substrate temperature of 180 ° C. and a reaction pressure of 200 Pa.
  • RF plasma CVD RF plasma CVD
  • the film thickness of the n-type layer is preferably 20 nm.
  • a ⁇ c-Si unit 404 in which a p-type layer 88, an i-type layer 90, and an n-type layer 92 are sequentially laminated is formed.
  • the p-type layer 88 is formed on the intermediate layer 14 or the n-type layer of the a-Si unit 402. In this embodiment, at least two layers of a first p-type layer 88a that is a microcrystalline silicon layer and a second p-type layer 88b that is an amorphous layer are stacked.
  • the amorphous layer is preferably an amorphous silicon layer (a-Si) or an amorphous silicon carbide layer (a-SiC).
  • the first p-type layer 88a has a thickness of 5 nm to 50 nm. Further, when the second p-type layer 88b is an a-Si layer, it is preferable that the film thickness be 1 nm to 4.5 nm. When the second p-type layer 88b is an a-SiC layer, it is preferable that the film thickness be 1 nm to 4.5 nm.
  • the film quality of the first p-type layer 88a and the second p-type layer 88b is to adjust the mixing ratio of silicon-containing gas, carbon-containing gas, p-type dopant-containing gas and dilution gas, pressure, and high-frequency power for plasma generation. Can be changed.
  • a treatment for oxidizing the second p-type layer 88b is performed.
  • the transparent insulating substrate 10 is taken out from the vacuum layer of the film forming line and exposed to the atmosphere to be oxidized.
  • the oxidation is preferably performed to such an extent that an oxygen atom concentration of 1 ⁇ 10 20 / cm 3 or more and 1 ⁇ 10 22 / cm 3 or less is detected in secondary ion mass spectrometry (SIMS).
  • the primary ion species Cs + was irradiated at an acceleration voltage of 14.5 kV and a primary ion current of 15 nA at a vacuum degree of 1 ⁇ 10 ⁇ 7 Torr or less.
  • an oxygen atom concentration of 1 ⁇ 10 20 / cm 3 or more and 1 ⁇ 10 22 / cm 3 or less is detected.
  • the surface layer of the second p-type layer 88b is oxidized by oxidizing after forming the second p-type layer 88b, and the i-type layer formed on the second p-type layer 88b.
  • the interface level (defect level) at the interface with 90 is reduced, and the output voltage of the photoelectric conversion device 400 is improved.
  • the method of performing the oxidation treatment by exposing the p-type layer 88b to the atmosphere there are many sheets that can be processed at one time per one forming device of the a-Si unit 402 that is the top cell, and the ⁇ c-Si that is the bottom cell. This is particularly effective when the number of processed sheets per unit forming unit 404 is small. That is, after the a-Si unit and the p-type layer 88b are formed by the a-Si unit 402 forming apparatus, the a-Si unit 402 is once taken out from the a-Si unit 402 forming apparatus and exposed to the atmosphere. This is because the time until introduction into the forming apparatus can be used as the tact time adjustment time.
  • the operating efficiency of the forming apparatus can be improved without increasing the number of forming apparatuses for the ⁇ c-Si unit 404. it can.
  • the thickness of the p-type layer 88b is less than 1 nm, the effect of providing the p-type layer 88b cannot be sufficiently obtained. If the thickness is greater than 4.5 nm, the series resistance of the p-type layer 88 increases, and the short-circuit current or There is a risk of lowering the fill factor.
  • a-SiC layer as the p-type layer 88b, a wider band gap can be achieved than when an a-Si layer is applied.
  • the open circuit voltage of the photoelectric conversion device 400 can be further increased, and the loss of light absorption in the p-type layer 88 can be reduced, so that the short circuit current is also improved.
  • the i-type layer 90 is formed on the p-type layer 88.
  • the i-type layer 90 is a microcrystalline silicon film which is formed on the p-type layer 88 and has a thickness of 0.5 ⁇ m or more and 5 ⁇ m or less which is not mainly doped.
  • the i-type layer 90 is a layer that becomes a power generation layer of the ⁇ c-Si unit 404.
  • the i-type layer 90 preferably has a configuration in which a buffer layer 90a is formed so as to be in contact with the p-type layer 88, and a main power generation layer 90b is formed on the buffer layer 90a.
  • the buffer layer 90a is formed under a film formation condition that provides a higher crystallization rate than the film formation condition of the main power generation layer 90b.
  • the buffer layer 90a is formed under film forming conditions such that the crystallization rate is higher than that of the main power generation layer 90b when a single film is formed on a glass substrate or the like.
  • the buffer layer 90a may be a p-type layer to which a p-type dopant is added.
  • the buffer layer 90a is formed by introducing a mixed gas having a hydrogen (H 2 ) / silane (SiH 4 ) dilution ratio of 130 or more and 800 or less at a pressure of 200 Pa by an RF plasma film forming method of 13.56 MHz. Is preferred.
  • the substrate temperature during film formation was set to 80 ° C. or higher 250 ° C. or less, introducing power to the plasma is preferably set to 30 mW / cm 2 or more 1000 mW / cm 2 or less.
  • the main power generation layer 90b is preferably formed by introducing a mixed gas having a hydrogen (H 2 ) / silane (SiH 4 ) dilution ratio of 30 or more and 200 or less at a pressure of 600 Pa by an RF plasma film forming method of 13.56 MHz. is there.
  • the substrate temperature during film formation was set to 80 ° C. or higher 250 ° C. or less, introducing power to the plasma is preferably set to 30 mW / cm 2 or more 3000 mW / cm 2 or less.
  • the film may be formed using VHF plasma of 27 MHz or the like.
  • the buffer layer 90a By providing the buffer layer 90a, the crystallization rate in the vicinity of the interface of the p-type layer 88 in the i-type layer 90 is increased, and the crystallization rate of the entire i-type layer 90 serving as the power generation layer of the ⁇ c-Si unit 404 is also increased.
  • the photoelectric conversion efficiency of the photoelectric conversion device 400 can be improved.
  • the film thickness of the buffer layer 90a is preferably 8 nm or more and 100 nm or less. If the film thickness is less than 8 nm, the effect of inserting the buffer layer 90a is not sufficient, and if it is more than 100 nm, the photoelectric conversion characteristics such as the fill factor FF may be deteriorated.
  • a buffer layer 90c that is an amorphous silicon layer may be provided between the p-type layer 88 and the buffer layer 90a.
  • the buffer layer 90c may be formed under the general film formation conditions of an amorphous silicon layer.
  • a mixed gas having a hydrogen (H 2 ) / silane (SiH 4 ) dilution ratio of 10 or less is introduced at a pressure of 100 Pa.
  • the substrate temperature during film formation is 80 ° C. or higher and 250 ° C. or lower, and the power introduced into the plasma is 5 mW / cm 2 or higher and 100 mW / cm 2 or lower.
  • the thickness of the buffer layer 90c is preferably 1 nm or more and 5 nm or less.
  • the buffer layer 90c which is an amorphous silicon layer
  • the crystallization rate of the buffer layer 90a can be increased without being affected by the p-type layer 88.
  • the series resistance of the ⁇ c-Si unit 404 can be reduced and the short-circuit current can be improved.
  • At least one of the p-type layer 88 and the i-type layer 90 provided with the buffer layers 90a and 90c may be applied.
  • both actions and effects can be obtained by applying both configurations simultaneously.
  • the n-type layer 92 is formed on the i-type layer 90.
  • the n-type layer 92 is an n-type microcrystalline silicon layer (n-type ⁇ c-Si: H) doped with an n-type dopant (such as phosphorus) and having a thickness of 5 nm to 50 nm.
  • n-type dopant such as phosphorus
  • the ⁇ c-Si unit 404 is not limited to this, and any unit that uses an i-type microcrystalline silicon layer (i-type ⁇ c-Si: H) described below as a power generation layer may be used.
  • a stacked structure of a reflective metal and a transparent conductive oxide (TCO) is formed on the ⁇ c-Si unit 404 as the first back electrode layer 80 and the second back electrode layer 82.
  • a transparent conductive oxide (TCO) such as tin oxide (SnO 2 ), zinc oxide (ZnO), indium tin oxide (ITO), or the like is used.
  • the TCO can be formed by, for example, sputtering.
  • metals such as silver (Ag) and aluminum (Al), can be used as the 2nd back surface electrode layer 82 preferably have a thickness of about 1 ⁇ m in total. It is preferable that at least one of the first back electrode layer 80 and the second back electrode layer 82 is provided with unevenness for enhancing the light confinement effect.
  • the surface of the second back electrode layer 82 is covered with a protective film 86 by the filler 84.
  • the filler 84 and the protective film 86 can be made of a resin material such as EVA or polyimide. This can prevent moisture from entering the power generation layer of the photoelectric conversion device 400.
  • the transparent insulating substrate 10 As the transparent insulating substrate 10, a glass substrate having a size of 33 cm ⁇ 43 cm square and 4 mm was used. On the transparent insulating substrate 10, 600 nm thick SnO 2 having a concavo-convex shape on the surface was formed as the transparent conductive layer 12 by thermal CVD. Thereafter, the transparent conductive layer 12 was patterned into a strip shape with a YAG laser. A YAG laser having a wavelength of 1064 nm, an energy density of 13 J / cm 2 , and a pulse frequency of 3 kHz was used.
  • a p-type layer, an i-type layer, and an n-type layer of the a-Si unit 402 were sequentially laminated.
  • the p-type layer, i-type layer, and n-type layer of the a-Si unit 402 were formed under the deposition conditions shown in Table 4.
  • the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the n-type layer of the a-Si unit 402 was exposed to the atmosphere to be oxidized.
  • diborane (B 2 H 6 ) and phosphine (PH 3 ) are represented by a gas flow rate of 1% concentration on a hydrogen basis.
  • the ⁇ c-Si unit 404 was formed on the n-type layer of the a-Si unit 402.
  • the p-type layer 88, i-type layer 90, and n-type layer 92 of the ⁇ c-Si unit 404 were formed under the film formation conditions shown in Table 5.
  • a YAG laser was irradiated to a position 50 ⁇ m lateral from the patterning position of the transparent conductive layer 12, and the a-Si unit 402 and the ⁇ c-Si unit 404 were patterned into strips.
  • a ZnO film was formed as the first back electrode layer 80 by sputtering, and an Ag electrode was formed as the second back electrode layer 82 by sputtering.
  • a YAG laser was irradiated to a position 50 ⁇ m lateral from the patterning position of the a-Si unit 402 and the ⁇ c-Si unit 404, and the first back electrode layer 80 and the second back electrode layer 82 were patterned into strips.
  • a YAG laser having an energy density of 0.7 J / cm 2 and a pulse frequency of 4 kHz was used.
  • Comparative Example 2 A transparent conductive layer 12 was formed on the transparent insulating substrate 10 in the same manner as in Comparative Example 1, and patterned into strips with a YAG laser. Next, a p-type layer, an i-type layer, and an n-type layer of the a-Si unit 402 were sequentially laminated. The p-type layer, i-type layer, and n-type layer of the a-Si unit 402 were formed under the film formation conditions shown in Table 6. Thereafter, the p-type layer 88 of the ⁇ c-Si unit 404 was formed as a single layer under the conditions shown in Table 6 without taking the transparent insulating substrate 10 from the film formation chamber into the atmosphere.
  • the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the p-type layer 88 of the ⁇ c-Si unit 404 formed as a single layer was exposed to the atmosphere and oxidized. Subsequently, the ⁇ c-Si unit 404 was formed on the p-type layer 88 of the oxidized ⁇ c-Si unit 404.
  • the i-type layer 90 and the n-type layer 92 of the ⁇ c-Si unit 404 were formed under the film formation conditions shown in Table 7.
  • Example 1 A transparent conductive layer 12 was formed on the transparent insulating substrate 10 in the same manner as in Comparative Example 1, and patterned into strips with a YAG laser. Next, a p-type layer, an i-type layer, and an n-type layer of the a-Si unit 402 were sequentially laminated. The p-type layer, i-type layer, and n-type layer of the a-Si unit 402 were formed under the film formation conditions shown in Table 8. Thereafter, the first p-type layer 88a and the second p-type layer 88b of the ⁇ c-Si unit 404 were formed under the conditions shown in Table 8 without taking the transparent insulating substrate 10 from the film formation chamber into the atmosphere.
  • the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the second p-type layer 88b of the ⁇ c-Si unit 404 was exposed to the atmosphere to be oxidized. Subsequently, the ⁇ c-Si unit 404 was formed on the oxidized second p-type layer 88b.
  • the i-type layer 90 and the n-type layer 92 of the ⁇ c-Si unit 404 were formed under the film formation conditions shown in Table 7 as in Comparative Example 2. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 80 and the second back electrode layer 82 were performed.
  • the transparent conductive layer 12, the p-type layer, the i-type layer and the n-type layer of the a-Si unit 402, and the first p-type layer 88 a and the first p-type layer 88 a of the ⁇ c-Si unit 404 are formed on the transparent insulating substrate 10. Two p-type layers 88b were formed. Next, the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the second p-type layer 88b of the ⁇ c-Si unit 404 was exposed to the atmosphere to be oxidized.
  • the ⁇ c-Si unit 404 was formed on the oxidized second p-type layer 88b.
  • the i-type layer 90 was formed by stacking the buffer layer 90 a and the main power generation layer 90 b of the ⁇ c-Si unit 404, and the n-type layer 92 was formed on the i-type layer 90.
  • the i-type layer 90 and the n-type layer 92 were formed under the film forming conditions shown in Table 9. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 80 and the second back electrode layer 82 were performed.
  • Example 3 The transparent conductive layer 12 and the p-type layer, i-type layer and n-type layer of the a-Si unit 402 were formed on the transparent insulating substrate 10 in the same manner as in Example 1. Further, as shown in Table 10, the first p-type layer 88a and the second p-type layer 88b of the ⁇ c-Si unit 404 were formed. Here, the second p-type layer 88b is an amorphous silicon carbide layer. Next, the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the second p-type layer 88b of the ⁇ c-Si unit 404 was exposed to the atmosphere to be oxidized.
  • the ⁇ c-Si unit 404 was formed on the oxidized second p-type layer 88b.
  • the i-type layer 90 and the n-type layer 92 were formed under the film-forming conditions shown in Table 9 as in Example 2.
  • formation and patterning of the first back electrode layer 80 and the second back electrode layer 82 were performed.
  • the transparent conductive layer 12, the p-type layer, the i-type layer and the n-type layer of the a-Si unit 402, and the first p-type layer 88a and the first p-type layer 88a of the ⁇ c-Si unit 404 are formed on the transparent insulating substrate 10. Two p-type layers 88b were formed. Next, the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the second p-type layer 88b of the ⁇ c-Si unit 404 was exposed to the atmosphere to be oxidized.
  • the ⁇ c-Si unit 404 was formed on the oxidized second p-type layer 88b.
  • the i-type layer 90 was formed by stacking the buffer layer 90 a, the buffer layer 90 c, and the main power generation layer 90 b of the ⁇ c-Si unit 404, and the n-type layer 92 was formed on the i-type layer 90.
  • the i-type layer 90 and the n-type layer 92 were formed under the film formation conditions shown in Table 11. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 80 and the second back electrode layer 82 were performed.
  • the transparent conductive layer 12, the p-type layer, the i-type layer and the n-type layer of the a-Si unit 402, and the first p-type layer 88a and the first p-type layer 88a of the ⁇ c-Si unit 404 are formed on the transparent insulating substrate 10. Two p-type layers 88b were formed. Next, the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the second p-type layer 88b of the ⁇ c-Si unit 404 was exposed to the atmosphere to be oxidized.
  • the ⁇ c-Si unit 404 was formed on the oxidized second p-type layer 88b.
  • the ⁇ c-Si unit 404 forms the i-type layer 90 by stacking the buffer layer 90a and the main power generation layer 90b on the second p-type layer 88b under the film formation conditions shown in Table 12.
  • An n-type layer 92 was formed.
  • boron which is a p-type dopant, is added to the buffer layer 90a to form a p-type layer.
  • formation and patterning of the first back electrode layer 80 and the second back electrode layer 82 were performed.
  • Example 6 In Example 3, the film thickness dependency of the second p-type layer 88b was examined and determined as Example 6. In addition to the case where the second p-type layer 88b was not provided, the photoelectric conversion efficiency was measured when the thickness of the second p-type layer 88b was changed from 1 nm to 10 nm.
  • Example 7 In Example 3, the film thickness dependency of the buffer layer 90a was examined and determined as Example 7. In addition to the case where the buffer layer 90a was not provided, the photoelectric conversion efficiency was measured when the thickness of the buffer layer 90a was changed to 300 nm.
  • Example 8 In Example 3, the dependency of the dilution ratio of hydrogen (H 2 ) / silane (SiH 4 ) upon formation of the buffer layer 90a was examined and determined as Example 8. The dilution ratio of hydrogen (H 2 ) / silane (SiH 4 ) was varied in the range of 50 to 400.
  • Comparative Example 3 A transparent conductive layer 12 was formed on the transparent insulating substrate 10 in the same manner as in Comparative Example 1, and patterned into strips with a YAG laser. Next, without forming the a-Si unit 402, the p-type layer 88, the i-type layer 90, and the n-type layer 92 of the ⁇ c-Si unit 404 were formed under the film forming conditions shown in Table 5. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 80 and the second back electrode layer 82 were performed.
  • Example 9 A transparent conductive layer 12 was formed on the transparent insulating substrate 10 in the same manner as in Comparative Example 1, and patterned into strips with a YAG laser. Next, without forming the a-Si unit 402, the first p-type layer 88a and the second p-type layer 88b are formed under the film forming conditions shown in Table 10, and the second p-type layer 88b is brought into the atmosphere. After exposure and oxidation, the i-type layer 90 and the n-type layer 92 of the ⁇ c-Si unit 404 were formed under the film forming conditions shown in Table 9. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 80 and the second back electrode layer 82 were performed.
  • Example 10 A transparent conductive layer 12 was formed on the transparent insulating substrate 10 in the same manner as in Comparative Example 1, and patterned into strips with a YAG laser. Next, an a-Si unit 402 was formed in the same manner as in Comparative Example 1. Thereafter, after taking out once into the atmosphere, as shown in Table 13, the p-type layer 88 of the ⁇ c-Si unit 404 was formed.
  • the p-type layer 88 is formed by forming a p-type layer 88a which is a p-type crystalline silicon semiconductor and then a p-type layer 88b which is a p-type amorphous silicon carbide semiconductor.
  • an i-type microcrystalline silicon layer (buffer layer 90a), an i-type microcrystalline silicon power generation layer 90b, and an n-type crystalline silicon n-type layer 92 were formed. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 80 and the second back electrode layer 82 were performed.
  • Table 14 shows the results of measuring the open circuit voltage Voc, the short circuit current density Jsc, the fill factor FF, and the photoelectric conversion efficiency ⁇ for the photoelectric conversion devices of Comparative Examples 1 and 2 and Examples 1 to 5.
  • the measurement result of Comparative Example 1 is set to 1, and the measurement results of Comparative Example 2 and Examples 1 to 5 are normalized.
  • Example 1 although the short circuit current density Jsc and the fill factor FF are lower than those of Comparative Examples 1 and 2, the open circuit voltage Voc is increased by 1%, and the effect of inserting the second p-type layer 88b is obtained. It has been. Further, in Example 2, by inserting the buffer layer 90a into the i-type layer 90 of the ⁇ c-Si unit 404, in addition to the improvement in the open circuit voltage Voc, the decrease in the fill factor FF is suppressed, and the photoelectric conversion efficiency ⁇ is Compared to Comparative Example 1, it was improved by 5%. Further, in Example 3, the open circuit voltage Voc and the short circuit current density Jsc increased compared to Example 2, and the photoelectric conversion efficiency ⁇ was improved by 7% compared to Comparative Example 1.
  • Example 4 the short circuit current density Jsc increased compared with Example 3, and the photoelectric conversion efficiency (eta) improved 10% with respect to the comparative example 1.
  • Example 5 the open circuit voltage Voc and the short circuit current density Jsc increased compared with the comparative example 1, and the photoelectric conversion efficiency (eta) improved 5% with respect to the comparative example 1.
  • the film thickness dependence of the second p-type layer 88b in Example 6 is that the photoelectric conversion efficiency ⁇ is 90% or more of the maximum value when the film thickness is in the range of 1 nm to 4.5 nm.
  • the photoelectric conversion efficiency showed a high value.
  • the film thickness was larger than 4.5 nm, the series resistance value of the photoelectric conversion device increased and the characteristics deteriorated.
  • the film thickness dependency of the buffer layer 90a in Example 7 has a maximum photoelectric conversion efficiency ⁇ when the film thickness is 30 nm, and a high value in the film thickness range of 10 nm to 50 nm. showed that.
  • the photoelectric conversion efficiency ⁇ was maintained at 90% or more of the maximum value, and a sufficient characteristic improvement was obtained.
  • the dependency of hydrogen (H 2 ) / silane (SiH 4 ) dilution ratio upon formation of the buffer layer 90a in Example 8 is that the photoelectric conversion efficiency ⁇ is maximum when the dilution ratio is around 250 times as shown in FIG. It became. Further, when the dilution ratio was 130 times or more, the photoelectric conversion efficiency ⁇ was maintained at about 90% or more of the maximum value, and a sufficient characteristic improvement was obtained. On the other hand, if the dilution ratio is greater than 800 times, a sufficient film formation speed cannot be obtained from the relationship between the film thickness of the buffer layer 90a and the production tact time, and therefore the dilution ratio is preferably 800 times or less.
  • Table 15 shows the results of measuring the open-circuit voltage Voc, the short-circuit current density Jsc, the fill factor FF, and the photoelectric conversion efficiency ⁇ for the photoelectric conversion devices of Comparative Example 3 and Example 9.
  • the measurement result of Example 9 is standardized by setting the measurement result of Comparative Example 3 to 1.
  • Example 9 the open circuit voltage Voc and the short-circuit current density Jsc increased compared to Comparative Example 3, and the photoelectric conversion efficiency ⁇ improved by 6% compared to Comparative Example 3.
  • the present invention is effective not only in the tandem photoelectric conversion device including the a-Si unit 402 and the ⁇ c-Si unit 404 but also in the single-type photoelectric conversion device including only the ⁇ c-Si unit 404. is there.
  • Example 10 the open-circuit voltage Voc and the short-circuit current density Jsc increased compared to Comparative Example 1, and the photoelectric conversion efficiency ⁇ improved by 3% compared to Comparative Example 1.
  • the a-Si unit 402 is formed, it is exposed to the atmosphere, and after forming the p-type crystalline silicon semiconductor layer as the p-type layer of the ⁇ c-Si unit 404, a p-type amorphous silicon carbide semiconductor layer is formed. Subsequently, the present invention is effective even when an i-type microcrystalline silicon layer (buffer layer) is formed.
  • the intermediate layer 14 having a lower refractive index than the layer in contact with the front surface and the back surface is used, and ⁇ c ⁇ is formed in the substrate (transparent insulating substrate 10).
  • the i-type layer of the Si unit 404 has a lower crystallization rate, it is preferable to reduce the film thickness of the intermediate layer 14.
  • a photoelectric conversion device including a photoelectric conversion unit in which a p-type layer containing a p-type dopant, an i-type layer that is a microcrystalline silicon layer serving as a power generation layer, and an n-type layer containing an n-type dopant are stacked,
  • the layer includes at least one of a first p-type layer, which is a microcrystalline silicon layer, and an amorphous silicon p-type layer and an amorphous silicon carbide p-type layer disposed between the microcrystalline silicon p-type layer and the i-type layer.
  • a photoelectric conversion device having a stacked structure including a second p-type layer.
  • the second p-type layer includes an oxide layer on the i-type layer side.
  • a buffer layer including a microcrystalline silicon layer formed under the condition of higher crystallinity than the i-type layer is provided between the second p-type layer and the i-type layer.
  • a buffer layer including a stacked structure of an amorphous silicon layer and a microcrystalline silicon layer formed under a condition of higher crystallinity than the i-type layer between the second p-type layer and the i-type layer. Is provided.
  • the film thickness of the second p-type layer is 1 nm or more and 4.5 nm or less.
  • the buffer layer has a thickness of 8 nm to 100 nm.
  • an amorphous silicon layer serving as a power generation layer is laminated on the light incident side of the i-type layer.
  • a manufacturing method of a photoelectric conversion device including a photoelectric conversion unit in which a p-type layer containing a p-type dopant, an i-type layer which is a microcrystalline silicon layer serving as a power generation layer, and an n-type layer containing an n-type dopant are stacked.
  • a first p-type layer which is a microcrystalline silicon layer is formed as the p-type layer, and at least an amorphous silicon p-type layer and an amorphous silicon carbide p-type layer are interposed between the microcrystalline silicon p-type layer and the i-type layer.
  • a method of manufacturing a photoelectric conversion device comprising: a step of forming a second p-type layer including one; and a step of oxidizing the i-type layer side of the second p-type layer.
  • the step of oxidizing the i-type layer side of the second p-type layer is a step of exposing to the atmosphere after forming the p-type layer.
  • a step of forming a buffer layer including a microcrystalline silicon layer formed under the condition that the crystallinity is higher than that of the i-type layer is provided between the second p-type layer and the i-type layer.
  • a photoelectric conversion unit in which a second i-type layer that is an amorphous silicon layer serving as a power generation layer is stacked on the light incident side of the i-type layer, and a first p-type layer and a second p-type layer are formed.
  • a step of forming a second i-type layer before the step of forming, a step of forming a second i-type layer, a step of forming a first p-type layer and a second p-type layer; Does not include the step of exposing the already formed layer to the atmosphere.
  • FIG. 30 is a cross-sectional view illustrating a structure of a photoelectric conversion device 500 according to the seventh embodiment.
  • the photoelectric conversion device 500 according to the present embodiment has an amorphous silicon photoelectric conversion unit (a-Si unit) having a wide band gap as a transparent conductive layer 12 and a top cell from the light incident side with the transparent insulating substrate 10 as the light incident side.
  • a-Si unit amorphous silicon photoelectric conversion unit
  • the intermediate layer 14 a microcrystalline silicon photoelectric conversion unit ( ⁇ c-Si unit) 504 having a narrower band gap than the a-Si unit 502 as a bottom cell, a first back electrode layer 80, a second back electrode layer 82, a filler 84, and It has a structure in which a protective film 86 is laminated.
  • ⁇ c-Si unit microcrystalline silicon photoelectric conversion unit
  • An a-Si unit 502 is formed by sequentially laminating a p-type layer, an i-type layer, and an n-type silicon thin film on the transparent conductive layer 12.
  • the a-Si unit 502 may be formed in the same manner as the a-Si unit 102.
  • a ⁇ c-Si unit 504 in which a p-type layer 94, an i-type layer 96, and an n-type layer 98 are sequentially laminated is formed on the intermediate layer 14, as shown in the enlarged sectional view of FIG.
  • the p-type layer 94 is formed on the n-type layer of the intermediate layer 14 or the a-Si unit 502.
  • the p-type layer 94 is preferably a microcrystalline silicon ( ⁇ c-Si) layer or a microcrystalline silicon carbide ( ⁇ c-SiC) layer.
  • the p-type layer 94 may be an amorphous layer such as an amorphous silicon (a-Si) layer.
  • the p-type layer 94 is preferably doped with a p-type dopant (boron or the like) to have a thickness of 5 nm to 50 nm.
  • the film quality of the p-type layer 94 can be changed by adjusting the mixing ratio of the silicon-containing gas, the carbon-containing gas, the p-type dopant-containing gas and the dilution gas, the pressure, and the high-frequency power for plasma generation.
  • An i-type layer 96 is formed on the p-type layer 94.
  • the i-type layer 96 is an undoped microcrystalline silicon layer or microcrystalline silicon carbide layer formed on the p-type layer 94 and having a thickness of 0.5 ⁇ m to 5 ⁇ m.
  • the i-type layer 96 becomes a power generation layer of the ⁇ c-Si unit 504.
  • the i-type layer 96 is formed by forming a first i-type layer 96a so as to be in contact with the p-type layer 94, and laminating a second i-type layer 96b on the first i-type layer 96a. .
  • the first i-type layer 96a is an initial layer of the i-type layer 96, and is a microcrystalline silicon carbide ( ⁇ c-SiC) layer having a wider band gap than the second i-type layer 96b.
  • the first i-type layer 96a is a mixed gas obtained by diluting a source gas having a methane (CH 4 ) / silane (SiH 4 ) ratio of 1/10 to 1/6 with hydrogen (H 2 ) by 50 to 300 times. Is preferably introduced at a pressure of 133 Pa or more and 4000 Pa or less by a plasma film forming method.
  • the concentration of carbon contained in the first i-type layer 96a is preferably in the range of 1 ⁇ 10 21 / cm 3 to 3 ⁇ 10 21 / cm 3 .
  • the concentration of carbon contained in the first i-type layer 96a can be measured by measuring in the film thickness direction of the photoelectric conversion device 500 using a secondary ion analyzer.
  • As the plasma film formation method it is preferable to apply an RF plasma film formation method of 27.12 MHz to 60 MHz.
  • the substrate temperature during film formation was set to 0.99 ° C. or higher 230 ° C. or less, introducing power to the plasma is preferably set to 100 mW / cm 2 or more 2000 mW / cm 2 or less.
  • the second i-type layer 96b is a microcrystalline silicon ( ⁇ c-Si) layer that has a narrower band gap than the first i-type layer 96a.
  • the second i-type layer 96b is formed by introducing a mixed gas diluted with hydrogen (H 2 ) 0.005 to 0.1 times with silane (SiH 4 ) as a source gas at a pressure of 1330 Pa to 4000 Pa. It is preferable to form by a film method.
  • the plasma film formation method it is preferable to apply an RF plasma film formation method of 27.12 MHz to 60 MHz.
  • the substrate temperature during film formation set to 160 ° C. or higher 230 ° C. or less, introducing power to the plasma is preferably set to 100 mW / cm 2 or more 2000 mW / cm 2 or less.
  • the film thickness of the first i-type layer 96a is preferably 50 nm or more and 300 nm or less.
  • the film thickness of the first i-type layer 96a is less than 50 nm, sufficient improvement in the open-circuit voltage or short-circuit current of the photoelectric conversion device 500 cannot be obtained, and when the film thickness is greater than 300 nm, the i-type layer There is a possibility that the series resistance of 96 becomes too large and the short circuit current and the fill factor are lowered.
  • the i-type layer 96 includes a second i-type layer 96b that is in contact with the p-type layer 94, and the second i-type layer 96b includes a second i-type layer 96b.
  • One i-type layer 96a may be stacked. Thereby, a short circuit current can be improved.
  • the n-type layer 98 is formed on the i-type layer 96.
  • the n-type layer 98 is an n-type microcrystalline silicon layer (n-type ⁇ c-Si: H) doped with an n-type dopant (such as phosphorus) and having a thickness of 5 nm to 50 nm.
  • n-type dopant such as phosphorus
  • the ⁇ c-Si unit 504 is not limited to this, and any unit that uses an i-type microcrystalline silicon layer (i-type ⁇ c-Si: H) described below as a power generation layer may be used.
  • a laminated structure of a reflective metal and a transparent conductive oxide (TCO) is formed as the first back electrode layer 80 and the second back electrode layer 82. Further, the surface of the second back electrode layer 82 is covered with the protective film 86 with the filler 84.
  • TCO transparent conductive oxide
  • Example 11 to 14 As the transparent insulating substrate 10, a 55 cm ⁇ 65 cm square, 4 mm thick glass substrate was used. On the transparent insulating substrate 10, 600 nm thick SnO 2 having a concavo-convex shape on the surface was formed as the transparent conductive layer 12 by thermal CVD. Thereafter, the transparent conductive layer 12 was patterned into a strip shape with a YAG laser. A YAG laser having a wavelength of 1064 nm, an energy density of 13 J / cm 3 , and a pulse frequency of 3 kHz was used.
  • a p-type layer, an i-type layer, and an n-type layer of the a-Si unit 502 were laminated in order.
  • the p-type layer, i-type layer, and n-type layer of the a-Si unit 502 were formed under the film formation conditions shown in Table 17.
  • the ⁇ c-Si unit 504 was formed on the n-type layer of the a-Si unit 502.
  • the p-type layer 94, the i-type layer 96, and the n-type layer 98 of the ⁇ c-Si unit 504 were formed under the film formation conditions shown in Table 18.
  • the i-type layer 96 is formed by forming the first i-type layer 96a on the p-type layer 94 with a thickness of 50 nm, 100 nm, 200 nm, and 300 nm, and the first i-type layer 96a and the second i-type layer 96b.
  • the film thickness of the second i-type layer 96b was adjusted so that the total film thickness was 2 ⁇ m, and the film was formed on the first i-type layer 96a.
  • a YAG laser was irradiated to a position 50 ⁇ m lateral from the patterning position of the transparent conductive layer 12, and the a-Si unit 502 and the ⁇ c-Si unit 504 were patterned into strips.
  • a ZnO film was formed as the first back electrode layer 80 by sputtering, and an Ag electrode was formed as the second back electrode layer 82 by sputtering.
  • a YAG laser was irradiated to a position 50 ⁇ m lateral from the patterning position of the a-Si unit 502 and the ⁇ c-Si unit 504, and the first back electrode layer 80 and the second back electrode layer 82 were patterned into strips.
  • a YAG laser having an energy density of 0.7 J / cm 3 and a pulse frequency of 4 kHz was used.
  • the photoelectric conversion devices formed in this way are referred to as Examples 11 to 14 for the respective film thicknesses of the first i-type layer 96a.
  • a photoelectric conversion device in which the film thickness of the first i-type layer 96a is 10 nm and the film thickness of the second i-type layer 96b is 1600 nm under the same formation conditions as in the above Examples 11 to 14 is Comparative Example 5. It was. Further, a photoelectric conversion device in which the film thickness of the first i-type layer 96a is 400 nm and the film thickness of the second i-type layer 96b is 1600 nm under the same formation conditions as in the above Examples 11 to 14 is Comparative Example 6. It was.
  • Example 15 A photoelectric conversion device in which the film formation order of the first i-type layer 96a and the second i-type layer 96b was reversed under the same formation conditions as in Examples 11 to 14 was referred to as Example 15. That is, after the second i-type layer 96b was formed on the p-type layer 94, the first i-type layer 96a was formed on the second i-type layer 96b. The film thickness of the second i-type layer 96b was 1.9 ⁇ m, and the film thickness of the first i-type layer 96a was 0.1 ⁇ m.
  • Example 16 and 17 Under the same formation conditions as in Example 12 above, the methane (CH 4 ) / silane (SiH 4 ) ratio contained in the source gas when forming the first i-type layer 96a is changed to change the first i-type layer.
  • Table 19 shows the open-circuit voltage Voc, the short-circuit current density Jsc, the fill factor FF, and the efficiency ⁇ of the photoelectric conversion devices of Examples 11 to 14 and Comparative Examples 4 to 6.
  • the measurement values of Examples 11 to 14 are normalized and shown with the average values of open circuit voltage Voc, short circuit current density Jsc, fill factor FF, and efficiency ⁇ of Comparative Example 4 being 1, respectively.
  • Example 11 the open circuit voltage Voc did not increase, but the short circuit current density Jsc increased and the conversion efficiency ⁇ improved by 2.5%.
  • Example 12 to 14 the open-circuit voltage Voc and the short-circuit current density Jsc increased, and the conversion efficiency ⁇ improved by 4.0%, 3.7%, and 2.4%, respectively.
  • the decrease in the fill factor FF was small with respect to the increase in the open circuit voltage Voc and the short circuit current density Jsc, and the conversion efficiency ⁇ was improved.
  • Comparative Example 5 in which the first i-type layer 96a was 10 nm, most of the parameters were not changed, and were almost the same as when the first i-type layer 96a was not provided.
  • Comparative Example 6 in which the first i-type layer 96a was 400 nm, the decrease in the fill factor FF was large, and the conversion efficiency ⁇ was smaller than that in Comparative Example 1.
  • Example 15 the short-circuit current density Jsc increased by 2% compared to Comparative Example 4.
  • the open circuit voltage Voc is obtained.
  • the decrease in the fill factor FF can be suppressed while increasing the short-circuit current density Jsc, and the photoelectric conversion efficiency ⁇ of the photoelectric conversion device 500 can be improved.
  • tandem structure of the amorphous silicon photoelectric conversion unit 502 and the microcrystalline silicon photoelectric conversion unit 504 is described as an example; however, the present invention is not limited to this, and the microcrystalline silicon photoelectric conversion unit 504 A single structure may be used, a laminated structure with photoelectric conversion units other than the amorphous silicon photoelectric conversion unit 502, or a laminated structure of three or more photoelectric conversion units.
  • the intermediate layer 14 having a lower refractive index than the layer in contact with the front surface and the back surface is used, and ⁇ c ⁇ is formed in the substrate (transparent insulating substrate 10). It is preferable that the film thickness of the intermediate layer 14 is made thinner as the i-type layer of the Si unit 504 has a lower crystallization rate.
  • the microcrystalline silicon carbide layer is disposed between the p-type layer and the microcrystalline silicon layer.
  • the microcrystalline silicon carbide layer is disposed between the microcrystalline silicon layer and the n-type layer.
  • the microcrystalline silicon carbide layer contains carbon at a concentration of 1 ⁇ 10 21 / cm 3 to 3 ⁇ 10 21 / cm 3 .
  • the microcrystalline silicon carbide layer is formed by supplying methane at a ratio of 1/10 to 1/6 with respect to silane.

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　ｐ型層とｉ型層との間に配置され、ｐ型層及びｉ型層よりも屈折率が小さい第１中間層、又は、ｎ型層とｉ型層との間に配置され、ｎ型層及びｉ型層よりも屈折率が小さい第２中間層、を備え、第１中間層又は第２中間層はパネル面内においてｉ型層が低い結晶化率であるほど膜厚を薄く形成する。

Description

光電変換装置
　本発明は、光電変換装置に関する。
　多結晶、微結晶またはアモルファスシリコンを用いた太陽電池が知られている。特に、微結晶またはアモルファスシリコンの薄膜を積層した構造を有する光電変換装置は、資源消費の観点、コストの低下の観点および効率化の観点から注目されている。一般的に、光電変換装置は、表面が絶縁性の基板上に第１電極、１以上の半導体薄膜光電変換セル及び第２電極を順に積層して形成される。それぞれの光電変換ユニットは、光入射側からｐ型層、ｉ型層及びｎ型層を積層して構成される。
　光電変換装置の変換効率を向上させる方法として、２以上の光電変換セルを光入射方向に積層することが知られている。光電変換装置の光入射側にはバンドギャップが広い光電変換層を含む第１の光電変換ユニットを配置し、その後に第１の光電変換ユニットよりもバンドギャップの狭い光電変換層を含む第２の光電変換ユニットを配置する。これにより、入射光の広い波長範囲に亘って光電変換を可能にし、装置全体として変換効率の向上を図ることができる。例えば、アモルファスシリコン光電変換ユニット（ａ－Ｓｉユニット）をトップセルとし、微結晶シリコン光電変換ユニット（μｃ－Ｓｉユニット）をボトムセルとした構造が知られている。
　また、光電変換装置は、ａ－Ｓｉユニット及びμｃ－Ｓｉユニットをレーザを用いて短冊状のセルに分割し、分割された複数のセルを直並列に接続した集積型モジュールとして利用されることが多い。
　また、例えば、図３３に示すように、基板６１０上に透明電極層６１２を形成した後、ａ－Ｓｉユニット６１４をトップセルとし、μｃ－Ｓｉユニット６１６をボトムセルとしたタンデム構造とし、その上に裏面電極層６１８を形成した光電変換装置が知られている。
　このようなタンデム型光電変換装置において、ａ－Ｓｉユニット６１４とμｃ－Ｓｉユニット６１６との間に中間層６２０を設ける構成が知られている（特許文献１参照）。中間層６２０には、例えば、酸化亜鉛（ＺｎＯ）や酸化シリコン（ＳｉＯｘ）等が用いられている。また、中間層６２０には、シリコン酸化物材料、シリコン炭化物材料、シリコン窒化物材料、ダイヤモンドライクカーボン等の炭素材料等も用いることができる。中間層６２０はａ－Ｓｉユニット６１４よりも光の屈折率が低く、光入射側であるａ－Ｓｉユニット６１４と中間層６２０との間でａ－Ｓｉユニット６１４への光の反射が起こすようにしている。
　また、不純物を含む微結晶シリコン系薄膜と不純物を含む非晶質シリコン系薄膜を積層させることにより、発電層の結晶粒界や粒内欠陥を低減し、光電変換効率を向上させる技術が開示されている。特に、光入射とは逆側にある裏面電極上に、ｐ型微結晶シリコン系薄膜とｐ型非晶質シリコン系薄膜を積層させることと、このｐ型非晶質シリコン系薄膜にアモルファスシリコンやアモルファス炭化シリコンが使用できることが開示されている（特許文献２参照）。
　また、μｃ－Ｓｉユニットのｐ型層とｉ型層との界面に介在層を設ける構成が開示されている。介在層としては、微結晶シリコンからなり、アモルファスシリコン成分のバンドギャップを増加させる炭素等の不純物を１×１０２０原子／ｃｍ３以上含む膜厚１０～１５０Åの層としている（特許文献３参照）。また、μｃ－Ｓｉユニットにおけるドーピング層とｉ型層との界面近傍のｉ型半導体層の形成面内に、主成分であるＩＶ属元素の密度が小さくなっている低密度領域を離散的に存在させる技術も開示されている。主成分であるＩＶ属元素がシリコンである場合、低密度領域には水素、炭素、窒素、酸素等を含有した膜厚３ｎｍ以上４０ｎｍ以下の層を適用することが好ましいとされている（特許文献４参照）。また、μｃ－Ｓｉユニットにおけるｉ型層としてシリコンゲルマニウム（ＳｉＧｅ）層とシリコン層とを積層させることにより光電変換効率を高める技術が開示されている。ＳｉＧｅ層は、２５ｎｍ以上２００ｎｍ以下と比較的厚い層とすることが好適であるとされている（特許文献５参照）。
特開２００４－２６００１４号公報 特開平１０－２９４４８２号公報 特開２００３－２５８２８６号公報 特開平１１－２６１０８７号公報 特開２００６－１００６１１号公報
　ところで、μｃ－Ｓｉユニットで発生する電流が各セルの電流を制限している状態では、直列に接続された複数のセルにおいてμｃ－Ｓｉユニットの結晶化率が低い領域のセルに流れる電流によって電流が制限されてしまう。そのため、光電変換装置の集積型モジュール全体として発電効率を高めることができないという問題があった。
　また、中間層で光入射側のａ－Ｓｉユニットへ光を反射させた場合、ａ－Ｓｉユニット、透明電極層、基板及び空気と屈折率が小さくなるのでａ－Ｓｉユニット側へ反射させた光が基板から抜けてしまい、十分に光を利用できないという問題が生ずる。
　また、ａ－Ｓｉユニット（トップセル）とμｃ－Ｓｉユニット（ボトムセル）を積層した光電変換装置において、従来、トップセルのｎ型層を微結晶シリコン層とし、その上に接するようにｐ型微結晶シリコン層（またはｐ型微結晶炭化シリコン層）、さらにｐ型層と接するように微結晶シリコン発電層を設置する構造が用いられている。しかし、この構造では、トップセルのｎ型微結晶シリコン層やボトムセルのｐ型微結晶シリコン層の膜質（結晶化率、ドープ率）を変化させると微結晶シリコン発電層の結晶性も変化して最適膜質からずれてしまう問題が生じていた。それぞれの層単独で膜質を最適となるよう調整することができなかったため、２種以上の光電変換セルを積層した光電変換装置の最適な形成条件を導くのが非常に困難であった。また、μｃ－Ｓｉユニットの微結晶シリコン層の各層は形成条件が非常にクリティカルであるため、製造装置のメンテナンスの後や一定の処理枚数の処理後には形成条件の再調整が必要となるが、その再調整について同じ問題が発生し、大量生産する場合の生産量が大幅に低下してしまうという問題があった。
　ｐ型微結晶シリコン層とｐ型アモルファスシリコン層を積層させた構造を光入射側と逆に配置した場合、ｐ型微結晶シリコン層と微結晶シリコン発電層の界面層の結晶性には接合特性はほとんど影響を受けない。しかし、上記の積層させた構造を光入射側に配置したときは、ｐ型微結晶シリコン層と発電層の界面層の結晶性に接合特性が大きく影響を受け、界面層の結晶化率が低いと光電変換効率の向上を妨げることがある。そこで、ｐ型層にｐ型微結晶シリコン層とｐ型アモルファスシリコン層を積層させ、この構造を光入射側に配置した場合であっても、i型層の界面付近の結晶化率を低下させない技術が必要とされている。
　また、μｃ－Ｓｉユニットを含む光電変換装置では、微結晶シリコン層が完全な結晶相ではなくアモルファス相を含むために開放電圧が０．５Ｖ程度と結晶シリコン層を発電層とする光電変換装置よりも大幅に低くなるという問題がある。
　上記特許文献３及び４には、基板上にｎ型層、ｉ型層、ｐ型層の順に形成され、基板と逆側から光を入射するタイプの光電変換装置において、ｐ型層と界面に膜厚４０ｎｍ以下の界面層として微結晶炭化シリコンのｉ型層を挟み込んだ構造についてデータが記載されている。しかし、基板上にｐ型層、ｉ型層、ｎ型層と形成され、基板側から光を入射するタイプの光電変換装置では、微結晶の成長方向の違いもあり、充分な効果が得られなかった。また、上記特許文献５では、微結晶シリコンゲルマニウム層と微結晶シリコン層との積層構造については開示されているが、微結晶炭化シリコン層と微結晶シリコン層との積層構造によってｉ型層を構成する技術は開示されていない。
　そこで、フィルファクタを低下させることなく開放電圧を向上させた光電変換装置を提供することが課題となっている。
　本発明の１つの態様は、基板上において、ｐ型層、微結晶ｉ型層、ｎ型層が積層された微結晶シリコン光電変換ユニットを含む光電変換装置であって、ｐ型層と微結晶ｉ型層、又は、ｎ型層と微結晶ｉ型層との間に、表面及び裏面において接触する層より低い屈折率を有する中間層を備え、中間層の膜厚は、基板面内において微結晶ｉ型層が低い結晶化率であるほど薄く形成されている、光電変換装置である。
　本発明によれば、光電変換装置における光電変換効率を向上させることができる。
第１の実施の形態における光電変換装置の構成を示す図である。 第１の実施の形態におけるμｃ－Ｓｉユニットのｉ型層の結晶性の分布及び中間層の膜厚の分布を説明する図である。 第２の実施の形態における光電変換装置の構成を示す断面模式図である。 第２の実施の形態における光電変換装置の屈折率を示す図である。 第２の実施の形態における光電変換装置の変形例の構成を示す断面模式図である。 第２の実施の形態における光電変換装置の変形例の構成を示す断面模式図である。 第３の実施の形態における光電変換装置の構成を示す断面模式図である。 第３の実施の形態における光電変換装置の屈折率を示す図である。 第３の実施の形態における光電変換装置の変形例の構成を示す断面模式図である。 第４の実施の形態における光電変換装置の構成を示す断面模式図である。 第４の実施の形態における光電変換装置の屈折率を示す図である。 第４の実施の形態における光電変換装置の変形例の屈折率を示す図である。 第４の実施の形態における光電変換装置の変形例の構成を示す断面模式図である。 第４の実施の形態における光電変換装置の構成の変形例を示す断面模式図である。 第４の実施の形態における光電変換装置の変形例の屈折率を示す図である。 第４の実施の形態における光電変換装置の変形例の屈折率の別例を示す図である。 第４の実施の形態における光電変換装置の変形例の構成を示す断面模式図である。 第５の実施の形態における光電変換装置の構成を示す断面模式図である。 第５の実施の形態における光電変換装置の屈折率を示す図である。 第５の実施の形態における光電変換装置の変形例の屈折率を示す図である。 第５の実施の形態における光電変換装置の変形例の構成を示す断面模式図である。 第５の実施の形態における光電変換装置の変形例の屈折率を示す図である。 第５の実施の形態における光電変換装置の変形例の屈折率の別例を示す図である。 第６の実施の形態における光電変換装置の構成を示す図である。 第６の実施の形態における光電変換装置のμｃ－Ｓｉユニットの構成を示す図である。 第６の実施の形態における光電変換装置のμｃ－Ｓｉユニットの構成を示す図である。 第６の実施の形態の実施例６における第２のｐ型層の膜厚に対する光電変換装置の光電変換効率の関係を示す図である。 第６の実施の形態の実施例７におけるバッファ層の膜厚に対する光電変換装置の光電変換効率の関係を示す図である。 第６の実施の形態の実施例８におけるバッファ層の成膜時の水素／シラン希釈比に対する光電変換装置の光電変換効率の関係を示す図である。 第７の実施の形態における光電変換装置の構成を示す図である。 第７の実施の形態における光電変換装置のμｃ－Ｓｉユニットの構成を示す図である。 第７の実施の形態における光電変換装置のμｃ－Ｓｉユニットの構成を示す図である。 従来の光電変換装置の構成を示す断面模式図である。
＜第１の実施の形態＞
　図１は、本発明の第１の実施の形態における光電変換装置１００の構造を示す断面図である。本実施の形態における光電変換装置１００は、透明絶縁基板１０を光入射側として、光入射側から、透明導電層１２、トップセルとして広いバンドギャップを有するアモルファスシリコン光電変換ユニット（ａ－Ｓｉユニット）１０２、中間層１４、ボトムセルとしてａ－Ｓｉユニット１０２よりバンドギャップの狭い微結晶シリコン光電変換ユニット（μｃ－Ｓｉユニット）１０４及び裏面電極層１６を積層した構造を有している。なお、図１は、後述するμｃ－Ｓｉユニット１０４のｉ型層の高結晶化領域である領域Ａと低結晶化領域である領域Ｂとを示している。
　透明絶縁基板１０は、例えば、ガラス基板、プラスチック基板等の少なくとも可視光波長領域において透過性を有する材料を適用することができる。透明絶縁基板１０上に透明導電層１２が形成される。透明導電層１２は、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（ＩＴＯ）等に錫（Ｓｎ）、アンチモン（Ｓｂ）、フッ素（Ｆ）、アルミニウム（Ａｌ）等をドープした透明導電性酸化物（ＴＣＯ）のうち少なくとも一種類又は複数種を組み合わせて用いることが好適である。特に、酸化亜鉛（ＺｎＯ）は、透光性が高く、抵抗率が低く、耐プラズマ特性にも優れているので好適である。透明導電層１２は、例えば、スパッタリング法やＣＶＤ法等により形成することができる。透明導電層１２の膜厚は０．５μｍ以上５μｍ以下の範囲とすることが好適である。また、透明導電層１２の表面には光閉じ込め効果を有する凹凸を設けることが好適である。
　透明導電層１２上に、ｐ型層、ｉ型層、ｎ型層のシリコン系薄膜を順に積層してａ－Ｓｉユニット１０２を形成する。ａ－Ｓｉユニット１０２は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロルシラン（ＳｉＨ２Ｃｌ２）等のシリコン含有ガス、メタン（ＣＨ４）等の炭素含有ガス、ジボラン（Ｂ２Ｈ６）等のｐ型ドーパント含有ガス、フォスフィン（ＰＨ３）等のｎ型ドーパント含有ガス及び水素（Ｈ２）等の希釈ガスを混合した混合ガスをプラズマ化して成膜を行うプラズマＣＶＤにより形成することができる。プラズマＣＶＤは、例えば、１３．５６ＭＨｚのＲＦプラズマＣＶＤを適用することが好適である。
　ｐ型層は、透明導電層１２上に形成される。ｐ型層は、ｐ型ドーパント（ボロン等）をドープした膜厚１０ｎｍ以上１００ｎｍ以下のｐ型アモルファスシリコン層（ｐ型ａ－Ｓｉ：Ｈ）又はｐ型アモルファス炭化シリコン（ｐ型ａ－ＳｉＣ：Ｈ）とする。ｐ型層の膜質は、シリコン含有ガス、炭素含有ガス、ｐ型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
　ｉ型層は、ｐ型層上に形成されたドープされていない膜厚５０ｎｍ以上５００ｎｍ以下のアモルファスシリコン膜とする。ｉ型層は、ａ－Ｓｉユニット１０２の発電層となる。ｉ型層の膜質は、シリコン含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
　ｎ型層は、ｉ型層上に形成されたｎ型ドーパント（リン等）をドープした膜厚１０ｎｍ以上１００ｎｍ以下のｎ型アモルファスシリコン層（ｎ型ａ－Ｓｉ：Ｈ）又はｎ型微結晶シリコン層（ｎ型μｃ－Ｓｉ：Ｈ）とする。ｎ型層の膜質は、シリコン含有ガス、炭素含有ガス、ｎ型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
　プラズマＣＶＤ法は、例えば、１３．５６ＭＨｚのＲＦプラズマＣＶＤ法を適用することが好適である。ＲＦプラズマＣＶＤ法は平行平板型とすることができる。一般的に、ｐ型層、ｉ型層、ｎ型層はそれぞれ別の成膜室において成膜される。成膜室は、真空ポンプによって真空排気可能であり、ＲＦプラズマＣＶＤ法のための電極が内蔵される。また、透明絶縁基板１０の搬送装置、ＲＦプラズマＣＶＤ法のための電源及びマッチング装置、ガス供給用の配管等が付設される。
　ａ－Ｓｉユニット１０２上に、中間層１４を形成する。中間層１４は、その両面に形成される層よりも低い屈折率を有するものとする。本実施の形態では、中間層１４の屈折率は、ａ－Ｓｉユニット１０２のｎ型層及びμｃ－Ｓｉユニット１０４のｐ型層の屈折率よりも小さいものとする。これにより、透明絶縁基板１０、透明導電層１２及びａ－Ｓｉユニット１０２を通って中間層１４に到達した光の一部をａ－Ｓｉユニット１０２側へ反射させることができ、ａ－Ｓｉユニット１０２での発電量を増やすと共に、μｃ－Ｓｉユニット１０４の発電層であるｉ型層の膜厚を薄くすることができる。
　中間層１４は、酸化亜鉛（ＺｎＯ）、酸化シリコン（ＳｉＯｘ）等の透明導電性酸化物（ＴＣＯ）を用いることが好適である。特に、マグネシウム（Ｍｇ）がドープされた酸化亜鉛（ＺｎＯ）や酸化シリコン（ＳｉＯｘ）を用いることが好適である。透明導電性酸化物（ＴＣＯ）は、例えば、スパッタリング法やＣＶＤ法等により形成することができる。また、酸化シリコン膜（ＳｉＯｘ）を用いることも好適である。酸化シリコン膜（ＳｉＯｘ）は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロルシラン（ＳｉＨ２Ｃｌ２）等のシリコン含有ガス、二酸化炭素（ＣＯ２）等の酸素含有ガス及び水素（Ｈ２）等の希釈ガスを混合した混合ガスをプラズマ化して成膜を行うプラズマＣＶＤにより形成することができる。中間層１４の膜厚は５０ｎｍ以上１００ｎｍ以下の範囲とすることが好適である。
　本実施の形態では、中間層１４は、光電変換装置１００のパネル面内において膜厚に変化を持たせる。すなわち、後述するμｃ－Ｓｉユニット１０４の発電層であるｉ型層の結晶化率が低い領域における中間層１４の膜厚よりも結晶化率が高い領域における中間層１４の膜厚を大きくする。
　例えば、図２に示すように、一般的にμｃ－Ｓｉユニット１０４の発電層であるｉ型層の結晶化率はパネル面内において中央付近の領域Ａでは高く、周辺領域Ｂに近づくにつれて低くなる。したがって、図１に示すように、周辺領域Ｂにおける中間層１４の膜厚を中央付近の領域Ａにおける中間層１４の膜厚よりも薄くする。なお、図２はパネル面内の分布を模式的に示したものであり、実際にはμｃ－Ｓｉユニット１０４のｉ型層の結晶化率及び中間層１４の膜厚は連続的に変化する。
　中間層１４の膜厚を変化させるには、例えば、プラズマＣＶＤ法における中間層１４の形成時において膜厚を厚くする領域に対しては原料ガスの密度を高くし、膜厚を薄くする領域に対しては原料ガスの密度を低くすればよい。より具体的には、平行平板型の電極を用いたプラズマＣＶＤ法において、平板電極の中央部から原料ガスを供給し、平行電極の周辺部から原料ガスを排気する構造とすることによって、パネル面内の周辺部より中央部において原料ガスの密度を高くすることができる。これにより、中央付近の領域Ａにおける中間層１４の膜厚を周辺領域Ｂにおける中間層１４の膜厚よりも厚くすることができる。
　また、中間層１４の膜厚を変化させるには、プラズマＣＶＤ法における中間層１４の形成時において膜厚を厚くする領域に対しては原料ガスの供給量（流量）を増やし、膜厚を薄くする領域に対しては原料ガスの供給量（流量）を低くしてもよい。また、膜厚を厚くする領域に対しては透明絶縁基板１０の加熱温度を高くし、膜厚を薄くする領域に対しては透明絶縁基板１０の加熱温度を低くしてもよい。また、膜厚を厚くする領域に対してはプラズマ発生用に供給する電力密度を高くし、膜厚を薄くする領域に対してはプラズマ発生用に供給する電力密度を低くしてもよい。中間層１４の膜厚を変化させる方法はこれらに限定されるものではなく、また、これらの方法を適宜組み合わせて用いてもよい。
　中間層１４のパネル面内における膜厚の分布は、各領域における走査電子顕微鏡（ＳＥＭ）観察や透過電子顕微鏡（ＴＥＭ）の断面観察によって行うことができる。これらの測定において、中間層１４の構造はａ－Ｓｉユニット１０２及びμｃ－Ｓｉユニット１０４の構造とは異なって観察され、μｃ－Ｓｉユニット１０４はその結晶化率によって異なって観察されるので、μｃ－Ｓｉユニット１０４の発電層であるｉ型層の結晶化率が高い領域において低い領域よりも中間層１４が厚く形成されているか否かを確認することができる。
　また、μｃ－Ｓｉユニット１０４の発電層であるｉ型層の結晶化率は、平坦なガラス基板にμｃ－Ｓｉユニット１０４のｉ型層と同じ成膜条件において単膜として微結晶シリコン膜を形成し、その膜に対してラマン分光によってラマンスペクトルを測定し、結晶性シリコンに起因する５２０ｃｍ－１付近のラマン散乱強度Ｉｃと非晶質シリコンに起因する４８０ｃｍ－１付近のラマン散乱強度Ｉａとのピークに分離し、それらのピークの強度（高さ）から数式（１）にて導出した値とする。このような結晶化率の測定をパネル面内の複数の箇所で行い、μｃ－Ｓｉユニット１０４のｉ型層の結晶化率のパネル面内の分布を測定することができる。
　結晶化率（％）＝Ｉｃ／（Ｉｃ＋Ｉａ）・・・・（１）
　中間層１４上に、ｐ型層、ｉ型層、ｎ型層を順に積層したμｃ－Ｓｉユニット１０４を形成する。μｃ－Ｓｉユニット１０４は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロルシラン（ＳｉＨ２Ｃｌ２）等のシリコン含有ガス、メタン（ＣＨ４）等の炭素含有ガス、ジボラン（Ｂ２Ｈ６）等のｐ型ドーパント含有ガス、フォスフィン（ＰＨ３）等のｎ型ドーパント含有ガス及び水素（Ｈ２）等の希釈ガスを混合した混合ガスをプラズマ化して成膜を行うプラズマＣＶＤにより形成することができる。プラズマＣＶＤは、ａ－Ｓｉユニット１０２と同様に、例えば、１３．５６ＭＨｚのＲＦプラズマＣＶＤを適用することが好適である。
　プラズマＣＶＤ法は、ａ－Ｓｉユニット１０２と同様に、例えば、１３．５６ＭＨｚのＲＦプラズマＣＶＤ法を適用することが好適である。一般的に、ｐ型層、ｉ型層及びｎ型層はそれぞれ別の成膜室において成膜される。
　ｐ型層は、中間層１４上に形成される。ｐ型層は、膜厚５ｎｍ以上５０ｎｍ以下の微結晶シリコン層、アモルファス層又はそれらを積層したものとすることが好適である。また、アモルファス層は、アモルファスシリコン層（ａ－Ｓｉ）又はアモルファス炭化シリコン層（ａ－ＳｉＣ）とすることが好適である。ｐ型層の膜質は、シリコン含有ガス、炭素含有ガス、ｐ型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
　ｐ型層上にはｉ型層を形成する。ｉ型層は、ｐ型層上に形成されたドープされていない膜厚０．５μｍ以上５μｍ以下の微結晶シリコン膜とする。ｉ型層は、μｃ－Ｓｉユニット１０４の発電層となる。ｉ型層の膜質は、シリコン含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
　ｎ型層は、ｉ型層上に形成される。ｎ型層は、ｎ型ドーパント（リン等）をドープした膜厚５ｎｍ以上５０ｎｍ以下ｎ型微結晶シリコン層（ｎ型μｃ－Ｓｉ：Ｈ）とする。ただし、μｃ－Ｓｉユニット１０４はこれに限定されるものではなく、発電層としてｉ型微結晶シリコン層（ｉ型μｃ－Ｓｉ：Ｈ）が用いられるものであればよい。
　μｃ－Ｓｉユニット１０４上に、裏面電極層１６が形成される。裏面電極層１６は、反射性金属と透明導電性酸化物（ＴＣＯ）との積層構造を形成する。透明導電性酸化物（ＴＣＯ）は、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（ＩＴＯ）等、又は、これらに不純物をドープしたものが用いられる。例えば、酸化亜鉛（ＺｎＯ）にアルミニウム（Ａｌ）を不純物としてドープしたものでもよい。また、反射性金属としては、銀（Ａｇ）、アルミニウム（Ａｌ）等の金属が用いられる。透明導電性酸化物（ＴＣＯ）及び反射性金属は、例えば、スパッタリング法又はＣＶＤ法等により形成することができる。透明導電性酸化物（ＴＣＯ）と反射性金属の少なくとも一方には、光閉じ込め効果を高めるための凹凸を設けることが好適である。
　さらに、裏面電極層１６を保護膜（図示しない）で被ってもよい。保護膜は、ＰＥＴ／Ａｌ箔／ＰＥＴからなる積層体の他、フッ素系樹脂（ＥＴＦＥ，ＰＶＤＦ，ＰＣＴＦＥ等）、ＰＣ、ＰＥＴ、ＰＥＮ、ＰＶＦ、アクリル等の樹脂の単層体や金属泊を挟んだ構造のものが用いられる。保護膜は、ＥＶＡ、エチレン系樹脂（ＥＥＡ等）、ＰＶＢ、シリコーン、ウレタン、アクリル、エポキシ樹脂等の樹脂充填材により裏面電極層１６上を被うように接着すればよい。これによって、光電変換装置１００の発電層への水分の浸入等を防ぐことができる。
　なお、ＹＡＧレーザ（基本波１０６４ｎｍ、第２高調波５３２ｎｍ）を用いて、透明導電層１２、ａ－Ｓｉユニット１０２、中間層１４、μｃ－Ｓｉユニット１０４、裏面電極層１６の分離加工を行うことによって、複数のセルを直並列に接続した構成にしてもよい。
　以上のように、本実施の形態における光電変換装置１００を構成することができる。光電変換装置１００のｉ型層の結晶化率が低い領域では、μｃ－Ｓｉユニット１０４での発電効率が低い。このため、光電変換装置１００の電流値がμｃ－Ｓｉユニット１０４によって制限される場合においては、光電変換装置１００の電流値はμｃ－Ｓｉユニット１０４のｉ型層の結晶化率が低い領域に制限されることになる。本実施の形態では、μｃ－Ｓｉユニット１０４のｉ型層の結晶化率が低い領域ほど中間層１４の膜厚を薄くした。これにより、中間層１４によるａ－Ｓｉユニット１０２への光の反射が小さくなり、μｃ－Ｓｉユニット１０４へ導入される光量が増えてμｃ－Ｓｉユニット１０４での発電量（電流）が増加する。したがって、μｃ－Ｓｉユニット１０４のうち、電流値を制限しているｉ型層の結晶化率が低い領域の電流値を底上げし、光電変換装置１００全体での電流値を向上させることが可能となる。すなわち、基板面内でのμｃ－Ｓｉユニット１０４の発電量（電流）の分布を従来より均一化することができる。一方、μｃ－Ｓｉユニット１０４のｉ型層の結晶化率が高い領域ほど中間層１４の膜厚を厚くした。これにより、中間層１４によるａ－Ｓｉユニット１０２への光（特に５００ｎｍ以上の波長の光）の反射が大きくなり、ａ－Ｓｉユニット１０２へ導入される光量が増えてａ－Ｓｉユニット１０２での発電量（電流）を増加させる。したがって、ａ－Ｓｉユニット１０２の厚さを厚くすることなく、発電量（電流）を大きくすることができるため、膜厚を厚くしたときに顕著となる光劣化を小さくすることができる。その結果、光電変換装置１００の集積型モジュール全体として発電効率を高めることができる。
（附記１）
　以上の第１の実施の形態をまとめると、以下のとおりである。
　基板上において、アモルファスｉ型層を含むアモルファスシリコン光電変換ユニットと、微結晶ｉ型層を含む微結晶シリコン光電変換ユニットと、を接合したタンデム型光電変換装置であって、アモルファスシリコン光電変換ユニットと微結晶シリコン光電変換ユニットとの間に、表面及び裏面において接触する層より低い屈折率を有する中間層を備え、基板面内において微結晶ｉ型層が低い結晶化率であるほど中間層の膜厚が薄く形成されている。
　上記の光電変換装置であって、中間層は、基板の周辺領域における膜厚を中央付近の領域における膜厚に比べて薄くしている。
＜第２の実施の形態＞
　図３は、第２の実施の形態における光電変換装置２００の構造を示す断面図である。本実施の形態における光電変換装置２００は、透明絶縁基板１０を光入射側として、光入射側から、透明導電層１２、トップセルとして広いバンドギャップを有するアモルファスシリコン光電変換ユニット（ａ－Ｓｉユニット）２０２、ボトムセルとしてａ－Ｓｉユニット２０２よりバンドギャップの狭い微結晶シリコン光電変換ユニット（μｃ－Ｓｉユニット）２０４及び裏面電極層１６を積層した構造を有している。上記実施の形態と同様の構成には同じ符号を付して説明を省略する。
　透明導電層１２上に、ｐ型層２０、ｉ型層２２、ｎ型層２４のシリコン系薄膜を順に積層してａ－Ｓｉユニット２０２を形成する。ａ－Ｓｉユニット２０２は、上記第１の実施の形態と同様に形成できるが、その成膜条件を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　次に、ｐ型層２６、第１中間層２８、ｉ型層３０、第２中間層３２及びｎ型層３４を順に積層してμｃ－Ｓｉユニット２０４を形成する。μｃ－Ｓｉユニット２０４は、上記第１の形態と同様に形成することができるが、その成膜条件を表２に示す。なお、第１中間層２８及び第２中間層３２は、ｐ型層２０、ｎ型層２４、ｐ型層２６及びｎ型層３４のいずれかの成膜室を用いて成膜してもよい。
Figure JPOXMLDOC01-appb-T000002
　第１中間層２８は、ｐ型層２６上に形成される。第１中間層２８は、後述する第２中間層３２と共に、μｃ－Ｓｉユニット２０４の発電層であるｉ型層３０に光を閉じ込める役割を果たす。第１中間層２８は、ｐ型ドーパント（ボロン等）をドープした酸化シリコンを含む層とすることが好適である。例えば、第１中間層２８は、シリコン含有ガス、ｐ型ドーパント含有ガス及び希釈ガスに二酸化炭素（ＣＯ２）等の酸化炭素ガスを混合した混合ガスを用いてプラズマＣＶＤ法により形成することが好適である。第１中間層２８の膜質は、添加ガス種、ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
　第１中間層２８上にはｉ型層３０が形成される。ｉ型層３０は、まずバッファ層を形成し、バッファ層上に主発電層を形成した積層構造とすることが好適である。バッファ層は、主発電層の成膜条件よりも高い結晶化率となる成膜条件で成膜する。すなわち、ガラス基板等に単膜として成膜したときにバッファ層は主発電層よりも結晶化率が高くなる成膜条件で形成する。ｉ型層３０の膜質は、シリコン含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
　第２中間層３２は、ｉ型層３０上に形成される。第２中間層３２は、ｎ型ドーパント（リン等）をドープした酸化シリコンを含む層とすることが好適である。例えば、第２中間層３２は、シリコン含有ガス、ｎ型ドーパント含有ガス及び希釈ガスに二酸化炭素（ＣＯ２）等の酸化炭素ガスを混合した混合ガスを用いてプラズマＣＶＤ法により形成することが好適である。第２中間層３２の膜質は、添加ガス種、ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。ｎ型層３４は、第２中間層３２上に形成される。
　ただし、本実施の形態においてμｃ－Ｓｉユニット２０４はこれに限定されるものではなく、発電層となるｉ型層３０にｉ型微結晶シリコン層（ｉ型μｃ－Ｓｉ：Ｈ）が用いられ、ｉ型層３０を挟み込むように第１中間層２８及び第２中間層３２を備えるものであればよい。第１中間層２８及び第２中間層３２については詳しく後述する。
　以下、第１中間層２８及び第２中間層３２について説明する。図４は、本実施の形態における光電変換装置２００の各層の屈折率を示す。図４に示すように、第１中間層２８の屈折率ｎ１及び第２中間層３２の屈折率ｎ２は、光閉じ込めの対象となるμｃ－Ｓｉユニット２０４のｉ型層３０の屈折率ｎｉよりも小さくする。また、第１中間層２８の屈折率ｎ１は、隣接するｐ型層２６の屈折率ｎｐよりも小さくする。ただし、第１中間層２８とｉ型層３０との屈折率の差（ｎｉ－ｎ１）は、第１中間層２８とｐ型層２６との屈折率の差（ｎｐ－ｎ１）よりも大きくなるようにする。また、第２中間層３２の屈折率ｎ２は、隣接するｎ型層３４の屈折率ｎｎよりも小さくする。ただし、第２中間層３２とｉ型層３０との屈折率の差（ｎｉ－ｎ２）は、第２中間層３２とｎ型層３４との屈折率の差（ｎｎ－ｎ２）よりも大きくなるようにする。
　これにより、図４の矢印（実線）で示すように、ｐ型層２６と第１中間層２８との界面を透過してｉ型層３０に入射した光は、ｉ型層３０と第２中間層３２との界面において互いの屈折率差によって反射されてｉ型層３０へ戻される。さらに、ｉ型層３０と第２中間層３２との界面において反射された光は、ｉ型層３０と第１中間層２８との界面に到達すると互いの屈折率差によって再び反射されｉ型層３０へ戻される。このようにして、第１中間層２８及び第２中間層３２によって、ボトムセルとなるμｃ－Ｓｉユニット２０４のｉ型層３０への光閉じ込め効果が得られる。
　また、図４の矢印（破線）で示すように、ｉ型層３０と第２中間層３２との界面では一部の光が透過するが、その光は、ｎ型層３４を通って、ｎ型層３４と裏面電極層１６とに到達し、ｎ型層３４と裏面電極層１６との屈折率差によって反射されてｎ型層３４及び第２中間層３２を通って再びｉ型層３０へ戻される。そして、上記と同様に、裏面電極層１６で反射された光も第１中間層２８と第２中間層３２とによってｉ型層３０へ閉じ込められる。
　このようにして、ボトムセルとなるμｃ－Ｓｉユニット２０４のｉ型層３０での光の利用効率を高めることができる。
　なお、一般的に、ｐ型層２６、ｉ型層３０及びｎ型層３４の屈折率ｎｐ，ｎｉ，ｎｎは３．６より大きくなるので、第１中間層２８及び第２中間層３２の屈折率ｎ１，ｎ２は３．６以下とすることが好適である。また、第１中間層２８及び第２中間層３２の屈折率ｎ１，ｎ２は、第１中間層２８及び第２中間層３２の膜特性を低下させない程度において、できるだけ低いほどよく、例えば、２．１程度とすることが好適である。
　ここで、第１中間層２８の屈折率ｎ１は第２中間層３２の屈折率ｎ２よりも大きくすることが好適である。ｐ型層２６の屈折率ｎｐとｎ型層３４の屈折率ｎｎとは同程度の大きさであるので、ｐ型層２６と第１中間層２８との界面では、ｎ型層３４と第２中間層３２との界面よりもｉ型層３０への光の導入率を高めることができる。
　また、第１中間層２８の膜厚ｄ１は第２中間層３２の膜厚ｄ２以下とすることが好適である。これにより、第１中間層２８とｉ型層３０との界面における反射率はｉ型層３０と第２中間層３２との界面における反射率よりも多少低下するが、透明絶縁基板１０からの光入射側である第１中間層２８における光の吸収が抑制され、ｉ型層３０へ到達する光量を増加させることができ、光電変換装置２００全体としての発電効率を高めることができる。一方、第２中間層３２における光の吸収量は第１中間層２８における光の吸収量よりも大きくなるが、裏面電極層１６から反射されて第２中間層３２へ入射してくる光は透明絶縁基板１０側から第１中間層２８へ入射してくる光よりも小さく、ｉ型層３０と第２中間層３２との界面における反射率をより高めることによって、ｉ型層３０への光閉じ込め効果が高まり、光電変換装置２００全体としての発電効率を高めることができる。
　より具体的には、第１中間層２８及び第２中間層３２の膜厚ｄ１，ｄ２は、３０ｎｍ以上１００ｎｍ以下とすることが好適である。特に、第１中間層２８の膜厚ｄ１は、３０ｎｍ以上５０ｎｍ以下の範囲とし、第２中間層３２の膜厚ｄ２は、第１中間層２８の膜厚ｄ１以上であって５０ｎｍ以上１００ｎｍ以下の範囲とすることが好適である。
　なお、第１中間層２８及び第２中間層３２の屈折率ｎ１，ｎ２を調整するためには、成膜時における、シリコン含有ガス、ドーパント含有ガス、希釈ガスの混合ガスに対する二酸化炭素（ＣＯ２）等の酸化炭素ガスの混合比を調整すればよい。すなわち、屈折率ｎ１，ｎ２をより低下させるには二酸化炭素（ＣＯ２）等の酸素含有ガスの混合比をより高くすればよい。また、第１中間層２８及び第２中間層３２のプラズマＣＶＤ法による成膜時の圧力及びプラズマ発生用高周波パワー等の成膜条件を調整しても第１中間層２８及び第２中間層３２の屈折率ｎ１，ｎ２を変化させることができる。
　各層の屈折率は、各層の断面に対してエネルギー分散型Ｘ線分析（ＥＤＸ）による成分分析を行うことで知ることができる。ＥＤＸによる成分分析において、着目する断面領域の酸素（Ｏ）の含有量が他の断面領域よりも高い場合、着目する断面領域は当該他の断面領域よりも屈折率が低いと判定できる。例えば、μｃ－Ｓｉユニット２０４のｉ型層３０の両側にｉ型層３０よりも酸素（Ｏ）の酸素含有量が多い層が設けられていれば本実施の形態における光電変換装置２００の構成を有するものと判定できる。また、第１中間層２８及び第２中間層３２とｐ型層２６及びｎ型層３４との屈折率の関係も同様に判定できる。
　各層の屈折率の関係については、後述する他の実施の形態及び変形例においても同様に判定することができる。
　なお、本実施の形態では第１中間層２８及び第２中間層３２として不純物をドープした酸化シリコンを含む層を適用したが、これに限定されるものではない。例えば、第１中間層２８及び第２中間層３２は、酸化亜鉛（ＺｎＯ）等の透明導電性酸化物（ＴＣＯ）としてもよい。特に、マグネシウム（Ｍｇ）がドープされた酸化亜鉛（ＺｎＯ）を用いることが好適である。透明導電性酸化物（ＴＣＯ）は、例えば、スパッタリング法やＣＶＤ法等により形成することができる。これは、以下の他の実施の形態及び変形例でも同様である。
＜変形例１＞
　第２の実施の形態における光電変換装置２００の変形例として、図５の光電変換装置２０６に示すように、第３中間層３６をさらに設けてもよい。第３中間層３６は、ａ－Ｓｉユニット２０２のｉ型層２２とｎ型層２４との間に形成する。第３中間層３６は、第２中間層３２と同様に、ｎ型ドーパント（リン）をドープした酸化シリコンを含む層とすることが好適である。例えば、第３中間層３６は、シリコン含有ガス、ｎ型ドーパント含有ガス及び希釈ガスに二酸化炭素（ＣＯ２）等の酸化炭素ガスを混合した混合ガスを用いてプラズマＣＶＤ法により形成することが好適である。第３中間層３６の膜質は、添加ガス種、ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
　第３中間層３６の屈折率ｎ３は、ｉ型層２２の屈折率ｎａｉ及びｎ型層２４の屈折率ｎａｎよりも小さくすることが好適である。第３中間層３６の屈折率ｎ３を調整するためには、成膜時における、シリコン含有ガス、ドーパント含有ガス、希釈ガスの混合ガスに対する二酸化炭素（ＣＯ２）等の酸化炭素ガスの混合比を調整すればよい。
　このように第３中間層３６をさらに設けることによって、ａ－Ｓｉユニット２０２のｉ型層２２と第３中間層３６との界面に到達した光は、互いの屈折率差によって反射されてｉ型層２２へ戻される。これにより、ｉ型層２２における光の利用率を高めることができ、ａ－Ｓｉユニット２０２の発電層にあたるｉ型層２２の膜厚を薄くできる等の利点を得ることができる。
　なお、第１中間層２８を設けず、代りに第３中間層３６を設ける構成としてもよい。この場合、μｃ－Ｓｉユニット２０４のｉ型層３０には第３中間層３６と第２中間層３２との間で光閉じ込め効果が得られる。ただし、閉じ込められた光がｎ型層２４及びｐ型層２６によって吸収されるので、第１中間層２８を設けることが好ましい。
＜変形例２＞
　第２の実施の形態における光電変換装置２００の変形例として、図６の光電変換装置２０８に示すように、第３中間層３８をさらに設けてもよい。第３中間層３８は、ａ－Ｓｉユニット２０２のｎ型層２４とμｃ－Ｓｉユニット２０４のｐ型層２６との間に形成する。第３中間層３８は、第１中間層２８又は第２中間層３２と同様に、ｐ型ドーパント（ボロン等）又はｎ型ドーパント（リン等）をドープした酸化シリコンを含む層とすることが好適である。例えば、第３中間層３８は、シリコン含有ガス、ドーパント含有ガス及び希釈ガスに二酸化炭素（ＣＯ２）等の酸化炭素ガスを混合した混合ガスを用いてプラズマＣＶＤ法により形成することが好適である。第３中間層３８の膜質は、添加ガス種、ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
　第３中間層３８の屈折率ｎ４は、ｎ型層２４の屈折率ｎａｎ及びｐ型層２６の屈折率ｎｐよりも小さくすることが好適である。第３中間層３８の屈折率ｎ４を調整するためには、成膜時における、シリコン含有ガス、ドーパント含有ガス、希釈ガスの混合ガスに対する二酸化炭素（ＣＯ２）等の酸化炭素ガスの混合比を調整すればよい。
　このように第３中間層３８をさらに設けることによって、ａ－Ｓｉユニット２０２のｎ型層２４とμｃ－Ｓｉユニット２０４のｐ型層２６との界面に到達した光は、互いの屈折率差によって反射されて、ｎ型層２４を通ってｉ型層２２へ戻される。これにより、ｉ型層２２における光の利用率を高めることができ、ａ－Ｓｉユニット２０２の発電層にあたるｉ型層２２の膜厚を薄くできる等の利点を得ることができる。
　なお、第１中間層２８を設けず、代りに第３中間層３８を設ける構成としてもよい。この場合、μｃ－Ｓｉユニット２０４のｉ型層３０には第３中間層３８と第２中間層３２との間で光閉じ込め効果が得られる。ただし、閉じ込められた光がｐ型層２６によって吸収されるので、第１中間層２８を設けることが好ましい。
＜第３の実施の形態＞
　図７は、第３の実施の形態における光電変換装置３００の構造を示す断面図である。本実施の形態における光電変換装置３００は、第２の実施の形態における光電変換装置２００のようにμｃ－Ｓｉユニット２０４に第１中間層２８及び第２中間層３２を設ける代りに、ａ－Ｓｉユニット２０２に第１中間層４０及び第２中間層４２を設けている。各層の成膜方法は、第２の実施の形態と同様であるので説明を省略する。
　図８は、本実施の形態における光電変換装置３００の各層の屈折率を示す。図８に示すように、第１中間層４０の屈折率ｎ１及び第２中間層４２の屈折率ｎ２は、光閉じ込めの対象となるａ－Ｓｉユニット２０２のｉ型層２２の屈折率ｎａｉよりも小さくする。また、第１中間層４０の屈折率ｎ１は、隣接するｐ型層２０の屈折率ｎａｐよりも小さくする。ただし、第１中間層４０とｉ型層２２との屈折率の差（ｎａｉ－ｎ１）は、第１中間層４０とｐ型層２０との屈折率の差（ｎａｐ－ｎ１）よりも大きくなるようにする。また、第２中間層４２の屈折率ｎ２は、隣接するｎ型層２４の屈折率ｎａｎよりも小さくする。ただし、第２中間層４２とｉ型層２２との屈折率の差（ｎａｉ－ｎ２）は、第２中間層４２とｎ型層２４との屈折率の差（ｎａｎ－ｎ２）よりも大きくなるようにする。
　これにより、図８の矢印（実線）で示すように、ｐ型層２０と第１中間層４０との界面を透過してｉ型層２２に入射した光は、ｉ型層２２と第２中間層４２との界面において互いの屈折率差によって反射されてｉ型層２２へ戻される。さらに、ｉ型層２２と第２中間層４２との界面において反射された光は、ｉ型層２２と第１中間層４０との界面に到達すると互いの屈折率差によって再び反射されｉ型層２２へ戻される。このようにして、第１中間層４０及び第２中間層４２によって、トップセルとなるａ－Ｓｉユニット２０２のｉ型層２２への光閉じ込め効果が得られる。
　また、図８の矢印（破線）で示すように、ｉ型層２２と第２中間層４２との界面では一部の光が透過するが、ｎ型層３４と裏面電極層１６等で反射されて再びｉ型層２２へ戻された場合、第１中間層４０と第２中間層４２とによってｉ型層２２へ閉じ込められる。
　このようにして、トップセルとなるａ－Ｓｉユニット２０２のｉ型層２２での光の利用効率を高めることができる。
　なお、一般的に、ｐ型層２０、ｉ型層２２及びｎ型層２４の屈折率ｎａｐ，ｎａｉ，ｎａｎは３．６より大きくなるので、第１中間層４０及び第２中間層４２の屈折率ｎ１，ｎ２は３．６以下とすることが好適である。また、第１中間層４０及び第２中間層４２の屈折率ｎ１，ｎ２は、できるだけ低いほどよく、例えば、２．１程度とすることが好適である。
　また、第１中間層４０の屈折率ｎ１は第２中間層４２の屈折率ｎ２よりも大きくすることが好適である。ｐ型層２０の屈折率ｎａｐとｎ型層２４の屈折率ｎａｎとは同程度の大きさであるので、ｐ型層２０と第１中間層４０との界面では、ｎ型層２４と第２中間層４２との界面よりもｉ型層２２への光の導入率を高めることができる。
　また、第１中間層４０の膜厚ｄ１は第２中間層４２の膜厚ｄ２以下とすることが好適である。これにより、第１中間層４０とｉ型層２２との界面における反射率はｉ型層２２と第２中間層４２との界面における反射率よりも多少低下するが、透明絶縁基板１０からの光入射側である第１中間層４０における光の吸収が抑制され、ｉ型層２２へ到達する光量を増加させることができ、光電変換装置３００全体としての発電効率を高めることができる。一方、第２中間層４２における光の吸収量は第１中間層４０における光の吸収量よりも大きくなるが、裏面電極層１６等から反射されて第２中間層４２へ入射してくる光は透明絶縁基板１０側から第１中間層４０へ入射してくる光よりも小さく、ｉ型層２２と第２中間層４２との界面における反射率をより高めることによって、ｉ型層２２への光閉じ込め効果が高まり、光電変換装置３００全体としての発電効率を高めることができる。
　より具体的には、第１中間層４０及び第２中間層４２の膜厚ｄ１，ｄ２は、３０ｎｍ以上１００ｎｍ以下とすることが好適である。特に、第１中間層４０の膜厚ｄ１は、３０ｎｍ以上５０ｎｍ以下の範囲とし、第２中間層４２の膜厚ｄ２は、第１中間層４０の膜厚ｄ１以上であって５０ｎｍ以上１００ｎｍ以下の範囲とすることが好適である。
＜変形例３＞
　第２の実施の形態における光電変換装置２００と第３の実施の形態における光電変換装置３００との構成を組み合わせてもよい。すなわち、図９に示すように、ａ－Ｓｉユニット２０２に第１中間層４０及び第２中間層４２を設けると共に、μｃ－Ｓｉユニット２０４に第１中間層２８及び第２中間層３２をそれぞれ設ける光電変換装置３０２としてもよい。
　これにより、ａ－Ｓｉユニット２０２の発電層であるｉ型層２２及びμｃ－Ｓｉユニット２０４の発電層であるｉ型層３０の両方への光閉じ込め効果が得られ、光電変換装置３０２の発電効率を高めることができる。
＜第４の実施の形態＞
　上記第２の実施の形態及び第３の実施の形態並びにそれらの変形例においては、各中間層は、膜厚方向において屈折率が変化しないものとした。第４の実施の形態では、中間層の屈折率を膜厚方向に変化させたものとする。
　図１０は、第４の実施の形態における光電変換装置３０４の構造を示す断面図である。本実施の形態における光電変換装置３０４は、第２の実施の形態における光電変換装置２００における第１中間層２８及び第２中間層３２の代りに、μｃ－Ｓｉユニット２０４に第１中間層４４及び第２中間層４６を設けている。
　ここで、第１中間層４４及び第２中間層４６は、その屈折率ｎ１，ｎ２が膜厚方向に沿って変化するように形成される。
　ｐ型層２６、第１中間層４４、ｉ型層３０、第２中間層４６及びｎ型層３４を順に積層してμｃ－Ｓｉユニット２０４を形成する。具体的な成膜条件を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　第１中間層４４は、図１１に示すように、ｉ型層３０側からｐ型層２６側に向けて徐々に屈折率ｎ１が大きくなるように形成される。このように屈折率ｎ１に傾斜を設けることによって、ｐ型層２６側から入射してくる光に対してはｐ型層２６と第１中間層４４との界面の屈折率差（ｎｐ－ｎ１）はｉ型層３０と第１中間層４４との界面の屈折率差（ｎｉ－ｎ１）より小さくなり、光の透過率を向上させることができる。一方、ｉ型層３０に一旦入射した光がｎ型層３４と裏面電極層１６との間等のいずれかの場所で反射してｉ型層３０と第１中間層４４との界面に到達した場合、ｉ型層３０と第１中間層４４との界面の屈折率差（ｎｉ－ｎ１）によってｉ型層３０への反射率を高めることができる。
　第１中間層４４の屈折率ｎ１は、ｐ型層２６との界面においてｐ型層２６の屈折率ｎｐと略等しくなるようにすることが好適である。具体的には、ｐ型層２６の屈折率ｎｐは３．６程度であるので、ｐ型層２６との界面において第１中間層４４の屈折率ｎ１は３．６程度になるようにすることが好適である。また、第１中間層４４の屈折率ｎ１は、ｉ型層３０との界面において膜質が低下しない程度にできるだけ小さくすることが好適である。具体的には、ｉ型層３０との界面において第１中間層４４の屈折率ｎ１は２．１程度にすることが好適である。
　また、第２中間層４６は、図１１に示すように、ｉ型層３０側からｎ型層３４側に向けて徐々に屈折率ｎ２が大きくなるように形成される。このように屈折率ｎ２に傾斜を設けることによって、裏面電極層１６等で反射してｎ型層３４側から入射してくる光に対してはｎ型層３４と第２中間層４６との界面の屈折率差（ｎｎ－ｎ２）はｉ型層３０と第２中間層４６との界面の屈折率差（ｎｉ－ｎ２）より小さくなり、光の透過率を向上させることができる。一方、ｉ型層３０に一旦入射した光がｉ型層３０と第２中間層４６との界面に到達した場合、ｉ型層３０と第２中間層４６との界面の屈折率差（ｎｉ－ｎ２）によってｉ型層３０への反射率を高めることができる。
　第２中間層４６の屈折率ｎ２は、ｎ型層３４との界面においてｎ型層３４の屈折率ｎｎと略等しくなるようにすることが好適である。具体的には、ｎ型層３４の屈折率ｎｎは３．６程度であるので、ｎ型層３４との界面において第２中間層４６の屈折率ｎ２は３．６程度になるようにすることが好適である。また、第２中間層４６の屈折率ｎ２は、ｉ型層３０との界面において膜質が低下しない程度にできるだけ小さくすることが好適である。具体的には、ｉ型層３０との界面において第２中間層４６の屈折率ｎ２は２．１程度にすることが好適である。
　ここで、ｐ型層２６との界面における第１中間層４４の屈折率ｎ１はｎ型層３４との界面における第２中間層４６の屈折率ｎ２よりも大きくすることが好適である。ｐ型層２６の屈折率ｎｐとｎ型層３４の屈折率ｎｎとは同程度の大きさであるので、ｐ型層２６と第１中間層４４との界面では、ｎ型層３４と第２中間層４６との界面よりもｉ型層３０への光の導入率を高めることができる。
　また、第１中間層４４及び第２中間層４６の屈折率ｎ１，ｎ２は、膜厚方向に連続的に傾斜させることに限定されるものではなく、図１２に示すように、階段状に変化させてもよい。
　第１中間層４４及び第２中間層４６の屈折率ｎ１，ｎ２を膜厚方向で変化させるためには、成膜中において、シリコン含有ガス、ドーパント含有ガス、希釈ガスの混合ガスに対する二酸化炭素（ＣＯ２）等の酸素含有ガスの混合比を変化させればよい。すなわち、屈折率ｎ１，ｎ２をより低下させるには二酸化炭素（ＣＯ２）等の酸素含有ガスの混合比をより高くなるように調整すればよい。また、第１中間層４４及び第２中間層４６のプラズマＣＶＤ法による成膜時の圧力及びプラズマ発生用高周波パワー等の成膜条件を調整しても第１中間層４４及び第２中間層４６の屈折率ｎ１，ｎ２を変化させることができる。
　また、第１中間層４４の膜厚ｄ１及び第２中間層４６の膜厚ｄ２は、第２の実施の形態と同様とすることが好適である。これにより、第２の実施の形態と同様の効果を得ることができる。
＜変形例４＞
　図１３に示すように、光電変換装置３０４の第１中間層４４のみを設けて、第２中間層４６を設けない構成とする。
　この場合、第１中間層４４の働きは、光電変換装置３０４と同様である。一方、第２中間層４６が設けられていないので、ｐ型層２６と第１中間層４４との界面を透過してｉ型層３０に入射した光は、ｎ型層３４と裏面電極層１６との界面において反射されてｉ型層３０へ戻される。その反射された光は、ｉ型層３０と第１中間層４４との界面に到達すると互いの屈折率差によって再び反射されｉ型層３０へ戻される。このようにして、第１中間層４４及び裏面電極層１６によって、ボトムセルとなるμｃ－Ｓｉユニット２０４のｉ型層３０への光閉じ込め効果が得られる。
　なお、第１中間層４４を設けず、第２中間層４６のみを設ける構成としてもよい。この場合、第２中間層４６の働きは、光電変換装置３０４と同様である。第１中間層４４が設けられていないので、ｉ型層３０に対する光閉じ込め効果は低減するが、第２中間層４６による反射の効果は得られる。
＜変形例５＞
　図１４は、光電変換装置３０４の変形例を示す断面図である。ここでは、μｃ－Ｓｉユニット２０４に第１中間層４４及び第２中間層４６を設ける代りに、ａ－Ｓｉユニット２０２に第１中間層４４及び第２中間層４６を設けている。
　本変形例では、第１中間層４４の屈折率を膜厚方向に変化させたものとする。第１中間層４４は、図１５に示すように、ｉ型層２２側からｐ型層２０側に向けて徐々に屈折率ｎ１が大きくなるように形成される。さらに、第２中間層４６は、その屈折率ｎ２が膜厚方向に沿って変化するように形成される。第２中間層４６は、図１５に示すように、ｉ型層２２側からｎ型層２４側に向けて徐々に屈折率ｎ２が大きくなるように形成される。
　第１中間層４４の屈折率ｎ１は、ｐ型層２０との界面においてｐ型層２０の屈折率ｎａｐと略等しくなるようにすることが好適である。具体的には、ｐ型層２０の屈折率ｎａｐは３．６程度であるので、ｐ型層２０との界面において第１中間層４４の屈折率ｎ１は３．６程度になるようにすることが好適である。また、第１中間層４４の屈折率ｎ１は、ｉ型層２２との界面において膜質が低下しない程度にできるだけ小さくすることが好適である。具体的には、ｉ型層２２との界面において第１中間層４４の屈折率ｎ１は２．１程度にすることが好適である。
　第２中間層４６の屈折率ｎ２は、ｎ型層２４との界面においてｎ型層２４の屈折率ｎａｎと略等しくなるようにすることが好適である。具体的には、ｎ型層２４の屈折率ｎａｎは３．６程度であるので、ｎ型層２４との界面において第２中間層４６の屈折率ｎ２は３．６程度になるようにすることが好適である。また、第２中間層４６の屈折率ｎ２は、ｉ型層２２との界面において膜質が低下しない程度にできるだけ小さくすることが好適である。具体的には、ｉ型層２２との界面において第２中間層４６の屈折率ｎ２は２．１程度にすることが好適である。
　以下、第１中間層４４及び第２中間層４６の作用は、μｃ－Ｓｉユニット２０４と同様であり、図１５の矢印（実線）で示すように、トップセルとなるａ－Ｓｉユニット２０２のｉ型層２２への光閉じ込め効果が得られる。
　ここで、屈折率ｎ１に傾斜を設けることによって、ｐ型層２０と第１中間層４４との界面の屈折率差（ｎａｐ－ｎ１）はｉ型層２２と第１中間層４４との界面の屈折率差（ｎａｉ－ｎ１）より小さくなり、ｐ型層２０側から入射してくる光に対しては光の透過率をより向上させることができる。一方、ｉ型層２２に一旦入射した光が第２中間層４６とｎ型層２４との界面等で反射してｉ型層２２と第１中間層４４との界面に到達した場合、ｉ型層２２と第１中間層４４との界面の屈折率差（ｎａｉ－ｎ１）によって、ｉ型層２２への反射率を高めることができる。
　また、屈折率ｎ２に傾斜を設けることによって、ｎ型層２４と第２中間層４６との界面の屈折率差（ｎａｎ－ｎ２）はｉ型層２２と第２中間層４６との界面の屈折率差（ｎａｉ－ｎ２）より小さくなり、裏面電極層１６等で反射してｎ型層２４側から入射してくる光に対しては光の透過率を向上させることができる。一方、ｉ型層２２に一旦入射した光がｉ型層２２と第２中間層４６との界面に到達した場合、ｉ型層２２と第２中間層４６との界面の屈折率差（ｎａｉ－ｎ２）によって、ｉ型層３０への反射率を高めることができる。
　このようにして、トップセルとなるａ－Ｓｉユニット２０２のｉ型層２２での光の利用効率を高めることができる。
　ここで、ｐ型層２０との界面における第１中間層４４の屈折率ｎ１はｎ型層２４との界面における第２中間層４６の屈折率ｎ２よりも大きくすることが好適である。ｐ型層２０の屈折率ｎａｐとｎ型層２４の屈折率ｎａｎとは同程度の大きさであるので、ｐ型層２０と第１中間層４４との界面では、ｎ型層２４と第２中間層４６との界面よりもｉ型層２２への光の導入率を高めることができる。
　また、第１中間層４４及び第２中間層４６の屈折率ｎ１，ｎ２は、膜厚方向に連続的に傾斜させることに限定されるものではなく、図１６に示すように、階段状に変化させてもよい。
　また、第１中間層４４の膜厚ｄ１と第２中間層４６の膜厚ｄ２との関係は、第３の実施の形態の第１中間層４０及び第２中間層４２と同様とすることが好適である。
＜変形例６＞
　光電変換装置３０４は、図１７に示すように、第２中間層４６のみを設けて、第１中間層４４を設けない構成としてもよい。
　この場合、第２中間層４６の働きは、変形例２の光電変換装置３０４と同様である。第２中間層４６を設けることによりｉ型層２２への光の反射を高めることができ、トップセルとなるａ－Ｓｉユニット２０２での発電効率を高めることができる。
　なお、第２中間層４６を設けず、第１中間層４４のみを設ける構成としてもよい。この場合、第１中間層４４の働きは、変形例２の光電変換装置３０４と同様である。一方、第２中間層４６が設けられていないので、ｉ型層２２で吸収されなかった光は、ｎ型層２４、ボトムセルとなるμｃ－Ｓｉユニット２０４を通って裏面電極層１６まで到達して反射され、さらにボトムセルとなるμｃ－Ｓｉユニット２０４で吸収されなかったときにｉ型層２２へ戻される。その反射された光は、ｉ型層２２と第１中間層４４との界面に到達すると互いの屈折率差によって再び反射されｉ型層２２へ戻される。このようにして、第１中間層４４及び裏面電極層１６によって、トップセルとなるａ－Ｓｉユニット２０２及びボトムセルとなるμｃ－Ｓｉユニット２０４への光閉じ込め効果が得られる。
　さらに、第４の実施の形態における構成を適宜組み合わせた構成としてもよい。これにより、それぞれにおける光閉じ込め等の効果を相乗的に得ることができ、光電変換装置の発電効率をより高めることができる。
＜第５の実施の形態＞
　本願発明は、結晶系の光電変換装置に対して適用することができる。図１８は、単結晶シリコン層５０を備える光電変換装置３０６の構造を示す断面模式図である。
　光電変換装置３０６は、単結晶シリコン層５０の表面（第１面）に第１中間層５２、真性半導体層５４及び導電型半導体層５６を順次形成し、単結晶シリコン層５０の裏面（第２面）に第２中間層５８、真性半導体層６０及び導電型半導体層６２を形成した構造を有する。
　単結晶シリコン層５０は、ｎ型の単結晶シリコン（抵抗率＝約０．５～４Ωｃｍ）とすることが好適である。例えば、単結晶シリコン層５０は、１００ｍｍ角の正方形で、厚さ約１００～５００μｍとすることが好適である。
　単結晶シリコン層５０の表面（第１面）には第１中間層５２を形成する。第１中間層５２は、第２の実施の形態における第１中間層２８と同様に形成することができる。第１中間層５２上にはプラズマＣＶＤ法を用いてドープされていないアモルファスシリコン層である真性半導体層５４（膜厚：約５０～２００Å）及びｐ型ドーパントが添加されたｐ型アモルファスシリコン層である導電型半導体層５６（膜厚：約５０～１５０Å）を形成する。なお、真性半導体層５４及び導電型半導体層５６は、アモルファスシリコンとしたが、微結晶シリコンを用いてもよい。
　単結晶シリコン層５０の裏面（第２面）には第２中間層５８を形成する。第２中間層５８は、第２の実施の形態における第２中間層３２と同様に形成することができる。第２中間層５８上にはプラズマＣＶＤ法を用いてドープされていないアモルファスシリコン層である真性半導体層６０（膜厚：約５０～２００Å）及びｎ型ドーパントが添加されたｎ型アモルファスシリコン層である導電型半導体層６２（膜厚：約１００～５００Å）を形成する。なお、真性半導体層６０及び導電型半導体層６２は、アモルファスシリコンとしたが、微結晶シリコンを用いてもよい。
　導電型半導体層５６及び６２上には、これらと略同面積の透明導電層６４及び６６を形成する。さらに、透明導電層６４及び６６の上に、銀ペースト等からなる集電極６８及び７０を形成する。なお、光電変換装置３０６では、裏面（第２面）側においても透明導電層６６を採用しているので、裏面側に光が入射しても発電に寄与する。
　図１９は、光電変換装置３０６の各層の屈折率を示す。図１９に示すように、第１中間層５２の屈折率ｎ１及び第２中間層５８の屈折率ｎ２は、光閉じ込めの対象となる単結晶シリコン層５０の屈折率ｎｃｉよりも小さくする。また、第１中間層５２の屈折率ｎ１は、隣接する真性半導体層５４及び導電型半導体層５６の屈折率ｎｐｉよりも小さくする。ただし、第１中間層５２と単結晶シリコン層５０との屈折率の差（ｎｃｉ－ｎ１）は、第１中間層５２と真性半導体層５４及び導電型半導体層５６との屈折率の差（ｎｐｉ－ｎ１）よりも小さくなるようにする。また、第２中間層５８の屈折率ｎ２は、隣接する真性半導体層６０及び導電型半導体層６２の屈折率ｎｎｉよりも小さくする。ただし、第２中間層５８と単結晶シリコン層５０との屈折率の差（ｎｃｉ－ｎ２）は、第２中間層５８と真性半導体層６０及び導電型半導体層６２との屈折率の差（ｎｎｉ－ｎ２）よりも小さくなるようにする。
　これにより、図１９の矢印に示すように、第２の実施の形態と同様に光閉じ込め効果を高めることができる。また、第１中間層５２の屈折率ｎ１は第２中間層５８の屈折率ｎ２よりも大きくすることが好適である。これにより、第２の実施の形態と同様に、真性半導体層５４と第１中間層５２との界面では、真性半導体層６０と第２中間層５８との界面よりも単結晶シリコン層５０への光の導入率を高めることができる。
　また、第１中間層５２の膜厚ｄ１は第２中間層５８の膜厚ｄ２以下とすることが好適である。これにより、第２の実施の形態と同様に、単結晶シリコン層５０へ到達する光量を増加させることができ、光電変換装置３０６全体としての発電効率を高めることができる。また、単結晶シリコン層５０への光閉じ込め効果が高まり、光電変換装置３０６全体としての発電効率を高めることができる。
　また、第４の実施の形態と同様に、第１中間層５２の屈折率ｎ１及び第２中間層５８の屈折率ｎ２の少なくとも一方を膜厚方向に沿って傾斜状又は段差状にすることも好適である。第１中間層５２は、図２０に示すように、単結晶シリコン層５０側から真性半導体層５４側に向けて徐々に屈折率ｎ１が大きくなるように形成する。また、第２中間層５８は、図２０に示すように、単結晶シリコン層５０側から真性半導体層６０側に向けて徐々に屈折率ｎ２が大きくなるように形成する。このとき、第１中間層５２の屈折率ｎ１、真性半導体層５４の屈折率ｎｐｉ、第２中間層５８の屈折率ｎ２、真性半導体層６０の屈折率ｎｎｉの関係は、第４の実施の形態と同様にすることが好適である。これにより、単結晶シリコン層５０に対する光閉じ込め効果を向上させることができる。
　なお、第１中間層５２及び第２中間層５８は少なくとも一方を設けることによって光電変換装置の発電効率を向上させる効果を奏することができる。また、発電層である単結晶シリコン層５０を２層以上積層した光電変換装置においても単結晶シリコン層５０毎に第１中間層５２及び第２中間層５８を設けることによって光閉じ込め効果を得ることができる。
＜変形例７＞
　図２１は、単結晶シリコン層５０を備える光電変換装置３０８の構造を示す断面模式図である。光電変換装置３０８は、単結晶シリコン層５０の表面（第１面）に第１中間層７２、真性半導体層５４及び導電型半導体層５６を順次形成し、単結晶シリコン層５０の裏面（第２面）に第２中間層７４、真性半導体層６０及び導電型半導体層６２を形成した構造を有する。なお、第５の実施の形態と同じ構成には同じ符号を付して説明を省略する。
　単結晶シリコン層５０の表面（第１面）には第１中間層７２を形成する。単結晶シリコン層５０の裏面（第２面）には第２中間層７４を形成する。
　図２２は、光電変換装置３０８の各層の屈折率を示す。屈折率ｎ１に傾斜を設け、真性半導体層５４と第１中間層７２との界面の屈折率差（ｎｐｉ－ｎ１）を単結晶シリコン層５０と第１中間層７２との界面の屈折率差（ｎｃｉ－ｎ１）より小さくする。これにより、真性半導体層５４側から入射してくる光に対しては光の透過率をより向上させることができる。一方、単結晶シリコン層５０に一旦入射した光が真性半導体層６０と透明導電層６６との間等のいずれかの場所で反射して単結晶シリコン層５０と第１中間層７２との界面に到達した場合、単結晶シリコン層５０と第１中間層７２との界面の屈折率差（ｎｃｉ－ｎ１）によって、単結晶シリコン層５０への反射率を高めることができる。また、屈折率ｎ２に傾斜を設け、真性半導体層６０と第２中間層７４との界面の屈折率差（ｎｎｉ－ｎ２）を単結晶シリコン層５０と第２中間層７４との界面の屈折率差（ｎｃｉ－ｎ２）より小さくする。これにより、真性半導体層６０側から入射してくる光に対しては光の透過率を向上させることができる。一方、単結晶シリコン層５０に一旦入射した光が単結晶シリコン層５０と第２中間層７４との界面に到達した場合、単結晶シリコン層５０と第２中間層７４との界面の屈折率差（ｎｃｉ－ｎ２）によって、単結晶シリコン層５０への反射率を高めることができる。
　以上のように、第１中間層７２及び第２中間層７４を設けることによって、単結晶シリコン層５０への光閉じ込め効果を得ることができ、光の利用効率を高めることができる。
　なお、第１中間層７２の屈折率ｎ１は、真性半導体層５４との界面において真性半導体層５４の屈折率ｎｐｉと略等しくなるようにすることが好適である。第２中間層７４の屈折率ｎ２は、真性半導体層６０との界面において真性半導体層６０の屈折率ｎｎｉと略等しくなるようにすることが好適である。また、第１中間層７２の屈折率ｎ１及び第２中間層７４の屈折率ｎ２は、単結晶シリコン層５０との界面において膜質が低下しない程度にできるだけ小さくすることが好適である。
　また、第１中間層７２及び第２中間層７４の屈折率ｎ１，ｎ２は、膜厚方向に連続的に傾斜させることに限定されるものではなく、図２３に示すように、階段状に変化させてもよい。
　第１中間層７２及び第２中間層７４は少なくとも一方を設けることによって光電変換装置の発電効率を向上させる効果を奏することができる。また、発電層である単結晶シリコン層５０を２層以上積層した光電変換装置においても単結晶シリコン層５０毎に第１中間層７２又は第２中間層７４を設けることによって光閉じ込め効果を得ることができる。
（附記２）
　以上の第２から第１０の実施の形態の特徴の一部をまとめると、以下のとおりである。
　ｐ型層、ｉ型層、ｎ型層である半導体膜を積層した光電変換装置であって、ｉ型層に接し、ｉ型層より小さい屈折率の範囲内においてｉ型層に接する側からｉ型層に接しない側に向かって屈折率が大きくなる中間層を備える、光電変換装置である。
　ここで、中間層は、ｉ型層を挟むように配置された第１中間層及び第２中間層を備える。また、第１中間層は、第２中間層より光入射面に近く配置され、第２中間層のｉ型層に接する側の屈折率より第１中間層のｉ型層に接する側の屈折率が大きい。また、第１中間層は、第２中間層より光入射面に近く配置され、第２中間層以下の膜厚である。
　なお、第２から第５の実施の形態においても、μｃ－Ｓｉユニット２０４を構成するｉ型層３０と、ａ－Ｓｉユニット２０２を構成するｉ型層２２との間に配置される中間層を、第１の実施の形態における中間層のように、表面及び裏面において接触する層より低い屈折率を有する中間層とし、基板（透明絶縁基板１０）内においてμｃ－Ｓｉユニット２０４のｉ型層３０が低い結晶化率であるほど中間層の膜厚を薄くすることが好適である。
＜第６の実施の形態＞
　図２４は、第６の実施の形態における光電変換装置４００の構造を示す断面図である。本実施の形態における光電変換装置４００は、透明絶縁基板１０を光入射側として、光入射側から、透明導電層１２、トップセルとして広いバンドギャップを有するアモルファスシリコン光電変換ユニット（ａ－Ｓｉユニット）４０２、中間層１４、ボトムセルとしてａ－Ｓｉユニット４０２よりバンドギャップの狭い微結晶シリコン光電変換ユニット（μｃ－Ｓｉユニット）４０４、第１裏面電極層８０、第２裏面電極層８２、充填材８４及び保護膜８６を積層した構造を有している。
　以下、本発明の実施の形態における光電変換装置４００の構成及び製造方法について説明する。なお、上記実施の形態と同様の構成には同じ符合を付して説明を省略する。
　透明導電層１２上に、ｐ型層、ｉ型層、ｎ型層のシリコン系薄膜を順に積層してａ－Ｓｉユニット４０２を形成する。
　例えば、ｐ型層は、ボロンが高濃度にドープされた高吸収アモルファス炭化シリコン層（ｐ１層）と、高吸収アモルファス炭化シリコン層よりもボロンの濃度が低い低吸収アモルファス炭化シリコン層（ｐ２層）とを積層した構造とすることが好適である。このとき、基板温度は１８０℃、反応圧力は８０Ｐａの原料ガス供給下において電力密度１１ｍＷ／ｃｍ２で電力を供給したＲＦプラズマＣＶＤで成膜することが好適である。高吸収アモルファス炭化シリコン層（ｐ１層）の成膜時には、原料ガスは、シラン（ＳｉＨ４），メタン（ＣＨ４），水素（Ｈ２）及びジボラン（Ｂ２Ｈ６）をそれぞれ４０ｓｃｃｍ，８０ｓｃｃｍ，４００ｓｃｃｍ及び１２ｓｃｃｍ（１％希釈）で供給することが好適である。低吸収アモルファス炭化シリコン層（ｐ２層）の成膜時には、原料ガスは、シラン（ＳｉＨ４），メタン（ＣＨ４），水素（Ｈ２）及びジボラン（Ｂ２Ｈ６）をそれぞれ４０ｓｃｃｍ，８０ｓｃｃｍ，４００ｓｃｃｍ及び１ｓｃｃｍ（１％希釈）で供給することが好適である。高吸収アモルファス炭化シリコン層（ｐ１層）及び低吸収アモルファス炭化シリコン層（ｐ２層）の膜厚は、それぞれ７ｎｍ及び３ｎｍとすることが好適である。
　例えば、ｉ型層は、アモルファス炭化シリコン層であるトップセルバッファ層とアモルファスシリコン層である通常のｉ型層とを積層した構造とすることが好適である。このとき、トップセルバッファ層は、基板温度は１８０℃、反応圧力は８０Ｐａの原料ガス供給下において電力密度１１ｍＷ／ｃｍ２で電力を供給したＲＦプラズマＣＶＤで成膜することが好適である。トップセルバッファ層の成膜時には、原料ガスは、シラン（ＳｉＨ４），メタン（ＣＨ４）及び水素（Ｈ２）をそれぞれ２０ｓｃｃｍ，１０ｓｃｃｍ及び２０００ｓｃｃｍで供給することが好適である。トップセルバッファ層の膜厚は、１０ｎｍとすることが好適である。アモルファスシリコン層である通常のｉ型層は、基板温度は１８０℃、反応圧力は１００Ｐａの原料ガス供給下において電力密度１１ｍＷ／ｃｍ２で電力を供給したＲＦプラズマＣＶＤで成膜することが好適である。通常のｉ型層の成膜時には、原料ガスは、シラン（ＳｉＨ４）及び水素（Ｈ２）をそれぞれ３００及び１０００ｓｃｃｍで供給することが好適である。通常のｉ型層の膜厚は、３００ｎｍとすることが好適である。
　例えば、ｎ型層は、基板温度は１８０℃、反応圧力は２００Ｐａの原料ガス供給下において電力密度１１０ｍＷ／ｃｍ２で電力を供給したＲＦプラズマＣＶＤで成膜することが好適である。ｎ型層の成膜時には、原料ガスは、シラン（ＳｉＨ４），水素（Ｈ２）及びホスフィン（ＰＨ３）をそれぞれ１０ｓｃｃｍ，２０００ｓｃｃｍ及び５ｓｃｃｍ（１％希釈）で供給することが好適である。ｎ型層の膜厚は、２０ｎｍとすることが好適である。
　中間層１４上に、図２５の拡大断面図に示すように、ｐ型層８８、ｉ型層９０、ｎ型層９２を順に積層したμｃ－Ｓｉユニット４０４を形成する。
　ｐ型層８８は、中間層１４又はａ－Ｓｉユニット４０２のｎ型層上に形成される。本実施の形態では、微結晶シリコン層である第１のｐ型層８８ａとアモルファス層である第２のｐ型層８８ｂとの少なくとも２層を積層して構成する。アモルファス層は、アモルファスシリコン層（ａ－Ｓｉ）又はアモルファス炭化シリコン層（ａ－ＳｉＣ）とすることが好適である。
　第１のｐ型層８８ａは、膜厚５ｎｍ以上５０ｎｍ以下とすることが好適である。また、第２のｐ型層８８ｂをａ－Ｓｉ層とする場合には、膜厚１ｎｍ以上４．５ｎｍ以下とすることが好適である。第２のｐ型層８８ｂをａ－ＳｉＣ層とする場合には、膜厚１ｎｍ以上４．５ｎｍ以下とすることが好適である。
　第１のｐ型層８８ａ及び第２のｐ型層８８ｂの膜質は、シリコン含有ガス、炭素含有ガス、ｐ型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
　その後、第２のｐ型層８８ｂを酸化する処理を行う。例えば、第２のｐ型層８８ｂを形成した後、成膜ラインの真空層から透明絶縁基板１０を取り出し、大気中に暴露して酸化を行うことが好適である。酸化は、二次イオン質量分析（ＳＩＭＳ）において１×１０２０／ｃｍ３以上１×１０２２／ｃｍ３以下の酸素原子濃度が検出される程度に行うことが好適である。具体的には、カメカ社製のＳＩＭＳ分析装置（ＩＭＦ－４Ｆ）にて、真空度１×１０－７Ｔｏｒｒ以下において一次イオン種Ｃｓ＋を加速電圧１４．５ｋＶ及び一次イオン電流１５ｎＡで照射して行った際に１×１０２０／ｃｍ３以上１×１０２２／ｃｍ３以下の酸素原子濃度が検出されることが好適である。
　このように、第２のｐ型層８８ｂを形成した後に酸化処理することによって、第２のｐ型層８８ｂの表面層が酸化され、第２のｐ型層８８ｂ上に形成されるｉ型層９０との界面における界面準位（欠陥準位）が低減され、光電変換装置４００の出力電圧が向上する。
　また、ｐ型層８８ｂを大気中に暴露して酸化処理を行う方法は、トップセルであるａ－Ｓｉユニット４０２の形成装置１台当りに一度に処理できる枚数が多く、ボトムセルであるμｃ－Ｓｉユニット４０４の形成装置１台当りに一度に処理枚数が少ない場合に特に効果的である。すなわち、ａ－Ｓｉユニット４０２の形成装置によってａ－Ｓｉユニット及びｐ型層８８ｂを形成した後、ａ－Ｓｉユニット４０２の形成装置から一旦取り出して大気に暴露することによって、μｃ－Ｓｉユニット４０４の形成装置に導入するまでの時間をタクトタイムの調整時間として利用することができるからである。また、一度に処理できる枚数の多いａ－Ｓｉユニット４０２の形成装置で多くの層を形成することによって、μｃ－Ｓｉユニット４０４の形成装置を増やすことなく、形成装置の稼働効率を向上させることができる。
　また、ｐ型層８８ｂの膜厚を１ｎｍ未満にするとｐ型層８８ｂを設けることによる効果が十分に得られず、４．５ｎｍより大きくするとｐ型層８８の直列抵抗が大きくなって短絡電流やフィルファクタの低下を招くおそれがある。
　さらに、ｐ型層８８ｂとしてａ－ＳｉＣ層を適用することによって、ａ－Ｓｉ層を適用するよりもワイドバンドギャップ化することができる。これによって、光電変換装置４００の開放電圧をより高めることができると共に、ｐ型層８８における光吸収の損失も低減できるので短絡電流も向上する。
　ｐ型層８８上にはｉ型層９０を形成する。ｉ型層９０は、ｐ型層８８上に形成された主にドープされていない膜厚０．５μｍ以上５μｍ以下の微結晶シリコン膜とする。ｉ型層９０は、μｃ－Ｓｉユニット４０４の発電層となる層である。
　本実施の形態においてｉ型層９０は、ｐ型層８８に接するようにバッファ層９０ａを形成し、バッファ層９０ａ上に主発電層９０ｂを形成した構成を有することが好適である。バッファ層９０ａは、主発電層９０ｂの成膜条件よりも高い結晶化率となる成膜条件で成膜する。すなわち、ガラス基板等に単膜として成膜したときにバッファ層９０ａは主発電層９０ｂよりも結晶化率が高くなる成膜条件で形成する。なお、バッファ層９０ａは、ｐ型ドーパントを添加したｐ型層としてもよい。
　具体的には、バッファ層９０ａは、水素（Ｈ２）／シラン（ＳｉＨ４）希釈比が１３０以上８００以下の混合ガスを圧力２００Ｐａで導入し、１３．５６ＭＨｚのＲＦプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は８０℃以上２５０℃以下とし、プラズマに対する導入電力は３０ｍＷ／ｃｍ２以上１０００ｍＷ／ｃｍ２以下とすることが好適である。主発電層９０ｂは、水素（Ｈ２）／シラン（ＳｉＨ４）希釈比が３０以上２００以下の混合ガスを圧力６００Ｐａで導入し、１３．５６ＭＨｚのＲＦプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は８０℃以上２５０℃以下とし、プラズマに対する導入電力は３０ｍＷ／ｃｍ２以上３０００ｍＷ／ｃｍ２以下とすることが好適である。なお、２７ＭＨｚ等のＶＨＦプラズマを用いて成膜してもよい。
　バッファ層９０ａを設けることによって、ｉ型層９０におけるｐ型層８８界面近傍の結晶化率が高まり、μｃ－Ｓｉユニット４０４の発電層となるｉ型層９０全体の結晶化率も高めることとなり、光電変換装置４００の光電変換効率を向上させることができる。
　バッファ層９０ａの膜厚は８ｎｍ以上１００ｎｍ以下とすることが好適である。膜厚が８ｎｍ未満ではバッファ層９０ａを挿入した効果が十分でなく、１００ｎｍより大きいとフィルファクタＦＦ等の光電変換特性の低下を招くおそれがある。
　さらに、図２６の拡大断面図に示すように、微結晶シリコン層であるバッファ層９０ａに加えて、ｐ型層８８とバッファ層９０ａとの間にアモルファスシリコン層であるバッファ層９０ｃを設けることも好適である。バッファ層９０ｃは、一般的なアモルファスシリコン層の成膜条件で形成すればよく、例えば、水素（Ｈ２）／シラン（ＳｉＨ４）希釈比が１０以下の混合ガスを圧力１００Ｐａで導入し、１３．５６ＭＨｚのＲＦプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は８０℃以上２５０℃以下とし、プラズマに対する導入電力は５ｍＷ／ｃｍ２以上１００ｍＷ／ｃｍ２以下とすることが好適である。バッファ層９０ｃの膜厚は１ｎｍ以上５ｎｍ以下とすることが好適である。
　ｐ型層８８とバッファ層９０ａとの間にアモルファスシリコン層であるバッファ層９０ｃを下地として設けることによって、ｐ型層８８の影響を受けることなくバッファ層９０ａの結晶化率を高めることができる。これによって、μｃ－Ｓｉユニット４０４の直列抵抗を低下させ、短絡電流を向上させることができる。
　ただし、ｐ型層８８を２層にする構成並びにｉ型層９０にバッファ層９０ａ及び９０ｃを設ける構成は少なくとも一方を適用すればよい。もちろん、両方の構成を同時に適用することによって、両方の作用・効果を得ることができる。
　ｎ型層９２は、ｉ型層９０上に形成される。ｎ型層９２は、ｎ型ドーパント（リン等）をドープした膜厚５ｎｍ以上５０ｎｍ以下のｎ型微結晶シリコン層（ｎ型μｃ－Ｓｉ：Ｈ）とする。ただし、μｃ－Ｓｉユニット４０４はこれに限定されるものではなく、発電層として以下に説明するｉ型微結晶シリコン層（ｉ型μｃ－Ｓｉ：Ｈ）が用いられるものであればよい。
　μｃ－Ｓｉユニット４０４上に、第１裏面電極層８０、第２裏面電極層８２として反射性金属と透明導電性酸化物（ＴＣＯ）との積層構造を形成する。第１裏面電極層８０としては、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（ＩＴＯ）等の透明導電性酸化物（ＴＣＯ）が用いられる。ＴＣＯは、例えば、スパッタリング等により形成することができる。また、第２裏面電極層８２としては、銀（Ａｇ）、アルミニウム（Ａｌ）等の金属が使用できる。第１裏面電極層８０及び第２裏面電極層８２は、合わせて１μｍ程度の膜厚とすることが好適である。第１裏面電極層８０及び第２裏面電極層８２の少なくとも一方には、光閉じ込め効果を高めるための凹凸を設けることが好適である。
　さらに、充填材８４によって第２裏面電極層８２の表面を保護膜８６で被う。充填材８４及び保護膜８６は、ＥＶＡ、ポリイミド等の樹脂材料とすることができる。これによって、光電変換装置４００の発電層への水分の浸入等を防ぐことができる。
＜実施例＞
　以下、本実施の形態の実施例及び比較例を示す。
（比較例１）
　透明絶縁基板１０として、３３ｃｍ×４３ｃｍ角，４ｍｍ厚のガラス基板を用いた。透明絶縁基板１０上に、熱ＣＶＤにより透明導電層１２として表面に凹凸形状を有する６００ｎｍ厚のＳｎＯ２を形成した。この後、透明導電層１２をＹＡＧレーザにて短冊状にパターニングした。ＹＡＧレーザは、波長１０６４ｎｍ、エネルギー密度１３Ｊ／ｃｍ２、パルス周波数３ｋＨｚのものを用いた。
　次に、ａ－Ｓｉユニット４０２のｐ型層，ｉ型層及びｎ型層を順に積層した。ａ－Ｓｉユニット４０２のｐ型層，ｉ型層及びｎ型層は、表４に示す成膜条件において形成した。その後、透明絶縁基板１０を成膜室から大気中に取り出し、ａ－Ｓｉユニット４０２のｎ型層を大気に暴露して酸化させた。なお、以下の説明においてジボラン（Ｂ２Ｈ６）及びホスフィン（ＰＨ３）は水素ベースで１％の濃度のガスの流量で示す。
Figure JPOXMLDOC01-appb-T000004
　次に、ａ－Ｓｉユニット４０２のｎ型層上に、μｃ－Ｓｉユニット４０４を形成した。μｃ－Ｓｉユニット４０４のｐ型層８８，ｉ型層９０及びｎ型層９２は、表５に示す成膜条件において形成した。
Figure JPOXMLDOC01-appb-T000005
　この後、透明導電層１２のパターンニング位置から５０μｍ横の位置にＹＡＧレーザを照射し、ａ－Ｓｉユニット４０２及びμｃ－Ｓｉユニット４０４を短冊状にパターニングした。ＹＡＧレーザは、エネルギー密度０．７Ｊ／ｃｍ２、パルス周波数３ｋＨｚのものを用いた。
　次に、第１裏面電極層８０としてＺｎＯ膜をスパッタリングにより形成し、第２裏面電極層８２としてＡｇ電極をスパッタリングにより形成した。この後、ａ－Ｓｉユニット４０２及びμｃ－Ｓｉユニット４０４のパターンニング位置から５０μｍ横の位置にＹＡＧレーザを照射し、第１裏面電極層８０、第２裏面電極層８２を短冊状にパターニングした。ＹＡＧレーザは、エネルギー密度０．７Ｊ／ｃｍ２、パルス周波数４ｋＨｚのものを用いた。
（比較例２）
　透明絶縁基板１０上に比較例１と同様に透明導電層１２を形成し、ＹＡＧレーザにて短冊状にパターニングした。次に、ａ－Ｓｉユニット４０２のｐ型層，ｉ型層及びｎ型層を順に積層した。ａ－Ｓｉユニット４０２のｐ型層，ｉ型層及びｎ型層は、表６に示す成膜条件において形成した。その後、透明絶縁基板１０を成膜室から大気中に取り出すことなく、表６に示す条件で、μｃ－Ｓｉユニット４０４のｐ型層８８を単層として形成した。
Figure JPOXMLDOC01-appb-T000006
　次に、透明絶縁基板１０を成膜室から大気中に取り出し、単層として形成されたμｃ－Ｓｉユニット４０４のｐ型層８８を大気に暴露して酸化させた。続いて、酸化させたμｃ－Ｓｉユニット４０４のｐ型層８８上にμｃ－Ｓｉユニット４０４を形成した。μｃ－Ｓｉユニット４０４のｉ型層９０及びｎ型層９２は、表７に示す成膜条件において形成した。
Figure JPOXMLDOC01-appb-T000007
　この後、比較例１と同様に、第１裏面電極層８０，第２裏面電極層８２の形成やパターンニングを行った。
（実施例１）
　透明絶縁基板１０上に比較例１と同様に透明導電層１２を形成し、ＹＡＧレーザにて短冊状にパターニングした。次に、ａ－Ｓｉユニット４０２のｐ型層，ｉ型層及びｎ型層を順に積層した。ａ－Ｓｉユニット４０２のｐ型層，ｉ型層及びｎ型層は、表８に示す成膜条件において形成した。その後、透明絶縁基板１０を成膜室から大気中に取り出すことなく、表８に示す条件で、μｃ－Ｓｉユニット４０４の第１のｐ型層８８ａ及び第２のｐ型層８８ｂを形成した。
Figure JPOXMLDOC01-appb-T000008
　次に、透明絶縁基板１０を成膜室から大気中に取り出し、μｃ－Ｓｉユニット４０４の第２のｐ型層８８ｂを大気に暴露して酸化させた。続いて、酸化させた第２のｐ型層８８ｂ上にμｃ－Ｓｉユニット４０４を形成した。μｃ－Ｓｉユニット４０４のｉ型層９０及びｎ型層９２は、比較例２と同様に表７に示す成膜条件において形成した。この後、比較例１と同様に、第１裏面電極層８０，第２裏面電極層８２の形成やパターンニングを行った。
（実施例２）
　透明絶縁基板１０上に実施例１と同様に透明導電層１２，ａ－Ｓｉユニット４０２のｐ型層，ｉ型層及びｎ型層並びにμｃ－Ｓｉユニット４０４の第１のｐ型層８８ａ及び第２のｐ型層８８ｂを形成した。次に、透明絶縁基板１０を成膜室から大気中に取り出し、μｃ－Ｓｉユニット４０４の第２のｐ型層８８ｂを大気に暴露して酸化させた。
　続いて、酸化させた第２のｐ型層８８ｂ上にμｃ－Ｓｉユニット４０４を形成した。μｃ－Ｓｉユニット４０４のバッファ層９０ａ及び主発電層９０ｂを積層してｉ型層９０を形成し、ｉ型層９０上にｎ型層９２を形成した。ｉ型層９０及びｎ型層９２は、表９に示す成膜条件において形成した。この後、比較例１と同様に、第１裏面電極層８０，第２裏面電極層８２の形成やパターンニングを行った。
Figure JPOXMLDOC01-appb-T000009
（実施例３）
　透明絶縁基板１０上に実施例１と同様に透明導電層１２並びにａ－Ｓｉユニット４０２のｐ型層，ｉ型層及びｎ型層を形成した。さらに、表１０に示すように、μｃ－Ｓｉユニット４０４の第１のｐ型層８８ａ及び第２のｐ型層８８ｂを形成した。ここで、第２のｐ型層８８ｂはアモルファス炭化シリコン層とした。次に、透明絶縁基板１０を成膜室から大気中に取り出し、μｃ－Ｓｉユニット４０４の第２のｐ型層８８ｂを大気に暴露して酸化させた。
Figure JPOXMLDOC01-appb-T000010
　続いて、酸化させた第２のｐ型層８８ｂ上にμｃ－Ｓｉユニット４０４を形成した。μｃ－Ｓｉユニット４０４は、実施例２と同様に表９の成膜条件でｉ型層９０及びｎ型層９２を形成した。この後、比較例１と同様に、第１裏面電極層８０，第２裏面電極層８２の形成やパターンニングを行った。
（実施例４）
　透明絶縁基板１０上に実施例３と同様に透明導電層１２，ａ－Ｓｉユニット４０２のｐ型層，ｉ型層及びｎ型層並びにμｃ－Ｓｉユニット４０４の第１のｐ型層８８ａ及び第２のｐ型層８８ｂを形成した。次に、透明絶縁基板１０を成膜室から大気中に取り出し、μｃ－Ｓｉユニット４０４の第２のｐ型層８８ｂを大気に暴露して酸化させた。
　続いて、酸化させた第２のｐ型層８８ｂ上にμｃ－Ｓｉユニット４０４を形成した。μｃ－Ｓｉユニット４０４のバッファ層９０ａ，バッファ層９０ｃ及び主発電層９０ｂを積層してｉ型層９０を形成し、ｉ型層９０上にｎ型層９２を形成した。ｉ型層９０及びｎ型層９２は、表１１に示す成膜条件において形成した。この後、比較例１と同様に、第１裏面電極層８０，第２裏面電極層８２の形成やパターンニングを行った。
Figure JPOXMLDOC01-appb-T000011
（実施例５）
　透明絶縁基板１０上に実施例３と同様に透明導電層１２，ａ－Ｓｉユニット４０２のｐ型層，ｉ型層及びｎ型層並びにμｃ－Ｓｉユニット４０４の第１のｐ型層８８ａ及び第２のｐ型層８８ｂを形成した。次に、透明絶縁基板１０を成膜室から大気中に取り出し、μｃ－Ｓｉユニット４０４の第２のｐ型層８８ｂを大気に暴露して酸化させた。
　続いて、酸化させた第２のｐ型層８８ｂ上にμｃ－Ｓｉユニット４０４を形成した。μｃ－Ｓｉユニット４０４は、表１２に示す成膜条件において、第２のｐ型層８８ｂ上にバッファ層９０ａ及び主発電層９０ｂを積層してｉ型層９０を形成し、ｉ型層９０上にｎ型層９２を形成した。ここでは、バッファ層９０ａにｐ型のドーパントであるボロンを添加してｐ型層として形成した。この後、比較例１と同様に、第１裏面電極層８０，第２裏面電極層８２の形成やパターンニングを行った。
Figure JPOXMLDOC01-appb-T000012
（実施例６）
　実施例３において第２のｐ型層８８ｂの膜厚依存性を調べ実施例６とした。第２のｐ型層８８ｂを設けない場合に加えて、第２のｐ型層８８ｂの膜厚を１ｎｍ～１０ｎｍまで変化させた場合の光電変換効率を測定した。
（実施例７）
　実施例３においてバッファ層９０ａの膜厚依存性を調べ実施例７とした。バッファ層９０ａを設けない場合に加えて、バッファ層９０ａの膜厚を３００ｎｍまで変化させた場合の光電変換効率を測定した。
（実施例８）
　実施例３においてバッファ層９０ａの形成時の水素（Ｈ２）／シラン（ＳｉＨ４）希釈比依存性を調べ実施例８とした。水素（Ｈ２）／シラン（ＳｉＨ４）希釈比は５０～４００の範囲で変化させた。
（比較例３）
　透明絶縁基板１０上に比較例１と同様に透明導電層１２を形成し、ＹＡＧレーザにて短冊状にパターニングした。次に、ａ－Ｓｉユニット４０２を形成せず、表５に示す成膜条件でμｃ－Ｓｉユニット４０４のｐ型層８８、ｉ型層９０及びｎ型層９２を形成した。この後、比較例１と同様に、第１裏面電極層８０，第２裏面電極層８２の形成やパターンニングを行った。
（実施例９）
　透明絶縁基板１０上に比較例１と同様に透明導電層１２を形成し、ＹＡＧレーザにて短冊状にパターニングした。次に、ａ－Ｓｉユニット４０２を形成せず、表１０に示す成膜条件で第１のｐ型層８８ａ及び第２のｐ型層８８ｂを形成し、第２のｐ型層８８ｂを大気に暴露して酸化した後、表９に示す成膜条件でμｃ－Ｓｉユニット４０４のｉ型層９０及びｎ型層９２を形成した。この後、比較例１と同様に、第１裏面電極層８０，第２裏面電極層８２の形成やパターンニングを行った。
（実施例１０）
　透明絶縁基板１０上に比較例１と同様に透明導電層１２を形成し、ＹＡＧレーザにて短冊状にパターニングした。次に、比較例１と同様にａ－Ｓｉユニット４０２を形成した。その後、一度大気に取り出した後、表１３に示すように、μｃ－Ｓｉユニット４０４のｐ型層８８を形成した。ｐ型層８８は、ｐ型結晶質シリコン半導体であるｐ型層８８ａを形成した後、ｐ型のアモルファス炭化シリコン半導体であるｐ型層８８ｂを形成した。続いてｉ型の微結晶シリコン層(バッファ層９０ａ)およびｉ型微結晶シリコンの発電層９０ｂおよびｎ型結晶質シリコンであるｎ型層９２を形成した。その後、比較例１と同様に、第１裏面電極層８０，第２裏面電極層８２の形成やパターンニングを行った。
Figure JPOXMLDOC01-appb-T000013
　表１４に、比較例１及び２並びに実施例１～５の光電変換装置について開放電圧Ｖｏｃ，短絡電流密度Ｊｓｃ，フィルファクタＦＦ及び光電変換効率ηを測定した結果を示す。表１４では、比較例１の測定結果を１として、比較例２及び実施例１～５の測定結果を規格化して示している。
Figure JPOXMLDOC01-appb-T000014
　実施例１では、比較例１及び２に対して短絡電流密度Ｊｓｃ及びフィルファクタＦＦは低下するものの、開放電圧Ｖｏｃが１％上昇しており、第２のｐ型層８８ｂを挿入した効果が得られている。また、実施例２では、μｃ－Ｓｉユニット４０４のｉ型層９０にバッファ層９０ａを挿入することによって、開放電圧Ｖｏｃの向上に加えて、フィルファクタＦＦの低下も抑制され、光電変換効率ηは比較例１に対して５％向上した。また、実施例３では、実施例２に比べて開放電圧Ｖｏｃ及び短絡電流密度Ｊｓｃが増加し、光電変換効率ηは比較例１に比べて７％向上した。また、実施例４では、実施例３に比べて短絡電流密度Ｊｓｃが増加し、光電変換効率ηは比較例１に対して１０％向上した。また、実施例５では、比較例１に対して開放電圧Ｖｏｃ及び短絡電流密度Ｊｓｃが増加し、光電変換効率ηは比較例１に対して５％向上した。
　また、実施例６における第２のｐ型層８８ｂの膜厚依存性は、図２７に示すように、膜厚が１ｎｍ以上４．５ｎｍ以下の範囲において光電変換効率ηは最大値の９０％以上となり、光電変換効率として高い値を示した。膜厚が４．５ｎｍより大きくなると、光電変換装置の直列抵抗値が大きくなり、特性は低下した。
　また、実施例７におけるバッファ層９０ａの膜厚依存性は、図２８に示すように、膜厚が３０ｎｍのときに光電変換効率ηが最大となり、膜厚が１０ｎｍ以上５０ｎｍ以下の範囲において高い値を示した。また、膜厚が８ｎｍ以上１００ｎｍ以下の範囲では光電変換効率ηは最大値の９０％以上を維持し、十分な特性向上が得られた。
　また、実施例８におけるバッファ層９０ａの形成時の水素（Ｈ２）／シラン（ＳｉＨ４）希釈比依存性は、図２９に示すように、希釈比が２５０倍付近で光電変換効率ηが最大となった。また、希釈比が１３０倍以上で光電変換効率ηは最大値の９０％程度以上を維持し、十分な特性向上が得られた。一方、希釈比が８００倍より大きくなるとバッファ層９０ａの膜厚と生産のタクトタイムとの関係から十分な成膜速度が得られなくなるので、希釈比は８００倍以下とすることが好適である。
　また、表１５に、比較例３及び実施例９の光電変換装置について開放電圧Ｖｏｃ，短絡電流密度Ｊｓｃ，フィルファクタＦＦ及び光電変換効率ηを測定した結果を示す。表１５では、比較例３の測定結果を１として、実施例９の測定結果を規格化して示している。
Figure JPOXMLDOC01-appb-T000015
　実施例９では、比較例３に比べて開放電圧Ｖｏｃ及び短絡電流密度Ｊｓｃが増加し、光電変換効率ηは比較例３に対して６％向上した。このように、本発明はａ－Ｓｉユニット４０２とμｃ－Ｓｉユニット４０４とのタンデム型の光電変換装置のみならず、μｃ－Ｓｉユニット４０４のみで構成されるシングル型の光電変換装置においても有効である。
　実施例１０では、比較例１に比べて開放電圧Ｖｏｃ及び短絡電流密度Ｊｓｃが増加し、光電変換効率ηは比較例１に対して３％向上した。このように、ａ－Ｓｉユニット４０２を形成後に大気暴露し、μｃ－Ｓｉユニット４０４のｐ型層としてｐ型結晶質シリコン半導体層を形成した後、ｐ型のアモルファス炭化シリコン半導体層を形成し、続いてｉ型の微結晶シリコン層(バッファ層)を形成した場合であっても本発明は有効である。
Figure JPOXMLDOC01-appb-T000016
　なお、第６の実施の形態においても、第１の実施の形態のように、表面及び裏面において接触する層より低い屈折率を有する中間層１４とし、基板（透明絶縁基板１０）内においてμｃ－Ｓｉユニット４０４のｉ型層が低い結晶化率であるほど中間層１４の膜厚を薄くすることが好適である。
（附記３）
　以上の第６の実施の形態をまとめると、以下のとおりである。
　ｐ型のドーパントを含むｐ型層、発電層となる微結晶シリコン層であるｉ型層及びｎ型のドーパントを含むｎ型層を積層した光電変換ユニットを含む光電変換装置であって、ｐ型層は、微結晶シリコン層である第１のｐ型層と、微結晶シリコンｐ型層とｉ型層との間に配置されたアモルファスシリコンｐ型層及びアモルファス炭化シリコンｐ型層の少なくとも一方を含む第２のｐ型層と、の積層構造を有する、光電変換装置である。
　ここで、第２のｐ型層は、ｉ型層側に酸化層を備える。また、第２のｐ型層とｉ型層との間に、ｉ型層より結晶性が高くなる条件で成膜された微結晶シリコン層を含むバッファ層を備える。また、第２のｐ型層とｉ型層との間に、アモルファスシリコン層と、ｉ型層より結晶性が高くなる条件で成膜された微結晶シリコン層と、の積層構造を含むバッファ層を備える。また、第２のｐ型層の膜厚は、１ｎｍ以上４．５ｎｍ以下である。また、バッファ層の膜厚は、８ｎｍ以上１００ｎｍ以下である。また、ｉ型層の光入射側に、発電層となるアモルファスシリコン層を積層している。
　ｐ型のドーパントを含むｐ型層、発電層となる微結晶シリコン層であるｉ型層及びｎ型のドーパントを含むｎ型層を積層した光電変換ユニットを含む光電変換装置の製造方法であって、ｐ型層として、微結晶シリコン層である第１のｐ型層を形成し、微結晶シリコンｐ型層とｉ型層との間にアモルファスシリコンｐ型層及びアモルファス炭化シリコンｐ型層の少なくとも一方を含む第２のｐ型層を形成する工程と、第２のｐ型層のｉ型層側を酸化する工程と、を備える、光電変換装置の製造方法である。
　ここで、第２のｐ型層のｉ型層側を酸化する工程は、ｐ型層を形成後に大気暴露する工程である。また、第２のｐ型層とｉ型層との間に、ｉ型層より結晶性が高くなる条件で成膜された微結晶シリコン層を含むバッファ層を形成する工程を備える。また、第２のｐ型層とｉ型層との間に、アモルファスシリコン層と、ｉ型層より結晶性が高くなる条件で成膜された微結晶シリコン層と、の積層構造を含むバッファ層を形成する工程を備える。また、ｉ型層の光入射側に、発電層となるアモルファスシリコン層である第２のｉ型層を積層した光電変換ユニットを含み、第１のｐ型層及び第２のｐ型層を形成する工程の前に、第２のｉ型層を形成する工程を更に備え、第２のｉ型層を形成する工程と、第１のｐ型層及び第２のｐ型層を形成する工程と、の間に、既に形成された層を大気に暴露する工程を含まない。
＜第７の実施の形態＞
　図３０は、第７の実施の形態における光電変換装置５００の構造を示す断面図である。本実施の形態における光電変換装置５００は、透明絶縁基板１０を光入射側として、光入射側から、透明導電層１２、トップセルとして広いバンドギャップを有するアモルファスシリコン光電変換ユニット（ａ－Ｓｉユニット）５０２、中間層１４、ボトムセルとしてａ－Ｓｉユニット５０２よりバンドギャップの狭い微結晶シリコン光電変換ユニット（μｃ－Ｓｉユニット）５０４、第１裏面電極層８０、第２裏面電極層８２、充填材８４及び保護膜８６を積層した構造を有している。
　以下、本発明の実施の形態における光電変換装置５００の構成及び製造方法について説明する。なお、第６の実施の形態と同様の構成については同一の符合を付して説明を省略する。
　透明導電層１２上に、ｐ型層、ｉ型層、ｎ型層のシリコン系薄膜を順に積層してａ－Ｓｉユニット５０２を形成する。ａ－Ｓｉユニット５０２は、ａ－Ｓｉユニット１０２と同様に形成すればよい。
　中間層１４上に、図３１の拡大断面図に示すように、ｐ型層９４、ｉ型層９６、ｎ型層９８を順に積層したμｃ－Ｓｉユニット５０４を形成する。
　ｐ型層９４は、中間層１４又はａ－Ｓｉユニット５０２のｎ型層上に形成される。ｐ型層９４は、微結晶シリコン（μｃ－Ｓｉ）層や微結晶炭化シリコン（μｃ－ＳｉＣ）層とすることが好適である。また、ｐ型層９４は、アモルファスシリコン（ａ－Ｓｉ）層等のアモルファス層としてもよい。ｐ型層９４は、ｐ型ドーパント（ボロン等）をドープし、膜厚５ｎｍ以上５０ｎｍ以下とすることが好適である。ｐ型層９４の膜質は、シリコン含有ガス、炭素含有ガス、ｐ型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
　ｐ型層９４上にはｉ型層９６を形成する。ｉ型層９６は、ｐ型層９４上に形成されたドープされていない膜厚０．５μｍ以上５μｍ以下の微結晶シリコン層又は微結晶炭化シリコン層とする。ｉ型層９６は、μｃ－Ｓｉユニット５０４の発電層となる。
　１つの実施の形態においてｉ型層９６は、ｐ型層９４に接するように第１のｉ型層９６ａを形成し、第１のｉ型層９６ａ上に第２のｉ型層９６ｂを積層する。
　第１のｉ型層９６ａは、ｉ型層９６の初期層となる層であり、第２のｉ型層９６ｂよりもワイドバンドギャップである微結晶炭化シリコン（μｃ－ＳｉＣ）層とする。第１のｉ型層９６ａは、メタン（ＣＨ４）／シラン（ＳｉＨ４）比が１／１０以上１／６以下の原料ガスを水素（Ｈ２）で５０以上３００以下倍に希釈した混合ガスを圧力１３３Ｐａ以上４０００Ｐａ以下で導入してプラズマ成膜法によって形成することが好適である。このような条件により、第１のｉ型層９６ａに含有される炭素の濃度は１×１０２１／ｃｍ３以上３×１０２１／ｃｍ３以下の範囲とすることが好適である。第１のｉ型層９６ａに含有される炭素の濃度は、二次イオン分析装置により光電変換装置５００の膜厚方向に測定することによって測定することができる。プラズマ成膜法としては、２７．１２ＭＨｚ以上６０ＭＨｚ以下のＲＦプラズマ成膜法を適用することが好適である。また、成膜時の基板温度は１５０℃以上２３０℃以下とし、プラズマに対する導入電力は１００ｍＷ／ｃｍ２以上２０００ｍＷ／ｃｍ２以下とすることが好適である。
　第２のｉ型層９６ｂは、第１のｉ型層９６ａよりもナローバンドギャップである微結晶シリコン（μｃ－Ｓｉ）層とする。第２のｉ型層９６ｂは、シラン（ＳｉＨ４）を原料ガスとして水素（Ｈ２）で０．００５以上０．１以下倍に希釈した混合ガスを圧力１３３０Ｐａ以上４０００Ｐａ以下で導入してプラズマ成膜法によって形成することが好適である。プラズマ成膜法としては、２７．１２ＭＨｚ以上６０ＭＨｚ以下のＲＦプラズマ成膜法を適用することが好適である。また、成膜時の基板温度は１６０℃以上２３０℃以下とし、プラズマに対する導入電力は１００ｍＷ／ｃｍ２以上２０００ｍＷ／ｃｍ２以下とすることが好適である。
　第１のｉ型層９６ａの膜厚は、５０ｎｍ以上３００ｎｍ以下とすることが好適である。ｐ型層９４との界面側に比較的厚いワイドバンドギャップの第１のｉ型層９６ａを設けることによって、フィルファクタを低下させることなくμｃ－Ｓｉユニット５０４の開放電圧を上昇させることができる。これによって、光電変換装置５００の光電変換効率を向上させることができる。第１のｉ型層９６ａの膜厚を５０ｎｍ未満とした場合には光電変換装置５００の開放電圧又は短絡電流の十分な向上が得られず、膜厚を３００ｎｍより大きくした場合にはｉ型層９６の直列抵抗が大きくなり過ぎて短絡電流やフィルファクタを低下させる可能性がある。
　なお、別の実施の形態においてｉ型層９６は、図３２に示すように、ｐ型層９４に接するように第２のｉ型層９６ｂを形成し、第２のｉ型層９６ｂ上に第１のｉ型層９６ａを積層してもよい。これにより、短絡電流を向上させることができる。
　ｎ型層９８は、ｉ型層９６上に形成される。ｎ型層９８は、ｎ型ドーパント（リン等）をドープした膜厚５ｎｍ以上５０ｎｍ以下ｎ型微結晶シリコン層（ｎ型μｃ－Ｓｉ：Ｈ）とする。ただし、μｃ－Ｓｉユニット５０４はこれに限定されるものではなく、発電層として以下に説明するｉ型微結晶シリコン層（ｉ型μｃ－Ｓｉ：Ｈ）が用いられるものであればよい。
　μｃ－Ｓｉユニット５０４上に、第１裏面電極層８０、第２裏面電極層８２として反射性金属と透明導電性酸化物（ＴＣＯ）との積層構造を形成する。さらに、充填材８４によって第２裏面電極層８２の表面を保護膜８６で被う。
＜実施例＞
　以下、本実施の形態の実施例及び比較例を示す。
（実施例１１～１４）
　透明絶縁基板１０として、５５ｃｍ×６５ｃｍ角，４ｍｍ厚のガラス基板を用いた。透明絶縁基板１０上に、熱ＣＶＤにより透明導電層１２として表面に凹凸形状を有する６００ｎｍ厚のＳｎＯ２を形成した。この後、透明導電層１２をＹＡＧレーザにて短冊状にパターニングした。ＹＡＧレーザは、波長１０６４ｎｍ、エネルギー密度１３Ｊ／ｃｍ３、パルス周波数３ｋＨｚのものを用いた。
　次に、ａ－Ｓｉユニット５０２のｐ型層，ｉ型層及びｎ型層を順に積層した。ａ－Ｓｉユニット５０２のｐ型層，ｉ型層及びｎ型層は、表１７に示す成膜条件において形成した。次に、ａ－Ｓｉユニット５０２のｎ型層上に、μｃ－Ｓｉユニット５０４を形成した。μｃ－Ｓｉユニット５０４のｐ型層９４，ｉ型層９６及びｎ型層９８は、表１８に示す成膜条件において形成した。ｉ型層９６は、第１のｉ型層９６ａをｐ型層９４上に５０ｎｍ，１００ｎｍ，２００ｎｍ及び３００ｎｍの膜厚で形成し、第１のｉ型層９６ａと第２のｉ型層９６ｂの合計の膜厚が２μｍとなるように第２のｉ型層９６ｂの膜厚を調整して第１のｉ型層９６ａ上に形成した。
Figure JPOXMLDOC01-appb-T000017
Figure JPOXMLDOC01-appb-T000018
　この後、透明導電層１２のパターンニング位置から５０μｍ横の位置にＹＡＧレーザを照射し、ａ－Ｓｉユニット５０２及びμｃ－Ｓｉユニット５０４を短冊状にパターニングした。ＹＡＧレーザは、エネルギー密度０．７Ｊ／ｃｍ３、パルス周波数３ｋＨｚのものを用いた。
　次に、第１裏面電極層８０としてＺｎＯ膜をスパッタリングにより形成し、第２裏面電極層８２としてＡｇ電極をスパッタリングにより形成した。この後、ａ－Ｓｉユニット５０２及びμｃ－Ｓｉユニット５０４のパターンニング位置から５０μｍ横の位置にＹＡＧレーザを照射し、第１裏面電極層８０、第２裏面電極層８２を短冊状にパターニングした。ＹＡＧレーザは、エネルギー密度０．７Ｊ／ｃｍ３、パルス周波数４ｋＨｚのものを用いた。
　このように形成した光電変換装置を第１のｉ型層９６ａのそれぞれの膜厚について実施例１１～１４とした。
（比較例４～６）
　上記実施例１１～１４と同様の形成条件において、第１のｉ型層９６ａを形成せず、膜厚２μｍの第２のｉ型層９６ｂをｐ型層９４上に直接形成した光電変換装置を比較例４とした。
　また、上記実施例１１～１４と同様の形成条件において、第１のｉ型層９６ａの膜厚を１０ｎｍとし、第２のｉ型層９６ｂの膜厚を１６００ｎｍとした光電変換装置を比較例５とした。更に、上記実施例１１～１４と同様の形成条件において、第１のｉ型層９６ａの膜厚を４００ｎｍとし、第２のｉ型層９６ｂの膜厚を１６００ｎｍとした光電変換装置を比較例６とした。
（実施例１５）
　上記実施例１１～１４と同様の形成条件において、第１のｉ型層９６ａと第２のｉ型層９６ｂの成膜順を逆にした光電変換装置を実施例１５とした。すなわち、第２のｉ型層９６ｂをｐ型層９４上に形成した後、第２のｉ型層９６ｂ上に第１のｉ型層９６ａを形成した。第２のｉ型層９６ｂの膜厚は１．９μｍとし、第１のｉ型層９６ａの膜厚は０．１μｍとした。
（実施例１６及び１７）
　上記実施例１２と同様の形成条件において、第１のｉ型層９６ａを形成する際の原料ガスに含まれるメタン（ＣＨ４）／シラン（ＳｉＨ４）比を変化させ、第１のｉ型層９６ａに含有される炭素の濃度が１×１０２１／ｃｍ３及び３×１０２１／ｃｍ３となるように形成した光電変換装置をそれぞれ実施例１６及び１７とした。
（比較例７～９）
　上記実施例１２と同様の形成条件において、第１のｉ型層９６ａを形成する際の原料ガスに含まれるメタン（ＣＨ４）／シラン（ＳｉＨ４）比を変化させ、第１のｉ型層９６ａに含有される炭素の濃度が８×１０１７／ｃｍ３，６×１０２０／ｃｍ３及び５×１０２１／ｃｍ３となるように形成した光電変換装置をそれぞれ比較例７～９とした。
　表１９に、実施例１１～１４並びに比較例４～６の光電変換装置の開放電圧Ｖｏｃ、短絡電流密度Ｊｓｃ、フィルファクタＦＦ及び効率ηを示す。比較例４の開放電圧Ｖｏｃ、短絡電流密度Ｊｓｃ、フィルファクタＦＦ及び効率ηの平均値をそれぞれ１として実施例１１～１４の測定値を規格化して示している。
Figure JPOXMLDOC01-appb-T000019
　実施例１１では、開放電圧Ｖｏｃは増加しなかったが、短絡電流密度Ｊｓｃが増加し、変換効率ηは２．５％向上した。実施例１２～１４では開放電圧Ｖｏｃ及び短絡電流密度Ｊｓｃが増加し、変換効率ηはそれぞれ４．０％，３．７％及び２．４％向上した。実施例１１～１４では、開放電圧Ｖｏｃ及び短絡電流密度Ｊｓｃの増加分に対して、フィルファクタＦＦの低下分は小さく、変換効率ηが向上した。これに対して、第１のｉ型層９６ａを１０ｎｍとした比較例５では、ほとんどのパラメータに変化はなく、第１のｉ型層９６ａがないときとほとんど変化はなかった。また、第１のｉ型層９６ａを４００ｎｍとした比較例６では、フィルファクタＦＦの低下分が大きくなり、変換効率ηが比較例１より小さくなった。なお、実施例１５では、比較例４に対して短絡電流密度Ｊｓｃが２％増加した。
　また、表２０に示すように、実施例１６及び１７のように第１のｉ型層９６ａの炭素濃度を１×１０２１／ｃｍ３又は３×１０２１／ｃｍ３とした場合、開放電圧Ｖｏｃ及び短絡電流密度Ｊｓｃが増加し、変換効率ηもそれぞれ４．０％及び３．６％向上した。これに対して、比較例７～９のように、第１のｉ型層９６ａの炭素濃度を８×１０１７／ｃｍ３，６×１０２０／ｃｍ３及び５×１０２１／ｃｍ３とした場合、変換効率ηは小さい値に留まった。
Figure JPOXMLDOC01-appb-T000020
　以上のように、本実施の形態のようにμｃ－Ｓｉユニット５０４のｉ型層９６に比較的膜厚の大きい微結晶炭化シリコン層である第１のｉ型層９６ａを設けることによって開放電圧Ｖｏｃ又は短絡電流密度Ｊｓｃを増加させつつ、フィルファクタＦＦの低下を抑えることができ、光電変換装置５００の光電変換効率ηを向上させることができる。
　なお、本実施の形態では、アモルファスシリコン光電変換ユニット５０２と微結晶シリコン光電変換ユニット５０４とのタンデム構造を例に説明したが、これに限定されるものではなく、微結晶シリコン光電変換ユニット５０４のシングル構造でもよいし、アモルファスシリコン光電変換ユニット５０２以外の光電変換ユニットとの積層構造や３つ以上の光電変換ユニットの積層構造としてもよい。
　なお、第７の実施の形態においても、第１の実施の形態のように、表面及び裏面において接触する層より低い屈折率を有する中間層１４とし、基板（透明絶縁基板１０）内においてμｃ－Ｓｉユニット５０４のｉ型層が低い結晶化率であるほど中間層１４の膜厚を薄くすることが好適である。
（附記４）
　以上の第７の実施の形態をまとめると、以下のとおりである。
　ｐ型ドーパントを含むｐ型層、発電層となる微結晶シリコン層を含むｉ型層及びｎ型ドーパントを含むｎ型層の積層構造を備えた光電変換装置であって、ｉ型層は、ｐ型層とｎ型層との間に設けられ、５０ｎｍ以上３００ｎｍ以下の膜厚を有する微結晶炭化シリコン層を備える、光電変換装置である。
　ここで、微結晶炭化シリコン層は、ｐ型層と微結晶シリコン層との間に配置される。また、微結晶炭化シリコン層は、微結晶シリコン層とｎ型層との間に配置される。また、微結晶炭化シリコン層は、炭素を１×１０２１／ｃｍ３以上３×１０２１／ｃｍ３以下の濃度で含む。
　ｐ型ドーパントを含むｐ型層、発電層となる微結晶シリコン層を含むｉ型層及びｎ型ドーパントを含むｎ型層の積層構造を備えた光電変換装置の製造方法であって、ｐ型層とｎ型層との間に、５０ｎｍ以上３００ｎｍ以下の膜厚を有する微結晶炭化シリコン層を形成する、光電変換装置の製造方法である。
　ここで、微結晶炭化シリコン層は、シランに対してメタンを１／１０以上１／６以下の割合で供給して形成する。
　なお、上記第１から第１２の実施の形態における各構成の特徴は適宜相互に組み合わせて適用することができる。
　１０　透明絶縁基板、１２　透明導電層、１４　中間層、１６　裏面電極層、２０　ｐ型層、２２　ｉ型層、２４　ｎ型層、２６　ｐ型層、２８　第１中間層、３０　ｉ型層、３２　第２中間層、３４　ｎ型層、３６　第３中間層、３８　第３中間層、４０　第１中間層、４２　第２中間層、４４　第１中間層、４６　第２中間層、５０　単結晶シリコン層、５２　第１中間層、５４　真性半導体層、５６　導電型半導体層、５８　第２中間層、６０　真性半導体層、６２　導電型半導体層、６４　透明導電層、６６　透明導電層、６８　集電極、７２　第１中間層、７４　第２中間層、８０　裏面電極層、８２　裏面電極層、８４　充填材、８６　保護膜、８８　ｐ型層、８８ａ　第１のｐ型層、８８ｂ　第２のｐ型層、９０　ｉ型層、９０ａ　バッファ層、９０ｂ　主発電層、９０ｃ　バッファ層、９２　ｎ型層、９４　ｐ型層、９６　ｉ型層、９６ａ　第１のｉ型層、９６ｂ　第２のｉ型層、９８　ｎ型層、１００，２００，２０６，２０８，３００，３０２，３０４，３０６，３０８，４００，５００　光電変換装置、１０２，２０２，４０２，５０２，６１２　ａ－Ｓｉユニット、１０４，２０４，４０４，５０４，６１６　μｃ－Ｓｉユニット、６１０　基板、６１２　透明電極層、６１８　裏面電極層、６２０　中間層。

Claims (5)

  1. 　基板上において、ｐ型層、微結晶ｉ型層、ｎ型層が積層された微結晶シリコン光電変換ユニットを含む光電変換装置であって、
    　前記ｐ型層と前記微結晶ｉ型層、又は、前記ｎ型層と前記微結晶ｉ型層との間に、表面及び裏面において接触する層より低い屈折率を有する中間層を備え、
    　前記中間層の膜厚は、前記基板面内において前記微結晶ｉ型層が低い結晶化率であるほど薄く形成されていることを特徴とする光電変換装置。
  2. 　請求項１に記載の光電変換装置であって、
    　前記中間層は、前記ｐ型層と前記微結晶ｉ型層との間に、前記ｐ型層と前記微結晶ｉ型層より低い屈折率を有する第１中間層、及び、前記ｎ型層と前記微結晶ｉ型層との間に、前記ｎ型層と前記微結晶ｉ型層より低い屈折率を有する第２中間層、であることを特徴とする光電変換装置。
  3. 　請求項１に記載の光電変換装置であって、
    　前記第１中間層及び前記第２中間層の少なくとも一方は前記微結晶ｉ型層に接して配置されていることを特徴とする光電変換装置。
  4. 　請求項１に記載の光電変換装置であって、
    　前記第１中間層は、前記第２中間層より光入射面に近く配置され、前記第２中間層よりも屈折率が大きいことを特徴とする光電変換装置。
  5. 　請求項１に記載の光電変換装置であって、
    　前記第１中間層は、前記第２中間層より光入射面に近く配置され、前記第２中間層以下の膜厚であることを特徴とする光電変換装置。
PCT/JP2012/077422 2011-11-03 2012-10-24 光電変換装置 WO2013065538A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-241781 2011-11-03
JP2011241781 2011-11-03

Publications (1)

Publication Number Publication Date
WO2013065538A1 true WO2013065538A1 (ja) 2013-05-10

Family

ID=48191892

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/077422 WO2013065538A1 (ja) 2011-11-03 2012-10-24 光電変換装置

Country Status (1)

Country Link
WO (1) WO2013065538A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103082A (ja) * 1997-09-26 1999-04-13 Canon Inc 光起電力素子及びその作製方法
WO2011007593A1 (ja) * 2009-07-13 2011-01-20 三洋電機株式会社 薄膜太陽電池及びその製造方法
WO2011065343A1 (ja) * 2009-11-30 2011-06-03 三洋電機株式会社 光電変換装置及びその製造方法
WO2011074523A1 (ja) * 2009-12-15 2011-06-23 三洋電機株式会社 光電変換装置及びその製造方法
WO2011136162A1 (ja) * 2010-04-28 2011-11-03 三洋電機株式会社 光電変換装置
WO2011136169A1 (ja) * 2010-04-28 2011-11-03 三洋電機株式会社 光電変換装置
WO2011136167A1 (ja) * 2010-04-28 2011-11-03 三洋電機株式会社 光電変換装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103082A (ja) * 1997-09-26 1999-04-13 Canon Inc 光起電力素子及びその作製方法
WO2011007593A1 (ja) * 2009-07-13 2011-01-20 三洋電機株式会社 薄膜太陽電池及びその製造方法
WO2011065343A1 (ja) * 2009-11-30 2011-06-03 三洋電機株式会社 光電変換装置及びその製造方法
WO2011074523A1 (ja) * 2009-12-15 2011-06-23 三洋電機株式会社 光電変換装置及びその製造方法
WO2011136162A1 (ja) * 2010-04-28 2011-11-03 三洋電機株式会社 光電変換装置
WO2011136169A1 (ja) * 2010-04-28 2011-11-03 三洋電機株式会社 光電変換装置
WO2011136167A1 (ja) * 2010-04-28 2011-11-03 三洋電機株式会社 光電変換装置

Similar Documents

Publication Publication Date Title
JP4940290B2 (ja) 光電変換装置及びその製造方法
WO2005011002A1 (ja) シリコン系薄膜太陽電池
JP4902779B2 (ja) 光電変換装置及びその製造方法
WO2007074683A1 (ja) 積層型光電変換装置
KR20080050449A (ko) 실리콘계 박막 광전 변환 장치, 및 그의 제조 방법
JP2010283161A (ja) 太陽電池及びその製造方法
US8759667B2 (en) Photoelectric conversion device
JP4945686B2 (ja) 光電変換装置
JP2008283075A (ja) 光電変換装置の製造方法
JP2011014619A (ja) 太陽電池及びその製造方法
JP4940327B2 (ja) 光電変換装置
WO2013035686A1 (ja) 薄膜光電変換装置およびその製造方法
WO2011136167A1 (ja) 光電変換装置
JP2011014618A (ja) 太陽電池及びその製造方法
WO2011105166A1 (ja) 光電変換モジュール及びその製造方法
WO2013065538A1 (ja) 光電変換装置
JP2010283162A (ja) 太陽電池及びその製造方法
JP5373045B2 (ja) 光電変換装置
US20100307573A1 (en) Solar cell and manufacturing method thereof
JP5763411B2 (ja) 積層型光電変換装置
JP2011216586A (ja) 積層型光電変換装置および積層型光電変換装置の製造方法
JP4642126B2 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
JP2011077220A (ja) 太陽電池
WO2010146846A1 (ja) 光電変換装置及び光電変換装置の製造方法
JP2010283159A (ja) 太陽電池及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12846453

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12846453

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP