JP2009177223A - 積層型光電変換装置 - Google Patents
積層型光電変換装置 Download PDFInfo
- Publication number
- JP2009177223A JP2009177223A JP2009119127A JP2009119127A JP2009177223A JP 2009177223 A JP2009177223 A JP 2009177223A JP 2009119127 A JP2009119127 A JP 2009119127A JP 2009119127 A JP2009119127 A JP 2009119127A JP 2009177223 A JP2009177223 A JP 2009177223A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoelectric conversion
- gas
- short
- conversion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】朝や夕方の極端な出力低下を抑制することができる積層型光電変換装置を提供する。
【解決手段】本発明の積層型光電変換装置は、それぞれがpin接合を有し且つシリコン系半導体からなる第1光電変換層、第2光電変換層及び第3光電変換層を光入射側からこの順に重ねて備え、光源:キセノンランプ、放射照度:100mW/cm2、AM:1.5、温度:25℃という条件下において、第1光電変換層の安定状態における短絡光電流は、第2光電変換層の安定状態における短絡光電流と第3光電変換層の安定状態における短絡光電流の何れよりも大きいことを特徴とする。
【選択図】図1
【解決手段】本発明の積層型光電変換装置は、それぞれがpin接合を有し且つシリコン系半導体からなる第1光電変換層、第2光電変換層及び第3光電変換層を光入射側からこの順に重ねて備え、光源:キセノンランプ、放射照度:100mW/cm2、AM:1.5、温度:25℃という条件下において、第1光電変換層の安定状態における短絡光電流は、第2光電変換層の安定状態における短絡光電流と第3光電変換層の安定状態における短絡光電流の何れよりも大きいことを特徴とする。
【選択図】図1
Description
本発明は、積層型光電変換装置に関する。
近年、ガスを原料としてプラズマCVD法により形成される薄膜光電変換装置が注目されている。このような薄膜光電変換装置の例として、シリコン系薄膜からなるシリコン系薄膜光電変換装置や、CIS(CuInSe2)化合物、CIGS(Cu(In,Ga)Se2)化合物からなる薄膜光電変換装置等が挙げられ、開発が推進され生産量の拡大が進められている。これらの光電変換装置の大きな特徴は、大面積の安価な基板上に、プラズマCVD装置又はスパッタ装置のような形成装置を用いて半導体層又は金属電極膜を積層させ、その後、同一基板上に作製した光電変換装置をレーザパターニング等により分離接続させることにより、光電変換装置の低コスト化と高性能化とを両立できる可能性を有している点である。
このような薄膜光電変換装置の構造の一つとして、入射光を有効利用する積層型光電変換装置構造がある。積層型光電変換装置構造とは、入射光スペクトルを複数個の光電変換層で分割して受光するための構造であり、各波長帯域を吸収するのに適した禁制帯幅を有する半導体材料を用いた複数個の光電変換層を光の入射側から禁制帯幅の大きい順序で積層することにより、短波長の光は禁制帯幅の大きい光電変換層で長波長の光は禁制帯幅の小さい光電変換層でそれぞれ吸収させることができる。このため、光電変換層が1つの場合と比較してより広い波長帯域の太陽光を光電変換に寄与させることができるため、光電変換効率を向上させることが可能になる。
特許文献1には、光入射側の第一のpin接合のi型層として非晶質シリコンを用い、第二のpin接合のi型層として微結晶シリコンを用い、第三のpin接合のi型層として微結晶シリコンを用いた積層型光電変換装置が開示されている。このような構成とすることにより、光を有効に利用し高い光電変換効率を実現するとともに、i型非晶質シリコンの光劣化による影響を低減し光劣化後の光電変換効率を向上することができるとしている。
その他、3接合型の積層型光電変換装置としては、光入射側の第一のpin接合のi型層としてアモルファスシリコンカーボンを用い、第二のpin接合のi型層としてアモルファスシリコンゲルマニウムを用い、第三のpin接合のi型層として第二のpin接合のi型層より禁制帯幅が狭いアモルファスシリコンゲルマニウムを用いた積層型光電変換装置(a−SiC/a−SiGe/a−SiGe)が知られている。
ところで、第1光電変換層、第2光電変換層及び第3光電変換層を光入射側からこの順に重ねて備える積層型光電変換装置では、各光電変換層で生じる光電流のうち最も低いものが光電変換装置からの出力電流となる。出力電流を効率的に取り出すために、光源:キセノンランプ、放射照度:100mW/cm2、AM:1.5、温度:25℃という条件において第1光電変換層、第2光電変換層及び第3光電変換層の光電流を揃えるのが一般的である。これによって、照射光が有効に利用されて高い出力が得られる。
しかし、このように短絡光電流が揃えられた積層型光電変換装置では、昼間には高い出力が得られるが、朝や夕方には出力が極端に低下するという問題がある。
本発明はこのような事情に鑑みてなされたものであり、朝や夕方の極端な出力低下を抑制することができる積層型光電変換装置を提供するものである。
しかし、このように短絡光電流が揃えられた積層型光電変換装置では、昼間には高い出力が得られるが、朝や夕方には出力が極端に低下するという問題がある。
本発明はこのような事情に鑑みてなされたものであり、朝や夕方の極端な出力低下を抑制することができる積層型光電変換装置を提供するものである。
本発明の積層型光電変換装置は、それぞれがpin接合を有し且つシリコン系半導体からなる第1光電変換層、第2光電変換層及び第3光電変換層を光入射側からこの順に重ねて備え、光源:キセノンランプ、放射照度:100mW/cm2、AM:1.5、温度:25℃という条件(以下、「標準条件」と呼ぶ。)下において、第1光電変換層の短絡光電流は、第2光電変換層の短絡光電流と第3光電変換層の短絡光電流の何れかよりも大きいことを特徴とする。
以下の説明において、第1〜第3光電変換層の短絡光電流をそれぞれ第1〜第3短絡光電流とも呼ぶ。
本発明者らは、朝や夕方の極端な出力低下の原因について検討を行ったところ、朝や夕方の極端な出力低下は、太陽光スペクトル中の短波長成分の割合が朝や夕方に小さくなるために第1短絡光電流が第2短絡光電流や第3短絡光電流と比べて極端に小さくなって第1短絡光電流の小ささが光電変換装置からの出力電流を制限していることに起因していることを突き止めた。この知見に基づき、第1短絡光電流が標準条件下において第2短絡光電流と第3短絡光電流の何れかよりも大きくなるように各光電変換層の厚さ等を調節することによって第1短絡光電流の小ささによって光電変換装置からの出力電流が制限されることを抑制し、これによって朝や夕方の極端な出力低下を抑制することができることを見出し、本発明の完成に到った。
本発明者らは、朝や夕方の極端な出力低下の原因について検討を行ったところ、朝や夕方の極端な出力低下は、太陽光スペクトル中の短波長成分の割合が朝や夕方に小さくなるために第1短絡光電流が第2短絡光電流や第3短絡光電流と比べて極端に小さくなって第1短絡光電流の小ささが光電変換装置からの出力電流を制限していることに起因していることを突き止めた。この知見に基づき、第1短絡光電流が標準条件下において第2短絡光電流と第3短絡光電流の何れかよりも大きくなるように各光電変換層の厚さ等を調節することによって第1短絡光電流の小ささによって光電変換装置からの出力電流が制限されることを抑制し、これによって朝や夕方の極端な出力低下を抑制することができることを見出し、本発明の完成に到った。
以下、本発明の種々の実施形態を例示する。
第1及び第2光電変換層のi型半導体層は、それぞれ、非晶質層であり、第3光電変換層のi型半導体層は、微結晶層であってもよい。
第2短絡光電流と第3短絡光電流の小さい方に対する第1短絡光電流の比は、1.01〜1.30倍であってもよい。
第2短絡光電流は、標準条件下で第3短絡光電流よりも大きくてもよい。
第3短絡光電流に対する第2短絡光電流の比は、1.01〜1.30倍であってもよい。
第1光電変換層の厚さは、50〜300nmであってもよい。
第2光電変換層の厚さは、100〜1000nmであってもよい。
第3光電変換層の厚さは、500〜20μmであってもよい。
ここで示した種々の実施形態は、互いに適宜組み合わせることができる。
第1及び第2光電変換層のi型半導体層は、それぞれ、非晶質層であり、第3光電変換層のi型半導体層は、微結晶層であってもよい。
第2短絡光電流と第3短絡光電流の小さい方に対する第1短絡光電流の比は、1.01〜1.30倍であってもよい。
第2短絡光電流は、標準条件下で第3短絡光電流よりも大きくてもよい。
第3短絡光電流に対する第2短絡光電流の比は、1.01〜1.30倍であってもよい。
第1光電変換層の厚さは、50〜300nmであってもよい。
第2光電変換層の厚さは、100〜1000nmであってもよい。
第3光電変換層の厚さは、500〜20μmであってもよい。
ここで示した種々の実施形態は、互いに適宜組み合わせることができる。
本発明の積層型光電変換装置(以下、「光電変換装置」とも呼ぶ。)は、それぞれがpin接合を有し且つシリコン系半導体からなる第1光電変換層、第2光電変換層及び第3光電変換層を光入射側からこの順に重ねて備え、標準条件下において、第1短絡光電流は、第2短絡光電流と第3短絡光電流の何れかよりも大きいことを特徴とする。
「シリコン系半導体」とは、非晶質又は微結晶シリコン、又は非晶質又は微結晶シリコンに炭素やゲルマニウム又はその他の不純物が添加された半導体(シリコンカーバイド、シリコンゲルマニウム等)を意味する。「微結晶シリコン」とは、結晶粒径が小さい(数十から千Å程度)結晶シリコンと、非晶質シリコンとの混合相の状態のシリコンを意味する。微結晶シリコンは、例えば、結晶シリコン薄膜をプラズマCVD法などの非平衡プロセスを用いて低温で作製した場合に形成される。
第1光電変換層、第2光電変換層及び第3光電変換層は、全て同種のシリコン系半導体からなってもよく、互いに異なる種類のシリコン系半導体からなってもよい。
第1光電変換層、第2光電変換層及び第3光電変換層は、それぞれ、p型半導体層、i型半導体層及びn型半導体層を含んでおり、各半導体層は、シリコン系半導体からなる。光電変換層に含まれる各半導体層は、全て同種のシリコン系半導体からなってもよく、互いに異なる種類のシリコン系半導体からなってもよい。例えば、p型半導体層とi型半導体層を非晶質シリコンで形成し、n型半導体層を微結晶シリコンで形成してもよい。また、例えば、p型半導体層とn型半導体層をシリコンカーバイド又はシリコンゲルマニウムで形成し、i型半導体層をシリコンで形成してもよい。
また、p型、i型及びn型の各半導体層は、1層構造であっても複数層構造であってもよい。複数層構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
第1光電変換層のi型半導体層の禁制帯幅は、第2光電変換層のi型半導体層の禁制帯幅と第3光電変換層のi型半導体層の禁制帯幅の何れよりも大きいことが好ましい。このような禁制帯幅とすることにより、第1光電変換層で吸収できなかった波長帯の光を第2光電変換層および第3光電変換層で吸収することができ、入射光を有効に利用することができるからである。ただし、太陽光スペクトル中の短波長成分の割合が小さくなったときに第1短絡光電流が第2短絡光電流や第3短絡光電流よりも大きく減少しやすいという問題も生じやすくなる。また、第2光電変換層のi型半導体層の禁制帯幅は、第3光電変換層のi型半導体層の禁制帯幅よりも大きいことが好ましい。このような禁制帯幅とすることにより、第1光電変換層および第2光電変換層で吸収できなかった波長帯の光を第3光電変換層で吸収することができ、入射光を有効に利用することができるからである。
第1光電変換層、第2光電変換層及び第3光電変換層は、それぞれ、p型半導体層、i型半導体層及びn型半導体層を含んでおり、各半導体層は、シリコン系半導体からなる。光電変換層に含まれる各半導体層は、全て同種のシリコン系半導体からなってもよく、互いに異なる種類のシリコン系半導体からなってもよい。例えば、p型半導体層とi型半導体層を非晶質シリコンで形成し、n型半導体層を微結晶シリコンで形成してもよい。また、例えば、p型半導体層とn型半導体層をシリコンカーバイド又はシリコンゲルマニウムで形成し、i型半導体層をシリコンで形成してもよい。
また、p型、i型及びn型の各半導体層は、1層構造であっても複数層構造であってもよい。複数層構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
第1光電変換層のi型半導体層の禁制帯幅は、第2光電変換層のi型半導体層の禁制帯幅と第3光電変換層のi型半導体層の禁制帯幅の何れよりも大きいことが好ましい。このような禁制帯幅とすることにより、第1光電変換層で吸収できなかった波長帯の光を第2光電変換層および第3光電変換層で吸収することができ、入射光を有効に利用することができるからである。ただし、太陽光スペクトル中の短波長成分の割合が小さくなったときに第1短絡光電流が第2短絡光電流や第3短絡光電流よりも大きく減少しやすいという問題も生じやすくなる。また、第2光電変換層のi型半導体層の禁制帯幅は、第3光電変換層のi型半導体層の禁制帯幅よりも大きいことが好ましい。このような禁制帯幅とすることにより、第1光電変換層および第2光電変換層で吸収できなかった波長帯の光を第3光電変換層で吸収することができ、入射光を有効に利用することができるからである。
以下の説明において、非晶質のシリコン系半導体からなる半導体層を「非晶質層」と称し、微結晶のシリコン系半導体からなる半導体層を「微結晶層」と称し、非晶質又は微結晶のシリコン系半導体からなる層を「半導体層」と称する。
以下,本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は,例示であって,本発明の範囲は,図面や以下の記述中で示すものに限定されない。以下、スーパーストレート型構造の光電変換装置を例に挙げて説明を進めるが、以下の説明は、サブストレート型構造の光電変換装置についても基本的に当てはまる。また、第1及び第2光電変換層のi型半導体層がそれぞれ非晶質層であり且つ第3光電変換層のi型半導体層が微結晶層である場合を例にとって説明を進めるが、以下の説明は、これ以外の構成の光電変換装置、例えば、第1〜第3光電変換層のi型半導体層が全て非晶質層又は全て結晶質層である構成の光電変換装置、及び第1光電変換層のi型半導体層が非晶質層であり且つ第2及び第3光電変換層のi型半導体層がそれぞれ微結晶層である構成の光電変換装置、第3光電変換層よりも下流側に別の光電変換層をさらに備える構成の光電変換装置にも基本的に当てはまる。また、各光電変換層のpin接合がp型半導体層、i型半導体層及びn型半導体層の順で並んでいる場合を例にとって説明を進めるが、以下の説明は、各光電変換層のpin接合がn型半導体層、i型半導体層及びp型半導体層の順で並んでいる場合にも基本的に当てはまる。
1.光電変換装置の構成
まず、図1を用いて本実施形態の光電変換装置の構成について説明する。図1は、本実施形態の光電変換装置の構成を示す断面図である。
まず、図1を用いて本実施形態の光電変換装置の構成について説明する。図1は、本実施形態の光電変換装置の構成を示す断面図である。
図1に示すように、本実施形態の光電変換装置1は、基板2上に、第1電極3、第1光電変換層5、第2光電変換層7、第3光電変換層9及び第2電極11を重ねて備える。基板2及び第1電極3は、透光性を有しており、光は、基板2側から入射する。
第1光電変換層5は、p型半導体層5a、i型非晶質層からなるバッファ層5b、i型非晶質層5c及びn型半導体層5dをこの順に重ねて備える。第2光電変換層7は、p型半導体層7a、i型非晶質層からなるバッファ層7b、i型非晶質層7c及びn型半導体層7dをこの順に重ねて備える。第3光電変換層9は、p型半導体層9a、i型微結晶層9b及びn型半導体層9cをこの順に重ねて備える。バッファ層5b、7bは、省略することもできる。第2電極11は、透明導電膜11aと金属膜11bをこの順に重ねて備える。p型半導体層には、ボロン、アルミニウム等のp型不純物原子がドープされており、n型半導体層にはリン等のn型不純物原子がドープされている。i型半導体層は、完全にノンドープである半導体層であってもよく、微量の不純物を含む弱p型又は弱n型で光電変換機能を十分に備えている半導体層であってもよい。
第1短絡光電流は、標準条件下において、第2短絡光電流と第3短絡光電流の何れかよりも大きい。従来のように標準条件下で第1〜第3短絡光電流の大きさを揃えると、標準条件よりも太陽光スペクトル中の短波長成分の割合が減少して第1短絡光電流の減少量が第2短絡光電流や第3短絡光電流の減少量よりも大きくなったときに、第1短絡光電流が第2短絡光電流や第3短絡光電流と比べて極端に小さくなり、第1短絡光電流の小ささによって光電変換装置からの出力電流が制限され、その結果、光電変換装置の出力が大きく低下する。本実施形態では、標準条件下において、第1短絡光電流を第2短絡光電流と第3短絡光電流の何れかよりも大きくしているので、第1短絡光電流の小ささによって光電変換装置からの出力電流が制限されることが抑制され、光電変換装置の出力の極端な低下を防ぐことができる。なお、第1短絡光電流は、標準条件下において、第2短絡光電流と第3短絡光電流の何れよりも大きいことが好ましい。
標準条件下での第1〜第3短絡光電流は、以下の方法で測定することができる。
(1)温度25℃で第1〜第3光電変換層5,7,9のそれぞれについて300〜1100nmの波長範囲での分光感度を測定する。
第1光電変換層5の分光感度を測定する場合、主に第2光電変換層7と第3光電変換層9で吸収され、第1短絡光電流が第2短絡光電流及び第3短絡光電流より小さくなるようなカラーバイアス光を光電変換装置1に照射する。この時、光電変換装置1に対してダイオードの順方向に第1光電変換層5の両端電圧を0Vとするような電圧を印加してもよい。この状態で任意パワー(数十μW/cm2程度)の単波長のプローブ光を光電変換装置1に照射し、その時の光電変換装置1からの出力電流を測定することで、照射された波長のプローブ光に対する分光感度を測定することができる。またプローブ光の波長を300〜1100nmの範囲でスキャンすることによって、300〜1100nmの波長範囲での分光感度を測定することができる。
第2光電変換層7の分光感度を測定する場合は、主に第1光電変換層5と第3光電変換層9で吸収され、第2短絡光電流が第1短絡光電流及び第3短絡光電流より小さくなるようなカラーバイアス光を光電変換装置1に照射する。このカラーバイアス光は、第1光電変換層5で主に吸収される短波長成分と第3光電変換層9で主に吸収される長波長成分とを含む。この時、光電変換装置1に対してダイオードの順方向に第2光電変換層7の両端電圧を0Vとするような電圧を印加してもよい。この状態で上記と同様の方法でプローブ光を照射し、第2光電変換層7の分光感度を測定することができる。
第3光電変換装置9の分光感度を測定する場合は、主に第1光電変換層5と第2光電変換層7で吸収され、第3短絡光電流が第1短絡光電流及び第2短絡光電流より小さくなるようなカラーバイアス光を光電変換装置1に照射する。この時、光電変換装置1に対してダイオードの順方向に第2光電変換層7の両端電圧を0Vとするような電圧を印加してもよい。この状態で上記と同様の方法でプローブ光を照射し、第3光電変換層9の分光感度を測定することができる。
(2)次に、各光電変換層の分光感度のデータと、標準スペクトル(光源:キセノンランプ、放射照度:100mW/cm2、AM:1.5の条件のスペクトルを意味する。)を掛け合わせることによって、第1〜第3光電変換層5,7,9のそれぞれについて波長と短絡光電流との関係を示すグラフを得て、このグラフにおいて300〜1100nmの波長範囲で各波長での短絡光電流を積分することによって第1〜第3光電変換層5,7,9のそれぞれの短絡光電流、すなわち、第1〜第3短絡光電流を得ることができる。
(1)温度25℃で第1〜第3光電変換層5,7,9のそれぞれについて300〜1100nmの波長範囲での分光感度を測定する。
第1光電変換層5の分光感度を測定する場合、主に第2光電変換層7と第3光電変換層9で吸収され、第1短絡光電流が第2短絡光電流及び第3短絡光電流より小さくなるようなカラーバイアス光を光電変換装置1に照射する。この時、光電変換装置1に対してダイオードの順方向に第1光電変換層5の両端電圧を0Vとするような電圧を印加してもよい。この状態で任意パワー(数十μW/cm2程度)の単波長のプローブ光を光電変換装置1に照射し、その時の光電変換装置1からの出力電流を測定することで、照射された波長のプローブ光に対する分光感度を測定することができる。またプローブ光の波長を300〜1100nmの範囲でスキャンすることによって、300〜1100nmの波長範囲での分光感度を測定することができる。
第2光電変換層7の分光感度を測定する場合は、主に第1光電変換層5と第3光電変換層9で吸収され、第2短絡光電流が第1短絡光電流及び第3短絡光電流より小さくなるようなカラーバイアス光を光電変換装置1に照射する。このカラーバイアス光は、第1光電変換層5で主に吸収される短波長成分と第3光電変換層9で主に吸収される長波長成分とを含む。この時、光電変換装置1に対してダイオードの順方向に第2光電変換層7の両端電圧を0Vとするような電圧を印加してもよい。この状態で上記と同様の方法でプローブ光を照射し、第2光電変換層7の分光感度を測定することができる。
第3光電変換装置9の分光感度を測定する場合は、主に第1光電変換層5と第2光電変換層7で吸収され、第3短絡光電流が第1短絡光電流及び第2短絡光電流より小さくなるようなカラーバイアス光を光電変換装置1に照射する。この時、光電変換装置1に対してダイオードの順方向に第2光電変換層7の両端電圧を0Vとするような電圧を印加してもよい。この状態で上記と同様の方法でプローブ光を照射し、第3光電変換層9の分光感度を測定することができる。
(2)次に、各光電変換層の分光感度のデータと、標準スペクトル(光源:キセノンランプ、放射照度:100mW/cm2、AM:1.5の条件のスペクトルを意味する。)を掛け合わせることによって、第1〜第3光電変換層5,7,9のそれぞれについて波長と短絡光電流との関係を示すグラフを得て、このグラフにおいて300〜1100nmの波長範囲で各波長での短絡光電流を積分することによって第1〜第3光電変換層5,7,9のそれぞれの短絡光電流、すなわち、第1〜第3短絡光電流を得ることができる。
第2短絡光電流と第3短絡光電流の小さい方に対する第1短絡光電流の比は、特に限定されないが、例えば、1.01〜1.30倍、好ましくは1.05〜1.10倍であり、具体的には、例えば、1.01,1.02,1.03,1.04,1.05,1.06,1.07,1.08,1.09,1.10,1.11,1.12,1.13,1.14,1.15,1.16,1.17,1.18,1.19,1.20,1.21,1.22,1.23,1.24,1.25,1.26,1.27,1.28,1.29,1.30倍である。この比は、ここで例示した数値の何れか2つの間の範囲内であってもよい。この比が大きい場合、スペクトル変化の影響は抑制されるが、この比を大きくするために例えば第1光電変換層5の厚さを厚くすると、最大照度時の出力(変換効率)が低下するので、この比は、1.30程度以下が好ましい。第2短絡光電流の大きさと第3短絡光電流の大きさは、同じであっても異なっていてもよい。
第2短絡光電流は、標準条件下で第3短絡光電流よりも大きいことが好ましい。太陽光スペクトル中の短波長成分の割合が減少したときに第2短絡光電流の減少量が第3短絡光電流の減少量よりも大きくなる場合があるが、予め第2短絡光電流を第3短絡光電流よりも大きくしておけば、上記の場合でも第2短絡光電流は、第3短絡光電流と比べて極端に小さくならず、出力の極端な低下を防ぐことができる。
第3短絡光電流に対する第2短絡光電流の比は、特に限定されないが、例えば、1.01〜1.30倍、好ましくは1.05〜1.10倍であり、具体的には、例えば、1.01,1.02,1.03,1.04,1.05,1.06,1.07,1.08,1.09,1.10,1.11,1.12,1.13,1.14,1.15,1.16,1.17,1.18,1.19,1.20,1.21,1.22,1.23,1.24,1.25,1.26,1.27,1.28,1.29,1.30倍である。この比は、ここで例示した数値の何れか2つの間の範囲内であってもよい。
第3短絡光電流に対する第2短絡光電流の比は、特に限定されないが、例えば、1.01〜1.30倍、好ましくは1.05〜1.10倍であり、具体的には、例えば、1.01,1.02,1.03,1.04,1.05,1.06,1.07,1.08,1.09,1.10,1.11,1.12,1.13,1.14,1.15,1.16,1.17,1.18,1.19,1.20,1.21,1.22,1.23,1.24,1.25,1.26,1.27,1.28,1.29,1.30倍である。この比は、ここで例示した数値の何れか2つの間の範囲内であってもよい。
第1光電変換層5の厚さは、例えば、50〜300nm程度にすることができる。第1光電変換層5の厚さが十分でなく第1光電変換層5が吸収可能な波長の光を全て吸収していない場合には、第1光電変換層5の厚さを厚くすることによって第1光電変換層5での光吸収量を増大させ、これによって第1短絡光電流を増大させることができる。第1光電変換層5の厚さは、具体的には、例えば、50,60,70,80,90,100,110,120,130,140,150,160,170,180,190,200,210,220,230,240,250,260,270,280,290又は300nmである。この厚さは、ここで例示した数値の何れか2つの間の範囲内であってもよい。また、例えば、第1光電変換層5と第2光電変換層7の間に中間層を設け、中間層に到達した光の一部を第1光電変換層5に反射させることによって第1光電変換層5の光吸収量を増大させ第1短絡光電流を増大させてもよい。
第2光電変換層7の厚さは、例えば、100〜1000nm程度にすることができる。第2光電変換層7の厚さが十分でなく第2光電変換層7が吸収可能な波長の光を全て吸収していない場合には、第2光電変換層7の厚さを厚くすることによって第2光電変換層7での光吸収量を増大させ、これによって第2短絡光電流を増大させることができる。第2光電変換層7の厚さは、具体的には、例えば、100,150,200,250,300,350,400,450,500,550,600,650,700,750,800,850,900,950又は1000nmである。第2光電変換層7の厚さは、ここで例示した数値の何れか2つの間の範囲内であってもよい。また、例えば、第2光電変換層7と第3光電変換層9の間に中間層を設け、中間層に到達した光の一部を第2光電変換層7に反射させることによって第2光電変換層7の光吸収量を増大させ第2短絡光電流を増大させてもよい。
第3光電変換層9の厚さは、例えば、500nm〜20μm程度であり、具体的には、例えば、500,600,700,800又は900nm,又は1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19又は20μmである。第3光電変換層9の厚さは、ここで例示した数値の何れか2つの間の範囲内であってもよい。
2.プラズマCVD装置
次に、図2を用いて、上記の光電変換装置に含まれる半導体層を形成するためのプラズマCVD装置について説明する。図2は、本実施形態の光電変換装置の製造に用いられるプラズマCVD装置の構成を示す断面図である。
図2に示す構成は、例示であり、別の構成の装置を用いて半導体層を形成してもよい。また、プラズマCVD以外の方法により半導体層を形成してもよい。ここでは、成膜室の数が1つであるシングルチャンバのプラズマCVD装置を例に挙げて説明を進めるが、その説明は、成膜室の数が複数であるマルチチャンバのプラズマCVD装置についても同様に当てはまる。
次に、図2を用いて、上記の光電変換装置に含まれる半導体層を形成するためのプラズマCVD装置について説明する。図2は、本実施形態の光電変換装置の製造に用いられるプラズマCVD装置の構成を示す断面図である。
図2に示す構成は、例示であり、別の構成の装置を用いて半導体層を形成してもよい。また、プラズマCVD以外の方法により半導体層を形成してもよい。ここでは、成膜室の数が1つであるシングルチャンバのプラズマCVD装置を例に挙げて説明を進めるが、その説明は、成膜室の数が複数であるマルチチャンバのプラズマCVD装置についても同様に当てはまる。
図2に示すように、本実施形態に用いられるプラズマCVD装置は、半導体層を内部で形成するための密閉可能な成膜室101と、成膜室101に置換ガスを導入するためのガス導入部110と、成膜室101から置換ガスを排気するためのガス排気部116とを備える。
より具体的には、図2のプラズマCVD装置は、密閉可能な成膜室101内に、カソード電極102及びアノード電極103が設置された平行平板型の電極構造を有する。カソード電極102とアノード電極103との電極間距離は、所望の処理条件に従って決定され、数mmから数十mm程度とするのが一般的である。成膜室101外には、カソード電極102に電力を供給する電力供給部108と、電力供給部108とカソード電極102及びアノード電極103との間のインピーダンス整合を行うインピーダンス整合回路105が設置されている。
より具体的には、図2のプラズマCVD装置は、密閉可能な成膜室101内に、カソード電極102及びアノード電極103が設置された平行平板型の電極構造を有する。カソード電極102とアノード電極103との電極間距離は、所望の処理条件に従って決定され、数mmから数十mm程度とするのが一般的である。成膜室101外には、カソード電極102に電力を供給する電力供給部108と、電力供給部108とカソード電極102及びアノード電極103との間のインピーダンス整合を行うインピーダンス整合回路105が設置されている。
電力供給部108は、電力導入線106aの一端に接続される。電力導入線106aの他端は、インピーダンス整合回路105に接続されている。インピーダンス整合回路105には電力導入線106bの一端が接続され、該電力導入線106b他端は、カソード電極102に接続されている。電力供給部108は、CW(連続波形)交流出力あるいはパルス変調(オンオフ制御)された交流出力のいずれを出力するものであっても良く、これらを切換えて出力できるものでも良い。
電力供給部108から出力される交流電力の周波数は、13.56MHzが一般的であるが、これに限られるものではなく、数kHzからVHF帯、さらにマイクロ波帯の周波数を使用しても良い。
電力供給部108から出力される交流電力の周波数は、13.56MHzが一般的であるが、これに限られるものではなく、数kHzからVHF帯、さらにマイクロ波帯の周波数を使用しても良い。
一方、アノード電極103は電気的に接地されており、アノード電極103上には、基板107が設置される。基板107は、例えば第1電極3が形成された基板2である。基板107は、カソード電極102上に載置されても良いが、プラズマ中のイオンダメージによる膜質低下を低減するためアノード電極103上に設置されることが一般的である。
成膜室101には、ガス導入部110が設けられている。ガス導入部110からは、希釈ガス、材料ガス、ドーピングガス等のガス118が導入される。希釈ガスとしては、水素ガスを含むガス、材料ガスとしてはシラン系ガス、メタンガス、ゲルマンガス等が挙げられる。ドーピングガスとしては、ジボランガス等のp型不純物ドーピングガス、ホスフィンガス等のn型不純物ドーピングガスが挙げられる。
また、成膜室101には、ガス排気部116と圧力調整用バルブ117とが直列に接続され、成膜室101内のガス圧力が略一定に保たれる。ガス圧力は、成膜室内のガス導入部110及びガス排気口119の近傍で測定すると若干の誤差を生じるため、ガス導入部110及びガス排気口119から離れた位置で測定することが望ましい。この状態でカソード電極102に電力を供給することにより、カソード電極102とアノード電極103との間にプラズマを発生させ、ガス118を分解し、基板107上に半導体層を形成することができる。
ガス排気部116は、成膜室101内のガス圧力を1.0×10-4Pa程度の圧力に高真空排気できるものであってもよいが、装置の簡易化、低コスト化及びスループット向上の観点から、0.1Pa程度の圧力とする排気能力を有するものを用いても良い。成膜室101の容積は、半導体デバイスの基板サイズの大型化に伴い大容量化している。このような成膜室101を高真空排気する場合、高性能なガス排気部116が必要となり、装置の簡易化及び低コスト化の観点から望ましくなく、簡易な低真空用のガス排気部116を使用することがより望ましい。
簡易な低真空用のガス排気部116としては、例えばロータリーポンプ、メカニカルブースターポンプ、ソープションポンプ等が挙げられ、これらを単独又は2以上の組合せで用いることが好ましい。
本実施形態で用いるプラズマCVD装置の成膜室101は例えば約1m3のサイズとすることができる。典型的なガス排気部116としては、メカニカルブースターポンプとロータリーポンプとを直列に接続したものを使用することができる。
3.光電変換装置の製造方法
次に、上記の光電変換装置1の製造方法について説明する。光電変換装置1は、基板2上に、第1電極3、第1光電変換層5、第2光電変換層7、第3光電変換層9及び第2電極11を光入射側から、順次形成することによって製造することができる。
本実施形態では、第1光電変換層5、第2光電変換層7及び第3光電変換層9の順で3つの光電変換層を形成しているが、例えば、第2電極11上に、第3光電変換層9、第2光電変換層7及び第1光電変換層5の順で3つの光電変換層を形成してもよい。また、サブストレート構造の光電変換装置を形成する場合には、基板上に第3光電変換層9、第2光電変換層7及び第1光電変換層5の順で3つの光電変換層を形成することが好ましい。いずれの構造でも、光入射側から、第1光電変換層5、第2光電変換層7及び第3光電変換層9の順で配置されている点は同じである。
次に、上記の光電変換装置1の製造方法について説明する。光電変換装置1は、基板2上に、第1電極3、第1光電変換層5、第2光電変換層7、第3光電変換層9及び第2電極11を光入射側から、順次形成することによって製造することができる。
本実施形態では、第1光電変換層5、第2光電変換層7及び第3光電変換層9の順で3つの光電変換層を形成しているが、例えば、第2電極11上に、第3光電変換層9、第2光電変換層7及び第1光電変換層5の順で3つの光電変換層を形成してもよい。また、サブストレート構造の光電変換装置を形成する場合には、基板上に第3光電変換層9、第2光電変換層7及び第1光電変換層5の順で3つの光電変換層を形成することが好ましい。いずれの構造でも、光入射側から、第1光電変換層5、第2光電変換層7及び第3光電変換層9の順で配置されている点は同じである。
以下、図2に示すような成膜室の数が1つであるシングルチャンバのプラズマCVD装置を用いて半導体層を形成する場合を例にとって説明を進めるが、以下の説明は、マルチチャンバのプラズマCVD装置を用いて半導体層を形成する場合にも基本的に当てはまる。但し、マルチチャンバのプラズマCVD装置では、p型、i型及びn型の半導体層を別々の成膜室内で形成することができるため、後述するガス置換工程が省略可能である。
本実施形態の製造方法では、第1光電変換層5、第2光電変換層7及び第3光電変換層9を同一の成膜室で形成する。同一の成膜室で形成するとは、同一の成膜室内にある同一又は異なる電極を用いて第1から第3光電変換層5,7,9を形成することであり、同一の成膜室内の同一電極を用いて第1から第3光電変換層5,7,9を形成することが望ましい。また、第1から第3光電変換層5,7,9を途中で大気解放することなく連続して形成することが生産効率向上の点から望ましい。さらに、第1から第3光電変換層5,7,9を形成する際の基板温度は、同一であることが生産効率向上の点から望ましい。
以下、光電変換装置1の製造方法を詳述する。以下に示す方法は、例示であって、光電変換装置1は、以下に示す方法以外の方法で製造してもよい。
以下、光電変換装置1の製造方法を詳述する。以下に示す方法は、例示であって、光電変換装置1は、以下に示す方法以外の方法で製造してもよい。
3−1.第1電極形成工程
まず、基板2上に第1電極3を形成する。
基板2としては、プラズマCVD形成プロセスにおける耐熱性及び透光性を有するガラス基板、ポリイミド等の樹脂基板等が使用可能である。
第1電極3としては、SnO2、ITO、ZnOなどの透明導電膜が使用可能である。これらは、CVD、スパッタ、蒸着等の方法により形成することができる。
まず、基板2上に第1電極3を形成する。
基板2としては、プラズマCVD形成プロセスにおける耐熱性及び透光性を有するガラス基板、ポリイミド等の樹脂基板等が使用可能である。
第1電極3としては、SnO2、ITO、ZnOなどの透明導電膜が使用可能である。これらは、CVD、スパッタ、蒸着等の方法により形成することができる。
3−2.第1光電変換層形成工程
次に、得られた基板上に第1光電変換層5を形成する。上記の通り、第1光電変換層5は、p型半導体層5a、バッファ層5b、i型非晶質層5c及びn型半導体層5dを有するので、各半導体層を順次形成する。
p型半導体層5aの形成前(つまり、第1光電変換層5の形成前)と、i型非晶質層5cの形成前には、成膜室101内の不純物の濃度を低減するために、成膜室101内を置換ガスにより置換するガス置換工程を実施する。成長室内101には、前工程で導入された不純物や基板搬入時に外部から混入する不純物が残留しており、この不純物が半導体層に取り込まれると半導体層の品質が悪化するので、予め成長室101内の不純物濃度を低減させておく。ガス置換工程は、p型半導体層7aの形成前(つまり、第2光電変換層7の形成前)と、i型非晶質層7cの形成前と、p型半導体層9aの形成前(つまり、第3光電変換層9の形成前)と、i型微結晶層9bの形成前にも行われる。なお、それぞれのガス置換工程は、同一条件で実施してもよく、互いに異なる条件で実施してもよい。
次に、得られた基板上に第1光電変換層5を形成する。上記の通り、第1光電変換層5は、p型半導体層5a、バッファ層5b、i型非晶質層5c及びn型半導体層5dを有するので、各半導体層を順次形成する。
p型半導体層5aの形成前(つまり、第1光電変換層5の形成前)と、i型非晶質層5cの形成前には、成膜室101内の不純物の濃度を低減するために、成膜室101内を置換ガスにより置換するガス置換工程を実施する。成長室内101には、前工程で導入された不純物や基板搬入時に外部から混入する不純物が残留しており、この不純物が半導体層に取り込まれると半導体層の品質が悪化するので、予め成長室101内の不純物濃度を低減させておく。ガス置換工程は、p型半導体層7aの形成前(つまり、第2光電変換層7の形成前)と、i型非晶質層7cの形成前と、p型半導体層9aの形成前(つまり、第3光電変換層9の形成前)と、i型微結晶層9bの形成前にも行われる。なお、それぞれのガス置換工程は、同一条件で実施してもよく、互いに異なる条件で実施してもよい。
なお、マルチチャンバのプラズマCVD装置を使用する場合は、ガス置換工程を行う代わりに成膜室を変えることによって成膜室内の不純物濃度を低減させることができる。一般に、p型半導体層5aとバッファ層5bが第1成膜室で形成され、i型非晶質層5cが第2成膜室で形成され、n型半導体層5dが第3成膜室で形成される。また、p型半導体層7a、バッファ層7b及びp型半導体層9aは、第1成膜室で形成され、i型非晶質層7c及びi型微結晶層9bは、第2成膜室で形成され、n型半導体層7d及びn型半導体層9cは、第3成膜室で形成される。p型非晶質層とバッファ層は、別々の成膜室で形成してもよい。
以下、第1光電変換層5の形成工程について詳述する。
以下、第1光電変換層5の形成工程について詳述する。
3−2(1)ガス置換工程
成膜室101内に第1電極3を形成した基板2を設置し、その後、成膜室101を置換ガスで置換するガス置換工程を実施する。このガス置換工程は、半導体層が形成される基板を成膜室101に搬入したときに成膜室101外から混入する不純物の濃度を低減するために行われる。また、光電変換装置を繰り返し製造する場合には、第1から第3光電変換層が繰り返し形成されるため、前に形成した第3光電変換層9のn型半導体層9cが成膜室101内の内壁及び電極等に付着しているため、その第3光電変換層9のn型半導体層9cから放出される不純物、特に第3光電変換層9のn型半導体層9cの導電型を決定する不純物の第1光電変換層5のp型半導体層5aへの混入が問題となる。そこで、p型半導体層5aを形成する前にガス置換工程を行って、p型半導体層5aへのn型不純物の混入量を低減する。
これにより、第1光電変換層5のp型半導体層5aとして良質な半導体層を形成することができる。ここで、p型半導体層5aには、通常、p導電型不純物を1×1020cm-3程度含ませるので、混入したn導電型不純物濃度が二桁少ない1×1018cm-3程度以下
であれば、良好な光電変換特性が得られる。
成膜室101内に第1電極3を形成した基板2を設置し、その後、成膜室101を置換ガスで置換するガス置換工程を実施する。このガス置換工程は、半導体層が形成される基板を成膜室101に搬入したときに成膜室101外から混入する不純物の濃度を低減するために行われる。また、光電変換装置を繰り返し製造する場合には、第1から第3光電変換層が繰り返し形成されるため、前に形成した第3光電変換層9のn型半導体層9cが成膜室101内の内壁及び電極等に付着しているため、その第3光電変換層9のn型半導体層9cから放出される不純物、特に第3光電変換層9のn型半導体層9cの導電型を決定する不純物の第1光電変換層5のp型半導体層5aへの混入が問題となる。そこで、p型半導体層5aを形成する前にガス置換工程を行って、p型半導体層5aへのn型不純物の混入量を低減する。
これにより、第1光電変換層5のp型半導体層5aとして良質な半導体層を形成することができる。ここで、p型半導体層5aには、通常、p導電型不純物を1×1020cm-3程度含ませるので、混入したn導電型不純物濃度が二桁少ない1×1018cm-3程度以下
であれば、良好な光電変換特性が得られる。
ガス置換工程は、例えば、成膜室101内に置換ガスとして例えば水素ガスを導入し(置換ガス導入工程)、成膜室101内の圧力が所定の圧力(例えば100Paから1000Pa程度)に達したときに水素ガスの導入を停止し、さらに、成膜室101内の圧力が所定の圧力(例えば1Paから10Pa程度)になるまで排気する(排気工程)一連のサイクルによって実施することができる。このサイクルは、複数回繰り返しても良い。
上記1サイクルに要する時間は数秒から数十秒程度とすることができる。具体的には、置換ガス導入工程を1〜5秒間かけて行ない、排気工程を30〜60秒間かけて行うことができる。このような短い時間で行っても、複数回繰り返すことにより、成膜室内の不純物濃度を低減することができる。よって本実施形態の光電変換装置の製造方法は量産装置に適用した場合にも実用的である。
本実施形態においては、成膜室101の内部における置換ガス導入後圧力及び置換ガス排気後圧力をあらかじめ設定し、置換ガス導入工程においては成膜室101からの排気を停止し、成膜室101の内部の圧力が該置換ガス導入後圧力以上となったときに置換ガスの導入を停止して置換ガス導入工程を終了させ、排気工程においては置換ガスの導入を停止し、成膜室101の内部の圧力が該置換ガス排気後圧力以下となったときに排気を停止して排気工程を終了させることが好ましい。
サイクルの繰り返し回数を増加させることにより、また、置換ガス排気後圧力Mに対する置換ガス導入後圧力mの比率(M/m)を小さくすることにより、成膜室101内に存在する不純物の濃度をより低減することができる。
また、本実施形態においては、置換ガスとして水素ガスを使用する場合を例に説明しているが、別の実施形態においては、置換ガスとして、シランガス等の、i型層の形成に用いられるガスのいずれかを使用しても良い。i型層の形成に用いられるガスは、p型、i型及びn型の半導体層の形成のいずれにも使用される。従って、置換ガスとしてi型層の形成に用いられるガスを用いる場合、このガスから半導体層中に不純物が混入することがなくなるため好ましい。
また、別の実施形態においては、半導体層の膜質に影響を与えない不活性ガス等を置換ガスとして使用しても良い。特に、原子量の大きなガスは、成膜室101内を排気した際に成膜室101内に残り易く、置換ガスとして適している。不活性ガスとしては、例えば、アルゴンガス、ネオンガス、キセノンガス等が挙げられる。
また、置換ガスは、i型層の形成に用いられるガスのいずれか1種以上と、1種以上の不活性ガスとの混合ガスであってもよい。
また、置換ガスは、i型層の形成に用いられるガスのいずれか1種以上と、1種以上の不活性ガスとの混合ガスであってもよい。
3−2(2)p型半導体層形成工程
次に、p型半導体層5aを形成する。以下、p型半導体層5aの形成工程について説明する。
まず、成膜室101内を0.001Paまで排気し、基板温度を200℃以下に設定することができる。その後、p型半導体層5aを形成する。成膜室101内に混合ガスを導入し、排気系に設けられた圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3600Pa以下とする。成膜室101内に導入される混合ガスとしては、例えばシランガス、水素ガス及びジボランガスを含むガスを使用でき、さらに光吸収量を低減するために炭素原子を含むガス(例えばメタンガス)を含ませることができる。シランガスに対する水素ガスの流量は、5倍以上300倍以下とすることができ、p型非晶質層を形成する場合には5倍から30倍が好ましく、p型微結晶層を形成する場合には30倍から300倍程度が好ましい。
次に、p型半導体層5aを形成する。以下、p型半導体層5aの形成工程について説明する。
まず、成膜室101内を0.001Paまで排気し、基板温度を200℃以下に設定することができる。その後、p型半導体層5aを形成する。成膜室101内に混合ガスを導入し、排気系に設けられた圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3600Pa以下とする。成膜室101内に導入される混合ガスとしては、例えばシランガス、水素ガス及びジボランガスを含むガスを使用でき、さらに光吸収量を低減するために炭素原子を含むガス(例えばメタンガス)を含ませることができる。シランガスに対する水素ガスの流量は、5倍以上300倍以下とすることができ、p型非晶質層を形成する場合には5倍から30倍が好ましく、p型微結晶層を形成する場合には30倍から300倍程度が好ましい。
成膜室101内の圧力が安定した後、カソード電極102に数kHz〜80MHzの交流電力を投入し、カソード電極102とアノード電極103との間にプラズマを発生させ、非晶質又は微結晶のp型半導体層5aを形成する。カソード電極102の単位面積あたりの電力密度は、p型非晶質層を形成する場合には0.01W/cm2以上0.3W/cm2以下とすることが好ましく、p型微結晶層を形成する場合には、0.02W/cm2以上0.5W/cm2以下とすることが好ましい。
上記のようにして所望の厚さのp型半導体層5aを形成した後、交流電力の投入を停止し、成膜室101内を真空排気する。
p型半導体層5aの厚さは、i型非晶質層5cに十分な内部電界を与える点で、2nm以上が好ましく、5nm以上がより好ましい。また、p型半導体層5aの厚さは、非活性層の入射側の光吸収量を抑えることが必要である点で、50nm以下が好ましく、30nm以下がより好ましい。
3−2(3)バッファ層形成工程
次に、バッファ層5bとしてi型非晶質層を形成する。まず、成膜室101内のバックグラウンド圧力を0.001Pa程度に真空排気する。基板温度は200℃以下に設定することができる。次に、成膜室101内に混合ガスを導入し、圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3000Pa以下とする。成膜室101内に導入される混合ガスとしては、例えばシランガス及び水素ガスを含むガスを使用することができ、さらに光吸収量を低減するために炭素原子を含むガス(例えばメタンガス)を含ませることができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましい。
次に、バッファ層5bとしてi型非晶質層を形成する。まず、成膜室101内のバックグラウンド圧力を0.001Pa程度に真空排気する。基板温度は200℃以下に設定することができる。次に、成膜室101内に混合ガスを導入し、圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3000Pa以下とする。成膜室101内に導入される混合ガスとしては、例えばシランガス及び水素ガスを含むガスを使用することができ、さらに光吸収量を低減するために炭素原子を含むガス(例えばメタンガス)を含ませることができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましい。
成膜室101内の圧力が安定した後、カソード電極102に数kHz〜80MHzの交流電力を投入し、カソード電極102とアノード電極103との間にプラズマを発生させ、バッファ層5bであるi型非晶質層を形成する。カソード電極102の単位面積あたりの電力密度は、0.01W/cm2以上0.3W/cm2以下とすることができる。
上記のようにして、バッファ層5bとして所望の厚さのi型非晶質層を形成した後、交流電力の投入を停止し、成膜室101内を真空排気する。
バッファ層5bであるi型非晶質層を形成することにより、成膜室101内の雰囲気中のボロン原子濃度が低下し、次に形成されるi型非晶質層5cへのボロン原子の混入を低減することができる。
バッファ層5bであるi型非晶質層の厚さは、p型半導体層5aからi型非晶質層5cへのボロン原子の拡散を抑えるために2nm以上が望ましい。一方、光吸収量を抑えi型非晶質層5cへ到達する光を増大させるためにはできる限り薄いことが望ましい。バッファ層5bの厚さは、通常50nm以下とされる。
3−2(4)ガス置換工程
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。
成膜室101内の内壁及び電極等には前工程で形成したp型半導体層5aが付着しているため、p型半導体層5aから放出される不純物、特にp型半導体層5aの導電型を決定する不純物のi型非晶質層5cへの混入が問題となるが、i型非晶質層5cを形成する前にガス置換工程を行うことによって、i型非晶質層5cへの上記不純物の混入量を低減することができる。これにより、i型非晶質層5cとして良質な半導体層を形成することができる。
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。
成膜室101内の内壁及び電極等には前工程で形成したp型半導体層5aが付着しているため、p型半導体層5aから放出される不純物、特にp型半導体層5aの導電型を決定する不純物のi型非晶質層5cへの混入が問題となるが、i型非晶質層5cを形成する前にガス置換工程を行うことによって、i型非晶質層5cへの上記不純物の混入量を低減することができる。これにより、i型非晶質層5cとして良質な半導体層を形成することができる。
3−2(5)i型非晶質層形成工程
次に、i型非晶質層5cを形成する。まず、成膜室101内のバックグラウンド圧力を0.001Pa程度に真空排気する。基板温度を200℃以下に設定することができる。次に、成膜室101内に混合ガスを導入し、圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3000Pa以下とする。成膜室101内に導入される混合ガスとしては、例えばシランガス及び水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が好ましく、5倍以上30倍以下がさらに好ましく、良好な膜質のi型非晶質層5cを形成することができる。
次に、i型非晶質層5cを形成する。まず、成膜室101内のバックグラウンド圧力を0.001Pa程度に真空排気する。基板温度を200℃以下に設定することができる。次に、成膜室101内に混合ガスを導入し、圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3000Pa以下とする。成膜室101内に導入される混合ガスとしては、例えばシランガス及び水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が好ましく、5倍以上30倍以下がさらに好ましく、良好な膜質のi型非晶質層5cを形成することができる。
成膜室101内の圧力が安定した後、カソード電極102に数kHz〜80MHzの交流電力を投入し、カソード電極102とアノード電極103との間にプラズマを発生させ、i型非晶質層5cを形成する。カソード電極102の単位面積あたりの電力密度は0.01W/cm2以上0.3W/cm2以下とすることができる。
上記のようにして所望の厚さのi型非晶質層5cを形成した後、交流電力の投入を停止し、成膜室101内を真空排気する。
i型非晶質層5cの厚さは、光吸収量、光劣化による光電変換特性の低下を考慮して、0.05μmから0.25μmの値に設定されることが好ましい。
3−2(6)n型半導体層形成工程
次に、n型半導体層5dを形成する。まず、成膜室101内のバックグラウンド圧力を0.001Pa程度に真空排気する。基板温度は200℃以下、例えば150℃に設定することができる。次に、成膜室101内に混合ガスを導入し、圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3600Pa以下とする。成膜室101内に導入される混合ガスとしては、シランガス、水素ガス及びホスフィンガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、5倍以上300倍以下とすることができ、n型非晶質層を形成する場合には5倍から30倍が好ましく、n型微結晶層を形成する場合には30倍から300倍程度が好ましい。
次に、n型半導体層5dを形成する。まず、成膜室101内のバックグラウンド圧力を0.001Pa程度に真空排気する。基板温度は200℃以下、例えば150℃に設定することができる。次に、成膜室101内に混合ガスを導入し、圧力調整用バルブ117により成膜室101内の圧力を略一定に保つ。成膜室101内の圧力は、例えば200Pa以上3600Pa以下とする。成膜室101内に導入される混合ガスとしては、シランガス、水素ガス及びホスフィンガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、5倍以上300倍以下とすることができ、n型非晶質層を形成する場合には5倍から30倍が好ましく、n型微結晶層を形成する場合には30倍から300倍程度が好ましい。
成膜室101内の圧力が安定した後、カソード電極102に数kHz〜80MHzの交流電力を投入し、カソード電極102とアノード電極103との間にプラズマを発生させ、非晶質又は微結晶のn型半導体層5dを形成する。カソード電極102の単位面積あたりの電力密度は、n型非晶質層を形成する場合には0.01W/cm2以上0.3W/cm2以下とすることが好ましく、n型微結晶層を形成する場合には、0.02W/cm2以上0.5W/cm2以下とすることが好ましい。
n型半導体層5dの厚さは、i型非晶質層5cに十分な内部電界を与えるため2nm以上が好ましい。一方、非活性層であるn型半導体層5dの光吸収量を抑えるためにはできる限り薄いことが好ましく、通常50nm以下とされる。
以上により、i型非晶質層5cを備える第1光電変換層5を形成することができる。
3−3.第2光電変換層形成工程
次に、得られた基板上に第2光電変換層7を形成する。上記の通り、第2光電変換層7は、p型半導体層7a、バッファ層7b、i型非晶質層7c及びn型半導体層7dを有するので、各半導体層を順次形成する。
以下、第2光電変換層7の形成工程について詳述する。
次に、得られた基板上に第2光電変換層7を形成する。上記の通り、第2光電変換層7は、p型半導体層7a、バッファ層7b、i型非晶質層7c及びn型半導体層7dを有するので、各半導体層を順次形成する。
以下、第2光電変換層7の形成工程について詳述する。
3−3(1)ガス置換工程
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程を実施することにより、n型半導体層5d形成時に成膜室101内の内壁及び電極等に付着したn型半導体層から放出される不純物、特にn型半導体層5dの導電型を決定する不純物のp型半導体層7aへの混入量を低減することができる。これにより、p型半導体層7aとして良質な半導体層を形成することができる。ここで、p型半導体層7aにはp導電型不純物を1×1020cm-3程度含ませているので、混入したn導電型不純物濃度が二桁少ない1×1018cm-3程度以下であれば、良好な光電変換特性が得られる。
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程を実施することにより、n型半導体層5d形成時に成膜室101内の内壁及び電極等に付着したn型半導体層から放出される不純物、特にn型半導体層5dの導電型を決定する不純物のp型半導体層7aへの混入量を低減することができる。これにより、p型半導体層7aとして良質な半導体層を形成することができる。ここで、p型半導体層7aにはp導電型不純物を1×1020cm-3程度含ませているので、混入したn導電型不純物濃度が二桁少ない1×1018cm-3程度以下であれば、良好な光電変換特性が得られる。
3−3(2)p型半導体層形成工程
次に、p型半導体層7aを形成する。p型半導体層7aは、第1光電変換層5のp型半導体層5aと同様の方法により形成することができる。
次に、p型半導体層7aを形成する。p型半導体層7aは、第1光電変換層5のp型半導体層5aと同様の方法により形成することができる。
3−3(3)バッファ層形成工程
次に、第1光電変換層5のバッファ層5bと同様の方法により、バッファ層7bを形成する。
次に、第1光電変換層5のバッファ層5bと同様の方法により、バッファ層7bを形成する。
3−3(4)ガス置換工程
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第1光電変換層5のi型非晶質層5cを形成する前に行われるガス置換工程と同様の効果を得ることができる。
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第1光電変換層5のi型非晶質層5cを形成する前に行われるガス置換工程と同様の効果を得ることができる。
3−3(5)i型非晶質層形成工程
次に、i型非晶質層7cを形成する。
i型非晶質層7cの厚みは、光吸収量、光劣化による光電変換特性の低下を考慮して、0.1μmから0.7μmの値に設定されることが好ましい。
次に、i型非晶質層7cを形成する。
i型非晶質層7cの厚みは、光吸収量、光劣化による光電変換特性の低下を考慮して、0.1μmから0.7μmの値に設定されることが好ましい。
また、第2光電変換層7のi型非晶質層7cの禁制帯幅は、第1光電変換層5のi型非晶質層5cの禁制帯幅よりも狭いことが望ましい。このような禁制帯幅とすることにより、第1光電変換層5で吸収できなかった波長帯の光を第2光電変換層7で吸収することができ、入射光を有効に利用することができるからである。
i型非晶質層7cの禁制帯幅を狭くするために、膜形成時の基板温度を高く設定することができる。基板温度を高くすることにより膜中に含有される水素原子濃度を減らし、禁制帯幅の狭いi型非晶質層7cを形成することができる。すなわち、第2光電変換層7のi型非晶質層7c形成時の基板温度を、第1光電変換層5のi型非晶質層5c形成時の基板温度より高くすれば良い。これにより、第1光電変換層5のi型非晶質層5c中の水素原子濃度を、第2光電変換層7のi型非晶質層7c中の水素原子濃度よりも高くすることができ、第1光電変換層5のi型非晶質層5cの禁制帯幅が、第2光電変換層7のi型非晶質層7cの禁制帯幅より大きい積層型光電変換装置を製造することができる。
また、i型非晶質層7c形成時に成膜室101に導入される混合ガスの水素ガス/シランガス流量比を小さくすることにより、i型非晶質層7c中に含有される水素原子濃度を減らし、禁制帯幅の狭いi型非晶質層7cを形成することができる。すなわち、第2光電変換層7のi型非晶質層7c形成時の混合ガスの水素ガス/シランガス流量比を、第1光電変換層5のi型非晶質層5c形成時より小さくすれば良い。これにより、第1光電変換層5のi型非晶質層5c中の水素原子濃度を、第2光電変換層7のi型非晶質層7c中の水素原子濃度よりも高くすることができ、第1光電変換層5のi型非晶質層5cの禁制帯幅が、第2光電変換層7のi型非晶質層7cの禁制帯幅より大きい積層型光電変換装置を製造することができる。
さらに、i型非晶質層を連続放電プラズマにより形成する場合と、パルス放電プラズマにより形成する場合で、i型非晶質層の禁制帯幅を調整することも可能である。i型非晶質層を連続放電プラズマにより形成するとパルス放電プラズマにより形成した場合より、成膜されるi型非晶質層中に含まれる水素原子濃度を多くすることができる。
従って、第1光電変換層5のi型非晶質層5cを連続放電プラズマにより形成し、第2光電変換層7のi型非晶質層7cをパルス放電プラズマにより形成できるように、プラズマ発生用の供給電力を切換えることにより、第1光電変換層5のi型非晶質層5cの禁制帯幅が、第2光電変換層7のi型非晶質層7cの禁制帯幅より大きい積層型光電変換装置を製造することができる。
従って、第1光電変換層5のi型非晶質層5cを連続放電プラズマにより形成し、第2光電変換層7のi型非晶質層7cをパルス放電プラズマにより形成できるように、プラズマ発生用の供給電力を切換えることにより、第1光電変換層5のi型非晶質層5cの禁制帯幅が、第2光電変換層7のi型非晶質層7cの禁制帯幅より大きい積層型光電変換装置を製造することができる。
上記第1光電変換層5のi型非晶質層5c及び第2光電変換層7のi型非晶質層7c形成時の基板温度の設定、水素ガス/シランガス流量比の設定及び連続放電/パルス放電の切換は、それぞれ別々に設定しても良いし、各設定を併用しても良い。特に、第1光電変換層5のi型非晶質層5c及び第2光電変換層7のi型非晶質層7c形成時の基板温度が同一である場合、水素ガス/シランガス流量比の設定及び連続放電/パルス放電の切換を併用すると、i型非晶質層中に含有される水素原子濃度を大きく変化させることができ望ましい。
3−3(6)n型半導体層形成工程
次に、n型半導体層7dを形成する。n型半導体層7dは、第1光電変換層5のn型半導体層5dと同様の方法により形成することができる。
次に、n型半導体層7dを形成する。n型半導体層7dは、第1光電変換層5のn型半導体層5dと同様の方法により形成することができる。
3−4.第3光電変換層形成工程
次に、得られた基板上に第3光電変換層9を形成する。上記の通り、第3光電変換層9は、p型半導体層9a、i型微結晶層9b及びn型半導体層9cを有するので、各半導体層を順次形成する。
以下、第3光電変換層9の形成工程について詳述する。
次に、得られた基板上に第3光電変換層9を形成する。上記の通り、第3光電変換層9は、p型半導体層9a、i型微結晶層9b及びn型半導体層9cを有するので、各半導体層を順次形成する。
以下、第3光電変換層9の形成工程について詳述する。
3−4(1)ガス置換工程
まず、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第2光電変換層7形成前に行われるガス置換工程と同様の効果を有する。
まず、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第2光電変換層7形成前に行われるガス置換工程と同様の効果を有する。
3−4(2)p型半導体層形成工程
次に、p型半導体層9aを形成する。p型半導体層9aは、第1光電変換層5のp型半導体層5aと同様の方法により形成することができる。
次に、p型半導体層9aを形成する。p型半導体層9aは、第1光電変換層5のp型半導体層5aと同様の方法により形成することができる。
3−4(3)ガス置換工程
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第1光電変換層5のi型非晶質層5c及び第2光電変換層7のi型非晶質層7cを形成する前に行われるガス置換工程と同様の効果を有する。
次に、「3−2(1)ガス置換工程」と同様の方法により、ガス置換工程を行う。このガス置換工程は、第1光電変換層5のi型非晶質層5c及び第2光電変換層7のi型非晶質層7cを形成する前に行われるガス置換工程と同様の効果を有する。
3−4(4)i型微結晶層形成工程
次に、i型微結晶層9aを形成する。i型微結晶層9bは、例えば以下の形成条件において形成することができる。基板温度は200℃以下とすることが望ましい。形成時の成膜室101内の圧力は、240Pa以上3600Pa以下であることが望ましい。また、カソード電極102の単位面積あたりの電力密度は0.02W/cm2以上0.5W/cm2以下とすることが望ましい。
次に、i型微結晶層9aを形成する。i型微結晶層9bは、例えば以下の形成条件において形成することができる。基板温度は200℃以下とすることが望ましい。形成時の成膜室101内の圧力は、240Pa以上3600Pa以下であることが望ましい。また、カソード電極102の単位面積あたりの電力密度は0.02W/cm2以上0.5W/cm2以下とすることが望ましい。
成膜室101内に導入される混合ガスとしては、例えば、シランガス、水素ガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、30倍から数百倍程度が望ましく、30倍から300倍程度がさらに望ましい。
i型微結晶層9bの厚さは、十分な光吸収量を確保するため0.5μm以上が好ましく、1μm以上がより好ましい。一方、i型微結晶層9bの厚さは、良好な生産性を確保する点で20μm以下が好ましく15μm以下がより好ましい。
このようにして、ラマン分光法により測定される、480nm-1におけるピークに対する520nm-1におけるピークのピーク強度比I520/I480が3以上10以下である良好な結晶化率を有するi型微結晶層9bを形成できる。
3−4(5)n型半導体層形成工程
次に、n型半導体層9cを形成する。n型半導体層9cは、第1光電変換層5のn型半導体層5dと同様の方法により形成することができる。
次に、n型半導体層9cを形成する。n型半導体層9cは、第1光電変換層5のn型半導体層5dと同様の方法により形成することができる。
3−5.第2電極形成工程
次に、第3光電変換層9上に第2電極11を形成する。第2電極11は、透明導電膜11aと金属膜11bと有しているので、これらを順次形成する。
透明導電膜11aは、SnO2、ITO、ZnOなどからなる。金属膜11bは、銀、アルミニウム等の金属からなる。透明導電膜11aと金属膜11bは、CVD、スパッタ、蒸着等の方法により形成される。透明導電膜11aは、省略することもできる。
以上により、本実施形態の光電変換装置の製造工程が完了する。
次に、第3光電変換層9上に第2電極11を形成する。第2電極11は、透明導電膜11aと金属膜11bと有しているので、これらを順次形成する。
透明導電膜11aは、SnO2、ITO、ZnOなどからなる。金属膜11bは、銀、アルミニウム等の金属からなる。透明導電膜11aと金属膜11bは、CVD、スパッタ、蒸着等の方法により形成される。透明導電膜11aは、省略することもできる。
以上により、本実施形態の光電変換装置の製造工程が完了する。
4.効果実証実験
以下、標準条件下において第1短絡光電流が第2短絡光電流と第3短絡光電流の何れかよりも大きい光電変換装置と、標準条件下において第1光電変換層の短絡光電流が第2短絡光電流よりも小さい光電変換装置とを作製し、これらについてスペクトル依存性を調べ、前者の光電変換装置では朝や夕方の出力低下が抑制されることを実証した。
以下、標準条件下において第1短絡光電流が第2短絡光電流と第3短絡光電流の何れかよりも大きい光電変換装置と、標準条件下において第1光電変換層の短絡光電流が第2短絡光電流よりも小さい光電変換装置とを作製し、これらについてスペクトル依存性を調べ、前者の光電変換装置では朝や夕方の出力低下が抑制されることを実証した。
4−1.光電変換装置の作製方法
図1に示す構造の光電変換装置1を、図2に示すような成膜室101を複数有するマルチチャンバ方式のプラズマCVD装置を用いて作製した。ここで用いたプラズマCVD装置の成膜室は、成膜室内の大きさが1m×1m×50cmのサイズである。p型半導体層5a,7a及びバッファ層5b,7bと、i型半導体層5c,7c,9bと、n型半導体層5d,7d,9cは、それぞれ別々の成膜室101で形成した。
各構成要素は、表1に示す材料で形成した。i型非晶質層5cの厚さが異なる8種類の光電変換装置(以下、サンプル1〜8と呼ぶ。)を作製した。i型非晶質層5cの厚さは、サンプル1〜8の順で厚くした。すなわち、i型非晶質層5cの厚さは、サンプル1が最も薄く、サンプル8が最も厚い。サンプル1〜8において、i型非晶質層7c及びi型微結晶層9bの厚さは、第2短絡光電流と第3短絡光電流が標準条件においてほぼ等しくなるように調節した。
図1に示す構造の光電変換装置1を、図2に示すような成膜室101を複数有するマルチチャンバ方式のプラズマCVD装置を用いて作製した。ここで用いたプラズマCVD装置の成膜室は、成膜室内の大きさが1m×1m×50cmのサイズである。p型半導体層5a,7a及びバッファ層5b,7bと、i型半導体層5c,7c,9bと、n型半導体層5d,7d,9cは、それぞれ別々の成膜室101で形成した。
各構成要素は、表1に示す材料で形成した。i型非晶質層5cの厚さが異なる8種類の光電変換装置(以下、サンプル1〜8と呼ぶ。)を作製した。i型非晶質層5cの厚さは、サンプル1〜8の順で厚くした。すなわち、i型非晶質層5cの厚さは、サンプル1が最も薄く、サンプル8が最も厚い。サンプル1〜8において、i型非晶質層7c及びi型微結晶層9bの厚さは、第2短絡光電流と第3短絡光電流が標準条件においてほぼ等しくなるように調節した。
以下、サンプルA〜Cを作製するための各工程について詳細に説明する。以下の工程において、全ての半導体層は、連続放電プラズマで形成した。
4−1−1.第1光電変換層形成工程
4−1−1(1)p型半導体層形成工程
まず、厚さ1μmの第1電極3が形成された厚さ4mmの基板2上にp型半導体層5aとしてp型非晶質シリコンカーバイド層を形成した。p型半導体層5aは、基板2の温度が190℃、プラズマCVD成膜室101内の圧力が1000Pa、カソード電極単位面積当たりの電力密度が0.05W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、B2H6ガス(0.1%水素ベース)100sccm、CH4ガス150sccm、H2ガス/SiH4ガスの流量比が50倍の条件で形成し、その膜厚を15nmとした。
4−1−1(1)p型半導体層形成工程
まず、厚さ1μmの第1電極3が形成された厚さ4mmの基板2上にp型半導体層5aとしてp型非晶質シリコンカーバイド層を形成した。p型半導体層5aは、基板2の温度が190℃、プラズマCVD成膜室101内の圧力が1000Pa、カソード電極単位面積当たりの電力密度が0.05W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、B2H6ガス(0.1%水素ベース)100sccm、CH4ガス150sccm、H2ガス/SiH4ガスの流量比が50倍の条件で形成し、その膜厚を15nmとした。
4−1−1(2)バッファ層形成工程
次に、p型半導体層5a上にバッファ層5bとしてi型非晶質シリコンカーバイド層を形成した。バッファ層5bは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.05W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、CH4ガス150sccm、H2ガス/SiH4ガスの流量比が10倍の条件で成膜を開始し、CH4ガス流量が150sccmから0sccmまで徐々に減少するようにガス流量を制御して形成し、その膜厚を5nmとした。ここで、CH4ガス流量は徐々に減少するように制御しても良いし、段階的に減少するように制御しても良い。CH4ガス流量を徐々にあるいは段階的に減少させるように制御することにより、p型半導体層5aとi型非晶質層5cの界面におけるバンドプロファイルの不連続性を緩和でき望ましい。
次に、p型半導体層5a上にバッファ層5bとしてi型非晶質シリコンカーバイド層を形成した。バッファ層5bは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.05W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、CH4ガス150sccm、H2ガス/SiH4ガスの流量比が10倍の条件で成膜を開始し、CH4ガス流量が150sccmから0sccmまで徐々に減少するようにガス流量を制御して形成し、その膜厚を5nmとした。ここで、CH4ガス流量は徐々に減少するように制御しても良いし、段階的に減少するように制御しても良い。CH4ガス流量を徐々にあるいは段階的に減少させるように制御することにより、p型半導体層5aとi型非晶質層5cの界面におけるバンドプロファイルの不連続性を緩和でき望ましい。
4−1−1(3)i型非晶質層形成工程
次に、バッファ層5b上にi型非晶質層5cとしてi型非晶質シリコン層を形成した。i型非晶質層5cは、基板2の温度が180℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.07W/cm2、成膜室101に導入される混合ガスが、SiH4ガス300sccm、H2ガス/SiH4ガスの流量比が20倍の条件で形成し、その膜厚は、サンプルごとに変化させた。
次に、バッファ層5b上にi型非晶質層5cとしてi型非晶質シリコン層を形成した。i型非晶質層5cは、基板2の温度が180℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.07W/cm2、成膜室101に導入される混合ガスが、SiH4ガス300sccm、H2ガス/SiH4ガスの流量比が20倍の条件で形成し、その膜厚は、サンプルごとに変化させた。
4−1−1(4)n型半導体層形成工程
次に、i型非晶質層5c上にn型半導体層(ここでは非晶質層)5dとして非晶質シリコン層を形成した。n型半導体層5dは、基板2の温度が190℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.05W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、PH3ガス(1%水素ベース)30sccm、H2ガス/SiH4ガスの流量比が5倍の条件で形成し、その膜厚を20nmとした。
次に、i型非晶質層5c上にn型半導体層(ここでは非晶質層)5dとして非晶質シリコン層を形成した。n型半導体層5dは、基板2の温度が190℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.05W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、PH3ガス(1%水素ベース)30sccm、H2ガス/SiH4ガスの流量比が5倍の条件で形成し、その膜厚を20nmとした。
4−1−2.第2光電変換層形成工程
4−1−2(1)p型半導体層形成工程
次に、第1光電変換層5のn型半導体層5d上に第2光電変換層7のp型半導体層(ここでは非晶質層)7aとして、p型非晶質シリコンカーバイド層を形成した。形成条件は、第1光電変換層5のp型半導体層5aと同じであるが膜厚は20nmにした。
4−1−2(1)p型半導体層形成工程
次に、第1光電変換層5のn型半導体層5d上に第2光電変換層7のp型半導体層(ここでは非晶質層)7aとして、p型非晶質シリコンカーバイド層を形成した。形成条件は、第1光電変換層5のp型半導体層5aと同じであるが膜厚は20nmにした。
4−1−2(2)バッファ層形成工程
次に、p型半導体層7a上にバッファ層7bとしてi型非晶質シリコンカーバイド層を形成した。形成条件は、第1光電変換層5のバッファ層5bと同じにした。
次に、p型半導体層7a上にバッファ層7bとしてi型非晶質シリコンカーバイド層を形成した。形成条件は、第1光電変換層5のバッファ層5bと同じにした。
4−1−2(3)i型非晶質層形成工程
次に、バッファ層7b上にi型非晶質層7cとしてi型非晶質シリコン層を形成した。i型非晶質層7cは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.07W/cm2、成膜室101に導入される混合ガスが、SiH4ガス300sccm、H2ガス/SiH4ガスの流量比が10倍の条件で形成し、その膜厚は、第2短絡光電流が所望の値になるように調節した。
第1光電変換層5のi型非晶質層5cの形成時の基板温度(180℃)は、第2光電変換層7のi型非晶質層7cの形成時の基板温度(200℃)より低くした。これにより、第1光電変換層5のi型非晶質層5c中に含まれる水素濃度を第2光電変換層7のi型非晶質層7cより大きくし、第1光電変換層5のi型非晶質層5cの禁制帯幅が第2光電変換層7のi型非晶質層7cより大きくなるようにした。
次に、バッファ層7b上にi型非晶質層7cとしてi型非晶質シリコン層を形成した。i型非晶質層7cは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が500Pa、カソード電極単位面積当たりの電力密度が0.07W/cm2、成膜室101に導入される混合ガスが、SiH4ガス300sccm、H2ガス/SiH4ガスの流量比が10倍の条件で形成し、その膜厚は、第2短絡光電流が所望の値になるように調節した。
第1光電変換層5のi型非晶質層5cの形成時の基板温度(180℃)は、第2光電変換層7のi型非晶質層7cの形成時の基板温度(200℃)より低くした。これにより、第1光電変換層5のi型非晶質層5c中に含まれる水素濃度を第2光電変換層7のi型非晶質層7cより大きくし、第1光電変換層5のi型非晶質層5cの禁制帯幅が第2光電変換層7のi型非晶質層7cより大きくなるようにした。
4−1−2(4)n型半導体層形成工程
次に、i型非晶質層7c上にn型半導体層(ここでは非晶質層)7dとして非晶質シリコン層を形成した。形成条件は、第1光電変換層5のn型半導体層5dと同じにした。
次に、i型非晶質層7c上にn型半導体層(ここでは非晶質層)7dとして非晶質シリコン層を形成した。形成条件は、第1光電変換層5のn型半導体層5dと同じにした。
4−1−3.第3光電変換層形成工程
4−1−3(1)p型半導体層層形成工程
次に、第2光電変換層7のn型半導体層7d上に、第3光電変換層9のp型半導体層(ここでは微結晶層)9aとしてp型微結晶シリコン層を形成した。p型半導体層9aは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が1000Pa、カソード電極単位面積当たりの電力密度が0.15W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、B2H6ガス(0.1%水素ベース)30sccm、H2ガス/SiH4ガスの流量比が150倍の条件で形成し、その膜厚を20nmとした。
4−1−3(1)p型半導体層層形成工程
次に、第2光電変換層7のn型半導体層7d上に、第3光電変換層9のp型半導体層(ここでは微結晶層)9aとしてp型微結晶シリコン層を形成した。p型半導体層9aは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が1000Pa、カソード電極単位面積当たりの電力密度が0.15W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、B2H6ガス(0.1%水素ベース)30sccm、H2ガス/SiH4ガスの流量比が150倍の条件で形成し、その膜厚を20nmとした。
4−1−3(2)i型微結晶層形成工程
次に、p型半導体層9a上にi型微結晶層9bとしてi型微結晶シリコン層を形成した。i型微結晶層9bは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が2000Pa、カソード電極単位面積当たりの電力密度が0.15W/cm2、成膜室101に導入される混合ガスが、SiH4ガス250sccm、H2ガス/SiH4ガスの流量比が100倍の条件で形成し、その膜厚は、第3短絡光電流が所望の値になるように調節した。
次に、p型半導体層9a上にi型微結晶層9bとしてi型微結晶シリコン層を形成した。i型微結晶層9bは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が2000Pa、カソード電極単位面積当たりの電力密度が0.15W/cm2、成膜室101に導入される混合ガスが、SiH4ガス250sccm、H2ガス/SiH4ガスの流量比が100倍の条件で形成し、その膜厚は、第3短絡光電流が所望の値になるように調節した。
4−1−3(3)n型半導体層形成工程
次に、i型微結晶層9b上にn型半導体層(ここでは微結晶層)9dとしてn型微結晶シリコン層を形成した。n型半導体層9dは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が2000Pa、カソード電極単位面積当たりの電力密度が0.15W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、PH3ガス(1%水素ベース)30sccm、H2ガス/SiH4ガスの流量比が150倍の条件で形成し、その膜厚を20nmとした。
次に、i型微結晶層9b上にn型半導体層(ここでは微結晶層)9dとしてn型微結晶シリコン層を形成した。n型半導体層9dは、基板2の温度が200℃、プラズマCVD成膜室101内の圧力が2000Pa、カソード電極単位面積当たりの電力密度が0.15W/cm2、成膜室101に導入される混合ガスが、SiH4ガス150sccm、PH3ガス(1%水素ベース)30sccm、H2ガス/SiH4ガスの流量比が150倍の条件で形成し、その膜厚を20nmとした。
4−1−4.第2電極形成工程
次に、スパッタ法により、厚さ0.05μmの透明導電膜11a及び厚さ0.1μmの金属膜11bからなる第2電極11を形成し、光電変換装置1を製造した。
次に、スパッタ法により、厚さ0.05μmの透明導電膜11a及び厚さ0.1μmの金属膜11bからなる第2電極11を形成し、光電変換装置1を製造した。
4−2.各光電変換層の短絡光電流の測定
次に、上記方法で作製したサンプル1〜8について、標準条件下での各短絡光電流を測定した。その結果を表2に示す。第3短絡光電流は、第2短絡光電流とほぼ等しかった。
次に、上記方法で作製したサンプル1〜8について、標準条件下での各短絡光電流を測定した。その結果を表2に示す。第3短絡光電流は、第2短絡光電流とほぼ等しかった。
表2を参照すると、サンプル1〜4では、第2短絡光電流の方が第1短絡光電流よりも大きく、サンプル5〜8では、第1短絡光電流の方が第2短絡光電流よりも大きいことが分かる。サンプル1〜4は、本発明の比較例であり、サンプル5〜8が本発明の実施例である。
サンプル5〜8で第1短絡光電流が第2短絡光電流よりも大きくなったのは、サンプル5〜8の第1光電変換層5のi型非晶質層5cが比較的厚いため、より多くの光が第1光電変換層5で吸収されたためであると考えられる。
サンプル5〜8で第1短絡光電流が第2短絡光電流よりも大きくなったのは、サンプル5〜8の第1光電変換層5のi型非晶質層5cが比較的厚いため、より多くの光が第1光電変換層5で吸収されたためであると考えられる。
4−3.スペクトル依存性相対値の測定
次に、サンプル1〜8について、朝(9:00)及び昼(12:00)の出力を測定した。出力は、サンプル1〜8を屋外に並べて設置し、2007年5月8日の快晴時に測定した。得られた結果からスペクトル依存性を算出した。スペクトル依存性は、「朝の出力/昼の出力」で定義される。
次に、標準状態において第1短絡光電流と第2短絡光電流がほぼ同一になるようにタンデム型(2接合型)光電変換装置を作製し、この光電変換装置についてもスペクトル依存性を算出した。なお、一般に、タンデム型光電変換装置は、3接合型光電変換装置よりもスペクトル変化の影響を受け難い。
次に、スペクトル依存性相対値を算出した。スペクトル依存性相対値は、「サンプル1〜8のそれぞれのスペクトル依存性/タンデム型光電変換装置のスペクトル依存性」で定義される。スペクトル依存性相対値が1に近いほどスペクトル変化の影響を受けにくいことを意味する。
この結果を表3に示す。また、表3をプロットしたものを図3に示す。図3は、第1短絡光電流/第2短絡光電流とスペクトル依存性相対値との関係を示すグラフである。
次に、サンプル1〜8について、朝(9:00)及び昼(12:00)の出力を測定した。出力は、サンプル1〜8を屋外に並べて設置し、2007年5月8日の快晴時に測定した。得られた結果からスペクトル依存性を算出した。スペクトル依存性は、「朝の出力/昼の出力」で定義される。
次に、標準状態において第1短絡光電流と第2短絡光電流がほぼ同一になるようにタンデム型(2接合型)光電変換装置を作製し、この光電変換装置についてもスペクトル依存性を算出した。なお、一般に、タンデム型光電変換装置は、3接合型光電変換装置よりもスペクトル変化の影響を受け難い。
次に、スペクトル依存性相対値を算出した。スペクトル依存性相対値は、「サンプル1〜8のそれぞれのスペクトル依存性/タンデム型光電変換装置のスペクトル依存性」で定義される。スペクトル依存性相対値が1に近いほどスペクトル変化の影響を受けにくいことを意味する。
この結果を表3に示す。また、表3をプロットしたものを図3に示す。図3は、第1短絡光電流/第2短絡光電流とスペクトル依存性相対値との関係を示すグラフである。
表3及び図3を参照すると、スペクトル依存性相対値は、第1短絡光電流/第2短絡光電流が1.01以上である場合に1に近い値になっており、スペクトル変化の影響が抑制されていることが分かる。このことは、標準条件下において第1短絡光電流を第2短絡光電流と第3短絡光電流の何れかよりも大きくすることによって朝や夕方の極端な出力低下を抑制することができることを意味している。
1:積層型光電変換装置 2:基板 3:第1電極 5:第1光電変換層 7:第2光電変換層 9:第3光電変換層 11:第2電極
5a:p型半導体層 5b:バッファ層 5c:i型非晶質層 5d:n型半導体層
7a:p型半導体層 7b:バッファ層 7c:i型非晶質層 7d:n型半導体層
9a:p型半導体層 9b:i型微結晶層 9d:n型半導体層
11a:透明導電膜 11b:金属膜
101:成膜室 102:カソード電極 103:アノード電極 105:インピーダンス整合回路 106a:電力導入線 106b:電力導入線 107:基板 108:電力供給部 110:ガス導入部 116:ガス排気部 117:圧力調整用バルブ 118:ガス 119:ガス排気口
5a:p型半導体層 5b:バッファ層 5c:i型非晶質層 5d:n型半導体層
7a:p型半導体層 7b:バッファ層 7c:i型非晶質層 7d:n型半導体層
9a:p型半導体層 9b:i型微結晶層 9d:n型半導体層
11a:透明導電膜 11b:金属膜
101:成膜室 102:カソード電極 103:アノード電極 105:インピーダンス整合回路 106a:電力導入線 106b:電力導入線 107:基板 108:電力供給部 110:ガス導入部 116:ガス排気部 117:圧力調整用バルブ 118:ガス 119:ガス排気口
Claims (6)
- それぞれがpin接合を有し且つシリコン系半導体からなる第1光電変換層、第2光電変換層及び第3光電変換層を光入射側からこの順に重ねて備え、光源:キセノンランプ、放射照度:100mW/cm2、AM:1.5、温度:25℃という条件下において、第1光電変換層の安定状態における短絡光電流は、第2光電変換層の安定状態における短絡光電流と第3光電変換層の安定状態における短絡光電流の何れよりも大きいことを特徴とする積層型光電変換装置。
- 第2光電変換層の短絡光電流に対する第1光電変換層の短絡光電流の比は、1.01以上である請求項1に記載の装置。
- 第1及び第2光電変換層のi型半導体層は、それぞれ、非晶質層であり、第3光電変換層のi型半導体層は、微結晶層である請求項1又は2に記載の装置。
- 第2光電変換層の膜厚は、第1光電変換層の膜厚より厚い請求項3に記載の装置。
- 第1光電変換層の膜厚は50nm〜300nmであり、第2光電変換層の膜厚は350nm〜1000nmである請求項4に記載の装置。
- 第2光電変換層のi型半導体層は非晶質シリコンゲルマニウムであり、第1光電変換層のi型半導体層は非晶質シリコンまたは非晶質シリコンカーバイドである請求項3に記載の装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009119127A JP2009177223A (ja) | 2009-05-15 | 2009-05-15 | 積層型光電変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009119127A JP2009177223A (ja) | 2009-05-15 | 2009-05-15 | 積層型光電変換装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007166600A Division JP4411337B2 (ja) | 2007-06-25 | 2007-06-25 | 積層型光電変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009177223A true JP2009177223A (ja) | 2009-08-06 |
Family
ID=41031911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009119127A Pending JP2009177223A (ja) | 2009-05-15 | 2009-05-15 | 積層型光電変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009177223A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004165394A (ja) * | 2002-11-13 | 2004-06-10 | Canon Inc | 積層型光起電力素子 |
JP2004356623A (ja) * | 2003-05-08 | 2004-12-16 | Canon Inc | 積層型光起電力素子及びその製造方法 |
-
2009
- 2009-05-15 JP JP2009119127A patent/JP2009177223A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004165394A (ja) * | 2002-11-13 | 2004-06-10 | Canon Inc | 積層型光起電力素子 |
JP2004356623A (ja) * | 2003-05-08 | 2004-12-16 | Canon Inc | 積層型光起電力素子及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4484886B2 (ja) | 積層型光電変換装置の製造方法 | |
JP4797083B2 (ja) | 薄膜太陽電池モジュール | |
JP4553891B2 (ja) | 半導体層製造方法 | |
JP4411338B2 (ja) | 薄膜太陽電池モジュール | |
KR101484152B1 (ko) | 플라즈마로부터 비정질 물질의 증착에 의하여 구배된 밴드갭을 가지는 막을 형성하는 방법 | |
JP4637244B2 (ja) | 薄膜太陽電池モジュール | |
US7915612B2 (en) | Photoelectric conversion device and method of producing the same | |
JP4411337B2 (ja) | 積層型光電変換装置 | |
JP4758496B2 (ja) | 薄膜太陽電池モジュール | |
JP4761322B2 (ja) | 半導体膜の成膜方法および光電変換装置の製造方法 | |
JP2009004702A (ja) | 光電変換装置の製造方法 | |
JP4758495B2 (ja) | 薄膜太陽電池モジュール | |
JP5770294B2 (ja) | 光電変換装置およびその製造方法 | |
JP2009177220A (ja) | 光電変換装置の製造方法 | |
JP2007180364A (ja) | 光電変換素子及びその製造方法並びに薄膜形成装置 | |
JP5193981B2 (ja) | 積層型光電変換装置及びその製造方法 | |
JP2009177223A (ja) | 積層型光電変換装置 | |
JP2011181852A (ja) | 薄膜光電変換装置と薄膜光電変換装置の製造方法 | |
US20100116338A1 (en) | High quality semiconductor material | |
JP2013125841A (ja) | 光電変換装置の製造方法 | |
JP2011101058A (ja) | 薄膜形成装置 | |
JP2014072200A (ja) | 光電変換装置およびその製造方法 | |
JP2014072199A (ja) | 光電変換装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120619 |