KR101245037B1 - 반도체 다층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법 - Google Patents

반도체 다층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법 Download PDF

Info

Publication number
KR101245037B1
KR101245037B1 KR1020117020345A KR20117020345A KR101245037B1 KR 101245037 B1 KR101245037 B1 KR 101245037B1 KR 1020117020345 A KR1020117020345 A KR 1020117020345A KR 20117020345 A KR20117020345 A KR 20117020345A KR 101245037 B1 KR101245037 B1 KR 101245037B1
Authority
KR
South Korea
Prior art keywords
stack
layer
lower
upper
stacks
Prior art date
Application number
KR1020117020345A
Other languages
English (en)
Other versions
KR20110112457A (ko
Inventor
케빈 코클리
굴레이드 휴센
제이슨 스테펜즈
쿠날 기로트라
사무엘 로센탈
Original Assignee
씬실리콘 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US18577009P priority Critical
Priority to US61/185,770 priority
Priority to US22181609P priority
Priority to US61/221,816 priority
Priority to US23079009P priority
Priority to US61/230,790 priority
Application filed by 씬실리콘 코포레이션 filed Critical 씬실리콘 코포레이션
Priority to PCT/US2010/037737 priority patent/WO2010144421A2/en
Publication of KR20110112457A publication Critical patent/KR20110112457A/ko
Application granted granted Critical
Publication of KR101245037B1 publication Critical patent/KR101245037B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus peculiar to the manufacture or treatment of these devices or of parts thereof
    • H01L31/20Processes or apparatus peculiar to the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142Energy conversion devices
    • H01L27/1421Energy conversion devices comprising bypass diodes integrated or directly associated with the device, e.g. bypass diode integrated or formed in or on the same substrate as the solar cell
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529Shape of the potential jump barrier or surface barrier
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076Multiple junction or tandem solar cells
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus peculiar to the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus peculiar to the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824Special manufacturing methods for microcrystalline Si, uc-Si
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus peculiar to the manufacture or treatment of these devices or of parts thereof
    • H01L31/20Processes or apparatus peculiar to the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202Processes or apparatus peculiar to the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/54Material technologies
    • Y02E10/545Microcrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/54Material technologies
    • Y02E10/548Amorphous silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • Y02P70/52Manufacturing of products or systems for producing renewable energy
    • Y02P70/521Photovoltaic generators

Abstract

단일 집적 광전지 모듈이 제공된다. 모듈은 전기 절연 기판, 이 기판 위의 미세결정 실리콘 층들의 하부 스택, 이 하부 스택 위의 비정질 실리콘 층들의 중간 스택, 이 중간 스택 위의 비정질 실리콘 층들의 상부 스택 및 이 상부 스택 위의 광 투과성 커버 층을 포함한다. 입사광의 다른 스펙트럼이 하부, 중간 및 상부 스택들의 각각의 스택에 의해 흡수되도록, 하부, 중간 및 상부 스택들의 각각의 에너지 밴드갭은 서로 다르다.

Description

반도체 다층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법{PHOTOVOLTAIC MODULES AND METHODS OF MANUFACTURING PHOTOVOLTAIC MODULES HAVING MULTIPLE SEMICONDUCTOR LAYER STACKS}

관련 출원의 교차 참조

본 출원은 "텐덤 반도체 층 스택을 갖는 광전지 소자(Photovoltaic Devices Having Tandem Semiconductor Layer Stacks)"라는 명칭으로 2009년 6월 10일 출원된 동시 진행 중인 미국 가출원 제61/185,770호("'770 출원"), "텐덤 반도체 층 스택을 갖는 광전지 소자(Photovoltaic Devices Having Tandem Semiconductor Layer Stacks)"라는 명칭으로 2009년 6월 30일 출원된 동시 진행 중인 미국 가출원 제61/221,816호("'816 출원") 및 "다중 반도체 층 스택을 갖는 광전지 소자(Photovoltaic Devices Having Multiple Semiconductor Layer Stacks)"라는 명칭으로 2009년 8월 3일 출원된 동시 진행 중인 미국 가출원 제61/230,790호("'790 출원")의 정식 특허출원이며 그 우선권의 향유를 주장한다. '770, '816 및 '790 출원의 전체 개시 내용은 그 전체가 본 출원에 참조로서 포함된다.

본 명세서에 기재된 주제는 광전지 소자에 관한 것이다. 몇 가지 공지된 광전지 소자는 실리콘 박막의 활성 영역을 갖는 박막 광 모듈을 포함한다. 모듈에 입사된 빛은 활성 실리콘 필름 안으로 진입한다. 빛이 실리콘 필름에 의해 흡수된다면, 빛은 실리콘 내에 전자와 정공을 발생시킬 수 있다. 전자와 정공은 모듈로부터 인출되어 외부 전자 부하에 가해질 수 있는 전위 및/또는 전류를 발생시키도록 사용될 수 있다.

빛 안의 광자는 실리콘 필름 내의 전자를 여기시켜 전자를 실리콘 필름 내의 원자로부터 분리시킨다. 광자가 전자를 여기시켜 필름 내의 원자로부터 분리시기 위해서는, 광자는 실리콘 필름 내의 에너지 밴드갭을 초과하는 에너지를 가져야 한다. 광자의 에너지는 필름에 입사되는 빛의 파장에 관계된다. 따라서 빛은 필름의 에너지 밴드갭과 빛의 파장에 기초하여 실리콘 필름에 흡수된다.

몇 가지 공지된 광전지 소자는 하부 전극과 상부 전극 사이에 서로의 상부에 피착된 제2조 이상의 실리콘 필름을 포함하는 텐덤 층 스택을 포함한다. 서로 다른 조의 필름은 서로 다른 에너지 밴드갭을 가질 수 있다. 서로 다른 세트의 필름에 서로 다른 밴드갭을 제공하면, 입사광의 더 많은 파장이 소자에 의해 흡수될 수 있으므로 소자의 효율이 증가할 수 있다. 예컨대 제1조의 필름이 제2조의 필름보다 큰 에너지 밴드갭을 가질 수 있다. 제1조의 필름의 에너지 밴드갭을 초과하는 에너지와 결합된 파장을 갖는 일부 빛은 제1조의 필름에 의해 흡수되어 전자-정공 쌍을 생성한다. 제1조의 필름의 에너지 밴드갭을 초과하지 않는 에너지와 결합된 파장을 갖는 일부 빛은 전자-정공 쌍을 생성하지 않고 제1조의 필름을 통과한다. 제1조의 필름을 통과하는 이 빛의 적어도 일부는 제2조의 필름이 더 낮은 에너지 밴드갭을 갖는다면 제2조의 필름에 의해 흡수될 수 있다.

서로 다른 조의 필름에 서로 다른 에너지 밴드갭을 제공하기 위해, 실리콘 필름은 그 밴드갭을 변화시키도록 게르마늄으로 합금화될 수 있다. 하지만, 필름을 게르마늄으로 합금화하는 것은 제조에 사용될 수 있는 피착률을 감소시키기 쉽다. 또한, 게르마늄으로 합금화된 실리콘 필름은 게르마늄이 없는 필름보다 광 조사에 따른 열화(LID)에 더 취약한 경향이 있다. 게다가, 실리콘-게르마늄 합금을 피착시키도록 사용되는 소스 가스인 게르마늄은 고가이고 위험하다.

실리콘 필름을 게르마늄으로 합금화하는 것에 대한 대안으로, 광전지 소자 내의 실리콘 필름의 에너지 밴드갭은 실리콘 필름을 비정질 실리콘 필름이 아닌 미세결정 실리콘 필름으로서 피착하여 감소시킬 수 있다. 비정질 실리콘 필름은 미세결정 상태로 피착된 실리콘 필름보다 큰 에너지 밴드갭을 갖는 것이 보통이다. 몇 가지 알려진 광전지 소자는 미세결정 실리콘 필름과 직렬로 적층된 비정질 실리콘 필름을 갖는 반도체 층 스택을 포함한다. 그러한 소자에서, 비정질 실리콘 필름은 접합에서 캐리어 이동과 관련된 손실(carrier transport-related loss)을 감소시키도록 비교적 작은 두께로 피착된다. 예컨대 비정질 실리콘 필름은 입사광에 의해 실리콘 원자로부터 여기되어 상부 또는 하부 전극에 도달하기 전에 다른 실리콘 원자 또는 다른 전자 및 정공과 재결합되는 전자 및 정공의 양을 감소시키도록 작은 두께로 피착될 수 있다. 전극에 도달하지 않는 전자 또는 정공은 광전지 소자에 의해 생성되는 전압 또는 전류에 기여하지 않는다. 하지만, 비정질 실리콘 접합의 두께가 감소함에 따라, 더 적은 빛이 비정질 실리콘 접합에 의해 흡수되고 실리콘 필름 내의 광전류의 흐름은 감소한다. 그 결과, 입사광을 전류로 전환하는 광전지 소자의 효율은 소자 스택 내의 비정질 실리콘 접합에 의해 제한될 수 있다.

비교적 얇은 비정질 실리콘 필름을 갖는 몇 가지 광전기 소자에서, 활성 비정질 실리콘 필름을 갖는 소자 내의 광전지의 표면적은 전지의 비활성 영역에 비해 증가할 수 있다. 불활성 또는 비활성 영역은 실리콘 필름이 존재하지 않거나 입사광을 전기로 전환하지 않는 전지의 일부를 포함하는 데 비해, 활성 영역은 입사광을 전기로 전환하는 실리콘 필름을 포함한다. 소자 내의 광전지의 활성 영역을 소자 내의 비활성 영역에 비해 증가시킴으로써 광전지 소자에 의해 발생된 전력을 증가시킬 수 있다. 예컨대 활성 비정질 실리콘 필름을 갖는 단일 집적(monolithically-integrated) 박막 광전지 모듈 내의 전지의 폭을 증가시키면 태양광에 노출되는 모듈 내의 활성 광전지 재료의 분율 또는 백분율이 증가한다. 활성 광전지 재료의 분율이 증가함에 따라, 소자에 의해 발생되는 전체 광전류가 증가할 수 있다.

전지의 폭을 증가시키면 소자의 광 투과성 전극의 크기 또는 면적도 역시 증가한다. 광 투과성 전극은 전지에서 생성된 전자 또는 정공을 전도하여 소자의 전압 또는 전류를 생성시키는 전극이다. 광 투과성 전극의 크기 또는 면적이 증가함에 따라, 광 투과성 전극의 전기 저항(R)도 역시 증가한다. 광 투과성 전극을 통과하는 전류(I)도 역시 증가할 수 있다. 광 투과성 전극을 통과하는 전류와 광 투과성 전극의 저항이 증가함에 따라, 광전지 소자 내의 I2R 손실 등의 에너지 손실이 증가한다. 에너지 손실이 증가함에 따라, 광전지 소자는 효율이 떨어지고 소자에 의해 발생되는 전력이 감소한다. 따라서, 단일 집적 박막 광전지 소자에서, 소자 내의 활성 광전지 재료의 분율과 소자의 투명한 전도성 전극 내에 생기는 에너지 손실 사이에 교환조건이 존재한다.

입사광을 전류로 전환하는 효율이 증가하고 그리고/또는 에너지 손실이 감소한 광전지 소자에 대한 필요성이 존재한다.

일 실시예에서, 단일 집적 광전지 모듈이 제공된다. 모듈은 전기 절연 기판, 이 기판 위의 미세결정 실리콘 층들의 하부 스택, 이 하부 스택 위의 비정질 실리콘 층들의 중간 스택, 이 중간 스택 위의 비정질 실리콘 층들의 상부 스택 및 이 상부 스택 위의 광 투과성 커버 층을 포함한다. 입사광의 다른 스펙트럼이 하부, 중간 및 상부 스택들의 각각의 스택에 의해 흡수되도록, 하부, 중간 및 상부 스택들의 각각의 에너지 밴드갭은 서로 다르다.

다른 실시예에서, 광전지 모듈을 제작하는 방법이 제공된다. 방법은 전기 절연 기판과 하부 전극을 제공하는 단계, 하부 전극 위에 미세결정 실리콘 층들의 하부 스택을 피착하는 단계, 하부 전극 위에 비정질 실리콘 층들의 중간 스택을 피착하는 단계, 중간 스택 위에 비정질 실리콘 층들의 상부 스택을 피착하는 단계 및 상부 스택 위에 상부 전극을 피착하는 단계를 포함한다. 입사광의 다른 스펙트럼이 하부, 중간 및 상부 스택들의 각각의 스택에 의해 흡수되도록, 하부, 중간 및 상부 스택들의 각각의 에너지 밴드갭은 서로 다르다.

도 1은 일 실시예에 따른 기판 형상 광전지의 개략도이다.
도 2는 일 실시예에 따른 도 1에 도시된 템플릿 층 내의 구조체들을 개략적으로 도시한다.
도 3은 다른 실시예에 따른 도 1에 도시된 템플릿 층 내의 구조체들을 개략적으로 도시한다.
도 4는 다른 실시예에 따른 도 1에 도시된 템플릿 층 내의 구조체들을 개략적으로 도시한다.
도 5는 일 실시예에 따른 기판 형상 광전지 소자(500)의 개략도이다.
도 6은 일 실시예에 따른 기판 형상 광전지 소자를 제작하는 공정의 순서도이다.

전술한 발명의 과제 및 목하 기재되는 기술의 특정한 실시예의 후속하는 상세한 설명은 첨부 도면과 연계하면 더 잘 이해될 것이다. 목하 기재되는 기술을 설명할 목적으로, 특정한 실시예가 도면에 도시된다. 하지만, 목하 기재되는 기술은 첨부 도면에 도시된 배치체 및 수단에 한정되지 않음을 알아야 한다. 더욱이, 도면의 구성요소는 일정한 비례가 아닌 것을 알아야 하며, 구성요소 간의 상대적인 크기는 그 상대적인 크기가 필수적인 것으로 해석하거나 이해하지 말아야 한다.

도 1은 일 실시예에 따른 기판 형상 광전지(100)의 개략도이다. 전지(100)는 기판(102) 및 광 투과성 커버 층(104)을 포함하며, 3개의 층 스택들 또는 반도체 접합 스택들(106, 108, 110)이 기판(102)과 커버 층(104) 사이에 배치되어 있다. 일 실시예에서, 반도체 접합 스택들(106, 108, 110)은 실리콘의 N-I-P 층 스택들을 포함한다. 전지(100)는 기판 형상 광전지이다. 예컨대 기판(102) 반대쪽의 커버 층(104) 상의 전지(100)에 입사된 빛은 전지(100)에 의해 전위로 전환된다. 빛은 전지(100)의 커버 층(104)과 추가의 층 및 구성요소를 통과하여 상부, 중간 및 하부 층 스택(106, 108, 110)으로 전파된다. 빛은 상부, 중간 및 하부 층 스택(106, 108, 110)에 의해 흡수된다.

빛 안의 광자는 전자를 여기시켜 전자를 층 스택(106, 108, 110) 내의 원자로부터 분리시킨다. 전자가 원자로부터 분리될 때 상보형 양전하 또는 정공이 생성된다. 층 스택(106, 108, 110)은 입사광 내의 파장의 스펙트럼의 서로 다른 부분을 흡수하는 서로 다른 에너지 밴드갭을 갖는다. 전자는 층 스택(106, 108, 110)을 통해 이동 또는 확산되고 상부 및 하부 전극 층(112, 114) 또는 전극(112, 114) 중의 하나에서 수집된다. 정공은 상부 및 하부 전극 층(112, 114)을 통해 이동 또는 확산되고 상부 및 하부 전극 층(112, 114) 중의 다른 하나에서 수집된다. 상부 및 하부 전극 층(112, 114)에서의 전자와 정공의 수집은 전지(100) 내의 전위차를 발생시킨다. 전지(100) 내의 전압차는 추가의 전지(도시 생략)에 의해 발생되는 전위차에 더해질 수 있다. 전술한 바와 같이, 서로 직렬 결합된 복수의 전지(100) 내에서 발생되는 전위차는 하나로 합쳐져 이들 전지(100)에 의해 발생되는 전체 전위차를 증가시킬 수 있다. 인접한 전지들(100) 사이의 전자와 정공의 흐름에 의해 전류가 발생된다. 전류는 전지(100)로부터 인출되어 외부 전자 부하에 인가될 수 있다.

전지(100)의 구성요소 및 층들은 도 1에 개략적으로 도시되며, 도 1에 도시된 구성요소 및 층의 형태, 방향 및 상대적인 크기는 한정하도록 의도된 것은 아니다. 기판(102)은 전지(100)의 바닥에 위치된다. 기판(102)은 전지(100)의 다른 층 및 구성요소에 기계적 지지를 제공한다. 기판(102)은 비전도성 재료 등의 유전 재료를 포함하거나 그 재료로 형성된다. 기판(102)은 약 750℃ 미만의 연화점을 갖는 하나 이상의 유전 재료 등의 비교적 낮은 연화점을 갖는 유전체로 형성될 수 있다. 단지 예로서, 기판(102)은 소다 석회 플로트 유리(soda-lime float glass), 저철분 플로트 유리, 또는 적어도 10 중량%의 산화나트륨(Na2O)을 포함하는 유리로 형성될 수 있다. 다른 예에서, 기판은 플로트 유리 또는 붕규산 유리 등의 다른 형태의 유리로 형성될 수 있다. 이와 달리, 기판(102)은 질화규소(Si3N4) 또는 산화알루미늄(알루미나 또는 Al2O3) 등의 세라믹으로 형성된다. 다른 예에서, 기판(102)은 금속 등의 전도성 재료로 형성된다. 단지 예로서, 기판(102)은 스테인리스강, 알루미늄, 또는 티타늄으로 형성될 수 있다.

기판(102)은 전지(100)의 제작 및 취급 중에 전지(100)에 기계적 열적 안정성을 제공하면서 전지(100)의 잔여층을 기구적으로 지지하기에 충분한 두께를 갖는다. 기판(102)은 일 실시예에서 적어도 대략 0.7 내지 5.0mm의 두께를 갖는다. 단지 예로서, 기판(102)은 플로트 유리의 대략 2mm 두께의 층일 수 있다. 이와 달리, 기판(102)은 붕규산염 유리의 대략 1.1mm 두께의 층일 수 있다. 다른 실시예에서, 기판(102)은 저철분 또는 표준 플로트 유리의 대략 3.3mm 두께의 층일 수 있다.

텍스처된 템플릿 층(116)이 기판(102) 위에 피착될 수 있다. 이와 달리, 템플릿 층(116)은 전지(100)에 포함되지 않는다. 템플릿 층(116)은 템플릿 층(116)에 또는 위에 피착된 전지(100) 내의 층들 또는 구성요소들 중의 하나 이상에 텍스처를 부여하는 제어된 미리 정해진 3차원 텍스처를 갖는 층이다. 일 실시예에서, 텍스처 템플릿 층(116)은 "박막 실리콘 내의 광 포획을 증가시키는 광전지 및 방법(Photovoltaic Cells And Methods To Enhance Light Trapping In Thin Film Silicon)"이란 명칭으로 2010년 4월 19일에 출원된 동시 진행 중인 미국 정식특허출원 제12/762,880("'880 출원")에 기재된 실시예들 중의 하나에 따라 피착 및 형성될 수 있다. '880 출원의 전체 개시 내용은 그 전체가 본 명세서에 참조로서 포함된다. 템플릿 층(116)의 텍스처는 템플릿 층(116)의 하나 이상의 구조체(200, 300, 400)(도 2 내지 도 4에 도시)의 형태와 치수에 의해 결정될 수 있다. 템플릿 층(116)은 기판(102) 위에 피착된다. 예컨대, 템플릿 층(116)은 기판(102)에 직접 피착될 수 있다.

도 2는 일 실시예에 따른 템플릿 층(116) 내의 피크 구조체들(200)을 개략적으로 도시한다. 피크 구조체(200)는 템플릿 층(116) 위의 층들 내에 미리 정해진 텍스처를 부여하도록 템플릿 층(116) 내에 형성된다. 구조체(200)는 이 구조체(200)가 템플릿 층(116)의 상면(202)을 따라 가파른 피크처럼 보임에 따라 피크 구조체(200)라 불린다. 피크 구조체(200)는 피크 높이(Hpk)(204), 피치(206), 천이 형태(208) 및 기부 폭(Wb)(210)을 포함하는 하나 이상의 파라미터에 의해 형성된다. 도 2에 도시된 바와 같이, 피크 구조체(200)는 기판(102)으로부터의 거리가 증가함에 따라 폭이 감소하는 형태로서 형성된다. 예컨대, 피크 구조체(200)는 기판(102)에 또는 그 가까이 위치한 기부(212)로부터 여러 피크(214)로 크기가 감소한다. 피크 구조체(200)는 도 2의 2차원도에서는 삼각형으로 묘사되지만, 3차원에서는 피라미드 또는 원추 형태를 가질 수 있다.

피크 높이(Hpk)(204)는 피크 구조들(200) 사이의 천이 형태(208)로부터 피크(214)까지의 평균 또는 중간 거리를 나타낸다. 예컨대, 템플릿 층(116)은 피크(214)의 기부(212)까지 또는 천이 형태(208)의 영역까지 대략 평탄한 층으로 피착될 수 있다. 템플릿 층(116)은 피크(214)를 형성하기 위해 계속 피착될 수 있다. 기부(212) 또는 천이 형태(208)와 피크(214) 사이의 거리는 피크 높이(Hpk)(204)일 수 있다.

피치(206)는 피크 구조체들(200)의 피크들(214) 사이의 평균 또는 중간 거리를 나타낸다. 피치(206)는 2 이상의 방향에서 대략 동일할 수 있다. 예컨대, 피치(206)는 기판(102)에 평행하게 연장되는 2개의 수직 방향에서 동일할 수 있다. 다른 실시예에서, 피치(206)는 다른 방향을 따라 다른 값일 수 있다. 이와 달리, 피치(206)는 인접한 구조체들(200) 상의 다른 유사한 지점들 사이의 평균 또는 중간 거리를 나타낼 수 있다. 천이 형태(208)는 피크 구조체들(200) 사이의 템플릿 층(116)의 상면(202)의 일반적인 형태이다. 설명되는 실시예에 도시된 바와 같이, 천이 형태(208)는 평탄한 "깎인면(facet)"의 형태를 가질 수 있다. 이와 달리, 평탄한 깎인면 형태는 3차원으로 볼 때 원추 또는 피라미드일 수 있다. 기부폭(Wb)(210)은 피크 구조체(200)와 템플릿 층(116)의 기부(212) 사이의 계면에서 피크 구조체(200)를 가로지른 평균 또는 중간 거리이다. 기부폭(Wb)(210)은 2 이상의 방향에서 대략 동일할 수 있다. 예컨대 기부폭(Wb)(210)은 기판(102)에 평행하게 연장되는 2개의 수직 방향에서 동일할 수 있다. 이와 달리, 기부폭(Wb)(210)은 다른 방향을 따라 다른 값일 수 있다.

도 3은 일 실시예에 따른 템플릿 층(116) 내의 골(골짜기) 구조체들(300)을 개략적으로 도시한다. 골 구조체(300)의 형태는 도 2에 도시된 피크 구조체(200)의 형태와 다르지만 도 2와 연계되어 전술한 파라미터 중의 하나 이상에 의해 형성될 수 있다. 예컨대 골 구조체(300)는 피크 높이(Hpk)(302), 피치(304), 천이 형태(306) 및 기부 폭(Wb)(308)에 의해 형성될 수 있다. 골 구조체(300)는 골 구조체(300)의 상면(310)으로부터 템플릿 층(116) 안으로 연장된 오목부 또는 공동으로 형성된다. 골 구조체(300)는 도 3의 2차원도에서는 포물선 형태를 갖는 것으로 도시되지만, 3차원에서는 원추, 피라미드 또는 포물면 형태를 가질 수 있다. 동작시, 골 구조체(300)는 이상적인 포물선의 형태로부터 약간 변형될 수 있다.

일반적으로, 골 구조체(300)는 상면(310)으로부터 템플릿 층(116) 안으로 기판(102) 쪽으로 하향 연장된 공동을 포함한다. 골 구조체(300)는 천이 형태들(306) 사이에 위치한 템플릿 층(116)의 저점(312) 또는 바닥으로 하향 연장된다. 피크 높이(Hpk)(302)는 상면(310)과 저점(312) 사이의 평균 또는 중간 거리를 나타낸다. 피치(304)는 골 구조체(300)의 동일하거나 공통의 지점들 사이의 평균 또는 중간 거리를 나타낸다. 예컨대, 피치(304)는 골 구조체들(300) 사이로 연장된 천이 형태들(306)의 중점들 사이의 거리일 수 있다. 피치(304)는 2 이상의 방향에서 대체로 동일할 수 있다. 예컨대 피치(304)는 기판(102)에 평행하게 연장된 2개의 수직 방향에서 동일할 수 있다. 다른 실시예에서, 피치(304)는 서로 다른 방향에서 서로 다를 수 있다. 이와 달리, 피치(304)는 골 구조체들(300)의 저점들(312) 사이의 거리를 나타낼 수 있다. 이와 달리, 피치(304)는 인접한 골 구조체들(300) 상의 다른 유사한 지점들 사이의 평균 또는 중간 거리를 나타낼 수 있다.

천이 형태(306)는 골 구조체들(300) 사이의 상면(310)의 일반적인 형태이다. 설명된 실시예에 도시된 바와 같이, 천이 형태(306)는 평탄한 "깎인면"의 형태를 할 수 있다. 이와 달리, 평탄한 깎인면 형태는 3차원으로 보았을 때 원추 또는 피라미드일 수 있다. 기부 폭(Wb)(308)은 인접한 골 구조체들(300)의 저점들(312) 사이의 평균 또는 중간 거리일 수 있다. 이와 달리, 기부 폭(Wb)(308)은 천이 형태(306)의 중점들 사이의 거리일 수 있다. 기부 폭(Wb)(308)은 2 이상의 방향에서 대략 동일할 수 있다. 예컨대 기부 폭(Wb)(308)은 기판(102)에 평행하게 연장된 2개의 수직 방향에서 동일할 수 있다. 이와 달리, 기부 폭(Wb)(308)은 서로 다른 방향에서 서로 다를 수 있다.

도 4는 일 실시예에 따른 템플릿 층(116)의 둥근 구조체들(400)을 개략적으로 도시한다. 둥근 구조체(400)의 형태는 도 2에 도시된 피크 구조체(200) 및 도 3에 도시된 골 구조체(300)의 형태와 다르지만, 도 2 및 도 3과 연계되어 전술한 파라미터들 중의 하나 이상에 의해 형성될 수 있다. 예컨대, 둥근 구조체(400)는 피크 높이(Hpk)(402), 피치(404), 천이 형태(406) 및 기부 폭(Wb)(408)에 의해 형성될 수 있다. 둥근 구조체(400)는 템플릿 층(114)의 기부 필름(410)으로부터 상향 연장된 템플릿 층(114)의 상면(414)의 돌출부로서 형성된다. 둥근 구조체(400)는 대략 포물선 또는 둥근 형태를 가질 수 있다. 동작시, 둥근 구조체(400)는 이상적인 포물선의 형태에서 약간 변형될 수 있다. 둥근 구조체(400)가 도 4의 2차원도에서는 포물선으로 묘사되지만, 이와 달리 둥근 구조체(400)는 기판(102)으로부터 멀어지도록 상향 연장된 3차원의 포물면, 피라미드 또는 원추의 형태를 할 수 있다.

일반적으로, 둥근 구조체(400)는 기부 필름(410)으로부터 기판(102)으로부터 멀어지는 방향으로 둥근 고점(412) 또는 둥근 정점으로 상향 돌출한다. 피크 높이(Hpk)(402)는 기부 필름(410)과 고점(412) 사이의 평균 또는 중간 거리를 나타낸다. 피치(404)는 둥근 구조체들(400)의 동일한 또는 공통의 지점들 사이의 평균 또는 중간 거리를 나타낸다. 예컨대 피치(404)는 고점들(412) 사이의 거리일 수 있다. 피치(404)는 2 이상의 방향에서 대략 동일할 수 있다. 예컨대 피치(404)는 기판(102)에 평행하게 연장된 2개의 수직 방향에서 동일할 수 있다. 이와 달리, 피치(404)는 다른 방향을 따라 다른 값일 수 있다. 다른 예에서, 피치(404)는 둥근 구조체들(400) 사이에서 연장된 천이 형태들(406)의 중점들 사이의 거리를 나타낼 수 있다. 이와 달리, 피치(404)는 인접한 둥근 구조체들(400) 상의 다른 유사한 지점들 사이의 평균 또는 중간 거리를 나타낼 수 있다.

천이 형태(406)는 둥근 구조체들(400) 사이의 상면(414)의 일반적인 형태이다. 설명된 실시예에 도시된 바와 같이, 천이 형태(406)는 평탄한 "깎인면"의 형태를 할 수 있다. 이와 달리, 평탄한 깎인면 형태는 3차원으로 볼 때 원추 또는 피라미드일 수 있다. 기부 폭(Wb)(408)은 둥근 구조체(400)의 대향면들 상의 천이 형태들(406) 사이의 평균 또는 중간 거리를 나타낸다. 이와 달리, 기부 폭(Wb)(408)은 천이 형태들(406)의 중점들 사이의 거리를 나타낼 수 있다.

일 실시예에 따르면, 구조체(200, 300, 400)의 피치(204, 302, 402) 및/또는 기부폭(Wb)(210, 308, 408)은 대략 400nm 내지 대략 1500nm이다. 이와 달리, 구조체(200, 300, 400)의 피치(204, 302, 402)는 대략 400nm보다 작거나 대략 1500nm보다 클 수 있다. 구조체(200, 300, 400)의 평균 또는 중간 피크 높이(Hpk)(204, 302, 402)는 해당 구조체(200, 300, 400)를 위한 피치(206, 304, 404)의 대략 25 내지 80%일 수 있다. 이와 달리, 평균 피크 높이(Hpk)(204, 302, 402)는 피치(206, 304, 404)의 다른 분율일 수 있다. 기부폭(Wb)(210, 308, 408)은 피치(206, 304, 404)와 대략 동일할 수 있다. 다른 실시예에서, 기부폭(Wb)(210, 308, 408)은 피치(206, 304, 404)와 다를 수 있다. 기부폭(Wb)(210, 308, 408)은 2 이상의 방향에서 대략 동일할 수 있다. 예컨대 기부폭(Wb)(210, 308, 408)은 기판(102)에 평행하게 연장된 2개의 수직 방향에서 동일할 수 있다. 이와 달리, 기부폭(Wb)(210, 308, 408)은 다른 방향을 따라 다른 값일 수 있다.

템플릿 층(116) 내의 구조체(200, 300, 400)의 파라미터는 PV 전지(100)(도 1에 도시)가 이중 또는 삼중 접합 전지(100)인가 그리고/또는 스택(106, 108, 110)(도 1에 도시) 내의 반도체 필름들 또는 층들 중의 어느 것이 한류층(current-limiting layer)이 있는가에 따라 달라질 수 있다. 예컨대 층 스택(106, 108, 110)은 N-I-P 및/또는 P-I-N 도핑된 비정질 또는 도핑된 미세결정 실리콘 층의 3 이상의 스택을 포함할 수 있다. 전술한 하나 이상의 파라미터는 N-I-P 및/또는 P-I-N 스택 내의 반도체 층들 중의 어느 것이 한류층인가에 기초할 수 있다. 예컨대 N-I-P 및/또는 P-I-N 스택 내의 층들 중의 하나 이상은 빛이 PV 전지(100)와 충돌할 때 PV 전지(100)에 의해 발생되는 전류의 양을 제한할 수 있다. 구조체(200, 300, 400)의 파라미터 중의 하나 이상은 이러한 층들 중의 어느 것이 한류층인가에 기초할 수 있다.

일 실시예에서, PV 전지(100)(도 1에 도시)가 층 스택(106, 108, 110)(도 1에 도시) 중의 하나 이상의 미세결정 실리콘 층을 포함하고 미세결정 실리콘 층이 층 스택(106, 108, 110)의 한류층이라면, 미세결정 실리콘 층 아래의 템플릿 층(116) 내의 구조체(200, 300, 400)의 피치(206, 304, 404)는 대략 500 내지 1500nm 사이일 수 있다. 미세결정 실리콘 층은 대략 500과 1500nm 사이의 파장을 갖는 적외선 광에 상응하는 에너지 밴드갭을 갖는다. 예컨대, 피치(206, 404, 504)가 파장에 대략 합치된다면, 구조체(200, 300, 400)는 500과 1500nm 사이의 파장을 갖는 증가한 양의 적외선 광을 반사할 수 있다. 구조체(200, 300, 400)의 천이 형태(208, 306, 406)는 평탄한 깎인면일 수 있고, 기부폭(Wb)(210, 308, 408)은 피치(206, 304, 404)의 60% 내지 100%일 수 있다. 피크 높이(Hpk)(204, 302, 402)는 피치(206, 304, 404)의 25% 내지 75% 사이일 수 있다. 예컨대 피치(206, 304, 404)에 대한 피크 높이(Hpk)(204, 302, 402)의 비율은 다른 비율에 비해 실리콘 층 스택(106, 108, 110) 안으로 더 많은 빛을 도로 반사하는 구조체(200, 300, 400)의 산란각을 제공할 수 있다.

다른 실시예에서, PV 전지(100)(도 1에 도시)가 비정질 실리콘으로 형성되거나 이를 포함하는 하나 이상의 층 스택(106, 108, 110)을 포함한다면, 템플릿 층(116)을 위한 피치(206, 304, 404)의 범위는 층 스택(106, 108, 110) 중의 어느 것이 한류 스택인가에 따라 달라질 수 있다. 상부 및/또는 중간 층 스택(106, 108)이 N-I-P 또는 P-I-N 도핑된 반도체 층 스택을 포함하고, 하부 층 스택(110)은 비정질 N-I-P 또는 P-I-N 도핑된 반도체 층 스택을 포함하며, 상부 및/또는 하부 층 스택(106, 108)이 한류층이라면, 피치(206, 304, 504)는 대략 500과 1500nm 사이일 수 있다. 반대로, 하부 실리콘 층 스택(108)이 한류층이라면, 피치(206, 304, 404)는 대략 350과 1000nm 사이일 수 있다.

도 1에 도시된 전지(100)의 설명으로 돌아오면, 템플릿 층(116)은 '880 출원에 기재된 실시예 중의 하나 이상에 따라 형성될 수 있다. 예컨대 템플릿 층(116)은 기판(102)에 비정질 실리콘 층을 피착한 다음 비정질 실리콘의 상면에 배치된 이산화규소 구체들을 통한 반응성 이온 식각을 이용해 비정질 실리콘을 텍스처하여 형성할 수 있다. 이와 달리, 템플릿 층(116)은 기판(102)에 알루미늄 및 탄탈 이중층을 스퍼터링한 다음 템플릿 층(116)을 양극 처리하여 형성할 수 있다. 다른 실시예에서, 템플릿 층은 대기 화학 기상 피착(atmospheric chemical vapor deposition)을 이용하여, 텍스처된 플루오르화 산화주석(SnO2:F)의 필름을 피착하여 형성할 수 있다. 템플릿 층(116)의 이들 필름의 하나 이상은 Asahi Glass Company 또는 Pilkington Glass 등의 판매자로부터 구입할 수 있다. 대체 실시예에서, 템플릿 층(116)은 정전하를 기판(102)에 인가한 다음 충전된 기판(102)을 역으로 충전된 입자들을 갖는 환경에 둠으로써 형성할 수 있다. 정전기력은 충전된 입자를 기판(102)으로 끌어당겨 템플릿 층(116)을 형성한다. 그 결과 입자는 후속하는 피착 단계에서 입자 표면에 점착성 "접착"층(도시 생략)을 피착하거나 입자와 기판(102)을 풀림 처리하는 것에 의해 기판(102)에 영구히 부착된다. 입자 재료의 예는 탄화규소, 알루미나, 질화알루미늄, 다이아몬드 및 CVD 다이아몬드 등의 각진 세라믹 및 다이아몬드상 재료 입자를 포함한다.

하부 전극 층(114)은 템플릿 층(116) 위에 피착된다. 하부 전극 층(114)은 전도성 반사층(118)과 전도성 버퍼 층(120)으로 이루어진다. 반사층(118)은 템플릿 층(116) 위에 피착된다. 예컨대 반사층(118)은 템플릿 층(116)에 직접 피착될 수 있다. 반사층(118)은 템플릿 층(116)에 의해 영향을 받는 텍스처된 상면(122)을 갖는다. 예컨대 반사층(118)은 템플릿 층(116)의 구조체(200, 300, 400)(도 2 내지 도 4에 도시)와 크기 및/또는 형태가 유사한 구조체(도시 생략)를 포함하도록 템플릿 층(116)에 피착될 수 있다.

반사층(118)은 은과 같은 반사-전도성 재료를 포함하거나 그 재료로 형성될 수 있다. 이와 달리, 반사층(118)은 알루미늄이나 은 또는 알루미늄을 포함하는 합금을 포함하거나 그것으로 형성될 수 있다. 반사층(118)은 일 실시예에서 두께가 대략 100 내지 300nm이며, 반사층(118)의 재료(들)를 템플릿 층(116)에 스퍼터링하여 피착할 수 있다.

반사층(118)은 전도층과, 층 스택(106, 108, 110) 안으로 빛을 상향 반사하기 위한 반사면을 제공한다. 예컨대 커버 층(104)에 입사되고 층 스택(106, 108, 110)을 통과하는 빛의 일부는 층 스택(106, 108, 110)에 의해 흡수되지 않을 수 있다. 이러한 빛의 일부는 반사광이 층 스택(106, 108, 110)에 의해 흡수될 수 있도록 반사층(118)에서 층 스택(106, 108, 110) 안으로 도로 반사될 수 있다. 반사층(118)의 텍스처된 상면(122)은 흡수되는, 또는 층 스택(106, 108, 110)의 평면 안으로의 빛의 부분적 또는 전체 산란에 의해 "포획"되는 빛의 양을 증가시킨다. (도 2 내지 도 4에 도시된) 피크 높이(Hpk)(204, 302, 403), 피치(206, 304, 404), 천이 형태(208, 306, 406) 및/또는 기부폭(Wb)(210, 308, 408)은 입사광의 파장의 바람직한 또는 미리 정해진 범위에 대해 층 스택(106, 108, 110) 내에 포획되는 빛의 양을 증가시키도록 바뀔 수 있다.

버퍼 층(120)은 반사층(118) 위에 피착되며, 반사층(118)에 직접 피착될 수 있다. 버퍼 층(120)은 하부 층 스택(110)에 전기 접촉을 제공한다. 예컨대 버퍼 층(120)은 하부 층 스택(110)과 전기적으로 결합된 투명 전도성 산화물(TCO) 재료를 포함하거나 그것으로 형성될 수 있다. 일 실시예에서, 버퍼 층(120)은 알루미늄 도핑된 산화아연, 산화아연 및/또는 인듐주석산화물을 포함한다. 버퍼 층(120)은 비록 다른 두께가 사용될 수 있지만 대략 50 내지 500nm의 두께로 피착될 수 있다.

일 실시예에서, 버퍼 층(120)은 반사층(118)과 하부 층 스택(110) 사이에 화학적 버퍼를 제공한다. 예컨대 버퍼 층(120)은 전지(100)의 가공 및 제작 중에 반사층(118)에 의한 하부 층 스택(110)에 대한 화학적 침식을 방지할 수 있다. 버퍼 층(120)은 하부 층 스택(110) 내의 실리콘의 오염을 지연 또는 방지하고, 하부 층 스택(110) 내의 플라즈몬 흡수 손실을 감소시킬 수 있다.

버퍼 층(120)은 반사층(118)과 하부 층 스택(110) 사이의 광학적 버퍼를 제공할 수 있다. 예컨대 버퍼 층(120)은 반사층(118)에서 반사되는 파장의 미리 정해진 범위 내에서 광량을 증가시키는 두께로 피착되는 광 투과성 층일 수 있다. 버퍼 층(120)의 두께는 일정한 파장의 빛이 버퍼 층(120)을 통과하고, 반사층(118)에서 반사되고, 버퍼 층(120)을 통해 하부 층 스택(110) 안으로 도로 들어가도록 허용할 수 있다. 단지 예로서, 버퍼 층(120)은 대략 75 내지 80nm의 두께로 피착될 수 있다.

하부 층 스택(110)은 하부 전극 층(114) 위에 또는 하부 전극 층(114)에 직접 피착된다. 일 실시예에서, 하부 층 스택(110)은 대략 1 내지 3㎛의 두께로 피착되는 활성 실리콘 층들의 N-I-P 접합 또는 층 스택을 포함한다. 하부 층 스택(110)은 서로 다른 반도체 재료를 사용하여 그리고/또는 다른 두께로 피착될 수 있다. 하부 층 스택(110)은 반도체 재료로 된 3개의 세부층(124, 126, 128; sublayer)을 포함한다. 일 실시예에서, 세부층(124, 126, 128)은 각각 n-도핑된, 진성 및 p-도핑된 미세결정 실리콘 필름이다. 세부층(124, 126, 128)은 비교적 낮은 피착 온도에서 플라즈마 강화 화학 피착(PECVD)을 이용해 피착될 수 있다. 예컨대 세부층(124, 126, 128)은 대략 160 내지 250℃의 범위의 온도에서 피착될 수 있다. 비교적 더 낮은 피착 온도에서의 세부층(124, 126, 128)의 피착은 세부층(124, 126, 128) 사이의 도펀트의 상호 확산을 감소시킬 수 있다. 또한, 주어진 세부층(124, 126, 128)에서 더 낮은 피착 온도를 사용하는 것은 하부 층 스택(110) 내의 하부의 세부층(124, 126, 128)에서의 수소 발생을 방지하는데 기여할 수 있다.

이와 달리, 하부 층 스택(110)은 비교적 높은 피착 온도에서 피착될 수 있다. 예컨대 하부 층 스택(110)은 대략 250 내지 350℃의 범위의 온도에서 피착될 수 있다. 피착 온도가 증가함에 따라, 평균 입도가 증가하여 하부 층 스택(110) 내의 적외선 광의 흡수를 증가시키게 될 수 있다. 따라서 하부 층 스택(110)은 하부 층 스택(110) 내의 실리콘 결정의 평균 입도를 증가시키기 위해 더 높은 온도에서 피착될 수 있다. 또한, 하부 층 스택(110)을 더 높은 온도에서 피착하면, 후속하는 중간 및/또는 상부 층 스택(108, 106)의 피착 중에 하부 층 스택(110)이 열적으로 더 안정될 수 있다. 후술하는 바와 같이, 상부 세부층(128)은 p-도핑된 실리콘 필름일 수 있다. 그러한 실시예에서, 상부 세부층(128)이 대략 150 내지 250℃의 범위 내의 비교적 더 낮은 온도에서 피착되는데 비해, 저부 및 중간 세부층(124, 126)은 대략 250 내지 350℃의 범위 내의 높은 피착 온도에서 피착될 수 있다. 이와 달리, 상부 세부층(128)은 적어도 160℃의 온도에서 피착될 수 있다. p-도핑된 세부층(128)은 p-도핑된 상부 세부층(128)과 진성 중간 세부층(126) 사이의 상호 확산의 양을 감소시키도록 더 낮은 온도에서 피착된다. 이와 달리, p-도핑된 상부 세부층(128)은 예컨대 대략 250 내지 350℃ 등의 더 높은 피착 온도에서 피착된다.

세부층(124, 126, 128)은 적어도 대략 10nm의 평균 입도를 가질 수 있다. 다른 실시예에서, 세부층(124, 126, 128) 내의 평균 입도는 적어도 대략 20nm이다. 이와 달리, 세부층(124, 126, 128)의 평균 입도는 적어도 대략 50nm이다. 다른 실시예에서, 평균 입도는 적어도 대략 100nm이다. 선택적으로, 평균 입도는 적어도 대략 1㎛일 수 있다. 세부층(124, 126, 128) 내의 평균 입도는 다양한 방법에 의해 결정될 수 있다. 예컨대 평균 입도는 투과 전자 현미경(TEM)을 이용하여 측정될 수 있다. 그러한 예에서, 세부층(124, 126, 128)의 얇은 샘플을 얻는다. 예컨대 대략 1㎛ 이하의 두께를 갖는 세부층(124, 126, 128)의 하나 이상의 샘플을 얻는다. 전자 빔을 샘플에 투과한다. 전자 빔은 샘플의 전체 또는 일부에 걸쳐 래스터(raster)될 수 있다. 전자가 샘플을 통과함에 따라, 전자는 샘플의 결정 구조와 상호 작용한다. 전자의 투과 경로는 샘플에 따라 달라질 수 있다. 전자가 샘플을 통과한 후에 전자가 수집되고 수집된 전자에 기초하여 화상이 발생된다. 이 화상은 샘플의 2차원 묘사를 제공한다. 샘플 내의 결정립은 샘플의 비정질 부분과 다르게 보일 수 있다. 이 화상에 기초하여, 샘플 내의 결정립의 크기가 결정될 수 있다. 예컨대 화상 내에 나타나는 여러 결정립의 표면적을 측정하고 평균할 수 있다. 이 평균은 샘플을 얻은 위치에서의 샘플 내의 평균 결정립도이다. 예컨대 평균은 샘플을 얻은 세부층(124, 126, 128) 내의 평균 결정립도일 수 있다.

저부 세부층(124)은 n-도핑된 실리콘의 미세결정 층일 수 있다. 일 실시예에서, 저부 세부층(124)은 대략 2 내지 3 토르의 진공압과 대략 500 내지 1000W의 에너지로 수소(H), 실란(SiH4) 및 수소화인 또는 인트리수화물(PH3)의 소스 가스 조합을 사용하여 대략 13.56MHz의 동작 주파수로 PECVD 챔버에서 피착된다. 저부 세부층(124)의 피착에 사용되는 소스 가스의 비율은 대략 200 내지 300부의 수소 가스 대 대략 1부의 실란 대 대략 0.01부의 수소화인일 수 있다.

중간 세부층(126)은 진성 실리콘의 미세결정 층일 수 있다. 예컨대 중간 세부층(126)은 도핑되지 않거나 1018/cm3 미만의 도펀트 농도를 갖는 실리콘을 포함할 수 있다. 일 실시예에서, 중간 세부층(126)은 대략 9 내지 10 토르의 진공압과 대략 2 내지 4kW의 에너지로 수소(H) 및 실란(SiH4)의 소스 가스 조합을 사용하여 대략 13.56MHz의 동작 주파수로 PECVD 챔버에서 피착된다. 중간 세부층(126)의 피착에 사용되는 소스 가스의 비율은 대략 50 내지 65부의 수소 가스 대 대략 1부의 실란일 수 있다.

전술한 바와 같이, 상부 세부층(128)은 p-도핑된 실리콘의 미세결정 층일 수 있다. 이와 달리, 상부 세부층(128)은 p-도핑된 실리콘의 프로토결정질(protocrystalline) 층일 수 있다. 일 실시예에서, 상부 세부층(128)은 대략 2 내지 3 토르의 진공압과 대략 500 내지 1000W의 에너지로 수소(H), 실란(SiH4) 및 트리메틸보론(B(CH3)3 또는 TMB)의 소스 가스 조합을 사용하여 대략 13.56MHz의 동작 주파수로 PECVD 챔버에서 피착된다. 상부 세부층(128)의 피착에 사용되는 소스 가스의 비율은 대략 200 내지 300부의 수소 가스 대 대략 1부의 실란 대 대략 0.01부의 수소화인일 수 있다. TMB는 상부 세부층(128) 내의 실리콘을 붕소로 도핑하도록 사용될 수 있다. 상부 세부층(128) 내의 실리콘을 도핑하도록 TMB를 사용하는 것은 삼불화붕소(BF3) 또는 디보란(B2H6) 등의 다른 종류의 도펀트를 사용하는 것보다 더 우수한 열적 안정성을 제공할 수 있다. 예컨대, 실리콘의 도핑에 TMB를 사용하면, 삼불화붕소 또는 디보란을 사용하는 것과 비교할 때 후속하는 층의 피착 중에 상부 세부층(128)으로부터 중간 세부층(126) 등의 인접한 층 안으로 붕소가 덜 확산되도록 할 수 있다. 단지 예로서, 상부 세부층(128)의 도핑에 TMB를 사용하면 상부 층 스택(106)의 피착 중에 상부 세부층(128)의 도핑에 삼불화붕소 또는 디보란이 사용되는 때보다 붕소가 중간 세부층(126) 안으로 덜 확산되게 할 수 있다.

일 실시예에서, 3개의 세부층(124, 126, 128)은 대략 1.1eV의 에너지 밴드갭을 갖는 활성 실리콘 층의 N-I-P 접합 또는 N-I-P 스택(110)을 형성한다. 이와 달리, 하부 층 스택(110)은 다른 에너지 밴드갭을 가질 수 있다. 하부 층 스택(110)은 후술하는 바와 같이 상부 및/또는 중간 층 스택(106, 108)과는 다른 에너지 밴드갭을 갖는다. 층 스택(106, 108, 110) 중의 2 이상의 층 스택의 서로 다른 에너지 밴드갭 때문에 층 스택(106, 108, 110)은 서로 다른 파장의 입사광을 흡수할 수 있다.

일 실시예에서, 중간 반사층(130)은 중간 및 하부 층 스택(108, 110) 사이에 피착된다. 예컨대 중간 반사층(130)은 하부 층 스택(110)에 직접 피착될 수 있다. 이와 달리, 중간 반사층(130)은 전지(100)에 포함되지 않는다. 중간 반사층(130)은 빛을 상부 및 중간 층 스택(106, 108) 안으로 부분적으로 반사하여 빛의 일부가 중간 반사층(130)을 통과하여 하부 층 스택(110) 안으로 들어갈 수 있게 한다. 예컨대 중간 반사층(130)은 전지(100)에 입사되는 빛의 파장의 스펙트럼의 세부조를 상부 및 중간 층 스택(106, 108) 안으로 도로 반사할 수 있다. 일 실시예에서, 반사층(130)은 중간 층 스택(108)에 의해 흡수되는 빛의 양을 증가시키도록 빛을 중간 층 스택(108) 안으로 도로 반사한다. 전지(100) 내의 3개의 층 스택(106, 108, 110) 중에서, 중간 층 스택(108)은 한류 접합 스택일 수 있다. 예컨대, 층 스택(106, 108, 110) 중에서, 중간 층 스택(108)은 최소량의 빛을 흡수하고 그리고/또는 전지(100) 내에 최소의 전위를 발생시키는 접합 스택일 수 있다. 적어도 일부 빛을 중간 층 스택(108) 안으로 도로 반사하여 중간 층 스택(108)을 통해 전파되는 빛의 양을 증가시키면, 중간 층 스택(108)에 의해 흡수되고 그리고/또는 전위로 전환되는 빛의 양이 증가할 수 있다.

중간 반사층(130)은 부분 반사성 재료를 포함하거나 그것으로 형성된다. 예컨대 중간 반사층(130)은 이산화티타늄(TiO2), 산화아연(ZnO), 알루미늄 도핑된 산화아연(AZO), 산화인듐주석(ITO), 도핑된 산화규소 또는 도핑된 질화규소로 형성될 수 있다. 일 실시예에서, 중간 반사층(130)은 다른 두께가 사용될 수 있지만 두께가 대략 10 내지 200nm이다.

중간 층 스택(108)은 하부 층 스택(110) 위에 피착된다. 일 실시예에서, 중간 층 스택(108)은 반사층(130)에 피착된다. 중간 층 스택(108)이 다른 두께로 피착될 수 있지만, 중간 층 스택(108)은 대략 200 내지 350nm의 두께로 피착된다. 중간 층 스택(108)은 일 실시예에서 실리콘으로 된 3개의 세부층(132, 134, 136)을 포함한다.

중간 층 스택(108)의 세부층(132, 134, 136)은 각각 n-도핑된, 진성 및 p-도핑된 비정질 실리콘(a-Si:H) 필름일 수 있다. 예컨대 세부층(132, 134, 136)은 비정질 N-I-P 접합 또는 층 스택을 형성할 수 있다. 일 실시예에서, 중간 층 스택(108)은 세부층(132, 134, 136)에 게르마늄(Ge)이 포함되지 않거나 존재하지 않는 실리콘 층들의 접합 스택으로서 피착된다. 예컨대 세부층(132, 134 및/또는 136)은 게르마늄 함량이 0.01% 이하일 수 있다. 게르마늄 함량은 세부층(132, 134 및/또는 136) 내의 다른 물질에 대한 세부층(132, 134 및/또는 136) 내의 게르마늄의 양을 나타낸다. 세부층(132, 134, 136)은 비교적 높은 피착 온도에서 플라즈마 강화 화학 피착(PECVD)을 이용하여 피착될 수 있다. 예컨대 세부층(132, 134, 136)은 대략 200 내지 350℃의 온도에서 피착될 수 있다. 일 실시예에서, 2개의 하부 세부층(132, 134)은 대략 250 내지 350℃의 온도에서 피착되는 반면, 상부 세부층(136)은 250℃ 미만의 온도 예컨대 대략 200℃의 온도에서 피착된다. 예컨대 상부 세부층(136)은 대략 150 내지 250℃의 온도에서 피착될 수 있다.

비교적 높은 피착 온도에서 세부층(132, 134, 136) 중의 하나 이상을 피착하면, 더 낮은 피착 온도에서 피착되는 비정질 실리콘 층들에 비해 중간 층 스택(108)의 에너지 밴드갭이 감소할 수 있다. 비정질 실리콘의 피착 온도가 증가함에 따라, 실리콘의 에너지 밴드갭이 감소할 수 있다. 예컨대 세부층(132, 134, 136)을 대략 200 내지 350℃ 사이의 온도에서 게르마늄이 비교적 적거나 없는 비정질 실리콘 층으로서 피착하면, 중간 층 스택(108)의 밴드갭이 적어도 1.60eV가 되게 할 수 있다. 일 실시예에서, 실리콘 내의 게르마늄 함량이 0.01%인 비정질 실리콘으로 형성된 중간 층 스택(108)의 밴드갭은 1.65 내지 1.80eV이다. 게르마늄 함량은 중간 층 스택(108) 내의 실리콘과 같은 다른 물질에 대한 중간 층 스택(108) 내의 게르마늄의 분율 또는 백분율을 나타낼 수 있다. 중간 층 스택(108)의 밴드갭을 감소시키면, 세부층(132, 134, 136)은 입사광 내의 파장의 스펙트럼의 더 큰 세부조를 흡수할 수 있으며, 직렬로 전기적으로 상호 연결된 복수의 전지(100)에 의해 더 큰 전류가 발생될 수 있다.

중간 층 스택(108) 내의 세부층(132, 134, 136) 중의 하나 이상의 비교적 높은 피착 온도에서의 피착은 중간 층 스택(108)의 수소 함량을 측정하여 확인할 수 있다. 일 실시예에서, 하나 이상의 세부층(132, 134, 136)의 최종 수소 함량은 세부층(132, 134, 136)이 대략 250℃보다 높은 온도에서 피착된다면 대략 12 원자% 미만이다. 다른 실시예에서, 하나 이상의 세부층(132, 134, 136)의 최종 수소 함량은 세부층(132, 134, 136)이 대략 250℃보다 높은 온도에서 피착된다면 대략 10 원자% 미만이다. 다른 실시예에서, 하나 이상의 세부층(132, 134, 136)의 최종 수소 함량은 세부층(132, 134, 136)이 대략 250℃보다 높은 온도에서 피착된다면 대략 8 원자% 미만이다. 하나 이상의 세부층(132, 134, 136)의 최종 수소 함량은 이차 이온 질량 분석기(SIMS)를 이용해 측정할 수 있다. 세부층(132, 134, 136)의 하나 이상의 샘플을 SIMS 안에 넣는다. 그러면 샘플은 이온 빔으로 스퍼터링된다. 이온 빔은 샘플로부터 이차 이온이 배출되도록 한다. 이차 이온은 질량 분석계를 이용해 수집하고 분석한다. 그러면 질량 분석계는 샘플의 분자 조성을 결정한다. 질량 분석계는 샘플 내의 수소의 원자 백분율을 결정할 수 있다.

이와 달리, 세부층(132, 134, 136) 중의 하나 이상의 층 내의 최종 수소 농도는 푸리에 변환 적외선 분광학(FTIR)을 이용하여 측정될 수 있다. FTIR에서, 적외선 광의 빔이 세부층(132, 134, 136) 중의 하나 이상의 샘플에 투과된다. 샘플 내의 서로 다른 분자 구조 및 종류는 적외선 광을 다르게 흡수한다. 샘플 내의 서로 다른 분자 종류의 상대적 농도에 기초하여, 샘플 내의 분자 종류의 스펙트럼을 얻는다. 샘플 내의 수소의 원자 백분율은 이 스펙트럼으로부터 결정할 수 있다. 이와 달리, 여러 스펙트럼이 얻어지고, 샘플 내의 수소의 원자 백분율은 스펙트럼의 그룹으로부터 결정된다.

후술하는 바와 같이, 상부 세부층(136)은 p-도핑된 실리콘 필름일 수 있다. 그러한 실시예에서, 상부 세부층(136)이 대략 150 내지 200℃ 범위 내의 비교적 더 낮은 온도에서 피착되는데 비해, 저부 및 중간 세부층(132, 134)은 대략 250 내지 350℃ 범위 내의 비교적 더 높은 피착 온도에서 피착될 수 있다. p-도핑된 상부 세부층(136)은 p-도핑된 상부 세부층(136)과 진성 중간 세부층(134) 사이의 상호 확산의 양을 감소시키도록 더 낮은 온도에서 피착된다. p-도핑된 상부 세부층(136)을 더 낮은 온도에서 피착하면, 상부 세부층(136)의 밴드갭을 증가시킬 수 있고, 그리고/또는 상부 세부층(136)이 가시광을 더 투과시키게 된다.

저부 세부층(132)은 n-도핑된 실리콘의 비정질 층일 수 있다. 일 실시예에서, 저부 세부층(132)은 대략 1 내지 3 토르의 진공압과 대략 200 내지 400W의 에너지로 수소(H2), 실란(SiH4) 및 수소화인 또는 인트리수화물(PH3)의 소스 가스 조합을 사용하여 대략 13.56MHz의 동작 주파수로 PECVD 챔버에서 피착된다. 저부 세부층(132)의 피착에 사용되는 소스 가스의 비율은 대략 4 내지 12부의 수소 가스 대 대략 1부의 실란 대 대략 0.007부의 수소화인일 수 있다.

중간 세부층(134)은 진성 실리콘의 비정질 층일 수 있다. 이와 달리, 중간 세부층(134)은 진성 실리콘의 다형 층일 수 있다. 일 실시예에서, 중간 세부층(134)은 대략 1 내지 3 토르의 진공압과 대략 100 내지 400W의 에너지로 수소(H) 및 실란(SiH4)의 소스 가스 조합을 사용하여 대략 13.56MHz의 동작 주파수로 PECVD 챔버에서 피착된다. 중간 세부층(134)의 피착에 사용되는 소스 가스의 비율은 대략 4 내지 12부의 수소 가스 대 대략 1부의 실란일 수 있다.

일 실시예에서, 상부 세부층(136)은 p-도핑된 실리콘의 프로토결정질 층이다. 이와 달리 상부 세부층(136)은 p-도핑된 실리콘의 비정질 층이다. 일 실시예에서, 상부 세부층(136)은 대략 1 내지 2 토르의 진공압과 대략 200 내지 400W의 에너지로 수소(H), 실란(SiH4) 및 삼불화붕소(BF3), TMB 또는 디보란(B2H6)의 소스 가스 조합을 사용하여 대략 13.56MHz의 동작 주파수로 PECVD 챔버에서 대략 200℃의 온도로 피착된다. 상부 세부층(136)의 피착에 사용되는 소스 가스의 비율은 대략 100 내지 2000부의 수소 가스 대 대략 1부의 실란 대 대략 0.1 내지 1부의 도펀트 가스일 수 있다.

3개의 세부층(132, 134, 136)은 활성 실리콘 층들의 N-I-P 접합 또는 N-I-P 스택을 형성할 수 있다. 중간 층 스택(108)은 하부 층 스택(110) 및/또는 상부 층 스택(106)의 에너지 밴드갭과 다른 에너지 밴드갭을 가질 수 있다. 중간 및 하부 층 스택(106, 108)의 서로 다른 에너지 밴드갭 때문에, 중간 및 하부 층 스택(106, 108)은 서로 다른 파장의 입사광을 흡수할 수 있고 입사광을 전위 및/또는 전류로 전환하는 전지(100)의 효율이 증가할 수 있다.

상부 층 스택(106)은 중간 층 스택(108) 위에 피착된다. 예컨대, 상부 층 스택(106)은 중간 층 스택(108)에 직접 피착될 수 있다. 일 실시예에서, 상부 층 스택(106)은 다른 두께로 피착될 수 있지만 대략 50 내지 200nm의 두께로 피착된다. 상부 층 스택(106)은 실리콘으로 된 3개의 세부층(138, 140, 142)을 포함할 수 있다. 일 실시예에서, 세부층(138, 140, 142)은 N-I-P 접합 또는 층 스택을 형성하는 n-도핑된, 진성 및 p-도핑된 비정질 실리콘(a-Si:H) 필름이다. 세부층(138, 140, 142)은 비교적 낮은 피착 온도에서 플라즈마 강화 화학 피착(PECVD)을 이용해 피착될 수 있다. 예컨대 세부층(138, 140, 142)은 250℃ 미만 예컨대 대략 150 내지 220℃의 온도에서 피착될 수 있다.

비교적 더 낮은 피착 온도에서 세부층(138, 140, 142)을 피착하면, 하부 층 스택(110) 내의 세부층(124, 126, 128) 사이, 중간 층 스택(108) 내의 세부층(132, 134, 136) 사이 및/또는 상부 층 스택(106) 내의 세부층(138, 140, 142) 사이의 도펀트의 상호 확산을 감소시킬 수 있다. 세부층(124, 126, 128, 132, 134, 136, 138, 140, 142)이 가열되는 온도가 또한 증가함에 따라 세부층(124, 126, 128, 132, 134, 136, 138, 140, 142) 내와 이들 사이의 도펀트의 확산은 증가한다. 더 낮은 피착 온도를 사용하면 세부층(124, 126, 128, 132, 134, 136, 138, 140, 142) 내의 도펀트 상호 확산의 양을 감소시킬 수 있다. 주어진 세부층(124, 126, 128, 132, 134, 136, 138, 140, 142)에 더 낮은 피착 온도를 사용하면 전지(100) 내의 하부의 세부층(124, 126, 128, 132, 134, 136, 138, 140, 142)으로부터의 수소 발생을 감소시킬 수 있다.

세부층(138, 140, 142)을 비교적 더 낮은 피착 온도에서 피착하면 더 높은 피착 온도에서 피착되는 비정질 실리콘 층에 비해 상부 층 스택(106)의 에너지 밴드갭을 증가시킬 수 있다. 예컨대 세부층(138, 140, 142)을 대략 150 내지 200℃ 사이의 온도에서 비정질 실리콘 층으로서 피착하면 상부 층 스택(106)의 밴드갭이 대략 1.80 내지 2.00eV가 될 수 있다. 상부 층 스택(106)의 밴드갭을 증가시키면 상부 층 스택(106)은 입사광 내의 파장의 스펙트럼의 더 작은 세부조를 흡수할 수 있게 되지만, 전지(100) 내에 발생되는 전위차가 증가하게 될 수 있다.

저부 세부층(138)은 n-도핑된 실리콘의 비정질 층일 수 있다. 일 실시예에서, 저부 세부층(130)은 대략 1 내지 3 토르의 진공압과 대략 200 내지 400W의 에너지로 수소(H2), 실란(SiH4) 및 수소화인 또는 인트리수화물(PH3)의 소스 가스 조합을 사용하여 대략 13.56MHz의 동작 주파수로 PECVD 챔버에서 대략 150 내지 220℃ 사이의 온도에서 피착된다. 저부 세부층(138)의 피착에 사용되는 소스 가스의 비율은 대략 4 내지 12부의 수소 가스 대 대략 1부의 실란 대 대략 0.005부의 수소화인일 수 있다.

중간 세부층(140)은 진성 실리콘의 비정질 층일 수 있다. 이와 달리, 중간 세부층(140)은 진성 실리콘의 다형 층일 수 있다. 일 실시예에서, 중간 세부층(140)은 대략 1 내지 3 토르의 진공압과 대략 200 내지 400W의 에너지로 수소(H) 및 실란(SiH4)의 소스 가스 조합을 사용하여 대략 13.56MHz의 동작 주파수로 PECVD 챔버에서 대략 150 내지 220℃ 사이의 온도에서 피착된다. 중간 세부층(140)의 피착에 사용되는 소스 가스의 비율은 대략 4 내지 20부의 수소 가스 대 대략 1부의 실란일 수 있다.

일 실시예에서, 상부 세부층(142)은 p-도핑된 실리콘의 프로토결정질 층이다. 이와 달리, 상부 세부층(142)은 p-도핑된 실리콘의 비정질 층일 수 있다. 일 실시예에서, 상부 세부층(142)은 대략 1 내지 2 토르의 진공압과 대략 2000 내지 3000W의 에너지로 수소(H), 실란(SiH4) 및 삼불화붕소(BF3), TMB 또는 디보란(B2H6)의 소스 가스 조합을 사용하여 대략 13.56MHz의 동작 주파수로 PECVD 챔버에서 대략 150 내지 200℃ 사이의 온도에서 피착된다. 상부 세부층(142)의 피착에 사용되는 소스 가스의 비율은 대략 100 내지 200부의 수소 가스 대 대략 1부의 실란 대 대략 0.1 내지 1부의 도펀트 가스일 수 있다.

상부, 중간 및 하부 층 스택(106, 108, 110)은 입사광 파장의 스펙트럼의 서로 다른 세부조를 각각 흡수하도록 서로 다른 에너지 밴드갭을 가질 수 있다. 일 실시예에서, 층 스택(106, 108, 110)은 서로 다른 조의 빛의 파장을 각각 흡수하며, 층 스택(106, 108, 110) 중의 2 이상의 스택은 입사광의 파장의 적어도 부분적으로 중첩된 스펙트럼을 흡수할 수 있다. 상부 층 스택(106)은 3개의 층 스택(106, 108, 110) 중에서 최대 에너지 밴드갭을 가질 수 있고, 하부 층 스택(110)은 3개의 층 스택(106, 108, 110) 중에서 최소 에너지 밴드갭을 가질 수 있는 반면, 중간 층 스택(108)은 상부 층 스택(106)의 에너지 밴드갭과 하부 층 스택(110)의 에너지 밴드갭 사이의 에너지 밴드갭을 가질 수 있다. 전지(100) 내의 서로 다른 에너지 밴드갭은 전지(100)가 입사광의 상당한 부분을 전류로 전환하는 것을 가능케 할 수 있다. 예컨대 3개의 층 스택(106, 108, 110) 중에서, 하부 층 스택(110)의 최저 에너지 밴드갭은 하부 층 스택(110)이 입사광의 최장 파장을 흡수하는 것을 가능케 할 수 있다. 층 스택(106, 108, 110) 중에서, 중간 층 스택(108)의 중간 에너지 밴드갭은 중간 층 스택(108)이 하부 층 스택(110)보다 큰 전위를 출력하면서 하부 층 스택(110)과 비교할 때 입사광의 더 작은 파장을 흡수하는 것을 가능케 할 수 있다. 층 스택(106, 108, 110) 중에서, 상부 층 스택(106)의 최대 에너지 밴드갭은 상부 층 스택(106)이 중간 및 하부 층 스택(108, 110)과 비교할 때 입사광의 최소 파장을 흡수하는 것을 가능케 할 수 있다. 예컨대 상부 층 스택(106)은 3개의 층 스택(106, 108, 110)의 최대 전위를 제공하면서 일정 범위의 가시 입사광의 파장을 흡수할 수 있다.

층 스택(106, 108, 110)의 에너지 밴드갭은 타원편광법을 이용하여 측정될 수 있다. 이와 달리, 외부 양자 효율(EQE) 측정을 사용하여 층 스택(106, 108, 110)의 에너지 밴드갭을 얻을 수 있다. 반도체 층 또는 층 스택에 입사되는 빛의 파장을 변화시키고 입사 광자를 외부 회로에 도달하는 전자로 전환하는 층 또는 층 스택의 효율을 측정하여 EQE 측정치를 얻는다. 서로 다른 파장에서 입사광을 전자로 전환하는 층 스택(106, 108, 110)의 효율에 기초하여, 층 스택(106, 108, 110)의 에너지 밴드갭이 유도될 수 있다. 예컨대, 각각의 층 스택(106, 108, 110)은 다른 에너지의 빛을 전환하는 것보다는 층 스택(106, 108, 110)의 밴드갭보다 큰 에너지를 갖는 입사광을 전환하는 것이 더 효율적일 수 있다. 특히, 1.60 내지 1.80eV 범위의 에너지 밴드갭을 갖는 중간 층 스택(108)을 피착하는 것의 이익은 중간 층 스택(108)이 대략 700 내지 800nm의 파장 범위의 빛을 흡수하는데 더 효과적일 수 있다는 점이다. 일 실시예에서, 중간 층 스택(108)의 EQE 측정은 700nm에서 적어도 15%이다. 다른 실시예에서, 중간 층 스택(108)의 EQE 측정은 700nm에서 적어도 30%이다. 제3 실시예에서, 중간 층 스택(108)의 EQE는 700nm에서 적어도 50%이다.

상부 전극 층(112)은 상부 층 스택(106) 위에 피착된다. 예컨대 상부 전극 층(112)은 상부 층 스택(106)에 직접 피착될 수 있다. 상부 전극 층(112)은 전도성 광 투과성 재료를 포함하며 그것으로 형성된다. 예컨대 상부 전극 층(112)은 투명한 전도성 산화물로 형성될 수 있다. 그러한 재료의 예는 산화아연(ZnO), 산화주석(SnO2), 불소 도핑된 산화주석(SnO2:F), 산화인듐주석(ITO), 이산화티타늄(TiO2) 및/또는 알루미늄 도핑된 산화아연(Al:ZnO)을 포함한다. 상부 전극 층(112)은 다양한 두께로 피착될 수 있다. 일부 실시예에서, 상부 전극 층(112)은 두께가 대략 50nm 내지 2㎛이다.

일 실시예에서, 상부 전극 층(112)은 ITO 또는 Al:ZnO의 60 내지 90nm 두께의 층으로 형성된다. 상부 전극 층(112)은 전지(100)의 상부 전극 층(112)에 반사 방지(AR) 효과를 일으키는 두께로 전도성 재료로서의 기능과 광 투과성 재료로서의 기능을 모두 가질 수 있다. 예컨대 상부 전극 층(112)은 빛의 파장(들)의 비교적 작은 백분율을 상부 전극 층(112)에 의해 전극(100)의 활성층으로부터 반사되도록 반사하면서 입사광의 하나 이상의 파장의 비교적 큰 백분율이 상부 전극 층(112)을 통해 전파되도록 할 수 있다. 단지 예로서, 상부 전극 층(112)은 입사광의 하나 이상의 요망되는 파장의 대략 5% 이하를 층 스택(106, 108, 110)으로부터 반사할 수 있다. 다른 예에서, 상부 전극 층(112)은 입사광의 요망되는 파장의 대략 3% 이하를 층 스택(106, 108, 110)으로부터 반사할 수 있다. 다른 예에서, 상부 전극 층(112)은 입사광의 요망되는 파장의 대략 2% 이하를 층 스택(106, 108, 110)으로부터 반사할 수 있다. 또 다른 예에서, 상부 전극 층(112)은 입사광의 요망되는 파장의 대략 1% 이하를 층 스택(106, 108, 110)으로부터 반사할 수 있다. 상부 전극 층(112)의 두께는 상부 전극 층(112)을 통해 층 스택(106, 108, 110) 안으로 하향 전파되는 입사광의 요망되는 파장을 변화시키도록 조절될 수 있다. 비록 비교적 얇은 상부 전극 층(112)의 표면 저항이 평방 당 대략 20 내지 50 옴과 같이 비교적 높을 수 있지만, 상부 전극 층(112)의 비교적 높은 표면 저항은 후술하는 바와 같이 광전지 모듈의 각각의 전지(100) 내의 상부 전극 층(112)의 폭을 감소시켜 상쇄할 수 있다.

상부 전극 층(112) 위에는 점착층(144)이 피착된다. 예컨대 점착층(144)은 상부 전극 층(112)에 직접 피착될 수 있다. 이와 달리, 점착층(144)은 전지(100)에 포함되지 않는다. 점착층(144)은 커버 층(104)을 상부 전극 층(112)에 고정한다. 점착층(144)은 전지(100) 안으로의 습기 침입을 방지할 수 있다. 점착층(144)은 예컨대 폴리비닐부티랄(PVB), 설린 또는 에틸렌 비닐 아세테이트(EVA)와 같은 재료를 포함할 수 있다.

커버 층(104)은 점착층(144) 위에 배치된다. 이와 달리, 커버 층(104)은 상부 전극 층(112) 상에 배치된다. 커버 층(104)은 광 투과성 재료를 포함하거나 그것으로 형성된다. 일 실시예에서, 커버 층(104)은 강화유리 시트이다. 커버 층(104) 내에 강화유리를 사용하는 것은 전지(100)를 물리적 손상으로부터 보호하는데 기여할 수 있다. 예컨대 강화유리 커버 층(104)은 전지(100)를 우박 및 다른 환경적인 손상으로부터 보호하는데 기여할 수 있다. 다른 실시예에서, 커버 층(104)은 소다석회 유리, 저철분 강화유리 또는 저철분 서냉 유리의 시트이다. 고도로 투명한 저철분 유리 커버 층(104)의 사용은 층 스택(106, 108, 110)으로의 광 투과를 개선할 수 있다. 선택적으로, 커버 층(104)의 상부에 반사 방지(AR) 코팅(도시 생략)이 제공될 수 있다.

도 5는 일 실시예에 따른 기판 형상 광전지 소자(500)의 개략도 및 이 소자(500)의 확대도(502)이다. 소자(500)는 서로 직렬로 전기적으로 결합된 복수의 광전지(504)를 포함한다. 전지(504)는 (도 1에 도시된) 전지(100)와 유사하다. 예컨대 각각의 전지(504)는 빛의 파장의 스펙트럼의 다른 세부조를 각각 흡수하는 층 스택(106, 108, 110)(도 1에 도시)과 같은 3 이상의 반도체 층 스택의 텐덤 배치체를 가질 수 있다. 일 실시예에서, 전지(504) 내의 층 스택 중의 2 이상에 의해 흡수되는 빛의 파장의 스펙트럼은 적어도 부분적으로 서로 중첩될 수 있다. 도 1의 개략적인 도면은 도 5의 선 1-1을 따른 소자(500)의 단면도일 수 있다. 소자(500)는 직렬로 서로 전기적으로 결합된 다수의 전지(504)를 포함할 수 있다. 단지 예로서, 소자(500)는 직렬로 서로 연결된 25, 50 또는 100 이상의 전지(504)를 구비할 수 있다. 또한 각각의 가장 바깥쪽 전지(504)는 복수의 리드(506, 508) 중의 하나와 전기적으로 연결될 수 있다. 리드(506, 508)는 소자(500)의 양 단부(510, 512) 사이에서 연장된다. 리드(506, 508)는 외부 전기 부하(510)와 연결된다. 소자(500)에 의해 발생되는 전류는 외부 부하(510)에 인가된다.

전술한 바와 같이, 각각의 전지(504)는 여러 층을 포함한다. 예컨대, 각각의 전지(504)는 기판(102)(도 1에 도시)과 유사한 기판(512), 하부 전극 층(114)(도 1에 도시)과 유사한 하부 전극 층(514), 반도체 재료의 다층 스택(516), 상부 전극 층(112)(도 1에 도시)과 유사한 상부 전극 층(518), 점착층(144)(도 1에 도시)과 유사한 점착층(520), 그리고 커버 층(104)(도 1에 도시)과 유사한 커버 층(522)을 포함한다. 다층 스택(516)은 소자(500)에 입사되는 빛의 파장의 스펙트럼의 다른 세부조를 각기 흡수 또는 포획하는 활성 실리콘 층의 상부, 중간 및 하부 접합 스택을 포함할 수 있다. 예컨대 다층 스택(516)은 상부 층 스택(106)(도 1에 도시)과 유사한 상부 층 스택, 중간 층 스택(108)(도 1에 도시)과 유사한 중간 층 스택 및 하부 층 스택(110)(도 1에 도시)과 유사한 하부 층 스택을 포함할 수 있다. 소자(500)는 빛이 기판(512)의 반대편에 배치된 커버 층(522)에 입사되기 때문에 기판 형상 소자이다.

다층 스택(516) 내의 2 이상의 층 스택들은 중간 반사층(130)(도 1에 도시)과 유사한 중간 반사층에 의해 서로 분리될 수 있다. 예컨대 다층 스택(516)의 하부 층 스택과 중간 층 스택은 중간 반사층에 의해 서로 분리될 수 있다.

하나의 전지(504)의 상부 전극 층(518)은 이웃하는 인접 전지(504) 내의 하부 전극 층(514)과 전기적으로 결합된다. 전술한 바와 같이, 상부 및 하부 전극 층(518, 514)에서의 전극 및 정공의 수집은 각각의 전지(504) 내에 전압차를 발생시킨다. 전지(504) 내의 전압차는 소자(500) 내의 다수의 전지(504)에 걸쳐 부가적일 수 있다. 전자와 정공은 하나의 전지(504) 내의 상부 및 하부 전극 층(518, 514)을 통해 이웃 전지(504) 내의 대향 전극 층(518, 514)으로 흐른다. 예컨대, 빛이 다층 스택(516)에 부딪힐 때 제1 전지(504) 내의 전자가 하부 전극 층(514)으로 흐른다면, 전자는 제1 전지(504)의 하부 전극 층(514)을 통해 제1 전지(504)에 인접한 제2 전지(504) 내의 상부 전극 층(518)으로 흐른다. 마찬가지로, 정공이 제1 전지(504) 내의 상부 전극 층(518)으로 흐른다면, 정공은 제1 전지(504) 내의 상부 전극 층(518)으로부터 제2 전지(504) 내의 하부 전극 층(514)으로 흐른다. 상부 및 하부 전극 층(518, 514)을 통한 전자와 정공의 흐름에 의해 전류와 전압이 발생된다. 전류는 외부 부하(510)에 인가된다.

소자(500)는 "단일 집적 광 모듈"이란 명칭으로 2009년 9월 29일에 출원된 동시 진행 중인 미국 특허출원 제12/569,510호("'510 출원")에 기재된 실시예 중의 하나 이상과 유사한 단일 집적 광 모듈일 수 있다. '510 출원의 전체 개시 내용은 본 명세서에 참조로서 포함된다. 예컨대, 소자(500) 내의 하부 및 상부 전극 층(514, 518)과 다층 스택(516)의 형태를 생성하기 위해, 소자(500)는 '510 출원에 기재된 바와 같이 단일 집적 모듈로서 제작될 수 있다. 일 실시예에서, 하부 전극 층(514)의 일부는 제거되어 하부 분리 간격(524)을 형성한다. 하부 전극 층(514)의 일부는 하부 전극 층(514)에 패터닝 기술을 사용하여 제거할 수 있다. 예컨대 하부 전극 층(514) 내에 하부 분리 간격(524)을 스크라이빙하는 레이저 광을 사용하여 하부 분리 간격(524)을 형성할 수 있다. 하부 분리 간격(524)을 형성하도록 하부 전극 층(514)의 일부가 제거된 후, 하부 전극 층(514)의 잔여부는 확대도(502)의 평면을 가로지르는 방향으로 연장된 선형 스트립으로서 배치된다.

다층 스택(516)은 하부 분리 간격(524) 내의 부피를 채우도록 하부 전극 층(514)에 피착된다. 그런 다음 다층 스택(516)을 레이저 빔 등의 에너지의 시준된 빔에 노출시켜 다층 스택(516)의 일부를 제거하고 다층 스택(516) 내에 층간 간격(526)을 제공한다. 층간 간격(526)은 인접한 전지(504)의 다층 스택(516)을 분리시킨다. 층간 간격(526)을 형성하도록 다층 스택(516)의 일부가 제거된 후, 다층 스택(516)의 잔여부는 확대도(502)의 평면을 가로지르는 방향으로 연장된 선형 스트립으로서 배치된다.

상부 전극 층(518)은 층간 간격(526) 내의 다층 스택(516)과 하부 전극 층(514)에 피착된다. 일 실시예에서, 소자(500)의 전환 효율은 비교적 얇은 상부 전극 층(518)을 반사 방지(AR) 효과를 제공하도록 조절되거나 조정된 두께로 피착하여 증가시킬 수 있다. 예컨대 상부 전극 층(518)의 두께(538)는 상부 전극 층(518)을 통해 다층 스택(516) 안으로 투과되는 가시광의 양을 증가시키도록 조절할 수 있다. 상부 전극 층(518)을 통해 투과되는 가시광의 양은 입사광의 파장과 상부 전극 층(518)의 두께에 기초하여 달라질 수 있다. 일정 두께의 상부 전극 층(518)은 일정 파장의 빛이 다른 파장의 빛보다 상부 전극 층(518)을 통해 더 많이 전파될 수 있게 한다. 단지 예로서, 상부 전극 층(518)은 대략 60 내지 90nm의 두께로 피착될 수 있다.

상부 전극 층(518)에 의해 제공되는 반사 방지 효과는 더 많은 빛이 상부 전극 층(518)을 통해 다층 스택(516)으로 전파될 수 있으므로 소자(500)에 의해 발생되는 전체 전력을 증가시킬 수 있다. 상부 전극 층(518)에 의해 제공되는 반사 방지 효과로부터 생기는 증가한 전력 출력은 상부 전극 층(518)에 발생하는 I2R 손실과 같은 에너지 손실의 전부는 아니더라도 적어도 일부를 극복하기에 충분할 수 있다. 예컨대 상부 전극 층(518)을 통과하는 빛의 증가한 양에 기인하는 광전류의 증가된 양은 증가는 얇은 상부 전극 층(518)의 비교적 높은 표면 저항과 결합된 I2R 전력 손실을 극복하거나 적어도 부분적으로 상쇄할 수 있다. 단지 예로서, 다층 스택(516) 내에 직렬로 적층된 2개의 비정질 실리콘 접합 층 스택과 하나의 미세결정 실리콘 접합을 갖는 전지(504)에서, 대략 2.1 내지 2.6볼트 범위의 출력 전압과 대략 6 내지 12mA/cm2 범위의 전류 밀도가 달성될 수 있다. 그와 같이 비교적 높은 출력 전압과 비교적 낮은 전류 밀도를 갖는 조건에서, 예컨대 상부 전극 층(518)의 표면 저항이 적어도 평방 당 대략 15 내지 30 옴의 표면 저항과 같이 적어도 평방 당 10 옴보다 크더라도, 전지(504)의 폭(540)이 대략 0.6 내지 1.2cm의 크기를 가질 수 있도록, 전지(504)의 얇은 상부 전극 층(518) 내의 I2R 손실은 충분히 작을 수 있다. 전지(504)의 폭(540)이 소자(500) 내에서 제어될 수 있기 때문에, 상부 전극 층(518) 내의 I2R 전력 손실은 상부 전극 층(518) 상부의 전도성 그리드의 사용 없이 감소할 수 있다.

상부 전극 층(518)의 일부는 제거되어 상부 전극 층(518) 내의 상부 분리 간격(528)을 형성하고 인접한 전지(504) 내의 상부 전극 층(518)의 일부를 서로 전기적으로 분리한다. 상부 분리 간격(528)은 상부 전극 층(518)을 레이저 광 등의 에너지의 시준된 빔에 노출시켜 형성할 수 있다. 에너지의 시준된 빔은 상부 분리 간격(528)에 가까운 다층 스택(516)의 결정도를 국부적으로 증가시킬 수 있다. 예컨대 상부 전극 층(518)과 하부 전극 층(514) 사이로 연장된 수직부(530) 내의 다층 스택(516)의 결정질 분율은 에너지의 시준된 빔에 대한 노출에 의해 증가할 수 있다. 또한, 에너지의 시준된 빔은 다층 스택(516) 내부에서 도펀트를 확산시킬 수 있다. 다층 스택(516)의 수직부(530)는 상부 및 하부 전극 층(518, 514) 사이에 상부 전극 층(518)의 좌측 가장자리(534) 아래에 배치된다. 도 5에 도시된 바와 같이, 상부 전극 층(518) 내의 각각의 간격(528)은 인접한 전지(504) 내의 상부 전극 층(518)의 좌측 가장자리(534) 및 대향된 우측 가장자리(536)를 경계로 한다.

다층 스택(516)과 수직 부분(530)의 결정질 분율은 다양한 방법으로 결정될 수 있다. 예컨대 라만 분광학을 이용하여 다층 스택(516)과 수직부(530) 내의 비정질 재료의 결정질 재료에 대한 상대 부피를 비교할 수 있다. 검사받도록 시도된 다층 스택(516)과 수직부(530) 중의 하나 이상은 예컨대 레이저의 단색광에 노출될 수 있다. 다층 스택(516)과 수직부(530)의 화학적 함량과 결정 구조에 따라 단색광이 산란될 수 있다. 빛이 산란됨에 따라, 빛의 주파수(및 파장)는 변한다. 예컨대 산란광의 주파수는 편이될 수 있다. 산란광의 주파수가 측정 및 분석된다. 산란광의 주파수의 세기 및/또는 편이에 따라, 검사받는 다층 스택(516)과 수직부(530)의 비정질 및 결정질 재료의 상대 부피가 결정될 수 있다. 이러한 상대 부피에 기초하여, 검사받는 다층 스택(516)과 수직부(530) 내의 결정질 분율이 측정될 수 있다. 다층 스택(516)과 수직부(530)의 여러 샘플이 검사받는다면, 결정질 분율은 여러 측정된 결정질 분율의 평균일 수 있다.

다른 예에서, 다층 스택(516)과 수직부(530)의 하나 이상의 TEM 화상을 얻어 다층 스택(516)과 수직부(530)의 결정질 분율을 결정할 수 있다. 검사받는 다층 스택(516)과 수직부(530)의 하나 이상의 슬라이스를 얻는다. 결정질 재료를 나타내는 각각의 TEM 화상 내의 표면적의 백분율을 각각의 TEM 화상에 대해 측정한다. 그런 다음 TEM 화상 내의 결정질 재료의 백분율을 평균하여 검사받는 다층 스택(516)과 수직부(530) 내의 결정질 분율을 결정할 수 있다.

일 실시예에서, 다층 스택(516)의 잔여부에 대한 수직부(530)의 증가한 결정도 및/또는 확산은 도 5에 도시된 도면에서 다층 스택(516)의 두께를 통해 수직으로 연장된 내장형 바이패스 다이오드(532)를 형성한다. 예컨대 수직부(530)에서의 다층 스택(516)의 결정질 분율 및/또는 상호 확산은 다층 스택(516)의 잔여부에서의 결정질 분율 및/또는 상호 확산보다 더 클 수 있다. 에너지의 시준된 빔의 에너지 및 펄스 지속의 제어를 통해, 내장 바이패스 다이오드(532)는 개별 전지들(504) 내에 전기 쇼트를 발생하지 않으면서 개별 전지들(504)의 각각의 전지를 통해 형성될 수 있다. 내장 바이패스 다이오드(532)는 특정한 전지(504)가 빛으로부터 가려지는 때 특정한 전지(504), 전지들(504)의 그룹 및/또는 소자(500)의 손상을 방지할 수 있는 전기 바이패스를 소자(500) 내의 전지(504)를 통해 제공한다. 예컨대 내장 바이패스 다이오드(532)가 없다면, 다른 전지들(504)이 계속 빛에 노출되는 동안 가려지거나 더 이상 빛에 노출되지 않는 전지(504)는 노출된 전지(504)에 의해 발생된 전위에 의해 역방향 바이어스될 수 있다. 빛에 노출된 전지(504)에 의해 발생된 전위는 가려진 전지(504)의 상부 및 하부 전극 층(518, 514)에서 가려진 전지(504)에 걸쳐 높아질 수 있다. 그 결과, 가려진 전지(504)는 온도가 증가할 수 있고, 만약 가려진 전지(504)의 온도가 현저히 증가한다면, 가려진 전지(504)는 영구적으로 손상되고 그리고/또는 타버릴 수 있다. 내장 바이패스 다이오드(532)를 구비하지 않는 가려진 전지(504)는 전위 또는 전류가 전체 소자(500)에 의해 발생되는 것도 역시 방지할 수 있다. 따라서, 내장 바이패스 다이오드(532)가 없는 가려진 전지(504)는 소자(500)로부터 오는 전류의 상당량을 낭비하거나 상실할 수 있다.

내장 바이패스 다이오드(532)가 있으면, 빛에 노출된 전지(504)에 의해 발생된 전위는 가려진 전지(504)의 상부 분리 간격(528)의 가장자리에 형성된 바이패스 다이오드(532)를 통해, 바이패스 다이오드(532)를 갖는 가려진 전지(504)를 우회할 수 있다. 다층 스택(516)의 일부(530)의 증가한 결정도 및/또는 다층 스택(516) 내의 상부 전극 층(518)과 일부(530) 사이의 상호 확산은 가려진 전지(504)가 역방향 바이어스되는 때 전류가 흐르는 경로를 제공한다. 예컨대, 바이패스 다이오드(532)가 가려진 전지(504)의 대부분보다 더 낮은 역방향 바이어스 하의 전기 저항 특성을 가짐에 따라, 가려진 전지(504)에 걸친 역방향 바이어스는 바이패스 다이오드(532)를 통해 흩어질 수 있다.

전지(504) 또는 소자(500) 내의 내장 바이패스 다이오드(532)의 존재는 개별 전지(504)를 가리기 전과 후에 소자(500)의 전기 출력을 비교하여 결정할 수 있다. 예컨대 소자(500)를 조명하고 소자(500)에 의해 발생된 전위를 측정한다. 하나 이상의 전지(504)를 빛으로부터 가린 동안 나머지 전지(504)를 조명할 수 있다. 소자(500)는 리드(506, 508)를 함께 연결하면 단락될 수 있다. 그런 다음 소자(500)는 미리 정해진 시간 예컨대 1시간 동안 빛에 노출될 수 있다. 그런 다음 가려진 전지(504)와 가려지지 않은 전지(504) 양쪽을 한 번 더 조명하고 소자(500)에 의해 발생된 전위를 측정한다. 일 실시예에서, 전지(504)를 가리기 전후의 전위가 서로의 대략 100mV 이내라면, 소자(500)는 내장 바이패스 다이오드(532)를 포함한다. 이와 달리, 전지(504)를 가린 후의 전위가 전지(504)를 가리기 전의 전위보다 대략 200 내지 2500mV 만큼 낮다면, 소자(500)는 내장 바이패스 다이오드(532)를 포함하지 않을 수 있다.

다른 실시예에서, 특정한 전지(504)를 위한 내장 바이패스 다이오드(532)의 존재는 전지(504)를 전기적으로 탐색하여 결정할 수 있다. 전지(504)가 조명 없이 역방향 바이어스되는 때 전지(504)가 가역적이고 비영구적인 다이오드 고장을 보인다면, 전지(504)는 내장 바이패스 다이오드(532)를 갖고 있다. 예컨대 대략 -5 내지 -8V의 역방향 바이어스가 조명 없는 전지(504)의 상부 및 하부 전극 층(514, 518)에 걸쳐 인가되는 때에 전지(504)가 대략 10mA/cm2보다 큰 누설 전류를 보인다면, 전지(504)는 내장 바이패스 다이오드(532)를 포함한다.

도 6은 일 실시예에 따른 기판 형상 광전지 소자를 제작하는 공정(600)의 순서도이다. 602에서, 기판을 제공한다. 예컨대 기판(102)(도 1에 도시) 등의 기판을 제공할 수 있다. 604에서, 템플릿 층을 기판에 피착한다. 예컨대 템플릿 층(116)(도 1에 도시)을 기판(102)에 피착할 수 있다. 이와 달리, 공정(600)의 흐름은 아무런 템플릿 층도 광전지 소자에 포함되지 않도록 경로(606)를 따라 604를 우회할 수 있다. 608에서, 하부 전극 층을 템플릿 층 또는 기판에 피착한다. 예컨대 하부 전극 층(114)(도 1에 도시)을 템플릿 층(116) 또는 기판(102)에 피착할 수 있다.

610에서, 하부 전극 층의 일부를 제거하여 소자 내의 각각의 전지의 하부 전극 층을 서로 분리한다. 전술한 바와 같이, 레이저 빔 등의 에너지의 시준된 빔을 이용하여 하부 전극 층의 일부를 제거할 수 있다. 612에서, 하부 접합 스택을 피착한다. 예컨대 하부 층 스택(110)(도 1에 도시) 등의 실리콘 층들의 하부 N-I-P 스택을 하부 전극 층(114)(도 1에 도시)에 피착할 수 있다. 614에서, 하부 층 스택 위에 중간 반사층을 피착한다. 예컨대 중간 반사층(130)(도 1에 도시)을 하부 층 스택(110)에 피착할 수 있다. 이와 달리, 공정(600)의 흐름은 경로(616)를 따라 614의 중간 반사층 피착을 우회한다. 618에서, 중간 접합 스택이 제공된다. 예컨대 중간 층 스택(108)(도 1에 도시) 등의 실리콘 층들의 중간 N-I-P 스택이 중간 반사층(130) 또는 하부 층 스택(110)에 피착될 수 있다. 620에서, 상부 접합 스택이 제공된다. 예컨대 상부 층 스택(106)(도 1에 도시) 등의 실리콘 층들의 상부 N-I-P 스택이 중간 층 스택(108)에 피착될 수 있다. 하부, 중간 및 상부 층 스택들은 전술한 다층 스택(516)(도 5에 도시)과 유사하게 소자의 다층 스택을 형성한다.

622에서, 소자 내의 인접 전지 사이의 다층 스택의 일부를 제거한다. 예컨대, 전술한 바와 같이, 인접한 전지들(504)(도 5에 도시) 사이에서 상부, 중간 및 하부 층 스택(106 내지 110)(도 1에 도시)의 일부를 제거할 수 있다. 일 실시예에서, 다층 스택을 제거하는 것은 소자 내의 인접한 전지들 사이의 중간 반사층의 일부를 제거하는 것도 역시 포함한다. 624에서, 상부 전극 층을 상부 층 스택 위에 피착한다. 예컨대 상부 전극 층(112)(도 1에 도시)을 상부 층 스택(106) 위에 피착할 수 있다. 626에서, 상부 전극 층의 일부를 제거한다. 예컨대 상부 전극 층(112)의 일부를 제거하여 소자(500)(도 5에 도시) 내의 인접한 전지들(504)의 상부 전극 층들(112)을 서로 분리한다. 전술한 바와 같이, 상부 전극 층(112)의 일부를 제거하면, 소자의 전지 내에 내장 바이패스 다이오드가 형성될 수 있다.

628에서, 전도성 리드를 소자 내의 가장 바깥 전지에 전기적으로 접합한다. 예컨대 리드(506, 508)(도 5에 도시)를 소자(500)(도 5에 도시) 내의 가장 바깥 전지(504)(도 5에 도시)와 전기적으로 결합할 수 있다. 630에서, 점착층을 상부 전극 층 위에 피착한다. 예컨대 점착층(144)(도 1에 도시)을 상부 전극 층(112)(도 1에 도시) 위에 피착할 수 있다. 632에서, 커버 층을 점착층에 부착한다. 예컨대 커버 층(104)(도 1에 도시)을 점착층(144)에 의해 전지(100)(도 1에 도시)의 하부의 층들과 구성요소들에 접합할 수 있다. 634에서, 접속 배선함을 소자에 장착한다. 예컨대 전위 및/또는 전류를 소자(500)로부터 하나 이상의 커넥터에 전달하도록 구성된 접속 배선함을 소자(500)에 장착하고 전기적으로 결합할 수 있다.

전술한 기재 내용은 설명하기 위한 것이며 한정하도록 의도된 것은 아님을 알아야 한다. 예컨대 전술한 실시예(및/또는 그 양태)는 서로 결합하여 사용될 수 있다. 또한, 개시된 주제의 교시 내용의 범위에서 벗어나지 않으면서 특정한 상태나 재료를 교시 내용에 맞춰 개조한 다수의 수정물을 구성할 수 있다. 본원에 기재된 치수, 재료의 종류, 다양한 구성요소의 방향 및 다양한 구성요소의 수와 위치는 특정한 실시예의 파라미터를 정의하도록 의도된 것으로서, 한정이 아닌 예시적인 실시예일 뿐이다. 위 기재 내용을 살펴본 해당 분야의 통상의 지식을 가진 자(당업자)라면 다수의 다른 실시예와 수정례가 특허청구범위의 사상과 범위 안에 있음을 알 수 있을 것이다. 따라서 본 명세서에 개시된 주제의 범위는 첨부된 특허청구범위와 이 특허청구범위가 미치는 모든 범위의 균등물과 함께 참조하여 결정된다. 첨부된 특허청구범위에서, "포함" 및 "그 점에서"라는 용어는 각기 "구비" 및 "~하는 바의"라는 용어와 균등한 쉬운 용어로서 사용된다. 더욱이, 후속하는 특허청구범위에서, "제1," "제2," "제3" 등의 용어는 식별을 위해 사용되는 것일 뿐이며 그 대상에 수적인 요건을 부여하기 위해 의도된 것은 아니다.

Claims (18)

  1. 단일 집적 광전지 모듈로서,
    전기 절연 기판;
    상기 기판 위의 미세결정 실리콘 층들의 하부 스택;
    상기 하부 스택 위의 비정질 실리콘 층들의 중간 스택;
    상기 중간 스택 위의 비정질 실리콘 층들의 상부 스택;
    상기 하부 스택과 상기 중간 스택 사이의 반사층 - 상기 반사층은 광의 일부를 상기 중간 스택 안으로 도로 반사하고 상기 광의 다른 일부가 상기 반사층을 통과하여 상기 하부 스택 안으로 들어가는 것을 허용함 - ; 및
    상기 상부 스택 위에 배치된 광 투과성 커버 층 - 입사광의 다른 스펙트럼이 상기 하부, 중간 및 상부 스택들의 각각의 스택에 의해 흡수되도록 상기 하부, 중간 및 상부 스택들의 각각의 에너지 밴드갭은 서로 다름 -
    을 포함하는, 단일 집적 광전지 모듈.
  2. 제1항에 있어서, 상기 하부, 중간 및 상부 스택들의 각각의 스택은 실리콘 세부층(sublayer)들의 N-I-P 접합을 포함하는, 단일 집적 광전지 모듈.
  3. 제1항에 있어서, 상기 상부 스택의 에너지 밴드갭은 상기 중간 스택의 에너지 밴드갭보다 크고, 상기 중간 스택의 에너지 밴드갭은 상기 하부 스택의 에너지 밴드갭보다 큰, 단일 집적 광전지 모듈.
  4. 제1항에 있어서, 상기 하부 스택과 상기 기판 사이의 하부 전극 및 상기 상부 스택과 상기 커버층 사이의 상부 전극을 더 포함하며, 상기 상부, 중간 또는 하부 스택들 중의 하나 이상의 스택은 상기 하부 전극으로부터 상기 상부 전극으로 상기 상부, 중간 및 하부 스택들 중의 하나 이상의 스택을 통해 수직으로 연장되는 내장 바이패스 다이오드를 포함하는, 단일 집적 광전지 모듈.
  5. 제4항에 있어서, 상기 바이패스 다이오드는 상기 상부, 중간 및 하부 스택들 중의 하나 이상의 스택의 잔여부보다 큰 결정질 분율을 갖는 상기 상부, 중간 및 하부 스택들 중의 하나 이상의 스택의 일부를 포함하며, 상기 바이패스 다이오드는 상기 광전지 모듈 내의 하나 이상의 광전지 셀이 역방향 바이어스되는 경우 상기 상부 전극과 상기 하부 전극 사이에서 전류를 전도하는, 단일 집적 광전지 모듈.
  6. 제4항에 있어서, 상기 바이패스 다이오드는 상기 상부, 중간 및 하부 스택들 중의 하나 이상의 스택의 잔여부보다 큰 결정질 분율을 갖는 상기 상부, 중간 및 하부 스택들 중의 하나 이상의 스택의 일부를 포함하며, 상기 바이패스 다이오드는 상기 광전지 모듈 내의 하나 이상의 광전지 셀이 광으로부터 가려지고 인접한 광전지 셀들이 광에 노출되는 경우 상기 상부 전극과 상기 하부 전극 사이에서 전류를 전도하는, 단일 집적 광전지 모듈.
  7. 제1항에 있어서, 상기 상부 스택의 에너지 밴드갭은 적어도 1.85eV이며, 상기 중간 스택의 에너지 밴드갭은 적어도 1.65eV이고 상기 상부 스택의 에너지 밴드갭보다 작으며, 상기 하부 스택의 에너지 밴드갭은 적어도 1.1eV이고 상기 중간 스택의 에너지 밴드갭보다 작은, 단일 집적 광전지 모듈.
  8. 제1항에 있어서, 상기 상부 스택 위의 상부 전극과 상기 하부 스택 아래의 하부 전극을 더 포함하며, 상기 상부 전극의 두께는 상기 상부 전극을 통과하는 광의 파장을 변화시키도록 조절되는, 단일 집적 광전지 모듈.
  9. 제1항에 있어서, 상기 중간 스택은 실리콘 또는 게르마늄(Ge) 함량이 0.01% 이하로 도핑된 실리콘으로 형성된, 단일 집적 광전지 모듈.
  10. 광전지 모듈을 제작하는 방법에 있어서,
    전기 절연 기판과 하부 전극을 제공하는 단계;
    상기 하부 전극 위에 미세결정 실리콘 층들의 하부 스택을 피착하는 단계;
    상기 하부 스택 위에 비정질 실리콘 층들의 중간 스택을 피착하는 단계;
    상기 비정질 실리콘 층들의 중간 스택을 피착하기 전에 상기 미세결정 실리콘 층들의 하부 스택 위에 반사층을 피착하는 단계 - 상기 반사층은 광의 일부를 상기 중간 스택 안으로 도로 반사하고 상기 광의 다른 일부가 상기 반사층을 통과하여 상기 하부 스택 안으로 들어가는 것을 허용함 - ;
    상기 중간 스택 위에 비정질 실리콘 층들의 상부 스택을 피착하는 단계; 및
    상기 상부 스택 위에 상부 전극을 제공하는 단계 - 입사광의 다른 스펙트럼이 상기 하부, 중간 및 상부 스택들의 각각의 스택에 의해 흡수되도록 상기 하부, 중간 및 상부 스택들의 각각의 에너지 밴드갭은 서로 다름 -
    를 포함하는, 방법.
  11. 제10항에 있어서, 상기 하부 및 중간 스택들은 각각 n-도핑된 층, 진성 층 및 p-도핑된 층을 포함하며, 상기 하부 및 중간 스택들의 상기 n-도핑된 층과 상기 진성 층은 적어도 250℃의 온도에서 피착되고, 상기 하부 및 중간 스택들의 상기 p-도핑된 층은 250℃ 이하의 온도에서 피착되는, 방법.
  12. 제11항에 있어서, 상기 상부 스택은 220℃ 이하의 온도에서 피착되는, 방법.
  13. 제10항에 있어서, 광전지 셀들을 형성하고 인접한 광전지 셀들 내의 상기 상부 전극의 섹션을 전기 절연시키도록 상기 상부 전극의 일부를 제거하는 단계를 더 포함하며, 상기 제거하는 단계는 상기 광전지 셀들 내의 상기 하부 전극으로부터 상기 상부 전극으로 상기 하부, 중간 및 상부 스택들을 통해 연장되는 바이패스 다이오드를 형성하는, 방법.
  14. 제13항에 있어서, 상기 제거하는 단계는 상기 하부, 중간 및 상부 스택들의 일부의 결정질 분율을 상기 하부, 중간 및 상부 스택들의 잔여부보다 크게 되도록 증가시키며, 결정질 분율이 증가한 상기 일부는 상기 바이패스 다이오드를 형성하는, 방법.
  15. 제13항에 있어서, 상기 바이패스 다이오드를 갖는 상기 광전지 셀이 역방향 바이어스되는 경우 상기 바이패스 다이오드를 통해 상기 상부 전극과 상기 하부 전극 사이에서 전류를 전도하는 단계를 더 포함하는, 방법.
  16. 제13항에 있어서, 상기 바이패스 다이오드를 갖는 상기 광전지 셀이 입사광으로부터 가려지고 인접한 셀들이 광에 노출되는 경우 상기 바이패스 다이오드를 통해 상기 상부 전극과 상기 하부 전극 사이에서 전류를 전도하는 단계를 더 포함하는, 방법.
  17. 제10항에 있어서, 상기 상부 전극을 피착하는 단계는 상기 상부 전극을 통과하는 입사광의 파장을 변화시키도록 조절되는 두께로 상기 상부 전극을 피착하는 단계를 포함하는, 방법.
  18. 제10항에 있어서, 상기 중간 스택을 피착하는 단계는 실리콘 내의 게르마늄(Ge) 함량이 0.01% 이하인 상기 비정질 실리콘 층들의 중간 스택을 피착하는 단계를 포함하는, 방법.
KR1020117020345A 2009-06-10 2010-06-08 반도체 다층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법 KR101245037B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
US18577009P true 2009-06-10 2009-06-10
US61/185,770 2009-06-10
US22181609P true 2009-06-30 2009-06-30
US61/221,816 2009-06-30
US23079009P true 2009-08-03 2009-08-03
US61/230,790 2009-08-03
PCT/US2010/037737 WO2010144421A2 (en) 2009-06-10 2010-06-08 Photovoltaic modules and methods of manufacturing photovoltaic modules having multiple semiconductor layer stacks

Publications (2)

Publication Number Publication Date
KR20110112457A KR20110112457A (ko) 2011-10-12
KR101245037B1 true KR101245037B1 (ko) 2013-03-18

Family

ID=43305335

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020117020345A KR101245037B1 (ko) 2009-06-10 2010-06-08 반도체 다층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법
KR1020117020267A KR101247916B1 (ko) 2009-06-10 2010-06-08 텐덤 반도체 층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법
KR1020117020334A KR101319750B1 (ko) 2009-06-10 2010-06-08 반도체 다층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020117020267A KR101247916B1 (ko) 2009-06-10 2010-06-08 텐덤 반도체 층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법
KR1020117020334A KR101319750B1 (ko) 2009-06-10 2010-06-08 반도체 다층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법

Country Status (6)

Country Link
US (4) US20100313942A1 (ko)
EP (3) EP2368276A4 (ko)
JP (3) JP2012523125A (ko)
KR (3) KR101245037B1 (ko)
CN (3) CN102301490A (ko)
WO (3) WO2010144459A2 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US8299472B2 (en) 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US20110155229A1 (en) * 2009-12-30 2011-06-30 Du Pont Apollo Ltd. Solar cell and method for manufacturing the same
KR101032270B1 (ko) * 2010-03-17 2011-05-06 한국철강 주식회사 플렉서블 또는 인플렉서블 기판을 포함하는 광기전력 장치 및 광기전력 장치의 제조 방법
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US20120291836A1 (en) * 2010-11-17 2012-11-22 E.I. Du Pont De Nemours And Company Array of thin-film photovoltaic cells having an etchant-resistant electrode an an integrated bypass diode associated with a plurality of cells and a panel incorporating the same
US20120295395A1 (en) * 2010-11-17 2012-11-22 E.I. Du Pont De Nemours And Company Method for producing an array of thin-film photovoltaic cells having a totally separated integrated bypass diode associated with a plurality of cells and method for producing a panel incorporating the same
US8604330B1 (en) 2010-12-06 2013-12-10 4Power, Llc High-efficiency solar-cell arrays with integrated devices and methods for forming them
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
KR101292061B1 (ko) * 2010-12-21 2013-08-01 엘지전자 주식회사 박막 태양전지
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US8134067B1 (en) * 2011-01-21 2012-03-13 Chin-Yao Tsai Thin film photovoltaic device
US8859321B2 (en) * 2011-01-31 2014-10-14 International Business Machines Corporation Mixed temperature deposition of thin film silicon tandem cells
US9437758B2 (en) * 2011-02-21 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
KR101209982B1 (ko) 2011-02-28 2012-12-07 엘지이노텍 주식회사 태양전지 및 이의 제조방법
US20130019929A1 (en) * 2011-07-19 2013-01-24 International Business Machines Reduction of light induced degradation by minimizing band offset
TWI475703B (zh) * 2011-12-27 2015-03-01 Nexpower Technology Corp 薄膜太陽能電池
US20140305486A1 (en) * 2012-02-23 2014-10-16 National Institute Of Advanced Industrial Science And Technology Intergrated multi-junction photovoltaic device
KR101349847B1 (ko) * 2012-06-13 2014-01-27 희성전자 주식회사 바이패스 다이오드 일체형 태양전지 패키지
CN102751358A (zh) * 2012-07-31 2012-10-24 常州市东君光能科技发展有限公司 内置二极管太阳能组件
WO2014028014A1 (en) * 2012-08-16 2014-02-20 Empire Technology Development Llc Devices for thermal management of photovoltaic devices and methods of their manufacture
TWI464870B (zh) * 2013-04-11 2014-12-11 Phecda Technology Co Ltd 結合太陽能電池及發光元件之結構
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US20150075599A1 (en) * 2013-09-19 2015-03-19 Zena Technologies, Inc. Pillar structured multijunction photovoltaic devices
USD743329S1 (en) * 2014-01-27 2015-11-17 Solaero Technologies Corp. Solar cell
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
CA3045318A1 (en) * 2016-11-29 2018-09-13 SemiNuclear, Inc. Process and manufacture of low-dimensional materials supporting both self-thermalization and self-localization
CN106784096B (zh) * 2017-01-21 2018-03-30 欧贝黎新能源科技股份有限公司 一种内置二极管光伏组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015234A1 (en) 2001-06-29 2003-01-23 Atsushi Yasuno Photovoltaic device
US20090101201A1 (en) 2007-10-22 2009-04-23 White John M Nip-nip thin-film photovoltaic structure

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3184458A (en) * 1965-05-18 Processes for producing trichloroisocyanuric acid
US2968723A (en) * 1957-04-11 1961-01-17 Zeiss Carl Means for controlling crystal structure of materials
US4109271A (en) * 1977-05-27 1978-08-22 Rca Corporation Amorphous silicon-amorphous silicon carbide photovoltaic device
US4260427A (en) * 1979-06-18 1981-04-07 Ametek, Inc. CdTe Schottky barrier photovoltaic cell
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
US4379020A (en) * 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
US4891074A (en) * 1980-11-13 1990-01-02 Energy Conversion Devices, Inc. Multiple cell photoresponsive amorphous alloys and devices
HU184389B (en) * 1981-02-27 1984-08-28 Villamos Ipari Kutato Intezet Method and apparatus for destroying wastes by using of plasmatechnic
US4371421A (en) * 1981-04-16 1983-02-01 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
US4670088A (en) * 1982-03-18 1987-06-02 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
JPS58197775A (en) * 1982-05-13 1983-11-17 Canon Inc Thin film transistor
EP0097883B1 (de) * 1982-06-26 1987-09-16 AUTE Gesellschaft für autogene Technik mbH Einteilige Kurzdüse für einen Brenner zum thermochemischen Trennen oder Hobeln
US4536231A (en) * 1982-10-19 1985-08-20 Harris Corporation Polysilicon thin films of improved electrical uniformity
US4665504A (en) * 1982-11-26 1987-05-12 The British Petroleum Company Memory device containing electrically conducting substrate having deposited hereon a layer of amorphous or microcrystalline silicon-carbon alloy and a layer of amorphous or microcrystalline silicon-containing material
US4576676A (en) * 1983-05-24 1986-03-18 Massachusetts Institute Of Technology Thick crystalline films on foreign substrates
US4582952A (en) * 1984-04-30 1986-04-15 Astrosystems, Inc. Gallium arsenide phosphide top solar cell
JPS6150378A (en) * 1984-08-20 1986-03-12 Mitsui Toatsu Chem Inc Manufacture of amorphous solar cell
US4795500A (en) * 1985-07-02 1989-01-03 Sanyo Electric Co., Ltd. Photovoltaic device
US4677250A (en) * 1985-10-30 1987-06-30 Astrosystems, Inc. Fault tolerant thin-film photovoltaic cell
US4818337A (en) * 1986-04-11 1989-04-04 University Of Delaware Thin active-layer solar cell with multiple internal reflections
US4827137A (en) * 1986-04-28 1989-05-02 Applied Electron Corporation Soft vacuum electron beam patterning apparatus and process
DE3752249D1 (de) * 1986-07-04 1999-03-04 Canon Kk Elektronen emittierende Vorrichtung
US4776894A (en) * 1986-08-18 1988-10-11 Sanyo Electric Co., Ltd. Photovoltaic device
US4710589A (en) * 1986-10-21 1987-12-01 Ametek, Inc. Heterojunction p-i-n photovoltaic cell
US4826668A (en) * 1987-06-11 1989-05-02 Union Carbide Corporation Process for the production of ultra high purity polycrystalline silicon
JP2616929B2 (ja) * 1987-08-22 1997-06-04 株式会社デンソー 微結晶炭化ケイ素半導体膜の製造方法
JPH0282582A (en) * 1988-09-19 1990-03-23 Tonen Corp Laminated amorphous silicon solar cell
JP2713799B2 (ja) * 1990-06-15 1998-02-16 株式会社富士電機総合研究所 薄膜太陽電池
US5281541A (en) * 1990-09-07 1994-01-25 Canon Kabushiki Kaisha Method for repairing an electrically short-circuited semiconductor device, and process for producing a semiconductor device utilizing said method
US5221365A (en) * 1990-10-22 1993-06-22 Sanyo Electric Co., Ltd. Photovoltaic cell and method of manufacturing polycrystalline semiconductive film
US5180434A (en) * 1991-03-11 1993-01-19 United Solar Systems Corporation Interfacial plasma bars for photovoltaic deposition apparatus
JPH04299577A (en) * 1991-03-27 1992-10-22 Canon Inc Tandem type solar battery and its manufacture
US5126633A (en) * 1991-07-29 1992-06-30 Energy Sciences Inc. Method of and apparatus for generating uniform elongated electron beam with the aid of multiple filaments
DE4133644C2 (ko) * 1991-10-11 1993-07-22 Nukem Gmbh, 8755 Alzenau, De
US5501744A (en) * 1992-01-13 1996-03-26 Photon Energy, Inc. Photovoltaic cell having a p-type polycrystalline layer with large crystals
US5656098A (en) * 1992-03-03 1997-08-12 Canon Kabushiki Kaisha Photovoltaic conversion device and method for producing same
US5336335A (en) * 1992-10-09 1994-08-09 Astropower, Inc. Columnar-grained polycrystalline solar cell and process of manufacture
JPH06163954A (ja) * 1992-11-20 1994-06-10 Sanyo Electric Co Ltd 結晶系シリコン薄膜の形成方法及びこの膜を用いた光起電力装置
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JPH07183550A (ja) * 1993-12-22 1995-07-21 Mitsui Toatsu Chem Inc 非晶質光電変換素子
US5498904A (en) * 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
US5538564A (en) * 1994-03-18 1996-07-23 Regents Of The University Of California Three dimensional amorphous silicon/microcrystalline silicon solar cells
JPH09512665A (ja) * 1994-03-25 1997-12-16 アモコ/エンロン・ソーラー 高水素希釈低温プラズマ沈着によって製造される非晶質珪素ベースの器具の向上せしめられた安定化特性
US5627081A (en) * 1994-11-29 1997-05-06 Midwest Research Institute Method for processing silicon solar cells
AUPM996094A0 (en) * 1994-12-08 1995-01-05 Pacific Solar Pty Limited Multilayer solar cells with bypass diode protection
US5648198A (en) * 1994-12-13 1997-07-15 Kabushiki Kaisha Toshiba Resist hardening process having improved thermal stability
JPH0964397A (ja) * 1995-08-29 1997-03-07 Canon Inc 太陽電池および太陽電池モジュール
US5824566A (en) * 1995-09-26 1998-10-20 Canon Kabushiki Kaisha Method of producing a photovoltaic device
US5885884A (en) * 1995-09-29 1999-03-23 Intel Corporation Process for fabricating a microcrystalline silicon structure
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US5977476A (en) * 1996-10-16 1999-11-02 United Solar Systems Corporation High efficiency photovoltaic device
US6087580A (en) * 1996-12-12 2000-07-11 Energy Conversion Devices, Inc. Semiconductor having large volume fraction of intermediate range order material
WO1998039804A1 (en) * 1997-03-04 1998-09-11 Astropower, Inc. Columnar-grained polycrystalline solar cell substrate and improved method of manufacture
AU6420398A (en) * 1997-03-21 1998-10-20 Sanyo Electric Co., Ltd. Photovoltaic element and method for manufacture thereof
JPH11112010A (ja) * 1997-10-08 1999-04-23 Sharp Corp 太陽電池およびその製造方法
JP3581546B2 (ja) * 1997-11-27 2004-10-27 キヤノン株式会社 微結晶シリコン膜形成方法および光起電力素子の製造方法
US6099649A (en) * 1997-12-23 2000-08-08 Applied Materials, Inc. Chemical vapor deposition hot-trap for unreacted precursor conversion and effluent removal
JP3768672B2 (ja) * 1998-02-26 2006-04-19 キヤノン株式会社 積層型光起電力素子
JPH11246971A (ja) * 1998-03-03 1999-09-14 Canon Inc 微結晶シリコン系薄膜の作製方法及び作製装置
JPH11265850A (ja) * 1998-03-17 1999-09-28 Canon Inc 堆積膜形成方法
US6248948B1 (en) * 1998-05-15 2001-06-19 Canon Kabushiki Kaisha Solar cell module and method of producing the same
US6278054B1 (en) * 1998-05-28 2001-08-21 Tecstar Power Systems, Inc. Solar cell having an integral monolithically grown bypass diode
US6388301B1 (en) * 1998-06-01 2002-05-14 Kaneka Corporation Silicon-based thin-film photoelectric device
JP3754841B2 (ja) * 1998-06-11 2006-03-15 キヤノン株式会社 光起電力素子およびその製造方法
KR100414132B1 (ko) * 1998-07-02 2004-01-07 아스트로파워 다결정성 실리콘 박막, 다결정성 실리콘 박막 전자 디바이스, 집적 태양 전지, 태양전지 모듈 및 그 제조방법
US6524662B2 (en) * 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US6468828B1 (en) * 1998-07-14 2002-10-22 Sky Solar L.L.C. Method of manufacturing lightweight, high efficiency photovoltaic module
US6077722A (en) * 1998-07-14 2000-06-20 Bp Solarex Producing thin film photovoltaic modules with high integrity interconnects and dual layer contacts
US6281555B1 (en) * 1998-11-06 2001-08-28 Advanced Micro Devices, Inc. Integrated circuit having isolation structures
JP2000196122A (ja) * 1998-12-28 2000-07-14 Tokuyama Corp 光起電力素子
ES2198833T3 (es) * 1999-03-25 2004-02-01 Kaneka Corporation Procedimiento de fabricacion de modulos de celulas solares de capa fina.
US6713329B1 (en) * 1999-05-10 2004-03-30 The Trustees Of Princeton University Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film
CN1241039A (zh) * 1999-06-10 2000-01-12 佳能株式会社 光伏元件及其制备方法
JP4126812B2 (ja) * 1999-07-07 2008-07-30 富士ゼロックス株式会社 光半導体素子
US6879014B2 (en) * 2000-03-20 2005-04-12 Aegis Semiconductor, Inc. Semitransparent optical detector including a polycrystalline layer and method of making
JP2001274435A (ja) * 2000-03-27 2001-10-05 Michio Kondo p型非結晶半導体膜の形成方法及び光電変換素子の製造方法
US6863019B2 (en) * 2000-06-13 2005-03-08 Applied Materials, Inc. Semiconductor device fabrication chamber cleaning method and apparatus with recirculation of cleaning gas
US20020011641A1 (en) * 2000-07-06 2002-01-31 Oswald Robert S. Partially transparent photovoltaic modules
US6414237B1 (en) * 2000-07-14 2002-07-02 Astropower, Inc. Solar collectors, articles for mounting solar modules, and methods of mounting solar modules
US6525264B2 (en) * 2000-07-21 2003-02-25 Sharp Kabushiki Kaisha Thin-film solar cell module
US6632993B2 (en) * 2000-10-05 2003-10-14 Kaneka Corporation Photovoltaic module
JP2002222972A (ja) * 2001-01-29 2002-08-09 Sharp Corp 積層型太陽電池
US6630774B2 (en) * 2001-03-21 2003-10-07 Advanced Electron Beams, Inc. Electron beam emitter
JP4201241B2 (ja) * 2001-05-17 2008-12-24 株式会社カネカ 集積型薄膜光電変換モジュールの作製方法
JP4330290B2 (ja) * 2001-06-20 2009-09-16 三洋電機株式会社 リチウム二次電池用電極の製造方法
US6750455B2 (en) * 2001-07-02 2004-06-15 Applied Materials, Inc. Method and apparatus for multiple charged particle beams
JP2003031824A (ja) * 2001-07-13 2003-01-31 Sharp Corp 太陽電池モジュール
US6858196B2 (en) * 2001-07-19 2005-02-22 Asm America, Inc. Method and apparatus for chemical synthesis
GB0123664D0 (en) * 2001-10-02 2001-11-21 Inst Of Cancer Res The Histone deacetylase 9
US20030178057A1 (en) * 2001-10-24 2003-09-25 Shuichi Fujii Solar cell, manufacturing method thereof and electrode material
AU2002366923B2 (en) * 2001-12-13 2007-03-22 Asahi Glass Company Limited Cover glass for a solar battery
JP2003347572A (ja) * 2002-01-28 2003-12-05 Kanegafuchi Chem Ind Co Ltd タンデム型薄膜光電変換装置とその製造方法
JP4927317B2 (ja) * 2002-02-01 2012-05-09 シェル・エルノイエルバーレ・エネルギエン・ゲーエムベーハー 高分子量ポリオール含有硬化性樹脂製のバリヤー層
US20040003837A1 (en) * 2002-04-24 2004-01-08 Astropower, Inc. Photovoltaic-photoelectrochemical device and processes
JP4404521B2 (ja) * 2002-05-30 2010-01-27 京セラ株式会社 多層型薄膜光電変換素子およびその製造方法
GB0219735D0 (en) * 2002-08-23 2002-10-02 Boc Group Plc Utilisation of waste gas streams
JP2004165394A (ja) * 2002-11-13 2004-06-10 Canon Inc 積層型光起電力素子
WO2004054003A1 (en) * 2002-12-05 2004-06-24 Blue Photonics, Inc. High efficiency, monolithic multijunction solar cells containing lattice-mismatched materials and methods of forming same
US7238266B2 (en) * 2002-12-06 2007-07-03 Mks Instruments, Inc. Method and apparatus for fluorine generation and recirculation
US7217398B2 (en) * 2002-12-23 2007-05-15 Novellus Systems Deposition reactor with precursor recycle
US20060024442A1 (en) * 2003-05-19 2006-02-02 Ovshinsky Stanford R Deposition methods for the formation of polycrystalline materials on mobile substrates
US20040231590A1 (en) * 2003-05-19 2004-11-25 Ovshinsky Stanford R. Deposition apparatus for the formation of polycrystalline materials on mobile substrates
WO2005011001A1 (ja) * 2003-07-24 2005-02-03 Kaneka Corporation 積層型光電変換装置
JP2005108901A (ja) * 2003-09-26 2005-04-21 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
US6998288B1 (en) * 2003-10-03 2006-02-14 Sunpower Corporation Use of doped silicon dioxide in the fabrication of solar cells
JP4194468B2 (ja) * 2003-10-10 2008-12-10 シャープ株式会社 太陽電池およびその製造方法
JP2005159168A (ja) * 2003-11-27 2005-06-16 Kyocera Corp 光電変換装置およびその製造方法
US7103684B2 (en) * 2003-12-02 2006-09-05 Super Talent Electronics, Inc. Single-chip USB controller reading power-on boot code from integrated flash memory for user storage
WO2005067061A1 (ja) * 2003-12-26 2005-07-21 Nec Corporation 光素子一体型半導体集積回路
CN100477289C (zh) * 2004-01-20 2009-04-08 瑟雷姆技术公司 具有外延生长量子点材料的太阳能电池
EP1724840B1 (en) * 2004-02-20 2013-05-08 Sharp Kabushiki Kaisha Photoelectric cell
JP2005294326A (ja) * 2004-03-31 2005-10-20 Canon Inc 光起電力素子及びその製造方法
US20050272175A1 (en) * 2004-06-02 2005-12-08 Johannes Meier Laser structuring for manufacture of thin film silicon solar cells
US7846822B2 (en) * 2004-07-30 2010-12-07 The Board Of Trustees Of The University Of Illinois Methods for controlling dopant concentration and activation in semiconductor structures
US20060108688A1 (en) * 2004-11-19 2006-05-25 California Institute Of Technology Large grained polycrystalline silicon and method of making same
WO2006057160A1 (ja) * 2004-11-29 2006-06-01 Kaneka Corporation 薄膜光電変換装置
US7368000B2 (en) * 2004-12-22 2008-05-06 The Boc Group Plc Treatment of effluent gases
JP4459086B2 (ja) * 2005-02-28 2010-04-28 三洋電機株式会社 積層型光起電力装置およびその製造方法
US7554031B2 (en) * 2005-03-03 2009-06-30 Sunpower Corporation Preventing harmful polarization of solar cells
JP2006310348A (ja) * 2005-04-26 2006-11-09 Sanyo Electric Co Ltd 積層型光起電力装置
JP5289764B2 (ja) * 2005-05-11 2013-09-11 三菱電機株式会社 太陽電池およびその製造方法
JP2007035914A (ja) * 2005-07-27 2007-02-08 Kaneka Corp 薄膜光電変換装置
US7745724B2 (en) * 2005-09-01 2010-06-29 Konarka Technologies, Inc. Photovoltaic cells integrated with bypass diode
US20070148336A1 (en) * 2005-11-07 2007-06-28 Robert Bachrach Photovoltaic contact and wiring formation
US7687707B2 (en) * 2005-11-16 2010-03-30 Emcore Solar Power, Inc. Via structures in solar cells with bypass diode
US7718888B2 (en) * 2005-12-30 2010-05-18 Sunpower Corporation Solar cell having polymer heterojunction contacts
CN1851935A (zh) * 2006-03-23 2006-10-25 姜堰新金太阳能光伏制造有限公司 一种双结层太阳能电池及其制造方法
KR20070101917A (ko) * 2006-04-12 2007-10-18 엘지전자 주식회사 박막형 태양전지와 그의 제조방법
US20100078057A1 (en) * 2006-04-13 2010-04-01 Franz Karg Solar module
CN101427383B (zh) * 2006-04-13 2012-05-16 西巴控股有限公司 一种光电池及其制备方法
US20070272297A1 (en) * 2006-05-24 2007-11-29 Sergei Krivoshlykov Disordered silicon nanocomposites for photovoltaics, solar cells and light emitting devices
KR101176132B1 (ko) * 2006-07-03 2012-08-22 엘지전자 주식회사 고효율 실리콘 박막형 태양전지
KR20080021428A (ko) * 2006-09-04 2008-03-07 엘지전자 주식회사 바이패스 다이오드를 포함하는 광기전력 변환장치 및 그제조방법
US20080072953A1 (en) * 2006-09-27 2008-03-27 Thinsilicon Corp. Back contact device for photovoltaic cells and method of manufacturing a back contact device
US8012317B2 (en) * 2006-11-02 2011-09-06 Guardian Industries Corp. Front electrode including transparent conductive coating on patterned glass substrate for use in photovoltaic device and method of making same
US20080149173A1 (en) * 2006-12-21 2008-06-26 Sharps Paul R Inverted metamorphic solar cell with bypass diode
US7982127B2 (en) * 2006-12-29 2011-07-19 Industrial Technology Research Institute Thin film solar cell module of see-through type
JP4484886B2 (ja) * 2007-01-23 2010-06-16 シャープ株式会社 積層型光電変換装置の製造方法
CA2661217A1 (en) * 2007-02-16 2008-08-21 Mitsubishi Heavy Industries, Ltd. Photovoltaic device and process for producing same
JP2008205063A (ja) * 2007-02-19 2008-09-04 Sanyo Electric Co Ltd 太陽電池モジュール
US7906229B2 (en) * 2007-03-08 2011-03-15 Amit Goyal Semiconductor-based, large-area, flexible, electronic devices
US20080223436A1 (en) * 2007-03-15 2008-09-18 Guardian Industries Corp. Back reflector for use in photovoltaic device
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
JP2008305945A (ja) * 2007-06-07 2008-12-18 Kaneka Corp 薄膜太陽電池用基板とその製造方法および薄膜太陽電池の製造方法
JP2009004702A (ja) * 2007-06-25 2009-01-08 Sharp Corp 光電変換装置の製造方法
JP2009094272A (ja) * 2007-10-09 2009-04-30 Mitsubishi Heavy Ind Ltd 光電変換モジュールおよび光電変換モジュールの製造方法
JP2011503848A (ja) * 2007-11-02 2011-01-27 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 堆積プロセス間のプラズマ処置
WO2009060808A1 (en) * 2007-11-09 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
US20100059110A1 (en) * 2008-09-11 2010-03-11 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
JP2012504350A (ja) * 2008-09-29 2012-02-16 シンシリコン・コーポレーション 一体的に統合されたソーラーモジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015234A1 (en) 2001-06-29 2003-01-23 Atsushi Yasuno Photovoltaic device
US20090101201A1 (en) 2007-10-22 2009-04-23 White John M Nip-nip thin-film photovoltaic structure

Also Published As

Publication number Publication date
US20130295710A1 (en) 2013-11-07
JP2012522404A (ja) 2012-09-20
WO2010144421A3 (en) 2011-02-17
KR101247916B1 (ko) 2013-03-26
EP2441094A2 (en) 2012-04-18
WO2010144480A2 (en) 2010-12-16
CN102301490A (zh) 2011-12-28
EP2441094A4 (en) 2013-07-10
WO2010144421A4 (en) 2011-04-21
CN102301491A (zh) 2011-12-28
JP2012523716A (ja) 2012-10-04
WO2010144421A2 (en) 2010-12-16
WO2010144459A3 (en) 2011-03-17
JP2012523125A (ja) 2012-09-27
US20100313952A1 (en) 2010-12-16
EP2441095A2 (en) 2012-04-18
US20100313935A1 (en) 2010-12-16
WO2010144459A2 (en) 2010-12-16
EP2441095A4 (en) 2013-07-03
KR20110112457A (ko) 2011-10-12
EP2368276A2 (en) 2011-09-28
CN102301496A (zh) 2011-12-28
KR20110112452A (ko) 2011-10-12
WO2010144480A3 (en) 2011-03-24
KR101319750B1 (ko) 2013-10-17
US20100313942A1 (en) 2010-12-16
EP2368276A4 (en) 2013-07-03
KR20110122704A (ko) 2011-11-10

Similar Documents

Publication Publication Date Title
US5421909A (en) Photovoltaic conversion device
EP1100130B3 (en) Silicon-base thin-film photoelectric device
CN1826699B (zh) 硅类薄膜太阳能电池
Kim et al. Remarkable progress in thin-film silicon solar cells using high-efficiency triple-junction technology
EP0112646A2 (en) Photovoltaic device
US20080178932A1 (en) Front electrode including transparent conductive coating on patterned glass substrate for use in photovoltaic device and method of making same
KR101319674B1 (ko) 광기전 전지 및 반도체층 적층체에서의 광 포획성 향상 방법
US6750394B2 (en) Thin-film solar cell and its manufacturing method
US20030172967A1 (en) Solar battery cell and manufacturing method thereof
US6784361B2 (en) Amorphous silicon photovoltaic devices
EP2372777A2 (en) Front electrode including transparent conductive coating on patterned glass substrate for use in photovoltaic device and method of making same
US8294021B2 (en) Photovoltaic device and method for manufacturing the same
EP2219222B1 (en) Solar cell and method for manufacturing the same
US8957300B2 (en) Substrate for photoelectric conversion device, photoelectric conversion device, and stacked photoelectric conversion device
Lambertz et al. Microcrystalline silicon–oxygen alloys for application in silicon solar cells and modules
CN100420039C (zh) 层积型光电变换装置
US20080223436A1 (en) Back reflector for use in photovoltaic device
JPWO2008099524A1 (ja) 光電変換装置及びその製造方法
JP4222500B2 (ja) シリコン系薄膜光電変換装置
CN101904013B (zh) 用于获得沉积于高度纹理化基板上的高性能薄膜装置的方法
Guha et al. Amorphous silicon alloy photovoltaic research—present and future
WO2008156521A2 (en) Textured rear electrode structure for use in photovoltaic device such as cigs/cis solar cell
WO2003065462A1 (fr) Transducteur photoelectrique a film mince en tandem et son procede de fabrication
DE102004031950A1 (de) Halbleiter/Elektroden-Kontaktstruktur und eine solche verwendendes Halbleiterbauteil
US20080156372A1 (en) Thin film solar cell module of see-through type and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee