TWI453929B - 太陽能模組及製造具有並聯半導體層堆疊之太陽能模組之方法 - Google Patents

太陽能模組及製造具有並聯半導體層堆疊之太陽能模組之方法 Download PDF

Info

Publication number
TWI453929B
TWI453929B TW099118587A TW99118587A TWI453929B TW I453929 B TWI453929 B TW I453929B TW 099118587 A TW099118587 A TW 099118587A TW 99118587 A TW99118587 A TW 99118587A TW I453929 B TWI453929 B TW I453929B
Authority
TW
Taiwan
Prior art keywords
layer
stack
stacks
light
deposited
Prior art date
Application number
TW099118587A
Other languages
English (en)
Other versions
TW201101516A (en
Inventor
Kevin Coakley
Sam Rosenthal
Jason Stephens
Guleid Hussen
Kunal Gurotra
Original Assignee
Solarbase Group Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solarbase Group Inc filed Critical Solarbase Group Inc
Publication of TW201101516A publication Critical patent/TW201101516A/zh
Application granted granted Critical
Publication of TWI453929B publication Critical patent/TWI453929B/zh

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

太陽能模組及製造具有並聯半導體層堆疊之太陽能模組之方法
本申請案是一個非暫時性的專利申請案與專利範圍,其得益於先前共同審理之美國暫時性專利申請案,其申請號為61/185770,標題為Photovoltaic Devices Having Tandem Semiconductor Layer Stacks(770申請案),申請日為2009年6月10日;共同審理之美國暫時性專利申請案,其申請號為61/221816,標題為Photovoltaic Devices Having Multiple Semiconductor Layer Stacks(816申請案),申請日為2009年6月30日;以及共同審理之美國暫時性專利申請案,其申請號為61/230790,標題為Photovoltaic Devices Having Multiple Semiconductor Layer Stacks(790申請案),申請日為2009年8月3號。於此,770、816與790申請案的全部揭露是合併為本案之參考文件。
本發明係有關一種太陽能模組及其製造方法,特別是指一種單晶積體式太陽能模組及其製造方法。
本文所描述之主題是關於一種太陽能元件。一般所知的太陽能元件包含有一薄膜狀太陽能模組,其具有由矽薄膜所構成之主動區。入射至模組的光線穿透至主動區的矽膜。假如光線被矽薄膜吸收後,此光線將使矽原子產生電子與電洞。電子與電洞將用以產生模組所提供之電位與/或電流,以供應用於外部的電能負載。
在入射光內之光子激發出矽膜內的電子並且引起矽膜內之電子由原子脫離出。光子為了激發矽膜內的電子並且使電子自原子脫離出,光子的能量必須大於矽膜之能帶間隙。光子的能量是與入射至矽膜的光波長有關。因此,光線被矽膜吸收是基於矽膜的能帶與光的波長。
一般所知的太陽能元件包含有串聯的層狀堆疊,其包含有二組或以上組沈積於彼此表面且介於上下電極間的矽膜。不同組的矽膜具有不同的能帶間隙。提供具有不同能帶間隙之膜組可以增加元件的效率,使元件吸收更多的入射光波長。舉例來說,第一組膜可能較第二組膜具有較大的能帶間隙。波長所具有之能量超過第一組膜之能帶間隙的某些光線將被第一組膜吸收,以產生電子-電洞對。波長所具有之能量未超過第一組膜之能帶間隙的某些光線將穿過第一組膜,且無產生電子-電洞對。假如第二組膜具有一較低的能帶間隙,這個穿透過第一組膜的光線的至少一部份將被第二組膜吸收。
為了提供具有不同能帶間隙的薄膜組,此些矽膜可摻雜鍺,以改變薄膜的能隙。但是,摻雜鍺的薄膜在製作時的沈積速率是降低的。更者,摻雜鍺的矽膜較未摻雜的矽膜較易於產生光衰退(light-induced degradation)。此外,用來沈積矽-鍺摻雜物的氣體是昂貴的且危險的。
除了將矽膜摻雜鍺外,在太陽能元件中,將矽膜沈積為微結晶矽膜取代非結晶矽膜矽膜,也可減少能帶間隙。非結晶態的矽膜一般會具有較大的能帶間隙,相較於沈積為微結晶狀態的矽膜。一般所知的太陽能元件包含有半導體層堆疊,其具有非結晶矽膜與微結晶矽膜串聯式堆疊。在這樣的元件下,非結晶矽膜所沈積的厚度是相對較小的,以減少接合處載子傳遞所引起的損失。舉例來說,沈積一個具有微小厚度的非結晶矽,以減少入射光自矽原子所激發的電子與電洞在抵達頂面或底面電極前與其它矽原子或其它電子與電洞結合的總數。未抵達電極的電子與電洞對太陽能元件所產生的電壓或電流是沒有幫助的。但是,當非結晶矽接合厚度減少時,較少的光線被非結晶矽接面吸收,並且在矽膜內之光電流的流動是減少的。在這個情況下,太陽能元件將入射光轉換為電流的效率將被堆疊元件內的非結晶矽接面所限制。
在具有相對較細之非結晶矽膜之太陽能元件中,元件內之具有主動非晶矽薄膜的太陽能單元(cell)的表面積相較於單元中的非主動區域是增加的。主動區域包含有將入射光轉換為電流的矽膜,非主動或者不活躍區域包含有單元中不存在有矽膜的部分或者不將入射光轉換為電流的部分。太陽能元件所產生的電能可藉由增加元件中太陽能單元的主動區面積相較於元件中非主動區域面積來增加。舉例來說,在一具有主動非晶矽膜之單晶積體式(monolithically-integrated)薄膜太陽能模組內增加單元的寬度將會增加模組內暴露於陽光下之主動區太陽能材料的部分或百分率。當主動區太陽能材料的部分增加時,元件所產生的總光電流量也將會增加。
增加單元的寬度也會增加元件的光傳遞電極尺寸或面積。光傳遞電極是傳導單元內所產生電子或電洞,以產生元件電壓或電流的電極。當光傳遞電極的尺寸或面積增加時,光傳遞電極的電阻(R)也會增加。通過光傳遞電極的電流(I)也會增加。當通過光傳遞電極的電流與光傳遞電極的電阻增加時,太陽能元件的能量損失也會增加,例如I2 R損失。當能量損失增加時,太陽能元件變得效率較低且元件所產生的電力也較低。因此,單晶積體式薄膜太陽能元件需在部分主動區太陽能材料與元件內引起能量損失之透明導電電極間進行分率取捨。
有鑑於此,存在一種能高效率地將入射光轉換為電流與或具有降低能量損失之太陽能元件的需求。
在一實施例中,本發明提供一種單晶積體式太陽能模組,其包含有一電性絕緣基板,一位於基板上之下方堆疊,其係微結晶矽層,一位於下方堆疊上之中間堆疊,其係非結晶矽層,一位於中間堆疊上之上方堆疊,其係非結晶矽層,以及位於上方堆疊上的光線穿透覆蓋層。下方、中間與上方堆疊之能帶間隙彼此間是不相同的,以藉由每一下方、中間與上方堆疊吸收一入射光之不同光譜。
在另一實施例中,本發明提供一種製作一太陽能模組的方法,該方法包含有提供一電性絕緣基板與一下方電極;於下方電極上沈積一下方堆疊,其係微結晶矽層;於下方堆疊上沈積一中間堆疊,其係非結晶矽層;於中間堆疊上沈積一上方堆疊,其係非結晶矽層;以及於上方堆疊上提供一上方電極。每一該下方、中間與上方堆疊之一能帶間隙彼此間是不相同的,以藉由每一該下方、中間與上方堆疊吸收一入射光之不同光譜。
底下藉由具體實施例詳加說明,當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
第1圖是依據一實施例的基板架構太陽能單元(cell)100的概略視圖。單元100包含有一基板102與一光傳遞覆蓋層104,基板102與光傳遞覆蓋層104間具有三個半導體接面堆疊或者層狀堆疊106、108、110。在一實施例中,半導體接面堆疊106、108、110包含N-I-P矽層堆疊。單元100是基板架構的太陽能單元。舉例來說,在單元100上,自相對於基板102之覆蓋層104入射之光線被單元100轉換為電位。此光線穿透覆蓋層104與單元100的附加層以及組成,至上層、中層與下層堆疊106、108、110。此光線被上層、中層與下層堆疊106、108、110吸收。
在光線中的光子激發電子,並且使電子由層狀堆疊106、108、110內的原子脫離。當電子由原子脫離時,將產生相配的正電荷或電洞。層狀堆疊106、108、110具有不同的能帶間隙,以吸收入射光不同的波段光譜。漂移或擴散通過層狀堆疊106、108、110的電子被上方與下方電極層112、114之一或者電極112、114之一收集。漂移或擴散通過上方與下方電極層112、114的電洞是被上方與下方電極層112、114的另一個收集。上方與下方電極層112、114的電子與電洞收集在單元100內產生一個電位差。在單元100內的電壓差將增加額外單元(圖中未示)內所產生的電位差異。如同下列所述,在數個彼此間採串聯連接的單元100所產生的電位差異可以加在一起,以增加單元100所產生的總電位差。在相鄰單元100間的電子與電洞流動產生電流。電流由單元100汲取出並應用於外部電負載。
單元100的組成與層如第1圖所示,第1圖中所示之該組成與層的形狀、方向與相對尺寸並不能作為限制。基板102是位於單元100的底部。基板102提供機械支撐力予其它層與單元100的組成。基板102是包含有一介電材或者是由介電材所組成,此介電材可以為非導電材料。基板102可以是由具有相對較低軟化點之介電材所組成,例如一個或以上個具有軟化點低於750℃之介電材。舉例來說,基板102可以是鈉鈣浮式玻璃(soda-lime float glass)、低鐵浮式玻璃,或者具有氧化鈉(Na2 O)重量至少10百分比之玻璃。在另一範例,基板可以其它型態的玻璃,例如浮式玻璃或者矽酸硼系玻璃(borosilicate glass)。基板102也可以是陶瓷材料,例如氮化矽(Si3 N4 )或者氧化鋁(鋁氧或者Al2 O3 )。在另一實施例,基板102是導電材,例如金屬。舉例來說,基板102可以是由不銹鋼、鋁或者鈦所組成。
基板102具有一個厚度,以提供單元100剩餘層足夠的機械支撐力,同時在製作與操作單元100時,提供單元100力學穩定與熱穩定。在一實施例中,基板102的厚度至少大約07~5.0公釐厚。舉例來說,基板102是厚度約2公釐的浮式玻璃。在另一選擇上,基板102可以是厚度約1.1公釐的矽酸硼系玻璃。在另一實施例中,基板102可以是厚度為3.3公釐的低鐵或者標準浮式玻璃。
一紋理模板層116沈積於基板102上。在另一選擇上,模板層116並不涵蓋在單元100內。模板層116是一層狀結構,其具有在控制下且預先設定好之三維紋理,在單元100內,模板層116讓沈積於此模板層116上方之一層或以上層與組成能夠具有此紋理。在一實施例中,紋理模板層116是依照一2010年4月19號申請之共同審理案美國專利申請案12/762880,名稱為“Photovoltaic Cells And Methods To Enhance Light Trapping In Thin Film Silicon,”(“880申請案”)所描述之一實施例進行沈積與形成。此880申請案所揭露的全部是合併為本案之參考文獻。模板層116的紋理可利用一個或以上個模板層116之結構200、300、400(如第2圖至第4圖所示)的形狀與尺寸來決定。模板層116是沈積於基板102上。舉例來說,模板層116是直接沈積於基板102上。
第2圖是依據一實施例概略的描繪在模板層116內之峰狀結構200。峰狀結構200是產生於模板層116內,以在位於模板層116上的層形成預設定的紋理。當結構200呈現出沿著模板層116之上表面202為相當陡峭的峰狀時,此結構200被稱為峰狀結構200。峰狀結構200藉由一個或以上參數來加以界定,此參數包含有峰高(Hpk)204、節距206、過渡形狀(transitional shape)208與一基底寬度(Wb)210。如第2圖所示,峰狀結構200所呈現出的形狀是當距離基板102越遠時寬度越小。舉例來說,峰狀結構200的尺寸是由位於或鄰近於基板102之基底212逐漸縮小至數個峰狀214。在第2圖的二維視圖中,峰狀結構200是呈現三角形狀,但在三維時可以是角錐形或者圓錐形。
峰高(Hpk)204顯示峰214與介於兩峰狀結構200間之過渡形狀208的平均或中間距離。舉例來說,模板層116可以沈積為幾乎是平坦狀,向上至峰狀214的基底212,或者至過渡形狀208的區域。模板層116可連續進行沈積,以形成峰狀214。基底212或者過渡形狀208至峰狀214的距離可以是峰高(Hpk)204。
節距206顯示峰狀結構200之峰狀214間的平均或中間距離。節距206在兩個或以上個方位上是幾乎相同的。舉例來說,節距206在二個延伸平行於基板102之正交方位上是相同的。在另一實施例,節距206沿著不同方位是不同的。在另一選擇上,節距206是顯示出在相鄰峰狀結構200上介於相似點間的平均或中間距離。過渡形狀208是峰狀結構200間模板層116的上表面202的一般形狀。如同實施例所述,過渡形狀208可以是平坦的刻面形狀。在三維觀察下,平坦的刻面形狀可以是圓錐形或角錐形。基底寬度(Wb)210是在模板層116之基底212與峰狀結構200間的介面越過峰狀結構200的平均或中間距離。基底寬度(Wb)210在兩個或以上個方位上是幾乎相同的。舉例來說,基底寬度(Wb)210在二個延伸平行於基板102之正交方向上是相同的。在另一實施例,基底寬度(Wb)210沿著不同方位是不同的。
第3圖是依據一實施例,描繪在模板層116之山谷狀結構300。山谷狀結構300的形狀不同於第2圖所示之山峰狀結構200的形狀,但可藉由先前與第2圖有關之已描述參數來加以定義。舉例來說,山谷結構300可以一峰高(Hpk)302、一節距304、一過渡形狀306與一基底寬度(Wb)308來加以定義。山谷結構300是由山谷結構300之上表面310延伸至模板層116的凹狀或者穴狀。山谷結構300在第3圖之二維視圖上是顯示為拋物線的形狀,但在三維上可以是圓錐、角錐或拋物面形狀。較佳的狀況下,山谷結構300可以是理想的拋物線形狀,但具有些許些微修改。
一般而言,山谷結構300是穴狀,其由上表面310向下延伸至模板層116並且朝向基板102。山谷結構300向下延伸至模板層116的低點312或者最低點,其係座落於過渡形狀306間。峰高(Hpk)302是上表面310與低點312間的平均或者中間距離。節距304是山谷結構300的相似或共同點間的平均或中間距離。舉例來說,節距304可以是過渡形狀306之中間點間的距離,其是延伸於山谷結構300間。節距304在兩個或以上個方位上是幾乎相同的。舉例來說,節距304在二個延伸平行於基板102之正交方向上是相同的。在另一實施例,節距304沿著不同方位是不同的。在另一選擇上,節距304是山谷結構300最低點312間的距離。在另一選擇上,節距304是相鄰山谷結構300之相似點間的平均或中間距離。
過渡形狀306是介於山谷結構300間的上表面310。如同實施例所述,過渡形狀306可以是平坦的刻面形狀。在三維觀察下,平坦的刻面形狀可以是圓錐形或角錐形。基底寬度(Wb)308是相鄰山谷結構300最低點312間的平均或中間距離。在另一選擇上,基底寬度(Wb)308是顯示過渡形狀306之中間點間的距離。基底寬度(Wb)308在兩個或以上個方位上是幾乎相同的。舉例來說,基底寬度(Wb)308在二個延伸平行於基板102之正交方向上是相同的。在另一選擇上,基底寬度(Wb)308沿著不同方位是不同的。
第4圖是依據一實施例,描繪在模板層116之圓形結構400。圓形結構400的形狀不同於第2圖所示之山峰狀結構200與第3圖所示之山谷結構300的形狀,但可藉由先前與第2圖與第3圖有關之已描述參數來加以定義。舉例來說,圓形結構400可以一峰高(Hpk)402、一節距404、一過渡形狀406與一基底寬度(Wb)408來加以定義。圓形結構400是形成如模板層114的上表面414突出部,其係向上延伸遠離模板層114之基底膜410。圓形結構400可以是近似拋物線或者圓形。較佳的狀況下,圓形結構400可以是理想的拋物線形狀,但具有些許些微修改。雖然,圓形結構400在第4圖之二維視圖上是顯示為拋物線的形狀,但在三維上,圓形結構400可以是向上延伸遠離基板102的拋物面、角錐、圓錐形狀。圓形結構400可以是近似拋物線或圓形形狀。較佳的狀況下,圓形結構400可以是理想的拋物線形狀,但具有些許些微修改。圓形結構400在第4圖之二維視圖上是顯示為拋物線的形狀,但在三維上圓形結構400可以是三維拋物面、角錐或圓錐形狀,其是向上延伸遠離基板102。
一般而言,圓形結構400由基底膜410向上突出,遠離基板102,形成圓形狀高點412或者頂點。峰高(Hpk)402代表基底膜410與高點412間的平均或中間距離。節距404代表圓形結構400的相同或者共同點間的平均或中間距離。舉例來說,節距404是高點412間的距離。節距404在兩個或以上個方位上是幾乎相同的。舉例來說,節距404在二個延伸平行於基板102之正交方向上是相同的。在另一選擇上,節距404沿著不同方位是不同的。在另一實施例,節距404是延伸於圓形結構400間之過渡形狀406中間點間的距離。在另一選擇上,節距400是鄰接圓形結構400上相似點間彼此間的平均或中間距離。
過渡形狀406是在兩圓形結構400間之上表面414的一般形狀。如同實施例中的描述,過渡形狀406可以是平坦的刻面形狀。在三維觀察下,平坦的刻面形狀可以是圓錐形或角錐形。基底寬度(Wb)480是在圓形結構400之相對側上之過渡形狀406間的平均或中間距離。在另一選擇上,基底寬度(Wb)480是兩過渡形狀406中間點間的距離。
依據一實施例,結構200、300、400之節距204、302、402與/或基底寬度(Wb)210、308、408是大約400奈米~1500奈米。在另一選擇上,結構200、300、400的節距204、302、402是小於400奈米或者大於1500奈米。結構200、300、400的平均或中間峰高(Hpk)204、302、402是對應結構200、300、400之節距206、304、404的25至80%。在另一選擇上,平均峰高(Hpk)204、302、402對節距206、304、404是不同分率。基底寬度(Wb)210、308、408是與節距206、304、404大約相同。在另一實施例中,基底寬度(Wb)210、308、408是與節距206、304、404不同。基底寬度(Wb)210、308、408在兩個或以上個方位上是幾乎相同的。舉例來說,基底寬度(Wb)210、308、408在二個延伸平行於基板102之正交方向上是相同的。在另一選擇上,基底寬度(Wb)210、308、408沿著不同方位是不同的。
在模板層116上之結構200、300、400的相關參數是基於PV單元100(如第1圖所示)是雙或者三接面單元100與/或在堆疊106、108、110(如第1圖所示)內之半導體膜或層何者是電流限制層。舉例來說,層狀堆疊106、108、110可包含有三個或以上個N-I-P與/或P-I-N堆疊,其係摻雜非結晶或者微結晶矽層。先前所描述的參數之一或以上個是基於在N-I-P與/或P-I-N堆疊內之半導體層中何者是電流限制層。舉例來說,當光線觸發PV單元100時,在N-I-P與/或P-I-N堆疊內之一個或以上個層可限制PV單元100所產生之電流總額。結構200、300、400的一個或以上各個相關參數是基於這些層中何者是電流限制層。
在一實施例中,假如PV單元100(如第1圖所示)在一個或以上個層狀堆疊106、108、110(如第1圖所示)內包含有一微結晶矽層,並且此微結晶矽層是層狀堆疊106、108、110的電流限制層,位於微結晶矽層下方之模板層116內之結構200、300、400的節距206、304、404是大約介於500與1500奈米之間。微結晶矽層所具有之能帶間隙是相當於波長介於500到1500奈米之間的紅外光。舉例來說,假如,節距206、404、504是符合波長介於500到1500奈米之間時,結構200、300、400將反射具有此波長之增強總量紅外光。結構200、300、400之過渡形狀208、306、406可以是平坦的刻面形狀,基底寬度(Wb)210、308、408是節距206、304、404的60%至100%。峰高(Hpk)204、302、402是節距206、304、404的25%至75%。舉例來說,在結構200、300、400,峰高(Hpk)204、302、402與節距206、304、404的比例所提供之散射角度,相較於其它比例,能反射更多光線回至矽層狀堆疊106、108、110。
在另一實施例,假如PV單元100(如第1圖所示)包含有一個或以上個由非結晶矽所形成或者包含有非結晶矽之層狀堆疊106、108、110時,對模板層116而言,節距206、304、404的範圍是基於層狀堆疊106、108、110(如第1圖所示)中何者是電流限制堆疊,而進行改變。假如,上方與/或中間層狀堆疊106、108包含有微晶矽N-I-P或者P-I-N已摻雜半導體層狀堆疊,下方層狀堆疊110包含有非晶矽N-I-P或P-I-N已摻雜半導體層狀堆疊,上方與/或中間層狀堆疊106、108是電流限制層,節距206、304、504將大約介於500與1500奈米之間。對照之下,假如下方層狀堆疊108是電流限制層,節距206、304、404將大約介於350與1000奈米之間。
再回到對第1圖所示之單元100進行討論,模板層116可以依據880申請案所描述之實施例來製作。舉例來說,模板層116的形成是利用沈積一非結晶矽層於基板102,隨後使用反應性離子穿過位於非結晶矽表面之氧化矽進行蝕刻,以進行紋理化。在另一選擇上,模板層116是利用於基板102上濺鍍一鋁與鉭雙層,並且隨後對模板層116進行電鍍所形成。在另一實施例,模板層可以藉由常壓化學氣相沈積沈積法沈積一已紋理之氟摻雜矽氧(SnO2 :F)薄膜來形成。在模板層116的數個薄膜之一或以上個可以是由賣家所提供,如Asahi Glass Company或者Pilkington Glass。在另一選擇上,模板層116的形成可藉由於基板102上施加一靜電荷,隨後將基板102放置於一具有相反電荷粒子之環境中。靜電力將電荷粒子吸引至基板102,以形成模板層116。藉由隨後的沈積步驟沈積一黏著劑”膠水”層於粒子上,以永遠地吸附於基板102上,或者藉由對粒子與基板102進行退火處理。粒子材料舉例來說可包含有具有刻面之陶瓷,以及與鑽石相似的粒子材料,例如碳化矽、鋁、氮化鋁、鑽石與CVD鑽石。
下方的電極層114是沈積於模板層116上方。下方電極層114包含有一傳導反射層118與一傳導緩衝層120。傳導反射層118是沈積於模板層116上方。舉例來說,反射層118是直接沈積於模板層116上。反射層118具有一紋理上表面122,其是由模板層116所支配。舉例來說,反射層118是沈積於模板層116上,因此反射層118所包含的結構(圖中未示)是與模板層116之結構200、300、400(如第2圖至第4圖所示)的尺寸與/或形狀相似。
反射層118包含有或者是由一反射傳導材料所形成,例如銀。在另一選擇上,反射層118包含有或是由鋁或包含有銀或鋁之合金所形成。反射層118在一實施例上厚度是大約100到300奈米,並且是反射層118之材料經濺鍍後沈積於模板層116上。
反射層118提供一傳導層與一反射表面,以將光線向上反射進入層狀堆疊106、108、110。舉例來說,部分由覆蓋層104入射並且穿透過層狀堆疊106、108、110的光是沒有被層狀堆疊106、108、110所吸收。此部分的光將被反射層118反射回層狀堆疊106、108、110,因此,此反射光可以被層狀堆疊106、108、110吸收。反射層118的紋理上表面122可將光線部分或全部散射至層狀堆疊106、108、110的面,以增加被吸收或捕獲(trapped)的光線總量。對一入射光之預設或已決定範圍之波長,峰高(Hpk)204、302、403,節距206、304、404,過渡形狀208、306、406,與/或基底寬度(Wb)210、308、408(如第2圖至第4圖所示)是可以變化的,以增加層狀堆疊106、108、110內所捕獲之光線總量。
緩衝層120是沈積於反射層118上方,並且可以是直接沈積在反射層118上。緩衝層120提供與下方層狀堆疊110的電性接觸。舉例來說,緩衝層120可以包含有或者是由一透明導電氧化物(TCO)材料所組成,並且與在下方層狀堆疊110之主動區矽層電性連接。在一實施例中,緩衝層120包含有摻雜氧化鋅的鋁、氧化鋅與/或氧化銦錫。緩衝層120所沈積的厚度大約50至500奈米,但也可使用其它不同的厚度。
在一實施例中,緩衝層120提供一介於反射層118與下方層狀堆疊110間的化學緩衝。舉例來說,在加工與製作單元100過程中,緩衝層120可以防止下方層狀堆疊110被反射層118化學侵蝕。緩衝層120可以阻礙或防止下方層狀堆疊110被矽污染並且減少下方層狀堆疊110的電漿吸收損失。
緩衝層120可提供一介於反射層118與下方層狀堆疊110間的光學緩衝。舉例來說,利用沈積形成之緩衝層120在厚度上是光線可穿透的層,以增加光線在設定波長範圍內被反射層118反射之總量。緩衝層120的厚度允許某些光線波長通過緩衝層120,被反射層118反射,回向穿過緩衝層120並且進入下方層狀堆疊110。舉例來說,緩衝層120所沈積的厚度是大約75至80奈米。
下方層狀堆疊層110是沈積於下方電極層114上方或直接沈積於下方電極層114上。在一實施例中,下方層狀堆疊110包含有一N-I-P接面或者主動區矽層的層狀堆疊,其所沈積的厚度是大約1至3微米。下方層狀堆疊110是使用不同的半導體材料與/或不同厚度沈積而成。下方層狀堆疊110包含有三個半導體材料次層124、126、128。在一實施例中,次層124、126、128分別是n型-摻雜、本質與p型-摻雜微結晶矽膜。次層124、126、128是利用電漿強化化學氣相沈積法(PECVD)在相對低沈積溫度下所沈積形成。舉例來說,次層124、126、128是在大約160至250℃的溫度範圍下沈積。在相對較低沈積溫度下所沈積之次層124、126、128可以減少次層124、126、128間摻雜物的互相擴散。另外,在一特定的次層124、126、128中使用較低沈積溫度可以幫忙防止之氫氣由下方層狀堆疊110內之下方次層124、126、128釋放出。
在另一選擇上,下方層狀堆疊110可以在相對較高沉積溫度下沉積。舉例來說,下方層狀堆疊110是在大約250至350℃間的溫度下沉積而成。當沉積溫度增加時,晶粒的平均尺寸將會增加,並且增加下方層狀堆疊110內的紅外線的吸收。因此,下方層狀堆疊110在較高溫度下沉積,以增加在下方層狀堆疊110內之矽結晶的平均晶粒尺寸。此外,於較高溫度下沉積下方層狀堆疊110可使下方層狀堆疊110在接續沉積中間與/或上方層狀堆疊108、106時能具有較高的熱穩定性。如同下列所述,頂面次層128可以是p型摻雜矽膜。在一實施例,底部與中間次層124、126可以是在大約250至350℃範圍內之較高沉積溫度下所沈積形成,而頂次層128是在大約150至250℃範圍內之相對較低溫度下所沈積形成。在另一選擇上,頂次層128是在溫度至少160℃所沈積形成。P型摻雜次層128在較低溫度下沉積,以減少在p型摻雜頂次層128與本質中間次層126間的內部擴散總量。在另一選擇上,p型摻雜頂次層128是在較高沉積溫度下所沈積,例如大約250至350℃。
次層124、126、128的平均晶粒尺寸是大約至少10奈米。在另一實施例中,在次層124、126、128內的平均晶粒尺寸是至少大約20奈米。在另一選擇上,次層124、126、128的平均晶粒尺寸是至少大約50奈米。在另一實施例中,平均晶粒尺寸是至少大約100奈米。在自由選擇下,晶粒的平均尺寸可以是至少大約1微米。在次層124、126、128內的平均晶粒尺寸可被各種方法所決定。舉例來說,平均晶粒尺寸可以利用穿透式電子顯微鏡(TEM)來量測。在一實施例中,次層124、126、128是細長的樣品。舉例來說,一樣品中的一個或以上個次層124、126、128的厚度是大約或小於1微米。一電子束是穿透此樣品。此電子束是被點陣化(rastered)穿過樣品的所有或部分。當電子穿越過樣品時,電子將與樣品中的結晶結構產生相互作用。墊子的傳輸路徑可能會被樣品所改變。在電子穿過樣品後,電子將被收集,並且基於所收集到的電子來產生影像。這個影像提供樣品的二維圖像。在樣品內,非結晶部份所呈現出的結晶晶粒是不同的。基於這個影像,在樣品內之結晶晶粒的尺寸可以被量測出。舉例來說,呈現在影像中之數個結晶晶粒的表面面積可以被量測與被平均。這個平均是在樣品被觀測到的區域內之樣品的平均結晶晶粒尺寸。舉例來說,平均可以是樣品所觀察到之次層124、126、128的平均結晶晶粒尺寸。
底次層124是n型摻雜矽的微結晶層。在一實施例中,底次層124在一PECVD腔體內,以大約13.56MHz操作頻率,使用氫氣、矽烷(SiH4 )、磷化氫或者磷化三氫(phosphorus trihydride phosphorus trihydride)作為來源氣體,在真空壓力大約2至3陶爾(torr)與能量大約500至1000瓦下所沈積形成。用來沉積底次層124之來源氣體的比例是大約200至300份的氫氣撘配大約1份的矽烷與大約0.01份的磷化氫。
中間次層126是本質矽的微結晶層。舉例來說,中間次層126所包含的矽是沒有經過摻雜的或者摻雜濃度少於1018 /cm3 。在一實施例中,中間次層126是在一PECVD腔體內,以大約13.56MHz操作頻率,使用氫氣與矽烷(SiH4 )作為來源氣體,在真空壓力大約9至10陶爾(torr)與能量大約2至4千瓦下所沈積形成。用來沉積中間次層126之來源氣體的比例是大約50至65份的氫氣撘配大約1份的矽烷。
如同先前所描述,頂次層128是一p型摻雜矽的微結晶層。在另一選擇上,頂次層128是一p型摻雜矽的原生結晶層。在一實施例,頂次層128是在一PECVD腔體內,以大約13.56MHz操作頻率,使用氫氣、矽烷(SiH4 )與三甲基硼(trimethyl boron,B(CH3 )3 或者TMB)作為來源氣體,在真空壓力大約2至3陶爾(torr)與能量大約500至1000瓦下所沈積形成。用來沉積頂次層128之來源氣體的比例是大約200至300份的氫氣撘配大約1份的矽烷與大約0.01份的三甲基硼。TMB是用以摻雜頂次層128內的矽,使其具有硼。使用TMB來對頂次層128內的矽進行摻雜可提供較佳的熱穩定,相較於使用不同型態的摻雜物,例如三氟化硼(BF3 )或者二硼烷(B2 H6 )。舉例來說,將較於使用三氟化硼或者二硼烷時,使用TMB來摻雜矽可導致在沉積後續層期間較少的硼由頂次層128擴散至鄰接層,例如中間次層126。舉例來說,在沉積上方層狀堆疊106時,使用TMB所摻雜之頂次層128可以較使用三氟化硼或者二硼烷所摻雜之頂次層128減少硼擴散進入中間次層126。
在一實施例,三個次層124、126、128形成一主動區矽層的N-I-P接面或者N-I-P堆疊110,其能帶間隙大約是1.1電子伏特(eV)。在另一選擇上,下方層狀堆疊110可具有不同的能帶間隙。此下方層狀堆疊110具有不同於上方與/或中間層狀堆疊106、108不同的能帶間隙,如下列所述。層狀堆疊106、108、110的兩個或以上個的不同能帶間隙允許層狀堆疊106、108、110來吸收不同的入射光波長。
在一實施例,一中間反射層130是沉積於中間與下方層狀堆疊108、110之間。舉例來說,中間反射層130是直接沉積在下方層狀堆疊110上。在另一選擇上,中間反射層130是不包含在單元100內。中間反射層130反射部分光線至上方與中間層狀堆疊106、108,並且允許某些光線通過中間反射層130,且進入下方層狀堆疊110。舉例來說,中間反射層130可能反射入射在單元100上的光線之波長光譜的一子集合,回向進入上方與中間層狀堆疊106、108。在一實施例,中間反射層130反射光線回向至中間層狀堆疊108,以增加被中間層狀堆疊108所吸收之光線總量。在單元100內,此三層狀堆疊106、108、110中,中間層狀堆疊108可能是電流限制接面堆疊。舉例來說,在層狀堆疊106、108、110之中,中間層狀堆疊108可能是接面堆疊,其在單元100內吸收最少的光線總量與/或產生最小的電位。藉由反射至少一些光線回向至中間層狀堆疊,來增加傳播通過中間層狀堆疊108的光線總量,以增加被中間層狀堆疊108所吸收與/或轉換成為電位能的光線總量。
此中間反射層130包含有或是由一部份反射材料所組成。舉例來說,中間反射層130可以是由二氧化鈦(TiO2 )、氧化鋅(ZnO)、摻雜氧化鋅之鋁(AZO)、氧化銦錫(ITO)、摻雜矽氧或者摻雜氮化矽所形成。在一實施例,中間反射層130的厚度是大約10至200奈米,但也可以使用不同的厚度。
中間層狀堆疊108是沉積於下方層狀堆疊110上方。在一實施例中,中間層狀堆疊108是沉積在反射層130上。中間層狀堆疊108所沈積的厚度是大約200至350奈米,然,中間層狀堆疊108也可以沉積為其它厚度。在一實施例中,中間層狀堆疊108包含有三個矽次層132、134、136。
中間層狀堆疊108的次層132、134、136分別是n型摻雜、本質與p型摻雜的非結晶矽(a-Si:H)膜。舉例來說,次層132、134、136可形成一非結晶N-I-P接面或者層狀堆疊。在一實施例,中間層狀堆疊108之次層132、134、136是沈積為沒有包含鍺或缺少鍺之矽層接面堆疊。舉例來說,次層132、134與/或136具有0.01%或者更少的鍺含量。鍺含量代表在次層132、134與/或136內,鍺的總量相較於其它材料在次層132、134與/或136內的總量。次層132、134、136是利用電漿強化化學氣相沉積法(PECVD)在相對高沉積溫度下所沈積形成。舉例來說,次層132、134、136是在溫度大約200至350℃所沉積形成。在一實施例中,此兩個下方次層132、134是在溫度大約250至350℃沈積,頂面次層136是在溫度少於250℃時沈積,例如大約200℃。舉例來說,頂面次層136是在溫度大約150至250℃進行沉積。
在相對高沉積溫度下沉積一個或以上個次層132、134、136可減少中間層狀堆疊108的能帶間隙,相對於在較低沉積溫度下所沈積之非結晶矽層。當非結晶矽的沉積溫度增加時,矽的能帶間隙將會減少。舉例來說,在溫度大約介於200至350℃之間,沉積次層132、134、136為具有相對低至幾乎沒有鍺之非結晶矽層,可使得中間層狀堆疊108的能帶間隙為至少1.60 eV。在一實施例,由具有鍺含量在矽中是0.01%之非結晶矽所形成之中間層狀堆疊108的能帶間隙是1.65至1.80eV。鍺含量可以代表在中間層狀堆疊108內鍺的部分或者百分比相較於在中間層狀堆疊108內的其它材料,例如矽。減少中間層狀堆疊108的能帶間隙可以使次層132、134、136能吸收入射光波長光譜的較大次集合,並且使數個以串聯形態電性連接之單元100能產生較大的電流。
在相對高沉積溫度下,在中間層狀堆疊108內沉積一或以上個次層132、134、136可以藉由量測中間層狀堆疊108的氫含量來加以證實。在一實施例中,假如次層132、134、136是在溫度高於250℃時沈積,一個或以上個次層132、134、136的最後氫含量將少於約12個原子百分比。在另一實施例中,假如次層132、134、136是在溫度高於250℃時沈積,一個或以上個次層132、134、136的最後氫含量將少於約10個原子百分比。在另一實施例中,假如次層132、134、136是在溫度高於250℃時沈積,一個或以上個次層132、134、136的最後氫含量將少於約8個原子百分比。在一個或以上個次層132、134、136內的最後氫含量是利用二次離子質譜儀(SIMS)所測得。一個或以上個次層132、134、136的樣品置於SIMS內。隨後,利用離子束對樣品進行噴濺。離子束引起二次離子由樣品轟出。收集二次離子並使用質譜儀對二次離子進行分析。隨後,質譜儀判定出樣品的分子成分。質譜儀可以判定樣品中氫的原子百分比。
在另一選擇上,在一個或以上個次層132、134、136內的最後氫濃度可以使用傅立葉轉換紅外線光譜儀(FTIR)進行量測。在FTIR內,隨後發射一紅外線束穿過一個由一個或以上個次層132、134、136組成之樣品。在此樣品中,不同的分子結構與種類可吸收不同的紅外線。基於在樣品中不同分子種類的相對濃度,樣品中的分子種類光譜將可被獲得。在樣品中,氫的原子百分比是由這個光譜所判定。在另一選擇上,可獲得數個光譜,並且在樣品中的原子百分比是由光譜的群組所判定。
如下列所述,頂次層136是一p型摻雜矽膜。在一實施例中,底與中間次層132、134是在範圍大約在250至350℃之相對高沉積溫度下所沈積,然而,頂次層136是在範圍大約150至200℃之相對低沉積溫度下所沈積。此p摻雜型態之頂次層136在較低溫度下沉積,以減少p型摻雜頂次層136與本質中間次層134間的內部擴散總量。在較低溫度下沉積的p型摻雜頂次層136可以增加頂次層136的能帶間隙,與/或使頂次層136更能傳遞可見光。
底次層132可以是一n型摻雜矽的非結晶層。在一實施例中,底次層132是在一PECVD腔體內,以大約13.56MHz操作頻率,使用氫氣、矽烷(SiH4 )與磷化氫或者三氫化磷(PH3 )作為來源氣體,在真空壓力大約1至3陶爾(torr)與能量大約200至400瓦下所沈積形成。用來沉積底次層132之來源氣體的比例是大約4至12份的氫氣撘配大約1份的矽烷與大約0.007份的磷化氫。
中間次層134可以是本質矽的非結晶層。在另一選擇上,中間次層134是本質矽的多晶型(polymorphous)層。在一實施例中,中間次層134是在一PECVD腔體內,以大約13.56MHz操作頻率,使用結合氫氣與矽烷(SiH4 )作為來源氣體,在真空壓力大約1至3陶爾(torr)與能量大約100至400瓦下所沈積形成。用來沉積中間次層134之來源氣體的比例是大約4至12份的氫氣撘配大約1份的矽烷。
在一實施例中,頂次層136是p型摻雜矽的原生結晶。在另一選擇上,頂次層136是一p型摻雜矽的非結晶層。在一實施例中,頂次層136是在大約200℃的溫度下,在一PECVD腔體內,以大約13.56MHz操作頻率,使用結合氫氣、矽烷(SiH4 )與三氟化硼(BF3 )、TMB或者二硼烷(B2 H6 )作為來源氣體,在真空壓力大約1至2陶爾(torr)與能量大約200至400瓦所沈積形成。用來沉積頂次層136之來源氣體的比例是大約100至2000份的氫氣撘配大約1份的矽烷與大約0.1至1份的摻雜氣體。
此三個次層132、134、136形成一主動區矽層的N-I-P接面或者N-I-P堆疊。此中間層狀堆疊108具有不同於下方層狀堆疊110與/或上方層狀堆疊106的能帶間隙。中間與下方層狀堆疊106、108、110的不同能帶間隙允許中間與下方層狀堆疊106、108吸收不同的入射光波長並且可增加單元100將入射光轉換為電位與/或電流的效率。
上方層狀堆疊106沉積於中間層狀堆疊108上方。舉例來說,上方層狀堆疊106是直接沉積於中間層狀堆疊108上。在一實施例中,上方層狀堆疊106的沉積厚度是大約50至200奈米,雖然此上方層狀堆疊106也可沉積為不同厚度。上方層狀堆疊106可包含有三個矽次層138、140、142。在一實施例中,次層138、140、142分別是n型摻雜、本質與p型摻雜的非結晶矽(a-Si:H)膜,以形成N-I-P接面或者層狀堆疊。次層138、140、142是利用電漿強化化學氣相沉積法(PECVD)在相對低沉積溫度所沈積而成。舉例來說,次層138、140、142是在溫度少於250℃下所沈積形成,例如大約150至220℃。
在相對較低沉積溫度下沉積次層138、140、142,可減少在下方層狀堆疊110內之次層124、126、128,在中間層狀堆疊108內的次層132、134、136,與/或在上方層狀堆疊106內之次層138、140、142間的摻雜物內部擴散。在次層124、126、128、132、134、136、138、140、142內與其之間的摻雜物擴散是增加的,當次層124、126、128、132、134、136、138、140、142被加熱,而溫度增高時。使用較低的沉積溫度可以減少次層124、126、128、132、134、136、138、140、142內的摻雜物內部擴散總量。在一特定次層124、126、128、132、134、136、138、140、142使用較低的沉積溫度可以減少單元100內之氫氣由下方的次層124、126、128、132、134、136、138、140、142釋放出來。
在相對較低沉積溫度下所沈積之次層138、140、142可增加上方層狀堆疊106的能帶間隙,相較於在較高沉積溫度下所沈積的非晶矽層。舉例來說,在溫度大約在150至200℃之間,沉積次層138、140、142,如非結晶矽層,將使得上方層狀堆疊106的能帶間隙大約是1.80至2.00 eV、增加上方層狀堆疊106的能帶間隙可以使得上方層狀堆疊106能吸收較小的入射光波長光譜次集合,但是會增加在單元100內所產生的電位差異。
底次層138可以是n型摻雜矽的非結晶層。在一實施例中,底次層138是在溫度大約介於150至220℃之PECVD腔體內,以大約13.56MHz操作頻率,使用結合氫氣、矽烷(SiH4 )與磷化氫或者三氫化磷(PH3 )作為來源氣體,在真空壓力大約1至3陶爾(torr)與能量大約200至400瓦下所沈積形成。用來沉積底次層138之來源氣體的比例是大約4至12份的氫氣撘配大約1份的矽烷與大約0.005份的磷化氫。
中間次層140是本質矽的非結晶層。在另一選擇上,中間次層140是本質矽的多晶型層。在一實施例中,中間次層140是在溫度大約介於150至220℃之間,於一PECVD腔體內,以大約13.56MHz操作頻率,使用結合氫氣與矽烷(SiH4 )作為來源氣體,在真空壓力大約1至3陶爾(torr)與能量大約200至400瓦下所沈積形成。用來沉積中間次層140之來源氣體的比例是大約4至20份的氫氣撘配大約1份的矽烷。
在一實施例中,頂次層42是p型摻雜矽的原生結晶。在另一選擇上,頂次層142是一p型摻雜矽的非結晶層。在一實施例中,頂次層142是在介於大約150至200℃的溫度下,在一PECVD腔體內,以大約13.56MHz操作頻率,使用結合氫氣、矽烷(SiH4 )與三氟化硼(BF3 )、TMB或者二硼烷(B2 H6 )作為來源氣體,在真空壓力大約1至2陶爾(torr)與能量大約2000至3000瓦所沈積形成。用來沉積頂次層142之來源氣體的比例是大約100至200份的氫氣撘配大約1份的矽烷與大約0.1至1份的摻雜氣體。
上方、中間與下方層狀堆疊106、108、110具有不同的能帶間隙,以吸收不同的入射光波長光譜的次集合。在一實施例中,層狀堆疊106、108、110各吸收不同組的光波長,兩個或以上個層狀堆疊106、108、110所吸收之入射光波長的光譜是至少部份重疊。上方層狀堆疊106是這三個層狀堆疊106、108、110中具有最大能帶間隙的,下方層狀堆疊110是這三個層狀堆疊106、108、110中具有最小能帶間隙的,而中間層狀堆疊108的能帶間隙是介於上方與下方層狀堆疊106、110之能帶間隙之間。在單元100內的不同能帶間隙讓單元100可以有效地將部分入射光轉換為電流。舉例來說,此三個層狀堆疊106、108、110中,下方層狀堆疊110的最低能帶間隙,使下方層狀堆疊110可以吸收入射光的最長波長。層狀堆疊106、108、110中,中間層狀堆疊108的中間能帶使中間層狀堆疊108可以吸收入射光的較小波長,相較於下方層狀堆疊110,然中間層狀堆疊108輸出較下方層狀堆疊110大的電位。層狀堆疊106、108、110中,上方層狀堆疊106的最大能帶間隙讓上方層狀堆疊106吸收入射光的最小波長,相較於中間與下方層狀堆疊108、110。舉例來說,上方層狀堆疊106可以吸收入射光的可見光波長範圍,且提供此層狀堆疊106、108、110中最大的電位。
層狀堆疊106、108、110中的能帶間隙可以使用橢圓術(ellipsometry)量測。在另一選擇上,外部量子效率(EQE)測量法可用來獲得層狀堆疊106、108、110的能帶間隙。EQE測量法是利用改變光線的波長所獲得,此光線是入射於半導體層或層狀堆疊上,並且量測此層或層狀堆疊將入射光子轉換為到達外部電路之電子的效率。基於層狀堆疊106、108、110將不同波長之入射光轉換成為電子的效率下,可獲得層狀堆疊106、108、110的能帶間隙。舉例來說,每一個層狀堆疊106、108、110將具有能量高於層狀堆疊106、108、110之能帶間隙的入射光進行轉換時的效率是高於不同能量之光線轉換。特別的是,沉積具有能帶間隙是在1.6至1.8eV範圍之中間層狀堆疊108的好處是,中間層狀堆疊108在吸收波長範圍為700至800奈米之光線是更有效率的。在一實施例中,在700奈米下,中間層狀堆疊108的EQE量測是至少15%。在另一實施例,在700奈米下,中間層狀堆疊108的EQE量測是至少30%。在第三實施例,在700奈米下,,中間層狀堆疊108的EQE量測是至少50%。
上方電極層112沉積於上方層狀堆疊106上方。舉例來說,上方電極層112是直接沉積於上方層狀堆疊106上。上方電極層112包含有或者是由一導電與光傳遞材料所形成。舉例來說,上方電極層112是由一透明導電氧化物所形成。這樣的材料舉例來說包含有氧化鋅(ZnO)、氧化錫(SnO2 )、摻雜氟的錫氧化物(SnO2 :F)、摻雜錫的銦氧化物(ITO)、二氧化鈦(TiO2 ),與/或摻雜鋁之氧化鋅(Al:ZnO)。上方電極層112可以沉積為各種厚度。在一實施例中,上方電極層112的厚度是大約50奈米至2微米。
在一實施例,上方電極層112是ITO或者Al:ZnO所形成的薄膜,其厚度為60至90奈米。上方電極層112作為一導電材料與一光傳遞材料,其具有一厚度,以在單元100的上方電極層112內產生一抗反射(AR)效果。舉例來說,上方電極層112允許入射光的一個或以上個波長的相對大百分比傳遞穿過上方電極層112,上方電極層112反射光波長的相對小百分比離開單元100的主動區層。舉例來說,上方電極層112可反射大約或小於5%之入射光要求波長的一個或以上個離開層狀堆疊106、108、110。在另一實施例中,上方電極層112可反射大約或小於3%之入射光要求波長離開層狀堆疊106、108、110。在另一實施例中,上方電極層112可反射大約或小於2%之入射光要求波長離開層狀堆疊106、108、110。在又一實施例中,上方電極層112可反射大約或小於1%之入射光要求波長離開層狀堆疊106、108、110。可藉由調整上方電極層112的厚度,以改變傳遞通過上方電極層112並且向下進入層狀堆疊106、108、110之入射光的要求波長。雖然,在一個或以上個實施例中,相對薄的上方電極層112的片狀電阻是相對高的,例如每平方大約20至50歐姆,上方電極層112的相對高片狀電阻可以藉由減少太陽能模組之每一單元100內的上電極層112的寬度來加以補償,如下列所述。
一接著層144沉積於上方電極層112上方。舉例來說,接著層144是直接沉積於上方電極層112上。在另一選擇上,接著層144是不含括在單元100內。接著層144將覆蓋層104牢固於上方電極層112上。舉例來說,接著層144包含有一材料,例如聚乙烯醇縮丁醛(PVB)、有離子聚合樹脂(surlyn)、乙烯醋酸乙烯共聚合物(EVA)。
覆蓋層104是設置於接著層144上方。在另一選擇上,覆蓋層104是放置於上方電極層112上。覆蓋層104包含有或者是由一光傳遞材料所形成。在一實施例中,覆蓋層104是片狀的回火玻璃。在覆蓋層104使用回火玻璃是有助於保護單元100避免物理損害。舉例來說,回火玻璃覆蓋層104有助於保護單元100避免冰雹與其它環境損害。在另一實施例中,覆蓋層104是片狀的鈉鈣玻璃(soda-lime glass)、低鐵回火玻璃或者低鐵退火玻璃。使用較高回火之低鐵玻璃覆蓋層104可以增進光傳遞至層狀堆疊106、108、110。覆蓋層104的上表面可選擇性的塗佈上一抗反射層(AR)。
第5圖是本發明之一實施例的太陽能元件500的基板架構之概要示意圖與元件500的放大視圖502。元件500包含有數個彼此間電性串聯之太陽能單元504。單元504與單元100(第1圖所示)是相似的。舉例來說,每一單元504可具有串聯排列的三個或以上個半導體層狀堆疊,例如層狀堆疊106、108、110(如第1圖所示),其每一個吸收光線波長光譜的不同次集合。在一實施例,被單元504之兩個或以上個層狀堆疊所吸收之光線波長光譜是彼此間至少部分重疊。第1圖所描繪的概要示意圖可以是元件500沿著第5圖所示之1-1線段的剖視圖。元件500包含有數個彼此間以串聯電性連接之單元504。舉例來說,元件500具有25、50或100或者更多單元504,以串聯方式電性連接。每一個最外邊的單元504也電性連接至數個導線(lead)506、508之一。導線506、508延伸於元件500之相對側510、512。導線506、508與一外部電性負載510連接。由元件500所產生的電流是提供給外部負載510。
如同先前所述,每一單元504包含有數層。舉例來說,每一單元504包含有一與基板102(第1圖所示)相似之基板512,一與下方電極層114(第1圖所示)相似之下方電極層514,一半導體材料之多層堆疊516,一與上方電極層112(第1圖所示)相似之上方電極層518,一與接著層144(第1圖所示)相似之接著層520,以及一與覆蓋層104(第1圖所示)相似之覆蓋層522。此多層堆疊516可包含有主動區矽層之上、中與下接面堆疊,其每一個是吸收或捕捉入射至元件500之光線波長光譜的不同次集合。舉例來說,多層堆疊516可包含有一與上方層狀堆疊106(第1圖所示)相似的上方層狀堆疊,一與中間層狀堆疊108(第1圖所示)相似的中間層狀堆疊,以及一與下方層狀堆疊110(第1圖所示)相似的下方層狀堆疊。元件500是一個基板架構元件,因為光線入射在覆蓋層522,其係設置於基板512的相對側。
在多層堆疊516中,層狀堆疊的兩個或以上個彼此間可被一中間反射層分離,此中間反射層是與中間反射層130(第1圖所示)相似。舉例來說,多層堆疊516的下方層狀堆疊與中間層狀堆疊彼此間可以被一中間反射層分隔開。
單元504的上方電極層518是與鄰近或鄰接之單元504之下方電極層514電性連接。如同先前所述,收集上方與下方電極層518、514之電子與電洞,來產生在每一單元504內的電位差。在元件500內,單元504內的電位差在並聯數個單元504時是被採相加的。在一單元504內,電子與電洞流過上方與下方電極層518、514且流向鄰近單元504的相對電極層518、514。舉例來說,假如當光線觸發串聯的層狀堆疊516時,在第一單元504內之電子流向下方電極層514,隨後,電子流過第一單元504之下方電極層514,流向與第一單元504臨接之第二單元504的上方電極層518。同樣的,假如在第一單元504內之電洞流向上方電極層518,隨後電洞由第一單元504之上方電極層518流向第二單元504的下方電極層514。電流與電壓是由流過上方與下方電極層518、514的電子與電洞所產生。此電流是施加於外部負載510。
元件500可以是單晶體式整合太陽能模組,其是與共同審理之美國申請案12/569510,申請時間2009年9月29號標題為Monolithically-Integrated Solar Module(“510申請案”)所述之實施例相似。此510申請案所揭露部分於此是列為相關文件。舉例來說,為了設計元件500之下方與上方電極層514、518與串聯層狀堆疊516的形狀,元件500被架構為如同510申請案內所描述之單晶體式整合模組。在一實施例中,下方電極層514的部分是被移除,以產生下方分離缺口。移除部分下方電極層514的方式是利用在下方電極層514上使用圖案化技術。舉例來說,在下方電極層514上刻畫下方分離缺口524之雷射光是用來產生下方分離缺口524。在移除部分下方電極層514,以產生下方分離缺口524後,下方電極層514的剩餘部分是放大視圖502之平面上沿著橫切方向延伸的長條。
多層狀堆疊516是沈積於下方電極層514上,因此多層狀堆疊516填入下方分離缺口524。隨後,多層狀堆疊516暴露於一能量聚焦束,例如雷射光束,以移除部分多層狀堆疊516,以在多狀層堆疊516內提供一內層缺口526。此內層缺口526將鄰接單元504之多層狀堆疊516分離開。在移除部分多層狀堆疊516,以產生內層缺口526後,多狀層堆疊516的剩餘部分是放大視圖502之平面上沿著橫切方向延伸的長條。
上方電極層518是沈積於多層狀堆疊516上,以及在內層缺口526內之下方電極層514上。在一實施例中,增加元件500的轉換效率可藉由沈積一相對薄之上方電極層518,利用調整厚度來提供抗反射(AR)效果。舉例來說,上方電極層518的厚度538是被調整為增加傳遞通過上方電極層518與進入多層狀堆疊516之可見光的總量。傳遞通過上方電極層518之可見光總量是基於入射光波長與上方電極層518的厚度來改變。上方電極層518的厚度可允許一波長的更多光線傳導穿過上方電極層518,相較於其它波長的光線。舉例來說,上方電極層518所沈積的厚度是大約60至90奈米。
上方電極層518所提供的AR效果可增加元件500所產生的總電能,因為更多光線可傳導通過上方電極層518至多層狀堆疊516。由上方電極層518所提供之抗反射效果所引起的電能輸出增加是能有效的克服假如沒有全部但至少一些在上方電極層518內發生的能量損失,例如I2 R損失。舉例來說,由增加光線穿過上方電極層518的總量來增加光電流的總量,以克服或至少部分補償I2 R功率損失,其係與薄上方電極層518所導致的相對高片狀電阻有關。舉例來說,在多層狀堆疊516處具有以串聯方式堆疊之兩個非晶矽接面與一微結晶矽接面的單元504可產生大約2.1至2.6伏特的輸出電壓與大約6至12毫安每平方公分的電流密度。在相對高輸出電壓與相對低電流密度的情況下,在上方電極層518之I2 R損失是夠小的,單元504的寬度540可以是大約0.6至1.2公分大,即使上方電極層518的片狀電阻是大於10歐姆每平方,例如一片狀電阻是至少大約15至30歐姆/平方。因為在元件500內,單元504的寬度540是可以控制的,因此上方電極層518的I2 R損失是可以被減少,而無須在薄的上方電極層518上使用導電柵極(conducting grid)。
部分的上方電極層518是被移除,以在上方電極層518上產生上方分離缺口528,並且將鄰接單元504內之部分上方電極層518彼此電性分離。此上方分離缺口528可藉由將上方電極層518暴露於一能量聚焦束來形成,例如雷射光。此能量聚焦束可局部增加多層狀堆疊516的結晶性,近似於上方分離缺口528。舉例來說,在垂直部530內且延伸於於上方電極層518與下方電極層514間之多層狀堆疊516的結晶分率(fraction)可藉由暴露於能量聚焦束來增加。此外,在多層狀堆疊516內,能量聚焦束可引起摻雜物的擴散。多層狀堆疊516的垂直部530是設置於上方與下方電極層518、514之間,且在上方電極層518的左側邊緣534下方。如第5圖所示,在上方電極層518內之每一缺口528是被左側邊緣534與鄰接單元504內之上方電極層518的相對右側邊緣536所束縛。
多層狀堆疊516與垂直部530的結晶分率是可藉由數種方法來判定。舉例來說,拉曼光譜(Raman spectroscopy)可以用來獲得在多層狀堆疊516與垂直部530內無結晶材料與結晶材料的相對體積比較。舉例來說,被搜索出且用來檢查之一個或以上個多層狀堆疊516與垂直部530是暴露於一雷射的單色光下。基於多層狀堆疊516與垂直部530的化學成分與結晶結構,單色光將被散射。當這光線被散射後,光的頻率(與波長)將被改變。舉例來說,散射光的頻率可以移動(shift)。量測與分析散射光的頻率。基於此散射光頻率的強度與移動,被檢視的多層狀堆疊516與垂直部530的非結晶與結晶材料的相對體積可以被判定。基於相對體積,被檢視的多層狀堆疊516與垂直部530內的結晶分率可以被量測。假如多層狀堆疊516與垂直部530的數個樣品被檢視,結晶分率可以是數個量測之結晶分率的平均值。
在另一實施例中,可以獲得多層狀堆疊516與垂直部530一個或以上個的TEM影像圖,來判斷多層狀堆疊516與垂直部530的結晶分率。獲得將被進行檢視之多層狀堆疊516與垂直部530的一個或以上個切片。在每一TEM影像圖中,量測每一TEM影像所表現出結晶材料之表面積的百分比。在數個TEM影像圖中,結晶材料的百分比將進行平均,以判斷在被檢視之多層狀堆疊516與垂直部530內的結晶分率。
在一實施例中,垂直部530相對於剩餘的多層狀堆疊516所增加的結晶性與/或擴散將形成一嵌入式旁路二極體(bypass diode)532,其垂直延伸穿過多層狀堆疊516的厚度,如第5圖所示。舉例來說,在垂直部530,多層狀堆疊516的結晶分率與/或內部擴散是大於多層狀堆疊516剩餘部分內的結晶分率與/或內部擴散。透過控制能量聚焦束之能量與脈衝持續時間,嵌入式旁路二極體532可以穿過單獨的單元504的單獨一個來形成,而不會在單獨的單元504內產生電性短路。嵌入式旁路二極體532在元件500內提供一穿過單元504的電性旁路,其在特定單元504被遮蔽遠離光線時,防止對特定單元504、單元504群組與/或元件500的損傷。舉例來說,沒有嵌入式旁路二極體532,當其它單元504是持續暴露於光線下,而單元504是被遮蔽或者不在暴露於光線下,單元504將被暴露的單元504所產生的電位變成逆向偏壓。在被遮蔽之單元504的上方與下方電極層518、514上且越過遮蔽的單元504,由被暴露於光線下之單元504所產生之電位將被增大。被遮蔽的單元504將會導致溫度增加,假如被遮蔽的單元504引人注目的增加溫度,被遮蔽的單元504將變成永久地損傷與/或灰化(incinerate)。沒有嵌入式旁路二極體532之被遮蔽單元504也會阻礙整體元件500所產生的電位或電流。因此,沒有嵌入式旁路二極體532之被遮蔽單元504將導致元件500電流總量的浪費或損失。
具有嵌入式旁路二極體532,暴露於光線下之單元504所產生的電位將繞過具有一旁路二極體532之被遮蔽單元504,穿過形成在被遮蔽單單元504之上方分離缺口528邊緣上之旁路二極體532。增加多層狀堆疊516的部分530的結晶性與/或上方電極層518與在多層狀堆疊516間的內部擴散可提供一電流通過的路徑,當被遮蔽的單元504是被施加偏壓反轉時。舉例來說,通過被遮蔽單元504之反轉偏壓可被旁路二極體532消除,因為旁路二極體532在反轉偏壓下具有較低的電阻特性,相較於被遮蔽的單元504整體。
在單元504或元件500內是否存在有嵌入式旁路二極體532可藉由遮蔽一單獨單元504前後的元件500電性輸出來決定。舉例來說,照射元件500並且量測元件500所產生的電位。遮蔽一個或以上個單元504遠離光線,並對剩餘的單元504進行照射。藉由與導線506、508接合在一起,元件500是被繞行較短的。隨後,元件500是暴露於光線下一預設的時間週期,例如一小時。遮蔽的單元504與未遮蔽的單元504兩者隨後再次進行照射並且量測元件500所產生的電位。在一實施例中,假如單元504被遮蔽的前後電位彼此是在100毫伏特,元件500包含有嵌入式旁路二極體532。反之,假如單元504被遮蔽的後電位是在200至2500毫伏特,低於遮蔽單元504前,那元件500不包含有嵌入式旁路二極體532。
在另一實施例,對一特定單元504來說,嵌入式旁路二極體532的存在是對單元504利用電性探測的方式來判定。假如單元504在無照射下被反向的施予偏壓下,單元504顯示出一反向、無固定之二極體崩潰,那麼單元504包含有嵌入式旁路二極體532。舉例來說,在無照射下,施加一大約-5至-8伏特之反向偏壓於單元504的上方與下方電極層514、518,假如單元504顯示出大於10毫安每平方公分的漏電流,單元504包含有嵌入式旁路二極體532。
第6圖是依據一實施例製作一基板架構太陽能元件之步驟600的流程圖。在步驟602,提供一基板。舉例來說,所提供的基板是如同基板102(第1圖所示)。在步驟604,於基板上沈積一模板層。舉例來說,模板層116(第1圖所示)是沈積於基板102上。在另一選擇上,過程600的流程可繞過步驟604沿著步驟606,因此模板層116是不被含括在太陽能元件內。在步驟608,於模板層或基板上沈積一下方電極層。舉例來說,此下方電極層114(如第1圖所示)是沈積在模板層116上或者基板102上。
在步驟610,部分下方電極層是被移除,以將元件中的每一單元的下方電極層彼此間分隔開。如上所述,移除部分的下方電極層是利用一能量聚焦束,例如雷射。在步驟612,沈積一下方接面堆疊。舉例來說,一下方N-I-P矽層堆疊例如下方層狀堆疊110(如第1圖所示)是沈積於下方電極層114(第1圖所示)上。在步驟614,於下方層狀堆疊上沈積一中間反射層。舉例來說,中間反射層130(如第1圖所示)是沈積於下方層狀堆疊110上。在另一選擇上,過程600繞過沈積中間反射層之步驟614,而沿著步驟616。在步驟618,提供一中間接面堆疊。舉例來說,一中間N-I-P矽層堆疊,例如中間層狀堆疊108(如第1圖所示)是沈積於中間反射層130上或者下方層狀堆疊110上。在步驟620,提供一上方接面堆疊。舉例來說,一上方N-I-P矽層堆疊,例如上方層狀堆疊106(如第1圖所示),是沈積於中間層狀堆疊108上。此下方、中間與上方層狀堆疊形成元件的多層狀堆疊,相似於先前所教示之多層狀堆疊516(如第5圖所示)。
在步驟622,移除在元件內鄰接單元間的部分多層狀堆疊。舉例來說,介於鄰接單元504(第5圖所示)之部分上方、中間與下方層狀堆疊106-110(第1圖所示)是被移除,如先前所述。在一實施例中,多層狀堆疊的移除也包含有移除在元件內介於鄰接單元間的部分中間反射層。在步驟624,於上方層狀堆疊上沈積一上方電極層。舉例來說,上方電極層112(第1圖所示)是沈積於上方層狀堆疊106上。在步驟626,移除部分的上方電極層。舉例來說,部分的上方電極層112是被移除,以把元件500內之鄰接單元504的上方電極層112彼此分離開(如第5圖所示)。如同先前所述,移除部分上方電極層112可在元件之單元內形成嵌入式旁路二極體。
在步驟628,將元件的外部單元與導線電性接合。舉例來說,導線506、508(如第5圖所示)是與元件500(如第5圖所示)的外部單元504(如第5圖所示)電性接合。在步驟630,於上方電極層上沈積一接著層。舉例來說,接著層144(如第1圖所示)是沈積於上方電極層112(如第1圖所示)上。在步驟632,於接著層上固設一覆蓋層。舉例來說,覆蓋層104(如第1圖所示)是藉由接著層144接合於下層上並且成為單元100(如第1圖所示)的組件。在步驟634,元件鑲嵌有一接合盒。舉例來說,一架構為傳送元件500之電位與/或電流至一或以上個連接端之接合盒是被鑲嵌於元件500並且與元件500電性連接。
需明白的是上述描述僅是說明並非是限制。舉例來說,先前所描述之實施例(與/或其觀點)是可以彼此間結合應用。此外,在本發明所揭示之技術下,許多適應實際狀況的修改或材料的選用皆無法脫離本發明之精神範疇。尺寸、材料類型、元件的方向與本文中所描繪之組成的數量與位置是實施例的參數定義,並不是限制,僅是作為範例。專利範圍中的精神與範圍下的各種實施例與修飾是對該項技術領域者而言在閱讀先前的描述後將是顯而易知的。因此,本主題的範圍由附加的專利範圍以及此些專利範圍所等同的全部範圍所決定。在專利範圍內,包含(including)與在其內(in which)的用詞是可以使用其它的同義字替代,且第一、第二、第三等用詞僅是作為標示,並非是需於物品上加上數字需求。
唯以上所述者,僅為本發明之較佳實施例而已,並非用來限定本發明實施之範圍。故即凡依本發明申請範圍所述之特徵及精神所為之均等變化或修飾,均應包括於本發明之申請專利範圍內。
100...基板架構太陽能單元
102...基板
104...覆蓋層
106...層狀堆疊
108...層狀堆疊
110...層狀堆疊
112...電極
114...電極
116...模板層
118...傳導反射層
120...傳導緩衝層
122...紋理上表面
124...次層
126...次層
128...次層
130...中間反射層
132...次層
134...次層
136...次層
138...次層
140...次層
142...次層
144...接著層
200...結構
202...上表面
204...峰高
206...節距
208...過渡形狀
210...基底寬度
212...基底
214...峰
300...結構
302...峰高
304...節距
306...過渡形狀
308...基底寬度
310...上表面
312...低點
400...結構
402...峰高
404...節距
406...過渡形狀
408...基底寬度
410...基底膜
412...高點
414...上表面
500...太陽能元件
502...放大視圖
504...單元
506...導線
508...導線
510...側
512...側
514...下方電極層
516...多層狀堆疊
518...上方電極層
520...接著層
522...覆蓋層
524...下方分離缺口
526...內層缺口
528...缺口
530...垂直部
532...嵌入式旁路二極體
534...左側邊緣
536...右側邊緣
538...厚度
540...寬度
600...步驟
602...步驟
604...步驟
606...步驟
608...步驟
610...步驟
612...步驟
614...步驟
616...步驟
618...步驟
620...步驟
622...步驟
624...步驟
626...步驟
628...步驟
630...步驟
632...步驟
634...步驟
第1圖是依據一實施例的基板架構太陽能單元的概略視圖。
第2圖是依據一實施例概略的描繪在第1圖所示之模板層內之結構。
第3圖是依據另一實施例概略的描繪在第1圖所示之模板層內之結構。
第4圖是依據另一實施例概略的描繪在第1圖所示之模板層內之結構。
第5圖是依據一實施例概略的描繪基板架構之太陽能元件500的示意圖。
第6圖是依據一實施例之製作一基板架構太陽能元件的步驟流程圖。描繪在第1圖所示之模板層內之結構。
100...基板架構太陽能單元
102...基板
104...覆蓋層
106...層狀堆疊
108...層狀堆疊
110...層狀堆疊
112...電極
114...電極
116...模板層
118...傳導反射層
120...傳導緩衝層
122...紋理上表面
124...次層
126...次層
128...次層
130...中間反射層
132...次層
134...次層
136...次層
138...次層
140...次層
142...次層
144...接著層

Claims (18)

  1. 一種單晶積體式(monolithically-integrated)太陽能模組,其包含有:一電性絕緣的基板;一微結晶矽層的下方堆疊,其係位於該基板上;一非結晶矽層的中間堆疊,其係位於該下方堆疊上;一非結晶矽層的上方堆疊,其係為於該中間堆疊上;一光穿透覆蓋層,其係設置於該上方堆疊上,其中該下方、中間與上方堆疊之能帶間隙彼此間是不相同的,以藉由每一該下方、中間與上方堆疊吸收一入射光之不同光譜;以及一下方電極層與一上方電極層,該下方電極層是係介於該下方堆疊與該基板之間,該上方電極層是介於該上方堆疊與該覆蓋層之間,更者該上方、中間或下方堆疊之一個或以上個包含有一嵌入式旁路二極體,其垂直延伸穿過該一個或以上個上方、中間或下方堆疊,由該下方電極至該上方電極。
  2. 如申請專利範圍第1項所述之太陽能單元,其中每一該下方、中間與上方堆疊包含有一N-I-P矽次層接面。
  3. 如申請專利範圍第1項所述之太陽能單元,其中該上方堆疊的該能帶間隙是大於該中間堆疊的該能帶間隙,該中間堆疊的該能帶間隙是大於該下方堆疊的該能帶間隙。
  4. 如申請專利範圍第1項所述之太陽能單元,更包含有一反射層,其係位於該下方與該中間堆疊間,該反射層反射一光線的部分回至該中間堆疊,並且允許該光線之其它部分穿透過該反射層並且進入該下方堆疊。
  5. 如申請專利範圍第1項所述之太陽能單元,其中該旁路二極體包含有該一個或以上個的該上方、中間或下方堆疊的一部份,其具有一結晶分率大於該一個或以上個的該上方、中間或下方堆疊的剩餘部分,當該單元是被施予反向偏壓時,該旁路二極體於該上方與下方 電極間傳遞電流。
  6. 如申請專利範圍第1項所述之太陽能單元,其中該旁路二極體包含有該一個或以上個的該上方、中間或下方堆疊的一部份,其具有一結晶分率大於該一個或以上個的該上方、中間或下方堆疊的剩餘部分,當該單元是被遮蔽離開該光線且鄰接的單元是暴露於該光線下時,該旁路二極體於該上方與下方電極間傳遞電流。
  7. 如申請專利範圍第1項所述之太陽能單元,其中該上方堆疊之該能帶間隙是至少大約1.85伏特,該中間堆疊之該能帶間隙是至少大約1.65伏特且小於該上方堆疊之該能帶間隙,該下方堆疊之該能帶間隙是至少大約1.1伏特且小於該中間堆疊之該能帶間隙。
  8. 如申請專利範圍第1項所述之太陽能單元,更包含有一位於該上方堆疊上之上方電極與一位於該下方堆疊上之下方電極,其中該上方電極的厚度是基於穿透過該上方電極之該光線的波長。
  9. 如申請專利範圍第1項所述之太陽能單元,其中該中間堆疊是由矽或者無鍺的已摻雜矽所形成。
  10. 一種製作太陽能模組的方法,該方法包含有:提供一電性絕緣基板與一下方電極;於該下方電極上沈積一微結晶矽層的下方堆疊;於該下方堆疊上沈積一非結晶矽層的中間堆疊;於該中間堆疊上沈積一非結晶矽層的上方堆疊;於該上方堆疊上提供一上方電極,其中每一該下方、中間與上方堆疊之一能帶間隙彼此間是不相同的,以藉由每一該下方、中間與上方堆疊吸收一入射光之不同光譜;以及移除部分的該上方電極,以定義太陽能單元並且將鄰接的太陽能單元上的該上電極電性分離,其中該移除操作形成之一旁路二極體係在該太陽能單元內由該下方電極延伸穿過該下方、中間與上方堆疊至該上方電極。
  11. 如申請專利範圍第10項所述之方法,其中每一該下方與中間堆疊 包含有一n型摻雜層、一本質層與一p型摻雜層,該下方與中間堆疊的該n型摻雜層與該本質層是於至少250℃之溫度所沈積,該下方與中間堆疊的該p型摻雜層是在於250℃或以下之溫度所沈積。
  12. 如申請專利範圍第11項所述之方法,其中該上方堆疊是在220℃或以下之溫度所沈積。
  13. 如申請專利範圍第10項所述之方法,更包含有於微結晶矽層的該下方堆疊上沈積一反射層,在沈積非結晶層之該中間堆疊前,該反射層反射一光線的部分回至該中間堆疊,並且允許該光線之其它部分穿透過該反射層並且進入該下方堆疊。
  14. 如申請專利範圍第10項所述之方法,其中該移除操作增加了一部份該下方、中間與上方堆疊的結晶分率,使其大於該下方、中間與上方堆疊的剩餘部分,此具有已增加結晶分率的部分形成該旁路二極體。
  15. 如申請專利範圍第10項所述之方法,更包含有一介於該上方與下方電極間且通過該旁路二極體的傳導電流,當該具有該旁路二極體的太陽能單元是被施予一反向偏壓時。
  16. 如申請專利範圍第10項所述之方法,更包含有一介於該上方與下方電極間且通過該旁路二極體的傳導電流,當該具有該旁路二極體的太陽能單元是被遮蔽遠離入射線光,而鄰接的單元是暴露於該入射光線下時。
  17. 如申請專利範圍第10項所述之方法,其中該沈積該上方電極包含有沈積該上方電極於一厚度,該厚度是基於穿過該上方電極之一入射光光線的波長。
  18. 如申請專利範圍第10項所述之方法,其中該沈積該中間堆疊包含有沈積非結晶矽層的該中間堆疊,無沈積鍺。
TW099118587A 2009-06-30 2010-06-08 太陽能模組及製造具有並聯半導體層堆疊之太陽能模組之方法 TWI453929B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US22181609P 2009-06-30 2009-06-30

Publications (2)

Publication Number Publication Date
TW201101516A TW201101516A (en) 2011-01-01
TWI453929B true TWI453929B (zh) 2014-09-21

Family

ID=44837034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099118587A TWI453929B (zh) 2009-06-30 2010-06-08 太陽能模組及製造具有並聯半導體層堆疊之太陽能模組之方法

Country Status (1)

Country Link
TW (1) TWI453929B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814224B (zh) * 2022-01-26 2023-09-01 國立中山大學 具有導光結構的太陽能模組

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005108901A (ja) * 2003-09-26 2005-04-21 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
EP1850398A2 (en) * 1997-03-11 2007-10-31 Canon Kabushiki Kaisha Photovoltaic module and building element using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1850398A2 (en) * 1997-03-11 2007-10-31 Canon Kabushiki Kaisha Photovoltaic module and building element using the same
JP2005108901A (ja) * 2003-09-26 2005-04-21 Sanyo Electric Co Ltd 光起電力素子およびその製造方法

Also Published As

Publication number Publication date
TW201101516A (en) 2011-01-01

Similar Documents

Publication Publication Date Title
KR101247916B1 (ko) 텐덤 반도체 층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법
EP2110859B1 (en) Laminate type photoelectric converter and method for fabricating the same
US8981200B2 (en) Method for obtaining high performance thin film devices deposited on highly textured substrates
JP5147818B2 (ja) 光電変換装置用基板
US20110114156A1 (en) Photovoltaic modules having a built-in bypass diode and methods for manufacturing photovoltaic modules having a built-in bypass diode
WO2006057160A1 (ja) 薄膜光電変換装置
TWI453929B (zh) 太陽能模組及製造具有並聯半導體層堆疊之太陽能模組之方法
TWI453928B (zh) 太陽能模組及製造具有串聯半導體層堆疊之太陽能模組之方法
US20130199610A1 (en) Process for Producing a Transparent Electrode, Method of Manufacturing a Photovoltaic Cell Array
KR20140121919A (ko) 박막 태양전지
EP2642531A1 (en) Method for manufacturing thin film solar cell
TW201106498A (en) Photovoltaic module and method of manufacturing a photovoltaic module having multiple semiconductor layer stacks

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees