JP4201241B2 - 集積型薄膜光電変換モジュールの作製方法 - Google Patents
集積型薄膜光電変換モジュールの作製方法 Download PDFInfo
- Publication number
- JP4201241B2 JP4201241B2 JP2002074004A JP2002074004A JP4201241B2 JP 4201241 B2 JP4201241 B2 JP 4201241B2 JP 2002074004 A JP2002074004 A JP 2002074004A JP 2002074004 A JP2002074004 A JP 2002074004A JP 4201241 B2 JP4201241 B2 JP 4201241B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- cell
- electrode layer
- thin film
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 111
- 239000010409 thin film Substances 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title description 21
- 230000002441 reversible effect Effects 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000010408 film Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 34
- 238000003491 array Methods 0.000 claims description 13
- 230000036961 partial effect Effects 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 12
- 230000007547 defect Effects 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 210000004027 cell Anatomy 0.000 description 155
- 239000010410 layer Substances 0.000 description 142
- 238000000926 separation method Methods 0.000 description 43
- 238000012360 testing method Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910006404 SnO 2 Inorganic materials 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003042 antagnostic effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
- H01L31/076—Multiple junction or tandem solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
- H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
- H01L31/0201—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/044—PV modules or arrays of single PV cells including bypass diodes
- H01L31/0443—PV modules or arrays of single PV cells including bypass diodes comprising bypass diodes integrated or directly associated with the devices, e.g. bypass diodes integrated or formed in or on the same substrate as the photovoltaic cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
- H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
- H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
- H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
- H02S40/30—Electrical components
- H02S40/36—Electrical components characterised by special electrical interconnection means between two or more PV modules, e.g. electrical module-to-module connection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S136/00—Batteries: thermoelectric and photoelectric
- Y10S136/29—Testing, calibrating, treating, e.g. aging
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Sustainable Energy (AREA)
- Photovoltaic Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積型薄膜光電変換モジュールに関し、特にバイパスダイオードを備えた集積型薄膜光電変換モジュールに関する。
【０００２】
【従来の技術】
一般に、複数の薄膜光電変換セルを直列接続してなる集積型薄膜光電変換モジュールは、複数の細長い矩形状セルをその短軸方向に集積した構造を有している（たとえば、後で示される図４（Ａ）とそれに関連する説明を参照）。かかるモジュールにおいては、あるセルの受光面に木の葉や鳥の糞などの付着による影が生じれば、そのセルの光起電力が低下し、ひいてはモジュール全体の出力が大幅に低下する。なぜならば、光起電力の低下を生じたセルが発電電流方向と逆方向に直列接続されたダイオードとして振る舞い、極めて大きな抵抗値を示すからである。
【０００３】
このような問題を軽減するために、直列接続された複数のセルを並列に分割して複数の直列アレイを形成し、それら複数の直列アレイを並列接続することが、たとえば特開昭５７−５３９８６号公報に開示されている。こうすることによって、いずれかのセルの光起電力がゼロになった場合においても、そのセルに対して並列接続された関係にある直列アレイ中の電流は阻害されないので、モジュール全体の出力が大幅に低下することを防止することができる。
【０００４】
しかし、ダイオードとして振る舞うセルに逆方向耐電圧以上の電圧が印加されれば、その耐電圧性の弱い部分において局所的な絶縁破壊が生じる。局所的に絶縁破壊が生じたセルにおいては電流が均一に流れないので、「ホットスポット現象」と呼ばれる局所的な発熱が生じる。
【０００５】
基板への薄膜の付着力が弱い場合、このような発熱は絶縁破壊部分の外観劣化を生じるが、セルを流れる電流が少ない場合にはモジュールの信頼性上は大きな問題とはならない。しかし、大面積のモジュールでは一般に出力電流も大きいので、絶縁破壊が生じたセル内で局所的に大電流が流れることとなる。その結果、金属電極層が溶融して、最終的にはそのセル全体が破壊されることがある。
【０００６】
このような問題を回避するために、直列接続された複数の光電変換セルの少なくとも１つに対してバイパスダイオードを逆並列接続することが、周知である。すなわち、ある光電変換セルに影が生じたときでも、そのセルに逆並列接続されたバイパスダイオードの作用によって、そのセルに直列接続された他のセルで発生した出力電流を流すことができる。すなわち、薄膜で形成されたダイオードの立ち上がり電圧は逆方向耐電圧の１０分の１程度なので、光電変換モジュールの出力の低下を非常に小さく抑えることができる。
【０００７】
米国特許６０１３８７０号は、基板の一主面上に形成された薄膜光電変換セルと実質的に同一の層構造でバイパスダイオードを形成することを開示している。この場合、隣接する光電変換セルとバイパスダイオードとの間で表面電極層に凹凸状端縁境界を形成し、セルの表面電極層の凸状端縁部をダイオードの裏面電極層にオーバーラップさせかつ短絡させ、ダイオードの表面電極層の凸状端縁部をセルの裏電極層にオーバーラップさせかつ短絡させている。こうすることによって、セルに対して、ダイオードを逆並列接続させ得る。
【０００８】
しかし、この方法では、光電変換セルとダイオードが近接しているので、ダイオード形成によるセルへのダメージが発生する恐れがある。また、電極層に細かい凹凸状端縁境界パターンを形成する必要があり、パターニングに時間がかかり、実際の生産に向かないという問題がある。さらに、次に述べるように、セルの「逆バイアス処理」が実施できないという重大な問題がある。
【０００９】
一般に、大面積の集積型薄膜光電変換モジュールでは、薄膜の堆積状況や集積化のためのレーザパターニングに起因して、半導体層を挟む第１電極層と第２電極層との間に局所的な短絡欠陥部が生じ、モジュールの出力特性が十分に得られない場合のあることが知られている。そこで、たとえば特開平１０−４２０２号公報は、直列接続された隣接する２つのセルの第２電極層にセルの起電力と逆方向の電圧を印加して、局所的短絡欠陥部を焼き切って除去することを開示している。これは、一般にセルの「逆バイアス処理」と称される。
【００１０】
【発明が解決しようとする課題】
米国特許６０１３８７０号におけるように、直列接続された複数の薄膜光電変換セルごとにバイパスダイオードを逆並列接続した構造を基板上で一体的に形成した場合、逆バイアス処理時にセル対して逆方向電圧を印加しようとすれば、バイパスダイオードに対して順方向電圧が印加されることになる。すなわち、セルの逆バイアス処理時において、バイパスダイオードに順方向電流が流れてしまって、セルの短絡欠陥部を除去するのに十分な電圧が印加されないという問題を生じる。この場合に、無理に大きな電圧を印加しようとすれば、バイパスダイオードに過大な順方向電流が流れ、そのダイオードが破壊されることになる。
【００１１】
ところで、集積型薄膜光電変換モジュールは、一般にガラス基板上で複数の薄膜光電変換セルを相互に直列接続した構造を有している。それぞれの薄膜光電変換セルは、一般的には、ガラス基板上への前面透明電極層、薄膜光電変換ユニット、および第２電極層の成膜と、集積化のためのパターニングとを順次行うことにより形成されている。
【００１２】
このような集積型薄膜光電変換モジュールにおいて、光電変換効率を向上させることが依然として求められている。タンデム型構造は、前面透明電極層と裏面電極層との間に吸収波長域が互いに異なる複数の薄膜光電変換ユニットを積層するものであり、入射光をより効率的に光電変換し得る構造として知られている。
【００１３】
タンデム型構造の１種であるハイブリッド型構造では、積層された複数の光電変換ユニットに含まれる光電変換層の結晶性がユニットごとに異なっている。たとえば、光入射側（または前面側）の薄膜光電変換ユニットに含まれる光電変換層として広いバンドギャップを有する非晶質シリコン層が使用され、裏面側の薄膜光電変換ユニットに含まれる光電変換層として狭いバンドギャップを有するポリシリコン層が使用される。
【００１４】
シリコンのような材料では、たとえばプラズマＣＶＤ（化学気相堆積）によって堆積された結晶質層は非晶質層に比べて遙かに大きな残留応力を含んでいる。膜の残留応力と下地に対する付着力とは拮抗する関係にある。すなわち、下地に対する薄膜の見かけ上測定し得る付着力は、その界面での真の付着力から膜の残留応力の影響を差し引いたものとなる。したがって、集積型ハイブリッド薄膜光電変換モジュールにおいては、下地に対する半導体膜の実効的な付着力が弱くなっており、上述のホットスポット現象により生じる絶縁破壊部分の外観劣化が顕著となるという問題がある。
【００１５】
上述のような従来技術における状況に鑑み、本発明は、高い出力と高い信頼性とを実現し得る集積型薄膜光電変換モジュールを提供することを目的とし、特に高い信頼性を有する集積型ハイブリッド薄膜光電変換モジュールを簡易にかつ低コストで提供することを目的としている。
【００１６】
【課題を解決するための手段】
本発明によれば、基板の一主面上に順に積層された第１電極層、半導体層、および第２電極層を含む多層膜を含み、その多層膜は直列接続された複数の光電変換セルを含むセル領域とバイパスダイオード領域と接続領域とを含み、この接続領域は多層膜を貫通する第１種の溝によって第１部分接続領域と第２部分接続領域とに分断されており、直列接続された複数のセルから選択された一つのセルの第２電極層は第１部分接続領域の第２電極層に連続しており、第２部分接続領域の第１電極層と第２電極層は第２電極層から第１電極層まで至る第２種の溝内に付与された導電材料によって短絡させられており、第２部分接続領域の第１電極層はバイパスダイオードの第１電極層に連続しており、そして、バイパスダイオードの第２電極層は選択されたセルと異なるセルの第２電極層に連続している集積型薄膜光電変換モジュールを作製するための方法において、隣接する２つのセルの第２電極層の間または隣接するバイパスダイオードと第２部分接続領域の第２電極層の間の少なくとも一方間に逆バイアス電圧を印加して、セル中またはバイパスダイオード中の少なくともいずれかの短絡欠陥部を除去し、その後に、多層膜を貫通する第１種溝内に導電材を付与するステップを含むことを特徴としている。
【００２０】
セル領域内において各セルは細長い矩形の形状を有していて複数のセルがその短軸方向に直列接続されており、セル領域、バイパスダイオード領域、および接続領域の各領域間には電気的接続関係を調整するための溝が設けられており、それらの溝のいずれもが矩形のセルの短軸方向または長軸方向のいずれかに平行な直線状線分として形成され得る。
【００２１】
バイパスダイオードはセルの長軸方向の一方端部または両方端部に隣接して設けられ得る。また、セル領域は複数のセルが直列接続されたセルアレイの複数を含むことができ、複数のセルアレイは並列に接続されており、隣接する２つのセルアレイの間に配置されたバイパスダイオードは、接続領域を介して両側のセルアレイ中の同数のセルの両方に対して逆並列接続され得る。
【００２２】
集積型薄膜光電変換モジュール中の半導体層は、タンデム型に配置された非晶質光電変換層と結晶質光電変換層を含み得る。
【００２４】
【発明の実施の形態】
本発明者らは、上述の従来技術における状況を改善すべく、以下の事項に関して検討した。
【００２５】
まず、光電変換セルとバイパスダイオードとは基本的に同一の層構造で形成することが可能である。したがって、光電変換セル用の多層膜の堆積と同時にダイオード用の多層膜をも堆積できれば、セル領域と一体的にダイオード領域をも形成することによって、簡易にかつ低コストで実用的な集積型薄膜光電変換モジュールの作製が可能になる。
【００２６】
次に、セル領域と一体的にダイオード領域を形成する場合でも、直列接続された複数の光電変換セルの少なくとも１つに対してバイパスダイオードを逆並列接続する前であれば、セルおよびバイパスダイオードの逆バイアス処理が可能である。
【００２７】
前述のように、集積型ハイブリッド薄膜光電変換モジュールにおいては、薄膜中に結晶質層が含まれているので、基板に対するその薄膜の実効的な付着力が弱い。また、集積型非晶質薄膜光電変換モジュールの場合にはホットスポット現象発生時の耐電圧が８〜９Ｖであるのに対して、集積型ハイブリッド薄膜光電変換モジュールの場合には、その耐電圧が１２〜１４Ｖ程度に高くかつ各セルの開放電圧（Ｖｏｃ）も１．３〜１．４Ｖ程度に高いので、ホットスポット現象により生じる絶縁破壊部分の外観劣化が顕著となる。したがって、直列接続された複数のハイブリッド薄膜光電変換セルを並列分割した複数の直列アレイを並列接続することによって影の生じたセルによる電流阻害を軽減するよりも、バイパスダイオードを逆並列接続することによって、ホットスポット現象発生時にセルにかかる逆方向電圧自体を抑える方が根本的な解決策となる。
【００２８】
また、直列接続された複数の光電変換セルの所定数ごとにバイパスダイオードを逆並列接続しかつそのダイオードにも光が入射する場合でも、ダイオードの面積がその所定数のセルの面積に比べて十分に小さければ、集積型薄膜光電変換モジュールの短絡電流の低下はわずかである。さらに、モジュールの組立てやモジュールの設置時にモジュールの全面を受光領域にすることは困難で、どうしても影となる領域が生じるので、そのような影になる領域にダイオードを好ましく形成することができる。
【００２９】
以下、本発明の実施形態について、図面を参照しながらより詳細に説明する。なお、本願の各図において同一の参照符号は同一部分または相当部分を示し、重複する説明は繰り返されない。
【００３０】
図１、図２、および図３は、本発明の実施形態に係る集積型薄膜光電変換モジュールを概略的に示す平面図である。これらの図において、集積型薄膜光電変換モジュール１は、基板２上に複数の薄膜光電変換セル１０を集積したセル領域を有している。すなわち、細長い矩形の光電変換セル１０の複数がそれらの短軸方向に直列接続され、両端のセルに接して銅箔等からなる一対のバスバー電極１２が形成されている。また、基板２上において、薄膜光電変換セル１０の直列接続方向に平行に、バイパスダイオード領域（バイパスダイオードをセルに逆並列接続するための接続領域をも含む）１５が並置されている。これらの光電変換セル１０、バスバー電極１２、およびバイパスダイオード領域１５は、周縁分離溝１４によって、モジュール周縁領域１３から分離されている。
【００３１】
図１では、バイパスダイオード領域１５の各側において直列接続されたセル１０を含むセルアレイが存在し、１個のダイオード（１つの接続領域をも含む）は各アレイ中の隣接する１つのセル１０に逆並列接続されている。図２では、１つのセルアレイに含まれるセル１０の長手方向の一方端縁に沿ってバイパスダイオード領域１５が並置されており、２つのセル１０に対して１個のダイオードが逆並列接続されている。図３では、１つのアレイに含まれるセル１０の長手方向の両方端縁に沿って２つのバイパスダイオード領域１５が並置されており、１個のダイオードは４つのセル１０に対して逆並列接続されている。
【００３２】
図４（Ａ）では、図１中で直列接続された薄膜光電変換セル１０が、線Ａ−Ａに沿った拡大断面図で表されている。図４（Ｂ）と（Ｃ）では、図１中のバイパスダイオード領域１５が、線Ｂ−Ｂに沿った拡大断面図で示されている。図４（Ｂ）はセル１０とダイオード１８の逆バイアス処理以前の状態を表し、図４（Ｃ）は逆バイアス処理後の状態を表している。図４（Ｄ）は、図１をその面内で９０度回転しかつバイパスダイオード領域１５近傍を拡大した平面図である。なお、図４（Ａ）から（Ｄ）には、モジュール１の一部のみが描かれている。
【００３３】
同様に、図５（Ａ）は図２中の線Ａ−Ａに沿った拡大断面図であり、図５（Ｂ）は図２中の線Ｂ−Ｂに沿った拡大断面図であり、そして図５（Ｃ）は図２中のバイパスダイオード領域１５近傍を拡大した平面図である。また、図６（Ａ）は図３中の線Ａ−Ａに沿った拡大断面図であり、図６（Ｂ）は図３中の線Ｂ−Ｂに沿った拡大断面図であり、そして図６（Ｃ）は図３中のバイパスダイオード領域１５近傍を拡大した平面図である。
【００３４】
図４（Ａ）、図５（Ａ）、および図６（Ａ）に示されているように、モジュール１の薄膜光電変換セル１０は、基板２上において、第１電極層３、半導体層４、および第２電極層５を順次積層した構造を有している。すなわち、モジュール１においては、基板２側または第２電極層５側から入射する光が、半導体層４に含まれる光電変換ユニットによって光電変換される。
【００３５】
基板２としては、たとえばガラス板や透明樹脂フィルムなどを好ましく用いることができる。しかし、基板２としてはそれらに限定されず、表面が絶縁性を有する任意の基板を用いることができる。
【００３６】
基板２側から半導体層４内に光が入射させられる場合、第１電極層３は、ＩＴＯ（インジュウム・錫酸化物）膜、ＳｎＯ2膜、またはＺｎＯ膜のような透明導電性酸化物層などで構成することができる。（ただし、第２電極層５側から半導体層４内に光が入射させられる場合には、第１電極層３は、銀膜やアルミニウム膜のような金属膜で構成することもできる。）第１電極層３は、単層構造または多層構造のいずれを有していてもよい。第１電極層３は、蒸着法、ＣＶＤ法、またはスパッタリング法などの気相堆積法を用いて形成することができる。第１電極層３の表面には、微細な凹凸を含む表面テクスチャ構造を形成することが好ましい。第１電極層３の表面にこのようなテクスチャ構造を形成することにより、光電変換ユニットを形成する半導体層４への光の入射効率を向上させることができる。
【００３７】
半導体層４としては、たとえば非晶質光電変換層を含む非晶質薄膜光電変換ユニットや、結晶質光電変換層を含む結晶質薄膜光電変換ユニットを形成し得る。また、半導体層４は、非晶質薄膜光電変換ユニットと結晶質薄膜光電変換ユニットとを含むタンデム型ユニットにされてもよい。この場合、非晶質光電変換ユニットは、たとえば第１電極層３側からｐ型シリコン系半導体層、ノンドープシリコン系非晶質光電変換層、およびｎ型シリコン系半導体層を順次積層した構造を有し得る。また、結晶質光電変換ユニットは、たとえば非晶質光電変換ユニット側からｐ型シリコン系半導体層、ノンドープシリコン系結晶質光電変換層、およびｎ型シリコン系半導体層を順次積層した構造を有し得る。これらのいずれの半導体層も、プラズマＣＶＤ法により形成され得る。
【００３８】
第２電極層５は電極としての機能を有するだけでなく、基板２側から半導体光電変換層４に入射してその第２電極層５まで到着した光を反射して、半導体層４内に再入射させる反射層としての役割をも果たす。第２電極層５は、銀やアルミニウムなどを用いて、蒸着法やスパッタリング法などによって形成することができる。（ただし、第２電極層５側から半導体層４内へ光が入射させられる場合には、第２電極層５は、ＩＴＯ膜、ＳｎＯ2膜、またはＺｎＯ膜のような透明導電性酸化物層などで構成することができる。）なお、第２電極層５と半導体層４との間には、たとえば両者の間の接着性を向上させるために、ＺｎＯのような非金属材料からなる透明電導性薄膜（図示せず）を挿入してもよい。薄膜光電変換モジュール１の第２電極層５側には、封止樹脂層（図示せず）を介して有機保護層（図示せず）が接合される。
【００３９】
図４（Ａ）、図５（Ａ）および図６（Ａ）に示されているように、集積型薄膜光電変換モジュール１においては、第１電極層３を複数の第１電極に分離するための溝２１と、第２電極層５を複数の第２電極に分離するための溝２２と、隣接するセル１０を直列接続するための溝２３とが設けられている。これらの溝２１、２２、および２３は互いに平行であって、図紙面に対して垂直な方向に延在している。接続用溝２３は第２電極層５と同じ金属材料で埋め込まれ、一つのセルの第１電極を隣のセルの第２電極に接続するために利用される。
【００４０】
図４（Ａ）〜（Ｄ）においては、一つのセルアレイ中で直列接続されたセル１０の各々に対して１個のバイパスダイオード１８が接続領域１９を介して逆並列接続されている。図５（Ａ）〜（Ｃ）においては、直列接続された２つのセル１０に対して１個のバイパスダイオード１８が接続領域１９を介して逆並列接続されている。そして、図６（Ａ）〜（Ｃ）においては、直列接続された４つのセル１０に対して１個のバイパスダイオード１８が接続領域１９を介して逆並列接続されている。
【００４１】
すなわち、ダイオード１８の第１電極の一辺は、分離溝２４（ただし、図６（Ｂ）と（Ｃ）においては、溝２４は溝２１によって兼ねられている）によって形成されている。ダイオード１８と接続領域１９との間において、第２電極層５は溝２５によって分離されている。接続領域１９の第１電極３と第２電極５は、溝２６を介して第２電極５と同一の導電材料で短絡させられている。接続領域１９は、その領域内の第１電極層３から第２電極層５まで貫通する溝２７によって分断されている。これらの溝２４〜２７は、矩形のセル１０の長軸方向に平行に形成され得る。
【００４２】
図４（Ｄ）、図５（Ｃ）および図６（Ｃ）に示されているように、セル１０の領域とバイパスダイオード領域１５との間において、第１電極層３は溝２９によって分離されている。また、溝２９に沿った溝３０は、少なくとも第２電極層５を貫通している。これらの分離溝２９と３０は、矩形のセル１０の短軸方向に平行に形成され得る。
【００４３】
図４から図６のいずれにおいても、これらの図を詳細に参照すればわかるように、逆バイアス処理の後においては、接続領域１９の第２電極５に連続しているセル１０の第２電極５は、溝２７に埋め込まれた導電材料２８によって、その接続領域１９の第１電極３にも接続されている。接続領域１９の第１電極３はダイオード１８の第１電極３に連続している。ダイオード１８の第２電極５は、そのダイオードに隣接するセル１０の第２電極５に連続している。
【００４４】
逆バイアス処理の際には、接続領域１９は、第１電極層３から第２電極層５まで貫通する溝２７によって分断されている（図４（Ｂ）参照）。すなわち、溝２７が導電材料２８で埋められていないとき、接続領域１９はバイパスダイオード１８をセル１０に接続していない。したがって、隣接するセル１０の第２電極５間で電圧印加用プローブから逆方向電圧を印加することによって、セルの逆バイアス処理をすることが可能である。このとき、バイパスダイオード１８と接続領域１９との間で連続している第１電極３は溝２６を介して接続領域１９の第２電極５に短絡させられているので、バイパスダイオード１８の第２電極と接続領域１９の第２電極とに電圧印加用プローブを適用することによって、バイパスダイオード１８に対しても逆バイアス処理することが可能である。
【００４５】
図４（Ｄ）、図５（Ｃ）、および図６（Ｃ）に示されているように、分離溝２１は、隣接するセル１０間における第１電極３の短絡を防止するように、少なくとも分離溝２９に達するように延在させられる。同様に、分離溝２２は、隣接するセル１０間における第２電極５の短絡を防止するように、少なくとも分離溝３０に達するように延在させられる。ダイオード１８または接続領域１９の第２電極５とセル１０の第２電極５との連続を維持するために分離溝３０が形成されていない領域では、接続用溝２３は分離溝２９を超えて延在させられている。しかし、分離溝３０が形成されている領域では、接続用溝２３は分離溝２９を超えてはならず、分離溝２９に達しないことが好ましい。なぜならば、ダイオード１８または接続領域１９の第１電極３上まで接続溝２３が延びている場合には、互いに隣接するセル１０の第１電極３がダイオード１８または接続領域１９の第１電極３を介して短絡し得るからである。
【００４６】
上述の集積型薄膜光電変換モジュール１は、たとえば以下の方法により製造することができる。まず、基板２の一主面上に、第１電極層３を堆積する。次に、第１電極層３に対してレーザスクライブすることによって、分離溝２１、２４、および２９を形成する。その後、第１電極層３上に半導体層４を堆積し、レーザースクライブによって接続用溝２３と２６を形成する。さらに、半導体層４上に第２電極層５を堆積する。この第２電極層５の堆積に伴って、接続溝２３と２６は第２電極層と同じ金属材料で埋め込まれ、第２電極層５と第１電極層３とが電気的に接続される。
【００４７】
次に、半導体層４と第２電極層５に対するレーザスクライブによって、分離溝２２、２５、および３０を形成する。また、第１電極層３、半導体層４および第２電極層５に対するレーザスクライブによって、接続領域１９の分断溝２７と周縁分離溝１４（図１〜３参照）とを形成する。その後、互いに隣接するセル１０の第２電極５の間に逆バイアス電圧を印加することによって、セル１０中の短絡欠陥部を除去する逆バイアス処理を行う。さらに、ダイオード１８の第２電極５と接続領域１９内の短絡用溝２６近傍の第２電極層５との間に逆バイアス電圧を印加して、ダイオード１８中の短絡部を除去する逆バイアス処理を行う。
【００４８】
その後に、溝２７内に導電材料２８を配置し、一対のバスバー電極１２を設け、そして封止樹脂層および有機保護層を真空ラミネート法により第２電極層５上に同時に貼着する。導電材料２８としては、銀ペースト硬化物、カーボンペースト硬化物、半田などを用いることができる。以上のようにして、図１から図６に図解されているような集積型薄膜光電変換モジュールが得られる。
【００４９】
本発明の集積型薄膜光電変換モジュールにおいて、直列接続された複数のセルのうちのｎ個のセルに対して１個のバイパスダイオードが逆方向接続されている場合、そのｎ個のセルにに光が照射されているときには、そのバイパスダイオードに約ｎ×Ｖｃの逆方向電圧が印加されることになる。ここで、Ｖｃはセル１個あたりの開放電圧である。したがって、ダイオードの逆方向耐電圧をＶｄとすれば、少なくともＶｄ＞ｎ×Ｖｃの関係を満たさなければならず、Ｖｄ＞２ｎ×Ｖｃの関係を満たすことが好ましい。
【００５０】
モジュールの一部に影が生じた場合にモジュール全体の出力低下を最小限にするためには、ｎが１であることが最も好ましい。他方、ｎが１より多い場合には作製すべきバイパスダイオードの数を減少させることができ、モジュールの作製が簡易かつ容易になる。しかし、ｎが多くなりすぎれば、バイパスダイオードに印加される逆バイアス電圧が大きくなり、そのダイオードのリーク電流に起因して、モジュール全体のＦＦ（フィルファクタ：曲線因子）の低下が大きくなるので好ましくない。
【００５１】
前述のように、集積型ハイブリッド薄膜光電変換モジュールでは半導体層４中に結晶質層が含まれていて下地に対する付着力が弱く、さらにホットスポット現象発生時の耐電圧は集積型非晶質薄膜光電変換モジュールの場合の８〜９Ｖに比べて１２〜１４Ｖのように高くなるので、ホットスポット現象により生じる絶縁破壊部分の外観劣化が顕著になる。したがって、本発明におけるバイパスダイオードは、特に集積型ハイブリッド薄膜光電変換モジュールの場合に優れた効果を発揮し得る。
【００５２】
本発明のモジュール１への光照射時にセル１０に影が生じてバイパスダイオード１８に迂回して出力電流が流れる場合、セル１０とバイパスダイオード１８との間のシリーズ抵抗が問題となる。シリーズ抵抗の要因としては、ダイオード１８からそれに接続されるセル１０の遠方端縁までの距離と、セルおよびダイオードまたはセルおよび接続領域１９の間で連続する第２電極層５の最も狭い部分と、ダイオードそのものとに関する抵抗がある。
【００５３】
大面積のモジュールにおいて、ダイオード１８からそれに接続されるセル１０の遠方端縁までの距離を短くする方法として、本発明のモジュールでは、図２に示されているように直列接続された複数のセルのうちのｎ個に対して１個のダイオードを逆並列接続するのではなくて、図１に例示されているように１個のダイオードの両側に並列配置されたセルアレイ中で直列接続されたセルの１個またはｎ個に対して逆並列接続することができる。また、本発明のモジュールにおいては、矩形のセルの長軸方向の長さが１００ｃｍ以下、より好ましくは５０ｃｍ以下、さらに好ましくは２５ｃｍ以下にするのがよい。
【００５４】
分離溝２９の幅は広いほどモジュールの作製が安定するが、モジュールの有効面積が減少するので、モジュールの出力自体は低下する。レーザ加工装置の精度に応じて、本発明においては分離溝２９の幅は、５ｍｍ以下、好ましくは２ｍｍ以下、より好ましく１ｍｍ以下、さらに好ましくは０．５ｍｍ以下にするように、２本以上の細いレーザスクライブ溝の集合として形成されていることが好ましい。
【００５５】
本発明のモジュールでは、直列接続されたｎ個のセルに対して１個のダイオードを逆並列接続しているので、ダイオードに光が当たればそこで発生する電流分だけモジュールの短絡電流が低下する。しかし、ダイオードの面積をセルの面積より十分に小さくすることによって、モジュールの出力低下を抑えることが十分可能である。ただし、ダイオードの面積を小さくし過ぎれば、モジュール面に影が生じてバイパスダイオードに迂回して流れる電流に対するシリーズ抵抗が大きくなる。その結果、シリーズ抵抗による電圧降下分の電圧がセルに印加されてホットスポット現象が生じたり、バイパスダイオードが並列接続されているにも関わらず、影になった領域の面積以上にモジュールの出力が低下する恐れがある。そこで、本発明のモジュールでは、ダイオードの１個当たりの面積を０．０５〜１ｃｍ2、より好ましくは０．１〜０．３ｃｍ2にすることが好ましい。
【００５６】
また、複数のバイパスダイオードが配置されている領域が、太陽光照射時に影になるかまたは直接光が照射されない領域となるように、フレーム等の外部部材が組み付けられまたは塗膜が施されることが好ましい。さらに、本発明の集積型薄膜光電変換モジュールの設置方法としては、複数のダイオードが配置されている領域が、太陽光照射時に影になるかまたは直接光が照射されない領域になるように設置することが好ましい。
【００５７】
【実施例】
以下に示す方法により、図１から図６に図解された集積型薄膜光電変換モジュールを作製した。作製されたモジュールの工程と構造に関する特徴が表１に要約されている。
【００５８】
【表１】
【００５９】
まず、一主面上にＳｎＯ2膜３を有する９１０ｍｍ×４５５ｍｍのガラス基板２を準備した。次に、ＳｎＯ2膜３の上方からＹＡＧ（イットリウム・アルミニウム・ガーネット）のＩＲ（赤外基本波）パルスレーザビームをスキャンすることにより、ＳｎＯ2膜３を複数の細長い矩形状第１電極３に分離する幅４０μｍの溝２１およびダイオード１８の第１電極３の一辺の境界となる分離溝２４を形成した。さらに、これらの分離溝２１と２４に対して直角に、セル１０の領域とダイオード領域１５との間でＳｎＯ2膜３を分離する溝２９を形成した。ただし、図６に対応する実施例５の場合には、分離溝２４の役割は、分離溝２９を超えて延在する分離溝２１が兼ねている。基板２の短軸方向（４５５ｍｍ）に沿った分離溝２１は、８．９ｍｍ間隔で形成された。
【００６０】
分離溝２４は、実施例１、２、７、８では１本の分離溝２１に対して１本、実施例３では同一直線上の分離された２本の線分としての分離溝２１に対して１本（図４（Ｄ）参照）、実施例４および９では２本の分離溝２１に対して１本（図５参照）、実施例５では４本の分離溝２１に対して１本（図６参照）、実施例６では８本の分離溝２１に対して１本形成し、比較例では形成しなかった。基板２の長手（９１０ｍｍ）方向に沿ったダイオード領域１５の第１電極３を分離するための溝２９は２本のレーザスクライブ溝で形成され、それらの２本のスクライブ溝(１本のスクライブ溝の幅は約４０〜６０μｍ）の間隔は実施例１〜６では２ｍｍで、実施例７では０．５ｍｍで、実施例８では１ｍｍであった。
【００６１】
その後、超音波洗浄と乾燥が行われ、さらにプラズマＣＶＤ法により、半導体層４に含まれる厚さ３００ｎｍの非晶質薄膜光電変換ユニット４ａ（図示せず）をＳｎＯ2膜３上に堆積した。なお、この非晶質光電変換ユニット４ａは、極めて薄いｐ層とｎ層にはさまれたノンドープの非晶質シリコン光電変換層を含んでおり、ｐｉｎ接合を構成している。同様に、非晶質薄膜光電変換ユニット４ａ上に厚さ２０００ｎｍの結晶質薄膜光電変換ユニット４ｂ（図示せず）を堆積した。この結晶質光電変換ユニット４ｂは、ノンドープの多結晶シリコン光電変換層を含んでいる。
【００６２】
続いて、ＹＡＧのＳＨＧ（第２高調波）パルスレーザビームをガラス基板２側からスキャンするレーザスクライブによって、半導体層４を複数の細長い矩形状領域に分割する幅６０μｍの溝２３を形成した。なお、溝２３と分離溝２１との中心間距離は１００μｍとした。直列接続されたｎ個のセル１０に対して１個のバイパスダイオード１８が逆並列接続される場合、それらのセルに関するｎ本の溝２３のうちの１本は分離溝２９を超えて延在し、残りのｎ−１本は分離溝２９に至らないように形成した。実施例１、３〜９ではさらに、半導体層４に対する同様のレーザスクライブによって、接続領域１９の第１電極３と第２電極５を短絡するための溝２６を形成した。
【００６３】
その後、スパッタリング法によって、半導体膜４上にＺｎＯ膜（図示せず）およびＡｇ膜を順次成膜して裏面電極層５を形成した。次いで、ガラス基板２側からＹＡＧ−ＳＧＨレーザビームをスキャンすることにより、半導体層４と裏面電極層５を複数の細長い矩形状に分割する幅６０μｍの分離溝２２を形成した。なお、分離溝２２と接続溝２３との中心間距離は１００μｍとした。次ぎに、実施例１〜９では、同様のレーザスクライブによって、第２電極層５を分離する１本の溝２４に対応して半導体層４と裏面電極層５を分離する１本の溝２５を形成した。
【００６４】
実施例１〜８では、分離溝２５と短絡用溝２６との距離３１は、２００μｍにされ、実施例９では、その距離３１を１２ｍｍとした（図５（Ｂ）と（Ｃ）参照）。さらに、実施例１〜９では、ガラス基板２面側からＹＡＧ−ＳＧＨレーザビームをスキャンすることにより、半導体層４と裏面電極層５のスクライブを行い、基板の長手（９１０ｍｍ）方向に沿った分離溝３０を形成した。また、実施例１、３、４、および６〜９では、ＳｎＯ2膜３、半導体層４および裏面電極層５に対して同様のスクライブを行い、１本の分離溝２４に対応して１本の分断溝２７を形成した。なお、実施例５では、分離溝２９を超えて延在する接続用溝２３からほぼセル１０の幅だけ平行に離間した位置に存在する分離溝２１に重ねて分断溝２７が形成された（図６（Ｃ）参照）。
【００６５】
続いて、ＹＡＧ−ＩＲレーザとＹＡＧ−ＳＨＧレーザを用いて基板２の周囲に沿ってレーザスキャンすることにより、ＳｎＯ2膜３、半導体層４、裏面電極層５を貫通する周縁分離溝１４を形成し、セル１０の領域とバイパスダイオード領域１５を確定した。
【００６６】
以上のようにして、実施例１、２、４〜９、および比較例では、それぞれ８．９ｍｍ×４３０ｍｍのサイズを有するハイブリッド型薄膜光電変換セル１０が、基板２の長辺に平行な方向に１００段直列接続された集積型モジュールを作製した。実施例３では、８．９ｍｍ×２１５ｍｍのサイズのハイブリッド型薄膜光電変換セル１０が基板２の長辺方向に１００段直列接続されたアレイの２つが並列接続された集積型モジュールを作製した。
【００６７】
その後、基板２に一対のバスバー電極１２を取り付けた。さらに、実施例１〜９および比較例では、隣り合う光電変換セル１０の第２電極層５の間に電圧を印加して逆バイアス処理を行った。また、実施例１および３〜９では、ダイオード１８の第２電極層５と接続領域１９中の短絡用溝２６近傍の第２電極層５との間に電圧を印加して逆バイアス処理を行た。その後、接続領域１９を分断する溝２７を接続する導電材料２８として、超音波半田ゴテを利用してハンダがスポット状に付与された。
【００６８】
以上のようにして、図１から図６に図解された集積型薄膜光電変換モジュールが得られた。
【００６９】
上述の各実施例ごとに１枚のモジュール１を製造し、それぞれについて、影がない状態での電気特性測定、中央の１０個の光電変換セルを遮光した状態での電気特性測定、および一つのセルを遮光した状態でのホットスポット試験を実施した。それらの結果が表２に示されている。
【００７０】
【表２】
【００７１】
電気特性は、光源としてキセノンランプおよびハロゲンランプを用いた放射照度１００ｍＷ／ｃｍ2でＡＭ１．５のソーラーシュミレータを用いて出力特性を調べた。なお、この電気特性測定時の温度は、２５℃に設定された。
【００７２】
ホットスポット試験としては、１つのセル（実施例３では１個のダイオードに対して個別に逆並列接続された２つのセル）に黒色ビニールテープを貼付け遮光し、屋外で全天日射計測定で放射照度８０〜１００ｍＷ／ｃｍ2（０．８〜１ＳＵＮ）の時に、モジュール１のガラス基板面への太陽光の入射角度が８０度以上となるようにモジュール１を設置して１分間放置された。このようなホットスポット試験は、遮光されるセルを替えながら１つのモジュールについて１０回行われた。その後、ガラス面から見て概ね黒色のセル面の外観が灰色または白色に変色した点の発生の有無が観察された。なお、これらのホットスポット試験時の気温は１５〜３０℃であった。
【００７３】
表２に示すように、実施例１〜９のモジュールのいずれにおいても、ホットスポット現象による変色の発生は無い。実施例１、３、４、８および９のモジュールの出力（Ｅｆｆ：光電変換効率）としては、遮光のない状態において、比較例とほぼ同等の値が得られている。また、モジュール中央の１０段のセルを遮光した時のモジュールの出力としては、実施例１〜９のいずれにおいても、比較例に比べて、高いＥｆｆ値を保持している。これは、実施例１〜９のモジュールでは、直列接続されたセル１０のｎ個に対して１個または２個のダイオード１８が逆並列接続されているからである。
【００７４】
また、接続領域１９内に分断溝２７を設け、接続用導電材料２８をその溝２７内に配置する前に、光電変換セル１０およびダイオード１８に逆バイアス処理を施すことにより、モジュールとして高い出力を得ている。実施例２では、短絡用溝２６を設けず、バイパスダイオード１８に逆バイアス処理を施さなかったので、影なしの状態において低い出力に留まっている。
【００７５】
実施例５および６では、それぞれ４個および８個のセルに対して１個のバイパスダイオードを逆並列接続しており、ダイオードを逆並列接続するための生産性は向上したものの、ダイオードのリーク電流の増加による曲線因子ＦＦの低下が十分抑えられず、影なしの状態で低い出力に留まっている。また、一部遮光したときのそのモジュールの出力も、実施例１に比較して低い。
【００７６】
実施例７では、分離溝２９の幅を小さな０．５ｍｍにしたために、設計通りの加工ができず、十分な出力が発生していないセルが所々生じたために、低い出力となった。
【００７７】
実施例３では、直列接続されたセルアレイを２つにして、それらの２つのアレイ間にダイオード領域１５が設けられ(図１参照）、ダイオードからセルの長手方向の遠方端までの距離が、実施例１、２、および４〜９の場合の半分の値（２１５ｍｍ）にされた。すなわち、出力電流がダイオードへ迂回し流れる時の経路すなわち抵抗を小さくしたので、実施例１等と比較して一部遮光時に高いＦＦとなり、高出力が得られている。
【００７８】
実施例１、４、５、６および９については、さらに詳細に検討するために、以下の方法でＶＩ（電圧電流）特性を測定した。すなわち、暗状態で任意の隣接する光電変換セル２個の各中央にプローブを接触させ、カーブトレーサーにて６０Ｈｚの交流を印加して電流−電圧のカーブを測定した。
【００７９】
図７は、実施例１、４、５、６および９のＶＩ特性である。この図から、実施例６では、光電変換セルに短絡電流（Ｉｓｃ）を流すためには、逆方向耐電圧とほぼ同じ電圧の印加が必要であることがわかる。この状態は、ｎが８の構造で、遮光されたセルが隣接するセルで発生した光電流を遮断できなくなる直前の状態に対応する。したがって、光量が１ＳＵＮより大きくなった場合には、ホットスポットが発生する可能性がある。
【００８０】
さらに、屋外における太陽光の放射強度は空気中での光吸収の少ない晴天時には１．２ＳＵＮ程度になることがあり、またモジュールの周囲に光を反射する建造物等がある場合１．５ＳＵＮ程度になることも考えられる。したがって、ｎの値は、実施例５のように１．５ＳＵＮに対して十分なＶＩ特性を示すｎ＜（１／２）×（Ｖｄ／Ｖｃ）までとすることが望ましい。
【００８１】
実施例９では、逆バイアス電圧を印加したときのマイナス電流の増加の傾きが、実施例１、４、５および６と全く異なる傾向を示している。これは、距離３１（図５参照）が実施例９の場合に大きいからで、第１電極層３である透明導電膜の抵抗による電圧降下に起因しており、大きな太陽光放射強度の場合のバイパス電流に対応できなくて不利である。
【００８２】
実施例１と比較例のモジュールについて、以下の方法で遮光出力試験を行った。その結果が、図８のグラフに示されている。遮光出力試験においては、基板２の端から光電変換セル１〜１０個分に黒色ビニールテープを貼付け遮光した。屋外で全天日射計測定で放射照度が９０±５ｍＷ／ｃｍ２（０．８５〜０．９５ＳＵＮ）の時に、ガラス基板２面への太陽光の入射角度が８０度以上になるようモジュール１を設置し、遮光面積を変えてモジュールの出力を測定した。なお、これらの試験時の気温は１５〜３０℃であった。実施例１では、１００段中１０段遮光した状態でも無遮光状態に比べて７割以上の最大出力（Ｐｍａｘ）を保持していた。他方、比較例のモジュールでは、遮光領域を１段増やす毎にほぼ１割づつ出力が低下し、１０段遮光した状態で出力がほとんどなくなった。
【００８３】
さらに、実施例１のモジュールについて、太陽電池モジュールへのホットスポット現象による悪影響を緩和するために使用されるバイパスダイオードの熱的な設計および長期信頼性を評価する目的で提案されているＩＥＣ １７３０ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＳＴＡＮＤＡＲＤ「ＰＶ ＭＯＤＵＬＥ ＳＡＦＥＴＹ ＱＵＡＬＩＦＩＣＡＴＩＯＮ（ＷＧ２ Ｗｏｒｋｉｎｇ Ｄｒａｆｔ）」の１１．３．１〜１１．１３．４に基づく試験を実施した。この試験では、モジュールを実際に太陽光に暴露した場合に想定されるダイオード温度ＴＪ７５が、ダイオード製造元のダイオード最高温度基準を超えないことを求めている。ＴＪ７５は、この試験の過程で算出されるダイオード電圧降下温度係数δの値に大きく依存している。通常市販のダイオードではこの値が正となり、一定電流を順方向に流す場合に温度上昇とともにダイオードでの電圧降下が大きくなり、ダイオードでの発熱がさらに大きくなることが知られている。このため、たとえば特開２００１−１１９０５８号公報ではダイオード容量を確保するために、バイパスダイオードの放熱性を考慮した端子ボックスを提案している。実施例１のモジュールでは、このダイオード電圧降下温度係数δが負の値の−０．３９であった。
【００８４】
さらに、実施例１のバイパスダイオードの熱的性質を調べるために、以下の方法でダイオード電流飽和温度試験を実施した。その結果が、図９に示されている。ダイオード電流飽和温度試験は、バイパスダイオードの温度を接触式温度計で測定しながら、モジュール内の任意の隣接するセル２個の各中央にプローブを接触させ、暗状態で安定化直流電源を用いてバイパスダイオードに順方向電圧がかかるように（セルには逆バイアスがかかるように）一定電流を流し、温度が３０秒間で±０．５℃の範囲の変動に納まった時のバイパスダイオードの温度と電流の値を測定した。図９に示すように、実施例1のモジュールでは１ＳＵＮでの短絡電流である０．４４Ａにおいて、ダイオードの温度は、モジュールを封止する樹脂が変質しはじめる１００℃以下、モジュールの実曝での最高温度とされる８０℃以下、さらにはモジュールの実曝での平均温度の６０℃以下の５０℃以下であった。また、１．５ＳＵＮでの短絡電流である０．６６Ａにおいても、ダイオードの温度は、モジュールを封止する樹脂が変質しはじめる１００℃以下で、かつモジュールの実曝での最高温度とされる８０℃以下の７０℃程度である。
【００８５】
【発明の効果】
以上のように、本発明によれば、高い出力と高い信頼性とを実現し得る集積型薄膜光電変換モジュールを提供することができ、特にハイブリッド型構造を有しかつ高い信頼性を実現し得る集積型薄膜光電変換モジュールを簡易にかつ低コストで提供することができる。
【図面の簡単な説明】
【図１】 本発明の１つの実施形態に係る集積型薄膜光電変換モジュールを概略的に示す平面図である。
【図２】 本発明のもう１つの実施形態に係る集積型薄膜光電変換モジュールを概略的に示す平面図である。
【図３】 本発明のさらに他の実施形態に係る集積型薄膜光電変換モジュールを概略的に示す平面図である。
【図４】 （Ａ）は図１中の線Ａ−Ａに沿った拡大断面図であり、（Ｂ）は逆バイアス処理以前における図１中の線Ｂ−Ｂに沿った拡大断面図であり、（Ｃ）は逆バイアス処理後における図１中の線Ｂ−Ｂに沿った拡大断面図であり、そして（Ｄ）は図１中のダイオード領域の拡大平面図である。
【図５】 （Ａ）は図２中の線Ａ−Ａに沿った拡大断面図であり、（Ｂ）は逆バイアス処理後における図２中の線Ｂ−Ｂに沿った拡大断面図であり、そして（Ｃ）は図２中のダイオード領域の拡大平面図である。
【図６】 （Ａ）は図３中の線Ａ−Ａに沿った拡大断面図であり、（Ｂ）は逆バイアス処理後における図３中の線Ｂ−Ｂに沿った拡大断面図であり、そして（Ｃ）は図３中のダイオード領域の拡大平面図である。
【図７】 実施例１、４、５、６、および９に関するＶＩ特性を示すグラフである。
【図８】 実施例１と比較例の一部遮光状態における出力試験の結果を示すグラフである。
【図９】 実施例１のダイオード電流飽和温度試験の結果を示すグラフである。
【符号の説明】
１ 集積型薄膜光電変換モジュール、２ 基板、３ 第１電極層、４ 半導体層、５ 第２電極層、１０ 薄膜光電変換セル、１２ バスバー電極、１３ モジュール周縁領域、１４ 周縁分離溝、１５ バイパスダイオード領域(接続領域を含む）、１８ バイパスダイオード、１９ 接続領域、２１、２２、２４、２５、２７ 分離溝、２３ 接続用溝、２６ 短絡用溝、２７ 接続領域分断溝、２８ 接続用導電材料、２９、３０ 分離溝。
【発明の属する技術分野】
本発明は、集積型薄膜光電変換モジュールに関し、特にバイパスダイオードを備えた集積型薄膜光電変換モジュールに関する。
【０００２】
【従来の技術】
一般に、複数の薄膜光電変換セルを直列接続してなる集積型薄膜光電変換モジュールは、複数の細長い矩形状セルをその短軸方向に集積した構造を有している（たとえば、後で示される図４（Ａ）とそれに関連する説明を参照）。かかるモジュールにおいては、あるセルの受光面に木の葉や鳥の糞などの付着による影が生じれば、そのセルの光起電力が低下し、ひいてはモジュール全体の出力が大幅に低下する。なぜならば、光起電力の低下を生じたセルが発電電流方向と逆方向に直列接続されたダイオードとして振る舞い、極めて大きな抵抗値を示すからである。
【０００３】
このような問題を軽減するために、直列接続された複数のセルを並列に分割して複数の直列アレイを形成し、それら複数の直列アレイを並列接続することが、たとえば特開昭５７−５３９８６号公報に開示されている。こうすることによって、いずれかのセルの光起電力がゼロになった場合においても、そのセルに対して並列接続された関係にある直列アレイ中の電流は阻害されないので、モジュール全体の出力が大幅に低下することを防止することができる。
【０００４】
しかし、ダイオードとして振る舞うセルに逆方向耐電圧以上の電圧が印加されれば、その耐電圧性の弱い部分において局所的な絶縁破壊が生じる。局所的に絶縁破壊が生じたセルにおいては電流が均一に流れないので、「ホットスポット現象」と呼ばれる局所的な発熱が生じる。
【０００５】
基板への薄膜の付着力が弱い場合、このような発熱は絶縁破壊部分の外観劣化を生じるが、セルを流れる電流が少ない場合にはモジュールの信頼性上は大きな問題とはならない。しかし、大面積のモジュールでは一般に出力電流も大きいので、絶縁破壊が生じたセル内で局所的に大電流が流れることとなる。その結果、金属電極層が溶融して、最終的にはそのセル全体が破壊されることがある。
【０００６】
このような問題を回避するために、直列接続された複数の光電変換セルの少なくとも１つに対してバイパスダイオードを逆並列接続することが、周知である。すなわち、ある光電変換セルに影が生じたときでも、そのセルに逆並列接続されたバイパスダイオードの作用によって、そのセルに直列接続された他のセルで発生した出力電流を流すことができる。すなわち、薄膜で形成されたダイオードの立ち上がり電圧は逆方向耐電圧の１０分の１程度なので、光電変換モジュールの出力の低下を非常に小さく抑えることができる。
【０００７】
米国特許６０１３８７０号は、基板の一主面上に形成された薄膜光電変換セルと実質的に同一の層構造でバイパスダイオードを形成することを開示している。この場合、隣接する光電変換セルとバイパスダイオードとの間で表面電極層に凹凸状端縁境界を形成し、セルの表面電極層の凸状端縁部をダイオードの裏面電極層にオーバーラップさせかつ短絡させ、ダイオードの表面電極層の凸状端縁部をセルの裏電極層にオーバーラップさせかつ短絡させている。こうすることによって、セルに対して、ダイオードを逆並列接続させ得る。
【０００８】
しかし、この方法では、光電変換セルとダイオードが近接しているので、ダイオード形成によるセルへのダメージが発生する恐れがある。また、電極層に細かい凹凸状端縁境界パターンを形成する必要があり、パターニングに時間がかかり、実際の生産に向かないという問題がある。さらに、次に述べるように、セルの「逆バイアス処理」が実施できないという重大な問題がある。
【０００９】
一般に、大面積の集積型薄膜光電変換モジュールでは、薄膜の堆積状況や集積化のためのレーザパターニングに起因して、半導体層を挟む第１電極層と第２電極層との間に局所的な短絡欠陥部が生じ、モジュールの出力特性が十分に得られない場合のあることが知られている。そこで、たとえば特開平１０−４２０２号公報は、直列接続された隣接する２つのセルの第２電極層にセルの起電力と逆方向の電圧を印加して、局所的短絡欠陥部を焼き切って除去することを開示している。これは、一般にセルの「逆バイアス処理」と称される。
【００１０】
【発明が解決しようとする課題】
米国特許６０１３８７０号におけるように、直列接続された複数の薄膜光電変換セルごとにバイパスダイオードを逆並列接続した構造を基板上で一体的に形成した場合、逆バイアス処理時にセル対して逆方向電圧を印加しようとすれば、バイパスダイオードに対して順方向電圧が印加されることになる。すなわち、セルの逆バイアス処理時において、バイパスダイオードに順方向電流が流れてしまって、セルの短絡欠陥部を除去するのに十分な電圧が印加されないという問題を生じる。この場合に、無理に大きな電圧を印加しようとすれば、バイパスダイオードに過大な順方向電流が流れ、そのダイオードが破壊されることになる。
【００１１】
ところで、集積型薄膜光電変換モジュールは、一般にガラス基板上で複数の薄膜光電変換セルを相互に直列接続した構造を有している。それぞれの薄膜光電変換セルは、一般的には、ガラス基板上への前面透明電極層、薄膜光電変換ユニット、および第２電極層の成膜と、集積化のためのパターニングとを順次行うことにより形成されている。
【００１２】
このような集積型薄膜光電変換モジュールにおいて、光電変換効率を向上させることが依然として求められている。タンデム型構造は、前面透明電極層と裏面電極層との間に吸収波長域が互いに異なる複数の薄膜光電変換ユニットを積層するものであり、入射光をより効率的に光電変換し得る構造として知られている。
【００１３】
タンデム型構造の１種であるハイブリッド型構造では、積層された複数の光電変換ユニットに含まれる光電変換層の結晶性がユニットごとに異なっている。たとえば、光入射側（または前面側）の薄膜光電変換ユニットに含まれる光電変換層として広いバンドギャップを有する非晶質シリコン層が使用され、裏面側の薄膜光電変換ユニットに含まれる光電変換層として狭いバンドギャップを有するポリシリコン層が使用される。
【００１４】
シリコンのような材料では、たとえばプラズマＣＶＤ（化学気相堆積）によって堆積された結晶質層は非晶質層に比べて遙かに大きな残留応力を含んでいる。膜の残留応力と下地に対する付着力とは拮抗する関係にある。すなわち、下地に対する薄膜の見かけ上測定し得る付着力は、その界面での真の付着力から膜の残留応力の影響を差し引いたものとなる。したがって、集積型ハイブリッド薄膜光電変換モジュールにおいては、下地に対する半導体膜の実効的な付着力が弱くなっており、上述のホットスポット現象により生じる絶縁破壊部分の外観劣化が顕著となるという問題がある。
【００１５】
上述のような従来技術における状況に鑑み、本発明は、高い出力と高い信頼性とを実現し得る集積型薄膜光電変換モジュールを提供することを目的とし、特に高い信頼性を有する集積型ハイブリッド薄膜光電変換モジュールを簡易にかつ低コストで提供することを目的としている。
【００１６】
【課題を解決するための手段】
本発明によれば、基板の一主面上に順に積層された第１電極層、半導体層、および第２電極層を含む多層膜を含み、その多層膜は直列接続された複数の光電変換セルを含むセル領域とバイパスダイオード領域と接続領域とを含み、この接続領域は多層膜を貫通する第１種の溝によって第１部分接続領域と第２部分接続領域とに分断されており、直列接続された複数のセルから選択された一つのセルの第２電極層は第１部分接続領域の第２電極層に連続しており、第２部分接続領域の第１電極層と第２電極層は第２電極層から第１電極層まで至る第２種の溝内に付与された導電材料によって短絡させられており、第２部分接続領域の第１電極層はバイパスダイオードの第１電極層に連続しており、そして、バイパスダイオードの第２電極層は選択されたセルと異なるセルの第２電極層に連続している集積型薄膜光電変換モジュールを作製するための方法において、隣接する２つのセルの第２電極層の間または隣接するバイパスダイオードと第２部分接続領域の第２電極層の間の少なくとも一方間に逆バイアス電圧を印加して、セル中またはバイパスダイオード中の少なくともいずれかの短絡欠陥部を除去し、その後に、多層膜を貫通する第１種溝内に導電材を付与するステップを含むことを特徴としている。
【００２０】
セル領域内において各セルは細長い矩形の形状を有していて複数のセルがその短軸方向に直列接続されており、セル領域、バイパスダイオード領域、および接続領域の各領域間には電気的接続関係を調整するための溝が設けられており、それらの溝のいずれもが矩形のセルの短軸方向または長軸方向のいずれかに平行な直線状線分として形成され得る。
【００２１】
バイパスダイオードはセルの長軸方向の一方端部または両方端部に隣接して設けられ得る。また、セル領域は複数のセルが直列接続されたセルアレイの複数を含むことができ、複数のセルアレイは並列に接続されており、隣接する２つのセルアレイの間に配置されたバイパスダイオードは、接続領域を介して両側のセルアレイ中の同数のセルの両方に対して逆並列接続され得る。
【００２２】
集積型薄膜光電変換モジュール中の半導体層は、タンデム型に配置された非晶質光電変換層と結晶質光電変換層を含み得る。
【００２４】
【発明の実施の形態】
本発明者らは、上述の従来技術における状況を改善すべく、以下の事項に関して検討した。
【００２５】
まず、光電変換セルとバイパスダイオードとは基本的に同一の層構造で形成することが可能である。したがって、光電変換セル用の多層膜の堆積と同時にダイオード用の多層膜をも堆積できれば、セル領域と一体的にダイオード領域をも形成することによって、簡易にかつ低コストで実用的な集積型薄膜光電変換モジュールの作製が可能になる。
【００２６】
次に、セル領域と一体的にダイオード領域を形成する場合でも、直列接続された複数の光電変換セルの少なくとも１つに対してバイパスダイオードを逆並列接続する前であれば、セルおよびバイパスダイオードの逆バイアス処理が可能である。
【００２７】
前述のように、集積型ハイブリッド薄膜光電変換モジュールにおいては、薄膜中に結晶質層が含まれているので、基板に対するその薄膜の実効的な付着力が弱い。また、集積型非晶質薄膜光電変換モジュールの場合にはホットスポット現象発生時の耐電圧が８〜９Ｖであるのに対して、集積型ハイブリッド薄膜光電変換モジュールの場合には、その耐電圧が１２〜１４Ｖ程度に高くかつ各セルの開放電圧（Ｖｏｃ）も１．３〜１．４Ｖ程度に高いので、ホットスポット現象により生じる絶縁破壊部分の外観劣化が顕著となる。したがって、直列接続された複数のハイブリッド薄膜光電変換セルを並列分割した複数の直列アレイを並列接続することによって影の生じたセルによる電流阻害を軽減するよりも、バイパスダイオードを逆並列接続することによって、ホットスポット現象発生時にセルにかかる逆方向電圧自体を抑える方が根本的な解決策となる。
【００２８】
また、直列接続された複数の光電変換セルの所定数ごとにバイパスダイオードを逆並列接続しかつそのダイオードにも光が入射する場合でも、ダイオードの面積がその所定数のセルの面積に比べて十分に小さければ、集積型薄膜光電変換モジュールの短絡電流の低下はわずかである。さらに、モジュールの組立てやモジュールの設置時にモジュールの全面を受光領域にすることは困難で、どうしても影となる領域が生じるので、そのような影になる領域にダイオードを好ましく形成することができる。
【００２９】
以下、本発明の実施形態について、図面を参照しながらより詳細に説明する。なお、本願の各図において同一の参照符号は同一部分または相当部分を示し、重複する説明は繰り返されない。
【００３０】
図１、図２、および図３は、本発明の実施形態に係る集積型薄膜光電変換モジュールを概略的に示す平面図である。これらの図において、集積型薄膜光電変換モジュール１は、基板２上に複数の薄膜光電変換セル１０を集積したセル領域を有している。すなわち、細長い矩形の光電変換セル１０の複数がそれらの短軸方向に直列接続され、両端のセルに接して銅箔等からなる一対のバスバー電極１２が形成されている。また、基板２上において、薄膜光電変換セル１０の直列接続方向に平行に、バイパスダイオード領域（バイパスダイオードをセルに逆並列接続するための接続領域をも含む）１５が並置されている。これらの光電変換セル１０、バスバー電極１２、およびバイパスダイオード領域１５は、周縁分離溝１４によって、モジュール周縁領域１３から分離されている。
【００３１】
図１では、バイパスダイオード領域１５の各側において直列接続されたセル１０を含むセルアレイが存在し、１個のダイオード（１つの接続領域をも含む）は各アレイ中の隣接する１つのセル１０に逆並列接続されている。図２では、１つのセルアレイに含まれるセル１０の長手方向の一方端縁に沿ってバイパスダイオード領域１５が並置されており、２つのセル１０に対して１個のダイオードが逆並列接続されている。図３では、１つのアレイに含まれるセル１０の長手方向の両方端縁に沿って２つのバイパスダイオード領域１５が並置されており、１個のダイオードは４つのセル１０に対して逆並列接続されている。
【００３２】
図４（Ａ）では、図１中で直列接続された薄膜光電変換セル１０が、線Ａ−Ａに沿った拡大断面図で表されている。図４（Ｂ）と（Ｃ）では、図１中のバイパスダイオード領域１５が、線Ｂ−Ｂに沿った拡大断面図で示されている。図４（Ｂ）はセル１０とダイオード１８の逆バイアス処理以前の状態を表し、図４（Ｃ）は逆バイアス処理後の状態を表している。図４（Ｄ）は、図１をその面内で９０度回転しかつバイパスダイオード領域１５近傍を拡大した平面図である。なお、図４（Ａ）から（Ｄ）には、モジュール１の一部のみが描かれている。
【００３３】
同様に、図５（Ａ）は図２中の線Ａ−Ａに沿った拡大断面図であり、図５（Ｂ）は図２中の線Ｂ−Ｂに沿った拡大断面図であり、そして図５（Ｃ）は図２中のバイパスダイオード領域１５近傍を拡大した平面図である。また、図６（Ａ）は図３中の線Ａ−Ａに沿った拡大断面図であり、図６（Ｂ）は図３中の線Ｂ−Ｂに沿った拡大断面図であり、そして図６（Ｃ）は図３中のバイパスダイオード領域１５近傍を拡大した平面図である。
【００３４】
図４（Ａ）、図５（Ａ）、および図６（Ａ）に示されているように、モジュール１の薄膜光電変換セル１０は、基板２上において、第１電極層３、半導体層４、および第２電極層５を順次積層した構造を有している。すなわち、モジュール１においては、基板２側または第２電極層５側から入射する光が、半導体層４に含まれる光電変換ユニットによって光電変換される。
【００３５】
基板２としては、たとえばガラス板や透明樹脂フィルムなどを好ましく用いることができる。しかし、基板２としてはそれらに限定されず、表面が絶縁性を有する任意の基板を用いることができる。
【００３６】
基板２側から半導体層４内に光が入射させられる場合、第１電極層３は、ＩＴＯ（インジュウム・錫酸化物）膜、ＳｎＯ2膜、またはＺｎＯ膜のような透明導電性酸化物層などで構成することができる。（ただし、第２電極層５側から半導体層４内に光が入射させられる場合には、第１電極層３は、銀膜やアルミニウム膜のような金属膜で構成することもできる。）第１電極層３は、単層構造または多層構造のいずれを有していてもよい。第１電極層３は、蒸着法、ＣＶＤ法、またはスパッタリング法などの気相堆積法を用いて形成することができる。第１電極層３の表面には、微細な凹凸を含む表面テクスチャ構造を形成することが好ましい。第１電極層３の表面にこのようなテクスチャ構造を形成することにより、光電変換ユニットを形成する半導体層４への光の入射効率を向上させることができる。
【００３７】
半導体層４としては、たとえば非晶質光電変換層を含む非晶質薄膜光電変換ユニットや、結晶質光電変換層を含む結晶質薄膜光電変換ユニットを形成し得る。また、半導体層４は、非晶質薄膜光電変換ユニットと結晶質薄膜光電変換ユニットとを含むタンデム型ユニットにされてもよい。この場合、非晶質光電変換ユニットは、たとえば第１電極層３側からｐ型シリコン系半導体層、ノンドープシリコン系非晶質光電変換層、およびｎ型シリコン系半導体層を順次積層した構造を有し得る。また、結晶質光電変換ユニットは、たとえば非晶質光電変換ユニット側からｐ型シリコン系半導体層、ノンドープシリコン系結晶質光電変換層、およびｎ型シリコン系半導体層を順次積層した構造を有し得る。これらのいずれの半導体層も、プラズマＣＶＤ法により形成され得る。
【００３８】
第２電極層５は電極としての機能を有するだけでなく、基板２側から半導体光電変換層４に入射してその第２電極層５まで到着した光を反射して、半導体層４内に再入射させる反射層としての役割をも果たす。第２電極層５は、銀やアルミニウムなどを用いて、蒸着法やスパッタリング法などによって形成することができる。（ただし、第２電極層５側から半導体層４内へ光が入射させられる場合には、第２電極層５は、ＩＴＯ膜、ＳｎＯ2膜、またはＺｎＯ膜のような透明導電性酸化物層などで構成することができる。）なお、第２電極層５と半導体層４との間には、たとえば両者の間の接着性を向上させるために、ＺｎＯのような非金属材料からなる透明電導性薄膜（図示せず）を挿入してもよい。薄膜光電変換モジュール１の第２電極層５側には、封止樹脂層（図示せず）を介して有機保護層（図示せず）が接合される。
【００３９】
図４（Ａ）、図５（Ａ）および図６（Ａ）に示されているように、集積型薄膜光電変換モジュール１においては、第１電極層３を複数の第１電極に分離するための溝２１と、第２電極層５を複数の第２電極に分離するための溝２２と、隣接するセル１０を直列接続するための溝２３とが設けられている。これらの溝２１、２２、および２３は互いに平行であって、図紙面に対して垂直な方向に延在している。接続用溝２３は第２電極層５と同じ金属材料で埋め込まれ、一つのセルの第１電極を隣のセルの第２電極に接続するために利用される。
【００４０】
図４（Ａ）〜（Ｄ）においては、一つのセルアレイ中で直列接続されたセル１０の各々に対して１個のバイパスダイオード１８が接続領域１９を介して逆並列接続されている。図５（Ａ）〜（Ｃ）においては、直列接続された２つのセル１０に対して１個のバイパスダイオード１８が接続領域１９を介して逆並列接続されている。そして、図６（Ａ）〜（Ｃ）においては、直列接続された４つのセル１０に対して１個のバイパスダイオード１８が接続領域１９を介して逆並列接続されている。
【００４１】
すなわち、ダイオード１８の第１電極の一辺は、分離溝２４（ただし、図６（Ｂ）と（Ｃ）においては、溝２４は溝２１によって兼ねられている）によって形成されている。ダイオード１８と接続領域１９との間において、第２電極層５は溝２５によって分離されている。接続領域１９の第１電極３と第２電極５は、溝２６を介して第２電極５と同一の導電材料で短絡させられている。接続領域１９は、その領域内の第１電極層３から第２電極層５まで貫通する溝２７によって分断されている。これらの溝２４〜２７は、矩形のセル１０の長軸方向に平行に形成され得る。
【００４２】
図４（Ｄ）、図５（Ｃ）および図６（Ｃ）に示されているように、セル１０の領域とバイパスダイオード領域１５との間において、第１電極層３は溝２９によって分離されている。また、溝２９に沿った溝３０は、少なくとも第２電極層５を貫通している。これらの分離溝２９と３０は、矩形のセル１０の短軸方向に平行に形成され得る。
【００４３】
図４から図６のいずれにおいても、これらの図を詳細に参照すればわかるように、逆バイアス処理の後においては、接続領域１９の第２電極５に連続しているセル１０の第２電極５は、溝２７に埋め込まれた導電材料２８によって、その接続領域１９の第１電極３にも接続されている。接続領域１９の第１電極３はダイオード１８の第１電極３に連続している。ダイオード１８の第２電極５は、そのダイオードに隣接するセル１０の第２電極５に連続している。
【００４４】
逆バイアス処理の際には、接続領域１９は、第１電極層３から第２電極層５まで貫通する溝２７によって分断されている（図４（Ｂ）参照）。すなわち、溝２７が導電材料２８で埋められていないとき、接続領域１９はバイパスダイオード１８をセル１０に接続していない。したがって、隣接するセル１０の第２電極５間で電圧印加用プローブから逆方向電圧を印加することによって、セルの逆バイアス処理をすることが可能である。このとき、バイパスダイオード１８と接続領域１９との間で連続している第１電極３は溝２６を介して接続領域１９の第２電極５に短絡させられているので、バイパスダイオード１８の第２電極と接続領域１９の第２電極とに電圧印加用プローブを適用することによって、バイパスダイオード１８に対しても逆バイアス処理することが可能である。
【００４５】
図４（Ｄ）、図５（Ｃ）、および図６（Ｃ）に示されているように、分離溝２１は、隣接するセル１０間における第１電極３の短絡を防止するように、少なくとも分離溝２９に達するように延在させられる。同様に、分離溝２２は、隣接するセル１０間における第２電極５の短絡を防止するように、少なくとも分離溝３０に達するように延在させられる。ダイオード１８または接続領域１９の第２電極５とセル１０の第２電極５との連続を維持するために分離溝３０が形成されていない領域では、接続用溝２３は分離溝２９を超えて延在させられている。しかし、分離溝３０が形成されている領域では、接続用溝２３は分離溝２９を超えてはならず、分離溝２９に達しないことが好ましい。なぜならば、ダイオード１８または接続領域１９の第１電極３上まで接続溝２３が延びている場合には、互いに隣接するセル１０の第１電極３がダイオード１８または接続領域１９の第１電極３を介して短絡し得るからである。
【００４６】
上述の集積型薄膜光電変換モジュール１は、たとえば以下の方法により製造することができる。まず、基板２の一主面上に、第１電極層３を堆積する。次に、第１電極層３に対してレーザスクライブすることによって、分離溝２１、２４、および２９を形成する。その後、第１電極層３上に半導体層４を堆積し、レーザースクライブによって接続用溝２３と２６を形成する。さらに、半導体層４上に第２電極層５を堆積する。この第２電極層５の堆積に伴って、接続溝２３と２６は第２電極層と同じ金属材料で埋め込まれ、第２電極層５と第１電極層３とが電気的に接続される。
【００４７】
次に、半導体層４と第２電極層５に対するレーザスクライブによって、分離溝２２、２５、および３０を形成する。また、第１電極層３、半導体層４および第２電極層５に対するレーザスクライブによって、接続領域１９の分断溝２７と周縁分離溝１４（図１〜３参照）とを形成する。その後、互いに隣接するセル１０の第２電極５の間に逆バイアス電圧を印加することによって、セル１０中の短絡欠陥部を除去する逆バイアス処理を行う。さらに、ダイオード１８の第２電極５と接続領域１９内の短絡用溝２６近傍の第２電極層５との間に逆バイアス電圧を印加して、ダイオード１８中の短絡部を除去する逆バイアス処理を行う。
【００４８】
その後に、溝２７内に導電材料２８を配置し、一対のバスバー電極１２を設け、そして封止樹脂層および有機保護層を真空ラミネート法により第２電極層５上に同時に貼着する。導電材料２８としては、銀ペースト硬化物、カーボンペースト硬化物、半田などを用いることができる。以上のようにして、図１から図６に図解されているような集積型薄膜光電変換モジュールが得られる。
【００４９】
本発明の集積型薄膜光電変換モジュールにおいて、直列接続された複数のセルのうちのｎ個のセルに対して１個のバイパスダイオードが逆方向接続されている場合、そのｎ個のセルにに光が照射されているときには、そのバイパスダイオードに約ｎ×Ｖｃの逆方向電圧が印加されることになる。ここで、Ｖｃはセル１個あたりの開放電圧である。したがって、ダイオードの逆方向耐電圧をＶｄとすれば、少なくともＶｄ＞ｎ×Ｖｃの関係を満たさなければならず、Ｖｄ＞２ｎ×Ｖｃの関係を満たすことが好ましい。
【００５０】
モジュールの一部に影が生じた場合にモジュール全体の出力低下を最小限にするためには、ｎが１であることが最も好ましい。他方、ｎが１より多い場合には作製すべきバイパスダイオードの数を減少させることができ、モジュールの作製が簡易かつ容易になる。しかし、ｎが多くなりすぎれば、バイパスダイオードに印加される逆バイアス電圧が大きくなり、そのダイオードのリーク電流に起因して、モジュール全体のＦＦ（フィルファクタ：曲線因子）の低下が大きくなるので好ましくない。
【００５１】
前述のように、集積型ハイブリッド薄膜光電変換モジュールでは半導体層４中に結晶質層が含まれていて下地に対する付着力が弱く、さらにホットスポット現象発生時の耐電圧は集積型非晶質薄膜光電変換モジュールの場合の８〜９Ｖに比べて１２〜１４Ｖのように高くなるので、ホットスポット現象により生じる絶縁破壊部分の外観劣化が顕著になる。したがって、本発明におけるバイパスダイオードは、特に集積型ハイブリッド薄膜光電変換モジュールの場合に優れた効果を発揮し得る。
【００５２】
本発明のモジュール１への光照射時にセル１０に影が生じてバイパスダイオード１８に迂回して出力電流が流れる場合、セル１０とバイパスダイオード１８との間のシリーズ抵抗が問題となる。シリーズ抵抗の要因としては、ダイオード１８からそれに接続されるセル１０の遠方端縁までの距離と、セルおよびダイオードまたはセルおよび接続領域１９の間で連続する第２電極層５の最も狭い部分と、ダイオードそのものとに関する抵抗がある。
【００５３】
大面積のモジュールにおいて、ダイオード１８からそれに接続されるセル１０の遠方端縁までの距離を短くする方法として、本発明のモジュールでは、図２に示されているように直列接続された複数のセルのうちのｎ個に対して１個のダイオードを逆並列接続するのではなくて、図１に例示されているように１個のダイオードの両側に並列配置されたセルアレイ中で直列接続されたセルの１個またはｎ個に対して逆並列接続することができる。また、本発明のモジュールにおいては、矩形のセルの長軸方向の長さが１００ｃｍ以下、より好ましくは５０ｃｍ以下、さらに好ましくは２５ｃｍ以下にするのがよい。
【００５４】
分離溝２９の幅は広いほどモジュールの作製が安定するが、モジュールの有効面積が減少するので、モジュールの出力自体は低下する。レーザ加工装置の精度に応じて、本発明においては分離溝２９の幅は、５ｍｍ以下、好ましくは２ｍｍ以下、より好ましく１ｍｍ以下、さらに好ましくは０．５ｍｍ以下にするように、２本以上の細いレーザスクライブ溝の集合として形成されていることが好ましい。
【００５５】
本発明のモジュールでは、直列接続されたｎ個のセルに対して１個のダイオードを逆並列接続しているので、ダイオードに光が当たればそこで発生する電流分だけモジュールの短絡電流が低下する。しかし、ダイオードの面積をセルの面積より十分に小さくすることによって、モジュールの出力低下を抑えることが十分可能である。ただし、ダイオードの面積を小さくし過ぎれば、モジュール面に影が生じてバイパスダイオードに迂回して流れる電流に対するシリーズ抵抗が大きくなる。その結果、シリーズ抵抗による電圧降下分の電圧がセルに印加されてホットスポット現象が生じたり、バイパスダイオードが並列接続されているにも関わらず、影になった領域の面積以上にモジュールの出力が低下する恐れがある。そこで、本発明のモジュールでは、ダイオードの１個当たりの面積を０．０５〜１ｃｍ2、より好ましくは０．１〜０．３ｃｍ2にすることが好ましい。
【００５６】
また、複数のバイパスダイオードが配置されている領域が、太陽光照射時に影になるかまたは直接光が照射されない領域となるように、フレーム等の外部部材が組み付けられまたは塗膜が施されることが好ましい。さらに、本発明の集積型薄膜光電変換モジュールの設置方法としては、複数のダイオードが配置されている領域が、太陽光照射時に影になるかまたは直接光が照射されない領域になるように設置することが好ましい。
【００５７】
【実施例】
以下に示す方法により、図１から図６に図解された集積型薄膜光電変換モジュールを作製した。作製されたモジュールの工程と構造に関する特徴が表１に要約されている。
【００５８】
【表１】
まず、一主面上にＳｎＯ2膜３を有する９１０ｍｍ×４５５ｍｍのガラス基板２を準備した。次に、ＳｎＯ2膜３の上方からＹＡＧ（イットリウム・アルミニウム・ガーネット）のＩＲ（赤外基本波）パルスレーザビームをスキャンすることにより、ＳｎＯ2膜３を複数の細長い矩形状第１電極３に分離する幅４０μｍの溝２１およびダイオード１８の第１電極３の一辺の境界となる分離溝２４を形成した。さらに、これらの分離溝２１と２４に対して直角に、セル１０の領域とダイオード領域１５との間でＳｎＯ2膜３を分離する溝２９を形成した。ただし、図６に対応する実施例５の場合には、分離溝２４の役割は、分離溝２９を超えて延在する分離溝２１が兼ねている。基板２の短軸方向（４５５ｍｍ）に沿った分離溝２１は、８．９ｍｍ間隔で形成された。
【００６０】
分離溝２４は、実施例１、２、７、８では１本の分離溝２１に対して１本、実施例３では同一直線上の分離された２本の線分としての分離溝２１に対して１本（図４（Ｄ）参照）、実施例４および９では２本の分離溝２１に対して１本（図５参照）、実施例５では４本の分離溝２１に対して１本（図６参照）、実施例６では８本の分離溝２１に対して１本形成し、比較例では形成しなかった。基板２の長手（９１０ｍｍ）方向に沿ったダイオード領域１５の第１電極３を分離するための溝２９は２本のレーザスクライブ溝で形成され、それらの２本のスクライブ溝(１本のスクライブ溝の幅は約４０〜６０μｍ）の間隔は実施例１〜６では２ｍｍで、実施例７では０．５ｍｍで、実施例８では１ｍｍであった。
【００６１】
その後、超音波洗浄と乾燥が行われ、さらにプラズマＣＶＤ法により、半導体層４に含まれる厚さ３００ｎｍの非晶質薄膜光電変換ユニット４ａ（図示せず）をＳｎＯ2膜３上に堆積した。なお、この非晶質光電変換ユニット４ａは、極めて薄いｐ層とｎ層にはさまれたノンドープの非晶質シリコン光電変換層を含んでおり、ｐｉｎ接合を構成している。同様に、非晶質薄膜光電変換ユニット４ａ上に厚さ２０００ｎｍの結晶質薄膜光電変換ユニット４ｂ（図示せず）を堆積した。この結晶質光電変換ユニット４ｂは、ノンドープの多結晶シリコン光電変換層を含んでいる。
【００６２】
続いて、ＹＡＧのＳＨＧ（第２高調波）パルスレーザビームをガラス基板２側からスキャンするレーザスクライブによって、半導体層４を複数の細長い矩形状領域に分割する幅６０μｍの溝２３を形成した。なお、溝２３と分離溝２１との中心間距離は１００μｍとした。直列接続されたｎ個のセル１０に対して１個のバイパスダイオード１８が逆並列接続される場合、それらのセルに関するｎ本の溝２３のうちの１本は分離溝２９を超えて延在し、残りのｎ−１本は分離溝２９に至らないように形成した。実施例１、３〜９ではさらに、半導体層４に対する同様のレーザスクライブによって、接続領域１９の第１電極３と第２電極５を短絡するための溝２６を形成した。
【００６３】
その後、スパッタリング法によって、半導体膜４上にＺｎＯ膜（図示せず）およびＡｇ膜を順次成膜して裏面電極層５を形成した。次いで、ガラス基板２側からＹＡＧ−ＳＧＨレーザビームをスキャンすることにより、半導体層４と裏面電極層５を複数の細長い矩形状に分割する幅６０μｍの分離溝２２を形成した。なお、分離溝２２と接続溝２３との中心間距離は１００μｍとした。次ぎに、実施例１〜９では、同様のレーザスクライブによって、第２電極層５を分離する１本の溝２４に対応して半導体層４と裏面電極層５を分離する１本の溝２５を形成した。
【００６４】
実施例１〜８では、分離溝２５と短絡用溝２６との距離３１は、２００μｍにされ、実施例９では、その距離３１を１２ｍｍとした（図５（Ｂ）と（Ｃ）参照）。さらに、実施例１〜９では、ガラス基板２面側からＹＡＧ−ＳＧＨレーザビームをスキャンすることにより、半導体層４と裏面電極層５のスクライブを行い、基板の長手（９１０ｍｍ）方向に沿った分離溝３０を形成した。また、実施例１、３、４、および６〜９では、ＳｎＯ2膜３、半導体層４および裏面電極層５に対して同様のスクライブを行い、１本の分離溝２４に対応して１本の分断溝２７を形成した。なお、実施例５では、分離溝２９を超えて延在する接続用溝２３からほぼセル１０の幅だけ平行に離間した位置に存在する分離溝２１に重ねて分断溝２７が形成された（図６（Ｃ）参照）。
【００６５】
続いて、ＹＡＧ−ＩＲレーザとＹＡＧ−ＳＨＧレーザを用いて基板２の周囲に沿ってレーザスキャンすることにより、ＳｎＯ2膜３、半導体層４、裏面電極層５を貫通する周縁分離溝１４を形成し、セル１０の領域とバイパスダイオード領域１５を確定した。
【００６６】
以上のようにして、実施例１、２、４〜９、および比較例では、それぞれ８．９ｍｍ×４３０ｍｍのサイズを有するハイブリッド型薄膜光電変換セル１０が、基板２の長辺に平行な方向に１００段直列接続された集積型モジュールを作製した。実施例３では、８．９ｍｍ×２１５ｍｍのサイズのハイブリッド型薄膜光電変換セル１０が基板２の長辺方向に１００段直列接続されたアレイの２つが並列接続された集積型モジュールを作製した。
【００６７】
その後、基板２に一対のバスバー電極１２を取り付けた。さらに、実施例１〜９および比較例では、隣り合う光電変換セル１０の第２電極層５の間に電圧を印加して逆バイアス処理を行った。また、実施例１および３〜９では、ダイオード１８の第２電極層５と接続領域１９中の短絡用溝２６近傍の第２電極層５との間に電圧を印加して逆バイアス処理を行た。その後、接続領域１９を分断する溝２７を接続する導電材料２８として、超音波半田ゴテを利用してハンダがスポット状に付与された。
【００６８】
以上のようにして、図１から図６に図解された集積型薄膜光電変換モジュールが得られた。
【００６９】
上述の各実施例ごとに１枚のモジュール１を製造し、それぞれについて、影がない状態での電気特性測定、中央の１０個の光電変換セルを遮光した状態での電気特性測定、および一つのセルを遮光した状態でのホットスポット試験を実施した。それらの結果が表２に示されている。
【００７０】
【表２】
電気特性は、光源としてキセノンランプおよびハロゲンランプを用いた放射照度１００ｍＷ／ｃｍ2でＡＭ１．５のソーラーシュミレータを用いて出力特性を調べた。なお、この電気特性測定時の温度は、２５℃に設定された。
【００７２】
ホットスポット試験としては、１つのセル（実施例３では１個のダイオードに対して個別に逆並列接続された２つのセル）に黒色ビニールテープを貼付け遮光し、屋外で全天日射計測定で放射照度８０〜１００ｍＷ／ｃｍ2（０．８〜１ＳＵＮ）の時に、モジュール１のガラス基板面への太陽光の入射角度が８０度以上となるようにモジュール１を設置して１分間放置された。このようなホットスポット試験は、遮光されるセルを替えながら１つのモジュールについて１０回行われた。その後、ガラス面から見て概ね黒色のセル面の外観が灰色または白色に変色した点の発生の有無が観察された。なお、これらのホットスポット試験時の気温は１５〜３０℃であった。
【００７３】
表２に示すように、実施例１〜９のモジュールのいずれにおいても、ホットスポット現象による変色の発生は無い。実施例１、３、４、８および９のモジュールの出力（Ｅｆｆ：光電変換効率）としては、遮光のない状態において、比較例とほぼ同等の値が得られている。また、モジュール中央の１０段のセルを遮光した時のモジュールの出力としては、実施例１〜９のいずれにおいても、比較例に比べて、高いＥｆｆ値を保持している。これは、実施例１〜９のモジュールでは、直列接続されたセル１０のｎ個に対して１個または２個のダイオード１８が逆並列接続されているからである。
【００７４】
また、接続領域１９内に分断溝２７を設け、接続用導電材料２８をその溝２７内に配置する前に、光電変換セル１０およびダイオード１８に逆バイアス処理を施すことにより、モジュールとして高い出力を得ている。実施例２では、短絡用溝２６を設けず、バイパスダイオード１８に逆バイアス処理を施さなかったので、影なしの状態において低い出力に留まっている。
【００７５】
実施例５および６では、それぞれ４個および８個のセルに対して１個のバイパスダイオードを逆並列接続しており、ダイオードを逆並列接続するための生産性は向上したものの、ダイオードのリーク電流の増加による曲線因子ＦＦの低下が十分抑えられず、影なしの状態で低い出力に留まっている。また、一部遮光したときのそのモジュールの出力も、実施例１に比較して低い。
【００７６】
実施例７では、分離溝２９の幅を小さな０．５ｍｍにしたために、設計通りの加工ができず、十分な出力が発生していないセルが所々生じたために、低い出力となった。
【００７７】
実施例３では、直列接続されたセルアレイを２つにして、それらの２つのアレイ間にダイオード領域１５が設けられ(図１参照）、ダイオードからセルの長手方向の遠方端までの距離が、実施例１、２、および４〜９の場合の半分の値（２１５ｍｍ）にされた。すなわち、出力電流がダイオードへ迂回し流れる時の経路すなわち抵抗を小さくしたので、実施例１等と比較して一部遮光時に高いＦＦとなり、高出力が得られている。
【００７８】
実施例１、４、５、６および９については、さらに詳細に検討するために、以下の方法でＶＩ（電圧電流）特性を測定した。すなわち、暗状態で任意の隣接する光電変換セル２個の各中央にプローブを接触させ、カーブトレーサーにて６０Ｈｚの交流を印加して電流−電圧のカーブを測定した。
【００７９】
図７は、実施例１、４、５、６および９のＶＩ特性である。この図から、実施例６では、光電変換セルに短絡電流（Ｉｓｃ）を流すためには、逆方向耐電圧とほぼ同じ電圧の印加が必要であることがわかる。この状態は、ｎが８の構造で、遮光されたセルが隣接するセルで発生した光電流を遮断できなくなる直前の状態に対応する。したがって、光量が１ＳＵＮより大きくなった場合には、ホットスポットが発生する可能性がある。
【００８０】
さらに、屋外における太陽光の放射強度は空気中での光吸収の少ない晴天時には１．２ＳＵＮ程度になることがあり、またモジュールの周囲に光を反射する建造物等がある場合１．５ＳＵＮ程度になることも考えられる。したがって、ｎの値は、実施例５のように１．５ＳＵＮに対して十分なＶＩ特性を示すｎ＜（１／２）×（Ｖｄ／Ｖｃ）までとすることが望ましい。
【００８１】
実施例９では、逆バイアス電圧を印加したときのマイナス電流の増加の傾きが、実施例１、４、５および６と全く異なる傾向を示している。これは、距離３１（図５参照）が実施例９の場合に大きいからで、第１電極層３である透明導電膜の抵抗による電圧降下に起因しており、大きな太陽光放射強度の場合のバイパス電流に対応できなくて不利である。
【００８２】
実施例１と比較例のモジュールについて、以下の方法で遮光出力試験を行った。その結果が、図８のグラフに示されている。遮光出力試験においては、基板２の端から光電変換セル１〜１０個分に黒色ビニールテープを貼付け遮光した。屋外で全天日射計測定で放射照度が９０±５ｍＷ／ｃｍ２（０．８５〜０．９５ＳＵＮ）の時に、ガラス基板２面への太陽光の入射角度が８０度以上になるようモジュール１を設置し、遮光面積を変えてモジュールの出力を測定した。なお、これらの試験時の気温は１５〜３０℃であった。実施例１では、１００段中１０段遮光した状態でも無遮光状態に比べて７割以上の最大出力（Ｐｍａｘ）を保持していた。他方、比較例のモジュールでは、遮光領域を１段増やす毎にほぼ１割づつ出力が低下し、１０段遮光した状態で出力がほとんどなくなった。
【００８３】
さらに、実施例１のモジュールについて、太陽電池モジュールへのホットスポット現象による悪影響を緩和するために使用されるバイパスダイオードの熱的な設計および長期信頼性を評価する目的で提案されているＩＥＣ １７３０ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＳＴＡＮＤＡＲＤ「ＰＶ ＭＯＤＵＬＥ ＳＡＦＥＴＹ ＱＵＡＬＩＦＩＣＡＴＩＯＮ（ＷＧ２ Ｗｏｒｋｉｎｇ Ｄｒａｆｔ）」の１１．３．１〜１１．１３．４に基づく試験を実施した。この試験では、モジュールを実際に太陽光に暴露した場合に想定されるダイオード温度ＴＪ７５が、ダイオード製造元のダイオード最高温度基準を超えないことを求めている。ＴＪ７５は、この試験の過程で算出されるダイオード電圧降下温度係数δの値に大きく依存している。通常市販のダイオードではこの値が正となり、一定電流を順方向に流す場合に温度上昇とともにダイオードでの電圧降下が大きくなり、ダイオードでの発熱がさらに大きくなることが知られている。このため、たとえば特開２００１−１１９０５８号公報ではダイオード容量を確保するために、バイパスダイオードの放熱性を考慮した端子ボックスを提案している。実施例１のモジュールでは、このダイオード電圧降下温度係数δが負の値の−０．３９であった。
【００８４】
さらに、実施例１のバイパスダイオードの熱的性質を調べるために、以下の方法でダイオード電流飽和温度試験を実施した。その結果が、図９に示されている。ダイオード電流飽和温度試験は、バイパスダイオードの温度を接触式温度計で測定しながら、モジュール内の任意の隣接するセル２個の各中央にプローブを接触させ、暗状態で安定化直流電源を用いてバイパスダイオードに順方向電圧がかかるように（セルには逆バイアスがかかるように）一定電流を流し、温度が３０秒間で±０．５℃の範囲の変動に納まった時のバイパスダイオードの温度と電流の値を測定した。図９に示すように、実施例1のモジュールでは１ＳＵＮでの短絡電流である０．４４Ａにおいて、ダイオードの温度は、モジュールを封止する樹脂が変質しはじめる１００℃以下、モジュールの実曝での最高温度とされる８０℃以下、さらにはモジュールの実曝での平均温度の６０℃以下の５０℃以下であった。また、１．５ＳＵＮでの短絡電流である０．６６Ａにおいても、ダイオードの温度は、モジュールを封止する樹脂が変質しはじめる１００℃以下で、かつモジュールの実曝での最高温度とされる８０℃以下の７０℃程度である。
【００８５】
【発明の効果】
以上のように、本発明によれば、高い出力と高い信頼性とを実現し得る集積型薄膜光電変換モジュールを提供することができ、特にハイブリッド型構造を有しかつ高い信頼性を実現し得る集積型薄膜光電変換モジュールを簡易にかつ低コストで提供することができる。
【図面の簡単な説明】
【図１】 本発明の１つの実施形態に係る集積型薄膜光電変換モジュールを概略的に示す平面図である。
【図２】 本発明のもう１つの実施形態に係る集積型薄膜光電変換モジュールを概略的に示す平面図である。
【図３】 本発明のさらに他の実施形態に係る集積型薄膜光電変換モジュールを概略的に示す平面図である。
【図４】 （Ａ）は図１中の線Ａ−Ａに沿った拡大断面図であり、（Ｂ）は逆バイアス処理以前における図１中の線Ｂ−Ｂに沿った拡大断面図であり、（Ｃ）は逆バイアス処理後における図１中の線Ｂ−Ｂに沿った拡大断面図であり、そして（Ｄ）は図１中のダイオード領域の拡大平面図である。
【図５】 （Ａ）は図２中の線Ａ−Ａに沿った拡大断面図であり、（Ｂ）は逆バイアス処理後における図２中の線Ｂ−Ｂに沿った拡大断面図であり、そして（Ｃ）は図２中のダイオード領域の拡大平面図である。
【図６】 （Ａ）は図３中の線Ａ−Ａに沿った拡大断面図であり、（Ｂ）は逆バイアス処理後における図３中の線Ｂ−Ｂに沿った拡大断面図であり、そして（Ｃ）は図３中のダイオード領域の拡大平面図である。
【図７】 実施例１、４、５、６、および９に関するＶＩ特性を示すグラフである。
【図８】 実施例１と比較例の一部遮光状態における出力試験の結果を示すグラフである。
【図９】 実施例１のダイオード電流飽和温度試験の結果を示すグラフである。
【符号の説明】
１ 集積型薄膜光電変換モジュール、２ 基板、３ 第１電極層、４ 半導体層、５ 第２電極層、１０ 薄膜光電変換セル、１２ バスバー電極、１３ モジュール周縁領域、１４ 周縁分離溝、１５ バイパスダイオード領域(接続領域を含む）、１８ バイパスダイオード、１９ 接続領域、２１、２２、２４、２５、２７ 分離溝、２３ 接続用溝、２６ 短絡用溝、２７ 接続領域分断溝、２８ 接続用導電材料、２９、３０ 分離溝。
Claims (5)
- 基板（２）の一主面上に順に積層された第１電極層（２）、半導体層（４）、および第２電極層（５）を含む多層膜を含み、
前記多層膜は、直列接続された複数の光電変換セル（１０）を含むセル領域と、バイパスダイオード領域（１８）と、接続領域（１９）とを含み、
前記接続領域（１９）は、前記多層膜を貫通する第１種の溝（２７）によって第１部分接続領域と第２部分接続領域とに分断されており、
直列接続された複数の前記セルから選択された一つのセルの前記第２電極層は前記第１部分接続領域の前記第２電極層に連続しており、
前記第２部分接続領域の前記第１電極層と前記第２電極層は、前記第２電極層から前記第１電極層まで至る第２種の溝（２６）内に付与された導電材料によって短絡させられており、
前記第２部分接続領域の前記第１電極層は前記バイパスダイオードの前記第１電極層に連続しており、
前記バイパスダイオードの前記第２電極層は前記選択されたセルと異なるセルの前記第２電極層に連続している集積型薄膜光電変換モジュールを作製するための方法であって、
隣接する２つの前記セルの前記第２電極層の間または隣接する前記バイパスダイオードと前記第２部分接続領域の前記第２電極層の間の少なくとも一方間に逆バイアス電圧を印加して、前記セル中または前記バイパスダイオード中の少なくともいずれかの短絡欠陥部を除去し、
その後に、前記多層膜を貫通する前記第１種溝（２７）内に導電材（２８）を付与するステップを含むことを特徴とする集積型薄膜光電変換モジュールの作製方法。 - 前記セル領域内において各前記セルは細長い矩形の形状を有していて複数の前記セルがその短軸方向に直列接続されており、前記セル領域、前記バイパスダイオード領域、および前記接続領域の各領域間には電気的接続関係を調整するための溝が設けられており、それらの溝のいずれもが前記矩形のセルの短軸方向または長軸方向のいずれかに平行な直線状線分として形成されていることを特徴とする請求項１に記載の集積型薄膜光電変換モジュールの作製方法。
- 前記バイパスダイオードは前記セルの前記長軸方向の一方端部または両端部に隣接して設けられていることを特徴とする請求項２に記載の集積型薄膜光電変換モジュールの作製方法。
- 前記セル領域は複数の前記セルが直列接続されたセルアレイの複数を含み、複数の前記セルアレイは並列に接続されており、互いに隣接しかつ同数のセルを含む２つの前記セルアレイの間に前記バイパスダイオードが配置されていることを特徴とする請求項２に記載の集積型薄膜光電変換モジュールの作製方法。
- 前記半導体層は、タンデム型に配置された非晶質光電変換層と結晶質光電変換層を含んでいることを特徴とする請求項１から４のいずれかに記載の集積型薄膜光電変換モジュールの作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002074004A JP4201241B2 (ja) | 2001-05-17 | 2002-03-18 | 集積型薄膜光電変換モジュールの作製方法 |
| US10/146,408 US6653550B2 (en) | 2001-05-17 | 2002-05-14 | Integrated thin-film photoelectric conversion module |
| EP02010208A EP1258925B1 (en) | 2001-05-17 | 2002-05-15 | Integrated thin-film photoelectric conversion module |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-147299 | 2001-05-17 | ||
| JP2001147299 | 2001-05-17 | ||
| JP2002074004A JP4201241B2 (ja) | 2001-05-17 | 2002-03-18 | 集積型薄膜光電変換モジュールの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037280A JP2003037280A (ja) | 2003-02-07 |
| JP4201241B2 true JP4201241B2 (ja) | 2008-12-24 |
Family
ID=26615231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002074004A Expired - Fee Related JP4201241B2 (ja) | 2001-05-17 | 2002-03-18 | 集積型薄膜光電変換モジュールの作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6653550B2 (ja) |
| EP (1) | EP1258925B1 (ja) |
| JP (1) | JP4201241B2 (ja) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005032793A (ja) * | 2003-07-08 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 有機光電変換素子 |
| CN100347864C (zh) * | 2003-07-14 | 2007-11-07 | 仁宝电脑工业股份有限公司 | 光电转换薄膜、蓄电式装置及使用此种装置的显示器 |
| WO2005088726A1 (ja) * | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
| JP5081389B2 (ja) | 2006-02-23 | 2012-11-28 | 三洋電機株式会社 | 光起電力装置の製造方法 |
| EP2005474B1 (en) * | 2006-04-13 | 2019-09-04 | (CNBM) Bengbu Design & Research Institute for Glass Industry Co., Ltd. | Solar module |
| CN101421846B (zh) * | 2006-04-13 | 2011-06-15 | 壳牌可再生能源有限公司 | 太阳能电池组件 |
| KR20080021428A (ko) * | 2006-09-04 | 2008-03-07 | 엘지전자 주식회사 | 바이패스 다이오드를 포함하는 광기전력 변환장치 및 그제조방법 |
| US20080072953A1 (en) * | 2006-09-27 | 2008-03-27 | Thinsilicon Corp. | Back contact device for photovoltaic cells and method of manufacturing a back contact device |
| JP2008091674A (ja) | 2006-10-03 | 2008-04-17 | Sharp Corp | 光電変換素子の逆バイアス処理装置及び逆バイアス処理方法 |
| DE502006004401D1 (de) | 2006-12-05 | 2009-09-10 | Fraunhofer Ges Forschung | Photovoltaisches Modul und dessen Verwendung |
| WO2008150769A2 (en) * | 2007-05-31 | 2008-12-11 | Thinsilicon Corporation | Photovoltaic device and method of manufacturing photovoltaic devices |
| US20080302409A1 (en) * | 2007-06-05 | 2008-12-11 | Solar Roofing Systems, Inc., | Solar roofing tile having an electrically exposed connector |
| US8716591B2 (en) | 2007-06-20 | 2014-05-06 | Ascent Solar Technologies, Inc. | Array of monolithically integrated thin film photovoltaic cells and associated methods |
| JP4425296B2 (ja) | 2007-07-09 | 2010-03-03 | 三洋電機株式会社 | 光起電力装置 |
| JP4411338B2 (ja) * | 2007-07-13 | 2010-02-10 | シャープ株式会社 | 薄膜太陽電池モジュール |
| JPWO2009020073A1 (ja) * | 2007-08-06 | 2010-11-04 | シャープ株式会社 | 薄膜光電変換モジュールの製造方法および製造装置 |
| TWI405340B (zh) * | 2007-08-31 | 2013-08-11 | Nexpower Technology Corp | 薄膜太陽能電池與其製作方法 |
| DE102008008504A1 (de) * | 2008-02-11 | 2009-08-13 | Siemens Aktiengesellschaft | Verfahren zur Diebstahlerkennung eines PV-Moduls und zur Ausfallerkennung einer Bypassdiode eines PV-Moduls sowie dazu korrespondierender PV-Teilgenerator-Anschlusskasten, PV-Wechselrichter und dazu korrespondierende PV-Anlage |
| JP5062684B2 (ja) | 2008-02-13 | 2012-10-31 | シャープ株式会社 | 薄膜光電変換モジュールの製造方法および製造装置 |
| TWI440198B (zh) * | 2008-03-13 | 2014-06-01 | Nexpower Technology Corp | 薄膜疊層太陽能電池與其製作方法 |
| US8907204B2 (en) * | 2008-05-22 | 2014-12-09 | Kaneka Corporation | Thin film photoelectric conversion device and method for manufacturing the same |
| US20100229914A1 (en) * | 2008-06-04 | 2010-09-16 | Solexant Corp. | Solar cells with shunt resistance |
| WO2009149504A1 (en) * | 2008-06-11 | 2009-12-17 | Solar Systems Pty Ltd | A substrate for photovoltaic devices |
| JPWO2010029880A1 (ja) * | 2008-09-10 | 2012-02-02 | 三洋電機株式会社 | 光起電力装置及び光起電力装置の製造方法 |
| JP2012504350A (ja) * | 2008-09-29 | 2012-02-16 | シンシリコン・コーポレーション | 一体的に統合されたソーラーモジュール |
| KR101258889B1 (ko) * | 2008-12-19 | 2013-04-29 | 교세미 가부시키가이샤 | 태양전지 모듈 및 그 제조방법 |
| WO2010080358A2 (en) * | 2008-12-19 | 2010-07-15 | Applied Materials, Inc. | Edge film removal process for thin film solar cell applications |
| US20110000528A1 (en) * | 2009-04-28 | 2011-01-06 | Garvan Iii Anthony Nicholas Brady | Avalanche breakdown protection for high current, non-elongate solar cells with electrically conductive substrates |
| CN102272944B (zh) * | 2009-05-06 | 2013-08-14 | 薄膜硅公司 | 光伏电池和提高半导体层堆叠中的光俘获的方法 |
| US20110114156A1 (en) * | 2009-06-10 | 2011-05-19 | Thinsilicon Corporation | Photovoltaic modules having a built-in bypass diode and methods for manufacturing photovoltaic modules having a built-in bypass diode |
| US20100313942A1 (en) * | 2009-06-10 | 2010-12-16 | Thinsilicion Corporation | Photovoltaic module and method of manufacturing a photovoltaic module having multiple semiconductor layer stacks |
| US20100132759A1 (en) * | 2009-06-12 | 2010-06-03 | Renhe Jia | Cell isolation on photovoltaic modules for hot spot reduction |
| EP2429000A4 (en) | 2009-09-30 | 2016-01-27 | Lg Innotek Co Ltd | APPARATUS FOR GENERATING PHOTOVOLTAIC ENERGY |
| US8519729B2 (en) | 2010-02-10 | 2013-08-27 | Sunpower Corporation | Chucks for supporting solar cell in hot spot testing |
| JP2011086960A (ja) * | 2011-01-24 | 2011-04-28 | Mitsubishi Heavy Ind Ltd | 太陽電池パネル |
| JP2012199290A (ja) | 2011-03-18 | 2012-10-18 | Fuji Electric Co Ltd | 太陽電池モジュール |
| WO2013125397A1 (ja) * | 2012-02-20 | 2013-08-29 | 富士電機株式会社 | 太陽電池モジュール |
| JP2016001632A (ja) * | 2012-10-10 | 2016-01-07 | 三菱電機株式会社 | 集積型薄膜太陽電池モジュール |
| WO2014062850A1 (en) | 2012-10-16 | 2014-04-24 | Solexel, Inc. | Systems and methods for monolithically integrated bypass switches in photovoltaic solar cells and modules |
| US9515217B2 (en) | 2012-11-05 | 2016-12-06 | Solexel, Inc. | Monolithically isled back contact back junction solar cells |
| US20140124014A1 (en) | 2012-11-08 | 2014-05-08 | Cogenra Solar, Inc. | High efficiency configuration for solar cell string |
| US9947820B2 (en) | 2014-05-27 | 2018-04-17 | Sunpower Corporation | Shingled solar cell panel employing hidden taps |
| USD933584S1 (en) | 2012-11-08 | 2021-10-19 | Sunpower Corporation | Solar panel |
| US9780253B2 (en) | 2014-05-27 | 2017-10-03 | Sunpower Corporation | Shingled solar cell module |
| US10090430B2 (en) | 2014-05-27 | 2018-10-02 | Sunpower Corporation | System for manufacturing a shingled solar cell module |
| USD1009775S1 (en) | 2014-10-15 | 2024-01-02 | Maxeon Solar Pte. Ltd. | Solar panel |
| WO2014186300A1 (en) | 2013-05-12 | 2014-11-20 | Solexel, Inc. | Solar photovoltaic blinds and curtains for residential and commercial buildings |
| US11942561B2 (en) | 2014-05-27 | 2024-03-26 | Maxeon Solar Pte. Ltd. | Shingled solar cell module |
| US11482639B2 (en) | 2014-05-27 | 2022-10-25 | Sunpower Corporation | Shingled solar cell module |
| USD896747S1 (en) | 2014-10-15 | 2020-09-22 | Sunpower Corporation | Solar panel |
| USD933585S1 (en) | 2014-10-15 | 2021-10-19 | Sunpower Corporation | Solar panel |
| USD913210S1 (en) | 2014-10-15 | 2021-03-16 | Sunpower Corporation | Solar panel |
| USD999723S1 (en) | 2014-10-15 | 2023-09-26 | Sunpower Corporation | Solar panel |
| NL2014040B1 (en) * | 2014-12-23 | 2016-10-12 | Stichting Energieonderzoek Centrum Nederland | Method of making a curent collecting grid for solar cells. |
| US10861999B2 (en) | 2015-04-21 | 2020-12-08 | Sunpower Corporation | Shingled solar cell module comprising hidden tap interconnects |
| CN110828592B (zh) | 2015-08-18 | 2023-04-28 | 迈可晟太阳能有限公司 | 太阳能面板 |
| US10147813B2 (en) * | 2016-03-04 | 2018-12-04 | United Silicon Carbide, Inc. | Tunneling field effect transistor |
| EP3442037B1 (en) * | 2016-04-07 | 2021-02-24 | Kaneka Corporation | Method for manufacturing multijunction photoelectric conversion device |
| US10673379B2 (en) | 2016-06-08 | 2020-06-02 | Sunpower Corporation | Systems and methods for reworking shingled solar cell modules |
| US10490682B2 (en) | 2018-03-14 | 2019-11-26 | National Mechanical Group Corp. | Frame-less encapsulated photo-voltaic solar panel supporting solar cell modules encapsulated within multiple layers of optically-transparent epoxy-resin materials |
| DE102018222591A1 (de) | 2018-12-20 | 2020-06-25 | Forschungszentrum Jülich GmbH | Schaltungsanordnung zur Stromerzeugung mit serienverschalteten Solarzellen mit Bypass-Dioden |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59129478A (ja) * | 1983-01-14 | 1984-07-25 | Fuji Electric Corp Res & Dev Ltd | 直列接続型薄膜太陽電池 |
| AU580903B2 (en) * | 1986-01-29 | 1989-02-02 | Semiconductor Energy Laboratory Co. Ltd. | Method for manufacturing photoelectric conversion devices |
| US4749454A (en) * | 1986-11-17 | 1988-06-07 | Solarex Corporation | Method of removing electrical shorts and shunts from a thin-film semiconductor device |
| US5616185A (en) * | 1995-10-10 | 1997-04-01 | Hughes Aircraft Company | Solar cell with integrated bypass diode and method |
| JP3740618B2 (ja) | 1996-06-17 | 2006-02-01 | 株式会社カネカ | 太陽電池の短絡部除去方法及び該短絡部除去装置 |
| DE19803326C1 (de) * | 1998-01-29 | 1999-06-17 | Phototronics Solartechnik Gmbh | Solarmodul in integrierter Dünnschichttechnik |
| JP4117746B2 (ja) * | 1998-08-24 | 2008-07-16 | シャープ株式会社 | 太陽光発電用電力変換装置 |
| ATE240589T1 (de) * | 1999-03-25 | 2003-05-15 | Kaneka Corp | Verfahren zum herstellen von dünnschicht- solarzellen-modulen |
| AU766466B2 (en) * | 1999-05-14 | 2003-10-16 | Kaneka Corporation | Reverse biasing apparatus for solar battery module |
| US6274804B1 (en) * | 1999-07-28 | 2001-08-14 | Angewandte Solarenergie - Ase Gmbh | Thin-film solar module |
| DE29923380U1 (de) * | 1999-07-28 | 2000-08-03 | Angewandte Solarenergie - ASE GmbH, 63755 Alzenau | Solarmodul in integrierter Dünnschichttechnik |
| JP4053193B2 (ja) | 1999-08-25 | 2008-02-27 | 株式会社カネカ | 薄膜光電変換モジュール |
| JP2001119058A (ja) | 1999-10-22 | 2001-04-27 | Kanegafuchi Chem Ind Co Ltd | 端子ボックス及びその組立方法 |
-
2002
- 2002-03-18 JP JP2002074004A patent/JP4201241B2/ja not_active Expired - Fee Related
- 2002-05-14 US US10/146,408 patent/US6653550B2/en not_active Expired - Fee Related
- 2002-05-15 EP EP02010208A patent/EP1258925B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1258925B1 (en) | 2011-07-27 |
| JP2003037280A (ja) | 2003-02-07 |
| EP1258925A3 (en) | 2007-03-21 |
| US6653550B2 (en) | 2003-11-25 |
| EP1258925A2 (en) | 2002-11-20 |
| US20030000565A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4201241B2 (ja) | 集積型薄膜光電変換モジュールの作製方法 | |
| US6288323B1 (en) | Thin film photoelectric conversion module and method of manufacturing the same | |
| EP0631328B1 (en) | Solar cell module having heat-fused portion to improve moisture resistance | |
| US5259891A (en) | Integrated type solar battery | |
| US9252306B2 (en) | Multilayer thin-film photoelectric converter and its manufacturing method | |
| US4726849A (en) | Photovoltaic device and a method of manufacturing thereof | |
| US4808242A (en) | Photovoltaic device and a method of manufacturing thereof | |
| US20110000521A1 (en) | Thin film solar cell and method for manufacturing the same | |
| JPH0472392B2 (ja) | ||
| JP4053193B2 (ja) | 薄膜光電変換モジュール | |
| US10790402B2 (en) | Degradation-resistant photovoltaic devices | |
| JP2002373997A (ja) | 集積型ハイブリッド薄膜光電変換モジュール | |
| TW201104888A (en) | Solar battery module and method for manufacturing the same | |
| JP4579436B2 (ja) | 薄膜光電変換モジュール | |
| JP4272320B2 (ja) | 薄膜光電変換モジュールの欠陥修復方法及び薄膜光電変換モジュールの製造方法 | |
| KR101120100B1 (ko) | 박막태양전지모듈 및 그 제조방법과 모듈 상호간의 연결방법 | |
| JP6554230B2 (ja) | 多接合光電変換装置の製造方法 | |
| JP3246732B2 (ja) | 薄膜光電変換モジュール及びその製造方法 | |
| JP2001068696A (ja) | 薄膜光電変換モジュール | |
| JP4308387B2 (ja) | 薄膜光電変換モジュールの欠陥修復方法及び薄膜光電変換モジュールの製造方法 | |
| KR20120057127A (ko) | 레이저 장비 및 이를 포함하는 태양 전지 모듈의 제조 방법 | |
| JP2001085720A (ja) | 薄膜光電変換モジュール及びその製造方法 | |
| JP2004311970A (ja) | 積層型光起電力素子 | |
| JP2001085709A (ja) | 薄膜光電変換モジュール | |
| Vijh | Triple junction amorphous silicon based flexible photovoltaic submodules on polyimide substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080813 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080912 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080917 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080917 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081003 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4201241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |