JP4404521B2 - 多層型薄膜光電変換素子およびその製造方法 - Google Patents
多層型薄膜光電変換素子およびその製造方法 Download PDFInfo
- Publication number
- JP4404521B2 JP4404521B2 JP2002158235A JP2002158235A JP4404521B2 JP 4404521 B2 JP4404521 B2 JP 4404521B2 JP 2002158235 A JP2002158235 A JP 2002158235A JP 2002158235 A JP2002158235 A JP 2002158235A JP 4404521 B2 JP4404521 B2 JP 4404521B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- layer
- amorphous
- photoactive layer
- conversion unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Description
【０００１】
【発明の属する技術分野】
本発明は、非晶質Si太陽電池などの多層型薄膜光電変換素子およびその製造方法に関する。
【０００２】
【従来技術とその課題】
次世代民生用太陽電池の主力として大いに期待される薄膜Si系太陽電池の高効率化開発が国内外で活発に行われている。とりわけ、非晶質Si系太陽電池に関する研究開発の長年にわたる課題は、初期変換効率の向上と光劣化の抑制である。前者については光学的禁制帯幅の異なる複数の半導体層を積層し、各々の光電変換ユニットの低感度波長領域を相互に補完することにより、広い波長領域にわたって入射光を効率よく吸収させる工夫が試みられている。また、後者については、非晶質Siについて例を挙げれば、膜中水素結合モードのSi-H/Si-H2比の改善や、CNパッシベーション処理によるダングリングボンドサイトの不活性化などが検討されている。
【０００３】
ここで、前述の各光電変換ユニットの光活性層の光学的禁制帯幅を変化させる例としては、3層タンデム構造において、中間に位置する光電変換層の光学的禁制帯幅を他のそれよりも小さくするといった手法が挙げられる(特開平９−２６０６９８号等を参照)。しかしながら、３層形成であるために生産性、コスト面で問題を有する上、各層での発生電流をマッチングさせるための膜厚制御が困難である。
【０００４】
また、他には光入射側に位置する第ｍ（１≦ｍ）セルのｉ層の光学的禁制帯幅を、前記第ｍセルの光入射側と反対側に位置する第ｍ＋１セルのｉ層の光学的禁制帯幅よりも広く保ち、かつ前記第ｍセルのｉ層の膜中水素濃度を前記第ｍ＋１セルのｉ層の膜中水素濃度よりも低くした例が挙げられる(特開平４−２９９５７７号等を参照)。しかしながら、上記の条件を満たすにはｉ層の形成材料として非晶質Siの他に非晶質SiGe等を用いねばならず、結果として生産コストが増大するという問題が生じる。また、非晶質Siのみを用いる場合にも、光学的禁制帯幅制御のために高水素希釈率条件での低速製膜や、水素プラズマ処理等を行う必要があるため、生産性に問題が生じる。例えば11th International Photovoltaic Science and Engineering Conference(1999) 予稿集P807等にも、狭ギャップ化に関する報告がなされているが、プラズマCVD法によって高速製膜される非晶質Siの光学的禁制帯幅は1.7eV以上であり、高速製膜条件において光学的禁制帯幅を適宜に制御することが極めて困難であった。
また、これら従来技術において、受光面側光電変換ユニットに在る光活性層は裏面側光電変換ユニットに在る光活性層に対して、光学的禁制帯幅が大きく、且つ、膜中水素量が少ないものであったたが、両光活性層の電流バランスを考慮すると、裏面側光電変換ユニットに在る光活性層の厚みを大きくしなければならなかった。その結果、光劣化率が増大するという問題があった。
【０００５】
また、他の従来技術として、受光面側光電変換ユニットに在る光活性層と裏面側光電変換ユニットに在る光活性層をそれぞれプラズマＣＶＤ法による非晶質Ｓｉ層と微結晶Ｓｉ層としたタンデム型の多層型薄膜光電変換素子があったが、この従来技術では、裏面側光電変換ユニットの光活性層は、膜中水素量が非常に少ない一方、光学的禁制帯幅は膜中１．１ｅＶ程度と非常に小さく、そのため、両光活性層の電流バランスを考慮すると、裏面側光電変換ユニットに在る光活性層の厚みを大きくしなければならなかった。その結果、光劣化率が増大するという問題があった。
【０００６】
以上のような従来技術の課題に鑑み、本発明は上記の問題点を解消し、光劣化率を抑えるとともに、生産性に優れた高効率多層型薄膜光電変換素子の製造を可能とすることを目的とする。
【００１１】
本発明の製法は、少なくとも表面に微細な凹凸形状を有する基板、光活性層を有する受光面側光電変換ユニット、および光活性層と該光活性層と接するように挟み込む一対の非晶質層とを有する裏面側光電変換ユニットの順番で構成される多層型薄膜光電変換素子の製造方法であって、前記受光面側光電変換ユニットの光活性層をプラズマＣＶＤ法により形成する工程、および前記裏面側光電変換ユニットに在る、それぞれ一方または他方の導電型を有する前記一対の非晶質層をプラズマＣＶＤ法により形成するとともに、前記裏面側光電変換ユニットの光活性層を、該光活性層の膜中水素量が１〜５原子％となるように、触媒ＣＶＤ法により形成する工程を包含することを特徴とする。かかる方法によれば、高効率の多層型薄膜光電変換素子を生産性良く製造することができる。
【００１２】
【発明の実施の形態】
以下、各請求項に係る発明の実施形態を詳細に説明する。
図1に示す多層型薄膜光電変換素子Ｓ１は、スーパーストレート型のタンデム素子である。構成は、透光性基板1、透明電極２、p型の非晶質Si層3、ｐ型もしくはi型の非晶質Si光活性層4、n型の非晶質Si層5（非晶質 Si 層３、４、５合わせて受光側光電変換ユニットを構成する。）、p型の結晶質Si層６、ｐ型もしくはi型の非晶質Si光活性層７、n型の非晶質Si層８（非晶質 Si 層６、７、８合わせて裏面側光電変換ユニットを構成する。）及び裏面電極９を順次積層して成る。同図中の１０は透明電極２の上面に形成された取り出し電極である。なお、非晶質Si層3と非晶質Si層5、および非晶質Si層６と非晶質Si層８の導電型はそれぞれ反転してもよい。また、非晶質Si層８については短絡電流を上昇させる目的で結晶質Siとする場合もある。
【００１３】
上記多層型薄膜光電変換素子Ｓ１を得るには、少なくとも基板、複数の電極層、受光面側光電変換ユニット、および裏面側光電変換ユニットから構成され、これら受光面側光電変換ユニット、および裏面側光電変換ユニットに在る非晶質Ｓｉ光活性層４，７がそれぞれ１．７〜１．９ｅＶ、１．５〜１．７ｅＶの光学的禁制帯幅が有する非晶質Ｓｉ層であり、且つ、前記裏面側光電変換ユニットに在る非晶質Ｓｉ光活性層７の膜中水素量が、前記受光面側光電変換ユニットに在る非晶質Ｓｉ光活性層４の膜中水素量より少ない構成であることを特徴とする。そして、かかる構成により、裏面側光電変換ユニットに在る光活性層７の厚みを大きくしなくても両光活性層の電流バランスをとることができ、その結果、光劣化率を抑えることができる。
【００１４】
このような多層型薄膜光電変換素子Ｓ１を得るには、まず、ガラス基板に透明電極となる金属酸化物層をMOCVD法または熱CVD法等の手法により形成する。このとき、透明電極形成前にRIE処理またはブラスト処理等の方法によりガラス基板などの透明性基板１の表面（前記受光面側光電変換ユニットおよび前記裏面側光電変換ユニットを設ける側の表面）に微細な凹凸構造を形成しておくことが望ましい。これにより、入射光が上記凹凸部により散乱されて、光活性層内での実効的光路長が増大するため、後述するように非晶質Si光活性層４および非晶質Si光活性層７の膜厚を薄くした場合においても、充分な光電流を得ることができる。
【００１５】
なお、前記微細な凹凸は、その基板に対して鉛直な方向の任意断面における凹凸部の平均傾斜角が約５〜１０°で、ピッチは０．１〜1μｍ程度の範囲内であることが好ましい。前記傾斜角が上記範囲以下の場合や、前記ピッチが上記範囲以上の場合には充分な光散乱効果が得られないために短絡電流値の大幅な増加が見込めない。逆に、前記傾斜角が上記範囲以上の場合や、前記ピッチが上記範囲以下の場合には、同凹凸構造上に形成されるSi膜に構造欠陥が生じて膜品質が低下したり、電気的リークが誘発される恐れがある。
【００１６】
また、前記微細な凹凸は、十点平均粗さ（Ｒｚ）が０．０５μｍ〜０．５μｍであることが好ましい。この範囲未満では、入射光散乱が不十分となる恐れがあり、他方、範囲を超えると、透明性基板１の機械的特性や電気的特性が劣化する恐れがある。
【００１７】
次に、導電型決定元素を高濃度にドープしたワイドギャップを有するp型の非晶質Si層３を前記透明電極2上に形成する。具体的には、プラズマCVD法、スパッタリング法等の薄膜形成技術にて膜厚１０ｎｍ程度で形成する。非晶質Si層３は非晶質SiC層と置き換えてもよい。
【００１８】
次に、前記非晶質Si層３上にこれと同一導電型（すなわちｐ型）もしくはｉ型のSi光活性層４となる非晶質Si層を、プラズマCVD法等によって形成する。このとき、例えば励起周波数１３．５６MHzのプラズマCVD法を用いて、SiH4/H2流量を１０/３０sccm、基板温度を１５０℃〜２５０℃、RF投入電力を０．０５〜０．１W/cm2、成膜圧力を１００Pa程度とすると、光学的禁制帯幅が１．７〜１．９eVなる非晶質Siが得られる。また、膜中水素量は５〜１５原子％程度であり、上記の範囲未満の場合には欠陥密度が上昇し、範囲を超えると光安定性が低下する。
【００１９】
Si光活性層４の膜厚は、０．２μm以下で形成することが望ましく、上記範囲を超える場合には同部での光劣化率の増大が顕著となる他、充分な内部電界を形成するために非晶質Si層３および非晶質Si層５の膜厚を増大させねばならず、結果としてSi光活性層７での光電流の発生量が減少し、全体的な素子特性も低下する。
【００２０】
次いでSi光活性層４上に非晶質Si層３とは反対の導電型（すなわちｎ型）の非晶質Si層５をプラズマCVD法やスパッタ法等の真空製膜法により厚さ２０ｎｍ以下に形成する。
その後、非晶質Si層５上にこれと反対の導電型（すなわちｐ型）の非晶質Si層６をプラズマCVD法等によって厚さ２０ｎｍ以下に形成する。
次に、前記非晶質Si層６上にこれと同一導電型（すなわちｐ型）もしくはｉ型の非晶質Si光活性層７を、触媒CVD法等により形成する。例えば触媒CVD法を用いて、SiH4/H2流量を２０/２０sccm、基板温度を３００℃〜３５０℃、Ta（タンタル）触媒体温度を１６００〜１７００℃、触媒体―基板間距離を４〜６cm、成膜圧力を０．５Pa程度とすると、光学的禁制帯幅が１．５〜１．７eVなる非晶質Siが得られる。また、膜中含有水素量は１〜５原子％程度であり、一般にプラズマCVD法によって形成される非晶質Siのそれと比して小さい。従って、光照射によって同部に誘起される準安定のESR中心(欠陥)密度が減少し、素子特性の劣化が抑制される。
【００２１】
図2に触媒CVD法により高速製膜した非晶質Si膜の膜中水素量および光学的禁制帯幅の関係を示す。膜中水素量の制御は主にSiH4/H2流量比および基板温度を変化させることにより行うことができる。ちなみに、図中の膜中水素量はフーリエ変換赤外吸収分光スペクトルの630cm-1近傍に出現するSi-H結合のwaggingモードに起因する信号強度より算出した。また、光学的禁制帯幅は分光光度計より得られた吸収係数よりTaucプロットを用いて算出した。
【００２２】
Si光活性層７の膜厚は、０．２μm以下で形成することが望ましく、上記範囲を超える場合には同部での光劣化率が増大するという問題が生じる。また、電流バランスを考慮すると、実際にはSi光活性層７の膜厚はSi光活性層４の膜厚よりは大きくする必要があるが、膜中含有水素量はSi光活性層７の方が少ないために、膜厚を小さくしても構わない。すなわち、膜厚を小さくしても、両光電変換ユニットの電流バランスがとれ、光劣化率はほぼ同等となり、且つ、光劣化が抑制される。
【００２３】
上記光学的禁制帯幅および膜中含有水素量の制御は、主としてSiH4/H2流量比と基板温度を変化させることにより行うことが可能である。
【００２４】
次に、非晶質Si光活性層７上に非晶質Si層６と反対の導電型（すなわちｎ型）の非晶質Si層８をプラズマCVD法等によって厚さ３０ｎｍ以下に形成する。
次に、裏面電極９を電子ビーム蒸着法、スパッタリング法等の真空製膜法によりシート抵抗が１Ω／□程度以下となるように適当な膜厚に堆積する。具体的には、Ａｇ膜を１μｍ程度成膜するとシート抵抗０．１Ω／□以下が実現される。この際、非晶質Si層８およびＡｇ膜の間に透明導電膜などのバッファ層を介在させてもよい。また、Ａｇ膜は他の工程で問題のない限り他の金属等に置き換えてもよい。
【００２５】
裏取り出し電極１０については、透明電極２上に真空製膜技術、プリント及び焼成技術、さらにメッキ技術等を用いて形成することができる。
【００２６】
以上、本発明の実施形態を例示したが、本発明は上記実施形態に限定されるものではなく、発明の目的を逸脱しない限り任意の形態とすることができる。
【００２７】
なお、以上ではスーパーストレート型タンデム素子について説明したが、サブストレート型の素子などにおいても同様の効果が得られる。
【００２８】
【発明の効果】
以上のように、本発明によれば、受光面側光電変換ユニットに在る光活性層が１．７〜１．９ｅＶの光学的禁制帯幅を有する非晶質Ｓｉ層であり、裏面側光電変換ユニットに在る光活性層が１．５〜１．７ｅＶの光学的禁制帯幅を有する非晶質Ｓｉ層であるとともに、前記裏面側光電変換ユニットに在る光活性層の膜中水素量が、前記受光面側光電変換ユニットに在る光活性層の膜中水素量より少ない構成とすることで、裏面側光電変換ユニットに在る光活性層の厚みを大きくしなくても両光活性層の電流バランスをとることができ、その結果、光劣化率を抑えることができる。
【００２９】
かかる構成において、前記受光面側光電変換ユニットの光活性層の膜厚を０．２μm以下とすることで、同部での光劣化率が増大することを防ぐことができる。
【００３０】
また、前記裏面側光電変換ユニットの光活性層の膜厚を０．２μm以下とすることで、同部での光劣化率が増大するのを防ぐことができる。
【００３１】
また、前記裏面側光電変換ユニットの光活性層の膜中水素量を１〜５原子％とすることで、光照射によって同部に誘起される準安定のＥＳＲ中心（欠陥）密度が減少し、素子特性の劣化が抑制できる。
【００３２】
また、前記透光性基板の表面に微細な凹凸形状を有することで、光活性層の厚みを小さくしても、充分な光電流を得ることができる。
次に、本発明の製造方法によれば、前記受光面側光電変換ユニットおよび裏面側光電変換ユニットに在る光活性層は、それぞれ１．７〜１．９ｅＶ、１．５〜１．７ｅＶの光学的禁制帯幅が有する非晶質Ｓｉ層であり、且つ、前記裏面側光電変換ユニットに在る光活性層の膜中水素量が、前記受光面側光電変換ユニットに在る光活性層の膜中水素量より少ない構成とするために、受光面側光電変換ユニットに在る光活性層をプラズマＣＶＤ法で形成するとともに、裏面側光電変換ユニットの光活性層を触媒CVD法により形成することにより、特性劣化率の小さい高効率多層型薄膜光電変換素子を生産性良く製造することが可能となる。
【図面の簡単な説明】
【図１】本実施形態の多層型薄膜光電変換素子の層構成図である。
【図２】触媒CVD法により高速製膜した非晶質Si膜の膜中水素量および光学的禁制帯幅の関係を示すプロット図である。
【符号の説明】
Ｓ１・・多層型薄膜光電変換素子：１・・透光性基板：２・・透明電極：３、５、６、８・・非晶質Ｓｉ層：４、７・・光活性層：３、４、５・・受光面側光電変換ユニット：６、７、８・・裏面側光電変換ユニット：９・・裏面電極：１０・・取り出し電極
【発明の属する技術分野】
本発明は、非晶質Si太陽電池などの多層型薄膜光電変換素子およびその製造方法に関する。
【０００２】
【従来技術とその課題】
次世代民生用太陽電池の主力として大いに期待される薄膜Si系太陽電池の高効率化開発が国内外で活発に行われている。とりわけ、非晶質Si系太陽電池に関する研究開発の長年にわたる課題は、初期変換効率の向上と光劣化の抑制である。前者については光学的禁制帯幅の異なる複数の半導体層を積層し、各々の光電変換ユニットの低感度波長領域を相互に補完することにより、広い波長領域にわたって入射光を効率よく吸収させる工夫が試みられている。また、後者については、非晶質Siについて例を挙げれば、膜中水素結合モードのSi-H/Si-H2比の改善や、CNパッシベーション処理によるダングリングボンドサイトの不活性化などが検討されている。
【０００３】
ここで、前述の各光電変換ユニットの光活性層の光学的禁制帯幅を変化させる例としては、3層タンデム構造において、中間に位置する光電変換層の光学的禁制帯幅を他のそれよりも小さくするといった手法が挙げられる(特開平９−２６０６９８号等を参照)。しかしながら、３層形成であるために生産性、コスト面で問題を有する上、各層での発生電流をマッチングさせるための膜厚制御が困難である。
【０００４】
また、他には光入射側に位置する第ｍ（１≦ｍ）セルのｉ層の光学的禁制帯幅を、前記第ｍセルの光入射側と反対側に位置する第ｍ＋１セルのｉ層の光学的禁制帯幅よりも広く保ち、かつ前記第ｍセルのｉ層の膜中水素濃度を前記第ｍ＋１セルのｉ層の膜中水素濃度よりも低くした例が挙げられる(特開平４−２９９５７７号等を参照)。しかしながら、上記の条件を満たすにはｉ層の形成材料として非晶質Siの他に非晶質SiGe等を用いねばならず、結果として生産コストが増大するという問題が生じる。また、非晶質Siのみを用いる場合にも、光学的禁制帯幅制御のために高水素希釈率条件での低速製膜や、水素プラズマ処理等を行う必要があるため、生産性に問題が生じる。例えば11th International Photovoltaic Science and Engineering Conference(1999) 予稿集P807等にも、狭ギャップ化に関する報告がなされているが、プラズマCVD法によって高速製膜される非晶質Siの光学的禁制帯幅は1.7eV以上であり、高速製膜条件において光学的禁制帯幅を適宜に制御することが極めて困難であった。
また、これら従来技術において、受光面側光電変換ユニットに在る光活性層は裏面側光電変換ユニットに在る光活性層に対して、光学的禁制帯幅が大きく、且つ、膜中水素量が少ないものであったたが、両光活性層の電流バランスを考慮すると、裏面側光電変換ユニットに在る光活性層の厚みを大きくしなければならなかった。その結果、光劣化率が増大するという問題があった。
【０００５】
また、他の従来技術として、受光面側光電変換ユニットに在る光活性層と裏面側光電変換ユニットに在る光活性層をそれぞれプラズマＣＶＤ法による非晶質Ｓｉ層と微結晶Ｓｉ層としたタンデム型の多層型薄膜光電変換素子があったが、この従来技術では、裏面側光電変換ユニットの光活性層は、膜中水素量が非常に少ない一方、光学的禁制帯幅は膜中１．１ｅＶ程度と非常に小さく、そのため、両光活性層の電流バランスを考慮すると、裏面側光電変換ユニットに在る光活性層の厚みを大きくしなければならなかった。その結果、光劣化率が増大するという問題があった。
【０００６】
以上のような従来技術の課題に鑑み、本発明は上記の問題点を解消し、光劣化率を抑えるとともに、生産性に優れた高効率多層型薄膜光電変換素子の製造を可能とすることを目的とする。
【００１１】
本発明の製法は、少なくとも表面に微細な凹凸形状を有する基板、光活性層を有する受光面側光電変換ユニット、および光活性層と該光活性層と接するように挟み込む一対の非晶質層とを有する裏面側光電変換ユニットの順番で構成される多層型薄膜光電変換素子の製造方法であって、前記受光面側光電変換ユニットの光活性層をプラズマＣＶＤ法により形成する工程、および前記裏面側光電変換ユニットに在る、それぞれ一方または他方の導電型を有する前記一対の非晶質層をプラズマＣＶＤ法により形成するとともに、前記裏面側光電変換ユニットの光活性層を、該光活性層の膜中水素量が１〜５原子％となるように、触媒ＣＶＤ法により形成する工程を包含することを特徴とする。かかる方法によれば、高効率の多層型薄膜光電変換素子を生産性良く製造することができる。
【００１２】
【発明の実施の形態】
以下、各請求項に係る発明の実施形態を詳細に説明する。
図1に示す多層型薄膜光電変換素子Ｓ１は、スーパーストレート型のタンデム素子である。構成は、透光性基板1、透明電極２、p型の非晶質Si層3、ｐ型もしくはi型の非晶質Si光活性層4、n型の非晶質Si層5（非晶質 Si 層３、４、５合わせて受光側光電変換ユニットを構成する。）、p型の結晶質Si層６、ｐ型もしくはi型の非晶質Si光活性層７、n型の非晶質Si層８（非晶質 Si 層６、７、８合わせて裏面側光電変換ユニットを構成する。）及び裏面電極９を順次積層して成る。同図中の１０は透明電極２の上面に形成された取り出し電極である。なお、非晶質Si層3と非晶質Si層5、および非晶質Si層６と非晶質Si層８の導電型はそれぞれ反転してもよい。また、非晶質Si層８については短絡電流を上昇させる目的で結晶質Siとする場合もある。
【００１３】
上記多層型薄膜光電変換素子Ｓ１を得るには、少なくとも基板、複数の電極層、受光面側光電変換ユニット、および裏面側光電変換ユニットから構成され、これら受光面側光電変換ユニット、および裏面側光電変換ユニットに在る非晶質Ｓｉ光活性層４，７がそれぞれ１．７〜１．９ｅＶ、１．５〜１．７ｅＶの光学的禁制帯幅が有する非晶質Ｓｉ層であり、且つ、前記裏面側光電変換ユニットに在る非晶質Ｓｉ光活性層７の膜中水素量が、前記受光面側光電変換ユニットに在る非晶質Ｓｉ光活性層４の膜中水素量より少ない構成であることを特徴とする。そして、かかる構成により、裏面側光電変換ユニットに在る光活性層７の厚みを大きくしなくても両光活性層の電流バランスをとることができ、その結果、光劣化率を抑えることができる。
【００１４】
このような多層型薄膜光電変換素子Ｓ１を得るには、まず、ガラス基板に透明電極となる金属酸化物層をMOCVD法または熱CVD法等の手法により形成する。このとき、透明電極形成前にRIE処理またはブラスト処理等の方法によりガラス基板などの透明性基板１の表面（前記受光面側光電変換ユニットおよび前記裏面側光電変換ユニットを設ける側の表面）に微細な凹凸構造を形成しておくことが望ましい。これにより、入射光が上記凹凸部により散乱されて、光活性層内での実効的光路長が増大するため、後述するように非晶質Si光活性層４および非晶質Si光活性層７の膜厚を薄くした場合においても、充分な光電流を得ることができる。
【００１５】
なお、前記微細な凹凸は、その基板に対して鉛直な方向の任意断面における凹凸部の平均傾斜角が約５〜１０°で、ピッチは０．１〜1μｍ程度の範囲内であることが好ましい。前記傾斜角が上記範囲以下の場合や、前記ピッチが上記範囲以上の場合には充分な光散乱効果が得られないために短絡電流値の大幅な増加が見込めない。逆に、前記傾斜角が上記範囲以上の場合や、前記ピッチが上記範囲以下の場合には、同凹凸構造上に形成されるSi膜に構造欠陥が生じて膜品質が低下したり、電気的リークが誘発される恐れがある。
【００１６】
また、前記微細な凹凸は、十点平均粗さ（Ｒｚ）が０．０５μｍ〜０．５μｍであることが好ましい。この範囲未満では、入射光散乱が不十分となる恐れがあり、他方、範囲を超えると、透明性基板１の機械的特性や電気的特性が劣化する恐れがある。
【００１７】
次に、導電型決定元素を高濃度にドープしたワイドギャップを有するp型の非晶質Si層３を前記透明電極2上に形成する。具体的には、プラズマCVD法、スパッタリング法等の薄膜形成技術にて膜厚１０ｎｍ程度で形成する。非晶質Si層３は非晶質SiC層と置き換えてもよい。
【００１８】
次に、前記非晶質Si層３上にこれと同一導電型（すなわちｐ型）もしくはｉ型のSi光活性層４となる非晶質Si層を、プラズマCVD法等によって形成する。このとき、例えば励起周波数１３．５６MHzのプラズマCVD法を用いて、SiH4/H2流量を１０/３０sccm、基板温度を１５０℃〜２５０℃、RF投入電力を０．０５〜０．１W/cm2、成膜圧力を１００Pa程度とすると、光学的禁制帯幅が１．７〜１．９eVなる非晶質Siが得られる。また、膜中水素量は５〜１５原子％程度であり、上記の範囲未満の場合には欠陥密度が上昇し、範囲を超えると光安定性が低下する。
【００１９】
Si光活性層４の膜厚は、０．２μm以下で形成することが望ましく、上記範囲を超える場合には同部での光劣化率の増大が顕著となる他、充分な内部電界を形成するために非晶質Si層３および非晶質Si層５の膜厚を増大させねばならず、結果としてSi光活性層７での光電流の発生量が減少し、全体的な素子特性も低下する。
【００２０】
次いでSi光活性層４上に非晶質Si層３とは反対の導電型（すなわちｎ型）の非晶質Si層５をプラズマCVD法やスパッタ法等の真空製膜法により厚さ２０ｎｍ以下に形成する。
その後、非晶質Si層５上にこれと反対の導電型（すなわちｐ型）の非晶質Si層６をプラズマCVD法等によって厚さ２０ｎｍ以下に形成する。
次に、前記非晶質Si層６上にこれと同一導電型（すなわちｐ型）もしくはｉ型の非晶質Si光活性層７を、触媒CVD法等により形成する。例えば触媒CVD法を用いて、SiH4/H2流量を２０/２０sccm、基板温度を３００℃〜３５０℃、Ta（タンタル）触媒体温度を１６００〜１７００℃、触媒体―基板間距離を４〜６cm、成膜圧力を０．５Pa程度とすると、光学的禁制帯幅が１．５〜１．７eVなる非晶質Siが得られる。また、膜中含有水素量は１〜５原子％程度であり、一般にプラズマCVD法によって形成される非晶質Siのそれと比して小さい。従って、光照射によって同部に誘起される準安定のESR中心(欠陥)密度が減少し、素子特性の劣化が抑制される。
【００２１】
図2に触媒CVD法により高速製膜した非晶質Si膜の膜中水素量および光学的禁制帯幅の関係を示す。膜中水素量の制御は主にSiH4/H2流量比および基板温度を変化させることにより行うことができる。ちなみに、図中の膜中水素量はフーリエ変換赤外吸収分光スペクトルの630cm-1近傍に出現するSi-H結合のwaggingモードに起因する信号強度より算出した。また、光学的禁制帯幅は分光光度計より得られた吸収係数よりTaucプロットを用いて算出した。
【００２２】
Si光活性層７の膜厚は、０．２μm以下で形成することが望ましく、上記範囲を超える場合には同部での光劣化率が増大するという問題が生じる。また、電流バランスを考慮すると、実際にはSi光活性層７の膜厚はSi光活性層４の膜厚よりは大きくする必要があるが、膜中含有水素量はSi光活性層７の方が少ないために、膜厚を小さくしても構わない。すなわち、膜厚を小さくしても、両光電変換ユニットの電流バランスがとれ、光劣化率はほぼ同等となり、且つ、光劣化が抑制される。
【００２３】
上記光学的禁制帯幅および膜中含有水素量の制御は、主としてSiH4/H2流量比と基板温度を変化させることにより行うことが可能である。
【００２４】
次に、非晶質Si光活性層７上に非晶質Si層６と反対の導電型（すなわちｎ型）の非晶質Si層８をプラズマCVD法等によって厚さ３０ｎｍ以下に形成する。
次に、裏面電極９を電子ビーム蒸着法、スパッタリング法等の真空製膜法によりシート抵抗が１Ω／□程度以下となるように適当な膜厚に堆積する。具体的には、Ａｇ膜を１μｍ程度成膜するとシート抵抗０．１Ω／□以下が実現される。この際、非晶質Si層８およびＡｇ膜の間に透明導電膜などのバッファ層を介在させてもよい。また、Ａｇ膜は他の工程で問題のない限り他の金属等に置き換えてもよい。
【００２５】
裏取り出し電極１０については、透明電極２上に真空製膜技術、プリント及び焼成技術、さらにメッキ技術等を用いて形成することができる。
【００２６】
以上、本発明の実施形態を例示したが、本発明は上記実施形態に限定されるものではなく、発明の目的を逸脱しない限り任意の形態とすることができる。
【００２７】
なお、以上ではスーパーストレート型タンデム素子について説明したが、サブストレート型の素子などにおいても同様の効果が得られる。
【００２８】
【発明の効果】
以上のように、本発明によれば、受光面側光電変換ユニットに在る光活性層が１．７〜１．９ｅＶの光学的禁制帯幅を有する非晶質Ｓｉ層であり、裏面側光電変換ユニットに在る光活性層が１．５〜１．７ｅＶの光学的禁制帯幅を有する非晶質Ｓｉ層であるとともに、前記裏面側光電変換ユニットに在る光活性層の膜中水素量が、前記受光面側光電変換ユニットに在る光活性層の膜中水素量より少ない構成とすることで、裏面側光電変換ユニットに在る光活性層の厚みを大きくしなくても両光活性層の電流バランスをとることができ、その結果、光劣化率を抑えることができる。
【００２９】
かかる構成において、前記受光面側光電変換ユニットの光活性層の膜厚を０．２μm以下とすることで、同部での光劣化率が増大することを防ぐことができる。
【００３０】
また、前記裏面側光電変換ユニットの光活性層の膜厚を０．２μm以下とすることで、同部での光劣化率が増大するのを防ぐことができる。
【００３１】
また、前記裏面側光電変換ユニットの光活性層の膜中水素量を１〜５原子％とすることで、光照射によって同部に誘起される準安定のＥＳＲ中心（欠陥）密度が減少し、素子特性の劣化が抑制できる。
【００３２】
また、前記透光性基板の表面に微細な凹凸形状を有することで、光活性層の厚みを小さくしても、充分な光電流を得ることができる。
次に、本発明の製造方法によれば、前記受光面側光電変換ユニットおよび裏面側光電変換ユニットに在る光活性層は、それぞれ１．７〜１．９ｅＶ、１．５〜１．７ｅＶの光学的禁制帯幅が有する非晶質Ｓｉ層であり、且つ、前記裏面側光電変換ユニットに在る光活性層の膜中水素量が、前記受光面側光電変換ユニットに在る光活性層の膜中水素量より少ない構成とするために、受光面側光電変換ユニットに在る光活性層をプラズマＣＶＤ法で形成するとともに、裏面側光電変換ユニットの光活性層を触媒CVD法により形成することにより、特性劣化率の小さい高効率多層型薄膜光電変換素子を生産性良く製造することが可能となる。
【図面の簡単な説明】
【図１】本実施形態の多層型薄膜光電変換素子の層構成図である。
【図２】触媒CVD法により高速製膜した非晶質Si膜の膜中水素量および光学的禁制帯幅の関係を示すプロット図である。
【符号の説明】
Ｓ１・・多層型薄膜光電変換素子：１・・透光性基板：２・・透明電極：３、５、６、８・・非晶質Ｓｉ層：４、７・・光活性層：３、４、５・・受光面側光電変換ユニット：６、７、８・・裏面側光電変換ユニット：９・・裏面電極：１０・・取り出し電極
Claims (1)
- 少なくとも表面に微細な凹凸形状を有する基板、光活性層を有する受光面側光電変換ユニット、および光活性層と該光活性層と接するように挟み込む一対の非晶質層とを有する裏面側光電変換ユニットの順番で構成される多層型薄膜光電変換素子の製造方法であって、
前記受光面側光電変換ユニットの光活性層をプラズマＣＶＤ法により形成する工程、および前記裏面側光電変換ユニットに在る、それぞれ一方または他方の導電型を有する前記一対の非晶質層をプラズマＣＶＤ法により形成するとともに、前記裏面側光電変換ユニットの光活性層を、該光活性層の膜中水素量が１〜５原子％となるように、触媒ＣＶＤ法により形成する工程を包含することを特徴とする多層型薄膜光電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158235A JP4404521B2 (ja) | 2002-05-30 | 2002-05-30 | 多層型薄膜光電変換素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158235A JP4404521B2 (ja) | 2002-05-30 | 2002-05-30 | 多層型薄膜光電変換素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347566A JP2003347566A (ja) | 2003-12-05 |
| JP4404521B2 true JP4404521B2 (ja) | 2010-01-27 |
Family
ID=29773662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002158235A Expired - Fee Related JP4404521B2 (ja) | 2002-05-30 | 2002-05-30 | 多層型薄膜光電変換素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4404521B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2441095A4 (en) * | 2009-06-10 | 2013-07-03 | Thinsilicon Corp | PV MODULES AND METHOD FOR PRODUCING PV MODULES WITH TANDEM SEMICONDUCTOR LAYERING PLATES |
| KR101418321B1 (ko) | 2013-03-12 | 2014-07-16 | 한국에너지기술연구원 | 열전 태양전지 복합 모듈 및 이를 이용한 전력 발전방법 |
-
2002
- 2002-05-30 JP JP2002158235A patent/JP4404521B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003347566A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1187223B1 (en) | Photovoltaic device | |
| KR101024288B1 (ko) | 실리콘계 박막 태양전지 | |
| EP1198013B1 (en) | Method of producing tandem thin-film solar cell | |
| JP2006319068A (ja) | 多接合型シリコン系薄膜光電変換装置、及びその製造方法 | |
| KR20040104535A (ko) | 탠덤형 박막 광전변환 장치의 제조방법 | |
| JP2002057359A (ja) | 積層型太陽電池 | |
| JP2004260014A (ja) | 多層型薄膜光電変換装置 | |
| JP5400322B2 (ja) | シリコン系薄膜太陽電池およびその製造方法 | |
| JP2007305826A (ja) | シリコン系薄膜太陽電池 | |
| JP2009094198A (ja) | ハイブリッド薄膜太陽電池の製造方法 | |
| JPWO2005109526A1 (ja) | 薄膜光電変換装置 | |
| JP5180574B2 (ja) | 多接合型シリコン系薄膜光電変換装置 | |
| JP4404521B2 (ja) | 多層型薄膜光電変換素子およびその製造方法 | |
| JP4565912B2 (ja) | 多接合型半導体素子及びこれを用いた太陽電池素子 | |
| TWI447919B (zh) | 具有異質接面之矽基太陽能電池及其製程方法 | |
| JP4618694B2 (ja) | タンデム型薄膜太陽電池の製造方法 | |
| JP2002237608A (ja) | タンデム型薄膜太陽電池の製造方法 | |
| JP4562220B2 (ja) | 薄膜太陽電池 | |
| JP4412766B2 (ja) | 薄膜多結晶Ｓｉ太陽電池 | |
| JP4359913B2 (ja) | 薄膜シリコン系太陽電池 | |
| JP7183245B2 (ja) | 太陽電池の製造方法 | |
| JP4674780B2 (ja) | タンデム型薄膜太陽電池の製造方法 | |
| JP4243050B2 (ja) | 積層型太陽電池装置 | |
| JP2002222969A (ja) | 積層型太陽電池 | |
| JPH08288529A (ja) | 光電変換装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091102 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |