JP4063986B2 - 多結晶シリコン膜の作製方法 - Google Patents
多結晶シリコン膜の作製方法 Download PDFInfo
- Publication number
- JP4063986B2 JP4063986B2 JP37142798A JP37142798A JP4063986B2 JP 4063986 B2 JP4063986 B2 JP 4063986B2 JP 37142798 A JP37142798 A JP 37142798A JP 37142798 A JP37142798 A JP 37142798A JP 4063986 B2 JP4063986 B2 JP 4063986B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- gettering
- silicon
- gettering layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多結晶シリコン膜の作製方法に関し、特に核形成前駆物質を用いてアモルファスシリコン膜を多結晶化する多結晶シリコン膜の作製方法に関する。多結晶シリコン膜は、アクティブマトリクス型液晶表示装置の薄膜トランジスタ（ＴＦＴ）の活性領域に適用される。
【０００２】
【従来の技術】
活性領域に多結晶シリコンを用いたＴＦＴは、液晶表示装置の各画素のスイッチングのみならず、その周辺駆動回路にも適用することができる。このため、表示部と駆動部とを１枚のガラス基板上に配置することが可能になる。表示部のＴＦＴには、画素電極の電圧を保持するために、オフ電流の少ない特性が要求される。
【０００３】
オフ電流を少なくするには、良質な多結晶シリコン膜を形成する必要がある。ところが、液晶表示装置の基板に用いられているガラスの軟化点が約６００℃であるため、この温度以上に加熱することはできない。ガラスの軟化点以下で、良質の多結晶シリコンを形成する技術が望まれている。
【０００４】
ガラス基板上にアモルファスシリコン膜を形成し、エキシマレーザを照射してアモルファスシリコンを溶融させ、多結晶化させる技術が知られている。この方法で形成された多結晶シリコン膜を活性領域とするＴＦＴの特性は、照射したエキシマレーザのエネルギに敏感である。従って、エキシマレーザのエネルギ及びその面内分布を厳密に制御する必要があり、量産に適した方法とはいえない。
【０００５】
ガラス基板を、その軟化点よりもやや低い温度まで加熱し、熱エネルギによってアモルファスシリコンを多結晶化することも可能である。しかし、この方法では、十数時間といった長時間の熱処理が必要となるため、量産には適さない。さらに、軟化点に近い高温により、ガラス基板が変形する場合もある。
【０００６】
特開平６−３３３９５１号公報及び特開平６−３１８７０１号公報に、アモルファスシリコン中に１×１０18ｃｍ-3程度のニッケル（Ｎｉ）を添加することにより、シリコンの多結晶化に必要な温度を下げることができる技術が開示されている。さらに、シリコン中に添加したニッケルの、素子特性への影響を抑制する技術が、特開平８−３３０６０２号公報に開示されている。この技術は、ＴＦＴのソース及びドレイン領域に添加したリンのゲッタリング作用を利用して、チャネル中のニッケル濃度を減少させるというものである。
【０００７】
【発明が解決しようとする課題】
本願発明者らの追試実験によると、特開平８−３３０６０２号公報に記載された技術では、オフ電流の十分小さなＴＦＴを得ることが困難であることがわかった。また、周辺駆動回路に用いられるＴＦＴには、より大きな電界効果移動度が求められる。
【０００８】
本発明の目的は、オフ電流が小さく、電界効果移動度の大きなＴＦＴの製造に適した多結晶シリコン膜の作製方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明の一観点によると、基板の表面上に、Ｎｉからなる核形成前駆物質を含むアモルファス状態のシリコン膜を形成する工程と、前記シリコン膜にエネルギを加えて結晶化させる工程と、前記シリコン膜の表面上に、前記核形成前駆物質に対してゲッタリング作用を示すゲッタリング層を形成する工程と、前記シリコン膜中の前記核形成前駆物質を、前記ゲッタリング層内に吸収するゲッタリング工程と、前記核形成前駆物質を吸収した前記ゲッタリング層を除去する工程とを有し、前記ゲッタリング層は、リンもしくはボロンを含むシリコンにより形成されており、前記ゲッタリング層を除去する工程において、酸化マンガン系スラリーを用い、水と砥粒との重量比を１００対（２〜１５）として化学機械研磨を行い、上記基板の表面の色が変化した時点で研磨を終了することにより前記ゲッタリング層を除去するシリコン膜の作製方法が提供される。
【００１０】
ゲッタリング工程において、核形成前駆物質が、シリコン膜の厚さ方向に移動してゲッタリング層に吸収される。このため、面内方向に移動する場合に比べて、より効率的にゲッタリングを行うことができる。
【００１１】
【発明の実施の形態】
図１を参照して、本発明の第１の実施例によるシリコン膜の作製方法について説明する。
【００１２】
ガラス基板１の表面上に、ＳｉＨ4とＮ2Ｏを用いたプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により、厚さ３００ｎｍのＳｉＯ2膜２を堆積する。ＳｉＯ2膜２の成膜条件は、例えば、基板温度３００℃、圧力４０Ｐａ、高周波印加電力３５０Ｗである。
【００１３】
ＳｉＯ2膜２の上に、ＳｉＨ4とＨ2を用いたＰＥ−ＣＶＤにより厚さ４０ｎｍのシリコン膜５０ａを堆積する。シリコン膜５０ａの成膜条件は、例えば、基板温度２５０℃、圧力１００Ｐａ、高周波印加電力８０Ｗである。この条件で成膜されたシリコン膜５０ａは、アモルファス状態である。
【００１４】
シリコン膜５０ａの表面上に濃度１０ｐｐｍの酢酸ニッケル水溶液をスピン塗布する。その後、基板温度５５０℃で４時間の熱処理を行う。このとき、アモルファス状態のシリコン膜５０ａ内にＮｉが拡散し、このＮｉが触媒（核形成前駆物質）として働き、シリコンの多結晶化が促進される。
【００１５】
結晶化されずアモルファスのまま残された部分を結晶化するために、ＸｅＣｌエキシマレーザを照射する。レーザビームのエネルギ密度は４００ｍＪ／ｃｍ2である。なお、熱処理のみで十分な多結晶化を行うことができる場合には、エキシマレーザの照射を行う必要はない。
【００１６】
図１（Ｂ）に示すように、多結晶化したシリコン膜５０ａの上に、ＰＥ−ＣＶＤによりアモルファス状態の厚さ４０ｎｍのシリコン膜５１を堆積する。イオンドーピング法を用いて、シリコン膜５１にリン（Ｐ）を注入する。この注入は、例えば、ドーピングガスとして水素で１０％に希釈されたＰＨ3を用い、加速電圧が３ｋＶ、ドーズ量がリンイオン換算で２×１０15ｃｍ-2となる条件で行う。
【００１７】
図１（Ｃ）に示すように、ＸｅＣｌエキシマレーザを照射して、シリコン膜５１を多結晶化する。その後、温度５５０℃で２時間の熱処理を行う。リンのゲッタリング作用により、シリコン膜５０ａ内のＮｉ原子がシリコン膜５１に吸収される。なお、シリコン膜５１がアモルファスの状態でゲッタリングを行ってもよい。
【００１８】
ゲッタリング処理後のシリコン膜中のＮｉ濃度を２次イオン質量分析（ＳＩＭＳ）により測定したところ、シリコン膜５１内のＮｉのピーク濃度が３×１０19ｃｍ-3であるのに対し、シリコン膜５０ａ内のＮｉ濃度は検出限界、すなわち１×１０17ｃｍ-3以下であった。
【００１９】
図１（Ｄ）に示すように、シリコン膜５１を除去する。シリコン膜５１の除去は、化学機械研磨（ＣＭＰ）により行う。用いたスラリーは酸化マンガン系のものであり、研磨液は、水と砥粒とを重量比で１００対１０に混ぜたものである。例えば、スラリーとして、ＭｎＯ、ＭｎＯ2、Ｍｎ3Ｏ4、Ｍｎ2Ｏ3等を用いることができる。
【００２０】
この条件でＣＭＰを行うと、シリコン膜５１が除去されシリコン膜５０ａが露出した時点で基板表面の色が変化する。このため、外観により明瞭に研磨の終点を知ることができる。なお、研磨液として、水と砥粒とを重量比で１００対（２〜１５）に混ぜたものを使用してもよい。
【００２１】
従来の方法では、ＴＦＴのチャネル領域のＮｉ原子がソース／ドレイン領域に吸収される。すなわち、Ｎｉ原子はシリコン膜の面内方向に移動する。また、Ｎｉを除去すべき領域とＮｉを吸収する領域とが、ほとんど線で接する。
【００２２】
これに対し、第１の実施例では、図１（Ｃ）の工程において、Ｎｉを除去すべきシリコン膜５０ａとＮｉをゲッタリングするシリコン膜５１とが、広い面で接している。また、シリコン膜５０ａの厚さは数十ｎｍ〜数百ｎｍ程度であり、シリコン膜５０ａ内のＮｉ原子は、その厚さ方向に移動する。すなわち、ゲッタリングにより移動すべき距離は高々数十ｎｍ〜数百ｎｍ程度であり、面内方向に移動する場合に比べて短い。このため、効率的にＮｉをゲッタリングすることができる。
【００２３】
次に、図２を参照して、上記第１の実施例で作製したシリコン膜５０ａを使用したＴＦＴの製造方法を説明する。
【００２４】
図２（Ａ）に示すように、ガラス基板１の表面上にＳｉＯ2膜２が形成されている。ＳｉＯ2膜２の上に、多結晶シリコンからなる活性領域５０が形成されている。活性領域５０は、上記第１の実施例の方法で形成された多結晶シリコン膜５０ａをパターニングして形成される。シリコン膜５０ａのエッチングは、ＣＦ4とＯ2とを用いた反応性イオンエッチング（ＲＩＥ）により行うことができる。
【００２５】
活性領域５０を覆うように、ＳｉＯ2 膜２の上にＳｉＯ2 からなる厚さ１２０ｎｍのゲート絶縁膜２３を形成する。ゲート絶縁膜２３の形成は、ＳｉＨ4 とＮ2 Ｏを用いたＰＥ−ＣＶＤにより行う。
【００２６】
ゲート絶縁膜２３の表面のうち、活性領域５０の上方の一部の領域上に、ＡｌＳｉ合金からなる厚さ３００ｎｍのゲート電極２５を形成する。なお、ＡｌＳｉ合金の代わりにＡｌＳｃ合金を用いてもよい。ゲート電極２５のＳｉ濃度は、例えば０．２重量％である。ＡｌＳｉ合金膜の堆積は、ＡｌＳｉ合金ターゲットを用いたスパッタリングにより行い、ＡｌＳｉ合金膜のエッチングは、リン酸系のエッチャントを用いたウェットエッチング、またはＣｌ系ガスを用いたＲＩＥにより行う。
【００２７】
図２（Ｂ）に示すように、ゲート絶縁膜２３をパターニングし、ゲート絶縁膜２３ａを残す。ゲート絶縁膜２３のエッチングは、ＣＨＦ3 とＯ2 との混合ガスを用いたＲＩＥにより行う。ゲート絶縁膜２３ａは、ゲート電極２５の両側に約１μｍ程度張り出している。ゲート絶縁膜２３ａの両側には、活性領域５０が張り出している。
【００２８】
本実施例では、ゲート電極２５とゲート絶縁膜２３ａとの位置合わせを、通常のフォトリソグラフィ技術を用いて行うが、自己整合的に両者の位置合わせを行ってもよい。例えば、特開平８−３３２６０２号公報に開示されているＡｌゲート電極の陽極酸化を利用して、ゲート絶縁膜２３ａの張り出し部分を自己整合的に形成することができる。
【００２９】
イオンドーピング法により、活性領域５０のうちゲート絶縁膜２３ａの両側に張り出した部分にリンイオンを注入する。リンイオンの注入は、ドーピングガスとしてＨ2で１０％に希釈されたＰＨ3を用い、加速電圧が１０ｋＶ、ドーズ量がリンイオン換算で１×１０15ｃｍ-2となる条件で行う。この条件では、ゲート絶縁膜２３ａに覆われている部分には、リンイオンが注入されない。
【００３０】
図２（Ｃ）に示すように、イオンドーピング法により２回目のリンイオンの注入を行う。このときの加速電圧は７０ｋＶ、ドーズ量は２×１０14ｃｍ-2とする。この条件では、ゲート絶縁膜２３ａのうちゲート電極２５の両側に張り出した部分の下方までリンイオンが到達する。エキシマレーザアニールを行い、注入されたＰを活性化する。照射レーザビームのパルス幅は２０ｎｓ、そのエネルギ密度は２３０ｍＪ／ｃｍ2である。
【００３１】
ゲート絶縁膜２３ａのうちゲート電極２５の両側に張り出した部分の下方に、ソース低濃度領域２６Ｓ及びドレイン低濃度領域２６Ｄが形成される。活性領域５０の、ゲート絶縁膜２３ａの両側に張り出した領域に、ソース高濃度領域２４Ｓ及びドレイン高濃度領域２４Ｄが形成される。このようにして、ＬＤＤ構造を有するＴＦＴが形成される。
【００３２】
このようにして作製したＴＦＴの電流電圧特性から求めた電界効果移動度は約２６０ｃｍ2／Ｖｓであった。これに対し、ゲッタリングを行わないで作製したＴＦＴの電界効果移動度は、約２２０ｃｍ2／Ｖｓであった。第１の実施例による方法で作製した多結晶シリコン膜を活性領域として用いることにより、電界効果移動度の大きなＴＦＴを得ることができる。また、第１の実施例によるシリコン膜を用いることにより、ＴＦＴのオフ電流も減少した。
【００３３】
上記第１の実施例では、図１（Ｂ）の工程で形成したリンドープのシリコン膜５１がゲッタリング層として作用する。ゲッタリング層として、リンの代わりにボロン（Ｂ）をドープしたシリコン層を用いてもよい。例えば、図１（Ｂ）に示すリンドープのシリコン層５１の代わりに、４０ｐｐｍのボロンをドープした厚さ１５０ｎｍのシリコン層を用いることができる。
【００３４】
ボロンドープのシリコン層の堆積は、ＳｉＨ4、Ｈ2、及びＢ2Ｈ6を用いたＰＥ−ＣＶＤにより行うことができる。成膜条件は、例えば圧力１００Ｐａ、成長温度３００℃、高周波印可電力８０Ｗである。
【００３５】
図３は、図２（Ｃ）に示すＴＦＴを適用したアクティブマトリクス型液晶表示装置の断面図を示す。ガラス基板１の上に形成されたＴＦＴを覆うように、ＳｉＯ2 膜２の上に、厚さ４００ｎｍのＳｉＯ2膜３０が形成されている。ＳｉＯ2膜３０は、例えばＰＥ−ＣＶＤにより形成される。ＳｉＯ2膜３０の、ドレイン高濃度領域２４Ｄ及びソース高濃度領域２４Ｓに対応する位置に、それぞれコンタクトホール３１及び３２が形成されている。コンタクトホール３１及び３２の形成は、例えばＣＨＦ3 とＯ2 との混合ガスを用いたＲＩＥにより行う。
【００３６】
ＳｉＯ2膜３０の表面上に、ドレインバスライン３３が形成されている。ドレインバスライン３３は、コンタクトホール３１内を経由してドレイン高濃度領域２４Ｄに接続されている。ドレインバスライン３３は、厚さ５０ｎｍのＴｉ膜と厚さ２００ｎｍのＡｌＳｉ合金膜との２層構造を有する。
【００３７】
ＳｉＯ2膜３０の表面上の、コンタクトホール３２に対応する位置に、ソース高濃度領域２４Ｓごとに接続電極３４が形成されている。接続電極３４は、対応するソース高濃度領域２４Ｓに接続されている。
【００３８】
ＳｉＯ2膜３０の上に、ドレインバスライン３３及び接続電極３４を覆うように、ＳｉＮ膜３５が形成されている。ＳｉＮ膜３５の表面上に、インジウム錫オキサイド（ＩＴＯ）からなる画素電極３６が形成されている。画素電極３６は、ＳｉＮ膜３５に形成されたコンタクトホールを介して接続電極３４に接続されている。ＳｉＮ膜３５の上に、画素電極３６を覆うように配向膜３７が形成されている。
【００３９】
ガラス基板１に対向するように、対向基板４０が配置されている。対向基板４０の対向面上に、ＩＴＯからなる共通電極４１が形成されている。共通電極４１の表面の所定の遮光すべき領域上に、遮光膜４２が形成されている。共通電極４１の表面上に、遮光膜４２を覆うように配向膜４３が形成されている。２枚の配向膜３７及び４３の間に、液晶材料４５が充填されている。
【００４０】
第１の実施例による多結晶シリコン膜を活性領域５０とするＴＦＴを用いると、オフ電流の増加を抑制することができる。このため、画素電極３６に印加された電圧を長時間維持することが可能になる。また、電界効果移動度の大きなＴＦＴを得ることができるため、周辺駆動回路をガラス基板１上に形成することが可能になる。
【００４１】
上記第１の実施例では、図１（Ｂ）に示す工程において、ノンドープのアモルファスシリコン膜５１を堆積した後リンイオンの注入を行ったが、ＰＥ−ＣＶＤによりリンを添加されたアモルファスシリコン膜を堆積してもよい。例えば、シリコン膜の成長雰囲気中にＰＨ3を加えることにより、リンを５ｐｐｍドープされた厚さ２００ｎｍのアモルファスシリコン膜を形成する。続いて、温度６００℃で１２時間のゲッタリング処理を行う。この方法によっても、効率的にＮｉをゲッタリングすることができる。
【００４２】
次に、図４を参照して第２の実施例による多結晶シリコン膜の形成方法について説明する。第１の実施例の図１（Ａ）で説明した工程と同様の工程を経て図４（Ａ）の状態に至る。
【００４３】
図４（Ｂ）に示すように、シリコン膜５０ａの上にＰＥ−ＣＶＤにより厚さ３０ｎｍのＳｉＯ2膜５２を形成する。ＳｉＯ2膜５２の上に、ＰＥ−ＣＶＤによりアモルファス状態の厚さ１００ｎｍのシリコン膜５３を形成する。イオンドーピング法により、リンイオンを注入する。ドーピング条件は、例えば加速電圧２０ｋＶ、リンイオン換算のドーズ量１×１０15ｃｍ-2とする。エキシマレーザ照射を行い、シリコン膜５３を多結晶化する。
【００４４】
図４（Ｃ）に示す工程において、温度６００℃で４時間のゲッタリング処理を行う。シリコン基板５０ａ内のＮｉ原子がＳｉＯ2膜５２を通してシリコン膜５３に吸収される。Ｎｉ原子が、シリコン膜５０ａの厚さ方向に移動してゲッタリングされるため、第１の実施例の場合と同様に、効率的にＮｉ原子をゲッタリングすることができる。
【００４５】
ゲッタリング処理後、シリコン膜５３及びＳｉＯ2膜５２を除去する。シリコン膜５３は、例えばＣＦ4とＯ2との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により除去することができる。エッチング条件は、例えば高周波印可電力１ｋＷ、圧力１３Ｐａである。このとき、ＳｉＯ2膜５２がエッチング停止層として機能する。ＳｉＯ2膜５２は、例えばフッ酸水溶液を用いたウェットエッチングにより除去することができる。
【００４６】
第２の実施例では、ＳｉＯ2膜５２がエッチング停止層として機能するため、シリコン膜５０ａを再現性よく残すことが可能になる。
【００４７】
上記実施例では、アモルファスシリコンを多結晶化するときの核形成前駆物質としてＮｉを用いた場合を説明したが、Ｎｉ以外に、Ｇｅ等の金属元素を用いてもよい。また、核形成前駆物質に対してゲッタリング作用を示す不純物としてリン及びボロンを用いた場合を説明したが、その他核形成前駆物質に対してゲッタリング作用を示すＩＩＩ族またはＶ族の元素、例えばＧａ、Ａｓ等を用いてもよい。
【００４８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、シリコン膜中のＮｉ原子のゲッタリング処理において、Ｎｉ原子を膜の厚さ方向に移動させる。このため、膜の面内方向に移動させてゲッタリングを行う場合に比べて、より効率的にゲッタリングを行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるシリコン膜の作製方法を説明するための基板の断面図である。
【図２】第１の実施例によるシリコン膜を用いたＴＦＴの作製方法を説明するための基板の断面図である。
【図３】図２に示すＴＦＴを用いた液晶表示装置の断面図である。
【図４】本発明の第２の実施例によるシリコン膜の作製方法を説明するための基板の断面図である。
【符号の説明】
１ ガラス基板
２、３０、５２ ＳｉＯ2膜
２３ ゲート絶縁膜
２４Ｓ ソース高濃度領域
２４Ｄ ドレイン高濃度領域
２５ ゲート電極
２６Ｓ ソース低濃度領域
２６Ｄ ドレイン低濃度領域
３１、３２ コンタクトホール
３３ ドレインバスライン
３４ 接続電極
３５ ＳｉＮ膜
３６ 画素電極
３７、４３ 配向膜
４０ 対向基板
４１ 共通電極
４２ 遮光膜
４５ 液晶材料
５０ 活性領域
５０ａ、５３ シリコン膜
【発明の属する技術分野】
本発明は、多結晶シリコン膜の作製方法に関し、特に核形成前駆物質を用いてアモルファスシリコン膜を多結晶化する多結晶シリコン膜の作製方法に関する。多結晶シリコン膜は、アクティブマトリクス型液晶表示装置の薄膜トランジスタ（ＴＦＴ）の活性領域に適用される。
【０００２】
【従来の技術】
活性領域に多結晶シリコンを用いたＴＦＴは、液晶表示装置の各画素のスイッチングのみならず、その周辺駆動回路にも適用することができる。このため、表示部と駆動部とを１枚のガラス基板上に配置することが可能になる。表示部のＴＦＴには、画素電極の電圧を保持するために、オフ電流の少ない特性が要求される。
【０００３】
オフ電流を少なくするには、良質な多結晶シリコン膜を形成する必要がある。ところが、液晶表示装置の基板に用いられているガラスの軟化点が約６００℃であるため、この温度以上に加熱することはできない。ガラスの軟化点以下で、良質の多結晶シリコンを形成する技術が望まれている。
【０００４】
ガラス基板上にアモルファスシリコン膜を形成し、エキシマレーザを照射してアモルファスシリコンを溶融させ、多結晶化させる技術が知られている。この方法で形成された多結晶シリコン膜を活性領域とするＴＦＴの特性は、照射したエキシマレーザのエネルギに敏感である。従って、エキシマレーザのエネルギ及びその面内分布を厳密に制御する必要があり、量産に適した方法とはいえない。
【０００５】
ガラス基板を、その軟化点よりもやや低い温度まで加熱し、熱エネルギによってアモルファスシリコンを多結晶化することも可能である。しかし、この方法では、十数時間といった長時間の熱処理が必要となるため、量産には適さない。さらに、軟化点に近い高温により、ガラス基板が変形する場合もある。
【０００６】
特開平６−３３３９５１号公報及び特開平６−３１８７０１号公報に、アモルファスシリコン中に１×１０18ｃｍ-3程度のニッケル（Ｎｉ）を添加することにより、シリコンの多結晶化に必要な温度を下げることができる技術が開示されている。さらに、シリコン中に添加したニッケルの、素子特性への影響を抑制する技術が、特開平８−３３０６０２号公報に開示されている。この技術は、ＴＦＴのソース及びドレイン領域に添加したリンのゲッタリング作用を利用して、チャネル中のニッケル濃度を減少させるというものである。
【０００７】
【発明が解決しようとする課題】
本願発明者らの追試実験によると、特開平８−３３０６０２号公報に記載された技術では、オフ電流の十分小さなＴＦＴを得ることが困難であることがわかった。また、周辺駆動回路に用いられるＴＦＴには、より大きな電界効果移動度が求められる。
【０００８】
本発明の目的は、オフ電流が小さく、電界効果移動度の大きなＴＦＴの製造に適した多結晶シリコン膜の作製方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明の一観点によると、基板の表面上に、Ｎｉからなる核形成前駆物質を含むアモルファス状態のシリコン膜を形成する工程と、前記シリコン膜にエネルギを加えて結晶化させる工程と、前記シリコン膜の表面上に、前記核形成前駆物質に対してゲッタリング作用を示すゲッタリング層を形成する工程と、前記シリコン膜中の前記核形成前駆物質を、前記ゲッタリング層内に吸収するゲッタリング工程と、前記核形成前駆物質を吸収した前記ゲッタリング層を除去する工程とを有し、前記ゲッタリング層は、リンもしくはボロンを含むシリコンにより形成されており、前記ゲッタリング層を除去する工程において、酸化マンガン系スラリーを用い、水と砥粒との重量比を１００対（２〜１５）として化学機械研磨を行い、上記基板の表面の色が変化した時点で研磨を終了することにより前記ゲッタリング層を除去するシリコン膜の作製方法が提供される。
【００１０】
ゲッタリング工程において、核形成前駆物質が、シリコン膜の厚さ方向に移動してゲッタリング層に吸収される。このため、面内方向に移動する場合に比べて、より効率的にゲッタリングを行うことができる。
【００１１】
【発明の実施の形態】
図１を参照して、本発明の第１の実施例によるシリコン膜の作製方法について説明する。
【００１２】
ガラス基板１の表面上に、ＳｉＨ4とＮ2Ｏを用いたプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により、厚さ３００ｎｍのＳｉＯ2膜２を堆積する。ＳｉＯ2膜２の成膜条件は、例えば、基板温度３００℃、圧力４０Ｐａ、高周波印加電力３５０Ｗである。
【００１３】
ＳｉＯ2膜２の上に、ＳｉＨ4とＨ2を用いたＰＥ−ＣＶＤにより厚さ４０ｎｍのシリコン膜５０ａを堆積する。シリコン膜５０ａの成膜条件は、例えば、基板温度２５０℃、圧力１００Ｐａ、高周波印加電力８０Ｗである。この条件で成膜されたシリコン膜５０ａは、アモルファス状態である。
【００１４】
シリコン膜５０ａの表面上に濃度１０ｐｐｍの酢酸ニッケル水溶液をスピン塗布する。その後、基板温度５５０℃で４時間の熱処理を行う。このとき、アモルファス状態のシリコン膜５０ａ内にＮｉが拡散し、このＮｉが触媒（核形成前駆物質）として働き、シリコンの多結晶化が促進される。
【００１５】
結晶化されずアモルファスのまま残された部分を結晶化するために、ＸｅＣｌエキシマレーザを照射する。レーザビームのエネルギ密度は４００ｍＪ／ｃｍ2である。なお、熱処理のみで十分な多結晶化を行うことができる場合には、エキシマレーザの照射を行う必要はない。
【００１６】
図１（Ｂ）に示すように、多結晶化したシリコン膜５０ａの上に、ＰＥ−ＣＶＤによりアモルファス状態の厚さ４０ｎｍのシリコン膜５１を堆積する。イオンドーピング法を用いて、シリコン膜５１にリン（Ｐ）を注入する。この注入は、例えば、ドーピングガスとして水素で１０％に希釈されたＰＨ3を用い、加速電圧が３ｋＶ、ドーズ量がリンイオン換算で２×１０15ｃｍ-2となる条件で行う。
【００１７】
図１（Ｃ）に示すように、ＸｅＣｌエキシマレーザを照射して、シリコン膜５１を多結晶化する。その後、温度５５０℃で２時間の熱処理を行う。リンのゲッタリング作用により、シリコン膜５０ａ内のＮｉ原子がシリコン膜５１に吸収される。なお、シリコン膜５１がアモルファスの状態でゲッタリングを行ってもよい。
【００１８】
ゲッタリング処理後のシリコン膜中のＮｉ濃度を２次イオン質量分析（ＳＩＭＳ）により測定したところ、シリコン膜５１内のＮｉのピーク濃度が３×１０19ｃｍ-3であるのに対し、シリコン膜５０ａ内のＮｉ濃度は検出限界、すなわち１×１０17ｃｍ-3以下であった。
【００１９】
図１（Ｄ）に示すように、シリコン膜５１を除去する。シリコン膜５１の除去は、化学機械研磨（ＣＭＰ）により行う。用いたスラリーは酸化マンガン系のものであり、研磨液は、水と砥粒とを重量比で１００対１０に混ぜたものである。例えば、スラリーとして、ＭｎＯ、ＭｎＯ2、Ｍｎ3Ｏ4、Ｍｎ2Ｏ3等を用いることができる。
【００２０】
この条件でＣＭＰを行うと、シリコン膜５１が除去されシリコン膜５０ａが露出した時点で基板表面の色が変化する。このため、外観により明瞭に研磨の終点を知ることができる。なお、研磨液として、水と砥粒とを重量比で１００対（２〜１５）に混ぜたものを使用してもよい。
【００２１】
従来の方法では、ＴＦＴのチャネル領域のＮｉ原子がソース／ドレイン領域に吸収される。すなわち、Ｎｉ原子はシリコン膜の面内方向に移動する。また、Ｎｉを除去すべき領域とＮｉを吸収する領域とが、ほとんど線で接する。
【００２２】
これに対し、第１の実施例では、図１（Ｃ）の工程において、Ｎｉを除去すべきシリコン膜５０ａとＮｉをゲッタリングするシリコン膜５１とが、広い面で接している。また、シリコン膜５０ａの厚さは数十ｎｍ〜数百ｎｍ程度であり、シリコン膜５０ａ内のＮｉ原子は、その厚さ方向に移動する。すなわち、ゲッタリングにより移動すべき距離は高々数十ｎｍ〜数百ｎｍ程度であり、面内方向に移動する場合に比べて短い。このため、効率的にＮｉをゲッタリングすることができる。
【００２３】
次に、図２を参照して、上記第１の実施例で作製したシリコン膜５０ａを使用したＴＦＴの製造方法を説明する。
【００２４】
図２（Ａ）に示すように、ガラス基板１の表面上にＳｉＯ2膜２が形成されている。ＳｉＯ2膜２の上に、多結晶シリコンからなる活性領域５０が形成されている。活性領域５０は、上記第１の実施例の方法で形成された多結晶シリコン膜５０ａをパターニングして形成される。シリコン膜５０ａのエッチングは、ＣＦ4とＯ2とを用いた反応性イオンエッチング（ＲＩＥ）により行うことができる。
【００２５】
活性領域５０を覆うように、ＳｉＯ2 膜２の上にＳｉＯ2 からなる厚さ１２０ｎｍのゲート絶縁膜２３を形成する。ゲート絶縁膜２３の形成は、ＳｉＨ4 とＮ2 Ｏを用いたＰＥ−ＣＶＤにより行う。
【００２６】
ゲート絶縁膜２３の表面のうち、活性領域５０の上方の一部の領域上に、ＡｌＳｉ合金からなる厚さ３００ｎｍのゲート電極２５を形成する。なお、ＡｌＳｉ合金の代わりにＡｌＳｃ合金を用いてもよい。ゲート電極２５のＳｉ濃度は、例えば０．２重量％である。ＡｌＳｉ合金膜の堆積は、ＡｌＳｉ合金ターゲットを用いたスパッタリングにより行い、ＡｌＳｉ合金膜のエッチングは、リン酸系のエッチャントを用いたウェットエッチング、またはＣｌ系ガスを用いたＲＩＥにより行う。
【００２７】
図２（Ｂ）に示すように、ゲート絶縁膜２３をパターニングし、ゲート絶縁膜２３ａを残す。ゲート絶縁膜２３のエッチングは、ＣＨＦ3 とＯ2 との混合ガスを用いたＲＩＥにより行う。ゲート絶縁膜２３ａは、ゲート電極２５の両側に約１μｍ程度張り出している。ゲート絶縁膜２３ａの両側には、活性領域５０が張り出している。
【００２８】
本実施例では、ゲート電極２５とゲート絶縁膜２３ａとの位置合わせを、通常のフォトリソグラフィ技術を用いて行うが、自己整合的に両者の位置合わせを行ってもよい。例えば、特開平８−３３２６０２号公報に開示されているＡｌゲート電極の陽極酸化を利用して、ゲート絶縁膜２３ａの張り出し部分を自己整合的に形成することができる。
【００２９】
イオンドーピング法により、活性領域５０のうちゲート絶縁膜２３ａの両側に張り出した部分にリンイオンを注入する。リンイオンの注入は、ドーピングガスとしてＨ2で１０％に希釈されたＰＨ3を用い、加速電圧が１０ｋＶ、ドーズ量がリンイオン換算で１×１０15ｃｍ-2となる条件で行う。この条件では、ゲート絶縁膜２３ａに覆われている部分には、リンイオンが注入されない。
【００３０】
図２（Ｃ）に示すように、イオンドーピング法により２回目のリンイオンの注入を行う。このときの加速電圧は７０ｋＶ、ドーズ量は２×１０14ｃｍ-2とする。この条件では、ゲート絶縁膜２３ａのうちゲート電極２５の両側に張り出した部分の下方までリンイオンが到達する。エキシマレーザアニールを行い、注入されたＰを活性化する。照射レーザビームのパルス幅は２０ｎｓ、そのエネルギ密度は２３０ｍＪ／ｃｍ2である。
【００３１】
ゲート絶縁膜２３ａのうちゲート電極２５の両側に張り出した部分の下方に、ソース低濃度領域２６Ｓ及びドレイン低濃度領域２６Ｄが形成される。活性領域５０の、ゲート絶縁膜２３ａの両側に張り出した領域に、ソース高濃度領域２４Ｓ及びドレイン高濃度領域２４Ｄが形成される。このようにして、ＬＤＤ構造を有するＴＦＴが形成される。
【００３２】
このようにして作製したＴＦＴの電流電圧特性から求めた電界効果移動度は約２６０ｃｍ2／Ｖｓであった。これに対し、ゲッタリングを行わないで作製したＴＦＴの電界効果移動度は、約２２０ｃｍ2／Ｖｓであった。第１の実施例による方法で作製した多結晶シリコン膜を活性領域として用いることにより、電界効果移動度の大きなＴＦＴを得ることができる。また、第１の実施例によるシリコン膜を用いることにより、ＴＦＴのオフ電流も減少した。
【００３３】
上記第１の実施例では、図１（Ｂ）の工程で形成したリンドープのシリコン膜５１がゲッタリング層として作用する。ゲッタリング層として、リンの代わりにボロン（Ｂ）をドープしたシリコン層を用いてもよい。例えば、図１（Ｂ）に示すリンドープのシリコン層５１の代わりに、４０ｐｐｍのボロンをドープした厚さ１５０ｎｍのシリコン層を用いることができる。
【００３４】
ボロンドープのシリコン層の堆積は、ＳｉＨ4、Ｈ2、及びＢ2Ｈ6を用いたＰＥ−ＣＶＤにより行うことができる。成膜条件は、例えば圧力１００Ｐａ、成長温度３００℃、高周波印可電力８０Ｗである。
【００３５】
図３は、図２（Ｃ）に示すＴＦＴを適用したアクティブマトリクス型液晶表示装置の断面図を示す。ガラス基板１の上に形成されたＴＦＴを覆うように、ＳｉＯ2 膜２の上に、厚さ４００ｎｍのＳｉＯ2膜３０が形成されている。ＳｉＯ2膜３０は、例えばＰＥ−ＣＶＤにより形成される。ＳｉＯ2膜３０の、ドレイン高濃度領域２４Ｄ及びソース高濃度領域２４Ｓに対応する位置に、それぞれコンタクトホール３１及び３２が形成されている。コンタクトホール３１及び３２の形成は、例えばＣＨＦ3 とＯ2 との混合ガスを用いたＲＩＥにより行う。
【００３６】
ＳｉＯ2膜３０の表面上に、ドレインバスライン３３が形成されている。ドレインバスライン３３は、コンタクトホール３１内を経由してドレイン高濃度領域２４Ｄに接続されている。ドレインバスライン３３は、厚さ５０ｎｍのＴｉ膜と厚さ２００ｎｍのＡｌＳｉ合金膜との２層構造を有する。
【００３７】
ＳｉＯ2膜３０の表面上の、コンタクトホール３２に対応する位置に、ソース高濃度領域２４Ｓごとに接続電極３４が形成されている。接続電極３４は、対応するソース高濃度領域２４Ｓに接続されている。
【００３８】
ＳｉＯ2膜３０の上に、ドレインバスライン３３及び接続電極３４を覆うように、ＳｉＮ膜３５が形成されている。ＳｉＮ膜３５の表面上に、インジウム錫オキサイド（ＩＴＯ）からなる画素電極３６が形成されている。画素電極３６は、ＳｉＮ膜３５に形成されたコンタクトホールを介して接続電極３４に接続されている。ＳｉＮ膜３５の上に、画素電極３６を覆うように配向膜３７が形成されている。
【００３９】
ガラス基板１に対向するように、対向基板４０が配置されている。対向基板４０の対向面上に、ＩＴＯからなる共通電極４１が形成されている。共通電極４１の表面の所定の遮光すべき領域上に、遮光膜４２が形成されている。共通電極４１の表面上に、遮光膜４２を覆うように配向膜４３が形成されている。２枚の配向膜３７及び４３の間に、液晶材料４５が充填されている。
【００４０】
第１の実施例による多結晶シリコン膜を活性領域５０とするＴＦＴを用いると、オフ電流の増加を抑制することができる。このため、画素電極３６に印加された電圧を長時間維持することが可能になる。また、電界効果移動度の大きなＴＦＴを得ることができるため、周辺駆動回路をガラス基板１上に形成することが可能になる。
【００４１】
上記第１の実施例では、図１（Ｂ）に示す工程において、ノンドープのアモルファスシリコン膜５１を堆積した後リンイオンの注入を行ったが、ＰＥ−ＣＶＤによりリンを添加されたアモルファスシリコン膜を堆積してもよい。例えば、シリコン膜の成長雰囲気中にＰＨ3を加えることにより、リンを５ｐｐｍドープされた厚さ２００ｎｍのアモルファスシリコン膜を形成する。続いて、温度６００℃で１２時間のゲッタリング処理を行う。この方法によっても、効率的にＮｉをゲッタリングすることができる。
【００４２】
次に、図４を参照して第２の実施例による多結晶シリコン膜の形成方法について説明する。第１の実施例の図１（Ａ）で説明した工程と同様の工程を経て図４（Ａ）の状態に至る。
【００４３】
図４（Ｂ）に示すように、シリコン膜５０ａの上にＰＥ−ＣＶＤにより厚さ３０ｎｍのＳｉＯ2膜５２を形成する。ＳｉＯ2膜５２の上に、ＰＥ−ＣＶＤによりアモルファス状態の厚さ１００ｎｍのシリコン膜５３を形成する。イオンドーピング法により、リンイオンを注入する。ドーピング条件は、例えば加速電圧２０ｋＶ、リンイオン換算のドーズ量１×１０15ｃｍ-2とする。エキシマレーザ照射を行い、シリコン膜５３を多結晶化する。
【００４４】
図４（Ｃ）に示す工程において、温度６００℃で４時間のゲッタリング処理を行う。シリコン基板５０ａ内のＮｉ原子がＳｉＯ2膜５２を通してシリコン膜５３に吸収される。Ｎｉ原子が、シリコン膜５０ａの厚さ方向に移動してゲッタリングされるため、第１の実施例の場合と同様に、効率的にＮｉ原子をゲッタリングすることができる。
【００４５】
ゲッタリング処理後、シリコン膜５３及びＳｉＯ2膜５２を除去する。シリコン膜５３は、例えばＣＦ4とＯ2との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により除去することができる。エッチング条件は、例えば高周波印可電力１ｋＷ、圧力１３Ｐａである。このとき、ＳｉＯ2膜５２がエッチング停止層として機能する。ＳｉＯ2膜５２は、例えばフッ酸水溶液を用いたウェットエッチングにより除去することができる。
【００４６】
第２の実施例では、ＳｉＯ2膜５２がエッチング停止層として機能するため、シリコン膜５０ａを再現性よく残すことが可能になる。
【００４７】
上記実施例では、アモルファスシリコンを多結晶化するときの核形成前駆物質としてＮｉを用いた場合を説明したが、Ｎｉ以外に、Ｇｅ等の金属元素を用いてもよい。また、核形成前駆物質に対してゲッタリング作用を示す不純物としてリン及びボロンを用いた場合を説明したが、その他核形成前駆物質に対してゲッタリング作用を示すＩＩＩ族またはＶ族の元素、例えばＧａ、Ａｓ等を用いてもよい。
【００４８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、シリコン膜中のＮｉ原子のゲッタリング処理において、Ｎｉ原子を膜の厚さ方向に移動させる。このため、膜の面内方向に移動させてゲッタリングを行う場合に比べて、より効率的にゲッタリングを行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるシリコン膜の作製方法を説明するための基板の断面図である。
【図２】第１の実施例によるシリコン膜を用いたＴＦＴの作製方法を説明するための基板の断面図である。
【図３】図２に示すＴＦＴを用いた液晶表示装置の断面図である。
【図４】本発明の第２の実施例によるシリコン膜の作製方法を説明するための基板の断面図である。
【符号の説明】
１ ガラス基板
２、３０、５２ ＳｉＯ2膜
２３ ゲート絶縁膜
２４Ｓ ソース高濃度領域
２４Ｄ ドレイン高濃度領域
２５ ゲート電極
２６Ｓ ソース低濃度領域
２６Ｄ ドレイン低濃度領域
３１、３２ コンタクトホール
３３ ドレインバスライン
３４ 接続電極
３５ ＳｉＮ膜
３６ 画素電極
３７、４３ 配向膜
４０ 対向基板
４１ 共通電極
４２ 遮光膜
４５ 液晶材料
５０ 活性領域
５０ａ、５３ シリコン膜
Claims (3)
- 基板の表面上に、Ｎｉからなる核形成前駆物質を含むアモルファス状態のシリコン膜を形成する工程と、
前記シリコン膜にエネルギを加えて結晶化させる工程と、
前記シリコン膜の表面上に、前記核形成前駆物質に対してゲッタリング作用を示すゲッタリング層を形成する工程と、
前記シリコン膜中の前記核形成前駆物質を、前記ゲッタリング層内に吸収するゲッタリング工程と、
前記核形成前駆物質を吸収した前記ゲッタリング層を除去する工程と、を有し、
前記ゲッタリング層は、リンもしくはボロンを含むシリコンにより形成されており、
前記ゲッタリング層を除去する工程において、酸化マンガン系スラリーを用い、水と砥粒との重量比を１００対（２〜１５）として化学機械研磨を行い、上記基板の表面の色が変化した時点で研磨を終了することにより前記ゲッタリング層を除去するシリコン膜の作製方法。 - 前記ゲッタリング層を除去する工程において、水と砥粒との重量比を１００対１０として化学機械研磨を行う請求項１に記載のシリコン膜の作製方法。
- 上記酸化マンガン系スラリーは、ＭｎＯ、ＭｎＯ 2 、Ｍｎ 3 Ｏ 4 、またはＭｎ 2 Ｏ 3 である請求項１または２に記載のシリコン膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37142798A JP4063986B2 (ja) | 1998-12-25 | 1998-12-25 | 多結晶シリコン膜の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37142798A JP4063986B2 (ja) | 1998-12-25 | 1998-12-25 | 多結晶シリコン膜の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000195793A JP2000195793A (ja) | 2000-07-14 |
| JP2000195793A5 JP2000195793A5 (ja) | 2005-04-07 |
| JP4063986B2 true JP4063986B2 (ja) | 2008-03-19 |
Family
ID=18498702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37142798A Expired - Fee Related JP4063986B2 (ja) | 1998-12-25 | 1998-12-25 | 多結晶シリコン膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4063986B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4860055B2 (ja) * | 2001-05-31 | 2012-01-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100761346B1 (ko) * | 2001-08-17 | 2007-09-27 | 엘지.필립스 엘시디 주식회사 | 결정질 실리콘의 제조방법 |
| JP2003077833A (ja) * | 2001-08-31 | 2003-03-14 | Sharp Corp | 多結晶半導体薄膜の製造方法 |
-
1998
- 1998-12-25 JP JP37142798A patent/JP4063986B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000195793A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864150A (en) | Hybrid polysilicon/amorphous silicon TFT and method of fabrication | |
| JP3312083B2 (ja) | 表示装置 | |
| US7413966B2 (en) | Method of fabricating polysilicon thin film transistor with catalyst | |
| JP2006093715A (ja) | 薄膜トランジスタの製造方法 | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR101377990B1 (ko) | Ｌｄｄ 구조를 갖는 박막 트랜지스터의 제조방법 | |
| JP4063986B2 (ja) | 多結晶シリコン膜の作製方法 | |
| JP2006505121A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP3266861B2 (ja) | アクティブマトリクス装置 | |
| JP4249886B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100470021B1 (ko) | 실리콘 결정화 방법과 박막트랜지스터 제조방법 | |
| KR100540130B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR20000074449A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH09116159A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100274893B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP3195584B2 (ja) | アクティブマトリクス回路 | |
| JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06244199A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000195794A (ja) | 多結晶シリコン膜の作製方法 | |
| JPH08213632A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH11340469A (ja) | 薄膜トランジスタ | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040520 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071101 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |