JP2002185005A - 混成ｔｆｔアレー基板とその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】同一基板上に水素化アモルファスシリコンＴＦ
ＴとポリシリコンＴＦＴを有する混成ＴＦＴアレー基板
を提供する。また、高画質用及び大画面用の駆動回路内
蔵ＴＦＴアレー基板を提供する。 【解決手段】触媒化学的気相堆積法により形成される、
脱水素処理を経ずポリシリコン化できる水素化アモルフ
ァスシリコン薄膜からチャネル部を形成し、同一基板上
に水素化アモルファスシリコンＴＦＴとポリシリコンＴ
ＦＴとを有する混成ＴＦＴアレー基板を製造する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気特性の異なる
薄膜トランジスタが同一基板上の同一平面に形成された
混成ＴＦＴアレー基板及びその製造方法に関する。

【０００２】更に詳しくは、高駆動特性を有するポリシ
リコン薄膜トランジスタと低オフ電流特性（低リーク電
流特性）を有する水素化アモルファスシリコン薄膜トラ
ンジスタとが、同一基板上の同一平面にそれぞれ複数形
成された混成ＴＦＴアレー基板とその製造方法に関す
る。また、水素化アモルファスシリコン薄膜トランジス
タを用いた画素ＴＦＴアレー及びポリシリコン薄膜トラ
ンジスタを用いた駆動駆動回路ＴＦＴアレーとが、同一
基板上の同一平面に形成された駆動回路内蔵薄膜トラン
ジスタアレー基板とその製造方法に関する。

【０００３】

【従来の技術】従来より、薄膜トランジスタ（以下、Ｔ
ＦＴとも略記する）のチャネル部には水素化アモルファ
スシリコン薄膜が用いられてきた。しかし、近年、水素
化アモルファスシリコン薄膜に代わりポリシリコン薄膜
をチャネル部に用いたポリシリコンＴＦＴが利用されつ
つある。ポリシリコンＴＦＴの駆動能力は、水素化アモ
ルファスシリコンＴＦＴと比べて１００倍以上である。

【０００４】中型と小型の液晶表示装置では、すでに、
ポリシリコンＴＦＴを内部回路に使用したものが主流に
なりつつある。ポリシリコンＴＦＴを用いると、駆動回
路ＴＦＴが画素ＴＦＴと同一基板上に形成できるため、
従来基板外に備え付けられていた外部駆動回路を基板に
形成できる。これにより、一般に「額縁」と呼ばれる表
示装置の周縁領域の縮小や表示動作の安定性の向上等の
改良がなされてきた。以下において、従来のポリシリコ
ン薄膜ＴＦＴのみを用いた駆動回路内蔵ＴＦＴアレー基
板を従来例Ａとする。

【０００５】従来例Ａにおいて、一般的に、ポリシリコ
ンＴＦＴのチャネル部には、ガラス基板上に形成できる
低温ポリシリコン薄膜が用いられている。この低温ポリ
シリコン薄膜は、プラズマ支援化学的気相堆積法（以
下、ＰＥＣＶＤ）で作製された水素化アモルファスシリ
コン薄膜に脱水素処理を行い、薄膜中の水素含有率を１
／１０以下に低減した後、脱水素処理した水素化アモル
ファスシリコンにエキシマレーザーを照射してアニール
処理（ＥＬＡ；Excimer Laser Anneal、以下、ＥＬＡと
略記する）することで製膜される。

【０００６】上記製造過程において、脱水素処理はポリ
シリコン薄膜の形成に必要不可欠である。また、脱水素
処理された水素化アモルファスシリコンはスピン密度が
高くなり、ＴＦＴのチャネル部に用いることができない
ため、水素化アモルファスシリコン薄膜全体に脱水素処
理を施し、更に全面にエキシマレーザーを照射してアニ
ール処理を施す必要がある。これにより、本来、高い駆
動性を要求されない画素ＴＦＴも駆動回路ＴＦＴと同じ
駆動能力となり、無用にオーバースペックとなってい
る。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来例Ａのように画素ＴＦＴをポリシリコンＴＦＴとして
しまうと、オフ電流が増加してしまうという欠点があっ
た。これは、ポリシリコン化により、結晶粒界を通じた
電気伝導の寄与が増すためであると考えられている。ま
た、水素化アモルファスシリコンと比較して、微量の不
純物でチャネル部のフェルミエネルギーが変化してしま
い、その変化はＴＦＴの閾値電圧を変動させたり、オフ
電流の増加に寄与したりする場合もある。

【０００８】また、ＥＬＡ処理工程では、線状に整形さ
れたビーム（ラインビーム）をスキャンさせるため、ガ
ラス基板の面積が大きくなるほどタクト（基板１枚あた
りの処理時間）の増大につながり、大面積ガラス基板へ
の応用が推進できないという欠点があった。

【０００９】画素ＴＦＴのオフ電流を低減する改善案と
して、例えば、特平４−２７５４１２は、従来通り画素
部の水素化アモルファスシリコン薄膜もポリシリコン化
させるものの、ＥＬＡ処理工程でレーザー照射のエネル
ギーや照射の方法を画素部と駆動回路部で変化させる方
法を提案している。しかし、製造現場において、画素部
と駆動回路部とに対する照射方法を変化させることは必
ずしも容易ではなく、この改善案に基づく改良も広く実
用化されるに至っていない。

【００１０】一旦、脱水素処理を施してしまうと、水素
化アモルファスシリコン薄膜のスピン密度の増加等が起
こり、画素ＴＦＴに必要とされる電気特性を著しく劣化
させてしまうこととなり、容易にはその電気特性を復元
することができない。したがって、脱水素処理を行わ
ず、駆動回路部の水素化アモルファスシリコンのみをポ
リシリコン化することが有効であると考えられる。

【００１１】本発明は上記に鑑みなされたものであり、
その目的は、水素化アモルファスシリコンＴＦＴとポリ
シリコンＴＦＴとが、同一基板上の同一平面にそれぞれ
複数形成された混成ＴＦＴアレー基板及びその製造方法
を提供することにある。また、駆動回路ＴＦＴに要求さ
れる駆動特性を有するアモルファスシリコンＴＦＴから
なる駆動回路ＴＦＴアレーと、画素ＴＦＴに要求される
駆動特性を満たしかつ低オフ電流特性を有するポリシリ
コンＴＦＴからなる画素ＴＦＴアレーとが、同一基板上
の同一平面に形成された駆動回路内蔵ＴＦＴアレー及び
その製造方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明は、上記の課題を
解決するために鋭意検討をおこなってなされたものであ
り、下記の構成のものである。上記の課題を解決する為
に、請求項１に記載の発明は、同一絶縁性基板上の同一
平面に形成された、チャネル部が水素化アモルファスシ
リコン薄膜である水素化アモルファスシリコン薄膜トラ
ンジスタと、チャネル部がポリシリコン薄膜であるポリ
シリコン薄膜トランジスタと、をそれぞれ複数有する混
成ＴＦＴアレー基板であることを特徴とする。

【００１３】上記の構成によれば、異なる電気特性を備
えたＴＦＴ素子を有する混成ＴＦＴアレー基板を提供で
きる。チャネル部が水素化アモルファスシリコン薄膜で
ある水素化アモルファスシリコンＴＦＴは低オフ電流特
性に優れ、チャネル部がポリシリコン薄膜であるポリシ
リコンＴＦＴは駆動性に優れる。これらのＴＦＴ素子を
同一基板上に形成できることにより、様々な利用形態に
合わせた混成ＴＦＴアレー基板を提供することができ
る。

【００１４】ＴＦＴ素子はｎ型やｐ型が可能であり、ｎ
型ＴＦＴ素子とｐ型ＴＦＴ素子を混在するものでもよ
い。例えば、ｎ型水素化アモルファスシリコンＴＦＴと
ｎ型ポリシリコンＴＦＴとｐ型ポリシリコンＴＦＴとを
有する混成ＴＦＴアレー基板である。

【００１５】また、従来より様々な構造のＴＦＴ素子が
存在するが、それらのどのような構造のＴＦＴ素子で構
成された混成ＴＦＴアレー基板であってもよい。更に、
構造が異なる複数種のＴＦＴ素子を混在させたものであ
ってもよい。例えば、スタガ型の水素化アモルファスシ
リコンとプレーナ型のポリシリコンＴＦＴと逆スタガ型
のポリシリコンＴＦＴとを有する混成ＴＦＴアレー基
板。更にまた、これらの構造と上記ｎ型やｐ型とは任意
に組み合わせることが可能である。

【００１６】構造が異なるＴＦＴ素子を混在させた場
合、一般的に、構造の相違によりＴＦＴ素子の高さは異
なる。同一平面に形成されたＴＦＴ素子とは、各ＴＦＴ
素子が形成される下地の各部分の表面が同一平面であ
り、その各部の表面に形成されたＴＦＴを意味する。こ
こに、下地の表面全体が同一平面である必要はない。

【００１７】請求項２に記載の発明は、請求項１に記載
の発明において、前記絶縁性基板上に画素部と、前記画
素部の外縁に駆動回路部とを有し、前記画素部には、画
素表示のオン・オフを切り替える画素ＴＦＴからなる画
素ＴＦＴアレーが形成され、前記画素ＴＦＴとして前記
水素化アモルファスシリコン薄膜トランジスタを用い、
前記駆動回路部には、前記各画素ＴＦＴにオン・オフ信
号及びデータ信号を送信する駆動回路ＴＦＴアレーが形
成され、前記駆動回路ＴＦＴとして前記ポリシリコン薄
膜トランジスタを用いたことを特徴とする。

【００１８】上記の構成によれば、液晶表示装置、エレ
クトロルミネッセンス型表示装置等の表示装置用の駆動
回路内蔵ＴＦＴアレー基板を提供することができる。ま
た、大型表示装置用の駆動回路内蔵ＴＦＴアレー基板を
安価に提供することができる。

【００１９】請求項３に記載の発明は、請求項１又は２
に記載の発明において、前記水素化アモルファスシリコ
ン薄膜は、水素含有率が５原子数％以下、かつスピン密
度が７×１０¹⁶ｃｍ^-3以下の薄膜であることを特徴とす
る。

【００２０】上記の構成によれば、駆動回路ＴＦＴ及び
画素ＴＦＴとしてポリシリコンＴＦＴを用いた従来の駆
動回路内蔵ＴＦＴアレー基板に比べ、同程度の駆動特性
を有する駆動回路ＴＦＴと、オフ電流を低減した画素Ｔ
ＦＴとを備えた駆動回路内蔵ＴＦＴアレー基板を提供で
きる。したがって、本発明の駆動回路内蔵ＴＦＴアレー
基板を用いると、高精細かつ高画質の表示装置を提供す
ることができる。

【００２１】ここに、原子数％は、英語でａｔｏｍｉｃ
％と表現される物理量を日本語に翻訳したものであり、
物質中の単位体積あたりに含まれる、全構成原子の個数
の総和に対する所定構成原子の個数の比率を百分率で表
す単位である。また、スピン密度はスピン濃度とも言わ
れる。

【００２２】請求項４に記載の発明は、請求項３に記載
の発明において、前記水素化アモルファスシリコン薄膜
の水素含有率が３原子数％以下であることを特徴とす
る。

【００２３】上記の構成によれば、ポリシリコンＴＦＴ
をより簡便に製造できるため、安価な混成ＴＦＴアレー
基板を提供することができる。

【００２４】請求項５に記載の発明は、請求項３又は４
に記載の発明において、前記水素化アモルファスシリコ
ン薄膜のスピン密度が３×１０¹⁶ｃｍ^-3以下であること
を特徴とする。

【００２５】上記の構成によれば、チャネル部の水素化
アモルファスシリコンのスピン密度の低減により、水素
化アモルファスシリコンＴＦＴのオフ電流を低減でき
る。これにより、表示装置用の駆動回路内蔵ＴＦＴとし
て用いた場合、画素への書き込みがより正確に行えるよ
うになり、結果として、表示装置の表示品質を向上させ
かつ安定化させることができる。

【００２６】請求項６に記載の発明は、請求項１及至５
のいずれかに記載の発明において、前記絶縁性基板が絶
縁基板又は任意の基板上に絶縁膜が形成された絶縁膜付
き基板であることを特徴とする。

【００２７】上記の構成によれば、用途に合わせた基板
選択が可能となり、その選択の幅が広がる。導電性を有
する基板表面に絶縁膜を形成したものを用いた混成ＴＦ
Ｔアレー基板であってもよい。

【００２８】請求項７に記載の発明は、請求項６に記載
の発明において、前記絶縁基板がガラス基板であること
を特徴とする。

【００２９】上記の構成によれば、表示装置用にも一般
的に使用するほう珪酸ガラス等のガラス基板を用いた混
成ＴＦＴアレー基板を提供できる。ガラス基板には石英
ガラス基板、アルカリガラス、非アルカリガラス等を含
む。

【００３０】請求項８に記載の発明は、同一絶縁性基板
上の同一平面内に形成された、チャネル部が水素化アモ
ルファスシリコン薄膜である水素化アモルファスシリコ
ン薄膜トランジスタと、チャネル部がポリシリコン薄膜
であるポリシリコン薄膜トランジスタと、をそれぞれ複
数有する混成ＴＦＴアレー基板の製造方法であって、触
媒化学的気相堆積法を適用して、前記絶縁性基板上にチ
ャネル部用の前記水素化アモルファスシリコン薄膜を形
成する水素化アモルファスシリコン薄膜成膜工程と、前
記水素化アモルファスシリコン薄膜成膜工程直後に、レ
ーザー光を選択的に照射して、前記水素化アモルファス
シリコン薄膜の所定部位のみをレーザーアニール処理
し、所定部位の前記水素化アモルファスシリコン薄膜を
ポリシリコン化させるポリシリコン化処理工程と、前記
水素化アモルファスシリコン薄膜及び前記ポリシリコン
薄膜のそれぞれにフォトリソグラフィとエッチングとを
行い、前記水素化アモルファスシリコン薄膜トランジス
タ及び前記ポリシリコン薄膜トランジスタのチャネル部
を形成するチャネル部形成工程と、を少なくとも備える
ことを特徴とする。

【００３１】上記の構成によれば、異なる電気特性を有
するＴＦＴ素子が同一基板上の同一平面に形成された混
成ＴＦＴアレー基板を製造できる。成膜工程直後とは脱
水素工程を経ないことを意味する。従来はレーザーアニ
ール処理の前に脱水素処理を行っていたが、触媒化学的
気相堆積法により形成された水素化アモルファスシリコ
ン薄膜であれば、水素含有率が低く、脱水素処理を施さ
なくともポリシリコン化が可能である。これにより、水
素化アモルファスシリコン薄膜の所定部位をポリシリコ
ン化させることができ、かつ、前記所定部位以外の水素
化アモルファスシリコン薄膜を成膜直後と同じ状態を保
つことができる。

【００３２】低オフ電流特性に優れた水素化アモルファ
スシリコンＴＦＴと、駆動特性に優れるポリシリコンＴ
ＦＴとを同一基板上に形成できることにより、様々な利
用形態に合わせたＴＦＴアレー基板を製造することがで
きる。

【００３３】前記水素化アモルファスシリコン薄膜形成
工程とポリシリコン化処理工程と前記チャネル部形成工
程とを順次１度づつ行うことにより、前記絶縁性基板上
に形成するすべての薄膜トランジスタのチャネル部を一
括形成することも可能である。このようなチャネル部の
一括形成は、同一種類のＴＦＴ素子を形成する場合のみ
ではなく、構造が異なる複数種のＴＦＴ素子が混在する
場合であっても可能である。

【００３４】請求項９に記載の発明は、請求項８に記載
の発明において、前記ポリシリコン化処理工程でレーザ
ーアニール処理する前記所定部位が前記絶縁性基板周縁
の部分領域であり、前記絶縁性基板周縁の部分領域の水
素化アモルファスシリコン薄膜をポリシリコン化させて
駆動回路部予定領域を形成することを特徴とする。

【００３５】上記の構成によれば、前記絶縁性基板上に
画素部と、前記画素部の周縁に駆動回路部とを有し、前
記画素部には画素表示のオン・オフを切り替える画素Ｔ
ＦＴからなる画素ＴＦＴアレーが形成され、前記画素Ｔ
ＦＴとして前記水素化アモルファスシリコン薄膜トラン
ジスタを用い、かつ、前記駆動回路部には前記各画素Ｔ
ＦＴにオン・オフ信号及びデータ信号を送信する駆動回
路ＴＦＴアレーが形成され、前記駆動回路ＴＦＴとして
前記ポリシリコン薄膜トランジスタを用いた表示装置用
の駆動回路内蔵薄膜トランジスタアレー基板を製造でき
る。液晶表示装置、エレクトロルミネッセンス型表示装
置等の表示装置用の駆動回路内蔵ＴＦＴアレー基板とし
て利用できる。

【００３６】また、ポリシリコンＴＦＴを駆動回路ＴＦ
Ｔ及び画素ＴＦＴとして用いた従来の駆動回路内蔵ＴＦ
Ｔアレー基板に比べ、ポリシリコン化処理工程で、所定
部位のみにレーザー処理を行うので、大型表示装置用の
駆動回路内蔵ＴＦＴアレー基板であっても簡便にかつ効
率良く製造することができる。

【００３７】請求項１０に記載の発明は、請求項８又は
９に記載の発明において、前記水素化アモルファスシリ
コン薄膜成膜工程で、水素含有率が５原子数％以下であ
り、かつ、スピン密度が７×１０¹⁶ｃｍ^-3以下である水
素化アモルファスシリコン薄膜を形成することを特徴と
する。

【００３８】上記の構成によれば、従来のようにポリシ
リコンＴＦＴを駆動回路ＴＦＴ及び画素ＴＦＴとして用
いた駆動回路内蔵ＴＦＴアレー基板に比べ、同程度の駆
動特性を有する駆動回路ＴＦＴと、オフ電流を低減した
画素ＴＦＴとを備えた駆動回路内蔵ＴＦＴアレー基板を
提供できる。したがって、本発明の駆動回路内蔵ＴＦＴ
アレー基板を用いると、高精細かつ高画質の表示装置を
提供することが可能となる。

【００３９】請求項１１に記載の発明は、請求項１０に
記載の発明において、前記水素化アモルファスシリコン
薄膜の水素含有率が３原子数％以下である。

【００４０】上記の構成の如く水素含有率が低減した水
素化アモルファスシリコンを用いることにより、ポリシ
リコン化に伴う爆発的な水素蒸発の発生を抑制できる。
したがって、より均質なポリシリコン薄膜が形成でき
る。その結果として、均質でかつ動作安定性に優れた駆
動回路ＴＦＴを形成でき、また、その動作マージンも広
がり好ましい。

【００４１】また、レーザーアニール処理の際に、より
高エネルギー密度のレーザーが利用できるのでポリシリ
コン化に要する時間を短縮できる。これにより、生産性
を向上することも可能になる。特に、大画面表示装置用
の駆動回路内蔵ＴＦＴアレーであれば、このように時間
短縮できることが重要な要素である。

【００４２】請求項１２に記載の発明は、請求項１０又
は１１に記載の発明において、前記水素化アモルファス
シリコン薄膜のスピン密度が３×１０¹⁶ｃｍ^-3以下であ
ることを特徴とする。

【００４３】上記の構成によれば、水素化アモルファス
シリコン薄膜のスピン密度を減少させると、オフ電流の
少ない水素化アモルファスシリコンＴＦＴを製造するこ
とができる。

【００４４】請求項１３に記載の発明は、請求項１０及
至１２のいずれかに記載の発明において、前記チャネル
部整形工程後に、触媒化学的気相堆積法を適用して、前
記水素化アモルファスシリコン薄膜トランジスタ及び前
記ポリシリコン薄膜トランジスタのチャネル部を覆うよ
うにシリコン窒化膜を形成する絶縁膜形成工程を含むこ
とを特徴とする。

【００４５】上記の構成によれば、チャネル部を形成す
る水素化アモルファスシリコン薄膜及びポリシリコン薄
膜にプラズマダメージ等を与えることなく絶縁膜を形成
できる。また、リーク電流の極めて少ないシリコン窒化
膜を形成できる。

【００４６】請求項１４に記載の発明は、請求項１３に
記載の発明において、前記絶縁性基板として絶縁基板又
は任意の基板上に絶縁膜を形成した絶縁膜付き基板を用
いることを特徴とする。

【００４７】上記の構成によれば、用途に合わせた基板
選択が可能となり、その選択の幅が広がる。導電性を有
する基板であっても、その基板表面に絶縁膜を形成すれ
ば、混成ＴＦＴ基板を製造できる。

【００４８】請求項１５に記載の発明は、請求項１４に
記載の発明において、前記絶縁基板としてガラス基板を
用いることを特徴とする。

【００４９】上記の構成によれば、表示装置用にも一般
的に使用できるほう珪酸ガラス基板等のガラス基板を用
いて、混成ＴＦＴアレー基板を低コストで製造できる。
ガラス基板には石英ガラス基板、アルカリガラス、非ア
ルカリガラス等を含む。

【００５０】

【発明の実施の形態】（実施の形態１）本実施の形態で
は、トップゲート構造（スタガ型）のｎ型ＴＦＴを例と
して、図１及び図２を参照しながら製造方法を詳述す
る。図１は製造過程における中間製造物の構成を示す概
念図を用いて製造工程を説明する図である。また、図２
は水素化アモルファスシリコンよりなるチャネル部とポ
リシリコン薄膜よりなるチャネル部を形成する工程（図
１（ｂ））を、更に詳しく説明する図である。

【００５１】まず、図１に示されるように、絶縁性基板
１上にソース電極及びドレイン電極となる金属膜（以
下、ソース・ドレイン電極形成膜）を成膜し、続いて水
素化アモルファスシリコン薄膜を成膜した後に、水素化
アモルファスシリコン薄膜にｎ型不純物をドーピングし
てｎ⁺水素化アモルファスシリコン薄膜３を形成する。
その後、フォトリソグラフィとエッチングにより一括で
島状加工して、ソース電極及びドレイン電極並びにｎ⁺
水素化アモルファスシリコン薄膜よりなるソース不純物
拡散領域及びドレイン不純物拡散領域を形成する（図１
（ａ））。

【００５２】絶縁性の基板１としては、絶縁基板、又は
任意の基板上に絶縁膜を形成した絶縁膜付き基板であっ
てもよい。低温ポリシリコン技術を用いるため、絶縁基
板としてほう珪酸ガラス等のガラス基板も用いることが
可能である。

【００５３】ソース・ドレイン電極形成薄膜の成膜に
は、真空蒸着法やスパッタリング法等が適用できる。ソ
ース・ドレイン電極用薄膜は、後に行われる水素化アモ
ルファスシリコン薄膜形成の際の基板温度以上の融点を
有する金属薄膜であればよい。ソース・ドレイン電極用
薄膜としてアルミニウム薄膜を用いることが好ましい。
また、上記基板温度以上の融点を有する金属薄膜表面に
アルミニウム薄膜を形成した積層膜であってもよい。

【００５４】ここでの水素化アモルファスシリコン薄膜
を形成する工程では、触媒化学的気相堆積法（Ｈｏｔ−
ｗｉｒｅ−ＣＶＤ法ともいわれる。以下、Ｃａｔ−ＣＶ
Ｄ法とも略記する）又はプラズマ支援気相堆積法（以
下、ＰＥＣＶＤ法とも略記する）を用いることができ
る。ただし、後に行うレーザーアニール処理工程でレー
ザーがこの水素化アモルファスシリコン薄膜に照射され
る場合は、Ｃａｔ−ＣＶＤ法により形成する必要があ
る。

【００５５】水素化アモルファスシリコン薄膜の材料物
質としては、モノシランガスやモノシランガスと水素ガ
スとの混合ガスを用いることができる。また、ジシラン
ガスやジシランガスと水素ガスとの混合ガスを用いても
よい。

【００５６】上記不純物のドーピング工程では、リン
（Ｐ）等のｎ型不純物をドーピングしたが、ｐ型ＴＦＴ
を形成する際は、ここでｐ型の不純物をドーピングすれ
ばよい。

【００５７】ｎ⁺水素化アモルファスシリコン薄膜のエ
ッチングには、硝酸とフッ酸とを１００：１の重量比率
で混合した混合溶液（以下、混合溶液Ａとする）等が利
用できる。また、フッ素系エッチャントを用いたドライ
エッチングも可能である。

【００５８】次に、Ｃａｔ−ＣＶＤ法を適用して、チャ
ネル部を形成することとなる水素化アモルファスシリコ
ン薄膜４（以下、チャネル部形成薄膜という。）を成膜
する（図２（ａ））。その後、絶縁性基板１の所定部位
にエキシマレーザーを照射してアニールすることで、所
定部位の水素化アモルファスシリコン薄膜をポリシリコ
ン化させてポリシリコン薄膜１４を形成する（図２
（ｂ））。

【００５９】一層のチャネル部形成薄膜にポリシリコン
薄膜部と水素化アモルファスシリコン薄膜部とを形成し
た後、一括して、各部の薄膜にフォトリソグラフィとエ
ッチングとにより島状加工し、水素化アモルファスシリ
コン薄膜よりなるチャネル部２４とポリシリコン薄膜よ
りなるチャネル部３４とを形成する（図１（ｂ）及び図
２（ｃ））。

【００６０】ここに、従来はアニール処理する前に脱水
素処理工程を行っていたが、本発明においてこの脱水素
処理工程は行わない。

【００６１】所望により、ポリシリコン薄膜部と水素化
アモルファスシリコン薄膜部とのフォトリソグラフィ及
びエッチングは各薄膜部ごとに行ってもよい。エッチン
グとしては、硝酸とフッ酸との上記混合溶液Ａ等を用い
たウエットエッチング又はフッ素系エッチャント等を用
いたドライエッチングが可能である。

【００６２】上記チャネル形成薄膜４の材料物質として
は、モノシランガスやモノシランガスと水素ガスとの混
合ガスを用いることができる。また、ジシランガスやジ
シランガスと水素ガスとの混合ガスを用いてもよい。な
お、上記チャネル部形成薄膜４を形成する際の成膜条件
及び形成された上記チャネル部形成薄膜４の電気特性
は、下記実施の形態３において詳述する。

【００６３】次に、ゲート絶縁膜５としてシリコン窒化
膜（ＳｉＮ_X膜）を成膜する。続けて、ゲート電極６と
なるゲート電極形成薄膜を成膜した後、フォトリソグラ
フィとエッチングによりゲート電極６及びゲートバスラ
インを形成する（図１（ｃ））。

【００６４】ゲート絶縁膜５の成膜工程では、Ｃａｔ−
ＣＶＤ法又はＰＥＣＶＤ法が適用できる。ＰＥＣＶＤ法
を適用した場合は水素化アモルファスシリコン薄膜及び
ポリシリコン薄膜がプラズマダメージをうけるので、Ｃ
ａｔ−ＣＶＤ法を適用した成膜が好ましい。ゲート電極
形成薄膜の成膜には、真空蒸着法やスパッタリング法等
が適用できる。

【００６５】所望により、ポリシリコン薄膜部と水素化
アモルファスシリコン薄膜部のフォトリソグラフィ及び
エッチングは各薄膜部ごとに行ってもよい。エッチング
としては、硝酸とフッ酸との上記混合溶液Ａ等を用いた
ウエットエッチング又はフッ素系エッチャント等を用い
たドライエッチングが可能である。

【００６６】次に、ソースバスラインとゲートバスライ
ンとの分離のための層間絶縁膜７を形成した後、フォト
リソグラフィとエッチングとにより、ソース電極、ドレ
イン電極に配線を施すためのコンタクト窓を形成する
（図１（ｄ））。

【００６７】層間絶縁膜７としては、例えば、シリコン
窒化膜やシリコン酸化膜を用いることができる。ウエッ
トエッチングにおけるエッチャントにはバッファードフ
ッ酸等が使用できる。また、フッ素系エッチャントを用
いたドライエッチングも可能である。

【００６８】最後に、ソースバスラインを形成すると伴
に金属配線８を形成することにより混成ＴＦＴアレー基
板が形成できる（図２（ｅ））。

【００６９】金属配線８の形成には、ゲート電極形成の
場合と同様に、蒸着法やスパッタリング法等を適用して
金属薄膜を成膜し、フォトリソグラフィ及びエッチング
により形成すればよい。金属配線８の材料物質としてア
ルミニウムを用いることが好ましい。また、所定の金属
薄膜表面にアルミニウム薄膜を形成した積層膜であって
もよい。ゲート電極形成の場合と異なり、この後に高温
で処理する工程がないため、ここでの金属薄膜の材料物
質は、上記基板温度以上の融点を有する金属である必要
はない。

【００７０】（実施の形態２）上記実施の形態１ではト
ップゲート構造のｎ型ＴＦＴを形成する場合を示した
が、ｐ型ＴＦＴを形成する場合であれば上記ドーピング
工程でｐ型不純物をドーピングすることで容易に製造で
きる。また、ｎ型ＴＦＴとｐ型ＴＦＴとを用いて混成Ｔ
ＦＴアレー基板を製造することも容易である。この場
合、フォトレジストで所定のマスクパターンを形成して
ｐ型不純物とｎ型不純物の一方をドーピングし、その後
マスクパターンを変更して他方をドーピングすればよ
い。また、全面に一方の不純物をドーピングした後、フ
ォトレジストで所定のマスクパターン形成して他方の不
純物をドーピングしてもよい。但し、この際、他方の不
純物をドーピングする領域はすでに一方の不純物がドー
ピングされているので、他方の不純物濃度を相対的に高
くする必要がある。

【００７１】また、構造的にも、トップゲート構造のＴ
ＦＴ素子ばかりでなく、チャネル保護型やチャネルエッ
チング型等のボトムゲート構造（逆スタガ型）のＴＦＴ
素子とすることもできる。更にまた、プレーナ型ＴＦＴ
素子を製造することも容易である。これらの異なる構成
のＴＦＴ素子を形成する際、多少の工程順序の入れ替え
や工程の追加や工程の簡素化等の変更はあるが、従来の
技術に従えば設計の変更は容易である。

【００７２】また、上記実施の形態１においては、ポリ
シリコン薄膜部と水素化アモルファスシリコン薄膜部と
を構成するＴＦＴ素子は同一構造であるが、ポリシリコ
ン薄膜部と水素化アモルファスシリコン薄膜部とでそれ
ぞれ異なる構造のＴＦＴ素子を形成してもよい。更にま
た、ポリシリコン薄膜部と水素化アモルファスシリコン
薄膜部とのそれぞれの薄膜部に、異なる構造を有する複
数種のＴＦＴ素子を形成してもよい。

【００７３】（実施の形態３）以下、Ｃａｔ−ＣＶＤ法
により形成された水素化アモルファスシリコン薄膜の特
性と、ＴＦＴ素子のチャネル部への適用性とについて記
述する。

【００７４】一般的に、ＴＦＴ素子の性能を示す指標は
高速駆動性、動作安定性、オン電流特性及び低オフ電流
特性（低リーク電流特性ともいう、以下、薄膜の電気特
性に関しては低リーク電流特性という用語を用いる）で
ある。また、ＴＦＴの使用に際して、表示装置の駆動回
路ＴＦＴの場合、低オフ電流特性より高速駆動性が重要
であり、表示装置の画素ＴＦＴの場合、高速駆動性より
低オフ電流特性が重要である。ここで、高速駆動性及び
オフ電流値は、ＴＦＴのチャネル部を形成する薄膜の電
気特性に大きく依存する。

【００７５】ポリシリコンＴＦＴの高速駆動性を左右す
る大きな要因がチャネル部を形成するポリシリコン薄膜
の結晶粒径の大きさ（結晶性）であり、高速駆動性は結
晶粒径又は電界効果移動度で指標でき、結晶粒径が大き
いほど、また電界効果移動度が大きいほど高速駆動が可
能なＴＦＴ素子となる。

【００７６】また、水素化アモルファスシリコン薄膜の
リーク電流の大きさを左右するもっとも大きな要因は、
薄膜中のダングリングボンド（本薄膜においては、ケイ
素原子の未結合手）の存在であり、このダングリングボ
ンドの割合はスピン密度に対応づけられる。したがっ
て、低リーク電流特性はスピン密度で指標でき、スピン
密度が小さいほどオフ電流が小さくなる。以下におい
て、ポリシリコンＴＦＴの駆動性は結晶粒径又は電界効
果移動度を用いて表し、水素化アモルファスシリコンＴ
ＦＴ素子のオフ電流の大きさはスピン密度を用いて表
す。

【００７７】Ｃａｔ−ＣＶＤ法を適用して形成された水
素化アモルファスシリコン薄膜は、そのスピン密度が水
素化アモルファスシリコンＴＦＴのチャネル部の性能と
して必要十分な７×１０¹⁶ｃｍ^-3以下であり、かつその
水素含有率が５原子数％以下である。したがって、上記
のように形成された水素化アモルファスシリコンを画素
ＴＦＴとして利用できる。

【００７８】また、上記水素化アモルファスシリコン薄
膜の水素含有率を低減できることにより、脱水素処理を
施さずにエキシマレーザー照射しても膜中の水素が爆発
的に蒸発することがない。したがって、従来行っていた
脱水素処理を本発明では行わずに、選択的に所定部位を
エキシマレーザーで照射することで、駆動回路部の水素
化アモルファスシリコン薄膜をポリシリコン化させるこ
とが可能である。なお、上記のポリシリコン化により、
ポリシリコン化前に比べて電界効果移動度は約１００倍
となる。これにより、上記のように形成されたポリシリ
コン薄膜を駆動回路ＴＦＴのチャネル部として利用でき
る。

【００７９】従来例Ａの駆動回路内蔵型ＴＦＴアレー基
板は、駆動回路部に用いるポリシリコン薄膜を形成する
ためには、脱水素処理が不可欠であった。それは、従
来、ＰＥＣＶＤを適用して水素化アモルファスシリコン
薄膜を形成していたため、形成された水素化アモルファ
スシリコンの水素含有率が１０〜１５原子数％であれば
良質であり、水素含有率をあらかじめ低減しておかない
とこの水素化アモルファスシリコン薄膜をポリシリコン
化させることができないからである。

【００８０】また、所定部位のみ選択的に脱水素処理す
ることができないため、ポリシリコン化する必要のない
画素部までポリシリコン化しなくてはならなかった。な
ぜなら、脱水素処理が行われた水素化アモルファスシリ
コン薄膜は、その薄膜中に含まれていた水素原子の放出
に伴いスピン密度が大きくなり、つまりオフ電流が大き
くなり、画素ＴＦＴのチャネル部に用いることができな
くなってしまうからである。

【００８１】なお、一旦、脱水素処理された水素化アモ
ルファスシリコン薄膜中のダングリングボンドを十分に
終端化させること（再度水素等を結合させてスピン密度
を低減すること）は、非常に困難であり、スピン密度を
低下させるためにはポリシリコン化を行わなければなら
なかった。このようにポリシリコン化を行うとスピン密
度は小さくなるが、ポリシリコン化薄膜のオフ電流は、
ポリシリコン化に伴い、スピン密度とは別の要因で、脱
水素処理を行う前の水素化アモルファスシリコン薄膜に
比べて大きくなる。

【００８２】上記の従来例Ａと比較して、本発明におい
て脱水素処理を行う必要がなく、Ｃａｔ−ＣＶＤ法によ
り形成された水素化アモルファスシリコン薄膜をそのま
ま画素ＴＦＴのチャネル部として使用できるのでポリシ
リコン化に伴うオフ電流の増大が防止できる。低オフ電
流であることは画素ＴＦＴの特性として最も重要な特性
の一つであり、そのオフ電流の増大を防止できることは
大変好ましい。また、水素化アモルファスシリコンＴＦ
Ｔの駆動能力は、従来技術Ａにおいて画素ＴＦＴとして
用いているポリシリコンＴＦＴのそれに比べ１００分の
１程度である。しかし、画素ＴＦＴとしては十分な駆動
能力であり、実用上何の不都合も生じない。

【００８３】成膜条件等を変化させた場合の水素化アモ
ルファスシリコン薄膜の特徴について具体的に説明す
る。

【００８４】Ｃａｔ−ＣＶＤ法を適用すれば、上述した
ように、スピン密度が７×１０¹⁶ｃｍ^-3以下、かつスピ
ン密度が５原子数％以下の水素化アモルファスシリコン
薄膜を形成することができる。例えば、チャンバ容積が
３ｍ³の装置と、モノシランと水素の混合反応ガスＡを
用い、基板温度を摂氏３００度とし、混合反応ガスの全
圧を１Ｐａ（パスカル）、モノシランと水素の分圧比を
１：４とした成膜条件Ａの場合、形成された水素化アモ
ルファスシリコン薄膜は、そのスピン密度が７×１０¹⁶
ｃｍ^-3であり、水素含有率が４原子数％であった。

【００８５】また、成膜条件を最適化することで、水素
含有率を上昇させることなく、スピン密度を３×１０¹⁶
ｃｍ^-3以下にできる。例えば、混合反応ガスの分圧比以
外は上記成膜条件Ａと同じ条件で、混合反応ガスの分圧
比を変化させて、スピン密度が最低となるように成膜条
件の最適化を行うと、モノシランと水素との分圧比を
５：１とした場合が最適であった（この場合の成膜条件
を成膜条件Ｂとする）。このとき形成された水素化アモ
ルファスシリコン薄膜は、そのスピン密度が２×１０¹⁶
ｃｍ^-3、かつその水素含有率が４原子数％の薄膜であっ
た。

【００８６】ただし、この分圧比は混合反応ガスの全圧
やチャンバのサイズにより変動することが確認されてい
る。例えば、チャンバ容積の異なる装置を用いることと
混合反応ガスの分圧比が異なること以外は上記成膜条件
Ａと同じ条件で、混合反応ガスの分圧比を変化させて、
スピン密度が最低となるように成膜条件の最適化を行う
と、モノシランと水素との分圧比が２：１とした場合が
最適であった。このとき形成された水素化アモルファス
シリコン薄膜は、そのスピン密度が５×１０¹⁵ｃｍ^-3、
かつ水素含有率が４原子数％の薄膜であった。

【００８７】したがって、最適な成膜条件は使用する装
置や反応ガス等に依存するが、スピン密度を低減するた
めには、混合反応ガスのモノシランと水素の分圧比を最
適化することが重要である。

【００８８】また、成膜条件の基板温度を変化すること
で、水素含有率を３原子数％以下に低減することもでき
る。しかも、基板温度の上昇に伴うスピン密度の増加は
顕著なものではない。例えば、基板温度を摂氏４００度
とする以外は上記成膜条件Ｂと同じ条件で形成された水
素化アモルファスシリコン薄膜は、その水素含有率が３
原子数％、かつそのスピン密度が３×１０¹⁶ｃｍ^-3の薄
膜であった。したがって、この水素化アモルファスシリ
コン薄膜をチャネル部に用いても画素ＴＦＴの電気特性
はほとんど変化しない。

【００８９】また、このような水素含有率が３原子数％
以下の水素化アモルファスシリコン薄膜を用いれば、よ
り高エネルギー密度のエキシマレーザー照射でも水素の
爆発的蒸発が生じないため、より簡便にかつ均質なポリ
シリコン化ができる。また、高エネルギー密度のエキシ
マレーザー照射でポリシリコン薄膜の結晶性が向上す
る。これにより、駆動回路ＴＦＴの駆動能力が向上しか
つ動作マージンが広がるので好ましい。また、高品質な
駆動回路ＴＦＴを簡便にかつ均質に製造できこととなり
生産性が向上する。

【００９０】以上のように、Ｃａｔ−ＣＶＤ法により形
成した低スピン密度かつ低水素含有率の水素化アモルフ
ァスシリコン薄膜を利用すれば、画素ＴＦＴに要求され
る低オフ電流特性を有するＴＦＴ素子を、また、駆動回
路ＴＦＴに要求される高速駆動特性を有するＴＦＴ素子
を同一基板上に形成することができる。

【００９１】（実施の形態４）本実施の形態では、液晶
表示装置用の駆動回路内蔵ＴＦＴアレー基板として利用
できる混成ＴＦＴアレー基板について説明する。必要に
応じて、図１及至図３を参照する。

【００９２】図３は、駆動回路内蔵ＴＦＴアレー基板に
おける各構成部の配置の一例を概念的に表した平面図で
ある。図３に示されるように、絶縁性基板１（表示パネ
ル）上に画素部３３と、画素部外縁の走査用駆動回路部
３２ａ及びデータ用駆動回路部３２ｂとを有する。走査
用駆動回路部３２ａとデータ用駆動回路部３２ｂとをあ
わせた部分が駆動回路部３２である。

【００９３】上記実施の形態１と同様にして、画素部３
３には、チャネル部が水素化アモルファスシリコン薄膜
である水素化アモルファスシリコンＴＦＴよりなるＴＦ
Ｔアレーを形成でき、走査用駆動回路部３２ａにはチャ
ネル部がポリシリコン薄膜であるポリシリコンＴＦＴよ
りなるＴＦＴアレーを形成でき、かつデータ用駆動回路
部３２ｂにはポリシリコンＴＦＴよりなるＴＦＴアレー
を形成できる。

【００９４】上記実施の形態１における上記水素化アモ
ルファスシリコン薄膜部及び上記ポリシリコン薄膜部が
それぞれ本実施の形態における画素部及び駆動回路部３
２である。画素部、走査用駆動回路部３２ａ及びデータ
用駆動回路部３２ｂそれぞれのＴＦＴアレーの構成は従
来技術に基づく構成とした。

【００９５】ＴＦＴの各構成要素は以下のようにした。
絶縁性基板１としてほう珪酸ガラスを用いた。ソース電
極とドレイン電極２は、膜厚をそれぞれ５００ｎｍ、電
極幅をそれぞれ１０μｍとし、それらの電極間隔を１０
μｍとした。成膜にはスパッタリング法を適用した。ま
た、ソース不純物拡散領域とドレイン不純物拡散領域を
形成するｎ⁺水素化アモルファスシリコン薄膜３は、膜
厚を５０ｎｍとし、不純物としてリン（Ｐ）がドーピン
グされている。その成膜にはＣａｔ−ＣＶＤ法を適用し
た。

【００９６】チャネル部の形成において、膜厚が６０ｎ
ｍの上記チャネル部形成薄膜（水素化アモルファスシリ
コン薄膜４）をＣａｔ−ＣＶＤ法を適用して成膜した。
成膜の際、チャンバ容積が３ｍ³の装置を用い、基板温
度を摂氏３００度とした。また、反応ガスとしてモノシ
ランと水素とを分圧比５：１で混合した混合ガスを用
い、混合ガスの全圧を１Ｐａ（パスカル）とした。この
成膜条件で形成された上記チャネル部形成薄膜のスピン
密度は２×１０^-16ｃｍ^-3であり、かつその水素含有率
が４原子数％であった。

【００９７】ポリシリコン化処理を行う際、エキシマレ
ーザーを用い、３００ｍＪ／ｃｍ²の強度で照射した。
この条件で形成されたポリシリコン薄膜をラマン分光法
により観察すると、水素化アモルファスシリコン成分は
観測されず、結晶粒径は１．５〜２μｍであった。

【００９８】ゲート絶縁膜５として、膜厚が２００ｎｍ
のシリコン窒化膜をＣａｔ−ＣＶＤ法により形成した。
また、ゲート電極６としては、スパッタリングにより形
成された、膜厚が２５０ｎｍのアルミニウム薄膜を用い
た。層間絶縁膜７として、Ｃａｔ−ＣＶＤ法により形成
された、膜厚が３００ｎｍのシリコン窒化膜を用いた。
金属配線８としてはアルミニウム薄膜を用いた。

【００９９】以上のように、大部分において従来技術を
そのまま利用して製造することができる。更に、ポリシ
リコンＴＦＴのみを用いた従来例Ａの駆動回路内蔵ＴＦ
Ｔアレー基板に比べ、製造において工程を減らすことが
できる点、また、上記のようにして形成された駆動回路
ＴＦＴの性能を従来と同等に保ちつつ画素ＴＦＴの低オ
フ電流特性を向上することができる点において優れる。

【０１００】更に、従来は基板全体にレーザーアニール
処理を施していたため、大画面表示装置用の駆動回路内
蔵ＴＦＴアレー基板は製造されるに至っていないが、本
発明では、駆動回路部のみをレーザーアニール処理する
ため、簡便にかつ効率良く大画面表示装置用駆動回路内
蔵ＴＦＴアレー基板が製造できる。

【０１０１】

【発明の効果】以上で説明したように、本発明に係る混
成ＴＦＴアレー基板の製造方法では、スピン密度が低く
かつ水素含有率が小さい水素化アモルファスシリコン薄
膜を触媒化学的気相堆積法を適用して形成すれば、脱水
素処理することなく選択部のみをポリシリコン化させる
ことができ、この選択的ポリシリコン化の手法を薄膜ト
ランジスタのチャネル部の形成に適用することにより、
チャネル部が水素化アモルファスシリコン薄膜である水
素化アモルファスシリコンＴＦＴとチャネル部がポリシ
リコン薄膜であるポリシリコンＴＦＴとを同一基板上に
形成することができる。

【０１０２】本発明では、低オフ電流特性を有する水素
化アモルファスシリコンＴＦＴと高駆動性を有するポリ
シリコンＴＦＴとを同一基板上に形成した混成ＴＦＴア
レー基板を提供できる。また、本発明では、水素化アモ
ルファスシリコンＴＦＴを画素ＴＦＴとして用い、かつ
ポリシリコンＴＦＴを駆動回路ＴＦＴとして用いること
により、駆動回路内蔵ＴＦＴアレー基板を提供できる。

【０１０３】更に、本発明では、ポリシリコンＴＦＴを
画素ＴＦＴ及び駆動回路ＴＦＴとして用いた従来の駆動
回路内蔵ＴＦＴアレー基板に比べ、駆動回路ＴＦＴの性
能は従来のそれと同等であるが、画素ＴＦＴの性能は従
来のそれより低オフ電流特性の点で優れることにより、
高画質表示装置用の駆動回路内蔵ＴＦＴアレー基板を提
供できる。

【０１０４】更にまた、従来の駆動回路内蔵ＴＦＴアレ
ー基板を大画面表示装置へ適用するには生産性及び製造
コスト面に難点があったが、本発明では、上記選択的ポ
リシリコン化の手法に従えば生産性の向上及び製造コス
トの削減を図ることができ、実用性に富む高画質かつ大
画面表示装置用の駆動回路内蔵ＴＦＴアレー基板を提供
できる。

【０１０５】

【図面の簡単な説明】

【図１】水素化アモルファスシリコンＴＦＴとポリシリ
コンＴＦＴを同一基板上に形成する製造方法を工程別に
示した概念断面図であり、（ａ）はソース電極、ドレイ
ン電極、ソース不純物拡散領域及びドレイン不純物拡散
領域が形成された基板の概念断面図であり、（ｂ）は更
に、水素化アモルファスシリコン薄膜及びポリシリコン
薄膜よりなるチャネル部が形成された基板の概念断面図
であり、（ｃ）は更に、ゲート絶縁膜及びゲート電極が
形成された基板の概念断面図であり、（ｄ）は更に、層
間絶縁膜が形成されかつコンタクト窓が形成された基板
の概念断面図であり、（ｅ）は更に、金属配線を行うこ
とで製造された混成ＴＦＴアレー基板の概念断面図であ
る。

【図２】チャネル部を形成する工程を詳述した概念断面
図であり、（ａ）はチャネル部形成薄膜を成膜する工程
を示す概念断面図であり、（ｂ）は部分的ポリシリコン
化を行うポリシリコン化処理工程を示す概念断面図であ
り、（ｃ）はチャネル部を島状形成するチャネル部形成
工程を示す概念断面図である。

【図３】駆動回路内蔵ＴＦＴアレー基板の一例を示す概
念平面図である。

【符号の説明】

１ 絶縁性基板 ２ ソース・ドレイン電極 ３ ｎ⁺水素化アモルファスシリコン薄膜よりなるソ
ース・ドレイン不純物拡散領域 ４ 水素化アモルファスシリコン薄膜 ５ ゲート絶縁膜 ６ ゲート電極 ７ 層間絶縁膜 ８ 金属配線 １３ ｎ⁺ポリシリコン薄膜よりなるソース・ドレイ
ン不純物拡散領域 １４ ポリシリコン薄膜 ２４ 水素化アモルファスシリコン薄膜よりなるチャ
ネル部 ３４ ポリシリコン薄膜よりなるチャネル部 ３１ ＴＦＴパネル ３２ 駆動回路部 ３２ａ 走査用駆動回路部 ３２ｂ データ用駆動回路部 ３３ 画素部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松村 英樹 石川県能美郡辰口町旭台１丁目１番地 北 陸先端科学技術大学院大学内 (72)発明者 増田 淳 石川県能美郡辰口町旭台１丁目１番地 北 陸先端科学技術大学院大学内 Ｆターム(参考） 5F048 AB10 AC04 BA16 BD01 BG07 5F052 AA02 BB07 DA02 DB01 DB03 JA01 5F110 AA06 BB02 BB04 CC05 CC07 DD02 EE03 EE44 FF03 FF29 GG02 GG13 GG15 GG44 GG45 HK02 HK03 HK09 HK16 HK21 HK25 HK33 HK34 NN78 PP03 PP34

Claims (15)

【特許請求の範囲】
1. 【請求項１】 同一絶縁性基板上の同一平面に形成さ
   れた、 チャネル部が水素化アモルファスシリコン薄膜である水
   素化アモルファスシリコン薄膜トランジスタと、 チャネル部がポリシリコン薄膜であるポリシリコン薄膜
   トランジスタと、をそれぞれ複数有する混成ＴＦＴアレ
   ー基板。
2. 【請求項２】 請求項１に記載の混成ＴＦＴアレー基
   板において、 前記絶縁性基板上に画素部と、前記画素部の外縁に駆動
   回路部とを有し、 前記画素部には、画素表示のオン・オフを切り替える画
   素ＴＦＴからなる画素ＴＦＴアレーが形成され、前記画
   素ＴＦＴとして前記水素化アモルファスシリコン薄膜ト
   ランジスタを用い、 前記駆動回路部には、前記各画素ＴＦＴにオン・オフ信
   号及びデータ信号を送信する駆動回路ＴＦＴアレーが形
   成され、前記駆動回路ＴＦＴとして前記ポリシリコン薄
   膜トランジスタを用いたことを特徴とする表示装置用の
   混成ＴＦＴアレー基板。
3. 【請求項３】 請求項１又は２に記載の混成ＴＦＴア
   レー基板において、 前記水素化アモルファスシリコン薄膜は、水素含有率が
   ５原子数％以下、かつスピン密度が７×１０¹⁶ｃｍ^-3以
   下の薄膜であることを特徴とする混成ＴＦＴアレー基
   板。
4. 【請求項４】 請求項３に記載の混成ＴＦＴアレー基
   板において、 前記水素化アモルファスシリコン薄膜の水素含有率が３
   原子数％以下であることを特徴とする混成ＴＦＴアレー
   基板。
5. 【請求項５】 請求項３又は４に記載の混成ＴＦＴア
   レー基板において、前記水素化アモルファスシリコン薄
   膜のスピン密度が３×１０¹⁶ｃｍ^-3以下であることを特
   徴とする混成ＴＦＴアレー基板。
6. 【請求項６】 請求項１及至５のいずれかに記載の混
   成ＴＦＴアレー基板において、 前記絶縁性基板が絶縁基板又は任意の基板上に絶縁膜が
   形成された絶縁膜付き基板であることを特徴とする混成
   ＴＦＴアレー基板。
7. 【請求項７】 請求項６に記載の混成ＴＦＴアレー基
   板において、 前記絶縁基板がガラス基板であることを特徴とする混成
   ＴＦＴアレー基板。
8. 【請求項８】 同一絶縁性基板上の同一平面内に形成
   された、チャネル部が水素化アモルファスシリコン薄膜
   である水素化アモルファスシリコン薄膜トランジスタ
   と、チャネル部がポリシリコン薄膜であるポリシリコン
   薄膜トランジスタと、をそれぞれ複数有する混成ＴＦＴ
   アレー基板の製造方法であって、 触媒化学的気相堆積法を適用して、前記絶縁性基板上に
   チャネル部用の前記水素化アモルファスシリコン薄膜を
   形成する水素化アモルファスシリコン薄膜成膜工程と、 前記水素化アモルファスシリコン薄膜成膜工程直後に、
   レーザー光を選択的に照射して、前記水素化アモルファ
   スシリコン薄膜の所定部位のみをレーザーアニール処理
   し、所定部位の前記水素化アモルファスシリコン薄膜を
   ポリシリコン化させるポリシリコン化処理工程と、 前記水素化アモルファスシリコン薄膜及び前記ポリシリ
   コン薄膜のそれぞれにフォトリソグラフィとエッチング
   とを行い、前記水素化アモルファスシリコン薄膜トラン
   ジスタ及び前記ポリシリコン薄膜トランジスタのチャネ
   ル部を形成するチャネル部形成工程と、を少なくとも備
   えることを特徴とする混成ＴＦＴアレー基板の製造方
   法。
9. 【請求項９】 請求項８に記載の混成ＴＦＴアレー基
   板の製造方法において、 前記ポリシリコン化処理工程でレーザーアニール処理す
   る前記所定部位が前記絶縁性基板周縁の部分領域であ
   り、前記絶縁性基板周縁の部分領域の水素化アモルファ
   スシリコン薄膜をポリシリコン化させて駆動回路部予定
   領域を形成することを特徴とする表示装置用の混成ＴＦ
   Ｔアレー基板の製造方法。
10. 【請求項１０】 請求項８又は９に記載の混成ＴＦＴ
    アレー基板の製造方法において、 前記水素化アモルファスシリコン薄膜成膜工程で、水素
    含有率が５原子数％以下であり、かつ、スピン密度が７
    ×１０¹⁶ｃｍ^-3以下である水素化アモルファスシリコン
    薄膜を形成することを特徴とする混成ＴＦＴアレー基板
    の製造方法。
11. 【請求項１１】 請求項１０に記載の混成ＴＦＴアレ
    ー基板の製造方法において、 前記水素化アモルファスシリコン薄膜の水素含有率が３
    原子数％以下であることを特徴とする混成ＴＦＴアレー
    基板の製造方法。
12. 【請求項１２】 請求項１０又は１１に記載の混成Ｔ
    ＦＴアレー基板の製造方法において、 前記水素化アモルファスシリコン薄膜のスピン密度が３
    ×１０¹⁶ｃｍ^-3以下であることを特徴とする混成ＴＦＴ
    アレー基板の製造方法。
13. 【請求項１３】 請求項１０及至１２のいずれかに記
    載の混成ＴＦＴアレー基板の製造方法において、 前記チャネル部整形工程後に、触媒化学的気相堆積法を
    適用して、前記水素化アモルファスシリコン薄膜トラン
    ジスタ及び前記ポリシリコン薄膜トランジスタのチャネ
    ル部を覆うようにシリコン窒化膜を形成する絶縁膜形成
    工程を含むことを特徴とする混成ＴＦＴアレー基板の製
    造方法。
14. 【請求項１４】 請求項１３に記載の混成ＴＦＴアレ
    ー基板の製造方法において、 前記絶縁性基板として絶縁基板又は任意の基板上に絶縁
    膜を形成した絶縁膜付き基板を用いることを特徴とする
    混成ＴＦＴアレー基板の製造方法。
15. 【請求項１５】 請求項１４に記載の混成ＴＦＴアレ
    ー基板の製造方法において、 前記絶縁基板としてガラス基板を用いることを特徴とす
    る混成ＴＦＴアレー基板の製造方法。