JP4865122B2

JP4865122B2 - 半導体装置の作製方法

Info

Publication number: JP4865122B2
Application number: JP2000202985A
Authority: JP
Inventors: 舜平山崎; 亨三津木; 健司笠原; 勇臣浅見; 圭恵高野; 武司志知; 千穂小久保; 充弘一條; 聡志鳥海; 高志大槻
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-07-04
Filing date: 2000-07-04
Publication date: 2012-02-01
Anticipated expiration: 2020-07-04
Also published as: JP2002025905A

Description

【０００１】
【発明の属する技術分野】
本発明は結晶構造を有する半導体膜で活性領域を形成した半導体装置及びその作製方法に関する。特に、本発明は当該半導体膜でチャネル形成領域を形成する薄膜トランジスタ及びその作製方法に好適に用いることができる。尚、本明細書において半導体装置とは、半導体特性を利用して機能しうる装置全般を指し、半導体集積回路、電気光学装置、及び半導体集積回路や電気光学装置を搭載した電子機器は半導体装置の範疇に含まれるものとする。
【０００２】
【従来の技術】
ガラスや石英などの基板上に結晶構造を有する半導体膜（以下、結晶質半導体膜という）を用いて薄膜トランジスタ（以下、ＴＦＴと記す）を作製する技術が開発されている。ＴＦＴはフラットパネルディスプレイの分野において、高精細な画像表示を実現する手段として、又は、画素部と当該画素部の駆動に必要な集積回路を同一基板上に形成したモノシリック型ディスプレイを実現することを可能としている。
【０００３】
ＳＯＩ技術（Silicon on Insulator technology）以外で結晶質半導体膜を形成するには、気相成長法（ＣＶＤ法）により基板上に直接結晶質半導体膜を形成する方法や、非晶質半導体膜を加熱処理、或いはレーザー光の照射により結晶化させる方法が知られている。しかし、ＴＦＴにおいては、良好な電気的特性が得られることから後者の方法が積極的に用いられている。
【０００４】
ガラスまたは石英などの基板上の非晶質半導体膜を加熱処理やレーザー光の照射により結晶化した結晶質半導体膜は多結晶構造となる。通常の場合、結晶化は非晶質半導体膜と基板との界面に自然に発生する結晶核が基となり結晶化が進むことが判明している。多結晶構造における個々の結晶粒は任意な結晶面が析出しているが、下地に酸化シリコンがある場合には、その界面エネルギーが最小となる（１１１）面の結晶が析出する確率が高くなる。
【０００５】
ところで、ＴＦＴに必要な半導体膜の厚さは１０〜１００ｎｍ程度である。この膜厚の範囲では、格子の不整合により、異種材料である下地の影響を無視することができず、高品質の結晶質半導体膜をガラスや石英などの基板上に形成することが困難となる。また、自然に発生する結晶核を当てにする結晶化方法では、結晶方位を制御することは困難であり、また相互に干渉しあう為、個々の結晶粒の大粒径化を望むことはできない。
【０００６】
結晶質シリコン膜を形成する他の手法として、非晶質シリコン膜にシリコンの結晶化を助長する元素を導入し、従来よりも低い温度の加熱処理で結晶質シリコン膜を作製する技術が開示されている。例えば、特開平７−１３０６５２号公報、特開平８−７８３２９号公報では、非晶質シリコン膜にニッケルなどの金属元素を導入し、５５０℃、４時間の熱処理により結晶質シリコン膜を得ることができる。
【０００７】
この場合には、自然核が発生するより低い温度で導入した元素のシリサイド化物が形成され、当該シリサイドを基にした結晶成長が起こっている。例えば、ニッケルを用いて形成されるニッケルシリサイド（ＮｉＳｉ_x（０．４≦ｘ≦２．５））は特定の配向性を持たないが、非晶質シリコン膜の厚さを１０〜１００ｎｍとすると基板表面に対し平行な方向しか殆ど成長することが許されなくなる。この場合、ＮｉＳｉ_xと結晶シリコンの（１１１）面とが接する界面エネルギーが最も小さいので、結晶質シリコン膜の表面と平行な面は（１１０）面となり、この格子面が優先的に配向する。しかし、結晶成長方向が基板表面に対し平行な方向に柱状に成長する場合には、その柱状結晶を軸とした回転方向には自由度が存在するため、必ずしも（１１０）面が配向するとは限らないため、その他の格子面も析出していた。
【０００８】
【発明が解決しようとする課題】
配向率が低い場合、異なる方位の結晶がぶつかる結晶粒界で、格子の連続性を保持することが殆ど不可能となり、不対結合手が多く形成されることが容易に推定される。粒界にできる不対結合手は再結合中心または捕獲中心となり、キャリア（電子・ホール）の輸送特性を低下させている。その結果、キャリアが再結合で消滅したり欠陥にトラップされたりするため、このような結晶質半導体膜を用いてＴＦＴを作製しても高い電界効果移動度を有するＴＦＴを期待することができない。
【０００９】
また、結晶粒の位置を意図的に制御することは殆ど不可能であり、結晶粒界はランダムに存在するため、ＴＦＴのチャネル形成領域を特定の結晶方位をもつ結晶粒で形成することができない。そのために結晶格子の連続性が低下して、結晶粒界では欠陥が形成される。結果として、ＴＦＴの特性をばらつかせる要因となり、様々な悪影響をもたらすことになる。例えば、電界効果移動度が低下して、ＴＦＴを高速で動作させることができなくなる。また、しきい値電圧の変動は低電圧駆動を不可能として、消費電力の増加をもたらすことになる。
【００１０】
本発明はこのような問題点を解決する手段を提供することを目的とし、非晶質半導体膜を加熱処理とレーザー光または紫外線、赤外線などの強光の照射により結晶化して得られる結晶質半導体膜の配向率を高め、そのような結晶質半導体膜で活性領域を形成した半導体装置及びその作製方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、｛１０１｝面の配向率の高い結晶質半導体膜を得る技術であり、当該結晶質半導体膜は、シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であり、窒素及び炭素の濃度が５×１０¹⁸／ｃｍ³未満であり、酸素の濃度が１×１０¹⁹／ｃｍ³未満である非晶質半導体膜を加熱処理とレーザー光またはそれと同等な強光を照射して、非晶質半導体膜を溶融させずに結晶化した半導体膜であることを特徴としている。
【００１２】
そして、本発明の結晶質半導体膜の配向率は、反射電子線回折パターン法で検出される｛１０１｝格子面の結晶質半導体膜の表面となす角が１０度以内である割合が２０％以上であり、かつ、｛００１｝格子面の結晶質半導体膜の表面となす角が１０度以内である割合が３％以下であり、かつ、｛１１１｝格子面の結晶質半導体膜の表面となす角が１０度以内である割合が５％以下であることを特徴としている。｛１０１｝格子面の結晶質半導体膜の表面となす角が５度以内である割合がについて見れば５％以上となる。
【００１３】
上記本発明の結晶質半導体膜の作製方法は、シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であり、窒素及び炭素の濃度が５×１０¹⁸／ｃｍ³未満であり、酸素の濃度が１×１０¹⁹／ｃｍ³未満である非晶質半導体膜を形成する第１の工程と、非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する元素を添加して加熱処理を行い結晶構造を有する半導体膜を形成する第２の工程と、結晶構造を有する半導体膜にレーザー光またはそれと同等な強光を照射して、溶融させることなくアニールを行う第３の工程とを有することを特徴としている。
【００１４】
また、他の方法は、シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であり、窒素及び炭素の濃度が５×１０¹⁸／ｃｍ³未満であり、酸素の濃度が１×１０¹⁹／ｃｍ³未満である非晶質半導体膜を形成する第１の工程と、非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する元素を添加して第１の加熱処理を行い結晶構造を有する半導体膜を形成する第２の工程と、結晶構造を有する半導体膜にレーザー光またはそれと同等な強光を照射して、溶融させることなくアニールを行う第３の工程と、結晶構造を有する半導体膜の上層に水素を含有する窒化シリコン膜または酸化窒化シリコン膜を形成する第４の工程と、第４の工程の後に、第２の加熱処理と第３の加熱処理を行う第５の工程とを有していることを特徴としている。
【００１５】
非晶質半導体膜の結晶化を助長する元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であり、非晶質半導体膜の厚さは１０ｎｍ〜１００ｎｍの厚さで形成する。
【００１６】
【発明の実施の形態】
本発明において、ＴＦＴのチャネル形成領域に用いる半導体膜は、｛１０１｝格子面の配向率が高いシリコンとゲルマニウムから成る結晶質半導体膜であることに特徴を有している。このような結晶質半導体膜を得る典型的な一実施形態は、シリコン原子及びゲルマニウム原子の水素化物またはフッ化物または塩化物によるガスを用い、プラズマＣＶＤ法または減圧ＣＶＤ法により非晶質半導体膜を形成し、その表面に該非晶質半導体膜の結晶化を助長する元素を導入し、当該元素を利用して加熱処理とレーザー光または紫外線、赤外線などの強光の照射により結晶化して結晶質半導体膜を形成する。
【００１７】
このような結晶質半導体膜を形成するための基板は、アルミナホウケイ酸ガラスやバリウムホウケイ酸ガラスなどの無アルカリガラス基板が適している。代表的にはコーニング社の＃７０５９ガラス基板や＃１７３７ガラス基板を用いる。その他に石英基板やサファイア基板を用いても良い。或いは、シリコン、ゲルマニウム、ガリウム・砒素などの半導体基板の表面に絶縁膜を形成し、これを基板としても良い。
【００１８】
また、基板として上記ガラス基板を用いる場合には、非晶質半導体膜とガラス基板との間に窒化シリコン、酸化シリコン、または酸化窒化シリコンなどでブロッキング層を形成する。こうして、ガラス基板中に含まれるアルカリ金属元素などの不純物元素が半導体膜中に拡散することを防ぐ。例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂を反応ガスとして用い、窒化シリコン膜を形成する。または、ＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃を反応ガスとして用い、酸化窒化シリコン膜を形成する。ブロッキング層の厚さは２０〜２００ｎｍで形成する。
【００１９】
このような基板上に上記非晶質半導体膜を形成する。プラズマＣＶＤ法または減圧ＣＶＤ法、その他適宣の方法により行う。プラズマＣＶＤ法を適用する場合には、ＳｉＨ₄とＧｅＨ₄とから成る反応ガス、或いは、ＳｉＨ₄とＨ₂で希釈したＧｅＨ₄とから成る反応ガスを加えて反応室に導入し、１〜２００ＭＨｚの高周波放電により分解し基板上に非晶質半導体膜を堆積させる。反応ガスは、ＳｉＨ₄の代わりにＳｉ₂Ｈ₆またはＳｉＦ₄を、ＧｅＨ₄の代わりにＧｅＦ₄を採用しても良い。減圧ＣＶＤ法を用いる場合にも同様な反応ガスを適用することが可能であり、好ましくはＨｅで反応ガスを希釈して、４００〜５００℃の温度で基板上に非晶質半導体膜を堆積する。いずれにしても、本発明で用いる上記ガスは、堆積される非晶質半導体膜に取り込まれる酸素、窒素、炭素などの不純物元素の濃度を低減するために高純度に精製されたものを用いる。堆積する非晶質半導体膜の厚さは１０〜１００ｎｍの範囲とする。
【００２０】
本発明に用いる非晶質半導体膜は、シリコンとゲルマニウムとから成り、シリコンに対するゲルマニウムの含有量は０．１原子％以上、１０原子％未満とする。このような非晶質半導体膜は、代表的な反応ガスとして用いられるＳｉＨ₄とＧｅＨ₄の混合比を調節することで、ゲルマニウムの含有量を所定の範囲内とすることができる。また、非晶質半導体中に含まれる異種元素として、窒素及び炭素の濃度は５×１０¹⁸／ｃｍ³未満、酸素の濃度は１×１０¹⁹／ｃｍ³未満とする。結晶化の過程においてこれらの不純物は、主に結晶粒の粒界に析出し、粒界のポテンシャル障壁が高くなりキャリアーの移動度が低下する等の不具合が生じてしまう。
【００２１】
ここで、本明細書ではこれらの異種元素の濃度は、二次イオン質量分析法（ＳＩＭＳ）により検出される濃度を言うものであり、当該膜中における濃度の最低値を指している。
【００２２】
上記のように形成した非晶質半導体膜に、該非晶質半導体膜の結晶化を助長する元素を導入する。そのような元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスニウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一種または複数種の元素を用いる。これらの元素は、本明細書に記載する何れの発明においても非晶質半導体膜の結晶化を助長する元素として使用することができる。上記いずれの元素を用いても同質、同様の効果を得ることができるが、代表的にはニッケルを用いる。
【００２３】
当該元素を導入する箇所は、非晶質半導体膜の全面、或いは非晶質半導体膜の膜面における適宣箇所のスリット状の面または点状の面などとする。前者の場合には、当該非晶質半導体膜の基板側に位置する面または基板側とは反対の面のいずれであっても良い。後者の場合には、好ましくは非晶質半導体膜上に絶縁膜が形成され、その絶縁膜に設けられた開孔を利用して元素を導入することができる。開孔の大きさに特に限定はないが、その幅は１０〜４０μｍとすることができる。また、その長手方向の長さは任意に決めれば良く、数十μｍ〜数十ｃｍの範囲とすることができる。
【００２４】
当該元素を導入する方法は、当該元素を非晶質半導体膜の表面又は内部に存在させる手法であれば特に限定はなく、例えば、スパッタ法、蒸着法、プラズマ処理法（含むプラズマＣＶＤ法）、吸着法、金属塩の溶液を塗布する方法などを使用することができる。プラズマ処理法は、不活性ガスによるグロー放電雰囲気において、陰極からスパッタされる当該元素を利用する。また、金属塩の溶液を塗布する方法は簡易であり、当該元素の濃度調整が容易である点で有用である。
【００２５】
金属塩としては各種塩を用いることが可能であり、溶媒としては水、アルコール類、アルデヒド類、エーテル類その他の有機溶媒、または水とこれらの有機溶媒の混合物を用いることができる。また、それらの金属塩が完全に溶解した溶液とは限らず、金属塩の一部または全部が懸濁状態で存在する溶液であっても良い。いずれの方法を採用するにしても、当該元素は非晶質半導体膜の表面又は内部に分散させて導入する。
【００２６】
上記何れかの方法で当該元素を導入した後、当該元素を利用して非晶質半導体膜の結晶化を行う。結晶化は加熱処理、レーザー光または紫外線、赤外線などの強光の照射によって行う（以下、本明細書では一括してレーザー処理と標記する）。加熱処理のみでも｛１０１｝に優先的に配向する結晶質シリコン膜を得ることができるが、好ましくは、加熱処理を行いその後レーザー光などの強光の照射を行う方法を適用する。加熱処理後のレーザー処理は、結晶粒内に残される結晶欠陥を修復することができ、作製される結晶の品質を向上させる目的に対して有効な処置となる。
【００２７】
加熱処理は４５０〜１０００℃の範囲で行うことが可能であるが、温度の上限は使用する基板の耐熱温度が一つの上限として考慮される。例えば、石英基板を用いる場合には１０００℃の熱処理にも耐えるが、ガラス基板の場合にはその歪み点以下が上限温度の一つの根拠となる。例えば、歪み点６６７℃のガラス基板に対しては、６６０℃程度が上限となり、好ましくは６００℃以下とするのが良い。必要とされる時間は加熱温度や、その後の処理条件（例えばレーザー光を照射する処理の有無など）により若干異なるが、好適には５５０〜６００℃にて４〜２４時間の加熱処理を行う。また、その後レーザー処理を行う場合には、５００〜５５０℃にて４〜８時間の熱処理を行う。以上の加熱処理は空気中や水素雰囲気中でも良いが、好適には窒素或いは不活性ガス雰囲気中にて行う。
【００２８】
また、レーザー処理は、波長４００ｎｍ以下のエキシマレーザーや、ＹＡＧまたはＹＶＯ₄レーザーの第２高調波（波長５３２ｎｍ）〜第４高調波（波長２６６ｎｍ）を光源として用いて行う。これらのレーザー光は光学系にて線状またはスポッ状に集光し、そのエネルギー密度を１００〜３００ｍＪ／ｃｍ²として照射し、上記のように集光したレーザービームを基板の所定の領域に渡って走査させ処理を行う。その他、レーザーの代わりに、ハロゲンランプ、キセノンランプ、水銀ランプ、メタルハライドランプなどを光源としても良い。
【００２９】
以上のような工程により、本発明における｛１０１｝面の配向率が高い結晶質半導体膜が得られるモデルは、概略以下のように推測することができる。それについて図２４を参照しながら説明する。
【００３０】
基板２４０１上に形成された非晶質半導体膜２４０２に導入されたシリコンの結晶化を助長する元素は、脱水素処理中に速やかに非晶質半導体２４０２中に拡散する。そして、当該元素とシリコンが反応してシリサイド２４０３が形成され、これが結晶核となりその後の結晶成長に寄与する。例えば、代表的な元素としてニッケルを用いた場合、ＮｉＳｉ_xが形成される。しかし、ＮｉＳｉ_x中にはゲルマニウムが殆ど固溶しないため、非晶質半導体２４０２中のＮｉＳｉ_xは、ゲルマニウムを周囲に排除しつつ移動する。
【００３１】
ＮｉＳｉ_xは特定の配向性を持たないが、非晶質半導体膜の厚さを１０〜１００ｎｍとすると基板表面に対し平行な方向しか殆ど成長することが許されなくなる。この場合、ＮｉＳｉ_xと結晶シリコンの（１１１）面とが接する界面エネルギーが最も小さいので、結晶質シリコン膜の表面と平行な面は（１１０）面となり、この格子面が優先的に配向する。結晶成長方向が基板表面に対し平行な方向に、しかも柱状に成長する場合には、その柱状結晶を軸とした回転方向には自由度が存在するため、必ずしも（１１０）面が配向するとは限らないため、その他の格子面も析出することになる。
【００３２】
ＮｉＳｉ_xから見ると、周囲の非晶質半導体のみに原子半径の大きいゲルマニウムが存在しているため、大きな歪み（引っ張り応力）が発生していることが予想される。この歪みエネルギーにより、核生成の臨界半径を大きくする方向に働く。さらに、この歪み（引っ張り応力）は、ＮｉＳｉ_xによる核の結晶方位に制限を与え、特定の結晶面（具体的には、｛１０１｝面）の配向率を高める作用があると推測される。
【００３３】
ＮｉＳｉ_xの構造はホタル石型構造であり、ダイアモンド型構造のシリコン格子間にニッケル原子を配置した構造となっている。ＮｉＳｉ_xからニッケル原子が無くなるとシリコンの結晶構造が残ることになる。数々の実験の結果から、ニッケル原子は非晶質シリコン側に移動していくことが判明しており、この理由は非晶質シリコン中の固溶度の方が結晶シリコン中のそれよりも高いためであると考えられる。従って、恰もニッケルが非晶質シリコン中を移動しながら結晶シリコン膜２４０４を形成するというモデルを立案することができる。
【００３４】
本発明は、結晶質半導体膜の｛１０１｝面の配向を高めるために、シリコンとゲルマニウムから成る非晶質半導体膜にシリコンの結晶化を助長する元素を添加して、加熱処理とレーザー処理を行って結晶化させる。
【００３５】
ところで、非晶質半導体膜、具体的には非晶質シリコン膜に０．１〜１０原子％のゲルマニウムを含有させると結晶核の発生密度が低下することが、本発明者により見いだされている。図１３は結晶核の隣接間距離について、ＧｅＨ₄の添加量依存性について調べた結果であり、縦軸はその累積度数を示している。成膜条件として、ＳｉＨ₄と水素で１０％に希釈したＧｅＨ₄の合計流量は１００ＳＣＣＭ一定としたものである。
【００３６】
図１３（Ａ）はシリコンの結晶化を助長する元素として、酢酸ニッケル塩が３ｐｐｍの水溶液を用いた結果であり、図１３（Ｂ）は１ｐｐｍの結果を示している。ＧｅＨ₄の添加量の増加は、非晶質シリコン中に含まれるゲルマニウム濃度がそれに伴って増えることを意味する。図１３（Ａ）、（Ｂ）の結果は、いずれもＧｅＨ₄の添加量が多い方が結晶核の隣接間距離が長くなることを示している。図１４はこの結果を基に、ＧｅＨ₄の添加量に対する結晶核の密度を示している。ＧｅＨ₄の量が増加するに従い、結晶核密度が低下している傾向が示されている。
【００３７】
核生成理論の立場からは、体積Ｖの核が母相中に現れる際のエネルギー変化ΔＧは次式で与えられる。
【００３８】
【数１】

【００３９】
ここで、ΔＧｖは単位体積当たりの自由エネルギー変化（負）であり、右辺第１項は核生成の駆動力となる。一方、Ｅは単位体積当たりの歪みエネルギーであり、γｓは単位体積当たりの界面エネルギー（Ｓは析出した核の表面積）であり、第２項、第３項は核の析出を妨害する方向に働く。これら二つの項があるため、ある臨界半径ｒ₀以下の核はエネルギー的に不安定（ΔＧがｒと共に増加する）であり、一時的に現れたとしても消滅してしまう。即ち、ｒ₀を超えた核のみが安定化することを示している。このことは上記考察において、非晶質シリコン膜中にゲルマニウムが存在することにより核生成の臨界半径を大きくする方向に働くことを裏付けている。
【００４０】
次に上述の本発明に基づいて作製される結晶質半導体膜について、その作製条件の一例を示す。表１はプラズマＣＶＤ法で作製する非晶質半導体膜の作製条件である。反応ガスはＳｉＨ₄と水素で１０％に希釈されたＧｅＨ₄を用いる。これらの反応ガスは、形成される非晶質半導体膜に含まれる酸素、窒素、炭素の不純物濃度を低減させるために、ＳｉＨ₄の純度は９９．９９９９％以上のものを、またＧｅＨ₄は窒素、炭化水素化合物が１ｐｐｍ以下、ＣＯ₂が２ｐｐｍ以下の高純度品を用いている。第１の非晶質半導体膜において、シリコンに対するゲルマニウムの含有量を変化させるために、合計流量が一定になるようにして、ＳｉＨ₄とＨ₂で１０％に希釈したＧｅＨ₄のガス流量の混合比を変化させている。共通条件としては、高周波電力が０．３５Ｗ／ｃｍ²（２７ＭＨｚ）であり、繰り返し周波数１０ｋＨｚ（デューティ比３０％）のパルス放電に変調して平行平板型のプラズマＣＶＤ装置の陰極に給電する。その他、共通条件として反応圧力３３．２５Ｐａ、基板温度３００℃、電極間隔３５ｍｍとする。
【００４１】
【表１】

【００４２】
図９はプラズマＣＶＤ装置の一例であり、共通室１１２０は、ロード・アンロード（Ｌ／ＵＬ）室１１１０、１１１５、反応室（１）〜反応室（３）１１１〜１１３、予備室１１４とゲート弁１１２２〜１１２７を介して連結されている。基板は、ロード・アンロード（Ｌ／ＵＬ）室１１１０、１１１５のカセット１１２８、１１２９に装填され、共通室１１２０の搬送手段１１２１により各反応室または予備室に搬送される。予備室１１４では主に基板の予備加熱のみを行い、反応室（１）では窒化シリコン膜や酸化シリコン膜などの絶縁膜の形成、反応室（２）では非晶質半導体膜の成膜の形成を行い、反応室（３）ではシリコンの結晶化を助長する元素をプラズマ処理により添加するように分離されている。このプラズマ処理は、不活性ガスのグロー放電により、ニッケルなどの上記結晶化を助長する元素で形成された陰極からスパッタされる元素を非晶質半導体膜に付着させる処理である。このような構成のプラズマＣＶＤ装置を用いれば、基板に密接して形成するブロッキング層から非晶質半導体膜、及び非晶質半導体膜の結晶化を助長する元素の添加までを、大気に曝すことなく連続して形成することができる。
【００４３】
図１０はこのようなプラズマＣＶＤ装置の一つの反応室の構成を詳細に説明するものであり、非晶質半導体膜を形成する反応室の一例を示している。反応室５０１は、高周波電源５０５が接続する陰極（カソード）５０２、陽極（アノード）５０３が設けられた平行平板型である。陰極５０２はシャワー板となっていて、ガス供給手段５０６からの反応ガスは、このシャワー板を通して反応室中に供給される。陽極５０３にはシーズヒーターなどによる加熱手段が設けられ、基板５１５が設置されている。ガス供給系の詳細は割愛するが、ＳｉＨ4やＧｅＨ4などが充填されたシリンダー５１４、ガスの流量を制御するマスフローコントローラー５１２、ストップバルブ５１３などから構成されている。排気手段５０７は、ゲートバルブ５０８、自動圧力制御弁５０９、ターボ分子ポンプ（または複合分子ポンプ）５１０、ドライポンプ５１１から成っている。ターボ分子ポンプ（または複合分子ポンプ）５１０、ドライポンプ５１１は潤滑油を使用しないもので、油の拡散による反応室内の汚染を完全に無くしている。排気速度は、反応室の容積１３Ｌの反応室に対し、一段目に排気速度３００Ｌ／秒のターボ分子ポンプ、二段目に排気速度４０ｍ³／ｈｒのドライポンプを設け、排気系側から有機物の蒸気が逆拡散してくるのを防ぐと共に、反応室の到達真空度を高め、非晶質半導体膜の形成時に不純物元素が膜中に取り込まれることを極力防いでいる。
【００４４】
こうしてプラズマＣＶＤ法で作製される非晶質半導体膜に含まれる窒素、炭素、酸素のそれぞれの含有量は、二次イオン質量分析法（ＳＩＭＳ）によって測定されている。図１１にそのデータを示す。測定に用いた試料は、シリコン基板上にＳｉＨ₄のみ（ＳＪ０）、水素で１０％に希釈したＧｅＨ₄を５ＳＣＣＭ添加した条件（ＳＪ１）、同１０ＳＣＣＭ添加した条件（ＳＪ２）の順に積層したものであるが、いずれの成膜条件においても窒素、炭素の含有量は５×１０¹⁸／ｃｍ³未満、酸素の含有量は1×１０¹⁹／ｃｍ³未満である。
【００４５】
絶縁表面上に形成する非晶質半導体膜は１０〜１００ｎｍの厚さで形成する。非晶質半導体膜にはシリコンに対して原子半径の大きなゲルマニウムを含有し、結晶核の生成密度を小さくすることができる。図１２はこうして得られた非晶質半導体膜のゲルマニウム濃度をＳＩＭＳにより測定した結果を示す。シリコンに対してゲルマニウムの含有量は、ＳＪ１で１．５原子％、ＳＪ２では３.５原子％、ＳＪ３では１１.０原子％の濃度で含まれている。ＳｉＨ₄に対するＧｅＨ₄の流量比から換算すると、シリコンに対してゲルマニウムは３〜４倍の割合で膜中に取り込まれている。これは、ＳｉＨ₄に対しＧｅＨ₄の方がグロー放電にて分解するエネルギーが小さいためである。
【００４６】
非晶質半導体膜の結晶化は、シリコンの結晶化を助長する元素としてニッケルを用い、５００〜６００℃の加熱処理、または加熱処理とレーザー処理を行う。代表的な処理条件として、窒素雰囲気中５５０℃にて４時間の加熱処理及びレーザー処理を行う方法がある。ニッケルは酢酸ニッケルを１０ｐｐｍの濃度で含有する水溶液を用い、スピナーで塗布する。また、レーザー処理はＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を用い、照射エネルギー密度５０〜２００ｍＪ／ｃｍ²、重ね合わせ率９５〜９８％で照射する。レーザー処理は半導体膜が溶融しない条件とし、レーザー光を用いた加熱処理により、未結晶化部分の結晶化や、結晶粒内の欠陥を補修するために行う。
【００４７】
図１５は結晶質半導体膜のゲルマニウム濃度の分布を示し、図１５（Ａ）はレーザー処理無し、図１５（Ｂ）はレーザー処理有り（４７１ｍＪ／ｃｍ²）、図１５（Ｃ）はレーザー処理有り（５２１ｍＪ／ｃｍ²）後の状態を示している。いずれにしても、レーザー処理後のものは、ゲルマニウム濃度が膜の表面側で高くなっている。これは、レーザー光の照射により半導体膜が溶融し、ゲルマニウムが偏析したためである。
【００４８】
偏析現象は、融液中の不純物濃度と、その融液から成長した結晶中の不純物濃度が異なることで認識される。これは、２元系相図において、液相線と固相線が分離していることに対応する。この場合、固化の過程で融液から結晶内に入りにくい不純物は固化後に結晶表面近傍に偏析する。偏析の度合いを表す界面偏析係数は以下の式で定義される。
【００４９】
【数２】

【００５０】
通常の引き上げ法や浮融耐帯法などの場合、固液界面の移動速度は１〜５ｍｍ／ｍｉｎである。一方、パルスレーザー光の照射後における固液界面の移動速度（固相成長速度）は、１〜１０ｍ／ｓｅｃである。従ってパルスレーザー光の照射後におこる固化は、通常の引き上げ法や浮融耐帯法などの場合と比較してその速度が10⁴〜10⁵倍となる。固液界面の移動速度が速いほど、融液中原子が拡散するのに十分な時間がなく、原子配列が液相状態のままで凍結することになる。通常の引き上げ法や浮融耐帯法などの場合、ｋ^*＝ｋ0（ｋ：平衡偏析係数または平衡分配係数）になるが、成長界面で非平衡度が大きいほどｋ^*はｋ0よりずれてくる。このような界面偏析係数k*の求め方およびk*の固化速度依存性については、"高速結晶成長−半導体のレーザーアニーリング−：千川純一、佐藤史郎、応用物理第５４巻第６号（１９８５）" で詳しく述べられている。
【００５１】
図１６はパルスレーザー光を照射した結晶質半導体膜中のゲルマニウム濃度の分布を一方向凝固（Normal freezing）の式でフィッティングすることによって、固液界面偏析係数を求めたものである。偏析係数が１の場合には、偏析しないことになるが、シリコン中のゲルマニウムの平衡偏析係数は０．３３であることが知られている。図１５のデータからパルスレーザー光を照射して溶融−固化させた場合には、偏析係数は０．６が求められている。
【００５２】
本発明者が試作したＴＦＴにおいて、結晶質半導体膜の表面にゲルマニウムが偏析した状態の試料では良好な特性を得ることができなかった。その理由は種々あると推測されるが、化学量論的組成のずれから生じる欠陥というよりは、むしろ１０〜１００ナノ秒のパルスレーザー光の照射により瞬間的に起こった溶融−固化の過程において、融点の低いゲルマニウムが特定の領域に偏析して、かつ、欠陥を生成したためであると推測することができる。
【００５３】
結晶質シリコン膜で実績のあるように、本来このような欠陥は水素化処理により終端して不活性化させることができるが、ゲルマニウムの場合には水素の離脱開始温度がシリコンの場合より１００℃近く低く、よって水素により欠陥を補償する水素化処理が困難である。
【００５４】
プラズマにより生成された水素を用いるプラズマ水素化は有効な手段として採用することができる。それ以外の手法として、効果的な水素化の方法は、プラズマＣＶＤ法で２００〜３００℃、好ましくは２５０℃にて窒化シリコン膜または酸化窒化シリコン膜を形成し、その後４１０℃の加熱処理で窒化シリコン膜中の水素を放出させ、２５０〜３５０℃の温度で０．１〜１時間保持する加熱処理を行い、このように２段階に温度を変化させて水素化を行う方法である。
【００５５】
こうして｛１０１｝面に対して高い配向性を示す結晶質半導体膜は、非晶質半導体膜においてゲルマニウムの濃度を０．１〜１０原子％の範囲で添加し、当該膜中に含まれる酸素を１×１０¹⁹／ｃｍ³未満に、窒素、炭素の元素の濃度を５×１０¹⁸／ｃｍ³未満とし、膜厚を１０〜１００ｎｍの範囲として、基板表面と平行な方向の成長が支配的となるようにして、シリコンの結晶化を助長する元素を添加してた後、溶融させることなく加熱処理とレーザー処理を行って結晶化させることで得ることができる。
【００５６】
本発明の結晶質半導体膜はこれらの相乗効果により初めて得られるものであり、このような｛１０１｝面の配向率の高い結晶質半導体膜はＴＦＴのチャネル形成領域、光起電力素子の光電変換層など素子の特性を決定付けるチャネル形成領域に好適に用いることができる。
【００５７】
結晶の配向率に関して言えば、複数の結晶粒が集合している結晶質半導体において、各結晶粒の結晶方位及びその分布は反射電子回折パターン（ＥＢＳＰ：Electron Backscatter diffraction Pattern）により詳細に求めることができる。ＥＢＳＰは走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）に専用の検出器を設け、一次電子の後方散乱から結晶方位を分析する手法である（以下、この手法を便宜上ＥＢＳＰ法と呼ぶ）。ＥＰＳＰを用いた結晶半導体膜の評価は、"Microtexture Analysis of Location Controlled Large Si Grain Formed by Exciter-Laser Crystallization Method: R. Ishihara and P. F. A. Alkemade, AMLCD'99 Digest of Technical Papers 1999 Tokyo Japan, pp99-102"に紹介されている。
【００５８】
この測定方法は、結晶構造を持った試料に電子線が入射すると、後方にも非弾性散乱が起こり、その中には試料中でブラッグ回折による結晶方位に特有の線状パターン(一般に菊地像と呼ばれる)も合わせて観察される。ＥＢＳＰ法は検出器スクリーンに映った菊地像を解析することにより試料の結晶方位を求めている。試料の電子線の当たる位置を移動させつつ方位解析を繰り返す(マッピング測定)ことで、面状の試料について結晶方位または配向の情報を得ることができる。入射電子線の太さは、走査型電子顕微鏡の電子銃のタイプにより異なるが、ショットキー電界放射型の場合、１０〜２０ｎｍの非常に細い電子線が照射される。マッピング測定では、測定点数が多いほど、また測定領域が広いほど、結晶配向のより平均化した情報を得ることができる。実際には、１００×１００μｍ²の領域で、１００００点（１μｍ間隔）〜４０００点（０．５μｍ間隔）の程度の測定を行っている。
【００５９】
マッピング測定により各結晶粒の結晶方位がすべて求まると、膜に対する結晶配向の状態を統計的に表示できる。図２３（Ａ）にＥＢＳＰ法により求められる逆極点図の例を示す。逆極点図は多結晶体の優先配向を表示する際によく用いられるもので、試料のある特定の面(ここでは膜表面)が、どの格子面に一致しているかを集合的に表示したものである。
【００６０】
図２３（Ａ）の扇形状の枠は一般に標準三角形と呼ばれるもので、この中に立方晶系における全ての指数が含まれている。またこの図中における長さは、結晶方位における角度に対応している。たとえば｛００１｝と｛１０１｝の間は４５度、｛１０１｝と｛１１１｝の間は３５．２６度、｛１１１｝と｛００１｝の間は５４．７４度である。また、白抜きの点線は｛１０１｝からのずれ角５度及び１０度の範囲を示している。
【００６１】
図２３（Ａ）は、マッピングにおける全測定点(この例では１１６５５点)を標準三角形内にプロットしたものである。｛１０１｝付近で点の密度が濃くなっていることがわかる。図２３（Ｂ）は、このような点の集中度を等高線表示したものである。ここで数値は各結晶粒が完全に無秩序な配向だと仮定した場合、すなわち標準三角形内に点を偏りなく分布させた場合に対する倍率を示しており無次元数である。
【００６２】
このように特定の指数（ここでは｛１０１｝）に優先配向している事がわかった場合、その指数近傍にどの程度の結晶粒が集まっているか、その割合を数値化することで、優先配向の度合いをよりイメージしやすくなる。例えば図２３（Ａ）に例示した逆極点図において｛１０１｝からのずれ角５度及び１０度の範囲（図中に白点線で示す）に存在する点数の全体に対する割合を配向率として次式により求めて示すことができる。
【００６３】
【数３】

【００６４】
この割合は、次のように説明することもできる。図２３（Ａ）のように｛１０１｝付近に分布が集中している場合、実際の膜においては各結晶粒の＜１０１＞方位は基板に概略垂直であるが、その周りにやや揺らぎを持って並んでいることが予想される。この揺らぎの角に許容値を５度、１０度と設け、それより小さいものの割合を数値で示してゆく。以上に説明したように許容ずれ角を５度及び１０度と定め、それを満たす結晶粒の割合を表示してゆくことにより配向率を求めることができる。
【００６５】
図２１は石英基板上にプラズマＣＶＤ法で作製した５４ｎｍの非晶質シリコン膜を６００℃にて２０時間の加熱処理により結晶化して得られた結晶質シリコン膜の逆極点図を示している。この試料では｛１１１｝面に強く配向していることがわかる。また、非晶質シリコン膜にニッケルを添加して５５０℃にて４時間の熱処理により得られた結晶質半導体膜の逆極点図を図２２に示すが、この場合は｛１０１｝面の配向率が１２％であり、その他に｛００１｝と｛１１１｝の中間にある｛３１１｝面に配向している。
【００６６】
図１７は表１におけるＳＪ２の条件で作製した非晶質シリコン膜を用い、添加する酢酸ニッケルを含有する水溶液のニッケル濃度を０．１〜３０ｐｐｍの範囲で変化させて作製した結晶質半導体膜の逆極点図を示している。結晶化は、５８０℃にて４時間の加熱処理を行ったものである。結晶の配向率は｛１０１｝に強く配向して、その他に｛００１｝と｛１１１｝の中間にある｛３１１｝面に配向している傾向が見られる。｛１０１｝の配向率はニッケルの濃度依存性が見られ、低濃度になるに従い配向率が高くなっている。表２は図１７の逆極点図より、｛１０１｝配向率のニッケル水溶液濃度をまとめた結果である。図１８は｛１０１｝配向率のニッケル濃度依存性を示すグラフであり、ＧｅＨ4の添加量が５ＳＣＣＭと１０ＳＣＣＭである場合を示している。配向率は#ＳＧＮ１０の場合にニッケル濃度と強い相関を示し、０．１ｐｐｍのニッケル水溶液濃度において６１％の配向率が得られている。この結果を表２に示す。また、参照データとして示す図２２は、ＧｅＨ4を添加しないＳＪ０の条件で作製した結晶質半導体膜の逆極点図であり、｛１０１｝の配向率は１２％である。
【００６７】
【表２】

【００６８】
表３は逆極点図を基にして、各種試料について｛１０１｝、｛００１｝、｛１１１｝、｛１１３｝の配向率を、各格子面が膜表面となす角度が５度以内、及び１０度以内の範囲にある割合を求めた結果を示している。表３においてＨＰＳはニッケルなどを用いないで結晶化させた結晶質半導体膜の配向率であり、｛１１３｝と｛１１１｝の配向率が高く、それぞれ１８％（１０度以内）、１２％（１０度以内）となっている。また、ＳＪ０は｛１０１｝と｛１１３｝の配向率が高くなっている。｛１１３｝は対称性の立場から等価な格子面の数が他と比較して最も多く、ランダムに配向する多結晶体では発生する確率がその分高くなる。
【００６９】
【表３】

【００７０】
一方、ゲルマニウムを添加したＳＪ１〜３においても、試料内の比較において傾向が見られ、膜中に含有するゲルマニウム濃度により結晶の配向が変化することを示している。ＳＪ１、２で特に注目される傾向は、他の格子面に対して｛１０１｝格子面の配向が強く、ＳＪ２ではずれ角１０度以内が３１％、５度以内でも１４％となっている。また、ＳＪ１ではずれ角１０度以内が２０％、５度以内で６％となっている。このような｛１０１｝格子面に対する高い配向率はゲルマニウムを添加しない他の試料では達成されない新規な効果が得られている。
【００７１】
しかし、ＳＪ３において、膜中に含有するゲルマニウムの含有量が１１原子％に増加すると｛１０１｝格子面の配向率は低下してしまうことが示されている。また、ＳＪ１において１．５原子％に低下すると配向率が２０％低下している。従って、この結果が意味するところは、｛１０１｝の配向率を高めるためには非晶質シリコン膜中に含有させるゲルマニウムの濃度には適した範囲があり、その濃度範囲は０．１原子％から１０原子％、好ましくは１〜５原子％程度であることがわかる。
【００７２】
勿論、このような｛１０１｝格子面に対して高い配向性を示す結晶質半導体膜は、添加するゲルマニウムの濃度を０．１〜１０原子％の範囲で添加するだけでなく、膜中に含まれる酸素、窒素、炭素の元素の濃度を１×１０¹⁹／ｃｍ³未満にすること、及び膜厚を２０〜１００ｎｍの範囲として、基板表面と平行な方向の成長が支配的となるようにすることの相乗効果により達成される。
【００７３】
さらに、このような結晶質半導体膜の構造をＸ線回折から評価した。Ｘ線回折法では、回折角2θをスキャンしながら回折強度の測定を行う。このとき強度がピークとなった2θの測定からブラッグの式(2d sinθ=λ、λはＸ線の波長)格子面間隔ｄを求めることができる。ここで2θスキャンを遅くしてピーク位置を精密に求めると、格子に加わっている歪についての情報も得ることができる。
【００７４】
測定は、表３のＳＪ０で示される結晶質シリコン膜、及びゲルマニウムを含む結晶質シリコン膜について測定を行い、ｄ値を比較した。両者とも石英基板を使用した。膜厚は５４ｎｍ、酢酸ニッケルの添加量１０ｐｐｍの水溶液、結晶化５００℃にて１時間と５８０℃にて８時間の加熱処理で作製したものである。測定は膜に平行な格子面のほか、図１９示すように試料にあおり角を持たせることにより、膜から６０度の角を持った格子面についても行った。この様子を模式的に図２０に示す。また、２θの大きい回折を用いたほうが測定精度は向上する。この２つの試料で配向の違いにより測定できる回折が異なっていたが、それぞれについて予備測定により２θの最も大きい回折を調べ、それらについて本測定を行った。本測定に用いた回折は、ゲルマニウムを含む結晶質シリコン膜（試料Ａ）では（４４０）、結晶質シリコン膜（試料Ｂ）では（２２０）である。
【００７５】
あおり角を持たせた場合、２θの値には装置のＸ線光学系に特有の系統的なずれが生じる。このずれはわずかであるが、今回のような精密な測定ではその影響が無視できなくなるため、あらかじめ標準試料(無配向のタングステン粉末)を用いてあおり角０度、６０度で２θ値の測定を行い、そのときのずれ量を用いて補正を行った。標準試料の測定結果を表４に示す。ここでは多結晶試料の本測定における指数と２θが近い回折を選んでいる。即ち、試料Ａでは（４４０）回折(２θ=１０６度付近)を測定したので、タングステンの（３１０）回折(２θ=１００。６２８度)で補正を行った。一方、試料Ｂでは（２２０）回折(２θ=４７度付近)を測定したので、タングステンの（１１０）回折(２θ=４０．２４４４度)で補正を行った。
【００７６】
【表４】

【００７７】
試料Ａと試料Ｂの測定結果を表５に示す。あおり角Psiで比較すると、どちらの試料も０度に比べ６０度の場合のほうがd値は大きく、従って格子が膜に水平方向に伸びた歪を有していることがわかる。格子定数aに換算して試料間の比較を行うと、試料Ａでは両者の差は０．００１６４ｎｍであるのに対して、試料Ｂでは０．００２７２ｎｍと、より大きい値になっている。従って非晶質半導体膜の形成時にゲルマニウムを含ませておくことにより、結晶化後の膜の歪を緩和させることができるということができる。
【００７８】
【表５】

【００７９】
このような｛１１０｝格子面の配向率の高い結晶質半導体膜はＴＦＴのチャネル形成領域、光起電力素子の光電変換層など素子の特性を決定付けるチャネル形成領域に好適に用いることができる。
【００８０】
【実施例】
[実施例１]
図１で説明する結晶質半導体膜の作製方法は、ゲルマニウムを含む非晶シリコン膜の全面にシリコンの結晶化を助長する金属元素を添加して結晶化を行う方法である。まず、図１（Ａ）において、基板１０１はコーニング社の#１７７３ガラス基板に代表されるガラス基板を用いる。基板１０１の表面には、ブロッキング層１０２としてプラズマＣＶＤ法でＳｉＨ₄とＮ₂Ｏを用い酸化窒化シリコン膜を１００ｎｍの厚さに形成する。ブロッキング層１０２はガラス基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散しないために設ける。
【００８１】
シリコンとゲルマニウムから成る非晶質半導体膜１０３はプラズマＣＶＤ法により作製し、ＳｉＨ₄とＨ₂で１０％に希釈されたＧｅＨ₄ガスを反応室に導入し、グロー放電分解して基板１０１上に堆積させる。その詳細な条件は表１に従うが、ここで採用される条件はＳＪ１またはＳＪ２の条件、或いはその中間的な条件である。このシリコンとゲルマニウムから成る非晶質半導体膜１０３の厚さは５０ｎｍの厚さで形成する。シリコンとゲルマニウムから成る非晶質半導体膜１０３の酸素、窒素、炭素などの不純物を極力低減するために、ＳｉＨ₄は純度９９．９９９９％以上のものを、ＧｅＨ₄は純度９９．９９％以上のガスを用いる。また、プラズマＣＶＤ装置の仕様としては、反応室の容積１３Ｌの反応室に対し、一段目に排気速度３００Ｌ／秒の複合分子ポンプ、二段目に排気速度４０ｍ³／ｈｒのドライポンプを設け、排気系側から有機物の蒸気が逆拡散してくるのを防ぐと共に、反応室の到達真空度を高め、非晶質半導体膜の形成時に不純物元素が膜中に取り込まれることを極力防いでいる。
【００８２】
そして図１（Ｂ）で示すように、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１０４を形成する。この場合、当該溶液の馴染みをよくするために、シリコンとゲルマニウムから成る非晶質半導体膜１０３の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンの表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。
【００８３】
次に、５００℃にて１時間の加熱処理を行い、シリコンとゲルマニウムから成る非晶質半導体膜中の水素を放出させる。そして、５５０℃にて４時間に加熱処理を行い結晶化を行う。こうして、図１（Ｃ）に示す結晶質半導体膜１０５が形成される。
【００８４】
図２５は加熱処理の途中で抜き取った試料の電子顕微鏡写真であり、結晶化の過程でＮｉＳｉ_xが非晶質半導体中を移動し、その後に結晶質半導体が形成されている様子を示している。
【００８５】
また、図２５に示す＊１〜＊６の点においてエネルギー分散型Ｘ線分光分析（ＥＤＸ:Energy Dispersion X-ray Spectroscopy）で組成を調べた。その結果を表６に示す。非晶質半導体（＊１）にはシリコンとゲルマニウムの存在が確認され、また、ＮｉＳｉ_xの前後の非晶質半導体（＊２、＊４）においてはシリコンとゲルマニウムの他にニッケルの存在が確認されている。しかし、ＮｉＳｉ_x中（＊３）にはシリコンとニッケルのみでゲルマニウムが存在していない。ＮｉＳｉ_xの後ろの結晶質半導体（＊５）においては、シリコンとゲルマニウムのみが観測され、結晶質半導体と非晶質半導体の境界領域（＊６）においても同様な組成となっている。この結果は、上述の結晶化のモデルを裏付けている。
【００８６】
【表６】

【００８７】
さらに結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶質半導体膜２０５に対してレーザー光２０６を照射するレーザー処理を行う。レーザーは波長３０８ｎｍにて３０Ｈｚで発振するエキシマレーザー光を用いる。当該レーザー光は光学系にて１００〜３００ｍＪ／ｃｍ²に集光し、９０〜９５％のオーバーラップ率をもって半導体膜を溶融させることなくレーザー処理を行う。こうして図１（Ｄ）に示すシリコンとゲルマニウムから成る結晶質半導体膜１０７を得ることができる。
【００８８】
[実施例２]
非晶質半導体膜の結晶化を助長する元素を選択的に形成する方法を図２を用いて説明する。図２（Ａ）において、基板１２０は前述のガラス基板または石英基板を採用する。ガラス基板を用いる場合には、実施例１と同様にブロッキング層を設ける。
【００８９】
シリコンとゲルマニウムから成る非晶質半導体１２１は、は実施例１と同様にプラズマＣＶＤ法で形成しても良いし、イオン注入法またはイオンドープ法によりゲルマニウムを導入しても良い。また、減圧ＣＶＤ法で、Ｓｉ₂Ｈ₆とＧｅＨ₄を４５０〜５００℃の温度で分解して形成する方法も採用可能である。
【００９０】
シリコンとゲルマニウムから成る非晶質半導体１２１上に１５０ｎｍの厚さの酸化シリコン膜１２２を形成する。酸化シリコン膜の作製方法は限定されないが、例えば、オルトケイ酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯＳ）とＯ₂とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ²で放電させ形成する。
【００９１】
次に、酸化シリコン膜１２２に開孔部１２３を形成し、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を塗布する。これにより、ニッケル含有層１２４が形成され、ニッケル含有層１２４は開孔部１２３の底部のみでゲルマニウムを含む非晶質シリコン膜１２１と接触する。
【００９２】
図２（Ｂ）で示す結晶化は、加熱処理の温度５００〜６５０℃で４〜２４時間、例えば５７０℃にて１４時間の熱処理を行う。この場合、結晶化はニッケルが接した非晶質シリコン膜の部分が最初に結晶化し、そこから基板の表面と平行な方向に結晶化が進行する。こうして形成された結晶質シリコン膜１２５は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。その後、酸化シリコン膜２２２を除去すれば結晶質シリコン膜２２５を得ることができる（図２（Ｃ））。
【００９３】
[実施例３]
実施例１、２で説明する方法に従い作製される結晶質シリコン膜には結晶化において利用したニッケルに代表される元素が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０¹⁹／ｃｍ³を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体装置のチャネル形成領域に用いることが可能であるが、より好ましくは、ゲッタリングにより当該元素を除去することが望ましい。
【００９４】
本実施例はゲッタリング方法の一例を図３を用いて説明する。図３（Ａ）において、基板１３０は実施例１のガラス基板、或いは石英基板が採用される。ガラス基板を用いる場合には、実施例１と同様にブロッキング層を設ける。また、結晶質半導体膜１３１は実施例１または２のいずれの方法で作製されたものであっても同様に適用される。結晶質半導体膜１３１の表面には、マスク用の酸化シリコン膜１３２が１５０ｎｍの厚さに形成され、開孔部１３３が設けられ結晶質半導体膜が露出した領域が設けられている。実施例２に従う場合には、図２（Ａ）で示す酸化シリコン膜１２２をそのまま利用可能であり、図２（Ｂ）の工程の後からそのまま本実施例の工程に移行することもできる。そして、イオンドープ法によりリンを添加して、１×１０¹⁹〜１×１０²²／ｃｍ³の濃度のリン添加領域１３５を形成する。
【００９５】
そして、図３（Ｂ）に示すように、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃にて１２時間の熱処理を行うと、リン添加領域１３５がゲッタリングサイトとして働き、結晶質シリコン膜１３１に残存していた触媒元素はリン添加領域１３５に偏析させることができる。
【００９６】
その後、図３（Ｃ）で示すようにマスク用の酸化シリコン膜１３２と、リンが添加領域１３５とをエッチングして除去することにより、結晶化の工程で使用した金属元素の濃度が１×１０¹⁷／ｃｍ³未満にまで低減された結晶質半導体膜１３６を得ることができる。
【００９７】
[実施例４]
次に、このようなシリコンとゲルマニウムを成分とする結晶質半導体膜を用いて、ＴＦＴを作製する例を示す。図５は本実施例の作製工程を説明する図である。
【００９８】
図５（Ａ）において、基板２１０上にシリコンとゲルマニウムを成分とする結晶質半導体膜２１２を形成するが、この結晶質半導体膜２１２は、上記実施例１〜３で示す工程により作製される何れかのものが採用される。ＴＦＴを作製するに当たっては、素子分離のため所定の大きさにエッチングし、島状に分割しておく。基板２１０がガラス基板である場合には、ブロッキング層２１１を設ける。
【００９９】
絶縁膜２１３はＴＦＴにおいてゲート絶縁膜として利用されるものであり３０〜２００ｎｍの厚さで形成する。この絶縁膜２１３はプラズマＣＶＤ法によりＳｉＨ₄とＮ₂Ｏとから作製される酸化窒化シリコン膜、或いはＴＥＯＳとＮ₂Ｏとから作製される酸化窒化シリコン膜などで形成する。本実施例では前者を選択し、７０ｎｍの厚さに形成する。
【０１００】
絶縁膜２１３上には、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極２１４を形成する。
【０１０１】
次に、図５（Ｂ）で示すように、ＴＦＴのソース及びドレイン領域を形成する一導電型の不純物領域２１６を形成する。この不純物領域２１６はイオンドープ法により形成し、ｎチャネル型ＴＦＴであればリン、砒素に代表される周期律表第１５族の元素、ｐチャネル型ＴＦＴであればボロンに代表される周期律表第１３族の元素を添加する。
【０１０２】
その後、プラズマＣＶＤ法により作製される窒化シリコン膜、酸化窒化シリコン膜により第１の層間絶縁膜２１７を形成する。第１の層間絶縁膜２１７はプラズマＣＶＤ法で２００〜３００℃の基板温度で形成し、その後、窒素雰囲気中３５０〜４５０℃、好ましくは４１０℃の温度で加熱処理を行う。この温度で第１の層間絶縁膜中の水素を放出させ、その後２５０〜３５０℃にて０．１〜１時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行う。このような二段階の加熱処理により結晶質半導体膜の水素化を行うことで、特に３５０℃以上の温度では水素化しにくいゲルマニウムのダングリングボンド（未結合種）を水素化し、補償することができる。さらに、ソース及びドレイン電極２１８を形成しＴＦＴを得ることができる。
【０１０３】
尚、ここではＴＦＴをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用することもできる。
【０１０４】
本発明で得られるシリコンとゲルマニウムを成分とする結晶質半導体膜は、｛１０１｝の配向率が高く、形成されるチャネル形成領域はゲート絶縁膜との界面特性が良好である。また、結晶粒界及び結晶粒内の欠陥密度が低く、高い電界効果移動度を得ることができる。ここでは、ＴＦＴをシングルドレインの構造で説明したが、低濃度ドレイン（ＬＤＤ）構造や、ＬＤＤがゲート電極とオーバーラップした構造のＴＦＴを形成することもできる。本発明で作製されるＴＦＴは、アクティブマトリクス型の液晶表示装置やＥＬ表示装置を作製するためのＴＦＴとて、また従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。
【０１０５】
[実施例５]
図４は本発明の結晶質半導体膜を用いて作製される逆スタガ型のＴＦＴの断面図である。逆スタガ型ＴＦＴは、ガラスまたは石英などの基板２０１上にゲート電極２６０、２６１が形成されており、シリコンゲルマニウムを成分とする結晶質半導体膜２６３、２６４は、ゲート絶縁膜２６２上に形成されている。結晶質半導体膜２６３、２６４は実施例１〜３の方法により作製されるいずれの結晶質半導体膜であっても適用可能である。
【０１０６】
ｎチャネル型ＴＦＴ２８０は結晶質半導体膜２６３を用いて作製され、チャネル形成領域２７３とｎ型不純物（ドナー）をドーピングして作製されるＬＤＤ領域２７４及びソースまたはドレイン領域２７５が形成されている。ｐチャネル型ＴＦＴ２８１は結晶質半導体膜２６４を用いて作製され、チャネル形成領域２７６とｐ型不純物（アクセプタ）をドーピングして作製されるソースまたはドレイン領域２７７が形成されている。
【０１０７】
チャネル形成領域２７３、２７６上にはチャネル保護膜２６５、２６６が形成され、第１の層間絶縁膜２６７、第２の層間絶縁膜２６８を介してソースまたはドレイン電極２６９〜２７２が形成されている。水素化処理は、第１の層間絶縁膜２６７を窒化シリコン膜または酸化窒化シリコン膜で形成し、その後、窒素雰囲気中３５０〜４５０℃、好ましくは４１０℃の温度で加熱処理を行う。この温度で第１の層間絶縁膜中の水素を放出させ、その後２５０〜３５０℃にて０．１〜１時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行うことができる。
【０１０８】
このような逆スタガ型のＴＦＴを用いても、アクティブマトリクス型の液晶表示装置やＥＬ表示装置の駆動回路を形成することができる。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、画素部を形成するトランジスタに応用することができる。尚、ここではＴＦＴをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用することもできる。このようなＴＦＴは、従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。
【０１０９】
[実施例６]
本実施例は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ型のＴＦＴを作製する一例について図６を用いて説明する。図６（Ａ）において、基板３０１上にゲルマニウムを含有する結晶質シリコン膜を形成する。ゲルマニウムを含有する結晶質シリコン膜は実施例１〜３で示す方法により作製されるいずれのものを適用しても良い。ＴＦＴを作製するに当たっては、素子分離のため所定の大きさにエッチングし、島状に分割して半導体層３３１〜３３３を形成する。基板３０１がガラス基板である場合には、ブロッキング層３０２を設ける。
【０１１０】
ブロッキング層３０２としてプラズマＣＶＤ法でＳｉＨ₄とＮ₂Ｏを用い酸化窒化シリコン膜を５０〜２００ｎｍの厚さに形成する。その他の形態として、プラズマＣＶＤ法でＳｉＨ₄とＮＨ₃とＮ₂Ｏから作製される酸化窒化シリコン膜を５０ｎｍ、ＳｉＨ₄とＮ₂Ｏから作製される酸化窒化シリコン膜を１００ｎｍ積層させた２層構造や、或いは、窒化シリコン膜とＴＥＯＳ（Tetraethyl Ortho Silicate）を用いて作製される酸化シリコン膜を積層させた２層構造としても良い。
【０１１１】
ブロッキング層３０２及びその上に形成する非晶質半導体膜はいずれもプラズマＣＶＤ法で形成することが可能であり、これらの層を連続して、シングルチャンバー方式のＣＶＤ装置において同一反応室中で、或いは、マルチチャンバー方式のＣＶＤ装置において各反応室間を移動させながら連続して形成することができる。いずれにしても、大気解放せずに成膜することでブロッキング層と非晶質半導体膜の界面を清浄にしておくことができる。
【０１１２】
絶縁膜３３４はゲート絶縁膜として利用するものであり、プラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍの厚さで形成する。本実施例では、７０ｎｍの厚さで酸化窒化シリコン膜を用いて形成する。特に、ＳｉＨ₄とＮ₂ＯにＯ₂を添加させて作製する酸化窒化シリコン膜は膜中の固定電荷密度を低減させることが可能となり、ゲート絶縁膜として好ましい材料である。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜や酸化タンタル膜などの絶縁膜を単層または積層構造として用いても良い。
【０１１３】
そして、絶縁膜３３４上にゲート電極を形成するための第１導電膜３３５と第２導電膜３３６とを形成する。本実施例では、第１導電膜３３５を窒化タンタルまたはチタンで５０〜１００ｎｍの厚さに形成し、第２導電膜３３６をタングステンで１００〜３００ｎｍの厚さに形成する。これらの材料は、窒素雰囲気中における４００〜６００℃の熱処理でも安定であり、抵抗率が著しく増大することがない。
【０１１４】
次に図６（Ｂ）に示すように、レジストによるマスク３３７を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスにＣＦ₄とＣｌ₂を混合し、０．５〜２Ｐａ、好ましくは１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。
【０１１５】
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は１５〜４５°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされる。こうして、第１のエッチング処理により第１導電膜と第２導電膜から成る第１形状の導電層３３８〜３４０（第１の導電層３３８ａ〜３４０ａと第２導電層３３８ｂ〜３４０ｂ）を形成する。３４１はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなる。
【０１１６】
さらに図６（Ｃ）に示すように第２のエッチング処理を行う。エッチングはＩＣＰエッチング法を用い、エッチングガスにＣＦ₄とＣｌ₂とＯ₂を混合して、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ電力(１３．５６ＭＨｚ)を供給してプラズマを生成する。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２形状の導電層３４２〜３４４（第１の導電膜３４２ａ〜３４４ａと第２の導電膜３４２ｂ〜３４４ｂ）を形成する。３４５はゲート絶縁膜であり、第２の形状の導電層３４２〜３４４で覆われない領域はさらに２０〜５０ｎｍ程度エッチングされて膜厚が薄くなる。
【０１１７】
そして、第１のドーピング処理を行う。本ドーピング処理では、ｎチャネル型ＴＦＴのＬＤＤ領域を形成するためにｎ型の不純物（ドナー）をドーピングする。その方法はイオンドープ法若しくはイオン注入法で行う。例えば、イオンドープ法を用い、加速電圧を７０〜１２０ｋｅＶとし、１×１０¹³／ｃｍ²のドーズ量で行い、第１の不純物領域を形成する。ドーピングは、第２の導電膜３４２ｂ〜３４４ｂを不純物元素に対するマスクとして用い、第１の導電膜３４２ａ〜３４４ａの下側の領域に不純物元素が添加されるようにドーピングする。こうして、第１の導電膜３４２ａ〜３４４ａと一部が重なる第１の不純物領域３４６〜３４８が形成される。第１の不純物領域は１×１０¹⁷〜１×１０¹⁹／ｃｍ³の範囲の濃度で形成する。
【０１１８】
次に、図６（Ｄ）に示すように、レジストでマスク３４９〜３５１を形成し、第２のドーピング処理を行いう。第２のドーピング処理は、ｎチャネル型ＴＦＴのソースまたはドレイン領域を形成するためにｎ型の不純物（ドナー）をドーピングする。イオンドープ法の条件はドーズ量を１×１０¹³〜５×１０¹⁴／ｃｍ²として行う。ｎ型の不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。レジストでマスク３４９〜３５１は個々にその形状を最適化することが可能であり、第２形状の導電層の外側まで覆う形状のものとして、先に形成した第１の不純物領域と重なるようにすることでＬＤＤ領域を形成することができる。こうして、第２の不純物領域３５２〜３５４を形成する。第２の不純物領域７２５〜７２９おけるリン（Ｐ）濃度は１×１０²⁰〜１×１０²¹／ｃｍ³の範囲となるようにする。
【０１１９】
そして、図６（Ｅ）に示すように、レジストによるマスク３５５を形成し、ｐチャネル型ＴＦＴを形成する島状半導体層３３１にｐ型の不純物（アクセプタ）をドーピングする。典型的にはボロン（Ｂ）を用いる。第３の不純物領域３５６、３５７の不純物濃度は２×１０²⁰〜２×１０²¹／ｃｍ³となるようにし、含有するリン濃度の１．５〜３倍のボロンを添加して導電型を反転させる。
【０１２０】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。第２形状の導電層３４２〜３４４はゲート電極となる。その後、図６（Ｆ）に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜３５８をプラズマＣＶＤ法で形成する。そして導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。活性化はファーネスアニール炉を用いる熱アニール法で行うことが好ましい。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することもできる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には4００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。
【０１２１】
さらに、窒化シリコン膜３５９を形成し、３５０〜４５０℃、好ましくは４１０℃の加熱処理を行う。この温度で第１の層間絶縁膜中の水素を放出させ、その後２５０〜３５０℃にて０．１〜１時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行う。このような二段階の加熱処理により結晶質半導体膜の水素化を行うことで、特に３５０℃以上の温度では水素化しにくいゲルマニウムのダングリングボンド（未結合種）を水素化し、補償することができる。
【０１２２】
層間絶縁膜３６０は、ポリイミド、アクリルなどの有機絶縁物材料で形成し表面を平坦化する。勿論、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【０１２３】
次いで、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、ソースまたはドレイン配線３６１〜３６６を形成する。
【０１２４】
ｐチャネル型ＴＦＴ３７０にはチャネル形成領域３６３、ソース領域またはドレイン領域として機能する第３の不純物領域３５６、３５７を有している。ｎチャネル型ＴＦＴ３７１はチャネル形成領域３６８、第２形状の導電層３４３から成るゲート電極と重なる第１不純物領域３６２とソース領域またはドレイン領域として機能する第１不純物領域３５３を有している。ｎチャネル型ＴＦＴ３７２はチャネル形成領域３６９、第２形状の導電層３４４から成るゲート電極と重なる第１不純物領域３４８ａ、ゲート電極の外側に形成される第１不純物領域３４８ｂ、ソース領域またはドレイン領域として機能する第１不純物領域３５３を有している。第１不純物領域３６２、３４８ａはゲート電極とオーバーラップするＬＤＤ領域であり、ドレイン端に形成される高電界領域を緩和してホットキャリア効果によるＴＦＴに劣化を防ぐ上で効果がある。第１不純物領域３４８ｂはＬＤＤ領域であり、本実施例で示す工程では、オフ電流値を低減するために最適な寸法を設定することができる。
【０１２５】
以上の工程で、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ型のＴＦＴを得ることができる。本実施例で示す工程は、各ＴＦＴに要求される特性を考慮してＬＤＤを設計し、同一基板内において作り分けることができる。このようなＣＭＯＳ型のＴＦＴは、アクティブマトリクス型の液晶表示装置やＥＬ表示装置の駆動回路を形成することを可能とする。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、画素部を形成するトランジスタに応用することができる。さらに、従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。尚、ここではＴＦＴをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用することもできる。
【０１２６】
また、ＣＭＯＳ回路を組み合わせることで基本論理回路を構成した、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能である。
【０１２７】
[実施例７]
本実施例は、画素部と駆動回路が同一基板上に形成されたモノシリック型の液晶表示装置の構成例を図７、８を用いて説明する。画素部におけるスイッチング用のＴＦＴと駆動回路のｎチャネル型及びｐチャネル型のＴＦＴは、いずれも本発明のゲルマニウムを含む結晶質シリコン膜を用いて活性領域を形成している。ゲルマニウムを含有する結晶質シリコン膜は実施例１〜３で示す方法により作製されるいずれのものを適用することができる。
【０１２８】
図７において、基板４０１は、好適にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板などを用いる。その他に石英基板を用いても良い。ガラス基板を用いる場合にはブロッキング層４０２が形成される。
【０１２９】
画素部４４５におけるスイッチング用の画素ＴＦＴ４４２と駆動回路４４４のｎチャネル型ＴＦＴ４４１及びｐチャネル型ＴＦＴ４４０の構造に限定はないが、本実施例では実施例６により作製されるＴＦＴを用いて説明する。勿論、実施例４または実施例５のＴＦＴを採用することも可能である。
【０１３０】
駆動回路４４４には配線４０８、４１７及びソースまたはドレイン配線４１８〜４２１が形成されている。また、画素部４４５においては、画素電極４２４、ゲート配線４２３、接続電極４２２、ソース配線４０９が形成されている。
【０１３１】
駆動回路４４４のｐチャネル型ＴＦＴ４４０には、半導体層４０３にチャネル形成領域４２６、ソース領域またはドレイン領域として機能する第３不純物領域４２７を有している。このｐチャネル型ＴＦＴ４５３は実施例６のｐチャネル型ＴＦＴ３７０と同様にして作製することができる。
【０１３２】
ｎチャネル型ＴＦＴ４４１には、半導体層４０４にチャネル形成領域４２８、第２形状の導電層４１１から成るゲート電極と重なる第１不純物領域４２９とソース領域またはドレイン領域として機能する第２不純物領域４３０を有している。このｎチャネル型ＴＦＴ４４１は実施例６のｎチャネル型ＴＦＴ３７１と同様にして作製することができる。
【０１３３】
画素部のｎチャネル型ＴＦＴ４４２には、半導体層４０５にチャネル形成領域４３１、ゲート電極を形成する第２形状の導電層４１２と重なる第１不純物領域４３２ａ（ＧＯＬＤ領域）、ゲート電極の外側に形成される第１不純物領域４３２ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第２不純物領域４３３、４３４、４３５を有している。このｎチャネル型ＴＦＴ４４２は実施例６のｎチャネル型ＴＦＴ３７２と同様にして作製することができる。また、保持容量４４３の一方の電極として機能する半導体層４０６は第６不純物領域４３７、第５不純物領域４３８と不純物が添加されない領域４３６が形成されている。
【０１３４】
画素部４４５においては、接続電極４２２によりソース配線４０９は、画素ＴＦＴ４４２のソースまたはドレイン領域４３３と電気的な接続が形成される。また、ゲート配線４２３は、ゲート電極として機能する第３形状の導電層４１２と電気的な接続が形成される。また、画素電極４２４は、画素ＴＦＴ４４２のソースまたはドレイン領域４３５及び保持容量４４３の一方の電極である半導体層４０６の不純物領域４３８と接続している。
【０１３５】
図７における画素部４４５の断面図は、図８で示すＡ−Ａ'線に対応したものである。ゲート電極として機能する第３形状の導電層４１２は隣接する画素の保持容量の一方の電極を兼ね、画素電極４５２と接続する半導体層４５３と重なる部分で容量を形成している。また、ソース配線４０７と画素電極４２４及び隣接する画素電極４５１との配置関係は、画素電極４２４、４５１の端部をソース配線４０７上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。
【０１３６】
[実施例８]
本実施例では実施例７で作製した各ＴＦＴから、アクティブマトリクス型の液晶表示装置を作製する一例を示す。図２６では透過型の液晶表示装置を作製するために、画素部４４５の層間絶縁膜上に透明導電膜で形成した画素電極６０１が形成されている。画素電極は画素のｎチャネル型ＴＦＴ４４２に接続する補助電極６０９、及び保持容量４４３の補助電極６１０と接続されている。これらの補助電極とゲート線６０８、接続電極６０７、駆動回路４４４の各ＴＦＴのソースまたはドレイン配線６０３〜６０６、配線６０２は、フォトレジストまたは感光性ポリイミドまたは感光性アクリルなどからなる有機樹脂６１１〜６１９をマスクとして、その下層に形成されている導電膜をエッチングして形成されている。
【０１３７】
有機樹脂６１１〜６１９は、配線を形成するための導電膜上に当該有機樹脂材料を全面に塗布し、光露光プロセスにより図２７に示すようにパターン形成されている。その後、オフセット印刷により５〜２０ｍＰａ・の粘度のポリイミド樹脂層を形成し、２００℃にて焼成して配向膜を形成している。オフセット印刷により塗布したポリイミド樹脂は、焼成の段階で有機樹脂６１１〜６１９とその下層の配線または電極の段差部にうまく回り込み、その端部を覆うことができる。
その後、液晶を配向させるためラビングを行う。
【０１３８】
対向側の基板６２１には透明導電膜で形成する対向電極６２２と配向膜６２３を形成し、画素部４４５及び駆動回路４４４が形成されている基板と対向基板６２１とをシール材６２４で貼り合わせる。シール材６２４にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ（図示せず）によって均一な間隔を持って貼り合わされている。その後、両基板の間に液晶６２５を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図２７に示すアクティブマトリクス型の液晶表示装置が完成する。
【０１３９】
[実施例９]
本実施例は、上記実施例４〜６で得られるＴＦＴを用いてＥＬ（エレクトロルミネセンス）表示装置を作製する一例を図２７を用いて説明する。
【０１４０】
同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例（但し封止前の状態）を図２７に示す。なお、駆動回路には基本単位となるＣＭＯＳ回路を示し、画素部には一つの画素を示す。このＣＭＯＳ回路は実施例６に従えば得ることができる。
【０１４１】
図２７において、基板７００は絶縁体であり、その上にはｎチャネル型ＴＦＴ７０１、ｐチャネル型ＴＦＴ７０２、ｐチャネル型ＴＦＴからなるスイッチングＴＦＴ７０３およびｎチャネル型ＴＦＴからなる電流制御ＴＦＴ７０４が形成されている。これらのＴＦＴのチャネル形成領域は、本発明に基づき作製される結晶質半導体膜で形成され、その具体的な作製方法は実施例１〜３に示されている。
【０１４２】
ｎチャネル型ＴＦＴ７０１およびｐチャネル型ＴＦＴ７０２は実施例６を参照すれば良いので省略する。また、スイッチングＴＦＴ７０３はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっている。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１４３】
また、電流制御ＴＦＴ７０４のドレイン領域７０５の上には第２層間絶縁膜７０７が設けられる前に、第１層間絶縁膜７０６にコンタクトホールが設けられている。これは第２層間絶縁膜７０７にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。第２層間絶縁膜７０７にはドレイン領域７０５に到達するようにコンタクトホールが形成され、ドレイン領域７０５に接続された画素電極７０８が設けられている。画素電極７０８はＥＬ素子の陰極として機能する電極であり、周期表の１族もしくは２族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。
【０１４４】
次に、７１３は画素電極７０８の端部を覆うように設けられた絶縁膜であり、本明細書中ではバンクと呼ぶ。バンク７１３は珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の比抵抗が１×１０⁶〜１×１０¹²Ωｍ（好ましくは１×１０⁸〜１×１０¹⁰Ωｍ）となるようにカーボン粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊を抑えることができる。
【０１４５】
また、ＥＬ素子７０９は画素電極（陰極）７０８、ＥＬ層７１１および陽極７１２からなる。陽極７１２は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。なお、本明細書中では発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をＥＬ層と定義する。
【０１４６】
尚、ここでは図示しないが陽極７１２を形成した後、ＥＬ素子７０９を完全に覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１４７】
[実施例１０]
本発明の半導体装置は、各種多様の電子機器の表示装置や各種集積回路、或いは、従来の集積回路に代わる回路用途に応用することができる。このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ、プロジェクター等が挙げられる。それらの一例を図２８〜図３０に示す。
【０１４８】
図２８（Ａ）は携帯電話であり、表示用パネル２７０１、操作用パネル２７０２、接続部２７０３から成り、表示用パネル２７０１には液晶表示装置またはＥＬ表示装置に代表される表示装置２７０４、音声出力部２７０５、アンテナ２７０９などが設けられている。操作パネル２７０２には操作キー２７０６、電源スイッチ２７０２、音声入力部２７０５８などが設けられている。本発明は表示装置２９０４及びそれに付随する半導体集積回路を形成することができる。
【０１４９】
図２８（Ｂ）はビデオカメラであり、本体９１０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明は表示装置９１０２及びそれに付随する半導体集積回路に適用することができる。
【０１５０】
図２８（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、液晶表示装置またはＥＬ表示装置に代表される表示装置９２０５で構成されている。本発明は半導体装置は表示装置９２０５及びそれに付随する半導体集積回路に適用することができる。
【０１５１】
図２８（Ｄ）はテレビ受像器であり、本体９４０１、スピーカ９４０２、液晶表示装置またはＥＬ表示装置に代表される表示装置９４０３、受信装置９４０４、増幅装置９４０５等で構成される。本発明は表示装置９４０３及びそれに付随する半導体集積回路に適用することができる。
【０１５２】
図２８（Ｅ）は携帯書籍であり、本体９５０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。本発明は表示装置９５０２、９５０３や、記憶媒体９５０４及びそれに付随する半導体集積回路に適用することができる。
【０１５３】
図２９（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、液晶表示装置またはＥＬ表示装置に代表される表示装置９６０３、キーボード９６０４で構成される。本発明は表示装置９６０１や、内蔵する各種集積回路に適用することができる。
【０１５４】
図２９（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（ＤｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置９７０２や、内蔵する各種集積回路に適用することができる。
【０１５５】
図２９（Ｃ）はデジタルカメラであり、本体９８０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。本発明は表示装置９８０２や、内蔵する各種集積回路に適用することができる。
【０１５６】
図３０（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２で構成される。本発明は投射装置３６０１やその他の信号制御回路に適用することができる。
【０１５７】
図３０（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明は投射装置３７０２やその他の信号制御回路に適用することができる。
【０１５８】
尚、図３０（Ｃ）は、図３０（Ａ）及び図３０（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図３０（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５９】
また、図３０（Ｄ）は、図３０（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図３０（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６０】
ここでは図示しなかったが、本発明はその他にもナビゲーションシステムをはじめ冷蔵庫、洗濯機、電子レンジ、固定電話機、ファクシミリなどに組み込む表示装置としても適用することも可能である。このように本発明の適用範囲はきわめて広く、さまざまな製品に適用することができる。
【０１６１】
【発明の効果】
以上のとおり、本発明の結晶質半導体膜を用いて半導体装置の活性領域を形成することができる。特に、薄膜トランジスタのチャネル形成領域を形成するのに適している。このような結晶質半導体膜を用いたＴＦＴは、アクティブマトリクス型の液晶表示装置やＥＬ表示装置を作製するためのＴＦＴとて、また従来の半導体基板にて作製されるＬＳＩに代わる薄膜集積回路を実現するＴＦＴとして用いることができる。
【図面の簡単な説明】
【図１】本発明の結晶質半導体膜の作製方法を説明する図。
【図２】本発明の結晶質半導体膜の作製方法を説明する図。
【図３】本発明の結晶質半導体膜の作製方法を説明する図。
【図４】本発明の結晶質半導体膜を用いた逆スタガ型のＴＦＴの構造を説明する断面図。
【図５】本発明の結晶質半導体膜を用いてＴＦＴを作製する工程を説明する図。
【図６】本発明の結晶質半導体膜を用いてＣＭＯＳ構造のＴＦＴを作製する工程を説明する図。
【図７】本発明の結晶質半導体膜を用いた表示装置の構造を説明する断面図。
【図８】画素部における画素構造の上面図。
【図９】本発明に用いるプラズマＣＶＤ装置の構成を示す図。
【図１０】本発明に用いるプラズマＣＶＤ装置の反応室の構成を示す図。
【図１１】ＳＩＭＳにより測定されたＳｉＨ₄、ＧｅＨ₄、Ｈ₂ガスより作製された試料のＣ、Ｎ、Ｏ濃度を示すグラフ。
【図１２】ＳＩＭＳにより測定された結晶質半導体膜中のＧｅ濃度分布を示すグラフ。
【図１３】結晶核の隣接間距離を示す累積度数グラフ。
【図１４】ＧｅＨ₄の流量と結晶核発生密度との関係を示すグラフ。
【図１５】パルスレーザー光を照射した結晶質半導体膜中におけるゲルマニウムの分布をＳＩＭＳにより求めたグラフ。
【図１６】結晶質半導体膜中のゲルマニウム濃度の分布を一方向凝固（Normal freezing）の式でフィッティングすることによって固液界面偏析係数を求めた図。
【図１７】ＥＢＳＰ法により求められる本発明の結晶質半導体膜の逆極点図。
【図１８】Ｎｉ水溶液濃度と｛１０１｝配向率の関係を示すグラフ。
【図１９】 X線回折測定と試料あおり角を説明する図。
【図２０】試料あおり角と、回折に寄与する格子面を説明する図。
【図２１】石英基板上にプラズマＣＶＤ法で作製した５４ｎｍの非晶質シリコン膜を６００℃にて２０時間の加熱処理により結晶化して得られた結晶質シリコン膜の逆極点図。
【図２２】非晶質シリコン膜にニッケルを添加して５５０℃にて４時間の熱処理により得られた結晶質半導体膜の逆極点図。
【図２３】ＥＢＳＰ法で得られる逆極点図の一例（模式図）。
【図２４】ＮｉＳｉ_xを核とした結晶化のモデルを説明する図。
【図２５】ＮｉＳｉ_xを核とした結晶化の様子を示す電子顕微鏡写真。
【図２６】本発明の結晶質半導体膜を用いた液晶表示装置の構造を説明する断面図。
【図２７】本発明の結晶質半導体膜を用いたＥＬ表示装置の構造を説明する断面図。
【図２８】半導体装置の一例を示す図。
【図２９】半導体装置の一例を示す図。
【図３０】プロジェクターの一例を示す図。

Claims

シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であり、窒素及び炭素の濃度が５×１０^１８／ｃｍ^３未満であり、酸素の濃度が１×１０^１９／ｃｍ^３未満である非晶質シリコン膜を１０ｎｍ乃至１００ｎｍの膜厚で形成し、
前記非晶質シリコン膜にニッケルを、酢酸ニッケルを含有する水溶液のニッケル濃度を１〜３０ｐｐｍで添加して４５０℃以上６６０℃以下で加熱処理を行って結晶構造を有するシリコン膜を形成し、
前記結晶構造を有するシリコン膜に５０ｍＪ／ｃｍ^２以上３００ｍＪ／ｃｍ^２以下で１０〜１００ナノ秒のパルスレーザ光を照射し、
前記結晶構造を有するシリコン膜上に水素を含有する窒化シリコン膜または酸化窒化シリコン膜を形成し、
窒素雰囲気中で３５０〜４５０℃の加熱処理と、その後の２５０〜３５０℃で０．１〜１時間保持する加熱処理との二段階の加熱処理によりシリコン膜の水素化を行うことを特徴とする半導体装置の作製方法。
シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であり、窒素及び炭素の濃度が５×１０^１８／ｃｍ^３未満であり、酸素の濃度が１×１０^１９／ｃｍ^３未満である非晶質シリコン膜を１０ｎｍ乃至１００ｎｍの膜厚で形成し、
前記非晶質シリコン膜にニッケルを、酢酸ニッケルを含有する水溶液のニッケル濃度を１〜３０ｐｐｍで添加して４５０℃以上６６０℃以下で加熱処理を行って結晶構造を有するシリコン膜を形成し、
前記結晶構造を有するシリコン膜に５０ｍＪ／ｃｍ^２以上３００ｍＪ／ｃｍ^２以下で１０〜１００ナノ秒のパルスレーザ光を照射し、
前記結晶構造を有するシリコン膜上に水素を含有する窒化シリコン膜または酸化窒化シリコン膜を形成し、
窒素雰囲気中で３５０〜４５０℃の加熱処理と、その後の２５０〜３５０℃で０．１〜１時間保持する加熱処理との二段階の加熱処理によりシリコン膜の水素化を行い、
反射電子線回折パターン法で検出される｛１０１｝格子面の前記結晶構造を有するシリコン膜の表面となす角が１０度以内である割合が２０％以上であり、かつ、｛００１｝格子面の前記結晶構造を有するシリコン膜の表面となす角が１０度以内である割合が３％以下であり、かつ、｛１１１｝格子面の前記結晶構造を有するシリコン膜の表面となす角が１０度以内である割合が５％以下の結晶構造を有する半導体膜を形成することを特徴とする半導体装置の作製方法。
シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であり、窒素及び炭素の濃度が５×１０^１８／ｃｍ^３未満であり、酸素の濃度が１×１０^１９／ｃｍ^３未満である非晶質シリコン膜を１０ｎｍ乃至１００ｎｍの膜厚で形成し、
前記非晶質シリコン膜にニッケルを、酢酸ニッケルを含有する水溶液のニッケル濃度を１〜３０ｐｐｍで添加して４５０℃以上６６０℃以下で加熱処理を行って結晶構造を有するシリコン膜を形成し、
前記結晶構造を有するシリコン膜に５０ｍＪ／ｃｍ^２以上３００ｍＪ／ｃｍ^２以下で１０〜１００ナノ秒のパルスレーザ光を照射し、
前記結晶構造を有するシリコン膜上に水素を含有する窒化シリコン膜または酸化窒化シリコン膜を形成し、
窒素雰囲気中で３５０〜４５０℃の加熱処理と、その後の２５０〜３５０℃で０．１〜１時間保持する加熱処理との二段階の加熱処理によりシリコン膜の水素化を行い、
反射電子線回折パターン法で検出される｛１０１｝格子面の前記結晶構造を有するシリコン膜の表面となす角が５度以内である割合が５％以上であり、かつ、｛００１｝格子面の前記結晶構造を有するシリコン膜の表面となす角が１０度以内である割合が３％以下であり、かつ、｛１１１｝格子面の前記結晶構造を有するシリコン膜の表面となす角が１０度以内である割合が５％以下の結晶構造を有する半導体膜を形成することを特徴とする半導体装置の作製方法。