JPH1083964A - SiGe薄膜の成膜方法 - Google Patents
SiGe薄膜の成膜方法Info
- Publication number
- JPH1083964A JPH1083964A JP8271262A JP27126296A JPH1083964A JP H1083964 A JPH1083964 A JP H1083964A JP 8271262 A JP8271262 A JP 8271262A JP 27126296 A JP27126296 A JP 27126296A JP H1083964 A JPH1083964 A JP H1083964A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- thin film
- forming
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000010408 film Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 45
- 239000000203 mixture Substances 0.000 claims description 35
- 239000011521 glass Substances 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 239000003085 diluting agent Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 4
- 239000012895 dilution Substances 0.000 claims description 2
- 238000010790 dilution Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 10
- 229910006160 GeF4 Inorganic materials 0.000 abstract description 3
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 55
- 230000015572 biosynthetic process Effects 0.000 description 23
- 238000000151 deposition Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 239000002994 raw material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/935—Gas flow control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/967—Semiconductor on specified insulator
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/98—Utilizing process equivalents or options
Abstract
晶SiGe薄膜を成膜する場合に、Si組成比が80%
以上である多結晶SiGe薄膜を成膜する。 【解決手段】 Si2H6とGeF4のガス流量比をS
i2H6:GeF4=20:0.9〜40:0.9の範
囲に限定し、基板表面温度を350℃〜450℃の範囲
に限定する。これにより成膜後のSi組成比を80%以
上とすることができ、この膜を使って作成したTFTの
電気特性を、液晶駆動回路を形成することが可能な程度
に高移動度なレベルとすることができる。
Description
膜方法に関し、特に大面積の平面ディスプレイの製造に
用いるのに好適な低温CVD法による多結晶SiGe薄
膜の成膜方法に関するものである。
膜を成膜する例が特開平5−315269に開示されて
いる。すなわち、Si単結晶基板を420℃に加熱し、
GeF4を2.7sccm、シランガス(Si2H6)
を30sccm供給し、希釈ガスとしてHeを供給して
全圧を600mTorrになるようにしてSiGe多結
晶薄膜を堆積させる技術が記載されている。
膜方法についての問題点は、堆積した多結晶SiGe薄
膜が高濃度のp型になるということである。高濃度のp
型(キャリア密度=〜1018cm−3)であるため、
この成膜方法で作成した薄膜を用いた薄膜トランジスタ
(以下、TFTという)の電界効果移動度(Fie1d
EffectMobility)は一般的な多結晶S
i薄膜を用いたTFTのそれと比較して大変低い値を示
す。
と高いことにある。Si膜中にGeが混入するとp型を
示し、その混入率が高い程高濃度のp型を示すようにな
る。
薄膜の耐圧が多結晶Siに比べて低いということであ
る。従って、従来の成膜方法で堆積した多結晶SiGe
の薄膜で作ったTFTの耐圧特性も悪くなる。
とにある。一般的にGeの耐圧はSiに比べて低いた
め、この課題はGe組成比が高い限りは不可避である。
が良好なTFTを実現するために、Ge組成比を少なく
し、Si組成比が高い多結晶SiGe薄膜の成膜方法を
提供することにある。
駆動回路を形成することが可能な程度に高移動度な、多
結晶SiGe薄膜の成膜方法を提供することにある。
GeF4を流量比をSi2H6:GeF4=20:0.
9〜40:0.9の範囲で混合した原料ガスに、基板を
350〜450℃の温度範囲で加熱することにより基板
表面上を含む基板近傍に存在する原料分子に熱エネルギ
ーを与えることで、基板表面近傍で化学反応を誘起し、
基板表面にSi組成比が80%以上の多結晶SiGe薄
膜を成膜することを特徴とする多結晶SiGe薄膜の成
膜方法である。
し、原料ガスであるSi2H6の熱分解温度である60
0℃以下での成膜を可能とする。この化学反応は、Si
2H6の単なる熱分解による基板上への堆積ではなく、
これに加えてGeF4が介在することによって、Si2
H6ガスの分解が容易に進行するという効果と、基板上
に堆積する際の結晶性が向上するという効果が得られ
る。
のSi組成比は80%以上にすることができ、膜の電気
物性が良好な値を示すことも重要である。また、SiO
2やガラス等の非晶質基板上においても成長初期から良
好な結晶性を有する多結晶SiGe膜が成長可能であ
る。
晶膜が成長する本質的な原因ではない。なぜなら、他の
反応系において、原料ガスにSi2H6,GeH4を用
いた場合の例があるが、この場合においては500℃に
おいても多結晶SiGe膜は成長しないからである。
を十分に下げることができ、Si組成比が80%以上の
多結晶SiGe薄膜の成膜を実現している。よってこの
成膜方法によって得られた膜の電気的特性は真性半導体
を用いた場合に近い特性を示すため、この膜を用いて作
成したTFTの電界効果移動度や耐圧特性及び温度特性
は、良好な結果を示し、ガラス基板上に液晶の駆動回路
を形成することが可能である。
iGe薄膜を成膜できるので、耐熱性に乏しい安価なガ
ラス基板上への成膜が可能となり、ガラス基板上での駆
動回路の形成が可能である。この結果、液晶を封入する
基板と同一の基板上に駆動回路を構成することができる
ので、従来の液晶ディスプレイ装置のように、外付けの
駆動素子を用いる必要はなくなり構成を簡易化できる。
て図面を参照して詳細に説明する。
図1を参照すると、多結晶SiGe薄膜の成膜方法は、
成膜エリア内に原料ガスであるSi2H6とGeF4及
び希釈ガスであるHe等の希釈ガスが供給される。成膜
基板は加熱されている。基板表面から与えられる熱エネ
ルギーの助けを借りて、原料ガスのSi2H6は、もう
一方の原料ガスであるGeF4と化学反応を起こし、S
i2H6単独による膜成長条件に比べて、より低温下で
あるいはより低圧下で膜成長が実現され、基板表面に結
晶質の薄膜として堆積する。基板表面に堆積して結晶質
の膜になる際にも、化学反応プロセスと熱エネルギーの
2種類のエネルギーを利用する。
度範囲を説明するための略図である。図2を参照する
と、本発明の最良の実施の形態は、成膜条件が以下のよ
うな場合である。
ように、350〜450℃が好ましい。図3はSi2H
6の流量を20sccm、GeF4の流量を0.9sc
cmとしたときの基板温度とSi組成比の関係を示した
図である。この図より、希釈ガスがHeの場合には、基
板表面温度が400℃以上で、膜中のSi含有率が80
%以上になり、希釈ガスがArの場合には、基板表面温
度が350℃以上で、膜中のSi含有率が80%以上に
なることがわかる。しかし、これらの温度以下ではSi
組成比が急激に低下し、Si組成比の制御自体が困難と
なる。また、これらの温度以下ではSi2H6の流量を
増加させてもSi含有量は80%以上とはならないこと
を確認した。
ためのものであり、成膜温度はガラス基板の液晶表示装
置に利用する上での製造上の上限の温度以下でなければ
ならない。図10に液晶表示装置に利用される代表的な
ガラス基板の組成を示す。このガラス基板の上限の温度
は450℃であり、この温度以上では液晶表示装置用と
しての性能及び品質が保証できない。
が湾曲しTFTを制作する際の他の工程、例えば露光・
現像工程で焦点に面内ばらつきが生じるといった不都合
が生じる。以上の理由から、本発明における基板表面温
度は、350℃から450℃の間が好ましい。
400℃、GeF4流量0.9sccmとしたときのS
i2H6ガス流量と成膜後の多結晶SiGe薄膜のSi
組成比の関係を示す特性図である。図4を参照すると、
原料ガスであるSi2H6のガス流量がSi2H6=7
〜13sccmの範囲ではSi組成比は2割以下と大変
低くなっているが、ガス流量がSi2H6=15scc
mの条件を境目にして、それ以上にSi2H6の流量が
多くなると薄膜中のSi組成比は80%以上になる。こ
の結果は、Si2H6のガス流量がSi2H6=15s
ccmの条件の前後で、原料ガスの反応の内容が大きく
変化しており、新しい膜成長プロセスが実現しているこ
とを示している。つまり、Si2H6のガス流量がSi
2H6=7〜13の範囲では、2種類の原料ガスが酸化
・還元反応を起こすことによって成膜が進行するが、S
i2H6=20〜40sccmの範囲では、基本的には
Si2H6ガスの熱分解を主体としたプロセスにより基
板上への膜の堆積が進むというプロセスで成膜が行われ
る。そしてこの時にGeF4が介在することによって、
Si2H6ガスの分解によるSi膜の堆積が通常よりも
促進された成長条件で進行し、さらに基板上に堆積する
際の結晶性が向上するという2つの効果が得られる。以
上のことから、原料ガスであるSi2H6のガス流量は
GeF4=0.9sccmの場合Si2H6=20〜4
0sccmの範囲内であることが好ましい。
0sccmとしてGeF4流量を変化させたときは、G
eF4流量2.7sccmの時Ge組成比は95%以上
あり、GeF4流量1.5sccm付近を境としてGe
組成比は急激に減少し、GeF4流量が0.9sccm
ではGe組成比が20%程度となる。この事からも上述
の範囲内が好ましい。
40sccmより多く増加させると多結晶SiGe膜の
Siの組成比がさらに増加することが推測されるが、S
i2H6流量が40sccmを大きく越えた範囲では、
GeF4が介在することによるSi2H6の分解が進ま
なくなり、結晶性が悪くなる領域があると考えられるの
で、Si2H6流量は40sccmを上限とすることが
望ましい。また、Si2H6流量が20sccmより少
くないと、Si組成比の変化がSi2H6流量の変化に
対して大きく、Si組成比の制御が困難となる。20s
ccm以上であれば、Si組成比が80%以上の多結晶
SiGeが制御性良く得られる。
および膜表面の粒径サイズの関係を示す特性図である。
膜厚は成膜時間に比例して増加し、成膜レートは0.1
5nm/sec程度である。成膜時間20minの時点
での結晶粒径は約100nmである。この時の膜表面を
エッチング(ここではDashエッチング液を使用)し
て、粒界を顕在化した表面の20万倍率のSEM写真を
図6に示す。粒径サイズのばらつきが少ない結晶が成長
していることがわかる。
結晶SiGe膜の電気特性を4端子法(van der
Pauw法)により評価した結果、従来のGeの組成
比が多いものと比較して、p型から真正半導体に近付
き、ホール測定により求めた移動度は10(cm2/V
・s)以上の値を示し、キャリア密度は5×10
15(cm−3)となっていることがわかった。この移
動度の値は従来のGeの組成比が多い膜では得られな
い。
参照して詳細に説明する。
結晶SiGe薄膜の成膜方法は、成膜室を外界から遮断
し高真空を実現する成膜室1、成膜室内に原料ガスであ
るSi2H6とGeF4及び希釈ガスであるHeを供給
するガス供給系2、成膜基板を固定し基板を加熱するた
めの基板ホルダー3、基板ホルダーを出し入れする成膜
準備室4、成膜室と成膜準備室を遮断するゲートバルブ
5、反応容器内を高真空(〜10−6Torr台以下)
にするためのターボモレキュラポンプ6,ロータリポン
プ7、ターボモレキュラポンプ6と成膜室を遮断するた
めのゲートバルブ8、成膜時の成膜室内の圧力を一定に
保つためのオートプレッシャコントローラ9とメカニカ
ルブースタポンプ10,ロータリポンプ11、そしてメ
カニカルブースタポンプ10,ロータリポンプ11と成
膜室を遮断するゲートバルブ12を有している。ガス供
給系の最後、つまり成膜基板表面に相対する部分には、
シャワーヘッド型ガス供給ノズル13が付いている。シ
ャワーヘッド型ガス供給ノズル13には、図8に示すよ
うにSi2H6を供給する穴24(図で黒丸で表わす)
と、GeF4+Heを供給する穴25(図で白丸で表わ
す)とが別々に設けられ、成膜室内に供給された原料ガ
ス及び希釈ガスが基板表面に均一に到達するようになっ
ている。
成膜準備室4内に固定し、ゲートバルブ5を開けた後に
基板ホルダー3を成膜室1内に固定する。基板ホルダー
3を固定後、ゲートバルブ5を閉じてターボモレキュラ
ポンプ6及びロータリポンプ7によって成膜室1内を真
空引きする。成膜室1内を真空引きしている間に基板を
加熱し、基板表面温度を450℃に固定する。成膜室1
内の圧力が2×10−6Torr程度になったらゲート
バルブ8を遮断して、希釈ガスであるHeを300sc
cm供給し、オートプレッシャコントローラ9とメカニ
カルブースタポンプ10及びロータリポンプ11を使っ
て成膜室内の圧力を0.45Torrに調節する。成膜
室圧力及び基板表面温度が安定後、原料ガスであるSi
2H6とGeF4をそれぞれ20sccm,0.9sc
cm供給する。原料ガスは、シャワーヘッド型ガス供給
ノズル13から出た瞬間に混合するが、そのままでは反
応せず、基板表面近傍に到達した瞬間に、基板表面から
熱エネルギーを与えられて、初めて反応する。この時の
基板温度である450℃は、Si2H6を原料ガスとし
て熱CVDで多結晶Si薄膜を成膜する場合に必要な温
度である600℃と比較して、非常に低温である。本発
明では原料ガスの分解及び堆積時の再組織化を行う為
に、基板表面から与えられる熱エネルギーと、原料ガス
同士の化学反応の効果を利用する。このために、450
℃を越えた高温には耐えられないような安価なガラス基
板の使用が可能となる。
晶SiGe薄膜のラマン(Raman)分光分析結果を
図8に示す。このようにSi組成比の高い良好な結晶性
を示している。
ているが、Heの代わりにArを用いることもできる。
ArもHeと同様に不活性ガスであると同時に、Arは
Heと比較して熱拡散係数が小さい為、Heを用いた場
合よりもArを用いた場合の方が基板近傍での原料ガス
間の反応を促進できるという効果がある。このため、成
膜に要する基板温度を希釈ガスにHeを使用した場合よ
りも低くできる。よって、図3に示すように同一温度下
ではSiGe薄膜のSi組成比をHeを用いた場合より
も高くできる。
できる。N2もArと同様に不活性ガスであると同時
に、N2はArと同程度の熱拡散係数を持つ為、Arを
用いた場合と同様に成膜温度をHeと比較して低温化が
可能である。
できる。希釈ガスとしてH2を用いた場合、膜が堆積す
る際に発生する(特に結晶粒界中に集中して発生する)
膜中の欠陥を補うので、欠陥密度の低い良好な膜質の多
結晶薄膜が得られるという効果がある。
す。例えば液晶表示装置は一般にガラス基板を用いる
が、同一基板上の表示部分でない位置に駆動回路を形成
するためのTFT形成に本発明の成膜方法が有効であ
る。図11は本発明により成膜された多結晶SiをTF
Tに用いた場合の一実施の形態であるTFTの断面図で
ある。ガラス基板17上に第1のシリコン酸化膜SiO
x18(例えばSiO2)を有し、その上に本発明によ
り成膜された多結晶SiGe膜を有する。
成膜した後に、350〜450℃の間でその基板を加熱
し、Si2H6とGeF4の流量比をSi2H6:Ge
F4=20:0.9〜40:0.9の範囲で供給するこ
とによりSi組成比が80%以上の多結晶Siを成膜す
るものである。
れる領域の多結晶SiGe14と、ソース電極22又は
ドレイン電極23とオーミック接触させるために不純物
が注入された多結晶SiGe(ソース領域)15と多結
晶SiGe(ドレイン領域)16の領域に利用される。
多結晶SiGeの上には酸化シリコン膜や窒化シリコン
膜等で形成されたゲート絶縁膜20を有し、その上にゲ
ート電極21を有す。また、ソース電極22とドレイン
電極23は、第2のシリコン酸化膜SiOx19に一部
を隔てられ、それぞれ多結晶SiGe(ソース領域)1
5と多結晶SiGe(ドレイン領域)16と接触してい
る。このTFTはMOS型に似たトランジスタ動作を
し、Geの組成比が高い多結晶SiGeを用いた場合と
比較して高速の動作をする。
Si2H6及びGeF4のガスを導入するだけで、電界
効果移動度の高いTFTが作成可能な多結晶半導体薄膜
が得られるということである。
えられる熱エネルギーの助けを借りて、原料ガスのSi
2H6が、もう一方のGeF4のガスと化学反応を起こ
し、Si2H6単独による膜成長条件に比べて、より低
温下で膜成長が実現されるので、450℃以下の基板温
度で、Si組成比が80%以上の多結晶SiGe薄膜の
成膜が可能だからである。
体薄膜を成膜する場合に、基板全面に均質な膜が成膜で
きるということである。
な要因が基板温度と原料ガスの流量比であることから、
成膜する際の温度ばらつきと原料ガスの流量比のばらつ
きを最小限度に押さえることによって膜質の面内ばらつ
きを押さえることができるからである。
係を示す特性図。
係を示す特性図。
径サイズの関係を示す特性図。
表面の20万倍率のSEM写真。
の形態を示す平面図。
薄膜のRaman分光分析結果を示す特性図。
板の組成を示す組成表。
e薄膜をTFTに用いた実施の形態を示すTFT断面
図。
Claims (9)
- 【請求項1】 Si2H6とGeF4の流量比をSi2
H6:GeF4=20:0.9〜40:0.9の範囲で
供給し、成膜基板を350〜450℃の間で加熱するこ
とにより、基板表面にSi組成比が80%以上の多結晶
SiGe薄膜を成膜することを特徴とするSiGe薄膜
の成膜方法。 - 【請求項2】 前記基板表面近傍でのGeF4とSi2
H6との化学反応が前記Si2H6ガスの熱分解を主体
とすることを特徴とする請求項1記載のSiGe薄膜の
成膜方法。 - 【請求項3】 前記化学反応が希釈ガスの介在によって
進行することを特徴とする請求項2記載のSiGe薄膜
の成膜方法。 - 【請求項4】 前記希釈ガスがArであることを特徴と
する請求項1記載のSiGe薄膜の成膜方法。 - 【請求項5】 前記多結晶SiGe膜のホール測定によ
り求めた移動度が10(cm2/V・s)以上であるこ
とを特徴とする請求項1記載の薄膜の成膜方法。 - 【請求項6】 前記希釈ガスがHeであり、かつ前記基
板を400〜450℃の間で加熱することを特徴とする
請求項1記載のSiGe薄膜の成膜方法。 - 【請求項7】 前記希釈ガスがN2またはH2であるこ
とを特徴とする請求項1記載のSiGe薄膜の成膜方
法。 - 【請求項8】 前記基板がガラス基板であることを特徴
とする請求項1記載のSiGe薄膜の成膜方法。 - 【請求項9】 前記基板が平面ディスプレイ用基板であ
ることを特徴とする請求項1記載のSiGe薄膜の成膜
方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8271262A JP2954039B2 (ja) | 1996-09-05 | 1996-09-05 | SiGe薄膜の成膜方法 |
US08/922,577 US5879970A (en) | 1996-09-05 | 1997-09-03 | Process of growing polycrystalline silicon-germanium alloy having large silicon content |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8271262A JP2954039B2 (ja) | 1996-09-05 | 1996-09-05 | SiGe薄膜の成膜方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1083964A true JPH1083964A (ja) | 1998-03-31 |
JP2954039B2 JP2954039B2 (ja) | 1999-09-27 |
Family
ID=17497637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8271262A Expired - Lifetime JP2954039B2 (ja) | 1996-09-05 | 1996-09-05 | SiGe薄膜の成膜方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5879970A (ja) |
JP (1) | JP2954039B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006156921A (ja) * | 2004-11-30 | 2006-06-15 | Rikogaku Shinkokai | 半導体装置およびその製造方法 |
JP2010250341A (ja) * | 2003-07-14 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、及び電子機器 |
US8026535B2 (en) | 2007-03-22 | 2011-09-27 | Hitachi, Ltd. | Thin film transistor and organic electroluminescence display using the same |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9726511D0 (en) * | 1997-12-13 | 1998-02-11 | Philips Electronics Nv | Thin film transistors and electronic devices comprising such |
AU2002306436A1 (en) | 2001-02-12 | 2002-10-15 | Asm America, Inc. | Improved process for deposition of semiconductor films |
US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
WO2003069431A2 (en) * | 2002-02-14 | 2003-08-21 | Medavante, Inc. | System and method for facilitating candidate and subject participation in clinical trial studies |
US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
KR20050061511A (ko) * | 2002-10-03 | 2005-06-22 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 에피택셜층을 형성하는 방법 및 장치 |
US7682947B2 (en) * | 2003-03-13 | 2010-03-23 | Asm America, Inc. | Epitaxial semiconductor deposition methods and structures |
US7238595B2 (en) * | 2003-03-13 | 2007-07-03 | Asm America, Inc. | Epitaxial semiconductor deposition methods and structures |
US6913649B2 (en) * | 2003-06-23 | 2005-07-05 | Sharp Laboratories Of America, Inc. | System and method for forming single-crystal domains using crystal seeds |
US7071022B2 (en) * | 2003-07-18 | 2006-07-04 | Corning Incorporated | Silicon crystallization using self-assembled monolayers |
US7282738B2 (en) * | 2003-07-18 | 2007-10-16 | Corning Incorporated | Fabrication of crystalline materials over substrates |
EP1763893A2 (en) * | 2004-02-27 | 2007-03-21 | ASM America, Inc. | Germanium deposition |
US7648853B2 (en) | 2006-07-11 | 2010-01-19 | Asm America, Inc. | Dual channel heterostructure |
JP5452318B2 (ja) | 2010-03-31 | 2014-03-26 | 日立コンシューマエレクトロニクス株式会社 | レーザープロジェクタ |
US9127345B2 (en) | 2012-03-06 | 2015-09-08 | Asm America, Inc. | Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent |
US9171715B2 (en) | 2012-09-05 | 2015-10-27 | Asm Ip Holding B.V. | Atomic layer deposition of GeO2 |
US9218963B2 (en) | 2013-12-19 | 2015-12-22 | Asm Ip Holding B.V. | Cyclical deposition of germanium |
CN114959638A (zh) * | 2022-06-13 | 2022-08-30 | 安徽光智科技有限公司 | 一种碳化锗薄膜的制备方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2579825B1 (fr) * | 1985-03-28 | 1991-05-24 | Sumitomo Electric Industries | Element semi-conducteur, procede pour le realiser et articles dans lesquels cet element est utilise |
US5232868A (en) * | 1988-10-04 | 1993-08-03 | Agency Of Industrial Science And Technology | Method for forming a thin semiconductor film |
JPH02225399A (ja) * | 1988-11-11 | 1990-09-07 | Fujitsu Ltd | エピタキシャル成長方法および成長装置 |
US5194398A (en) * | 1989-06-28 | 1993-03-16 | Mitsui Toatsu Chemicals, Inc. | Semiconductor film and process for its production |
JPH05315269A (ja) * | 1992-03-11 | 1993-11-26 | Central Glass Co Ltd | 薄膜の製膜方法 |
JPH07211653A (ja) * | 1994-01-26 | 1995-08-11 | Central Glass Co Ltd | Ge薄膜の成膜方法 |
-
1996
- 1996-09-05 JP JP8271262A patent/JP2954039B2/ja not_active Expired - Lifetime
-
1997
- 1997-09-03 US US08/922,577 patent/US5879970A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010250341A (ja) * | 2003-07-14 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、及び電子機器 |
JP2006156921A (ja) * | 2004-11-30 | 2006-06-15 | Rikogaku Shinkokai | 半導体装置およびその製造方法 |
US8026535B2 (en) | 2007-03-22 | 2011-09-27 | Hitachi, Ltd. | Thin film transistor and organic electroluminescence display using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2954039B2 (ja) | 1999-09-27 |
US5879970A (en) | 1999-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2954039B2 (ja) | SiGe薄膜の成膜方法 | |
KR100327086B1 (ko) | 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기 | |
KR100382023B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
US5766344A (en) | Method for forming a semiconductor | |
JPH0620122B2 (ja) | 半導体素子 | |
JP2002203809A (ja) | 半導体装置及びその製造方法 | |
JP3281431B2 (ja) | 薄膜トランジスタ | |
JP3221129B2 (ja) | 半導体装置の製法 | |
JP2751420B2 (ja) | 半導体装置の製造方法 | |
KR100341059B1 (ko) | 다결정실리콘박막형성방법 | |
US6500256B2 (en) | Single crystal silicon layer, its epitaxial growth method and semiconductor device | |
JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH04318973A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH0888172A (ja) | 多結晶シリコン膜の作製方法 | |
JPH06314661A (ja) | 半導体薄膜の形成方法 | |
JPH04180617A (ja) | 大結晶粒径の多結晶シリコンを製造する方法およびそれを使用した薄膜半導体 | |
JPH05291220A (ja) | 半導体装置の製造方法 | |
JPH0427116A (ja) | 半導体異種接合を形成する方法 | |
KR19980068689A (ko) | 다결성 규소박막의 제조방법 | |
JP2010153911A (ja) | 多結晶シリコンの製造方法 | |
JPH03120872A (ja) | 半導体装置及びその製造方法 | |
JPH02191319A (ja) | Soi構造の形成方法 | |
JPH03280474A (ja) | 半導体装置及びその製造方法 | |
JPH03132074A (ja) | 薄膜の製造方法及び薄膜トランジスターの製造方法 | |
JPH08274337A (ja) | 半導体装置、およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |