JPH08274337A - 半導体装置、およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 絶縁膜上に形成された半導体層の品質が良好
な半導体装置およびその製造方法を提供することを目的
とする。 【構成】 シリコン基板１１上に酸化シリコン膜１２・
窒化シリコン膜１３が順に積層され、窒化シリコン膜１
３上にチャネル領域１４・ソース領域１７・ドレイン領
域１８が形成された多結晶シリコン層が堆積されてい
る。窒化シリコン膜１３中の酸素濃度が１０¹⁹ｃｍ^-3以
下で、窒化シリコン膜１３と多結晶シリコン層との界面
の酸素面濃度は１０¹³ｃｍ^-2以下である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置およびその製
造方法に関する。

【０００２】

【従来の技術】近年、絶縁膜であるシリコン酸化膜上に
形成した多結晶シリコン層の半導体層は、ＭＯＳ形電界
効果トランジスタ（ＭＯＳＦＥＴ）のゲート電極、ソー
ス・ドレインの電極配線、あるいはバイポーラトランジ
スタのベース引き出し配線などに広く用いられている。

【０００３】この多結晶シリコン層の形成は、一般に化
学気相成長（ＣＶＤ）法を用いて行なわれている。ＣＶ
Ｄ法を用いると複数枚数のウェハを１度に成長するバッ
チ処理が可能であり、半導体装置の量産性の観点から見
ると工業化に非常に適している。このような多結晶シリ
コン層を上述のような電極材料だけでなく、現在主に単
結晶シリコン層を用いて形成している半導体装置の能動
領域に利用できれば、半導体装置製造のコストを低減す
ることができる。

【０００４】

【発明が解決しようとする課題】しかしながら、上述の
ような、絶縁膜であるシリコン酸化膜上に形成された多
結晶シリコン層には次のような問題があった。すなわ
ち、絶縁膜近傍の多結晶シリコン層の品質が劣化して高
抵抗化するため、このような多結晶シリコン層を半導体
装置の能動領域に用いると、半導体装置の性能が低下し
てしまう。これは半導体装置の高速化・低消費電力化な
どの高性能化を図る上で妨げとなる。本発明は以上のよ
うな問題を解決し、絶縁膜上に形成された半導体層の品
質が良好な半導体装置およびその製造方法を提供するこ
とを目的とする。

【０００５】

【課題を解決するための手段】以上の問題を解決するた
めに本発明は請求項１の発明として、基板と、この基板
上に形成され膜中酸素濃度が１０¹⁹ｃｍ^-3以下である、
窒化シリコンを主成分とする第１の絶縁膜と、この第１
の絶縁膜に接して形成され前記第１の絶縁膜との界面に
おける酸素面濃度が１０¹³ｃｍ^-2以下である、シリコン
を主成分とする半導体層とを備えた半導体装置を提供す
る。

【０００６】また請求項２の発明として、前記第１の絶
縁膜に接して酸化シリコンを主成分とする第２の絶縁膜
が形成されている請求項１記載の半導体装置を提供す
る。さらに請求項３の発明として、前記半導体層の膜厚
が１００ｎｍ以下である請求項１または２記載の半導体
装置を提供する。

【０００７】また本発明の請求項４に係る半導体装置の
製造方法は、基板上に膜中酸素濃度が１０¹⁹ｃｍ^-3以下
である、窒化シリコンを主成分とする第１の絶縁膜を形
成する第１の工程と、この第１の工程に連続して、前記
第１の絶縁膜上に前記第１の絶縁膜との界面における表
面酸素面濃度が１０¹³ｃｍ^-3以下である、シリコンを主
成分とする半導体層を形成する第２の工程とを備えたこ
とを特徴とする。

【０００８】そして請求項５の発明は、前記第１の工程
前に前記基板を真空度１０^-8Ｐａ以下の真空雰囲気内に
設置し、その後連続して前記第１の工程を行なう請求項
４記載の半導体装置の製造方法である。

【０００９】本発明者らは、ＣＶＤ法を用いて酸化シリ
コン膜上に多結晶シリコン層を形成する際に、酸化シリ
コン膜中の酸素が多結晶シリコン層中に混入していき、
この結果酸化シリコン膜近傍の多結晶シリコン層の品質
が劣化して高抵抗化することを見いだした。

【００１０】これを解決すべく研究を行なったところ、
窒化シリコン膜上に多結晶シリコン層を形成すれば、多
結晶シリコン層への酸素の高濃度な混入が抑制できるこ
とを見いだし本発明に至ったものである。

【００１１】

【作用】本発明によれば、窒化シリコンを主成分とする
第１の絶縁膜上に、シリコンを主成分とする半導体層を
形成するので、酸化シリコン膜上に半導体層を形成する
場合に起こるような、半導体層への酸素の高濃度な混入
を抑制することができる。このため品質が良好で低抵抗
な半導体層を得ることができる。

【００１２】

【実施例】以下、本発明の実施例を説明する。まず本発
明の実施例に係る半導体装置を製造する際に用いるＣＶ
Ｄ装置の模式図を図１に示す。このＣＶＤ装置では超高
真空ＣＶＤ法による半導体層の形成が可能である。

【００１３】図１において、１はステンレス製の超高真
空容器である。容器１内には基板加熱ヒーター２が設け
られ、これに対向して配置されるように基板３を設置す
る。また４はターボ分子ポンプで、ターボ分子ポンプ４
と直列に大気側へ連結されたロータリーポンプ５で背圧
を保ちながらターボ分子ポンプ４で容器１内を排気す
る。さらに容器１にはジシランガス導入バルブ６ａ・ア
ンモニアガス導入バルブ６ｂ・ジボランガス導入バルブ
６ｃが設けられ、導入バルブ６より各種ガスを導入する
ことによって容器１内の雰囲気を形成する。

【００１４】このようなＣＶＤ装置を用いて酸化シリコ
ン膜を表面に形成したシリコン基板の酸化シリコン膜上
に、窒化シリコン膜を形成し、その後に連続して半導体
層としてのｐ型多結晶シリコン層を形成する場合につい
て説明する。

【００１５】まず試料として、表面に酸化シリコン膜を
１００ｎｍ形成したシリコン基板３を超高真空容器１内
に設置する。そしてターボ分子ポンプ４により容器１内
を排気し、内部の真空度が１０^-8Ｐａの真空雰囲気にす
る。

【００１６】そしてジシランガス導入バルブ６ａからジ
シランガス１００ｓｃｃｍを、アンモニアガス導入バル
ブ６ｂからアンモニアガス１０ｓｃｃｍをそれぞれ容器
１に導入する。このうちアンモニアガスは、ガス精製器
により酸素と水蒸気とを極力低減してから導入を行な
う。ガスを導入した結果、容器１内の真空度はジシラン
ガスの分圧にほぼ等しい２．５×１０^-1Ｐａとなった。
この状態で、容器１内に置かれた基板加熱ヒーター２に
よって基板３を７５０℃まで加熱する。加熱を５０分間
行なって窒化シリコン膜を成長させ、膜厚約５０ｎｍの
窒化膜を得た。

【００１７】さらに基板３を容器１中に設置したまま、
すなわち基板３を大気に晒さずに、連続してｐ型多結晶
シリコン層の成長を行なう。ジシランガス導入バルブ６
ａからジシランガス１０ｓｃｃｍを、ジボランガス導入
バルブ６ｃからジボランガス０．１ｓｃｃｍをそれぞれ
容器１に導入する。真空度はジシランガスの分圧にほぼ
等しい２．５×１０^-2Ｐａとなった。この状態で、ヒー
ター２により基板３を６５０℃まで加熱する。加熱を３
０分間行なって多結晶シリコン層を成長させ、膜厚約１
００ｎｍのｐ型多結晶シリコン層を得た。

【００１８】ここで、この試料をＳＩＭＳ法で分析した
結果を図２に示す。図において横軸は多結晶シリコン層
表面からの深さであり、縦軸は不純物濃度を表わす。図
２より、窒化シリコン膜中の酸素濃度は９×１０¹⁷ｃｍ
^-3である。またＳＩＭＳ分析装置の分解能を約１０ｎｍ
と仮定すると、窒化シリコン膜と多結晶シリコン層との
界面の酸素面濃度はおよそ１×１０¹²ｃｍ^-2となる。

【００１９】これに対して、酸化シリコン膜上に多結晶
シリコン層を形成した試料の分析結果を図３に示す。図
３より、多結晶シリコン層中の酸素濃度が酸化シリコン
膜近傍ではかなり高く、酸化シリコン膜中の酸素が多結
晶シリコン層に混入していることが分かる。

【００２０】そして窒化シリコン膜上にｐ型多結晶シリ
コン層を形成した場合のキャリア濃度は３×１０¹⁹ｃｍ
^-3、抵抗率は２．６×１０^-2Ω・ｃｍであった。これに
対し、酸化シリコン膜上に多結晶シリコン層を形成した
場合には、多結晶シリコン層への酸素の高濃度な混入に
より膜質が劣化し、電気的測定が不可能となった。この
ように、多結晶でありながら良好な電気特性のシリコン
層が得られることが分かる。

【００２１】これらの図２・図３と電気的測定の結果よ
り、膜中酸素濃度を十分に低下させた窒化シリコン膜上
に多結晶シリコン層を形成すると、多結晶シリコン層へ
の酸素の混入を抑制でき、品質が良好な多結晶シリコン
層を得られることが分かる。

【００２２】一方、窒化シリコン膜・多結晶シリコン層
の形成時に、導入するガスや雰囲気などの清浄化を十分
に行なわないと、膜中酸素濃度や界面の酸素面濃度が大
きくなって、半導体層の品質が劣化し高抵抗化してしま
う。これを以下に説明する。

【００２３】基板としては、厚さ１００ｎｍの酸化シリ
コン膜とこの上に厚さ５０ｎｍの窒化シリコン膜が形成
されたｐ型のシリコン基板を用いる。窒化シリコン膜の
形成には通常の減圧ＣＶＤ法を用い、条件は温度７５０
℃で、ジクロロシランガス２００ｓｃｃｍとアンモニア
ガス２０ｓｃｃｍとした。アンモニアガスの精製は行な
わなかった。

【００２４】この基板に図１のＣＶＤ装置を用いて多結
晶シリコン層を形成する。多結晶シリコン層の形成条件
は前述の通りである。ただし図１のＣＶＤ装置に搬入す
る際に基板を大気に晒しているため、基板表面には酸素
や水蒸気などの不純物が付着している。

【００２５】得られた多結晶シリコン層は膜厚約１００
ｎｍ・キャリア濃度２×１０¹⁹ｃｍ^-3・抵抗率３．１×
１０^-1Ω・ｃｍであった。先述したような清浄化を十分
に行なった場合と比較して、キャリア濃度は約０．７倍
と低い。また抵抗率は約１２倍となり高抵抗化してしま
った。

【００２６】またこの試料をＳＩＭＳ分析したところ、
窒化シリコン膜中の酸素濃度は５×１０²⁰ｃｍ^-3、窒化
シリコン膜と多結晶シリコン層との界面の酸素面濃度は
およそ５×１０¹³ｃｍ^-2と高い値であった。

【００２７】このように窒化シリコン膜上に多結晶シリ
コン層を形成しても多結晶シリコン層の品質が十分に改
善されなかった理由は、多結晶シリコン層中に窒化シリ
コン膜から酸素が混入して多結晶シリコン層の品質が劣
化し高抵抗化したためと考えられる。

【００２８】従って品質を大幅に向上するためには、ガ
ス中の酸素や水蒸気などを極力低減し、窒化シリコン膜
形成後の基板表面の不純物汚染を回避することにより、
窒化シリコン膜中の酸素濃度、界面の酸素面濃度を低減
させる必要がある。

【００２９】ここで窒化シリコン膜中の酸素濃度は、窒
化シリコン膜から多結晶シリコン層への酸素の混入を抑
制することを考え、通常のシリコン基板の酸素濃度が約
１０¹⁸ｃｍ^-3程度であることを考えると、１０¹⁹ｃｍ^-3
以下にすることが望ましい。また窒化シリコン膜と多結
晶シリコン層との界面の酸素面濃度も、同様な理由によ
り１０¹³ｃｍ^-2以下にすることが好ましい。

【００３０】さらに多結晶シリコン層の膜厚は１００ｎ
ｍ以下が望ましい。１００ｎｍより厚くなると、酸化シ
リコン膜の上に多結晶シリコン層を形成したものでも酸
化シリコン膜からの酸素の混入による影響が小さくな
り、十分な品質が得られるからである。

【００３１】また窒化シリコン膜の膜厚は５ｎｍ以上が
望ましい。５ｎｍより薄いと、多結晶シリコン層への酸
素の拡散を抑制することが困難となる。そして窒化シリ
コン膜・多結晶シリコン層を形成する際の超高真空容器
内は、自然酸化膜の成長を抑えることを考えると、真空
度１０^-8Ｐａ以下が好ましい。

【００３２】上述のような方法を用いてＭＯＳＦＥＴを
形成した例を図４の断面図に示す。以下これを製造工程
に従って説明する。図４において１１はｐ型のシリコン
基板であり、この基板１１を熱酸化法により酸化して厚
さ１μｍ程度の酸化シリコン膜１２を形成する。

【００３３】この酸化シリコン膜１２上に、図１のＣＶ
Ｄ装置を用い上述のような方法で厚さ５０μｍ程度の窒
化シリコン膜１３を形成し、これに連続して窒化シリコ
ン膜１３上に半導体層として厚さ１００μｍ程度のｐ型
多結晶シリコン層を形成する。窒化シリコン膜中の酸素
濃度、界面の酸素面濃度はそれぞれ９×１０¹⁷ｃｍ^-3、
１×１０¹²ｃｍ^-2であり、それぞれ１０¹⁹ｃｍ^-3、１０
¹³ｃｍ^-2以下となる。

【００３４】次にｐ型多結晶シリコン層にしきい値調整
用のＢ⁺ イオンを注入してチャネル領域１４を形成す
る。多結晶シリコン層の表面を熱酸化して厚さ１００ｎ
ｍ程度の酸化シリコン膜を形成し、酸化シリコン膜上に
シリコン層を形成した後、この酸化シリコン膜・シリコ
ン層を反応性イオンエッチング（ＲＩＥ）法によりエッ
チングして、ゲート絶縁膜１５としてのゲート酸化膜１
５₁ と、ゲート電極１６とを形成する。

【００３５】この後、多結晶シリコン層にＰ⁺ イオンを
選択的に注入して、ｎ⁺ 型のソース領域１７・ドレイン
領域１８を形成する。そして８００℃程度の熱処理を行
ない、不純物の活性化を行なう。

【００３６】次に素子上面の全面に層間絶縁膜１９を堆
積し、この層間絶縁膜１９に図示せぬコンタクトホール
を開口する。最後に上面の全面にＡｌの導電膜を堆積し
た後、この導電膜をパターニングしてソース電極２０・
ドレイン電極２１と図示せぬゲート引き出し電極を形成
してＭＯＳＦＥＴが完成する。

【００３７】このＭＯＳＦＥＴはチャネル領域１４・ソ
ース領域１７・ドレイン領域１８への酸素の混入が抑制
されているため、低抵抗となり優れた電気特性が得られ
る。さらに窒化シリコンは酸化シリコンと比較して高温
での耐久性が高いので、酸化シリコン膜の上に半導体層
を形成したＭＯＳＦＥＴと比べて、より高温環境下での
動作においても長時間優れた特性を示す。

【００３８】続いて図４とは異なるＭＯＳＦＥＴの断面
図を図５に示す。図４のＭＯＳＦＥＴと同一部分には同
一符号を付けてあり、以下同様とする。図５のＭＯＳＦ
ＥＴが図４のＭＯＳＦＥＴと異なる主な点は、酸化シリ
コン膜１２が形成されてなく、ゲート絶縁膜１５として
ゲート酸化膜１５₁ の代わりにゲート窒化膜１５₂ が用
いられている点である。さらに層間絶縁膜１９が形成さ
れてなく、ゲート電極１６の側面に酸化シリコン層２
３、上面に窒化シリコン層２２が形成されている点も異
なる。

【００３９】このＭＯＳＦＥＴにおいても図４のＭＯＳ
ＦＥＴと同様な効果が得られる。またゲート酸化膜では
なく、ゲート窒化膜を用いているので、ゲート電極がよ
り低抵抗化し、さらに高温環境下での特性がより優れる
という効果もある。

【００４０】このＭＯＳＦＥＴでは窒化シリコン膜１３
・ゲート窒化膜１５₂ にチャネル領域１４・ソース領域
１７・ドレイン領域１８が挟まれた形になっているた
め、窒化シリコンの高温での耐久性を利用して、不純物
活性化のための熱処理をより高温化することも可能であ
る。

【００４１】さらにＭＯＳＦＥＴではなくバイポーラト
ランジスタを形成した例を図６の断面図に示す。図６に
おいて、３１は単結晶のｎ型シリコン基板からなる厚さ
７０μｍのコレクタ領域であり、コレクタ領域３１上に
単結晶シリコンであるｐ⁺ 型のベース領域３２が、ベー
ス領域３２上にｎ⁺ 型のエミッタ領域が形成されてい
る。

【００４２】またｎ型シリコン基板のコレクタ領域３１
を挟むように窒化シリコン膜３４が形成され、窒化シリ
コン膜３４の外側には酸化シリコン膜３５が形成されて
いる。窒化シリコン膜３４上には低抵抗の多結晶シリコ
ン層３６が、酸化シリコン膜３５上には高抵抗の多結晶
シリコン層３７がそれぞれ堆積されている。

【００４３】これらの多結晶シリコン層３６・３７とベ
ース領域３２の一部の上に酸化シリコン膜３８が形成さ
れ、多結晶シリコン層３６上に図示せぬベース電極引き
出しのための開口部３９が設けられている。

【００４４】このバイポーラトランジスタでは、コレク
タ領域３１・ベース領域３２・エミッタ領域３３の部分
が素子能動領域４０となる。また窒化シリコン膜３４・
多結晶シリコン層３６上の開口部３９を形成した部分が
電極引き出し部４１、酸化シリコン膜３５・多結晶シリ
コン層３７を形成した部分が素子分離領域となる。

【００４５】このバイポーラトランジスタにおいても窒
化シリコン膜上の多結晶シリコン層は低抵抗であるた
め、この部分を電極引き出し部として用いることが可能
となる。

【００４６】また、このバイポーラトランジスタを製造
する場合、ｎ型シリコン基板に窒化シリコン膜３４・酸
化シリコン膜３５を形成した後にＣＶＤ法によってシリ
コン層を堆積する。するとシリコン層は、単結晶のシリ
コン基板が露出した部分の上が単結晶のベース領域、窒
化シリコン膜３４上の部分が低抵抗の多結晶シリコン層
３６、酸化シリコン膜３５上の部分が高抵抗の多結晶シ
リコン層３７となる。つまり、シリコン層を堆積する下
の部分の材料の違いにより、シリコン層への酸素混入の
度合いが異なってくるため、１回のシリコン層成長で素
子能動領域４０・電極引きだし部４１・素子分離領域４
２を同時に形成できることになる。これは製造工程の簡
略化の点で有利である。

【００４７】以上、本発明の実施例を説明したが、本発
明は上述の実施例に限定されるものではない。例えば超
高真空ＣＶＤ法ではなく、減圧ＣＶＤ法あるいは常圧Ｃ
ＶＤ法を用いても、導入するガスや雰囲気の清浄化を十
分に行なうことにより、本発明を達成することができ
る。これ以外にも、本発明の要旨を逸脱しない範囲で種
々の変形が可能である。

【００４８】

【発明の効果】以上説明したように本発明によれば、絶
縁膜上に形成された半導体層の品質が良好な半導体装置
およびその製造方法を提供することが可能である。

【図面の簡単な説明】

【図１】 本発明の実施例に係る半導体装置を製造する
ためのＣＶＤ装置の模式図。

【図２】 本発明の実施例に係る半導体装置における不
純物濃度分布を表わす図。

【図３】 従来の半導体装置における不純物濃度分布を
表わす図。

【図４】 本発明の実施例に係る半導体装置の断面図。

【図５】 本発明の実施例に係る半導体装置の断面図。

【図６】 本発明の実施例に係る半導体装置の断面図。

【符号の説明】

１１…基板；１２…酸化シリコン膜；１３…窒化シリコ
ン層；１４…チャネル領域；１５…ゲート絶縁膜；１６
…ゲート電極；１７…ソース領域；１８…ドレイン領
域；２０…ソース電極；２１…ドレイン電極

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基板と、 この基板上に形成され膜中酸素濃度が１０¹⁹ｃｍ^-3以下
   である、窒化シリコンを主成分とする第１の絶縁膜と、 この第１の絶縁膜に接して形成され前記第１の絶縁膜と
   の界面における酸素面濃度が１０¹³ｃｍ^-2以下である、
   シリコンを主成分とする半導体層とを備えた半導体装
   置。
2. 【請求項２】 前記第１の絶縁膜に接して酸化シリコン
   を主成分とする第２の絶縁膜が形成されている請求項１
   記載の半導体装置。
3. 【請求項３】 前記半導体層の膜厚が１００ｎｍ以下で
   ある請求項１または２記載の半導体装置。
4. 【請求項４】 基板上に膜中酸素濃度が１０¹⁹ｃｍ^-3以
   下である、窒化シリコンを主成分とする第１の絶縁膜を
   形成する第１の工程と、 この第１の工程に連続して、前記第１の絶縁膜上に前記
   第１の絶縁膜との界面における表面酸素面濃度が１０¹³
   ｃｍ^-3以下である、シリコンを主成分とする半導体層を
   形成する第２の工程とを備えた半導体装置の製造方法。
5. 【請求項５】 前記第１の工程前に前記基板を真空度１
   ０^-8Ｐａ以下の真空雰囲気内に設置し、その後連続して
   前記第１の工程を行なう請求項４記載の半導体装置の製
   造方法。