JPH0689904A - 絶縁ゲイト型電界効果半導体装置の作製方法 - Google Patents
絶縁ゲイト型電界効果半導体装置の作製方法Info
- Publication number
- JPH0689904A JPH0689904A JP30832692A JP30832692A JPH0689904A JP H0689904 A JPH0689904 A JP H0689904A JP 30832692 A JP30832692 A JP 30832692A JP 30832692 A JP30832692 A JP 30832692A JP H0689904 A JPH0689904 A JP H0689904A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- plasma
- forming
- drain
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 絶縁ゲート型ＦＥＴに浅い高濃度のソース、
ドレインを形成する、生産効率のよい製造方法を提供す
る。 【構成】 必要とされる高濃度の浅い接合の形成を、プ
ラズマ化された不純物を含む雰囲気中におけるドーピン
グによって行う。この際、ドーピングを行う半導体上に
選択的に絶縁物を形成し、該絶縁物に形成された開孔部
を用いて、プラズマによるドーピングを行う。
ドレインを形成する、生産効率のよい製造方法を提供す
る。 【構成】 必要とされる高濃度の浅い接合の形成を、プ
ラズマ化された不純物を含む雰囲気中におけるドーピン
グによって行う。この際、ドーピングを行う半導体上に
選択的に絶縁物を形成し、該絶縁物に形成された開孔部
を用いて、プラズマによるドーピングを行う。
Description
【０００１】この発明は絶縁ゲイト型電界効果半導体装
置（ＩＧＦＥＴという）のソ−ス、ドレインをプラズマ
注入法により形成せしめることを特徴とする。この発明
は、ソ−ス、ドレインを構成する不純物領域を２００Å
〜０．３μｍの接合深さ、好ましくは８００Å〜０．２
μｍの深さを有し、その不純物濃度を１０19ｃｍ-3以上
好ましくは５×１０19〜１×１０21ｃｍ-3を有する浅い
接合で有し、かつ高不純物濃度の不純物領域を形成せし
めることを特徴とする。従来ソ−ス、ドレインを構成さ
せるには、熱拡散法またはイオン注入法が知られてい
た。しかし熱拡散法に関しては、接合の深さが０．５〜
３μｍも深くなってしまい、ゲ−ト部での寄生容量の増
大即ち高周波特性が十分でないという欠点を有してい
た。
置（ＩＧＦＥＴという）のソ−ス、ドレインをプラズマ
注入法により形成せしめることを特徴とする。この発明
は、ソ−ス、ドレインを構成する不純物領域を２００Å
〜０．３μｍの接合深さ、好ましくは８００Å〜０．２
μｍの深さを有し、その不純物濃度を１０19ｃｍ-3以上
好ましくは５×１０19〜１×１０21ｃｍ-3を有する浅い
接合で有し、かつ高不純物濃度の不純物領域を形成せし
めることを特徴とする。従来ソ−ス、ドレインを構成さ
せるには、熱拡散法またはイオン注入法が知られてい
た。しかし熱拡散法に関しては、接合の深さが０．５〜
３μｍも深くなってしまい、ゲ−ト部での寄生容量の増
大即ち高周波特性が十分でないという欠点を有してい
た。
【０００２】他方イオン注入法が知られている。これは
ＩＧＦＥＴのフレッシュホ−ルトコントロ−ルには精度
制御が可能であり、かつ低温度のため、きわめて好まし
いものであった。しかしソ−ス、ドレインを構成させる
ための高不純物濃度であり、かつ浅い接合を構成させる
には、１バッチ２〜４時間もかかり、最適な装置がな
く、実用化にはもう一歩であった。特にかかる高温での
イオン注入用炉は、５〜７億円と高価であり、その数分
のーの価格にて高不純物濃度注入を行い得る方法、装置
が求められていた。
ＩＧＦＥＴのフレッシュホ−ルトコントロ−ルには精度
制御が可能であり、かつ低温度のため、きわめて好まし
いものであった。しかしソ−ス、ドレインを構成させる
ための高不純物濃度であり、かつ浅い接合を構成させる
には、１バッチ２〜４時間もかかり、最適な装置がな
く、実用化にはもう一歩であった。特にかかる高温での
イオン注入用炉は、５〜７億円と高価であり、その数分
のーの価格にて高不純物濃度注入を行い得る方法、装置
が求められていた。
【０００３】本発明はかかる従来の２つの方法では成就
しなかった浅い接合を高不純物注入で有せしめたためＩ
ＧＦＥＴのソ−ス、ドレインの作製をプラズマイオンイ
ンプランテイション（ＰＩＩという）を用いたことを特
徴としている。
しなかった浅い接合を高不純物注入で有せしめたためＩ
ＧＦＥＴのソ−ス、ドレインの作製をプラズマイオンイ
ンプランテイション（ＰＩＩという）を用いたことを特
徴としている。
【０００４】以下に図面に従ってその詳細を示す。第１
図は本発明に用いられたＩＧＦＥＴの製造工程を示す。
図面において、半導体其板（１）に対し選択酸化技術に
より埋置してフィ−ルド絶縁物（２）を０．５〜２μｍ
の厚さに形成した。さらに第１図（Ｂ）に示される如
く、ゲイト絶縁物（４）を１００〜５００Åの厚さに酸
化珪素、窒化珪素またはこれらの多層膜により形成し、
さらにコンタクト用穴（５）をフォトエッチング法によ
り作製した。さらにプラズマＣＶＤ法により、半導体ま
たは導体を形成した。即ち半導体を形成する場合は１０
０％シランを２００〜３００℃の温度で反応炉内圧力
０．０５〜０．２ｔｏｒｒ例えば０．１ｔｏｒｒ、１
３．５６ＭＨｚの高周波を５〜１０Ｗ加え、１〜１０Å
／秒で形成した。基板がＰ型半導体ではリンまたは砒素
をＰＨ3 またはＡｓＨ3 にて（ＰＨ3 またはＡｓＨ3 ）
／ＳｉＨ4 ０．５〜２％に混合して導入した。かくして
半導体には３価または５価の不純物が添加され、プラズ
マ気相法（ＰＩＩＤ）により０．２〜１μｍの厚さに形
成された。このＰＣＶＤ法は本発明人の出願になる特許
願（プラズマ気相反応装置 Ｓ５７．９．２５出願 特
願昭５７−１６７２８０）に従った。
図は本発明に用いられたＩＧＦＥＴの製造工程を示す。
図面において、半導体其板（１）に対し選択酸化技術に
より埋置してフィ−ルド絶縁物（２）を０．５〜２μｍ
の厚さに形成した。さらに第１図（Ｂ）に示される如
く、ゲイト絶縁物（４）を１００〜５００Åの厚さに酸
化珪素、窒化珪素またはこれらの多層膜により形成し、
さらにコンタクト用穴（５）をフォトエッチング法によ
り作製した。さらにプラズマＣＶＤ法により、半導体ま
たは導体を形成した。即ち半導体を形成する場合は１０
０％シランを２００〜３００℃の温度で反応炉内圧力
０．０５〜０．２ｔｏｒｒ例えば０．１ｔｏｒｒ、１
３．５６ＭＨｚの高周波を５〜１０Ｗ加え、１〜１０Å
／秒で形成した。基板がＰ型半導体ではリンまたは砒素
をＰＨ3 またはＡｓＨ3 にて（ＰＨ3 またはＡｓＨ3 ）
／ＳｉＨ4 ０．５〜２％に混合して導入した。かくして
半導体には３価または５価の不純物が添加され、プラズ
マ気相法（ＰＩＩＤ）により０．２〜１μｍの厚さに形
成された。このＰＣＶＤ法は本発明人の出願になる特許
願（プラズマ気相反応装置 Ｓ５７．９．２５出願 特
願昭５７−１６７２８０）に従った。
【０００５】またこの半導体（６）のかわりに導体をＷ
Ｆ6 またはＭｏＣｌ3 を反応性気体として導入し形成し
てもよい。またこれらと珪化物気体とを混合し、Ｓｉｘ
ＷｙまたはＳｉｘＭｏｙを形成し、さらにこの中にリン
を添加してその電気伝導度を高めることは有効であっ
た。
Ｆ6 またはＭｏＣｌ3 を反応性気体として導入し形成し
てもよい。またこれらと珪化物気体とを混合し、Ｓｉｘ
ＷｙまたはＳｉｘＭｏｙを形成し、さらにこの中にリン
を添加してその電気伝導度を高めることは有効であっ
た。
【０００６】さらに第１図（Ｃ）に示される如く、フォ
トエッチング法によりリ−ド（１１）、ゲイト（７）を
形成した。この後前記したＰＣＶＤ装置により、０．５
〜２％にＰＨ3 またはＡｓＨ3 を水素またはＨｅにより
この中を希釈した反応性気体を導入し、０．０５〜２ｔ
ｏｒｒ代表的には０．１ｔｏｒｒ、基板温度２００〜６
００℃として電気エネルギを供給して、前記した反応性
気体をプラズマ化した。かかるプラズマ化したリンまた
は砒素は、プラズマ化し運動エネルギを受けているため
半導体中にソ−ス（１０）、ドレイン（９）を構成する
不純物として注入されたいわゆるプラズマイオン注入を
行った。このＰＩＩは低温度の、精度制御は不可能であ
るが、１×１０19〜１０21ｃｍ-3の高濃度に不純物を注
入し、かつ加える高周波エネルギが１０Ｗ〜１ＫＷでよ
いため、大面積も同様にＰＩＩが可能であるという特徴
を有する。例えば本発明に用いたＰＩＩ装置は５インチ
ウエハを７０枚ロ−ディングさせ、そのロ−ディング空
間は高さ２０ｃｍ、幅６０ｃｍ、奥行き６０ｃｍであ
る。ここにウエハをサポ−タにそわせて林立させ、その
上方および下方の一対を構成する電極間に放電させるこ
とにより成就した。
トエッチング法によりリ−ド（１１）、ゲイト（７）を
形成した。この後前記したＰＣＶＤ装置により、０．５
〜２％にＰＨ3 またはＡｓＨ3 を水素またはＨｅにより
この中を希釈した反応性気体を導入し、０．０５〜２ｔ
ｏｒｒ代表的には０．１ｔｏｒｒ、基板温度２００〜６
００℃として電気エネルギを供給して、前記した反応性
気体をプラズマ化した。かかるプラズマ化したリンまた
は砒素は、プラズマ化し運動エネルギを受けているため
半導体中にソ−ス（１０）、ドレイン（９）を構成する
不純物として注入されたいわゆるプラズマイオン注入を
行った。このＰＩＩは低温度の、精度制御は不可能であ
るが、１×１０19〜１０21ｃｍ-3の高濃度に不純物を注
入し、かつ加える高周波エネルギが１０Ｗ〜１ＫＷでよ
いため、大面積も同様にＰＩＩが可能であるという特徴
を有する。例えば本発明に用いたＰＩＩ装置は５インチ
ウエハを７０枚ロ−ディングさせ、そのロ−ディング空
間は高さ２０ｃｍ、幅６０ｃｍ、奥行き６０ｃｍであ
る。ここにウエハをサポ−タにそわせて林立させ、その
上方および下方の一対を構成する電極間に放電させるこ
とにより成就した。
【０００７】かくすると７０枚、／０．５時間での多量
生産が１×１０19〜１０21ｃｍ-3代表的には２×１０20
ｃｍ-3の不純物の注入を１００Å〜０．３μｍの深さに
行って可能であった。さらにこのＰＩＩの後再び３００
〜５００℃にて水素のみのプラズマ処理をし、不要の付
着不純物等を除去し、かつ水素イオンを半導体中に注入
して格子欠陥、損傷の中和を行った。特にＳｉ−Ｈ結合
を有せしめた場合有効であった。この後これら半導体基
板をＰＩＩ装置より取り出し層間絶縁物（１２）を作っ
た。さらに穴（１４）をあけ２層目の配線（１３）を作
った。この２層目の配線（１３）もアルミニウムをＡｌ
（ＣＨ2 ）3 とさらにＳｉＨ4 をその１〜５％添加し、
加えてＰＨ3 を０．１〜１％添加して、コンタクトのス
パイク発生のないアルミニウム膜をＰＣＶＤ法により形
成した。この時この（１３）の形成の前に、この穴に対
し同一導電型の不純物をＰＩＩ法により注入し、オ−ム
接触性を助長させてもよい。以上において、ソ−ス、ド
レインは高純度に浅い注入を行った。この層間絶縁物を
形成する前に水素雰囲気で４００〜８００℃の温度でプ
ラズマ法により発生した損傷を除去するため、熱アニ−
ルを行うことは有効である。かかる低温でのアニ−ル
は、本発明方法がその各イオンの有する運動エネルギが
小さく、浅い注入を行うため可能である。かつ８００℃
以下であるため、注入された不純物の再拡散もなく、ま
た省エネルギの観点からも優れたものであった。
生産が１×１０19〜１０21ｃｍ-3代表的には２×１０20
ｃｍ-3の不純物の注入を１００Å〜０．３μｍの深さに
行って可能であった。さらにこのＰＩＩの後再び３００
〜５００℃にて水素のみのプラズマ処理をし、不要の付
着不純物等を除去し、かつ水素イオンを半導体中に注入
して格子欠陥、損傷の中和を行った。特にＳｉ−Ｈ結合
を有せしめた場合有効であった。この後これら半導体基
板をＰＩＩ装置より取り出し層間絶縁物（１２）を作っ
た。さらに穴（１４）をあけ２層目の配線（１３）を作
った。この２層目の配線（１３）もアルミニウムをＡｌ
（ＣＨ2 ）3 とさらにＳｉＨ4 をその１〜５％添加し、
加えてＰＨ3 を０．１〜１％添加して、コンタクトのス
パイク発生のないアルミニウム膜をＰＣＶＤ法により形
成した。この時この（１３）の形成の前に、この穴に対
し同一導電型の不純物をＰＩＩ法により注入し、オ−ム
接触性を助長させてもよい。以上において、ソ−ス、ド
レインは高純度に浅い注入を行った。この層間絶縁物を
形成する前に水素雰囲気で４００〜８００℃の温度でプ
ラズマ法により発生した損傷を除去するため、熱アニ−
ルを行うことは有効である。かかる低温でのアニ−ル
は、本発明方法がその各イオンの有する運動エネルギが
小さく、浅い注入を行うため可能である。かつ８００℃
以下であるため、注入された不純物の再拡散もなく、ま
た省エネルギの観点からも優れたものであった。
【０００８】本発明ではＰ型シリコン基板上のＮ型のソ
−スドレインを作る場合が一般的であり、チャネル形成
領域はエンヘンスメント型、ディプレッション型であっ
ても、またキャリアとして少数キャリアを用いる方法で
あっても、また多数キャリアを用いる方法であってもよ
い。さらに逆のＮ型基板にＰ型のホウ素の注入を行って
もよい。また基板として、シリコンではなく、低温工程
省エネルギ工程のためＧａＡｓ、ＧａＡｌＡｓ、ＩｎＰ
等の３５化合物に対しても適用可能である。またこの発
明は１つのＩＧＦＥＴではなく１Ｔｒ／ｃｅｌｌのメモ
リ、フロ−ティングゲ−トを用いたＥＰＲＯＭ等のＩＣ
またはＶＬＳＩのソ−スドレインの作製に対しても有効
であり、マイクロコンピュ−タに対しても有効である。
−スドレインを作る場合が一般的であり、チャネル形成
領域はエンヘンスメント型、ディプレッション型であっ
ても、またキャリアとして少数キャリアを用いる方法で
あっても、また多数キャリアを用いる方法であってもよ
い。さらに逆のＮ型基板にＰ型のホウ素の注入を行って
もよい。また基板として、シリコンではなく、低温工程
省エネルギ工程のためＧａＡｓ、ＧａＡｌＡｓ、ＩｎＰ
等の３５化合物に対しても適用可能である。またこの発
明は１つのＩＧＦＥＴではなく１Ｔｒ／ｃｅｌｌのメモ
リ、フロ−ティングゲ−トを用いたＥＰＲＯＭ等のＩＣ
またはＶＬＳＩのソ−スドレインの作製に対しても有効
であり、マイクロコンピュ−タに対しても有効である。
【図１】 絶縁ゲイト型電界効果半導体装置の製造工程
を示す。
を示す。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１１月１１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 絶縁ゲイト型電界効果半導体装置の作
製方法
製方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は絶縁ゲイト型電界効果
半導体装置（ＩＧＦＥＴという）のソース領域、ドレイ
ン領域を形成する方法に関する。
半導体装置（ＩＧＦＥＴという）のソース領域、ドレイ
ン領域を形成する方法に関する。
【０００２】
【従来の技術】従来、絶縁ゲイト型電界効果半導体のソ
ース領域及びドレイン領域を構成する方法として、熱拡
散法またはイオン注入法が知られていた。しかし熱拡散
法に関しては、接合の深さが０．５〜３μｍも深くなっ
てしまい、ゲート部での寄生容量の増大即ち高周波特性
が十分でないという欠点を有していた。
ース領域及びドレイン領域を構成する方法として、熱拡
散法またはイオン注入法が知られていた。しかし熱拡散
法に関しては、接合の深さが０．５〜３μｍも深くなっ
てしまい、ゲート部での寄生容量の増大即ち高周波特性
が十分でないという欠点を有していた。
【０００３】他方イオン注入法が知られている。これは
ＩＧＦＥＴのフレッシュホールトコントロールには精度
制御が可能であり、かつ低温度のため、きわめて好まし
いものであった。しかしソース、ドレインを構成させる
ための高不純物濃度であり、かつ浅い接合を構成させる
には、１バッチ２〜４時間もかかり、最適な装置がな
く、実用化にはもう一歩であった。特にかかる高温での
イオン注入用炉は、５〜７億円と高価であり、その数分
の一の価格にて高不純物濃度注入を行い得る方法、装置
が求められていた。
ＩＧＦＥＴのフレッシュホールトコントロールには精度
制御が可能であり、かつ低温度のため、きわめて好まし
いものであった。しかしソース、ドレインを構成させる
ための高不純物濃度であり、かつ浅い接合を構成させる
には、１バッチ２〜４時間もかかり、最適な装置がな
く、実用化にはもう一歩であった。特にかかる高温での
イオン注入用炉は、５〜７億円と高価であり、その数分
の一の価格にて高不純物濃度注入を行い得る方法、装置
が求められていた。
【０００４】
【発明が解決しようとする課題】
【０００５】本発明は、絶縁ゲイト型電界効果半導体装
置のソース領域及びドレイン領域を形成する手段とし
て、低価格すなわち高生産性を有し、しかも高不純物濃
度の領域を浅い深さで形成することのできるドーピング
方法を提供することを目的とする。
置のソース領域及びドレイン領域を形成する手段とし
て、低価格すなわち高生産性を有し、しかも高不純物濃
度の領域を浅い深さで形成することのできるドーピング
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、絶縁ゲイト型
電界効果半導体装置の作製方法であって、半導体上に開
穴部を有する膜を形成する工程と、前記半導体をプラズ
マ化された３価または５価の元素を含んだ反応性気体に
曝し、前記開穴部における半導体表面において２００Å
〜０．３μｍの深さを有するソース領域、ドレイン領域
を形成する工程と、を有することを特徴とする絶縁ゲイ
ト型半導体装置の作製方法。を要旨するものである。
電界効果半導体装置の作製方法であって、半導体上に開
穴部を有する膜を形成する工程と、前記半導体をプラズ
マ化された３価または５価の元素を含んだ反応性気体に
曝し、前記開穴部における半導体表面において２００Å
〜０．３μｍの深さを有するソース領域、ドレイン領域
を形成する工程と、を有することを特徴とする絶縁ゲイ
ト型半導体装置の作製方法。を要旨するものである。
【０００７】上記のように本発明は、従来の方法では成
就しなかった浅い接合を高不純物注入をプラズマ化され
た注入せんとする不純物を含んだ反応性気体雰囲気中で
のプラズマイオンインプランテイション（ＰＩＩまたは
プラズマイオン注入という）によって行なうことを特徴
とする。
就しなかった浅い接合を高不純物注入をプラズマ化され
た注入せんとする不純物を含んだ反応性気体雰囲気中で
のプラズマイオンインプランテイション（ＰＩＩまたは
プラズマイオン注入という）によって行なうことを特徴
とする。
【０００８】この発明は、ソース、ドレインを構成する
不純物領域を２００Å〜０．３μｍの接合深さ、好まし
くは８００Å〜０．２μｍの深さに形成し、その不純物
濃度を１０１９ｃｍ−３以上好ましくは５×１０１９〜
１×１０２１ｃｍ−３を有する浅い接合とし、かつ高不
純物濃度の不純物領域を形成せしめることを特徴とす
る。
不純物領域を２００Å〜０．３μｍの接合深さ、好まし
くは８００Å〜０．２μｍの深さに形成し、その不純物
濃度を１０１９ｃｍ−３以上好ましくは５×１０１９〜
１×１０２１ｃｍ−３を有する浅い接合とし、かつ高不
純物濃度の不純物領域を形成せしめることを特徴とす
る。
【０００９】
【実施例】以下に図面に従って本発明を利用した絶縁ゲ
イト型電界効果半導体装置の作製の一例を示す。第１図
は本発明に用いられたＩＧＦＥＴの製造工程を示す。図
面において、まず半導体基板（１）に対し選択酸化技術
により埋置してフィールド絶縁物（２）を０．５〜２μ
ｍの厚さに形成した。さらに第１図（Ｂ）に示される如
く、ゲイト絶縁物（４）を１００〜５００Åの厚さに酸
化珪素、窒化珪素またはこれらの多層膜により形成し、
さらにコンタクト用穴（５）をフォトエッチング法によ
り作製した。さらにプラズマＣＶＤ法により、半導体ま
たは導体（６）を形成した。（６）として半導体を形成
する場合は、プラズマＣＶＤ法を用いた。即ち、１００
％シランを反応炉内に導入し、２００〜３００℃の温度
の加熱し、圧力を０．０５〜０．２ｔｏｒｒ例えば０．
１ｔｏｒｒとし、１３．５６ＭＨｚの高周波を５〜１０
Ｗ加え、成膜速度として１〜１０Å／秒で形成すること
によって、シリコンの半導体膜（６）を形成する。
イト型電界効果半導体装置の作製の一例を示す。第１図
は本発明に用いられたＩＧＦＥＴの製造工程を示す。図
面において、まず半導体基板（１）に対し選択酸化技術
により埋置してフィールド絶縁物（２）を０．５〜２μ
ｍの厚さに形成した。さらに第１図（Ｂ）に示される如
く、ゲイト絶縁物（４）を１００〜５００Åの厚さに酸
化珪素、窒化珪素またはこれらの多層膜により形成し、
さらにコンタクト用穴（５）をフォトエッチング法によ
り作製した。さらにプラズマＣＶＤ法により、半導体ま
たは導体（６）を形成した。（６）として半導体を形成
する場合は、プラズマＣＶＤ法を用いた。即ち、１００
％シランを反応炉内に導入し、２００〜３００℃の温度
の加熱し、圧力を０．０５〜０．２ｔｏｒｒ例えば０．
１ｔｏｒｒとし、１３．５６ＭＨｚの高周波を５〜１０
Ｗ加え、成膜速度として１〜１０Å／秒で形成すること
によって、シリコンの半導体膜（６）を形成する。
【００１０】またこのシリコン半導体膜（６）の形成方
法としては、以下のような方法を採用することができ
る。即ち、基板がＰ型半導体ではリンまたは砒素をＰＨ
３またはＡｓＨ３にて（ＰＨ３またはＡｓＨ３）／Ｓｉ
Ｈ４０．５〜２％に混合して導入し、３価または５価の
不純物が添加された半導体膜を０．２〜１μｍに厚さに
形成する方法である。なお、以上のＰＣＶＤ法は本発明
人の出願になる特許願（プラズマ気相反応装置 Ｓ５
７．９．２５出願 特願昭５７−１６７２８０）に従っ
た。
法としては、以下のような方法を採用することができ
る。即ち、基板がＰ型半導体ではリンまたは砒素をＰＨ
３またはＡｓＨ３にて（ＰＨ３またはＡｓＨ３）／Ｓｉ
Ｈ４０．５〜２％に混合して導入し、３価または５価の
不純物が添加された半導体膜を０．２〜１μｍに厚さに
形成する方法である。なお、以上のＰＣＶＤ法は本発明
人の出願になる特許願（プラズマ気相反応装置 Ｓ５
７．９．２５出願 特願昭５７−１６７２８０）に従っ
た。
【００１１】またこの半導体（６）のかわりに導体をＷ
Ｆ６またはＭｏＣｌ３を反応性気体として導入し形成し
てもよい。またこれらと珪化物気体とを混合し、Ｓｉｘ
ＷｙまたはＳｉｘＭｏｙを形成し、さらにこの中にリン
を添加してその電気伝導度を高めることは有効であっ
た。
Ｆ６またはＭｏＣｌ３を反応性気体として導入し形成し
てもよい。またこれらと珪化物気体とを混合し、Ｓｉｘ
ＷｙまたはＳｉｘＭｏｙを形成し、さらにこの中にリン
を添加してその電気伝導度を高めることは有効であっ
た。
【００１２】つぎに、ソース領域（１０）及びドレイン
領域（９）を形成するための開穴部が形成された膜を以
下のようにして形成した。即ち、フォトエッチング法に
よりリード（１１）、ゲイト（７）を形成した。この後
前記したＰＣＶＤ装置により、０．５〜２％にＰＨ３ま
たはＡｓＨ３を水素またはＨｅによりこの中を希釈した
反応性気体を導入し、０．０５〜２ｔｏｒｒ代表的には
０．１ｔｏｒｒ、基板温度２００〜６００℃として電気
エネルギを供給して、前記した反応性気体をプラズマ化
した。かかるプラズマ化したリンまたは砒素は、プラズ
マ化し運動エネルギを受けているため半導体（１）中に
ソース（１０）、ドレイン（９）を構成する不純物とし
て注入され、いわゆるプラズマイオン注入（ＰＩＩ）が
行なわれる。
領域（９）を形成するための開穴部が形成された膜を以
下のようにして形成した。即ち、フォトエッチング法に
よりリード（１１）、ゲイト（７）を形成した。この後
前記したＰＣＶＤ装置により、０．５〜２％にＰＨ３ま
たはＡｓＨ３を水素またはＨｅによりこの中を希釈した
反応性気体を導入し、０．０５〜２ｔｏｒｒ代表的には
０．１ｔｏｒｒ、基板温度２００〜６００℃として電気
エネルギを供給して、前記した反応性気体をプラズマ化
した。かかるプラズマ化したリンまたは砒素は、プラズ
マ化し運動エネルギを受けているため半導体（１）中に
ソース（１０）、ドレイン（９）を構成する不純物とし
て注入され、いわゆるプラズマイオン注入（ＰＩＩ）が
行なわれる。
【００１３】このプラズマイオン注入は、低温度で行な
うことができ、しかも浅い領域において１×１０１９〜
１０２１ｃｍ−３の高濃度に不純物を注入することがで
き、大面積に同時に行なうことができる。また加える高
周波エネルギも１０Ｗ〜１ＫＷでよいため経済的であ
る。しかも下記に示すような方法を用いれば、複数の基
板に対して同時に処理を行なうことができる。例えば、
高さ２０ｃｍ、幅６０ｃｍ、奥行き６０ｃｍの反応空間
において、７０枚の５インチウエハをサポータにそわせ
て林立させ、その上方および下方に設置された一対の電
極間から放電を行わせ、本発明のプラズマ中からの不純
物注入を行うことによって、７０枚、／０．５時間での
多量生産が可能である。なおこの際のドーピングとして
は、１×１０１９〜１０２１ｃｍ−３代表的には２×１
０２０ｃｍ−３の不純物領域を１００Å〜０．３μｍの
深さにおいて行うことが可能である。
うことができ、しかも浅い領域において１×１０１９〜
１０２１ｃｍ−３の高濃度に不純物を注入することがで
き、大面積に同時に行なうことができる。また加える高
周波エネルギも１０Ｗ〜１ＫＷでよいため経済的であ
る。しかも下記に示すような方法を用いれば、複数の基
板に対して同時に処理を行なうことができる。例えば、
高さ２０ｃｍ、幅６０ｃｍ、奥行き６０ｃｍの反応空間
において、７０枚の５インチウエハをサポータにそわせ
て林立させ、その上方および下方に設置された一対の電
極間から放電を行わせ、本発明のプラズマ中からの不純
物注入を行うことによって、７０枚、／０．５時間での
多量生産が可能である。なおこの際のドーピングとして
は、１×１０１９〜１０２１ｃｍ−３代表的には２×１
０２０ｃｍ−３の不純物領域を１００Å〜０．３μｍの
深さにおいて行うことが可能である。
【００１４】さらにこのプラズマイオン注入後再び３０
０〜５００℃にて水素のみ，プラズマ処理をし、不要の
付着不純物等を除去し、かつ水素イオンを半導体中に注
入して格子欠陥、損傷の中和を行うことは、特にＳｉ−
Ｈ結合を有せしめた場合有効である。
０〜５００℃にて水素のみ，プラズマ処理をし、不要の
付着不純物等を除去し、かつ水素イオンを半導体中に注
入して格子欠陥、損傷の中和を行うことは、特にＳｉ−
Ｈ結合を有せしめた場合有効である。
【００１５】この後これら半導体基板を装置より取り出
し層間絶縁物（１２）を形成した。さらに穴（１４）を
あけ２層目の配線（１３）を形成した。この２層目の配
線（１３）もアルミニウムをＡ１（ＣＨ２）３とさらに
ＳｉＨ４を１〜５％添加することによって形成した。加
えてＰＨ３を０．１〜１％添加して、コンタクトのスパ
イク発生のないアルミニウム膜をＰＣＶＤ法により形成
した。
し層間絶縁物（１２）を形成した。さらに穴（１４）を
あけ２層目の配線（１３）を形成した。この２層目の配
線（１３）もアルミニウムをＡ１（ＣＨ２）３とさらに
ＳｉＨ４を１〜５％添加することによって形成した。加
えてＰＨ３を０．１〜１％添加して、コンタクトのスパ
イク発生のないアルミニウム膜をＰＣＶＤ法により形成
した。
【００１６】この時この（１３）の形成の前に、この穴
に対し同一導電型の不純物をプラズマイオン注入法によ
り注入し、オーム接触性を助長させてもよい。
に対し同一導電型の不純物をプラズマイオン注入法によ
り注入し、オーム接触性を助長させてもよい。
【００１７】以上において、ソース領域、ドレイン領域
に対し、不純物を高純度に浅い注入で行った。また層間
絶縁物を形成する前に水素雰囲気で４００〜８００℃の
温度でプラズマ法により発生した損傷を除去するため、
熱アニールを行うことは有効である。かかる低温でのア
ニールは、浅い注入を行うためには有効である。また処
理温度が８００℃以下であるため、注入された不純物の
再拡散もなく、また省エネルギの観点からも優れたもの
である。
に対し、不純物を高純度に浅い注入で行った。また層間
絶縁物を形成する前に水素雰囲気で４００〜８００℃の
温度でプラズマ法により発生した損傷を除去するため、
熱アニールを行うことは有効である。かかる低温でのア
ニールは、浅い注入を行うためには有効である。また処
理温度が８００℃以下であるため、注入された不純物の
再拡散もなく、また省エネルギの観点からも優れたもの
である。
【００１８】本発明を応用する場合は、シリコン基板上
にＮ型のソース領域及びドレイン領域を作るのが一般的
である。またチャネル形成領域はエンヘンスメント型、
ディプレッション型であっても、またキャリアとして少
数キャリアを用いる方法であっても、また多数キャリア
を用いる方法であってもよい。さらに逆のＮ型基板にＰ
型のホウ素の注入を行う方法であってもよい。また基板
としては、シリコンではなく、ＧａＡｓ、ＧａＡｌＡ
ｓ、ＩｎＰ等の化合物を利用することも有効である。
にＮ型のソース領域及びドレイン領域を作るのが一般的
である。またチャネル形成領域はエンヘンスメント型、
ディプレッション型であっても、またキャリアとして少
数キャリアを用いる方法であっても、また多数キャリア
を用いる方法であってもよい。さらに逆のＮ型基板にＰ
型のホウ素の注入を行う方法であってもよい。また基板
としては、シリコンではなく、ＧａＡｓ、ＧａＡｌＡ
ｓ、ＩｎＰ等の化合物を利用することも有効である。
【００１９】またこの発明は１つのＩＧＦＥＴではなく
ｌＴｒ／Ｃｅｌｌのメモリ、フローティングゲートを用
いたＥＰＲＯＭ等のＩＣまたはＶＬＳＩのソースドレイ
ンの作製に対しても有効であり、マイクロコンピュータ
の作製工程に対しても有効である
ｌＴｒ／Ｃｅｌｌのメモリ、フローティングゲートを用
いたＥＰＲＯＭ等のＩＣまたはＶＬＳＩのソースドレイ
ンの作製に対しても有効であり、マイクロコンピュータ
の作製工程に対しても有効である
【００２０】
【発明の効果】本発明のプラズマに半導体を曝すことに
よって、プラズマ中から不純物を注入し、ソース領域、
ドレイン領域を浅い深さで高濃度に行うことができた。
また生産性を高くできるという特徴を得ることができ
た。
よって、プラズマ中から不純物を注入し、ソース領域、
ドレイン領域を浅い深さで高濃度に行うことができた。
また生産性を高くできるという特徴を得ることができ
た。
【図面の簡単な説明】
【図１】 絶縁ゲイト型電界効果半導体装置の製造工程
を示す。 ─────────────────────────────────────────────────────
を示す。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年７月２３日
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は絶縁ゲイト型電界効果
半導体装置（ＩＧＦＥＴという）のソース領域、ドレイ
ン領域を形成する方法に関する。
半導体装置（ＩＧＦＥＴという）のソース領域、ドレイ
ン領域を形成する方法に関する。
【０００２】
【従来の技術】従来、絶縁ゲイト型電界効果半導体のソ
ース領域及びドレイン領域を構成する方法として、熱拡
散法またはイオン注入法が知られていた。しかし熱拡散
法に関しては、接合の深さが０．５〜３μｍも深くなっ
てしまい、ゲート部での寄生容量の増大即ち高周波特性
が十分でないという欠点を有していた。
ース領域及びドレイン領域を構成する方法として、熱拡
散法またはイオン注入法が知られていた。しかし熱拡散
法に関しては、接合の深さが０．５〜３μｍも深くなっ
てしまい、ゲート部での寄生容量の増大即ち高周波特性
が十分でないという欠点を有していた。
【０００３】他方イオン注入法が知られている。これは
ＩＧＦＥＴのフレッシュホールトコントロールには精度
制御が可能であり、かつ低温度のため、きわめて好まし
いものであった。しかしソース、ドレインを構成させる
ための高不純物濃度であり、かつ浅い接合を構成させる
には、１バッチ２〜４時間もかかり、最適な装置がな
く、実用化にはもう一歩であった。特にかかる高温での
イオン注入用炉は、５〜７億円と高価であり、その数分
の一の価格にて高不純物濃度注入を行い得る方法、装置
が求められていた。
ＩＧＦＥＴのフレッシュホールトコントロールには精度
制御が可能であり、かつ低温度のため、きわめて好まし
いものであった。しかしソース、ドレインを構成させる
ための高不純物濃度であり、かつ浅い接合を構成させる
には、１バッチ２〜４時間もかかり、最適な装置がな
く、実用化にはもう一歩であった。特にかかる高温での
イオン注入用炉は、５〜７億円と高価であり、その数分
の一の価格にて高不純物濃度注入を行い得る方法、装置
が求められていた。
【０００４】
【発明が解決しようとする課題】
【０００５】本発明は、絶縁ゲイト型電界効果半導体装
置のソース領域及びドレイン領域を形成する手段とし
て、低価格すなわち高生産性を有し、しかも高不純物濃
度の領域を浅い深さで形成することのできるドーピング
方法を提供することを目的とする。
置のソース領域及びドレイン領域を形成する手段とし
て、低価格すなわち高生産性を有し、しかも高不純物濃
度の領域を浅い深さで形成することのできるドーピング
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、絶縁ゲイト型
電界効果半導体装置の作製方法であって、半導体上に開
穴部を有する膜を形成する工程と、前記半導体をプラズ
マ化された３価または５価の元素を含んだ反応性気体に
曝し、前記開穴部における半導体表面において２００Å
〜０．３μｍの深さを有するソース領域、ドレイン領域
を形成する工程と、を有することを特徴とする絶縁ゲイ
ト型半導体装置の作製方法。を要旨するものである。
電界効果半導体装置の作製方法であって、半導体上に開
穴部を有する膜を形成する工程と、前記半導体をプラズ
マ化された３価または５価の元素を含んだ反応性気体に
曝し、前記開穴部における半導体表面において２００Å
〜０．３μｍの深さを有するソース領域、ドレイン領域
を形成する工程と、を有することを特徴とする絶縁ゲイ
ト型半導体装置の作製方法。を要旨するものである。
【０００７】上記のように本発明は、従来の方法では成
就しなかった浅い接合を高不純物注入をプラズマ化され
た注入せんとする不純物を含んだ反応性気体雰囲気中で
のプラズマイオンインプランテイション（ＰＩＩまたは
プラズマイオン注入という）によって行なうことを特徴
とする。
就しなかった浅い接合を高不純物注入をプラズマ化され
た注入せんとする不純物を含んだ反応性気体雰囲気中で
のプラズマイオンインプランテイション（ＰＩＩまたは
プラズマイオン注入という）によって行なうことを特徴
とする。
【０００８】この発明は、ソース、ドレインを構成する
不純物領域を２００Å〜０．３μｍの接合深さ、好まし
くは８００Å〜０．２μｍの深さに形成し、その不純物
濃度を１０１９ｃｍ−３以上好ましくは５×１０１９〜
１×１０２１ｃｍ−３を有する浅い接合とし、かつ高不
純物濃度の不純物領域を形成せしめることを特徴とす
る。
不純物領域を２００Å〜０．３μｍの接合深さ、好まし
くは８００Å〜０．２μｍの深さに形成し、その不純物
濃度を１０１９ｃｍ−３以上好ましくは５×１０１９〜
１×１０２１ｃｍ−３を有する浅い接合とし、かつ高不
純物濃度の不純物領域を形成せしめることを特徴とす
る。
【０００９】
【実施例】以下に図面に従って本発明を利用した絶縁ゲ
イト型電界効果半導体装置の作製の一例を示す。第１図
は本発明に用いられたＩＧＦＥＴの製造工程を示す。図
面において、まず半導体基板（１）に対し選択酸化技術
により埋置してフィールド絶縁物（２）を０．５〜２μ
ｍの厚さに形成した。さらに第１図（Ｂ）に示される如
く、ゲイト絶縁物（４）を１００〜５００Åの厚さに酸
化珪素、窒化珪素またはこれらの多層膜により形成し、
さらにコンタクト用穴（５）をフォトエッチング法によ
り作製した。さらにプラズマＣＶＤ法により、半導体ま
たは導体（６）を形成した。（６）として半導体を形成
する場合は、プラズマＣＶＤ法を用いた。即ち、１００
％シランを反応炉内に導入し、２００〜３００℃の温度
の加熱し、圧力を０．０５〜０．２ｔｏｒｒ例えば０．
１ｔｏｒｒとし、１３．５６ＭＨｚの高周波を５〜１０
Ｗ加え、成膜速度として１〜１０Å／秒で形成すること
によって、シリコンの半導体膜（６）を形成する。
イト型電界効果半導体装置の作製の一例を示す。第１図
は本発明に用いられたＩＧＦＥＴの製造工程を示す。図
面において、まず半導体基板（１）に対し選択酸化技術
により埋置してフィールド絶縁物（２）を０．５〜２μ
ｍの厚さに形成した。さらに第１図（Ｂ）に示される如
く、ゲイト絶縁物（４）を１００〜５００Åの厚さに酸
化珪素、窒化珪素またはこれらの多層膜により形成し、
さらにコンタクト用穴（５）をフォトエッチング法によ
り作製した。さらにプラズマＣＶＤ法により、半導体ま
たは導体（６）を形成した。（６）として半導体を形成
する場合は、プラズマＣＶＤ法を用いた。即ち、１００
％シランを反応炉内に導入し、２００〜３００℃の温度
の加熱し、圧力を０．０５〜０．２ｔｏｒｒ例えば０．
１ｔｏｒｒとし、１３．５６ＭＨｚの高周波を５〜１０
Ｗ加え、成膜速度として１〜１０Å／秒で形成すること
によって、シリコンの半導体膜（６）を形成する。
【００１０】またこのシリコン半導体膜（６）の形成方
法としては、以下のような方法を採用することができ
る。即ち、基板がＰ型半導体ではリンまたは砒素をＰＨ
３またはＡｓＨ３にて（ＰＨ３またはＡｓＨ３）／Ｓｉ
Ｈ４０．５〜２％に混合して導入し、３価または５価の
不純物が添加された半導体膜を０．２〜１μｍの厚さに
形成する方法である。なお、以上のＰＣＶＤ法は本発明
人の出願になる特許願（プラズマ気相反応装置 Ｓ５
７．９．２５出願 特願昭５７−１６７２８０）に従っ
た。
法としては、以下のような方法を採用することができ
る。即ち、基板がＰ型半導体ではリンまたは砒素をＰＨ
３またはＡｓＨ３にて（ＰＨ３またはＡｓＨ３）／Ｓｉ
Ｈ４０．５〜２％に混合して導入し、３価または５価の
不純物が添加された半導体膜を０．２〜１μｍの厚さに
形成する方法である。なお、以上のＰＣＶＤ法は本発明
人の出願になる特許願（プラズマ気相反応装置 Ｓ５
７．９．２５出願 特願昭５７−１６７２８０）に従っ
た。
【００１１】またこの半導体（６）のかわりに導体をＷ
Ｆ６またはＭｏＣｌ３を反応性気体として導入し形成し
てもよい。またこれらと珪化物気体とを混合し、Ｓｉｘ
ＷｙまたはＳｉＸＭｏｙを形成し、さらにこの中にリン
を添加してその電気伝導度を高めることは有効であっ
た。
Ｆ６またはＭｏＣｌ３を反応性気体として導入し形成し
てもよい。またこれらと珪化物気体とを混合し、Ｓｉｘ
ＷｙまたはＳｉＸＭｏｙを形成し、さらにこの中にリン
を添加してその電気伝導度を高めることは有効であっ
た。
【００１２】つぎに、ソース領域（１０）及びドレイン
領域（９）を形成するための開穴部が形成された膜を以
下のようにして形成した。即ち、フォトエッチング法に
よりリード（１１）、ゲイト（７）を形成した。この後
前記したＰＣＶＤ装置により、０．５〜２％にＰＨ３ま
たはＡｓＨ３を水素またはＨｅによりこの中を希釈した
反応性気体を導入し、０．０５〜２ｔｏｒｒ代表的には
０．１ｔｏｒｒ、基板温度２００〜６００℃として電気
エネルギを供給して、前記した反応性気体をプラズマ化
した。かかるプラズマ化したリンまたは砒素は、プラズ
マ化し運動エネルギを受けているため半導体（１）中に
ソース（１０）、ドレイン（９）を構成する不純物とし
て注入され、いわゆるプラズマイオン注入（ＰＩＩ）が
行なわれる。
領域（９）を形成するための開穴部が形成された膜を以
下のようにして形成した。即ち、フォトエッチング法に
よりリード（１１）、ゲイト（７）を形成した。この後
前記したＰＣＶＤ装置により、０．５〜２％にＰＨ３ま
たはＡｓＨ３を水素またはＨｅによりこの中を希釈した
反応性気体を導入し、０．０５〜２ｔｏｒｒ代表的には
０．１ｔｏｒｒ、基板温度２００〜６００℃として電気
エネルギを供給して、前記した反応性気体をプラズマ化
した。かかるプラズマ化したリンまたは砒素は、プラズ
マ化し運動エネルギを受けているため半導体（１）中に
ソース（１０）、ドレイン（９）を構成する不純物とし
て注入され、いわゆるプラズマイオン注入（ＰＩＩ）が
行なわれる。
【００１３】このプラズマイオン注入は、低温度で行な
うことができ、しかも浅い領域において１×１０１９〜
１０２１ｃｍ−３の高濃度に不純物を注入することがで
き、大面積に同時に行なうことができる。また加える高
周波エネルギも１０Ｗ〜１ＫＷでよいため経済的であ
る。しかも下記に示すような方法を用いれば、複数の基
板に対して同時に処理を行なうことができる。例えば、
高さ２０ｃｍ、幅６０ｃｍ、奥行６０ｃｍの反応空間に
おいて、７０枚の５インチウエハをサポータにそわせて
林立させ、その上方および下方に設置された一対の電極
間から放電を行わせ、本発明のプラズマ中から不純物注
入を行うことによって７０枚、／０．５時間での多量生
産が可能である。なおこの際のドーピングとしては、１
×１０１９〜１０２１ｃｍ−３代表的には２×１０２０
ｃｍ−３の不純物領域を１００Å〜０．３μｍの深さに
おいて行うことが可能である。
うことができ、しかも浅い領域において１×１０１９〜
１０２１ｃｍ−３の高濃度に不純物を注入することがで
き、大面積に同時に行なうことができる。また加える高
周波エネルギも１０Ｗ〜１ＫＷでよいため経済的であ
る。しかも下記に示すような方法を用いれば、複数の基
板に対して同時に処理を行なうことができる。例えば、
高さ２０ｃｍ、幅６０ｃｍ、奥行６０ｃｍの反応空間に
おいて、７０枚の５インチウエハをサポータにそわせて
林立させ、その上方および下方に設置された一対の電極
間から放電を行わせ、本発明のプラズマ中から不純物注
入を行うことによって７０枚、／０．５時間での多量生
産が可能である。なおこの際のドーピングとしては、１
×１０１９〜１０２１ｃｍ−３代表的には２×１０２０
ｃｍ−３の不純物領域を１００Å〜０．３μｍの深さに
おいて行うことが可能である。
【００１４】さらにこのプラズマイオン注入後再び３０
０〜５００℃にて水素のみのプラズマ処理をし、不要の
付着不純物等を除去し、かつ水素イオンを半導体中に注
入して格子欠陥、損傷の中和を行うことは、特にＳｉ−
Ｈ結合を有せしめた場合有効である。
０〜５００℃にて水素のみのプラズマ処理をし、不要の
付着不純物等を除去し、かつ水素イオンを半導体中に注
入して格子欠陥、損傷の中和を行うことは、特にＳｉ−
Ｈ結合を有せしめた場合有効である。
【００１５】この後これら半導体基板を装置より取り出
し層間絶縁物（１２）を形成した。さらに穴（１４）を
あけ２層目の配線（１３）を形成した。この２層目の配
線（１３）もアルミニウムをＡｌ（ＣＨ２）３とさらに
ＳｉＨ４を１〜５％添加することによって形成した。加
えてＰＨ３を０．１〜１％添加して、コンタクトのスパ
イク発生のないアルミニウム膜をＰＣＶＤ法により形成
した。
し層間絶縁物（１２）を形成した。さらに穴（１４）を
あけ２層目の配線（１３）を形成した。この２層目の配
線（１３）もアルミニウムをＡｌ（ＣＨ２）３とさらに
ＳｉＨ４を１〜５％添加することによって形成した。加
えてＰＨ３を０．１〜１％添加して、コンタクトのスパ
イク発生のないアルミニウム膜をＰＣＶＤ法により形成
した。
【００１６】この時この（１３）の形成の前に、この穴
に対し同一導電型の不純物をプラズマイオン注入法によ
り注入し、オーム接触性を助長させてもよい。
に対し同一導電型の不純物をプラズマイオン注入法によ
り注入し、オーム接触性を助長させてもよい。
【００１７】以上において、ソース領域、ドレイン領域
に対し、不純物を高純度に浅い注入で行った。また層間
絶縁物を形成する前に水素雰囲気で４００〜８００℃の
温度でプラズマ法により発生した損傷を除去するため、
熱アニールを行うことは有効である。かかる低温でのア
ニールは、浅い注入を行うためには有効である。また処
理温度が８００℃以下であるため、注入された不純物の
再拡散もなく、また省エネルギの観点からも優れたもの
である。
に対し、不純物を高純度に浅い注入で行った。また層間
絶縁物を形成する前に水素雰囲気で４００〜８００℃の
温度でプラズマ法により発生した損傷を除去するため、
熱アニールを行うことは有効である。かかる低温でのア
ニールは、浅い注入を行うためには有効である。また処
理温度が８００℃以下であるため、注入された不純物の
再拡散もなく、また省エネルギの観点からも優れたもの
である。
【００１８】本発明を応用する場合は、シリコン基板上
にＮ型のソース領域及びドレイン領域を作るのが一般的
である。またチャネル形成領域はエンヘンスメント型、
ディプレッション型であっても、またキャリアとして少
数キャリアを用いる方法であっても、また多数キャリア
を用いる方法であってもよい。さらに逆のＮ型基板にＰ
型のホウ素の注入を行う方法であってもよい。また基板
としては、シリコンではなく、ＧａＡｓ、ＧａＡｌＡ
ｓ、ＩｎＰ等の化合物を利用することも有効である。
にＮ型のソース領域及びドレイン領域を作るのが一般的
である。またチャネル形成領域はエンヘンスメント型、
ディプレッション型であっても、またキャリアとして少
数キャリアを用いる方法であっても、また多数キャリア
を用いる方法であってもよい。さらに逆のＮ型基板にＰ
型のホウ素の注入を行う方法であってもよい。また基板
としては、シリコンではなく、ＧａＡｓ、ＧａＡｌＡ
ｓ、ＩｎＰ等の化合物を利用することも有効である。
【００１９】またこの発明は１つのＩＧＦＥＴではなく
ｌＴｒ／ｃｅｌｌのメモリ、フローティングゲートを用
いたＥＰＲＯＭ等のＩＣまたはＶＬＳＩのソースドレイ
ンの作製に対しても有効であり、マイクロコンピュータ
の作製工程に対しても有効である。
ｌＴｒ／ｃｅｌｌのメモリ、フローティングゲートを用
いたＥＰＲＯＭ等のＩＣまたはＶＬＳＩのソースドレイ
ンの作製に対しても有効であり、マイクロコンピュータ
の作製工程に対しても有効である。
【００２０】
【発明の効果】本発明のプラズマに半導体を曝すことに
よって、プラズマ中から不純物を注入し、ソース領域、
ドレイン領域を浅い深さで高濃度に行うことができた。
また生産性を高くできるという特徴を得ることができ
た。
よって、プラズマ中から不純物を注入し、ソース領域、
ドレイン領域を浅い深さで高濃度に行うことができた。
また生産性を高くできるという特徴を得ることができ
た。
Claims (1)
- 【請求項１】 半導体と該半導体上に開穴部を有する絶
縁物とを有し、前記開穴部において前記半導体表面が露
呈した半導体装置を、プラズマ処理装置内に配設し、電
気エネルギを与えて、プラズマ化した水素またはヘリュ
ームで希釈された３価または５価の不純物の反応性気体
雰囲気に露呈せしめることにより、前記開穴部の前記半
導体内に３価または５価の不純物をプラズマイオン注入
して不純物領域を形成せしめる工程と、該工程の後、導
体または半導体を前記絶縁物上および前記不純物領域上
に形成せしめることを特徴とする半導体装置作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4308326A JPH0712085B2 (ja) | 1992-10-22 | 1992-10-22 | 絶縁ゲート型電界効果半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4308326A JPH0712085B2 (ja) | 1992-10-22 | 1992-10-22 | 絶縁ゲート型電界効果半導体装置の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18805782A Division JPS5976474A (ja) | 1982-10-25 | 1982-10-25 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0689904A true JPH0689904A (ja) | 1994-03-29 |
| JPH0712085B2 JPH0712085B2 (ja) | 1995-02-08 |
Family
ID=17979712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4308326A Expired - Lifetime JPH0712085B2 (ja) | 1992-10-22 | 1992-10-22 | 絶縁ゲート型電界効果半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712085B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969398A (en) * | 1997-08-07 | 1999-10-19 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a semiconductor device and a semiconductor device |
| WO2005119745A1 (ja) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法 |
| US7618883B2 (en) | 2003-02-19 | 2009-11-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7981779B2 (en) | 2003-10-09 | 2011-07-19 | Panasonic Corporation | Method for making junction and processed material formed using the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5976474A (ja) * | 1982-10-25 | 1984-05-01 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置の作製方法 |
-
1992
- 1992-10-22 JP JP4308326A patent/JPH0712085B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5976474A (ja) * | 1982-10-25 | 1984-05-01 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置の作製方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969398A (en) * | 1997-08-07 | 1999-10-19 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a semiconductor device and a semiconductor device |
| US7618883B2 (en) | 2003-02-19 | 2009-11-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7696072B2 (en) | 2003-02-19 | 2010-04-13 | Panasonic Corporation | Method for introduction impurities and apparatus for introducing impurities |
| US7709362B2 (en) | 2003-02-19 | 2010-05-04 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7741199B2 (en) | 2003-02-19 | 2010-06-22 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US8222128B2 (en) | 2003-02-19 | 2012-07-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7981779B2 (en) | 2003-10-09 | 2011-07-19 | Panasonic Corporation | Method for making junction and processed material formed using the same |
| WO2005119745A1 (ja) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0712085B2 (ja) | 1995-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831334A (en) | Field effect transistors comprising electrically conductive plugs having monocrystalline and polycrystalline silicon | |
| KR920008033B1 (ko) | 실리콘 기판과 금속층 사이의 실리콘 카바이드 장벽층 | |
| JPS6245712B2 (ja) | ||
| KR19980069833A (ko) | 반도체 장치 및 그 제조방법 | |
| US6207586B1 (en) | Oxide/nitride stacked gate dielectric and associated methods | |
| US5882990A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| US6744098B2 (en) | Transistor devices | |
| JPS63194326A (ja) | 半導体装置の製造方法 | |
| JPH11274489A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH01105529A (ja) | 半導体装置の製造方法 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH0558257B2 (ja) | ||
| JP2560038B2 (ja) | 半導体素子の製造方法 | |
| US7329589B2 (en) | Method for manufacturing silicon-on-insulator wafer | |
| JPS6155250B2 (ja) | ||
| KR0179100B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JPS5976474A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JP2002329871A (ja) | 縦型短チャネル絶縁ゲート静電誘導トランジスタ及びその製造方法 | |
| KR950013798B1 (ko) | 갈륨비소 전계효과 트랜지스터의 채널 활성화방법 | |
| KR960006433B1 (ko) | 질소원자의 이온주입에 의한 소자분리막 형성 방법 |