JPH04307741A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04307741A
JPH04307741A JP7171291A JP7171291A JPH04307741A JP H04307741 A JPH04307741 A JP H04307741A JP 7171291 A JP7171291 A JP 7171291A JP 7171291 A JP7171291 A JP 7171291A JP H04307741 A JPH04307741 A JP H04307741A
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
insulating film
implanted
impurity ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7171291A
Other languages
English (en)
Inventor
Minoru Matsuo
稔 松尾
Satoshi Inoue
聡 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7171291A priority Critical patent/JPH04307741A/ja
Publication of JPH04307741A publication Critical patent/JPH04307741A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に関する。
【0002】
【従来の技術】薄膜トランジスタのソース・ドレイン領
域の形成には熱拡散による不純物拡散やイオン注入技術
が知られている。しかし熱拡散による不純物拡散は再現
性や精度が悪く素子特性に影響をきたす。一方のイオン
注入法は精度・再現性は良好であるが、打ち込みイオン
にモノイオンを用いているために浅い接合を形成する場
合にはイオン電流が十分に大きくとれず、生産性が悪い
【0003】
【発明が解決しようとする課題】イオン注入技術を用い
て製造される薄膜トランジスタにおいて、浅い接合を効
率よく形成できる製造方法を考案することにある。
【0004】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、前記問題点を解決するためのものであり、イ
オン注入装置を用いて打ち込む不純物イオンの構造が、
少なくとも2個以上のリンないしはボロンなどのドーパ
ントとなる原子を含む分子状のイオンであることを特徴
とする。
【0005】
【実施例】(実施例1)図1は本発明による半導体装置
の製造方法における不純物の深さ方向の分布を示す一実
施例の分布図である。図1に示すように同一の打ち込み
エネルギーにおいては打ち込まれる不純物の質量増加に
対応して深さ方向の分布が浅くなる。101はボロンの
原子イオンを40keVで打ち込まれた場合の深さ方向
での分布である。102はボロンの2原子イオンを40
keVで打ち込んだ場合の深さ方向の分布である。同図
はボロンについて示したが、打ち込まれるエネルギーや
不純物の種類には限定されないことは明かである。
【0006】(実施例2)図2(c)は本発明による半
導体装置の製造方法を用いて製造された半導体装置の一
実施例の断面図である。基板201上にシリコン酸化膜
202が形成され、多結晶シリコン203、ゲート絶縁
膜204が形成される。さらにゲート電極205を形成
し、イオン注入法によりソース・ドレイン領域207を
形成し層間絶縁膜208と電極配線209が形成される
。以下に本発明による半導体の製造方法の一実施例を工
程図を用いて説明する。まず図2(a)に示すようにガ
ラス基板や石英基板などの基板201上にシリコン酸化
膜202を2000Åの厚さで堆積する。前記絶縁膜は
透明基板に含まれている重金属などが、熱処理時に素子
部に拡散するのを防ぐのが目的であり、基板の純度が十
分高ければなくてもよい。次にノンドープの多結晶シリ
コン203を250Åの厚さで堆積する。次にゲート絶
縁膜204として、シリコン酸化膜を1000Åの厚さ
で堆積する。次にリンを含む多結晶シリコン膜を350
0Åの厚さで堆積し、パタンニングしてゲート電極20
5を形成する。次に図2(b)に示すようにボロン原子
を2個含む分子状のイオンビーム206を60keVの
エネルギーで打ち込み、ソース・ドレイン領域207を
自己整合的に形成する。次に600℃で窒素アニールと
して不純物を活性化させる。次に図2(c)に示すよう
に、層間絶縁膜208としてシリコン酸化膜を5000
Åの厚さで堆積し、ソース・ドレイン領域にコンタクト
ホールを開口しAlやCr、ITOなどの電気伝導体に
て電極配線209を行なう。
【0007】(実施例3)図3(c)は本発明による半
導体装置の製造方法を用いて製造された別の実施例の半
導体装置の断面図である。基板301、シリコン酸化膜
302、多結晶シリコン303、ゲート絶縁膜304、
ゲート電極305、イオン注入で形成されたソース・ド
レイン領域306、層間絶縁膜307、電極配線308
を示す。以下に本発明の半導体装置の製造方法の別の実
施例を工程図を用いて説明する。図3(a)に示すよう
に先ずガラス基板や石英基板などの基板301上に絶縁
膜としてシリコン酸化膜302を2000Åの厚さで堆
積する。前記絶縁膜は基板に含まれている重金属などが
、熱処理時に素子部に拡散するのを防ぐのが目的であり
、基板の純度が十分高ければなくてもよい。次に不純物
を含まない多結晶シリコン303を250Åの厚さで堆
積し、パタンニングする。次にシリコン酸化膜を150
0Åの厚さで堆積しゲート絶縁膜304を形成する。 次にリンを含む多結晶シリコンを3000Åの厚さで堆
積しパタニングしてゲート電極305を形成する。次に
図3(b)に示すようにゲート電極をマスクとしてゲー
ト絶縁膜の一部を除去し、リン原子を2個含む分子状の
イオンビーム306を20keVでイオン注入し、不純
物を浅く注入させたソース・ドレイン領域307を形成
する。次にレーザーアニールないしは600℃以下の熱
アニールにより不純物を活性化させる。次に図3(c)
に示すように、シリコン酸化膜を5000Åの厚さで堆
積し、層間絶縁膜308を形成し、ソース・ドレイン領
域のコンタクトホールを開口したのちにAlやITOに
て電極配線309を行なう。
【0008】
【発明の効果】本発明により、以下の効果がある。
【0009】(1).高エネルギーでのイオン引出しが
可能であるためにイオン電流を大きくする事が可能とな
り、生産性を悪くすることなく浅い注入層を形成するこ
とが可能となり、低温での再結晶化とソース・ドレイン
領域の活性化が可能となる。
【0010】(2).単位電流あたりに打ち込まれるド
ーパントとなる不純物が原子イオンより多いために生産
性が向上する。 (3).打ち込まれる不純物が分子状であるために、チ
ャネリングなどが防止でき不純物の深さ方向での制御性
がよくなる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法による不純物の
イオン注入時の深さ方向の分布を示す分布図である。
【図2】(a)〜(c)は本発明の半導体装置の製造方
法の一実施例の工程図である。
【図3】(a)〜(c)は本発明の半導体装置の製造方
法の一実施例の工程図である。
【符号の説明】
101  ボロンの原子イオンの40keVでの深さ方
向の分布 102  ボロンの2原子イオンの40keVでの深さ
方向の分布 201  基板 202  シリコン酸化膜 203  多結晶シリコン 204  ゲート絶縁膜 205  ゲート電極 206  分子状のイオンビーム 207  不純物打ち込みによって形成されたソース・
ドレイン領域 208  層間絶縁膜 209  電極配線 301  基板 302  シリコン酸化膜 303  多結晶シリコン 304  ゲート絶縁膜 305  ゲート電極 306  分子状のイオンビーム 307  不純物打ち込みによって形成されたソース・
ドレイン領域 308  層間絶縁膜 309  電極配線

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板ないし絶縁膜上に形成される薄膜
    トランジスタにおいて、イオン注入装置を用いて不純物
    を打ち込むことによりソース・ドレイン領域を形成する
    工程を含み、打ち込まれる不純物イオンの構造が、少な
    くとも2個以上のドーパントとなる原子を含む分子状イ
    オンであることを特徴とする半導体装置の製造方法。
  2. 【請求項2】請求項1に記載の半導体装置の製造方法に
    おいて、打ち込まれる不純物イオンの構造がB2 また
    はB2 Hn の構造であり、nが1から6の整数であ
    ることを特徴とする半導体装置の製造方法。
  3. 【請求項3】請求項1に記載の半導体装置の製造方法に
    おいて、打ち込まれる不純物イオンの構造がP2 また
    はP2 Hm の構造であり、mが1から6の整数であ
    ることを特徴とする半導体装置の製造方法。
  4. 【請求項4】請求項1に記載の半導体装置の製造方法に
    おいて、打ち込まれる不純物イオンの構造がP3 また
    はP4 であることを特徴とする半導体装置の製造方法
  5. 【請求項5】請求項1に記載の半導体装置の製造方法に
    おいて、打ち込まれる不純物イオンの構造がAS2 、
    またはAS3 、またはAS4 であることを特徴とす
    る半導体装置の製造方法。
JP7171291A 1991-04-04 1991-04-04 半導体装置の製造方法 Pending JPH04307741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7171291A JPH04307741A (ja) 1991-04-04 1991-04-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7171291A JPH04307741A (ja) 1991-04-04 1991-04-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04307741A true JPH04307741A (ja) 1992-10-29

Family

ID=13468423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7171291A Pending JPH04307741A (ja) 1991-04-04 1991-04-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04307741A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP2009135464A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 光電変換装置の製造方法
JP2012134460A (ja) * 2010-12-03 2012-07-12 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP2009135464A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 光電変換装置の製造方法
JP2012134460A (ja) * 2010-12-03 2012-07-12 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5275872A (en) Polycrystalline silicon thin film transistor
JPS62177909A (ja) 半導体装置の製造方法
JP2734587B2 (ja) 薄膜トランジスタの製造方法
JPH04307741A (ja) 半導体装置の製造方法
JPH04170067A (ja) Cmosトランジスタの製造方法
JP2917348B2 (ja) Mis型半導体装置の製造方法
JPH04370937A (ja) 半導体装置の製造方法
US7521740B2 (en) Semiconductor device comprising extensions produced from material with a low melting point
JP3173126B2 (ja) 薄膜トランジスタの製造方法
JP2554055B2 (ja) 低抵抗多結晶シリコン薄膜の形成方法
JPS60198814A (ja) 半導体装置の製造方法
JPH01136373A (ja) 薄膜型半導体装置の製法
JPH0536911A (ja) 3次元回路素子およびその製造方法
JP3186056B2 (ja) 半導体装置の製造方法
JP2838315B2 (ja) 半導体装置及びその製造方法
JP2993080B2 (ja) 相補型薄膜トランジスタの製造方法
KR0179100B1 (ko) 모스 전계효과 트랜지스터의 제조방법
JP3070090B2 (ja) 半導体装置の製造方法
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP3070088B2 (ja) 半導体装置の製造方法
JPH03200319A (ja) 多結晶シリコンの形成方法
JP3055201B2 (ja) 半導体装置の製造方法
JPH0697069A (ja) 導電性多結晶シリコン膜の製造方法
JP2003297855A (ja) 半導体装置の製造方法および半導体装置
JP2653513B2 (ja) 半導体装置の製造方法