JP3070090B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3070090B2 JP3070090B2 JP2291465A JP29146590A JP3070090B2 JP 3070090 B2 JP3070090 B2 JP 3070090B2 JP 2291465 A JP2291465 A JP 2291465A JP 29146590 A JP29146590 A JP 29146590A JP 3070090 B2 JP3070090 B2 JP 3070090B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulator
- manufacturing
- semiconductor
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、絶縁体上での半導体装置の製造方法に関
し、特に結晶性の半導体層と低抵抗の半導体層の形成方
法に関する。
し、特に結晶性の半導体層と低抵抗の半導体層の形成方
法に関する。
［従来の技術］ 従来から、絶縁体上に半導体装置、例えば、ｎチャネ
ルMOSトランジスタを形成する際には第３図に示すよう
な製造方法が知られている。まず、（ａ）に示すように
絶縁体１上に半導体膜となる多結晶シリコン膜２をCVD
法などで形成する。（ｂ）に示すように、リン（Ｐ）な
どを含む低抵抗のｎ型多結晶シリコン膜を全面に堆積し
た後、写真製版技術を用いてソ−ス領域３およびドレイ
ン領域４となるｎ型多結晶シリコン膜のパタ−ンを形成
する。（ｃ）に示すように、ゲ−ト絶縁膜となる二酸化
シリコン（SiC2）膜５をCVD法などで全面に堆積した
後、ソ−ス領域３およびドレイン領域４上にコンタクト
ホ−ルを形成した後、アルミニウム（Al）などで引出し
電極６とゲ−ト電極７を形成する。そして400℃程度の
熱処理を施して、絶縁体上でのMOSトランジスタ製造の
基本的なプロセスを完了する。なお、ｐチャネルMOSト
ランジスタを形成する際には、ソ−ス領域３およびドレ
イン領域４がホウ素（Ｂ）などを含む低抵抗のｐ型多結
晶シリコン膜で形成されている。
ルMOSトランジスタを形成する際には第３図に示すよう
な製造方法が知られている。まず、（ａ）に示すように
絶縁体１上に半導体膜となる多結晶シリコン膜２をCVD
法などで形成する。（ｂ）に示すように、リン（Ｐ）な
どを含む低抵抗のｎ型多結晶シリコン膜を全面に堆積し
た後、写真製版技術を用いてソ−ス領域３およびドレイ
ン領域４となるｎ型多結晶シリコン膜のパタ−ンを形成
する。（ｃ）に示すように、ゲ−ト絶縁膜となる二酸化
シリコン（SiC2）膜５をCVD法などで全面に堆積した
後、ソ−ス領域３およびドレイン領域４上にコンタクト
ホ−ルを形成した後、アルミニウム（Al）などで引出し
電極６とゲ−ト電極７を形成する。そして400℃程度の
熱処理を施して、絶縁体上でのMOSトランジスタ製造の
基本的なプロセスを完了する。なお、ｐチャネルMOSト
ランジスタを形成する際には、ソ−ス領域３およびドレ
イン領域４がホウ素（Ｂ）などを含む低抵抗のｐ型多結
晶シリコン膜で形成されている。
［発明が解決しようとする課題］ しかしながら、上記従来の製造方法では、半導体膜と
なる多結晶シリコン膜２およびソ−ス領域３、ドレイン
領域４となるｎ型多結晶シリコン膜を形成するためにCV
D法を用いているため、これらを形成する際の温度が600
℃以上と高かった。このため、使用できる絶縁体は単結
晶シリコンの表面を熱酸化して形成した二酸化シリコン
膜あるいは石英ガラスなどの高軟化点の絶縁材料などに
限定され、安価で低軟化点の絶縁体であるソ−ダライム
ガラスなどは使用できなかった。
なる多結晶シリコン膜２およびソ−ス領域３、ドレイン
領域４となるｎ型多結晶シリコン膜を形成するためにCV
D法を用いているため、これらを形成する際の温度が600
℃以上と高かった。このため、使用できる絶縁体は単結
晶シリコンの表面を熱酸化して形成した二酸化シリコン
膜あるいは石英ガラスなどの高軟化点の絶縁材料などに
限定され、安価で低軟化点の絶縁体であるソ−ダライム
ガラスなどは使用できなかった。
本発明は、上記問題点を解決するためになされたもの
であって、半導体膜となる多結晶シリコン膜およびソ−
ス領域、ドレイン領域となるｎ型多結晶シリコン膜を形
成するために高温でのCVD法を必要としない半導体装置
の製造方法を提供することを目的とする。
であって、半導体膜となる多結晶シリコン膜およびソ−
ス領域、ドレイン領域となるｎ型多結晶シリコン膜を形
成するために高温でのCVD法を必要としない半導体装置
の製造方法を提供することを目的とする。
［課題を解決するための手段］ 請求項（１）の半導体装置の製造方法は、半導体層の
結晶化と不純物元素を含む半導体層の低抵抗化とをイオ
ン注入法で行う際、イオン注入深さを半導体層よりも深
い位置に行うこと特徴とする。
結晶化と不純物元素を含む半導体層の低抵抗化とをイオ
ン注入法で行う際、イオン注入深さを半導体層よりも深
い位置に行うこと特徴とする。
請求項（２）の半導体装置の製造方法は、絶縁体がソ
ーダライムガラスであることを特徴とする。
ーダライムガラスであることを特徴とする。
本発明では、スパッタ法などを用いて非晶質半導体膜
とｎ型非晶質半導体膜を形成した後、イオン注入法を用
いて従来よりも低温で非晶質半導体膜の結晶化とｎ型非
晶質半導体膜の低抵抗化を行う。
とｎ型非晶質半導体膜を形成した後、イオン注入法を用
いて従来よりも低温で非晶質半導体膜の結晶化とｎ型非
晶質半導体膜の低抵抗化を行う。
注入するイオン種としては、半導体膜の構成元素ある
いは半導体膜に悪影響を及ぼさない元素が好ましく、シ
リコン半導体膜ではシリコンの他に希ガスが例示でき、
化合物半導体では構成元素（例えば、GaAs半導体ではGa
およびAs）の他に希ガスが例示できる。なお、例えばシ
リコン半導体膜では、酸素および窒素のようにシリコン
と反応して化合物を形成するような元素および、重金属
元素のようにシリコン半導体膜の特性を悪化させる元素
は好ましくない。
いは半導体膜に悪影響を及ぼさない元素が好ましく、シ
リコン半導体膜ではシリコンの他に希ガスが例示でき、
化合物半導体では構成元素（例えば、GaAs半導体ではGa
およびAs）の他に希ガスが例示できる。なお、例えばシ
リコン半導体膜では、酸素および窒素のようにシリコン
と反応して化合物を形成するような元素および、重金属
元素のようにシリコン半導体膜の特性を悪化させる元素
は好ましくない。
また、イオンの加速エネルギーおよび注入量は、所望
の注入深さおよび半導体膜の膜種等により必要に応じて
調整できるが、通常各々、加速エネルギ−1KeV〜5MeV、
注入量１×1014〜１×1018個/cm2が好ましい。ここで、
イオン注入の深さは半導体膜よりも深い位置にイオンが
注入されるようにすることが好ましいが、イオン注入の
深さを浅くして半導体膜の表層だけにイオン注入を行っ
ても、イオンが注入される深さまでは本発明の効果が現
れる。また、イオンの注入量は半導体膜の結晶化が起こ
り、また、不純物元素の活性化も起こり不純物元素を含
む半導体膜が所望の抵抗値まで低抵抗化されるまで行う
ことが好ましい。これよりも少ないと半導体膜の結晶化
が不十分であったり、不純物元素の活性化が不十分であ
るため、本発明の効果が現れにくい。
の注入深さおよび半導体膜の膜種等により必要に応じて
調整できるが、通常各々、加速エネルギ−1KeV〜5MeV、
注入量１×1014〜１×1018個/cm2が好ましい。ここで、
イオン注入の深さは半導体膜よりも深い位置にイオンが
注入されるようにすることが好ましいが、イオン注入の
深さを浅くして半導体膜の表層だけにイオン注入を行っ
ても、イオンが注入される深さまでは本発明の効果が現
れる。また、イオンの注入量は半導体膜の結晶化が起こ
り、また、不純物元素の活性化も起こり不純物元素を含
む半導体膜が所望の抵抗値まで低抵抗化されるまで行う
ことが好ましい。これよりも少ないと半導体膜の結晶化
が不十分であったり、不純物元素の活性化が不十分であ
るため、本発明の効果が現れにくい。
また、イオン注入の際に、基板となる絶縁体の軟化点
以下の温度での基板の加熱を行っても良い。
以下の温度での基板の加熱を行っても良い。
本発明に用いる絶縁体としては、従来から用いられて
いる単結晶シリコンの表面を熱酸化して形成した二酸化
シリコン膜および石英ガラスなどの他にも、何れの絶縁
体も使用でき、特に、ソ−ダライムガラスは安価である
ことから工業的にも好ましい。
いる単結晶シリコンの表面を熱酸化して形成した二酸化
シリコン膜および石英ガラスなどの他にも、何れの絶縁
体も使用でき、特に、ソ−ダライムガラスは安価である
ことから工業的にも好ましい。
［作用］ 本発明は、従来の製造方法で絶縁体上に半導体装置を
作製する場合に、高軟化点の絶縁体が用いられ、ソ−ダ
ライムガラス等の低軟化点の絶縁体が用いられない理由
が、結晶性の半導体膜と低抵抗の半導体膜を形成する際
の温度が600℃以上と高いことに鑑みなされたものであ
って、本発明によれば半導体膜の結晶化と不純物元素を
含む半導体膜の低抵抗化とをイオン注入法で行っている
ため、熱処理を用いることなくこれらを形成することが
できる。
作製する場合に、高軟化点の絶縁体が用いられ、ソ−ダ
ライムガラス等の低軟化点の絶縁体が用いられない理由
が、結晶性の半導体膜と低抵抗の半導体膜を形成する際
の温度が600℃以上と高いことに鑑みなされたものであ
って、本発明によれば半導体膜の結晶化と不純物元素を
含む半導体膜の低抵抗化とをイオン注入法で行っている
ため、熱処理を用いることなくこれらを形成することが
できる。
［実施例］ 以下に実施例を挙げて、本発明をより具体的に説明す
る。
る。
実施例１ 本実施例ではコプラナ−構造のｎチャネルMOSトラン
ジスタの製造方法について説明する。
ジスタの製造方法について説明する。
第１図は、本発明は実施例を示すコプラナ−構造のMO
Sトランジスタの製造方法を示す断面図である。
Sトランジスタの製造方法を示す断面図である。
（ａ）に示すように、Na2Oを13％含むソ−ダライムガ
ラスの表面に二酸化シリコン膜を１μｍ堆積した絶縁体
８の上に、半導体膜となる非晶質シリコン膜９をスパッ
タ法などで100nm堆積した。（ｂ）に示すように、リン
を１％含むｎ型非晶質シリコン膜をスパッタ法などで10
0nm堆積した後、写真製版技術を用いて、従来ソ−ス領
域およびドレイン領域となる該ｎ型非晶質シリコン膜10
のパタ−ンを形成した。（ｃ）に示すように、シリコン
イオン11を全面に180keVの加速エネルギ−で５μA/cm2
のビ−ム電流密度で１×1017個/cm2イオン注入して該非
晶質シリコン膜９を多結晶シリコン膜２に結晶化した。
また、このイオン注入により該ｎ型非晶質シリコン膜10
のシ−ト抵抗も107Ω／□から50Ω／□に低下し、低抵
抗のｎ型シリコン膜であるソ−ス領域３およびドレイン
領域４が形成できた。（ｄ）に示すように、ゲ−ト絶縁
膜となる二酸化シリコン膜５を基板加熱温度400℃でCVD
法などで10nm堆積した後、ソ−ス領域３およびドレイン
領域４の上にコンタクトホ−ルを形成した後、アルミニ
ウムで引出し電極６とゲ−ト電極７を形成した。そして
400℃程度の熱処理を施して、絶縁体８上でのコプラナ
−構造のｎチャネルMOSトランジスタの製造を完了し
た。
ラスの表面に二酸化シリコン膜を１μｍ堆積した絶縁体
８の上に、半導体膜となる非晶質シリコン膜９をスパッ
タ法などで100nm堆積した。（ｂ）に示すように、リン
を１％含むｎ型非晶質シリコン膜をスパッタ法などで10
0nm堆積した後、写真製版技術を用いて、従来ソ−ス領
域およびドレイン領域となる該ｎ型非晶質シリコン膜10
のパタ−ンを形成した。（ｃ）に示すように、シリコン
イオン11を全面に180keVの加速エネルギ−で５μA/cm2
のビ−ム電流密度で１×1017個/cm2イオン注入して該非
晶質シリコン膜９を多結晶シリコン膜２に結晶化した。
また、このイオン注入により該ｎ型非晶質シリコン膜10
のシ−ト抵抗も107Ω／□から50Ω／□に低下し、低抵
抗のｎ型シリコン膜であるソ−ス領域３およびドレイン
領域４が形成できた。（ｄ）に示すように、ゲ−ト絶縁
膜となる二酸化シリコン膜５を基板加熱温度400℃でCVD
法などで10nm堆積した後、ソ−ス領域３およびドレイン
領域４の上にコンタクトホ−ルを形成した後、アルミニ
ウムで引出し電極６とゲ−ト電極７を形成した。そして
400℃程度の熱処理を施して、絶縁体８上でのコプラナ
−構造のｎチャネルMOSトランジスタの製造を完了し
た。
この後、MOSトランジスタの電気特性を測定したとこ
ろ、本実施例で説明したソ−ダライムガラス上のMOSト
ランジスタは、石英ガラス上で800℃の熱処理により従
来法で製造したMOSトランジスタと同等の特性が得られ
ていた。
ろ、本実施例で説明したソ−ダライムガラス上のMOSト
ランジスタは、石英ガラス上で800℃の熱処理により従
来法で製造したMOSトランジスタと同等の特性が得られ
ていた。
実施例２ 本実施例ではスタガ−構造のｎチャネルMOSトランジ
スタの製造方法について説明する。
スタの製造方法について説明する。
第２図は、本発明の実施例を示すスタガ−構造のMOS
トランジスタの製造方法を示す断面図である。
トランジスタの製造方法を示す断面図である。
（ａ）に示すように、Na2Oを13％含むソ−ダライムガ
ラスの表面に二酸化シリコン膜を１μｍ堆積した絶縁体
８の上に、リンを１％含むｎ型非晶質シリコン膜をスパ
ッタ法などで100nm堆積した後、写真製版技術を用い
て、将来ソ−ス領域およびドレイン領域となる該ｎ型非
晶質シリコン膜10のパタ−ンを形成した。（ｂ）に示す
ように、半導体膜となる非晶質シリコン膜９をスパッタ
法などで100nm形成した。（ｃ）に示すように、シリコ
ンイオン11を全面に180keVの加速エネルギ−で５μA/cm
2のビ−ム電流密度で１×1017個/cm2イオン注入して該
非晶質シリコン膜９を多結晶シリコン膜２に結晶化し
た。また、このイオン注入によりｎ型非晶質シリコン膜
10のシ−ト抵抗も107Ω／□から50Ω／□に低下し、低
抵抗のｎ型シリコン膜であるソ−ス領域３およびドレイ
ン領域４が形成できた。（ｄ）に示すように、ゲ−ト絶
縁膜となる二酸化シリコン膜５を基板加熱温度400℃でC
VD法などで100nm堆積した後、ソ−ス領域３およびドレ
イン領域４の上にコンタクトホ−ルを形成した後、アル
ミニウムで引出し電極６とゲ−ト電極７を形成した。そ
して400℃程度の熱処理を施して、絶縁体８上でのスタ
ガ−構造のｎチャネルMOSトランジスタの製造を完了し
た。
ラスの表面に二酸化シリコン膜を１μｍ堆積した絶縁体
８の上に、リンを１％含むｎ型非晶質シリコン膜をスパ
ッタ法などで100nm堆積した後、写真製版技術を用い
て、将来ソ−ス領域およびドレイン領域となる該ｎ型非
晶質シリコン膜10のパタ−ンを形成した。（ｂ）に示す
ように、半導体膜となる非晶質シリコン膜９をスパッタ
法などで100nm形成した。（ｃ）に示すように、シリコ
ンイオン11を全面に180keVの加速エネルギ−で５μA/cm
2のビ−ム電流密度で１×1017個/cm2イオン注入して該
非晶質シリコン膜９を多結晶シリコン膜２に結晶化し
た。また、このイオン注入によりｎ型非晶質シリコン膜
10のシ−ト抵抗も107Ω／□から50Ω／□に低下し、低
抵抗のｎ型シリコン膜であるソ−ス領域３およびドレイ
ン領域４が形成できた。（ｄ）に示すように、ゲ−ト絶
縁膜となる二酸化シリコン膜５を基板加熱温度400℃でC
VD法などで100nm堆積した後、ソ−ス領域３およびドレ
イン領域４の上にコンタクトホ−ルを形成した後、アル
ミニウムで引出し電極６とゲ−ト電極７を形成した。そ
して400℃程度の熱処理を施して、絶縁体８上でのスタ
ガ−構造のｎチャネルMOSトランジスタの製造を完了し
た。
この後、MOSトランジスタの電気特性を測定したとこ
ろ、本実施例では説明したソ−ダライムガラス上のMOS
トランジスタは、石英ガラス上で800℃のプロセス温度
で製造したMOSトランジスタと同等の特性が得られてい
た。
ろ、本実施例では説明したソ−ダライムガラス上のMOS
トランジスタは、石英ガラス上で800℃のプロセス温度
で製造したMOSトランジスタと同等の特性が得られてい
た。
本発明の実施例では、イオン注入による基板の加熱温
度は400℃以下であり、全工程を400℃以下の温度で行え
ている。
度は400℃以下であり、全工程を400℃以下の温度で行え
ている。
なお、本実施例ではMOSトランジスタを例にしてトラ
ンジスタの製造方法について説明したが、低抵抗のシリ
コン膜であるソ−ス領域３およびドレイン領域４の形成
と同時あるいは別々に配線および／または抵抗となるシ
リコン膜を形成することもできる。また、本実施例では
コプラナ−構造およびスタガ−構造のｎチャネルMOSト
ランジスタの製造方法について説明したが、本発明はこ
れ以外にも逆コプラナ−構造および逆スタガ−構造のｎ
チャネルMOSトランジスタにも適用できる。また、本発
明はｎチャネルMOSトランジスタに限らず、ｐチャネルM
OSトランジスタおよび双方の伝導型を用いたCMOS（相補
型MOS）トランジスタにも使用できるのは明かである。
さらに、本実施例では半導体膜としてシリコン半導体膜
を用いた場合について説明したが、GaAs等の化合物系半
導体に使用できるのも明かである。
ンジスタの製造方法について説明したが、低抵抗のシリ
コン膜であるソ−ス領域３およびドレイン領域４の形成
と同時あるいは別々に配線および／または抵抗となるシ
リコン膜を形成することもできる。また、本実施例では
コプラナ−構造およびスタガ−構造のｎチャネルMOSト
ランジスタの製造方法について説明したが、本発明はこ
れ以外にも逆コプラナ−構造および逆スタガ−構造のｎ
チャネルMOSトランジスタにも適用できる。また、本発
明はｎチャネルMOSトランジスタに限らず、ｐチャネルM
OSトランジスタおよび双方の伝導型を用いたCMOS（相補
型MOS）トランジスタにも使用できるのは明かである。
さらに、本実施例では半導体膜としてシリコン半導体膜
を用いた場合について説明したが、GaAs等の化合物系半
導体に使用できるのも明かである。
［発明の効果］ 本発明によれば、特に基板を加熱すること無しに絶縁
体上に結晶性の半導体膜と低抵抗のｎ型およびｐ型半導
体膜を形成できるので、ソ−ダライムガラス等の安価な
絶縁体上に半導体装置を製造することができる。
体上に結晶性の半導体膜と低抵抗のｎ型およびｐ型半導
体膜を形成できるので、ソ−ダライムガラス等の安価な
絶縁体上に半導体装置を製造することができる。
第１図は、本発明の実施例を示すコプラナ−構造のMOS
トランジスタの製造方法を示す断面図である。第２図
は、本発明の実施例を示すスタガ−構造のMOSトランジ
スタの製造方法を示す断面図である。第３図は従来のMO
Sトランジスタの製造方法を示す断面図である。 図中、１および８は絶縁体、２は多結晶シリコン膜、３
はソ−ス領域、４はドレイン領域、５は二酸化シリコン
膜、６は引出し電極、７はゲ−ト電極、９は非晶質シリ
コン膜、10はｎ型非晶質シリコン膜、11はシリコンのイ
オンを示す。
トランジスタの製造方法を示す断面図である。第２図
は、本発明の実施例を示すスタガ−構造のMOSトランジ
スタの製造方法を示す断面図である。第３図は従来のMO
Sトランジスタの製造方法を示す断面図である。 図中、１および８は絶縁体、２は多結晶シリコン膜、３
はソ−ス領域、４はドレイン領域、５は二酸化シリコン
膜、６は引出し電極、７はゲ−ト電極、９は非晶質シリ
コン膜、10はｎ型非晶質シリコン膜、11はシリコンのイ
オンを示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有馬 靖智 大阪府大阪市中央区道修町３丁目５番11 号 日本板硝子株式会社内 (72)発明者 田中 修平 大阪府大阪市中央区道修町３丁目５番11 号 日本板硝子株式会社内 (56)参考文献 特開 昭53−109475（ＪＰ，Ａ) 特開 昭56−115527（ＪＰ，Ａ) 特開 昭60−263439（ＪＰ，Ａ) 特開 昭60−263438（ＪＰ，Ａ) 特開 昭57−199236（ＪＰ，Ａ) 特開 平３−296273（ＪＰ，Ａ) 特開 昭63−283068（ＪＰ，Ａ) 特開 昭59−75669（ＪＰ，Ａ) Ｇ．Ｈｏｌｍｅｎ，ｅｔ．ａｌ．，" Ｉｎｆｌｕｅｎｃｅ ｏｆ ｅｎｅｒｇ ｙ ｔｒａｎｓｆｅｒ ｉｎ ｎｕｃｌ ｅａｒ ｃｏｌｌｉｓｉｏｎｓ ｏｎ ｔｈｅ ｉｏｎ ｂｅａｍ ａｎｎｅａ ｌｉｎｇ ｏｆ ａｍｏｒｐｈｏｕｓ ｌａｙｅｒｓ ｉｎ ｓｉｌｉｃｏ ｎ”，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．45，Ｎｏ. 10，1984，ｐ1116−1118 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/18 - 21/20 H01L 21/26 - 21/268 H01L 21/322 - 21/326 H01L 27/12 H01L 21/336 H01L 29/786
Claims (2)
- 【請求項１】半導体層を有する半導体装置を絶縁体上に
製造する方法において、半導体層の結晶化と不純物元素
を含む半導体層の低抵抗化とをイオン注入法で行う際、
イオン注入深さを半導体層よりも深い位置に行うことを
特徴とする半導体装置の製造方法。 - 【請求項２】前記絶縁体がソーダライムガラスである請
求項１記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291465A JP3070090B2 (ja) | 1990-10-29 | 1990-10-29 | 半導体装置の製造方法 |
| DE19914135147 DE4135147A1 (de) | 1990-10-24 | 1991-10-24 | Halbleitereinrichtung und verfahren zu ihrer herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291465A JP3070090B2 (ja) | 1990-10-29 | 1990-10-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04164336A JPH04164336A (ja) | 1992-06-10 |
| JP3070090B2 true JP3070090B2 (ja) | 2000-07-24 |
Family
ID=17769227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291465A Expired - Fee Related JP3070090B2 (ja) | 1990-10-24 | 1990-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070090B2 (ja) |
-
1990
- 1990-10-29 JP JP2291465A patent/JP3070090B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｇ．Ｈｏｌｍｅｎ，ｅｔ．ａｌ．，"Ｉｎｆｌｕｅｎｃｅ ｏｆ ｅｎｅｒｇｙ ｔｒａｎｓｆｅｒ ｉｎ ｎｕｃｌｅａｒ ｃｏｌｌｉｓｉｏｎｓ ｏｎ ｔｈｅ ｉｏｎ ｂｅａｍ ａｎｎｅａｌｉｎｇ ｏｆ ａｍｏｒｐｈｏｕｓ ｌａｙｅｒｓ ｉｎ ｓｉｌｉｃｏｎ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．４５，Ｎｏ．１０，１９８４，ｐ１１１６−１１１８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04164336A (ja) | 1992-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6072272A (ja) | 半導体装置の製造方法 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JPH0750276A (ja) | 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法 | |
| JPH04170067A (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPH061786B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3070090B2 (ja) | 半導体装置の製造方法 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| JP3070088B2 (ja) | 半導体装置の製造方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JP3057253B2 (ja) | ホウ素含有半導体層の形成方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPH0831598B2 (ja) | 半導体装置の製造方法 | |
| JPS62122172A (ja) | 半導体装置の製造方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JP2658848B2 (ja) | 半導体装置の製造方法 | |
| JP2993080B2 (ja) | 相補型薄膜トランジスタの製造方法 | |
| JP2501451B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3173126B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0167667B1 (ko) | 반도체 제조방법 | |
| JPH05218069A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JP2815997B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH04170032A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0697424A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |