JPH04164336A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、絶縁体上での半導体装置の製造方法に関し、
特に結晶性の半導体層と低抵抗の半導体層の形成方法に
関する。

［従来の技術］ 従来から、絶縁体上に半導体装置、例えば、ｎチャネル
ＭＯ８）ランジスタを形成する際には第３図に示すよう
な製造方法が知られている。まず、（ａ）に示すように
絶縁体１上に半導体膜となる多結晶シリコンＭ２をＣＶ
Ｄ法などで形成する。

（ｂ）に示すように、リン（Ｐ）などを含む低抵抗のｎ
型多結晶シリコン膜を全面に堆積した後、写真製版技術
を用いてソース領域３およびドレイン領域４となるｎ型
多結晶シリコン膜のパターンを形成する。　（Ｃ）に示
すように、ゲート絶ｍ膜となる二酸化シリコン（ＳｉＯ
２）膜５をＣＶＤ法などで全面に堆積した後、ソース領
域３およびドレイン領域４上にコンタクトホールを形成
した後、アルミニウム（Ａ１）などで引出し電極６とゲ
ート電極７を形成する。そして４００”Ｃ程度の熱処理
を施して、′絶縁体上でのＭＯＳ　）ランジスタ製造の
基本的なプロセスを完了する。なお、ｐチャネルＭＯ８
）ランジスタを形成する際には、ソース領域３およびド
レイン領域４がホウ素（Ｂ）などを含む低抵抗のｎ型多
結晶シリコン膜で形成されている。

［発明が解決しようとする課題］ しかしながら、上記従来の製造方法では、半導体膜とな
る多結晶シリコン膜２およびソース領域３、ドレイン領
域４となるｎ型多結晶シリコン膜を形成するためにＣＶ
Ｄ法を用いているため、これらを形成する際の温度が６
００℃以上と高かった。このため、使用できる絶縁体は
単結晶シリコンの表面を熱酸化して形成した二酸化シリ
コン膜あるいは石英ガラスなどの高軟化点の絶縁材料な
どに限定され、安価で低軟化点の絶縁体であるソーダラ
イムガラスなどは使用できなかった。

ｐ・。

本発明は、上記問題点を解決するためになされたもので
あって、半導体膜となる多結晶シリコン膜およびソース
領域、ドレイン領域となるｎ型多結晶シリコン膜を形成
するために高温でのＣＶＤ法を必要としない半導体装置
の製造方法を提供することを目的とする。

［課題を解決するための手段］ 請求項（１）の半導体装置の製造方法は、半導体層を有
する半導体装置を絶縁体上に製造する方法において、半
導体層の結晶化と不純物元素を含む半導体層の低抵抗化
とをイオン注入法で行うことを特徴とする。　　　・ 請求項（２）の半導体装置の製造方法は、低抵抗化され
た該半導体層が、第１伝導型の半導体層、あるいは第１
伝導型の半導体層および第２伝導型の半導体層であるこ
とを特徴とする 請求項（３）の半導体装置の製造方法は、低抵抗化され
た該半導体層が配線および／または抵抗であることを特
徴とする 請求項（４）の半導体装置の製造方法は、該イオン注入
の際に、該絶縁体の軟化点以下の温度で基板を加熱する
ことを特徴とする。

本発明では、スパッタ法などを用いて非晶質半導体膜と
ｎ型非晶質半導体膜を形成した後、イオン注入法を用い
て従来よりも低温で非晶質半導体膜の結晶化とｎ型非晶
質半導体膜の低抵抗化を行う。

注入するイオン種としては、半導体膜の構成光好ましく
、シリコン半導体膜ではシリコンの他に希ガスが例示で
き、化合物半導体では構成元素（例えば、ＧａＡｓ半導
体ではＧａおよびＡｓ）の他に希ガスが例示できる。な
お、例えばシリコン半導体膜では、酸素および窒素のよ
うにシリコンと反応して化合物を形成するような元素お
よび、重金属元素のようにシリコン半導体膜の特性を悪
化させる元素は好ましくない。

また、イオンの加速エネルギーおよび注入量は、所望の
注入深さおよび半導体膜のＫＩＮ等により必要に応じて
調整できるが、通常各々、加速エネルギー１ｋｅＶ　〜
５ＭｅＶ、　　注入量ｌＸ１０１４〜ｌＸ１０１８個／
　ｃ　ｍ　２が好ましい。ここで、イオン注入の深さは
半導体膜よりも深い位置にイオンが注入されるようにす
ることが好ましいが、イオン注入の深さを浅（して半導
体膜の表層だけにイオン注入を行っても、イオンが注入
される深さまでは本発明の効果が現れる。また、イオン
の注入量は半導体膜の結晶化が起こり、また、不純物元
素の活性化も起こり不純物元素を含む半導体膜が所望の
抵抗値まで低抵抗化されるまで行うことが好ましい。こ
れよりも少ないと半導体膜の結晶化が不十分であったり
、不純物元素の活性化が不十分であるため、本発明の効
果が現れに（い。

また、イオン注入の際に、基板となる絶縁体の軟化点以
下の温度で基板の加熱を行っても良い。

本発明に用いる絶縁体としては、従来がら用いられて〜
）る単結晶シリコンの表面を熱酸化して形成した二酸化
シリコン膜および石英ガラスなどの他にも、何れの絶縁
体も使用でき、特に、ソーダライムガラスは安価である
ことがら工業的にも好ましい。

［作用］ 本発明は、従来の製造方法で絶縁体上に半導体装置を作
製する場合に、高軟化点の絶縁体が用いられ、ソーダラ
イムガラス等の低軟化点の絶縁体が用いられない理由が
、結晶性の半導体膜と低抵抗の半導体膜を形成する際の
温度が６００℃以上と高いことに鑑みなされたものであ
って、本発明によれば半導体膜の結晶化と不純物元素を
含む半導体膜の低抵抗化とをイオン注入法で行っている
ため、熱処理を用いることな（これらを形成することが
できる。

［実施例コ 以下に実施例を挙げて、本発明をより具体的に説明する
。

実施例１ 本実施例ではコプラナー構造のｎチャネルＭＯＳトラン
ジスタの製造方法について説明する。

第１図は、本発明の実施例を示すコプラナー構造のＭＯ
Ｓ）ランジスタの製造方法を示す断面図である。

（ａ）に示すように、Ｎａ２Ｏを１３％含むソーダライ
ムガラスの表面に二酸化シリコン膜を１μｍ堆積した絶
縁体８の上に、半導体膜となる非晶質シリコン膜９をス
パッタ法などで１００ｎｒｒ＋堆積した。　（ｂ）に示
すように、リンを１％含むｎ型非晶質シリコン膜をスパ
ッタ法などで１１００ｎ堆積した後、写真製版技術を用
いて、将来ソース領域およびドレイン領域となる該ｎ型
非晶質シリコン膜１０のパター７を形成した。　（Ｃ）
に示すように、シリコンイオン１１を全面に１８０ｋｅ
ｙの加速エネルギーで５μＡ／ｃｍ２のビーム電流密度
でｌＸｌ０”個／ｃｍ２イオン注入して該非晶質シリコ
ン膜９を多結晶シリコン膜２に結晶化した。また、この
イオン注入により該ｎ型非晶質シリコン膜１０のシート
抵抗も１０’Ω／口から５０Ω／口に低下し、低抵抗の
ｎ型ノリコン膜であるソース領域３およびドレイン領域
４が形成できた。　（ｄ）に示すように、ゲート絶縁膜
となる二酸化シリコン膜５を基板加熱温度４００　’Ｃ
でＣＶＤ法などで１１００ｎ堆積した後、ソース領域３
およびドレイン領域４の上にコンタクトホールを形成し
た後、アルミニウムで引出し電極６とゲート電極７を形
成した。そして４００℃程度の熱処理を施して、絶縁体
８上でのコブラナー構造のｎチャネルＭＯＳ　）ランジ
スタの製造を完了した。

この後、ＭＯＳトランジスタの電気特性を測定したとこ
ろ、本実施例で説明したソーダライムガラス上のＭＯＳ
）ランジスタは、石英ガラス上で８００℃の熱処理によ
り従来法で製造したＭＯＳトランジスタと同等の特性が
得られていた。

実施例２ 本実施例ではスタガー構造のｎチャネルＭＯＳトランジ
スタの製造方法について説明する。

第２図は、本発明の実施例を示すスタガー構造のＭＯＳ
）ランジスタの製造方法を示す断面図である。

（ａ）に示すように、Ｎａ２Ｏを１３％含むソーダライ
ムガラスの表面に二酸化シリコン膜を１μｍ堆積した絶
縁体８の上に、リンを１％含むｎ型非晶質シリコン膜を
スパッタ法などで１１００ｎ堆積した後、写真製版技術
を用いて、将来ソース領域およびドレイン領域となる該
ｎ型非晶質シリコン膜１０のパターンを形成した。　（
ｂ）に示すように、半導体膜となる非晶質ンリコン膜９
をスパッタ法などで１１００ｎ形成した。　（Ｃ）に示
すように、シリコンイオン１１を全面に１８０ｋｅＶの
加速エネルギーで５μＡ／ｃｍ”のビーム電流密度でｌ
Ｘ１０１７個／　ｃ　ｍ　２イオン注入して該非晶質シ
リコン膜９を多結晶シリコンＨ２に結晶化した。また、
このイオン注入によりｎ型非晶質シリコン膜１０のシー
ト抵抗も１ｏ７Ω／口がら５゜Ω／口に低下し、低抵抗
のｎ型ノリコン膜であるソース領域３およびドレイン領
域４が形成できた。

（ｄ）に示すように、ゲート絶縁膜となる二酸化シリコ
ン膜５を基板加熱温度４００　”ＣでＣＶＤ法などで１
１００ｎ堆積した後、ソース領域３およびドレイン領域
４の上にコンタクトホールを形成した後、アルミニウム
で引出し電極６とゲート電極７を形成した。そして４０
０　’Ｃ程度の熱処理を施して、絶縁体８上でのスタガ
ー構造のｎチャネルＭＯＳトランジスタの製造を完了し
た。

この後、ＭＯＳトランジスタの電気特性を測定したとこ
ろ、本実施例で説明したソーダライムガラス上のＭＯＳ
　）ランジスタは、石英ガラス上で８００℃のプロセス
温度で製造したＭＯＳ）ランジスタと同等の特性が得ら
れていた。

本発明の実施例では、イオン注入による基板の加熱温度
は４００℃以下であり、全工程を４００℃以下の温度で
行えている。

なお、本実施例ではＭＯＳ）ランジシタを例にしてトラ
ンジスタの製造方法について説明したが、低抵抗のシリ
コン膜であるソース領域３およびドレイン領域４の形成
と同時あるいは別々に配線および／または抵抗となるシ
リコン膜を形成することもできる。また、本実施例では
コプラナー構造およびスタガー構造のｎチャネルＭＯ５
）ランジスタの製造方法について説明したが、本発明は
これ以外にも逆スタガ−構造および逆スタガー構造のｎ
チャネルＭＯ５）ラン＼ジスタにも適用できる。また、
本発明はｎチャネルＭＯ５）ランジスタに限らず、ｐチ
ャネルＭＯ５）ランジスタおよび双方の伝導型を用いた
０ＭＯ３（相補型ＭＯ３）トランジスタにも使用できる
のは明かである。さらに、本実施例では半導体膜として
シリコン半導体装を用いた場合について説明したが、Ｇ
ａＡｓ等の化合物系半導体に使用できるのも明かである
。

［発明の効果コ 本発明によれば、特に基板を加熱すること無しに絶縁体
上に結晶性の半導体装と低抵抗のｎ！！！およびｐ型半
導体展を形成できるので、ソーダライムガラス等の安価
な絶縁体上に半導体装置を製造することができる。

【図面の簡単な説明】

第１図は、本発明の実施例を示すコブラナー構造のＭＯ
Ｓ）ランジスタの製造方法を示す断面図である。第２ｒ
ＩｔＪは、本発明の実施例を示すスタガー構造のＭＯＳ
）ランジスタの製造方法を示す断面図である。第３図は
従来のＭＯＳ）ランジスタの製造方法を示す−、面図で
ある。 図中、１および８は絶縁体、２は多結晶シリコン膜、３
はソース領域、４はドレイン領域、５は二酸化シリコン
膜、６は引出し電極、７はゲート電極、９は非晶質シリ
コン膜、ＩＯは０型非晶質シリコン膜、１１はシリコン
のイオンを示す。 特許出願人　　日本板硝子株式会社 嘲二ノ一二；ｆ 代理人　　弁理士　　大野　積車　二二二一一− 一一一− ｆｉｌ〜１１ を 第１図 １１１〜１１

Claims (4)

【特許請求の範囲】
1. （１）半導体層を有する半導体装置を絶縁体上に製造す
   る方法において、半導体層の結晶化と不純物元素を含む
   半導体層の低抵抗化とをイオン注入法で行うことを特徴
   とする半導体装置の製造方法。
2. （２）低抵抗化された該半導体層が、第１伝導型の半導
   体層、あるいは第１伝導型の半導体層および第２伝導型
   の半導体層であることを特徴とする特許請求の範囲第１
   項記載の半導体装置の製造方法。
3. （３）低抵抗化された該半導体層が配線および／または
   抵抗であることを特徴とする特許請求の範囲第１項記載
   の半導体装置の製造方法。
4. （４）該イオン注入の際に、該絶縁体の軟化点以下の温
   度で基板を加熱することを特徴とする特許請求の範囲第
   １項記載の半導体装置の製造方法。