JPS63283068A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS63283068A JPS63283068A JP11757987A JP11757987A JPS63283068A JP S63283068 A JPS63283068 A JP S63283068A JP 11757987 A JP11757987 A JP 11757987A JP 11757987 A JP11757987 A JP 11757987A JP S63283068 A JPS63283068 A JP S63283068A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- drain
- source
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010408 film Substances 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 19
- 150000002500 ions Chemical class 0.000 abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 4
- 239000012298 atmosphere Substances 0.000 abstract description 4
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 239000005297 pyrex Substances 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 abstract 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は大面積のアクティブマトリックス液晶ディス
プレイならびに３次元素子等に応用される多結晶シリコ
ン薄膜トランジスタに関するもので、特に、ソース、ド
レイン間のリーク電流を低減した多結晶シリコン薄膜ト
ランジスタに関するものである。
プレイならびに３次元素子等に応用される多結晶シリコ
ン薄膜トランジスタに関するもので、特に、ソース、ド
レイン間のリーク電流を低減した多結晶シリコン薄膜ト
ランジスタに関するものである。
［従来の技術］
従来の多結晶薄膜トランジスタは基板上に形成された半
導体、絶縁膜、ゲート、ソース、ドレイン等からなりソ
ースに対してドレインに一定のドレイン電圧を印加し、
ソースに対するゲートの電圧をコントロールすることに
より、活性層の上部界面に形成されるチャンネルを制御
して薄膜トランジスタをスイッチングするという駆動方
法が用いられている。
導体、絶縁膜、ゲート、ソース、ドレイン等からなりソ
ースに対してドレインに一定のドレイン電圧を印加し、
ソースに対するゲートの電圧をコントロールすることに
より、活性層の上部界面に形成されるチャンネルを制御
して薄膜トランジスタをスイッチングするという駆動方
法が用いられている。
［発明が解決しようとする問題点］
従来の多結晶薄膜トランジスタは以上のように構成され
ているので、基板絶縁膜と多結晶シリコン膜との界面状
態によっては活性層下部界面の工ネルギバンドがソース
、ドレイン部と同極性に曲がっている場合がある。その
ため活性層下部界面に常にチャンネル領域が形成される
状態となってソース、ドレイン間のリーク電流が増大し
、薄膜トランジスタのオフ電流が増加する。このリーク
電流を減少させるためには、活性層全体にソース、ドレ
イン部に対して異極性の不純物を注入する必要があった
。しかしこの方法では同時にしきい値電圧の増大を招く
という問題点があった。
ているので、基板絶縁膜と多結晶シリコン膜との界面状
態によっては活性層下部界面の工ネルギバンドがソース
、ドレイン部と同極性に曲がっている場合がある。その
ため活性層下部界面に常にチャンネル領域が形成される
状態となってソース、ドレイン間のリーク電流が増大し
、薄膜トランジスタのオフ電流が増加する。このリーク
電流を減少させるためには、活性層全体にソース、ドレ
イン部に対して異極性の不純物を注入する必要があった
。しかしこの方法では同時にしきい値電圧の増大を招く
という問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、活性層下部界面にチャンネルが形成されるこ
とを防止し、しきい値電圧を増加させることなくオフ電
流を低減させた薄膜１〜ランジスタを得ることを目的と
する。
たもので、活性層下部界面にチャンネルが形成されるこ
とを防止し、しきい値電圧を増加させることなくオフ電
流を低減させた薄膜１〜ランジスタを得ることを目的と
する。
［問題点を解決するための手段］
この発明に係る薄膜トランジスタの製造方法は、活性層
をなす多結晶シリコン薄膜のソース、ドレイン部の下部
界面にのみ賃極性不純物を注入したものである。
をなす多結晶シリコン薄膜のソース、ドレイン部の下部
界面にのみ賃極性不純物を注入したものである。
［作用］
この発明における薄膜トランジスタは、多結晶シリコン
薄膜の活性層下部のソースドレインの界面に注入した異
極性不純物が下部界面でのチャンネル形成を押え、オフ
電流の低減が可能となる。
薄膜の活性層下部のソースドレインの界面に注入した異
極性不純物が下部界面でのチャンネル形成を押え、オフ
電流の低減が可能となる。
［発明の実施例］
第１図を参照して本発明の一実施例を詳細に説明する。
本実施例では発明の効果が最も顕著に現われる５５０℃
以下の低温で作成される薄膜トランジスタについて示し
たが、本発明の適用はこの例に限定されるものではない
。
以下の低温で作成される薄膜トランジスタについて示し
たが、本発明の適用はこの例に限定されるものではない
。
第１図（ａ）〜（ｆ）はそれぞれ本発明の一実施例とし
ての各プロセスにおける素子断面を示す図である。本発
明を実施するにあたり、少なくと ゛も表面が絶縁
物質である基板としてパイレックスガラス基板１１を用
い、第１図（ａ ）に示すようにまず有機洗浄および酸
洗浄をしたパイレックスガラス基板上に真空蒸着法によ
り５００Ａの多結晶シリコン薄膜１２を蒸着した後、ボ
ロンイオンＩＩＢ＋を３０ＫｅＶｒ、４．４Ｘ１０”個
／Ｃｍ２注入した。この条件で注入すると、１Ｂ＋イオ
ンの注入後の分布は、第２図に示ずようになり、活性層
最下面での”Ｂ＋濃度は２ｘ１０ｕＢ／ｃｍ−”になる
′。次いで活性層をパターニングで形成した。次いで第
１図（ｂ）に示すように常圧ＣＶＤ法により、４２０℃
でゲート絶縁膜となるシリコン酸化膜１３を５００Ａ堆
積し、酸素雰囲気中で５５０℃、２時間アニールを行な
い、シリコン酸化膜１３の緻密化を図った。次いで第１
図（Ｃ，）に示すように、前述の真空蒸着法で多結晶シ
リコン膜１４を５００Ａ堆積した後、この上に常圧ＣＶ
Ｄ法でシリコン酸化膜１５を５００Ａ堆積した後、パタ
ーニングしてゲート電極を形成した。次に第１図（ｄ
）に示すようにリンイオン８１Ｐ＋を５０ＫｅＶで、１
．５Ｘ１０”個／ｃｍ２注入した。その後層間絶縁膜と
なるシリコン酸化膜１６を常圧ＣＶＤ法で５００Ａ堆積
し、リンイオン８Ｔｐ＋活性化のために窒素雰囲気中５
５０℃で７０時間アニールを行なった。このアニールを
終了した後で”Ｂ＋イオンの分布はほとんど変化しない
ことはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ ＪｏｎＭａｓ
ｓ ５ｐｅｃｔｒｏｓｃｏｐｙ ）によって既に確認し
ている。次に第１図（ｅ ）に示すようにソースおよび
ドレイン部のコンタクトホール１７および１８を開口し
、スパッタ法でＡ、ｌＳｉを５０００人堆積した後、第
１図（ｆ）に示すようにソース電極１９およびドレイン
電極２０をパターニングした。
ての各プロセスにおける素子断面を示す図である。本発
明を実施するにあたり、少なくと ゛も表面が絶縁
物質である基板としてパイレックスガラス基板１１を用
い、第１図（ａ ）に示すようにまず有機洗浄および酸
洗浄をしたパイレックスガラス基板上に真空蒸着法によ
り５００Ａの多結晶シリコン薄膜１２を蒸着した後、ボ
ロンイオンＩＩＢ＋を３０ＫｅＶｒ、４．４Ｘ１０”個
／Ｃｍ２注入した。この条件で注入すると、１Ｂ＋イオ
ンの注入後の分布は、第２図に示ずようになり、活性層
最下面での”Ｂ＋濃度は２ｘ１０ｕＢ／ｃｍ−”になる
′。次いで活性層をパターニングで形成した。次いで第
１図（ｂ）に示すように常圧ＣＶＤ法により、４２０℃
でゲート絶縁膜となるシリコン酸化膜１３を５００Ａ堆
積し、酸素雰囲気中で５５０℃、２時間アニールを行な
い、シリコン酸化膜１３の緻密化を図った。次いで第１
図（Ｃ，）に示すように、前述の真空蒸着法で多結晶シ
リコン膜１４を５００Ａ堆積した後、この上に常圧ＣＶ
Ｄ法でシリコン酸化膜１５を５００Ａ堆積した後、パタ
ーニングしてゲート電極を形成した。次に第１図（ｄ
）に示すようにリンイオン８１Ｐ＋を５０ＫｅＶで、１
．５Ｘ１０”個／ｃｍ２注入した。その後層間絶縁膜と
なるシリコン酸化膜１６を常圧ＣＶＤ法で５００Ａ堆積
し、リンイオン８Ｔｐ＋活性化のために窒素雰囲気中５
５０℃で７０時間アニールを行なった。このアニールを
終了した後で”Ｂ＋イオンの分布はほとんど変化しない
ことはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ ＪｏｎＭａｓ
ｓ ５ｐｅｃｔｒｏｓｃｏｐｙ ）によって既に確認し
ている。次に第１図（ｅ ）に示すようにソースおよび
ドレイン部のコンタクトホール１７および１８を開口し
、スパッタ法でＡ、ｌＳｉを５０００人堆積した後、第
１図（ｆ）に示すようにソース電極１９およびドレイン
電極２０をパターニングした。
最後に水素雰囲気中４４０℃で３０分間アニールを行な
った後水素プラズマで水素化を行なった。
った後水素プラズマで水素化を行なった。
水素化は基板温度３００℃、水素／窒素比１対１、圧力
Ｉ Ｔｏｒｒ ＳＲｆｐｏｗｅｒ、 ２８０ｍｗ／ｃｍ
２、処理時間５時間で行なった。第３図は上記のように
して作成した薄膜トランジスタのゲート電圧対ドレイン
電流特性を示したものである。Ａは上記の実施例で作成
したもの、Ｂは活性層下部界面にソース、ドレイン部に
対して弄極性不純物を注入していないものである。なお
この薄膜トランジスタのチャンネル長およびチャンネル
幅は共に１０μｍであり、ソースに対するドレインのバ
イアス電圧は＋１■である。第３図より明らかなように
活性層下部に”Ｂ＋を注入することでし・きい値電圧を
増大させることなくオフ電流を低減していることがわか
る。なお、上記実施例では活性層下部へのイオン注入条
件として注入電圧３０ＫｅＶで注入１４．４Ｘ１０”個
／Ｃｍ２で行なったが、活性層としての多結晶シリコン
膜の膜質によってオフ電流に対する効果は変わるために
、成膜条件に応じて最適化する必要があるが、この範囲
は、活性層最下面での注入量としておおよそ５Ｘ１０”
ｃｎｒ ”から５Ｘ１０’ ８ｃｍ−’ （７）範囲に
ある。
Ｉ Ｔｏｒｒ ＳＲｆｐｏｗｅｒ、 ２８０ｍｗ／ｃｍ
２、処理時間５時間で行なった。第３図は上記のように
して作成した薄膜トランジスタのゲート電圧対ドレイン
電流特性を示したものである。Ａは上記の実施例で作成
したもの、Ｂは活性層下部界面にソース、ドレイン部に
対して弄極性不純物を注入していないものである。なお
この薄膜トランジスタのチャンネル長およびチャンネル
幅は共に１０μｍであり、ソースに対するドレインのバ
イアス電圧は＋１■である。第３図より明らかなように
活性層下部に”Ｂ＋を注入することでし・きい値電圧を
増大させることなくオフ電流を低減していることがわか
る。なお、上記実施例では活性層下部へのイオン注入条
件として注入電圧３０ＫｅＶで注入１４．４Ｘ１０”個
／Ｃｍ２で行なったが、活性層としての多結晶シリコン
膜の膜質によってオフ電流に対する効果は変わるために
、成膜条件に応じて最適化する必要があるが、この範囲
は、活性層最下面での注入量としておおよそ５Ｘ１０”
ｃｎｒ ”から５Ｘ１０’ ８ｃｍ−’ （７）範囲に
ある。
［発明の効果〕
以上のようにこの発明による薄膜トランジスタの製造方
法によれば、薄膜トランジスタの活性層をなず多結晶シ
リコン膜のソース、ドレイン部の下部界面にのみ異極性
不純物を注入するよう形成したので、活性層下部界面に
チャンネルが形成されることを防止でき、しきい値電圧
を増加させることなくソース、ドレイン間のリーク電流
を低減でき、薄膜トランジスタ特性を向上できるという
効果がある。
法によれば、薄膜トランジスタの活性層をなず多結晶シ
リコン膜のソース、ドレイン部の下部界面にのみ異極性
不純物を注入するよう形成したので、活性層下部界面に
チャンネルが形成されることを防止でき、しきい値電圧
を増加させることなくソース、ドレイン間のリーク電流
を低減でき、薄膜トランジスタ特性を向上できるという
効果がある。
これによりＳ ＯＩ （Ｓ １ｌｉｃｏｎ ｏｎ Ｉ
ｎ５ｕｌａｔｏｒ）デバイスや液晶ディスプレイ表示素
子用薄膜トランジスタへの応用が期待できるという効果
がある。
ｎ５ｕｌａｔｏｒ）デバイスや液晶ディスプレイ表示素
子用薄膜トランジスタへの応用が期待できるという効果
がある。
第１図（ａ ）〜（ｆ）は本発明の一実施例による多結
晶シリコン薄膜トランジスタの製造プロセスにおける素
子断面を示す図である。 第２図は本発明の一実施例により製造した薄膜トランジ
スタの不純物濃度（１１Ｂ＋イオン）の分布を示す図で
ある。 第３図は本発明の一実施例により製造した薄膜トランジ
スタと従来方法で製作した薄膜トランジスタのゲート電
圧対ドレイン電流特性を比較した図である。 第１図において１１はパイレックスガラス（絶縁基板）
、１２は多結晶シリコン薄膜（活性層）、１３はシリコ
ン酸化膜（ゲート絶縁膜）、１４は多結晶シリコン膜く
ゲート電極）、１５はシリコン酸化ｍ＜不純物注入深さ
制御酸化膜）、１６はシリコン酸化膜〈層間絶縁膜）、
１７はコンタクトホール（ソース部）、１８はコンタク
トホール（ドレイン部）、１９はＡ艶Ｓｉ （ソース
電極）、２０はＡｆＬＳ＋ ＜トレイン電極）を示す
。 第３図においてＡは活性層下部に１１ Ｂ＋を注入した
サンプル、Ｂは活性層下部に１１８１を注入しないサン
プルのデータを示す。
晶シリコン薄膜トランジスタの製造プロセスにおける素
子断面を示す図である。 第２図は本発明の一実施例により製造した薄膜トランジ
スタの不純物濃度（１１Ｂ＋イオン）の分布を示す図で
ある。 第３図は本発明の一実施例により製造した薄膜トランジ
スタと従来方法で製作した薄膜トランジスタのゲート電
圧対ドレイン電流特性を比較した図である。 第１図において１１はパイレックスガラス（絶縁基板）
、１２は多結晶シリコン薄膜（活性層）、１３はシリコ
ン酸化膜（ゲート絶縁膜）、１４は多結晶シリコン膜く
ゲート電極）、１５はシリコン酸化ｍ＜不純物注入深さ
制御酸化膜）、１６はシリコン酸化膜〈層間絶縁膜）、
１７はコンタクトホール（ソース部）、１８はコンタク
トホール（ドレイン部）、１９はＡ艶Ｓｉ （ソース
電極）、２０はＡｆＬＳ＋ ＜トレイン電極）を示す
。 第３図においてＡは活性層下部に１１ Ｂ＋を注入した
サンプル、Ｂは活性層下部に１１８１を注入しないサン
プルのデータを示す。
Claims (1)
- 多結晶シリコン薄膜を半導体活性層とするＭＩＳ型電界
効果トランジスタを形成する多結晶シリコン薄膜トラン
ジスタの製造方法において、絶縁物質である基板を準備
し、前記基板上に多結晶シリコン膜を形成し、前記多結
晶シリコン膜下面へ第１の極性を有する不純物を注入し
、前記多結晶シリコン膜上にゲート絶縁膜となるシリコ
ン酸化膜を形成し、前記シリコン酸化膜上にゲート電極
となる多結晶シリコン膜を形成し、前記多結晶シリコン
膜上にシリコン酸化膜を形成し、次いで前記多結晶シリ
コン膜下面へ注入した第１の極性に対して異なる極性を
有する不純物を前記シリコン酸化膜上に注入し、その後
前記トランジスタの残余の製造工程を行なうことを特徴
とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11757987A JPS63283068A (ja) | 1987-05-14 | 1987-05-14 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11757987A JPS63283068A (ja) | 1987-05-14 | 1987-05-14 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63283068A true JPS63283068A (ja) | 1988-11-18 |
Family
ID=14715312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11757987A Pending JPS63283068A (ja) | 1987-05-14 | 1987-05-14 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63283068A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637110A (ja) * | 1992-02-28 | 1994-02-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスターの製造方法 |
| JPH06252401A (ja) * | 1993-02-16 | 1994-09-09 | American Teleph & Telegr Co <Att> | Ｍｏｓトランジスタ |
| US5397718A (en) * | 1992-02-21 | 1995-03-14 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin film transistor |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123764A (ja) * | 1982-01-18 | 1983-07-23 | Seiko Epson Corp | 半導体集積回路装置及び製造方法 |
| JPS58204570A (ja) * | 1982-05-24 | 1983-11-29 | Seiko Epson Corp | 半導体集積回路装置の製造方法 |
| JPS6020582A (ja) * | 1983-07-14 | 1985-02-01 | Nec Corp | Ｍｉｓトランジスタ及びその製造方法 |
| JPS60126867A (ja) * | 1983-12-13 | 1985-07-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-05-14 JP JP11757987A patent/JPS63283068A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123764A (ja) * | 1982-01-18 | 1983-07-23 | Seiko Epson Corp | 半導体集積回路装置及び製造方法 |
| JPS58204570A (ja) * | 1982-05-24 | 1983-11-29 | Seiko Epson Corp | 半導体集積回路装置の製造方法 |
| JPS6020582A (ja) * | 1983-07-14 | 1985-02-01 | Nec Corp | Ｍｉｓトランジスタ及びその製造方法 |
| JPS60126867A (ja) * | 1983-12-13 | 1985-07-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US5397718A (en) * | 1992-02-21 | 1995-03-14 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin film transistor |
| JPH0637110A (ja) * | 1992-02-28 | 1994-02-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスターの製造方法 |
| JPH06252401A (ja) * | 1993-02-16 | 1994-09-09 | American Teleph & Telegr Co <Att> | Ｍｏｓトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100317641B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100473997B1 (ko) | 박막 트랜지스터 제조방법 | |
| JPS63283068A (ja) | 薄膜トランジスタの製造方法 | |
| JPH061786B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3500157B2 (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| KR100252926B1 (ko) | 실리사이드를 이용한 폴리실리콘 박막트랜지스터 및 제조방법 | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0817157B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2864623B2 (ja) | 半導体装置の製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4387477B2 (ja) | 半導体素子の製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JP3574421B2 (ja) | 薄膜半導体装置 | |
| JPH04336468A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04370937A (ja) | 半導体装置の製造方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| KR940000989B1 (ko) | 다결정 실리콘 초박막 전계효과 트랜지스터의 제조방법 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JP2554055B2 (ja) | 低抵抗多結晶シリコン薄膜の形成方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JPS6329978A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07221318A (ja) | 薄膜トランジスタとその製造方法 |