JPH0637110A - 薄膜トランジスターの製造方法 - Google Patents
薄膜トランジスターの製造方法Info
- Publication number
- JPH0637110A JPH0637110A JP4255992A JP4255992A JPH0637110A JP H0637110 A JPH0637110 A JP H0637110A JP 4255992 A JP4255992 A JP 4255992A JP 4255992 A JP4255992 A JP 4255992A JP H0637110 A JPH0637110 A JP H0637110A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- ohmic contact
- contact layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 薄膜トランジスターのオーム性接触層をイオ
ン注入によって形成する場合に、生じる注入欠陥の酸化
を抑制し、不純物元素の活性化率を向上させるととも
に、オーム性接触層の特性と信頼性を上げ、特性の優れ
た薄膜トランジスターを作製する。 【構成】 薄膜トランジスターの、半導体薄膜４上に１
０００Å以下の厚さの第２の絶縁膜５を形成し、第２の
絶縁膜上にマスクを形成し、半導体薄膜のチャンネル以
外に対して水素及び価電子制御用の不純物を含むイオン
７，８の注入を行って、ソース・ドレイン電極１１，１
２とチャンネルとのオーム性接触層１０を形成する。
ン注入によって形成する場合に、生じる注入欠陥の酸化
を抑制し、不純物元素の活性化率を向上させるととも
に、オーム性接触層の特性と信頼性を上げ、特性の優れ
た薄膜トランジスターを作製する。 【構成】 薄膜トランジスターの、半導体薄膜４上に１
０００Å以下の厚さの第２の絶縁膜５を形成し、第２の
絶縁膜上にマスクを形成し、半導体薄膜のチャンネル以
外に対して水素及び価電子制御用の不純物を含むイオン
７，８の注入を行って、ソース・ドレイン電極１１，１
２とチャンネルとのオーム性接触層１０を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体工業における半
導体素子製造方法に関するものであり、特に薄膜トラン
ジスターの製造方法において、ソース・ドレイン電極と
チャンネルとのオーム性接触層の形成に関するものであ
る。
導体素子製造方法に関するものであり、特に薄膜トラン
ジスターの製造方法において、ソース・ドレイン電極と
チャンネルとのオーム性接触層の形成に関するものであ
る。
【０００２】
【従来の技術】従来の薄膜トランジスターの製造、特に
非晶質シリコン及びその化合物を用いた逆スタガー型薄
膜トランジスターの製造においては、ソース・ドレイン
電極とチャンネルとのオーム性接触層を形成する方法と
しては、１）ｎ型にドーピングされた低抵抗非晶質シリ
コン薄膜を堆積させる方法があった。
非晶質シリコン及びその化合物を用いた逆スタガー型薄
膜トランジスターの製造においては、ソース・ドレイン
電極とチャンネルとのオーム性接触層を形成する方法と
しては、１）ｎ型にドーピングされた低抵抗非晶質シリ
コン薄膜を堆積させる方法があった。
【０００３】また、２）イオンの質量分離を行った細い
イオンビームを用いて、ほう素（Ｂ）・リン（Ｐ）・砒
素（Ａｓ）などの不純物元素のみからなるイオンを非晶
質シリコン薄膜に打ち込み、チャンネルと直結したオー
ム性接触層を形成する方法（Ｓ．カルビッツァー（Ｋａ
ｌｂｉｔｚｅｒ），Ｇ．ミューラー（Ｍｕｌｌｅｒ），
Ｗ．Ｅ．スピア（Ｓｐｅａｒ），Ｐ．Ｇ．Ｌｅ コンバ
ー（Ｃｏｍｂｅｒ）：米国特許第４１６９７４０号明細
書）があった。
イオンビームを用いて、ほう素（Ｂ）・リン（Ｐ）・砒
素（Ａｓ）などの不純物元素のみからなるイオンを非晶
質シリコン薄膜に打ち込み、チャンネルと直結したオー
ム性接触層を形成する方法（Ｓ．カルビッツァー（Ｋａ
ｌｂｉｔｚｅｒ），Ｇ．ミューラー（Ｍｕｌｌｅｒ），
Ｗ．Ｅ．スピア（Ｓｐｅａｒ），Ｐ．Ｇ．Ｌｅ コンバ
ー（Ｃｏｍｂｅｒ）：米国特許第４１６９７４０号明細
書）があった。
【０００４】さらに、３）例えば水素希釈のホスフィン
（ＰＨ3）のような価電子制御用の不純物を含む気体を
放電分解し、生成したイオンを質量分離せずに大口径の
イオンビームとして、非晶質シリコン薄膜に打ち込み、
チャンネルと直結したオーム性接触層を形成する方法
（Ａ．ヨシダ（Ｙｏｓｈｉｄａ），ｅｔ．ａｌ：アイ・
イー・イー・イー エレクトロン デバイス レターズ
（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔ
ｔｅｒｓ））があった。
（ＰＨ3）のような価電子制御用の不純物を含む気体を
放電分解し、生成したイオンを質量分離せずに大口径の
イオンビームとして、非晶質シリコン薄膜に打ち込み、
チャンネルと直結したオーム性接触層を形成する方法
（Ａ．ヨシダ（Ｙｏｓｈｉｄａ），ｅｔ．ａｌ：アイ・
イー・イー・イー エレクトロン デバイス レターズ
（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔ
ｔｅｒｓ））があった。
【０００５】
【発明が解決しようとする課題】従来の技術で、ソース
・ドレイン電極とチャンネルとのオーム性接触層を形成
する方法としてｎ型にドーピングされた低抵抗非晶質シ
リコン薄膜を堆積させる方法は、ソース・ドレイン領域
以外に堆積されたｎ型の低抵抗非晶質シリコン膜を除去
しなければならず、工程が増えるという課題、及び除去
のためのエッチングの終点制御が困難であり、ｎ型の低
抵抗非晶質シリコン膜のオーバーエッチングや、エッチ
ング不足等が発生し、歩留まりを下げるという課題があ
った。また、この方法では、オーム性接触層である低抵
抗非晶質シリコン膜とチャンネル（電子の通り道）との
間に非晶質シリコン膜の膜厚分の距離があり、直列抵抗
が大きくなるという課題があった。
・ドレイン電極とチャンネルとのオーム性接触層を形成
する方法としてｎ型にドーピングされた低抵抗非晶質シ
リコン薄膜を堆積させる方法は、ソース・ドレイン領域
以外に堆積されたｎ型の低抵抗非晶質シリコン膜を除去
しなければならず、工程が増えるという課題、及び除去
のためのエッチングの終点制御が困難であり、ｎ型の低
抵抗非晶質シリコン膜のオーバーエッチングや、エッチ
ング不足等が発生し、歩留まりを下げるという課題があ
った。また、この方法では、オーム性接触層である低抵
抗非晶質シリコン膜とチャンネル（電子の通り道）との
間に非晶質シリコン膜の膜厚分の距離があり、直列抵抗
が大きくなるという課題があった。
【０００６】これに対し、質量分離を行った細いイオン
ビームを用いて、Ｂ（ほう素）・Ｐ（リン）・Ａｓ（砒
素）などの不純物元素のみからなるイオンを打ち込み、
チャンネルと直結したオーム性接触層を形成するという
方法は、以下のような課題がある。すなわち、不純物元
素のみからなる細いイオンビームを打ち込んでオーム性
接触層を形成することから、大面積の試料に対してはイ
オンビームを電気的に走査し、さらに機械的に走査する
必要があるため、装置構成が複雑となり、かつ処理時間
が長いという課題があった。
ビームを用いて、Ｂ（ほう素）・Ｐ（リン）・Ａｓ（砒
素）などの不純物元素のみからなるイオンを打ち込み、
チャンネルと直結したオーム性接触層を形成するという
方法は、以下のような課題がある。すなわち、不純物元
素のみからなる細いイオンビームを打ち込んでオーム性
接触層を形成することから、大面積の試料に対してはイ
オンビームを電気的に走査し、さらに機械的に走査する
必要があるため、装置構成が複雑となり、かつ処理時間
が長いという課題があった。
【０００７】さらに、例えば水素希釈のホスフィン（Ｐ
Ｈ3）のような不純物を含む気体を放電分解し、生成し
たイオンを質量分離せずに大口径のイオンビームとし
て、非晶質シリコン薄膜に打ち込み、チャンネルと直結
したオーム性接触層２２を形成する方法（図３）は、大
面積処理が容易であるが、以下の様な課題がある。すな
わち、半導体薄膜に直接イオンを打ち込むため、注入後
の試料を大気中に取り出して、ドーピング層の欠陥の回
復及びＰの活性化率を向上のための加熱処理などのプロ
セスを行なう場合に、イオンの注入による損傷層が直接
大気に晒されることによりドーピング層２２に酸化層２
３が形成される。この酸化層２３の形成によって、ドー
ピング層すなわちオーム性接触層２２の抵抗が大きくな
り、最終的なトランジスタの特性及び信頼性が低下する
という課題があった。
Ｈ3）のような不純物を含む気体を放電分解し、生成し
たイオンを質量分離せずに大口径のイオンビームとし
て、非晶質シリコン薄膜に打ち込み、チャンネルと直結
したオーム性接触層２２を形成する方法（図３）は、大
面積処理が容易であるが、以下の様な課題がある。すな
わち、半導体薄膜に直接イオンを打ち込むため、注入後
の試料を大気中に取り出して、ドーピング層の欠陥の回
復及びＰの活性化率を向上のための加熱処理などのプロ
セスを行なう場合に、イオンの注入による損傷層が直接
大気に晒されることによりドーピング層２２に酸化層２
３が形成される。この酸化層２３の形成によって、ドー
ピング層すなわちオーム性接触層２２の抵抗が大きくな
り、最終的なトランジスタの特性及び信頼性が低下する
という課題があった。
【０００８】
【課題を解決するための手段】薄膜トランジスターの、
半導体薄膜上に１０００Å以下の厚さの第２の絶縁膜を
形成し、第２の絶縁膜上にマスクを形成し、半導体薄膜
のチャンネル以外に対して水素及び価電子制御用の不純
物を含むイオンの注入を行って、ソース・ドレイン電極
とチャンネルとのオーム性接触層を形成する。
半導体薄膜上に１０００Å以下の厚さの第２の絶縁膜を
形成し、第２の絶縁膜上にマスクを形成し、半導体薄膜
のチャンネル以外に対して水素及び価電子制御用の不純
物を含むイオンの注入を行って、ソース・ドレイン電極
とチャンネルとのオーム性接触層を形成する。
【０００９】
【作用】半導体薄膜上に１０００Å以下の厚さの第２の
絶縁膜を形成し、この絶縁膜を通して、水素及び価電子
制御用の不純物を含むイオンの注入を行うことから、注
入後の試料を大気中に取り出して他のプロセスを行なう
場合に、イオンの注入によって形成したドーピング層が
直接大気に晒されていないため、ドーピング層すなわち
オーム性接触層が酸化せず、特性が悪化することがな
い。
絶縁膜を形成し、この絶縁膜を通して、水素及び価電子
制御用の不純物を含むイオンの注入を行うことから、注
入後の試料を大気中に取り出して他のプロセスを行なう
場合に、イオンの注入によって形成したドーピング層が
直接大気に晒されていないため、ドーピング層すなわち
オーム性接触層が酸化せず、特性が悪化することがな
い。
【００１０】
【実施例】以下図面を用いて本発明についてさらに詳し
く説明する。
く説明する。
【００１１】図１は、本発明に係る薄膜トランジスター
の製造方法の第１実施例の概略構成図である。ガラス等
の基体１上にゲート電極となるＣｒなどの金属薄膜２を
堆積・蝕刻して形成した後に、ゲート絶縁膜となるシリ
コン窒化膜３、チャンネルとなる非晶質シリコン薄膜
４、第２の絶縁膜となるシリコン窒化膜５を、プラズマ
ＣＶＤ法により連続形成し、レジスト６を図１（ａ）の
ように蝕刻する。なお、チャンネルとなる半導体薄膜４
の材料としては、非晶質シリコン以外に、微結晶シリコ
ンあるいは多結晶シリコンでもよい。第２の絶縁膜とな
るシリコン窒化膜５の膜厚は２００Å、レジスト６の膜
厚は１μｍとしている。この後にレジスト６をマスクと
し、例えばＰＨ3とＨ2の混合ガスの放電分解により発生
するＰを含んだイオン７及び水素イオン８を、質量分離
せずに打ち込んでドーピングし（ｂ）、半導体薄膜のチ
ャンネル部９以外の領域をｎ型のドーピング層１０にす
る。注入するイオンの加速電圧は３０ｋＶとしている。
この注入工程は非質量分離のイオンビ−ムによる注入で
あるため、装置構成が簡易で大面積処理が可能であり、
かつ処理時間が短い。この後レジスト６を除去し、ドー
ピング層の欠陥の回復及びＰの活性化率を向上のための
加熱処理を行なった後、半導体薄膜及びドーピング層を
島分離する。この後にドーピング層、すなわちソース・
ドレイン電極とのオーム性接触層１０，１０’、及びゲ
ート電極２のそれぞれに、Ａｌ等の金属薄膜による配線
１１，１２，１３を接続して、薄膜トランジスターを完
成させる（ｃ）。薄膜トランジスタは、チャンネル部９
とソース・ドレイン電極とのオーム性接触層１０，１
０’が直結しているため、直列抵抗がきわめて少ない。
なお第２の絶縁膜５の膜厚は、注入するイオンのエネル
ギーに依存する。例えば最大１００ｋｅＶまでの加速能
力をもつ大面積処理装置を使用する場合には、１００ｋ
ｅＶのＰイオンの、シリコン窒化膜中での平均の注入深
さが約１０００Åであることから、第２の絶縁膜である
シリコン窒化膜５の膜厚は１０００Å以下となる。
の製造方法の第１実施例の概略構成図である。ガラス等
の基体１上にゲート電極となるＣｒなどの金属薄膜２を
堆積・蝕刻して形成した後に、ゲート絶縁膜となるシリ
コン窒化膜３、チャンネルとなる非晶質シリコン薄膜
４、第２の絶縁膜となるシリコン窒化膜５を、プラズマ
ＣＶＤ法により連続形成し、レジスト６を図１（ａ）の
ように蝕刻する。なお、チャンネルとなる半導体薄膜４
の材料としては、非晶質シリコン以外に、微結晶シリコ
ンあるいは多結晶シリコンでもよい。第２の絶縁膜とな
るシリコン窒化膜５の膜厚は２００Å、レジスト６の膜
厚は１μｍとしている。この後にレジスト６をマスクと
し、例えばＰＨ3とＨ2の混合ガスの放電分解により発生
するＰを含んだイオン７及び水素イオン８を、質量分離
せずに打ち込んでドーピングし（ｂ）、半導体薄膜のチ
ャンネル部９以外の領域をｎ型のドーピング層１０にす
る。注入するイオンの加速電圧は３０ｋＶとしている。
この注入工程は非質量分離のイオンビ−ムによる注入で
あるため、装置構成が簡易で大面積処理が可能であり、
かつ処理時間が短い。この後レジスト６を除去し、ドー
ピング層の欠陥の回復及びＰの活性化率を向上のための
加熱処理を行なった後、半導体薄膜及びドーピング層を
島分離する。この後にドーピング層、すなわちソース・
ドレイン電極とのオーム性接触層１０，１０’、及びゲ
ート電極２のそれぞれに、Ａｌ等の金属薄膜による配線
１１，１２，１３を接続して、薄膜トランジスターを完
成させる（ｃ）。薄膜トランジスタは、チャンネル部９
とソース・ドレイン電極とのオーム性接触層１０，１
０’が直結しているため、直列抵抗がきわめて少ない。
なお第２の絶縁膜５の膜厚は、注入するイオンのエネル
ギーに依存する。例えば最大１００ｋｅＶまでの加速能
力をもつ大面積処理装置を使用する場合には、１００ｋ
ｅＶのＰイオンの、シリコン窒化膜中での平均の注入深
さが約１０００Åであることから、第２の絶縁膜である
シリコン窒化膜５の膜厚は１０００Å以下となる。
【００１２】図２は、従来技術、及び本発明に係る薄膜
トランジスターの製造方法の第１実施例によって作製し
た薄膜トランジスターのゲート電圧−ドレイン電流特性
である。本発明によって、ドーピング層の酸化が抑制さ
れているため、良好なｎ型のオーム性接触層が形成さ
れ、従来法による薄膜トランジスターと比較して、オフ
電流の少ない電流特性を示し、さらにオン電流も向上し
ている。
トランジスターの製造方法の第１実施例によって作製し
た薄膜トランジスターのゲート電圧−ドレイン電流特性
である。本発明によって、ドーピング層の酸化が抑制さ
れているため、良好なｎ型のオーム性接触層が形成さ
れ、従来法による薄膜トランジスターと比較して、オフ
電流の少ない電流特性を示し、さらにオン電流も向上し
ている。
【００１３】
【発明の効果】選択ドーピング、大面積処理が容易な、
非質量分離イオンの注入によって、チャンネル部と直結
したドーピング層を形成し、形成したドーピング層の欠
陥の回復及びＰの活性化率を向上のための加熱処理など
のプロセスを行なう場合に、ドーピング層が直接大気に
晒されないことから、ドーピング層が酸化されない。従
って、液晶ディスプレイなどの様に大面積基板に薄膜ト
ランジスターを作成するときにおいても、ソース・ドレ
イン電極とのオーム性接触層の特性と信頼性が向上し、
特性・信頼性の優れた薄膜トランジスターを作製するこ
とが可能となる。
非質量分離イオンの注入によって、チャンネル部と直結
したドーピング層を形成し、形成したドーピング層の欠
陥の回復及びＰの活性化率を向上のための加熱処理など
のプロセスを行なう場合に、ドーピング層が直接大気に
晒されないことから、ドーピング層が酸化されない。従
って、液晶ディスプレイなどの様に大面積基板に薄膜ト
ランジスターを作成するときにおいても、ソース・ドレ
イン電極とのオーム性接触層の特性と信頼性が向上し、
特性・信頼性の優れた薄膜トランジスターを作製するこ
とが可能となる。
【図１】本発明に係る薄膜トランジスターの製造方法の
第１実施例の工程概略図
第１実施例の工程概略図
【図２】従来技術、及び本発明に係る薄膜トランジスタ
ーの製造方法の第２実施例によって作製した薄膜トラン
ジスターの、ゲート電圧−ドレイン電流特性図
ーの製造方法の第２実施例によって作製した薄膜トラン
ジスターの、ゲート電圧−ドレイン電流特性図
【図３】従来技術に係る薄膜トランジスターの製造方法
の工程概略図
の工程概略図
１ 基体 ２ ゲート電極 ３ ゲート絶縁膜 ４ 半導体薄膜 ５ 第２の絶縁膜 ６ レジスト ７ Ｐを含んだイオン ８ Ｈ+イオン ９ チャンネル部の半導体薄膜 １０ ドーピング層（ｎ型のオーム性接触層） １１ ソース電極配線 １２ ドレイン電極配線 １３ ゲート電極配線
Claims (6)
- 【請求項１】基体上に形成された、良導性のゲート電
極、ゲート絶縁膜、半導体薄膜からなるチャンネル、及
び良導性のソース・ドレイン電極から構成される薄膜ト
ランジスターにおいて、前記半導体薄膜上に形成した１
０００Å以下の厚さの第２の絶縁膜を設け、前記第２の
絶縁膜上にマスクを形成し、半導体薄膜のチャンネル以
外に対して水素及び価電子制御用の不純物を含むイオン
の注入を行い、ソース・ドレイン電極とチャンネルとの
オーム性接触層を形成することを特徴とする薄膜トラン
ジスターの製造方法。 - 【請求項２】イオンの注入後、加熱処理を行なって、ソ
ース・ドレイン電極とチャンネルとのオーム性接触層を
形成することを特徴とする請求項１記載の薄膜トランジ
スターの製造方法。 - 【請求項３】マスクをフォトレジストで形成することを
特徴とする請求項１記載の薄膜トランジスターの製造方
法。 - 【請求項４】半導体薄膜を非晶質シリコン薄膜とするこ
とを特徴とする請求項１記載の薄膜トランジスターの製
造方法。 - 【請求項５】半導体薄膜を微結晶シリコン薄膜とするこ
とを特徴とする請求項１記載の薄膜トランジスターの製
造方法。 - 【請求項６】半導体薄膜を多結晶シリコン薄膜とするこ
とを特徴とする請求項１記載の薄膜トランジスターの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4042559A JP2653312B2 (ja) | 1992-02-28 | 1992-02-28 | 薄膜トランジスターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4042559A JP2653312B2 (ja) | 1992-02-28 | 1992-02-28 | 薄膜トランジスターの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637110A true JPH0637110A (ja) | 1994-02-10 |
| JP2653312B2 JP2653312B2 (ja) | 1997-09-17 |
Family
ID=12639405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4042559A Expired - Lifetime JP2653312B2 (ja) | 1992-02-28 | 1992-02-28 | 薄膜トランジスターの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653312B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576229A (en) * | 1994-08-30 | 1996-11-19 | Sharp Kabushiki Kaisha | Method of fabricating a thin-film transistor and liquid-crystal display apparatus |
| US5926701A (en) * | 1994-12-21 | 1999-07-20 | Sony Electronics, Inc. | Thin film transistor fabrication technique |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168278A (ja) * | 1982-03-30 | 1983-10-04 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPS59205762A (ja) * | 1983-05-10 | 1984-11-21 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS63194326A (ja) * | 1987-02-06 | 1988-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63283068A (ja) * | 1987-05-14 | 1988-11-18 | Sharp Corp | 薄膜トランジスタの製造方法 |
| JPS6453462A (en) * | 1987-08-24 | 1989-03-01 | Matsushita Electric Ind Co Ltd | Manufacture of thin film transistor |
-
1992
- 1992-02-28 JP JP4042559A patent/JP2653312B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168278A (ja) * | 1982-03-30 | 1983-10-04 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPS59205762A (ja) * | 1983-05-10 | 1984-11-21 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS63194326A (ja) * | 1987-02-06 | 1988-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63283068A (ja) * | 1987-05-14 | 1988-11-18 | Sharp Corp | 薄膜トランジスタの製造方法 |
| JPS6453462A (en) * | 1987-08-24 | 1989-03-01 | Matsushita Electric Ind Co Ltd | Manufacture of thin film transistor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576229A (en) * | 1994-08-30 | 1996-11-19 | Sharp Kabushiki Kaisha | Method of fabricating a thin-film transistor and liquid-crystal display apparatus |
| US5926701A (en) * | 1994-12-21 | 1999-07-20 | Sony Electronics, Inc. | Thin film transistor fabrication technique |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2653312B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231038A (en) | Method of producing field effect transistor | |
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| EP0106174A2 (en) | Manufacture of a Schottky FET | |
| US4598461A (en) | Methods of making self-aligned power MOSFET with integral source-base short | |
| JPH0834311B2 (ja) | 半導体装置の製造方法 | |
| US6391747B1 (en) | Method for forming polycrystalline silicon film | |
| US4516143A (en) | Self-aligned power MOSFET with integral source-base short and methods of making | |
| JPH043670B2 (ja) | ||
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| JPH0532911B2 (ja) | ||
| US5422287A (en) | Thin film transistor and process for producing the same | |
| US5210042A (en) | Method of producing semiconductor device | |
| EP0142252B1 (en) | Method for producing semiconductor device | |
| US5631178A (en) | Method for forming a stable semiconductor device having an arsenic doped ROM portion | |
| JP2653312B2 (ja) | 薄膜トランジスターの製造方法 | |
| JPH05243270A (ja) | 薄膜トランジスターの製造方法 | |
| JPH08181302A (ja) | 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置 | |
| US5021358A (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| JPH05175232A (ja) | 薄膜トランジスター及びその製造方法 | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| JPH05243262A (ja) | 半導体装置の製造方法 | |
| JP2753018B2 (ja) | 薄膜トランジスターの製造方法 | |
| JPH07273342A (ja) | 薄膜トランジスタの製造方法 | |
| EP0292042A1 (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 15 |